JPH0223945B2

JPH0223945B2 -

Info

Publication number: JPH0223945B2
Application number: JP56101691A
Authority: JP
Inventors: Shigeaki Wachi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-06-30
Filing date: 1981-06-30
Publication date: 1990-05-25
Also published as: NL8202642A; GB2104276B; US4466089A; JPS583118A; DE3224478C2; FR2508686A1; FR2508686B1; GB2104276A; CA1185011A; DE3224478A1

Description

【発明の詳細な説明】この発明は例えばPCMオーデイオデイスクな
どのデジタル信号が記録されたデイスクを再生す
る装置において、再生信号からもとの「１」「０」
のデジタルデータを有する信号を得るための波形
変換回路に関する。

PCMオーデイオデイスクの信号検出方式とし
て光学式が知られているが、この光学式のPCM
オーデイオデイスクの場合、記録信号によつて光
変調されたレーザーを用いて、記録信号の「１」
又は「０」と対応するピツト（くぼみ）を形成し
て原盤を作成するマスタリングと、この原盤から
通常のアナログデイスクと同様の方法で複製する
プレスとを経てデイスクが製造される。

この場合において、上記マスタリングの条件な
どによつてピツトの大きさが一様に所定量だけず
れ、その結果、記録信号のオン−オフ比が50％に
ならない現象、すなわち記録信号の「１」である
期間の長さ（正極性の反転間隔）と、「０」であ
る期間の長さ（負極性の反転間隔）が同じである
ときに、再生信号のそれらが同じにならない現象
（アシンメトリーと称する）が生じる。つまり、
再生系の波形変換回路において再生信号をパルス
信号に変換したときに、パルス幅が記録信号と異
なつたものとなり、その結果、再生データの復調
などの処理が正しくされなくなる問題点が生じ
る。従来では、デイスクから読取られた信号を波
形変換回路としての比較器に供給して波形変換す
る場合に、比較用の基準レベル（スレツシヨール
ドレベル）を手動で調整することによつて上述の
問題点を克服していた。したがつて調整操作が煩
しかつた。このため再生信号を用いて、この再生
信号のアシンメトリーを補正できるようにする装
置が本出願人により先に提案された。

この発明の理解を容易にするために、この先の
装置について説明しよう。

なお、オーデイオPCM信号をデイスクに記録
する場合、角速度一定で記録するのではなく、記
録密度を高くすることから線速度一定で記録する
方法が一般に用いられており、この線速度一定の
記録がなされたデイスクは、やはり線速度一定で
再生する必要があるので、以下に述べる先の装置
においては、再生信号を用いてこの線速度一定の
制御をなすようにしている。

この例の場合、PCM信号を記録する場合の次
の点が、考慮されている。

オーデイオPCM信号を記録するに当たつて、
AM変調やFM変調などのキヤリア変調方式にな
らないベースバンドで記録する場合、通常ランレ
ングスリミテツドコード（run length limited
code）の変調方法が用いられる。この変調方法
は「０」又は「１」のデータに関して２つのデー
タの遷移（トランジシヨン）間の最小反転間隔
Tminを長くして記録効率を高くするとともに、
最大反転間隔Tmaxを短いものとして、再生側に
おけるセルフクロツクの容易化を図るものであ
る。

そして、この先の装置では最大又は最小の反転
間隔の、線速度が基準のものとなつているときの
基準値からのずれを検出し、これを情報として速
度サーボ及びアシンメトリーの補正をするように
する。

さらに、この場合、最大反転間隔Tmaxが連続
する変調出力は、通常の変調によつては現われな
いことを利用して、第３図に示すように、最大反
転間隔Tmaxが２回連続する、つまり正、負極性
として現れるピツトパターンをフレーム同期信号
としている。そこで、このフレーム同期信号が１
フレーム期間中に必ず現れることを考慮して最大
反転間隔Tmaxが基準値となるように制御する。

なお、例えば最大反転間隔Tmaxは5.5T（Ｔは
記録する入力データのピツトセルの期間）とされ
ている。

第１図はこの先に提案した再生装置の一例の系
統を示すものである。

図において、１は光検出器で、これよりはほぼ
正弦波状になまつた波形の再生PCM信号SPが得
られる。この信号Spはアンプ２を通じて比較回
路３に供給され、スレツシヨールド電圧V_Tと比
較されて、記録信号の「１」「０」に対した出力
信号S₀が得られ、出力端子１７に導出される。

この出力信号S₀は、また、最大反転間隔Tmax
の第１の検出回路４に供給されるとともに、信号
S₀がインバータ５にて反転された信号₀が最大反
転間隔Tmaxの第２の検出回路６に供給される。
これら第１及び第２の検出回路４及び６は、それ
ぞれ鋸歯状波形成回路４Ａ，６Ａとピークホール
ド回路４Ｂ，６Ｂとからなつている。鋸歯状波形
成回路４Ａは、比較回路３の出力信号S₀の「１」
の区間で一定の傾きをもつてレベルが徐々に増加
する鋸歯状波SA₁を発生する。一方、鋸歯状波形
成回路６Ａは出力信号S₀の「０」の区間で回路４
Ａと同一の傾きをもつてレベルが徐々に増加する
鋸歯状波SA₂を発生する。ピークホールド回路４
Ｂ，６Ｂにおいては各鋸歯状波SA₁，SA₂のピー
クレベルがホールドされる。

これらピークホールド回路４Ｂ及び６Ｂの出力
信号すなわち第１及び第２の検出回路４及び６の
出力信号Vd₁及びVd₂は再生信号中の最大反転間
隔Tmaxの長さと対応するレベルとなる。したが
つてオーデイオPCM信号のピツトセルの所定の
長さをＴとして、5.5Tの反転間隔が検出回路４
又は６に供給されたときのその出力Vd₁又はVd₂
のレベルを速度基準電圧Esとし、この速度基準
電圧EsとVd₁又はVd₂とのレベル差を検出すれ
ば、記録時の線速度に対するずれの量を検出する
ことができる。この例では、検出回路６の出力
Vd₂と速度基準電圧Esとがレベル比較回路７に供
給され、出力端子８に速度制御信号が得られる。
この速度制御信号は、デイスクを回転させるモー
タの駆動回路に供給される。こうして、デイスク
は線速度一定で回転するようにされる。

また、検出回路４及び６の出力信号Vd₁及び
Vd₂は減算回路７に供給され、両者の差の出力が
電圧発生回路１０（例えばアンプ）に供給され、
この電圧発生回路１０の出力がスレツシヨールド
電圧V_Tとして比較回路３に帰還される。

この場合、再生信号Spとして前述のようなフ
レーム同期信号が供給されたときについて説明す
ると、比較回路３からは第２図Ａに示す出力信号
S₀が得られ、その反転信号₀は同図Ｂのようなも
のとなる。したがつて、鋸歯状波形成回路４Ａ，
６Ｂからは、これら信号S₀，₀のそれぞれの
「１」の区間において、所定の傾斜で徐々にレベ
ルが増大する鋸歯状波SA₁（第２図Ｃ）、SA₂（同
図Ｄ）が得られる。

今、アシンメトリーの現象が生じていないと仮
定すると、第２図Ａ及び同図Ｂにおいて実線で示
すように、比較回路３の出力信号S₀の5.5Tの
「０」の区間と5.5Tの「１」の区間とは等しい長
さとなる。出力信号S₀と逆極性の出力信号₀にお
いても、5.5Tの「１」の区間と5.5Tの「０」の
区間とは等しい長さとなる。したがつて鋸歯状波
SA₁のピーク値Vd₁及び鋸歯状波SA₂のピーク値
Vd₂が互いに等しいものとなり、減算回路９の出
力に現れる誤差信号が０となる。このとき電圧発
生回路１０により形成される基準電圧V_Tは、所
定レベルのものとなる。

一方、アシンメトリーの現象のために、第２図
Ａ及び同図Ｂにおいて破線で示すように、出力信
号S₀の「１」の区間のパルス幅が狭くなり、その
「０」の区間のパルス幅が広くなり、出力信号₀
が逆のパルス幅の変化を呈すると、第２図Ｃ及び
同図Ｄにおいて破線で示すように、鋸歯状波SA₁
のピーク値がVd₁′のように下がり、鋸歯状波SA₂
のピーク値がVd₂′のように上昇し、（Vd₁′−
Vd₂′＝−ΔV）なる誤差信号が減算回路９から発
生する。この誤差信号によつて電圧発生回路１０
から生じる基準電圧V_Tのレベルが減少され、ΔV
＝０となるように制御される。また、アシンメト
リーによるパルス幅のずれの方向が第２図と逆で
あると、誤差信号の極性が正となり、基準電圧
V_Tのレベルが上昇するように制御される。

こうして、アシンメトリーによるパルス幅の変
動を除去することができる。

なお、フレーム同期信号として、その変調方式
の最大反転間隔Tmax（上述の例で5.5T）を越え
るような反転間隔のパターンを用いてデータと区
別している場合には、この同期信号のもつ反転間
隔を検出し、保持すれば良い。要するに、再生信
号中に含まれる反転間隔のうちで、最大又は最小
のものを検出し、保持するようになされる。

なお、デイスクが線速度一定の回転をするよう
に引き込まれた後は、さらにワウフラツタのきわ
めて少ない高精度の回転制御を行なうようにされ
ている。

すなわち、比較回路３の出力信号S₀は微分回路
１１に供給されて再生PCM信号S₀中のクロツク
成分が取り出され、これがPLL回路１２に供給
される。このPLL回路１２の出力には再生信号
と同一の時間変動を有するビツト周波数の再生ク
ロツクが得られる。この再生クロツクは位相比較
回路１３に供給されて、水晶発振器１４の出力が
分周器１５で分周されたものと比較され、その比
較出力が出力端子１６に得られ、これがモータの
駆動回路に供給される。こうしてデイスクは、線
速度一定で、かつ、ワウフラツタが極めて少ない
状態で回転するようにされる。

前述の出力端子８に得られる速度制御信号は、
PLL回路１２が正規の位相ロツクを行なうため
に用いられる。PLL回路１２は、限られたロツ
クレンジを有しているので、出力端子８に生じる
速度制御信号を用いないと、ピツクアツプの走査
位置による大幅な線速度の変化に追従して水晶発
振器１４の出力にデイスクの回転を位相ロツクで
きないのである。

この発明は以上述べた先の装置の改良に係わる
もので、アシンメトリーの補正をする制御系をデ
ジタル的に構成できるようにしたものである。

以下、この発明の一実施例を図を参照しながら
説明しよう。

第４図はこの発明の一例を光学式信号検出方式
のデイスク再生装置に適用した場合の系統図で、
この例では速度サーボ系等もデジタル的に構成で
きるようにしている。

また、この例では、再生信号の最大反転期間の
長さが基準値5.5Tであるかどうかの検出をなす
には、再生信号のビツト周波数よりも十分高い一
定周波数のクロツクを用意し、信号S₀の最大反転
間隔内に含まれるこのクロツクの数をカウント
し、その数が最大反転間隔が線速度が所定のもの
であるとき、つまり、5.5Tのときに含まれる数
となつているかどうかによりなす。

第４図で、２１は再生信号の最大反転間隔が
5.5Tであるかどうかを検出するためのカウンタ、
２２は再生信号のビツト周波数よりも十分に高い
周波数のクロツクを得るクロツク発生器で、この
クロツク発生器２２の出力クロツクCpがカウン
タ２１のクロツク端子に供給される。このカウン
タ２１はそのクリア端子に供給される信号が
「０」であるときはクリア状態となり、「１」であ
るときは入力クロツクをカウントする状態とな
る。

２５はこのカウンタ２１のクリア信号発生回路
で、比較回路３の出力信号S₀（第５図Ａ）がその
ままスイツチ回路２３の一方の入力端に供給され
るとともにこの信号S₀がインバータ２４にて極性
反転された信号₀（同図Ｂ）がスイツチ回路２３
の他方の入力端に供給される。そして、このスイ
ツチ回路２３が後述する信号Swにより１フレー
ム分のデータの期間（以下単に１フレーム同期期
間という）毎あるいは正確な１フレーム周期期間
毎に一方及び他方の入力端に交互に切り換えられ
て、このスイツチ回路２３より信号₀と₀が交互
に取り出され、クリア信号発生回路２５に供給さ
れる。

信号S₀は、また、フレーム同期信号検出回路２
６に供給される。このフレーム同期信号検出回路
２６はPLL回路を有し、デイスクは、一旦線速
度一定に引き込まれた後においては、このPLL
回路が再生信号Spのフロツク成分に同期するよ
うにされており、このPLL回路よりのクロツク
に基づいて最大反転間隔5.5Tが２度続くフレー
ム同期信号が検出される。そして、このフレーム
同期信号検出回路２６よりはフレーム同期信号が
検出されないときは「１」の状態で、フレーム同
期信号が検出されると「０」の状態になる検出出
力信号SFが得られる。

また、フレーム同期信号はドロツプアウト等に
より欠如してしまうことがあることを考慮して、
このフレーム同期信号検出回路２６よりは、検出
信号SFに同期するとともに、ドロツプアウトに
より欠如したものが挿入された状態の信号SFG
が得られるようにされている。この場合、線速度
一定に引き込まれた後の定常状態においては、こ
の信号SFGはフレーム同期信号が存在するであ
ろう位置を示す情報を有するもので、第５図Ｃに
示すようにフレーム同期信号区間及びその前後の
若干の期間を含む期間T_FSで「０」となつてい
る。

この検出回路２６からの信号SFGはスイツチ
回路３０の一方の入力端に供給される。

一方、水晶発振器２８の出力信号が分周器２９
に供給されて、これより線速度が所定の値のとき
のフレーム同期信号の周期に等しい一定周期の信
号、すなわちフレーム周期の信号SFX（第５図
Ｈ）が得られ、これがスイツチ回路３０の他方の
入力端に供給される。

この場合、図からも明らかなように信号SFX
は微少パルス幅の正のパルス信号である。

このスイツチ回路３０はデイスクが線速度一定
に引き込まれるまでは分周器２９側に切り換えら
れるもので、その切換信号は次のようにして得ら
れる。すなわち、スイツチ回路３０の出力信号が
分周器３１Ａにて1/2に分周され、その分周出力
がさらに分周器３１Ｂに供給されてスイツチ回路
３０の出力信号が1/16に分周され、その分周出力
がフレーム同期信号の有無検出回路３２に供給さ
れる。また、フレーム同期信号検出回路２６より
の検出信号SFがこの有無検出回路３２に供給さ
れ、フレーム同期信号が例えば16フレーム期間に
わたつて検出されないとき、つまり線速一定に引
き込まれていないとき「０」で、フレーム同期信
号が検出されるとき、つまり線速一定に引き込ま
れたとき「１」となる出力信号D_FSが、この有無
検出回路３２より得られる。そして、この出力信
号D_FSがスイツチング制御信号としてスイツチ回
路３０に供給され、このスイツチ回路３０が、出
力信号D_FSが「０」であるとき図の状態とは逆の
状態に、出力信号D_FSが「１」であるとき図の状
態に、それぞれ切り換えられるようにされる。

したがつてデイスクが線速度一定に引き込まれ
ていないときはスイツチ回路３０からは分周器２
９の出力SFXが得られ、線速度一定に引き込ま
れ、安定にフレー同期信号が検出されるようにな
るとこのスイツチ回路３０からは信号SFGが得
られる。

そして、スイツチ回路３０より得られた信号は
クリア信号発生回路２５に供給されるとともに分
周器３１Ａに供給される。したがつて、分周器３
１Ａからは１フレーム周期毎に、あるいは１フレ
ーム同期期間毎に「１」「０」を交互にくり返す
信号Swが得られる。そして、この信号Swがスイ
ツチ回路２３にその切換信号として供給され、例
えば信号Swが「１」である期間ではスイツチ回
路２３は図の状態に、信号Swが「０」である期
間ではスイツチ回路２３は図の状態とは逆の状態
に、それぞれ切り換えられ、信号S₀と信号₀が、
１フレーム周期毎、あるいは１フレーム同期期間
毎に、交互にこのスイツチ回路２３より得られ
る。そして、このスイツチ回路２３の出力信号が
クリア信号発生回路２５に供給される。

このクリア信号発生回路２５からはフレーム回
路３０の出力信号が「０」である期間で、スイツ
チ回路２３の出力信号が得られ、またスイツチ回
路３０の出力信号が「１」であるときは「０」と
なるクリア信号が得られ、これがカウンタ２１の
クリア端子に供給される。

カウンタ２１は、前述したようにそのクリア端
子に供給される信号が「０」であるときはクリア
状態となり、「１」であるときに入力クロツクCP
をカウントするようにされているから、スイツチ
回路３０の出力信号が「０」の状態で信号S₀又は
信号₀がこのカウンタ２１のクリア端子に供給さ
れるときは、信号S₀では正極性の反転間隔内で入
力クロツクCPがカウンタ２１でカウントされ、
信号₀では負極性の反転間隔内で入力クロツク
CPがカウンタ２１でカウントされるものとなる。
つまり、正極性及び負極性の反転間隔内に含まれ
るクロツクCPの個数がカウントされる。

スイツチ回路３０の出力信号が「１」の状態で
あるときは、カウンタ２１のクリア端子に供給さ
れる信号は「０」であるのでカウンタ２１はクリ
ア状態となつている。そして、このスイツチ回路
３０の出力信号が「１」から「０」に変わる位置
は１フレーム周期毎又は１フレーム同期期間毎に
現れるので、カウンタ２１は１フレーム周期毎は
１フレーム同期期間毎にもクリアされる。

そして、この場合、スイツチ回路２３よりは１
フレーム周期期間毎又は１フレーム同期期間毎に
信号S₀と信号₀が交互に得られるから、正極性の
反転間隔の長さの検出と負極性の反転間隔の長さ
の検出とは１フレーム周期毎あるいは１フレーム
同期期間毎に時分割的になされるものである。

そして、このカウンタ２１からは１フレーム周
期期間あるいは１フレーム同期期間内において、
信号S₀又は₀中にデイスクの線速度が所定のもの
であるときの最大反転間隔5.5Tであるときに含
まれるクロツクCPの数よりも１クロツクでも余
分にカウントされる長い反転間隔が存在すると
「０」となり、そうでないときは「１」となる出
力No.が得られる。そして、この出力No.が「０」に
なると、これによりカウンタ２１はカウント不能
状態にされるとともに、この出力No.がクリア信号
発生回路２５に供給されていることにより、もは
や信号S₀あるいは信号₀によつてカウンタ２１が
クリアされないようにされる。そして、これが次
のフレーム周期の信号SFXあるいはフレーム同
期周期の信号SFGによつてカウンタ２１がクリ
アされるまで続くようにされる。

つまり、カウンタ２１の出力No.は１フレーム周
期期間毎、又は１フレーム同期期間毎に更新され
る。

このカウンタ２１の出力NoはＤフリツプフロ
ツプ回路４０のＤ端子に供給され、スイツチ回路
３０よりの信号SFX又は信号SFGの立ち上がり
により、この出力NoがＤフリツプフロツプ回路
４０にラツチされる。この場合、信号SFX又は
信号SFGによるカウンタ２１のクリアはＤフリ
ツプフロツプ回路４０への出力No.のラツチが終了
した後なされるようにクリア信号発生回路２５に
おいてスイツチ回路３０の出力信号は遅延されて
いる。

このＤフリツプフロツプ回路４０の出力に応じ
て線速度引き込み及び速度サーボ、さらにアシン
メトリーの補正をなすものである。

６０は線速一定引き込み及び速度サーボのため
の系であり、また、７０はアシンメトリーの補正
のための系である。これらはそれぞれアツプダウ
ンカウンタ６１及び７１と、そのカウント値出力
をＤ／Ａ変換等するための出力処理回路６２及び
７２を有しており、クロツクパルス発生回路５０
からのクロツクパルスがＤフリツプフロツプ回路
４０の出力に応じてアツプダウンカウンタ６１，
７１のアツプカウント端子又はダウンカウント端
子に供給されるようにされている。

すなわち、クロツクパルス発生回路５０には分
周器３１Ａの出力信号Swが供給され、この信号
Swが「１」である期間毎にパルスP_Uが発生され
るとともに、この信号Swが「０」である期間毎
にパルスP_Dが発生される。

そして、パルスP_Uがゲート回路７３を通じて
アツプダウンカウンタ７１のアツプカウント端子
に供給され、パルスP_Dがゲート回路７４を通じ
てカウンタ７１のダウンカウント端子に供給され
る。また、パルスP_Dはゲート回路６３を通じ、
切換回路６４を通じてアツプダウンカウンタ６１
のアツプカウント端子に供給されるとともに、こ
のパルスP_Dはゲート回路７４及び切換回路６４
を通じてアツプダウンカウンタ６１のダウンカウ
ント端子に供給される。そして、Ｄフリツプフロ
ツプ回路４０のＱ出力VSが「１」であればゲー
ト７３及び７４が開とされ、出力が「１」
であればゲート６３が開となるようにされてい
る。

そして、出力処理回路６２からの電圧がレベル
比較回路７に供給されて、デイスク駆動用モータ
がドライブされ、また、出力処理回路７２より波
形変換用の比較回路３に供給されるスレツシヨー
ルド電圧V_Tが得られるようにされている。

切換回路６４は線速度一定にデイスクが引き込
まれた後は、系６０を位相サーボ系に切り換える
ためのもので、水晶発振器２８の出力が分周器６
５にて分周されて得られるフレーム周波数の３倍
の周波数の信号3f_x（第６図Ａ）と、フレーム同期
信号検出回路２６において例えばそのPLL回路
の出力が分周されて得られるフレーム同期信号の
周波数の３倍の周波数の信号3f_p（第６図Ｂ）とが
供給される。そして、フレーム同期信号有無検出
回路３２の出力D_FSによつて、この切換回路６４
は、デイスクの回転が線速一定に引き込まれるま
ではゲート回路６３及び７４の出力を選択するよ
うに切り換えられ、線速度一定に引き込まれた後
は信号3f_x及び信号3f_pを選択するように切り換え
られる。信号3f_x及び信号3f_pが切換回路６４で選
択される状態のときは、カウンタ６１のアツプカ
ウント端子に信号3f_xが、カウンタ６１のダウン
カウント端子に信号3f_pが供給されるものとなる。
すると、カウンタ６１の最下位ビツトの出力S_L
は、第６図Ｃに示すように、信号3f_xが供給され
る毎に「１」となり、信号3f_pが供給されること
に「０」となる信号となる。すなわち信号S_Lは周
期が信号3f_xに等しく、デユーテイレシオが信号
3f_xと信号3f_pの位相差に応じたものとなる。これ
以上の上位ビツトは変化ないから、モータにはこ
の最下位ビツトのパルス幅に応じ変化する電圧が
与えられ、これにて制御される。つまり位相サー
ボがかかるものである。

次にこの第４図の例をさらに説明するに、先
ず、デイスクが線速度一定に引き込まれるまでに
ついて説明する。

すなわち、デイスクが線速度一定に引き込まれ
るまではフレーム同期信号有無検出回路３２の出
力D_FSが「０」の状態となつており、スイツチ回
路３０からは分周器２９の出力信号SFX（第５図
Ｈ）が得られる。したがつて、分周器３１Ａの出
力Swは第５図Ｉに示すような１フレーム周期期
間毎に「１」「０」を交互にくり返す信号Sw₁と
なり、スイツチ回路２３からはこの信号Sw₁が
「１」である１フレーム周期期間FAでは信号S₀
が、この信号Sw₁が「０」である１フレーム周期
期間FBでは信号₀が、それぞれ得られる。

そして、この場合、信号SFXは微少パルス幅
の正のパルス信号であるので、クリア信号発生回
路２５からは期間FAでは信号S₀が、期間FBでは
信号₀がほぼそのまま得られる。したがつて期間
FAでは再生信号の正極性の反転間隔の長さが、
期間FBでは再生信号の負極性の反転間隔の長さ
が、それぞれの１フレーム周期期間全体にわたつ
て検出されることになる。

そして、カウンタ２１からは各フレーム周期期
間FA及びFB内において、１回でも反転間隔の長
さが、デイスク線速度が所定のものであるときの
最大反転間隔5.5Tより長いときに、つまりデイ
スクの線速度が遅いときには「０」となる出力No.
が得られるから、この引き込みがなされるまでの
回転速度が遅い間は、Ｄフリツプフロツプ回路４
０の出力VSは「０」であり、出力は「１」で
ある。したがつて、このときはゲート回路６３の
みが開の状態となる。また、このときフレーム同
期信号有無検出回路３２の出力D_FSにより切換回
路６４はゲート回路６３及び７４の出力信号を選
択する状態にある。したがつて、クロツク発生回
路５０からは期間FAの始めの時点でパルスP_U
（第５図Ｊ）が、期間FBの始めの時点でパルスP_D
（同図Ｋ）とが得られるが、パルスP_Dがゲート回
路６３及び切換回路６４を通じてアツプダウンカ
ウンタ６１のアツプカウント端子に供給され、そ
のカウント値が上昇される。したがつて、出力処
理回路６２からは徐々に上昇する電圧が得られ、
これがレベル比較器７に供給されるから、モータ
に与えられる電圧が上昇してモータの回転速度が
上がる。

この状態のときは、ゲート回路７３，７４は閉
であるためアシンメトリー補正系７０のカウンタ
７１にはアツプ又はダウンのクロツクは供給され
ず、予め設定されたカウント値に応じた電圧が出
力処理回路７２から得られ、これがスレツシヨー
ルド電圧V_Tとされる。

回転速度が上昇して所定の線速度近傍にまでな
ると、信号S₀又は₀中の最大反転間隔は5.5Tに
近いものとなるのでカウンタ２１の検出精度に応
じて、最大反転間隔が5.5Tより長い場合と、短
い場合とが表われ、カウンタ２１の出力No.は
「０」のみでなく「１」にもなる。つまり、最大
反転間隔が5.5Tより短くなつたとき、つまり速
度が所定値より若干速くなると、出力No.は「１」
となり、Ｄフリツプフロツプ回路４０の出力VS
は「１」、出力が「０」となる。すると、この
ときはゲート回路７４がオンとなるから、クロツ
ク発生回路５０よりのクロツクパルスP_Dがこの
ゲート回路７４及び切換回路６４を通じてアツプ
ダウンカウンタ６１のダウンカウント端子に供給
され、そのカウント値が下げられる。したがつ
て、出力処理回路６２の出力電圧が下がりモータ
の回転速度が下げられる。

そして、Ｄフリツプフロツプ回路４０の出力
VSが「１」となる期間の長さと、「０」になる期
間の長さとが出力処理回路６２の時定数との関係
からみて等しいようになると、アツプダウンカウ
ンタ６１のカウント値はほぼ一定のものとなり、
出力処理回路６２からはこのカウント値に応じた
電圧が得られ、これによりデイスクは線速度一定
の回転をするようになる。

このとき、Ｄフリツプフロツプ回路４０の出力
VSが「１」となる期間にクロツクパルスP_D又は
P_Uが得られれば、ゲート回路７３及び７４が開
の状態であるためアツプダウンカウンタ７１のア
ツプ又はダウンカウント端子に供給され、これに
より後述するようにアシンメトリーの現象を補正
する方向に制御される。

こうして線速度一定に引き込まれると、フレー
ム同期信号検出回路２６よりの検出信号SFが
「０」になることによりフレーム同期信号有無検
出回路３２の出力D_FSが「１」になり、スイツチ
回路３０が図の状態に切り換えられてこれより信
号SFGが得られる。また、この出力D_FSにより切
換回路６４が信号3f_x及び3f_pを選択する状態に切
り換えられ、モータには前述のような位相サーボ
がかかる。

この状態のときは、切換回路６４が信号3f_x及
び信号3f_pを選択する状態に切り換えられている
ことから、カウンタ２１はアシンメトリー補正系
７０の反転間隔検出回路として働く。そして、こ
のときスイツチ回路３０から得られる信号SFG
はフレーム同期信号が存在する区間の情報を有す
る信号でであるから、この例ではこの信号SFG
を利用してこのフレーム同期信号部分、つまり最
大反転間隔の正極性のものと負極性のものとが連
続する部分近傍でのみ、カウンタ２１は反転間隔
の検出動作をするようにされる。したがつて、こ
の場合、アシンメトリーの補正は再生信号中のフ
レーム同期信号部分の最大反転間隔のオン・オフ
比が50％になるようにされる。

再生信号には、このフレーム同期信号部分のみ
でなく、他の期間にも最大反転間隔が存在するこ
とがあるのに、このようにフレーム同期信号部分
でのみアシンメトリーの補正がなされるようにす
るのは次のような理由による。

すなわち、最大反転間隔はフレーム同期信号区
間以外にも含まれており、これは全くランダムに
生じる。一方、第１図の例にも示したように、
PCMオーデイオデイスクの再生装置の場合、一
般にアシンメトリーの補正とともにデイスクの速
度サーボも同時に行なわれるものであり、デイス
クの回転速度は１フレーム中においても刻々と変
化している。したがつて、これに伴いランダムに
生じる最大反転間隔も変動することになり、特定
位置における信号のオン・オフ比を比較しないと
正確なオン・オフ比の判定ができないのである。

また、フレーム同期信号区間以外においても、
信号のオン・オフ比を比較しようとすると、デイ
スクについた傷により長い反転期間が生じた場合
に、この影響により正確なアシンメトリーの補正
ができないということも考慮されている。

以下、このアシンメトリーの補正について説明
する。

スイツチ回路３０から得られた信号SFG（第５
図Ｃ）はクリア信号発生回路２５に供給されると
ともに分周器３１Ａに供給される。信号SFGは
再生信号中のフレーム同期信号の周期に一致した
信号であるから、分周器３１Ａからの出力信号
Swは、第５図Ｄに示すように１フレーム同期期
間毎に「１」「０」を交互にくり返す信号Sw₂と
なり、信号Sw₂が「１」となる１フレーム同期期
間TAではスイツチ回路２３よりは信号S₀が得ら
れ、信号Sw₂が「０」となる１フレーム同期期間
TBではスイツチ回路２３よりは信号₀が得られ
る。また、クロツク発生回路５０の出力クロツク
P_U及びP_Dは第５図Ｅ及びＦに示すように１フレ
ーム同期期間TAの始めの時点毎及び１フレーム
同期期間TBの始めの時点毎に、それぞれ得られ
る。

一方、クリア信号発生回路２５からは、各１フ
レーム同期期間内において信号SFGが「０」で
あるフレーム同期信号部分を含む期間T_FSにおい
てはスイツチ回路２３を通じた信号S₀あるいは₀
がそのまま得られ、信号SFGが「１」である他
の期間においては常に「０」となるクリア信号が
得られ、これがカウンタ２１のクリア端子に供給
されるから、カウンタ２１はこの期間T_FSで得ら
れるフレーム同期信号の最大反転間隔が5.5Tよ
り長いか短いかを検出する。そして、スイツチ回
路２３より信号S₀が得られる期間TAではカウン
タ２１では正極性の最大反転間隔の検出がなさ
れ、またスイツチ回路２３より信号₀が得られる
期間TBではカウンタ２１では負極性の最大反転
間隔が検出される。

そして、カウンタ２１の検出出力No.は信号
SFGの立ち上がりによりＤフリツプフロツプ回
路４０にラツチされるので、Ｄフリツプフロツプ
回路４０の出力VS及びは第５図Ｇに示すよう
にそれぞれ期間T_FSの終わりの時点で更新され
る。

例えば、正極性の最大反転間隔を検出する期間
TAにおいて、信号S₀中の正極性の最大反転間隔
の長さが5.5Tよりも短いと、カウンタ２１の出
力No.は「１」であるため、出力VSは同図Ｇに示
すように期間TA中の期間T_FSの終わりの時点か
ら、次の期間TB中の期間T_FSの終わりの時点ま
で「１」となる。すると、ゲート回路７３及び７
４がこの期間で開の状態となるが、この期間では
クロツクパルス発生回路５０からはパルスP_Dの
みが得られ、これがゲート回路７４を通じてカウ
ンタ７１のダウンカウント端子に供給される。し
たがつて、カウンタ７１のカウント値が下げら
れ、比較用スレツシヨールド電圧V_Tの値が下げ
られる。

正極性の最大反転間隔の長さが短くなるのは、
第７図に示すように比較用スレツシヨールド電圧
V_Tがアシンメトリーが生じないときの電圧V_TOよ
りも高い電圧V_TUとなつているときであるから、
上記のようにして電圧V_Tの値が下げられて正し
い電圧V_TOとなるように補正されるわけである。

一方、負極性の最大反転間隔を検出する期間
TBにおいて、信号S₀中の負極性の最大反転間隔
の長さが5.5Tよりも短いと、カウンタ２１の出
力No.はやはり「１」となるが、このときはＤフリ
ツプフロツプ回路４０の出力VSは期間TB中の
期間T_FSの終わりの時点から、次の期間TA中の
期間T_FSの終わりの時点まで「１」となる（第５
図Ｇとは逆極性の状態となる）。すると、この期
間では、クロツクパルス発生回路５０からパルス
P_Uのみが得られるので、このパルスP_Uがゲート
回路７３を通じてカウンタ７１のアツプカウント
端子に供給されて、そのカウント値が上昇され、
比較用スレツシヨールド電圧V_Tの値が上げられ
る。

負極性の最大反転間隔の長さが短くなるのは、
第７図から明らかなように、スレツシヨールド電
圧V_Tが正しい電圧V_TOよりも低い電圧V_TDとなつ
ているときであるから、上記のように電圧V_Tの
値が上げられて正しい電圧V_TOとなるように補正
されるものである。

以上のようにしてデイスクが線速度一定でほぼ
安定に回転しているときにおいて、波形変換回路
の出力にアシンメトリーの現象が生じるときには
波形変換回路の出力中の最大反転間隔の正極性の
ものの検出出力と負極性のものの検出出力に応じ
てアツプダウンカウンタがアツプカウント又はダ
ウンカウントされて、アシンメトリーの現象が補
正されるものである。

なお、信号3f_x及び3f_pにより位相サーボがモー
タに対してかけられているときに、ドロツプアウ
トや何等かの理由により回転速度が大きく変動し
てフレーム同期信号検出回路２６において、フレ
ーム同期信号が、連続して16フレーム同期期間以
上にわたつて検出されなくなると、フレーム同期
信号有無検出回路３２の出力D_FSが「０」になり、
切換回路６４がゲート回路６３及び７４の出力信
号を選択する状態に切り換えられる。そして、カ
ウンタ２１での最大反転間隔の検出出力No.のラツ
チ出力であるＤフリツプフロツプ回路４０の出力
VS及びによつて、適宜アツプダウンカウンタ
６１にアツプクロツク又はダウンクロツクが供給
され、線速度が所定のものとなるように急速に速
度サーボがかかる。

フレーム同期信号が検出されるようになると、
有無検出回路３２の出力D_FSが「１」に戻り、位
相サーボがかかる状態に切換回路６４が切り換え
られる。

以上述べた第４図の装置の具体的な構成例を第
８図に示す。

この例においては、カウンタ２１の検出出力No.
はナンドゲート２１Ｎより得るもので、最大反転
間隔が5.5Tであるときに含まれるクロツクCPの
数をカウントすると、そのカウント出力の所定ビ
ツトのものがすべて「１」になることによりナン
ドゲート２１Ｎの出力No.が「０」となるようにさ
れるものである。

クロツクCPの発生器２２は水晶発振器２２Ａ
とこの発振器２２Ａの出力を分周するカウンタ２
２Ｂとからなり、クリア信号発生回路２５からの
信号の立ち上がりによりカウンタ２２Ｂが所定の
カウント値にロードされて、検出される反転間隔
の始めの時点とこのカウンタから得るクロツク
CPの発生位相とが常に一定の関係となるように
される。

クリア信号発生回路２５はナンドゲート２５Ａ
とインバータ２５Ｂ，２５Ｃ，２５Ｄとからなつ
ている。インバータ２５Ｂ，２５Ｃ，２５Ｄはス
イツチ回路３０の出力信号の遅延用である。

スイツチ回路２３はナンドゲート２３Ａ，２３
Ｂとインバータ２３Ｃとからなつており、信号S₀
がナンドゲート２３Ａに、信号₀がナンドゲート
２３Ｂに、それぞれ供給される。そして、分周器
３１Ａからの信号Swがそのままナンドゲート２
３Ｂに、インバータ２３Ｃを介してナンドゲート
２３Ａに、それぞれ供給されることにより、これ
らナンドゲート２３Ａ及び２３Ｂが交互に開の状
態となるようにされている。また、これらナンド
ゲート２３Ａ，２３Ｂには、ナンドゲート２１Ｎ
の出力No.が供給されて、この出力No.が「０」とな
つたときはこれらナンドゲート２３Ａ及び２３Ｂ
が閉の状態とされて、信号S₀，₀がゲートされな
いようにされている。

スイツチ回路３０はナンドゲート３０Ａ，３０
Ｂ，３０Ｃからなり、ナンドゲート３０Ａにフレ
ーム周期の信号SFXが供給され、これがフレー
ム同期有無検出回路３２の出力D_FSによつてゲー
ト制御され、また、ナンドゲート３０Ｂにフレー
ム同期周波数の信号SFGが供給され、これが出
力D_FSがインバータ３２Ｃによつて反転された信
号によつてゲート制御されるものである。

分周器３１Ａ及び３１Ｂはこの場合、１個のカ
ウンタ３１で構成されている。

フレーム同期信号有無検出回路３２はカウンタ
３２Ａとナンドゲート３２Ｂとからなる。そし
て、このカウンタ３２Ａのリセツト端子に信号
SFが供給されるとともにナンドゲート３２Ｂに
供給され、また、分周用カウンタ３１からの1/16
分周出力がこのカウンタ３２Ａのクロツク端子に
供給される。フレーム同期信号検出回路２６にお
いて、フレーム同期信号が検出されるときは、信
号SFは「０」であるので、カウンタ３２Ａはリ
セツト状態であるとともに、ナンドゲート３２Ｂ
の出力D_FSが「１」の状態となる。また、フレー
ム同期信号検出回路２６においてフレーム同期信
号が検出されないときは、信号SFは「１」にな
るので、カウンタ３２Ａはカウント可能状態とな
る。すると、フレーム同期信号が検出されなくな
つてから、16フレーム同期期間経過すると、カウ
ンタ３１の1/16分周出力が「１」に立ち上がるた
め、カウンタ３２Ａの出力が「１」になり、ナン
ドゲート３２Ｂの出力D_FSが「０」になる。

クロツク信号発生回路５４のクロツクパルス
P_Dの発生回路部分は遅延回路として働く３個の
インバータ５０Ａ，５０Ｂ，５０Ｃと、ナンドゲ
ート５０Ｄと、インバータ５０Ｅとからなる。そ
して、信号Swと、この信号Swがインバータ５０
Ａ，５０Ｂ，５０Ｃによつて遅延されたものとが
ナンドゲート５０Ｄに供給されて、インバータ５
０Ｅからは期間TA又はFAの始の時点で３個の
インバータ５０Ａ，５０Ｂ，５０Ｃの遅延時間分
のパルス幅を有するパルスP_Dが得られるもので
ある。また、クロツクパルスP_Uの発生回路部分
は同様に遅延回路として働く３個のインバータ５
０Ｆ，５０Ｇ，５０Ｈと、ナンドゲート５０Ｉ
と、インバータ５０Ｊとからなり、インバータ５
０Ｃの出力と、これがインバータ５０Ｆ，５０
Ｇ，５０Ｈで遅延されたものとがナンドゲート５
０Ｉに供給され、インバータ５０Ｊより期間TB
又は期間FBの始めの時点で、３個のインバータ
５０Ｆ，５０Ｇ，５０Ｈの遅延時間分のパルス幅
を有するパルスP_Uが得られる。

ゲート回路６３，７３及び７４はナンドゲート
である。

切換回路６４はナンドゲート６４Ａ，６４Ｂ，
６４Ｃ，６４Ｄ，６４Ｅ及び６４Ｆからなる。ナ
ンドゲート６４Ａには信号3f_xが、ナンドゲート
６４Ｂには信号3f_pが、それぞれ供給され、一方、
有無検出回路３２の出力D_FSがこれらナンドゲー
ト６４Ａ，６４Ｂにそのまま供給され、フレーム
同期信号が安定に検出されるときにこれらゲート
６４Ａ，６４Ｂが開とされる。また、ナンドゲー
ト６３の出力がナンドゲート６４Ｃに、ナンドゲ
ート７４の出力がナンドゲート６４Ｄに、それぞ
れ供給されるとともに、出力D_FSがインバータ３
２Ｃにて反転された信号がこれらナンドゲート６
４Ｃ，６４Ｄに供給され、これらナンドゲート６
４Ｃ，６４Ｄがフレーム同期信号が16フレーム周
期期間又は16フレーム同期期間以上検出されない
とき開となるようにされる。

そして、ナンドゲート６４Ａと６４Ｃの出力が
ナンドゲート６４Ｅに供給され、その出力がアツ
プダウンカウンタ６１のアツプカウント端子に、
ナンドゲート６４Ｂと６４Ｄの出力がナンドゲー
ト６４Ｆに供給され、その出力がカウンタ６１の
ダウンカウント端子に、それぞれ供給される。

そして、この例では、このカウンタ６１は４ビ
ツトのカウンタとされるもので、出力処理回路６
２においてはカウンタ６１の４ビツトのカウント
出力のうちの上位３ビツトのカウント出力が一端
が共通に接続される抵抗６２Ａ，６２Ｂ，６２Ｃ
によつてＤ／Ａ変換される。またカウンタ６１の
最下位ビツトのカウント出力がナンドゲート６２
Ｆ、インバータ６２Ｇ及び抵抗６２Ｈを通じて上
記Ｄ／Ａ変換出力に加えられ、位相サーボ用とさ
れる。

また、この場合、アツプダウンカウンタ６１で
アツプカウントによりフルカウントになつたと
き、またアツプダウンカウンタ６１でダウンカウ
ントによりゼロカウントになつたとき、それぞれ
アツプカウント及びダウンカウントを停止させな
いと、サーボ回路は誤動作となるので、上位３ビ
ツトのカウント出力が供給されるナンドゲート６
２Ｄ及び６２Ｅの出力がそれぞれナンドゲート６
４Ｅ及び６４Ｆに供給され、それぞれフルカウン
ト及びゼロカウントとなつたとき、これらゲート
６４Ｅ，６４Ｆが閉となるようにされている。

アツプダウンカウンタ７１もまた４ビツトのカ
ウンタで、その上位３ビツトのカウント出力が出
力処理回路７２の抵抗７２Ａ，７２Ｂ，７２Ｃに
てＤ／Ａ変換されて、スレツシヨールド電圧V_T
とされる。

なお、この例では特に線速度一定の引き込みが
なされ、安定に線速度一定で回転するような状態
となつた後、なんらかの理由により位相サーボの
ロツクがはずれたとき位相サーボがオフされると
ともに、速度サーボの効き工合をはやくして急速
に安定な状態に引き戻すように考慮されている。

すなわち、８０は線速度一定引き込みロツク回
路で、これはＤフリツプフロツプ回路８０Ａと、
ナンドゲート８０Ｂ，８０Ｃと、インバータ８０
Ｄ，８０Ｅとからなつており、有無検出回路３２
の出力D_FSがナンドゲート８０Ｂに供給されると
ともにＤフリツプフロツプ回路８０ＡのＱ出力が
このナンドゲート８０Ｂに供給される。このＤフ
リツプフロツプ回路８０ＡのＤ端子はハイレベル
にされている。また、そのクロツク端子には分周
用カウンタ３１の1/16分周出力が供給されてい
る。また、ナンドゲート６２Ｄ及び６２Ｅの出力
がナンドゲート８０Ｃに供給され、その出力がイ
ンバータ８０Ｄを通じてこのＤフリツプフロツプ
回路８０Ａのクリア端子に供給されている。

そして、ナンドゲート８０Ｂの出力は位相サー
ボ用のナンドゲート６２Ｆに供給されるとともに
インバータ８０Ｅを通じてレベル比較回路７の反
転入力端子に供給されている。

したがつて、フレーム同期信号が得られてい
て、出力D_FSが「１」であるときに、アツプダウ
ンカウンタ６１がフルカウントでもなく、ゼロカ
ウントでもなければ、インバータ８０Ｄの出力が
「１」の状態となるためＤフリツプフロツプ回路
８０Ａはクリアされ、そのＱ出力は「０」となる
ので、ナンドゲート８０Ｂの出力が「１」とな
り、ナンドゲート６２Ｆが開となつて位相サーボ
回路が働くとともに、レベル比較回路７の比較用
基準電圧レベルであるインバータ８０Ｅの出力が
ローレベルとされる。

一方、D_FSが「１」の状態においてアツプダウ
ンカウンタがフルカウントあるいはゼロカウント
となつてしまうようないわばサーボロツクがはず
れた状態になると、ナンドゲート８０Ｃの出力が
「１」、インバータ８０Ｄの出力が「０」となるた
め、カウンタ３１の1/16分周出力によつて、Ｄフ
リツプフロツプ回路８０Ａにクロツクが与えら
れ、そのＱ出力が「１」になる。すると、ナンド
ゲート８０Ｂの出力は「０」になるためナンドゲ
ート６２Ｆは閉じられるとともに比較器７の反転
入口端子に供給される信号がハイレベルとなつ
て、速度サーボが急激にきくようにされる。

なお、線速度一定に引き行まれるまでの間、特
に水晶発振器から得たフレーム周期の信号SFX
によりカウンタ２１をリセツトするようにして、
このフレーム周期単位で反転間隔の長さの検出を
するのは、この引き込みまでの間もフレーム同期
周期の信号SFGを用いると、フレーム同期信号
が検出されないときは、この信号SFGの周波数
はPLL回路の自走周波数の分周信号となつてフ
レーム周期に対してかなり高い周波数となつてお
り、デイスクの回転速度が遅く、フレーム同期周
期が長くなつている再生信号に対してこの信号
SFGの一周期内に最大反転間隔を含まないここ
とがあるため、線速度一定の引き込みができなく
なるおそれがあるためである。

以上述べたようにして、この発明によれば、ア
ツプダウンカウンタを用いるとともに、正及び負
極性の反転間隔を時分割的に検出し、その検出出
力の一方によりアツプカウント、他方によりダウ
ンカウントさせるようにすることによりアシンメ
トリーの補正ができるものである。そして、この
発明においては、このようにデジタル的にアシン
メトリーの補正ができるので補正の精度が高いと
いう効果がある。

【図面の簡単な説明】

第１図は先に提案されたデイスク再生装置のサ
ーボ系及び波形変換回路の一例の系統図、第２図
及び第３図はその説明のための波形図、第４図は
この発明によるデイスク再生装置の波形変換回路
の一例をサーボ回路とともに示す系統図、第５図
第６図及び第７図はその説明のための波形図、第
８図は第４図の例の具体的実施例の一例を示す図
である。３は波形変換をするためのレベル比較回路、２
１は最大反転間隔を検出するカウンタ、４０はそ
の出力のラツチ回路としてのＤフリツプフロツプ
回路、５０はアツプ又はダウン用のクロツクパル
ス発生回路、７０はアシンメトリーの補正系で、
７１はアツプダウンカウンタ、７２はＤ／Ａ変換
をなす出力処理回路である。

Claims

【特許請求の範囲】

１ランレングスリミテツドコードで変調された
PCM信号が記録されたデイスクを再生する装置
において、再生信号が比較回路にてスレツシヨー
ルド電圧と比較されることにより波形変換され、
この波形変換された信号の反転している期間のう
ちで最大又は最小のものの間隔が検出され、この
最大又は最小の反転間隔の正極性のものと、負極
性のものとが等しくなるように上記スレツシヨー
ルド電圧を制御するに当たつて、上記最大又は最
小の反転間隔の正極性のものの検出と、負極性の
ものの検出とがカウンタを用いることにより時分
割でなされるとともに、上記正極性の反転間隔が
所定値より大きいときは、その検出出力から形成
したパルスがアツプダウンカウンタでダウン（又
はアツプ）カウントされ、上記負極性の反転間隔
が上記所定値より大きいときはその検出出力から
形成したパルスが上記アツプダウンカウンタでア
ツプ（又はダウン）カウントされ、上記アツプダ
ウンカウンタの出力がＡ−Ｄ変換されて上記スレ
ツシヨールド電圧とされるようになされたデイス
ク再生装置の波形変換回路。