DE3224478A1

DE3224478A1 - Informationssignal-wiedergabeanordnung

Info

Publication number: DE3224478A1
Application number: DE19823224478
Authority: DE
Inventors: Shigeaki Tokyo Wachi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-06-30
Filing date: 1982-06-30
Publication date: 1983-01-20
Anticipated expiration: 2002-07-01
Also published as: NL8202642A; GB2104276B; JPH0223945B2; US4466089A; JPS583118A; DE3224478C2; FR2508686A1; FR2508686B1; GB2104276A; CA1185011A

Description

Beschreibung Inf ormationssignal-Wiedergabeanordnung

Die Erfindung bezieht sich auf eine Informationssignal-Wiedergabeanordnung für eine Plattenaufnähme und insbesondere auf eine Informationssignal-Wiedergabeanordnung, die für die Wiedergabe von auf einer Platte aufgezeichneten digitalen Daten geeignet ist.

Es ist bereits eine Platte bzw. Scheibe bekannt, auf der ein Tonsignal und ein anderes Informationssignal in digitalisierter Form aufgezeichnet sind. So ist beispielsweise im Zusammenhang mit dem Tonsignal eine optische Platte bekannt, auf der das Tonsignal nach einer Pulscodemodulation (PCM) sodann aufgezeichnet wird. Um ein PCM-Signal auf der Platte aufzuzeichnen, sind im übrigen ein Verfahren zum Aufzeichnen mit einer konstanten Winkelgeschwindigkeit und ein Verfahren zur Aufzeichnung _mit einer konstanten linearen Geschwindigkeit vorgeschlagen worden. Im Hinblick auf die Steigerung der Aufzeichnungsdichte wird die Aufzeichnung bzw. Aufnahme bei konstanter linearer Geschwindigkeit bevorzugt. Die Platte, auf der das PCM-Signal mit der konstanten linearen

Geschwindigkeit aufgezeichnet wird, ist mit der konstanten linearen Geschwindigkeit wiederzugeben.

Bei einem Verfahren zur Steuerung bzw. Regelung der Plattendrehung mit der konstanten linearen Geschwindigkeit bei der Wiedergabe ist es bekannt, daß eine Aufnahmeposition mittels eines Potentiometers ermittelt wird. Da

die notwendige Drehzahl die inverse Zahl einer derartigen Position ist bzw. wird, wird das ermittelte Ausgangssignal einem Teiler zugeführt, um eine Steuerungsinformation zu erhalten. Dieses Verfahren macht jedoch die Verwendung einer Anordnung erforderlich, die aus einem Stellungsdetektor oder Potentiometer und aus dem Teiler besteht, was zu einer teueren und komplexen Anordnung führt.

Um die vorstehend erwähnten beiden Nachteile zu überwinden, ist demgemäß bereits vorgeschlagen worden, das von der Platte wiedergegebene Signal ohne die Verwendung des Detektors auszunutzen, um die Lage der Plattenmaschine zu ermitteln, so daß die Plattendrehung bei der konstanten linearen Geschwindigkeit gesteuert wird.

Bei einer digitalen Ton- bzw. Audio-Platte eines optisch arbeitenden Signaldetektorsystems wird beispielsweise die optische Platte üblicherweise durch die nachstehend aufgeführten Vorgänge hergestellt: In einem Originalherstellungsprozeß wird eine Originalplatte hergestellt, auf der Vertiefungen (Ausnehmungen) entsprechend "1" oder "0" eines Aufzeichnungssignals durch Verwendung eines Laserstrahls gebildet werden, der durch das Aufzeichnungssignal optisch moduliert wird;ein Verfahren zur Vervielfachung bzw. Duplizierung dieser ursprünglichen Tonplatte erfolgt durch dasselbe Verfahren wie bei der normalen Analog-Platte. In Abhängigkeit vom Zustand des Original-Herstellungsprozesses und dergl. werden jedoch die Größen der Vertiefungen in diesem Fall um einen bestimmten Betrag gleichmäßig versetzt oder verschoben, so daß eine Erscheinung auftritt, gemäß der sogar dann, wenn das Ein/Aus-Verhältnis des Aufzeichnungssignals 50 °ß> beträgt, das Ein/Aus-Verhältnis des Wiedergabesignals

,

nicht einen Wert von 50 f° erreicht (was als Unsymmetrie bezeichnet wird). Mit anderen Worten ausgedrückt heißt

-Τι dies, daß dann, wenn in einer Signalumsetzschaltung
eines ¥iedergabesystems das wiedergegebene Signal in
ein Impulssignal umgesetzt wird, die Impulsbreite abweicht von der des Aufzeichnungssignals bzw. des aufgezeichneten Signals« Infolgedessen ruft dies ein Problem hervor, gemäß dem die Verarbeitungsvorgänge der
Demodulation der wiedergegebenen Daten usw. nicht genau ausgeführt werden. Bei der bekannten Wiedergabeanordnung wird dann, wenn das von der Platte gelesene Signal einem Komparator zugeführt wird, der als Signalumsetzschaltung zugeführt wird, um eine Signalformumsetzung vorzunehmen, ein Referenzpegel für den Vergleich (Schwellwertpegel) manuell eingestellt, und zwar zum Zwecke der Überwindung der vorstehend aufgezeigten Probleme. Demgemaß ist die Einstelloperation ziemlich unangenehm.

Wenn das Tonsignal digitalisiert wird, beispielsweise in ein PCM-Signal umgesetzt wird, um aufgezeichnet zu werden, dann wird das Tonsignal in dem Basisbandsystem aufgezeichnet, bei dem es sich nicht um ein Trägermodulationssystem handelt, d.h. um ein System mit Amplituden- und Frequenzmodulationen. In diesem Falle wird normalerweise ein Modulationsverfahren angewandt, wie ein Lauflängen- bzw. Run-Längen-Verfahren mit begrenztem Code.

^° Bei diesem Run-Längen-Modulationsverfahren mit begrenztem Code hinsichtlich der Daten "0" oder "1" wird ein
minimales Übergangsintervall Tmin zwischen zwei Daten
so ausgeweitet, daß der Aufzeichnungswirkungsgrad verbessert ist, und ein maximales Übergangsintervall Tmax,

das dazwischen liegt, wird so verkürzt, daß ein Selbsttaktieren auf einer Wiedergabeseite wesentlich erleichtert ist.

Sodann wird die Abweichung des maximalen oder minimalen

ubergangsintervalls von einem Bezugswert ermittelt, wobei die lineare Geschwindigkeit als eine Bezugsgröße

-δι herangezogen wird. Die ermittelte Abweichung wird als eine Information ausgenutzt, um die Geschwindigkeits-Nachlauf steuereinrichtung und die Asymmetrie zu korrigieren oder zu kompensieren.

Mit anderen Worten ausgedrückt heißt dies, daß die oben beschriebene Korrektur- oder Kompensationseinrichtung eine Spitzenwert-Halteschaltung umfaßt, die das maximale Übergangsintervall Tmax, welches zweimal aufeinanderfolgend auftritt, aus den Signalen ermittelt, die von der Platte wiedergegeben sind, und die das betreffende Intervall als Spitzenwert festhält. Eine weitere Spitzenwert-Halteschaltung dient der Invertierung des obigen maximalen Übergangsintervalls Tmax und zum Festhalten des Spitzenwerts des betreffenden invertierten Signals. Außerdem ist eine Schaltung vorgesehen, die eine Differenz zwischen den AusgangsSignalen der beiden Spitzenwert-Halteschaltungen ableitet, wobei das oben erwähnte Differenz- bzw. Differential-Ausgangssignal als Signal ausgenutzt wird, um die Unsymmetrie zu kompensieren. Auf der Grundlage einer Taktkomponente, die in dem von der Platte wiedergegebenen Signal enthalten ist, wird außerdem eine PLL-(Phasenregelschleifen)-Schaltung angesteuert. Das Ausgangssignal dieser PLL-Schaltung sowie ein Taktsignal von einem Bezugstaktoszillator her werden miteinander verglichen, um die Steuerung des Motorantriebs zu ermöglichen.

Bei dem oben beschriebenen Verfahren ist das Steuersignal-

system in einer analogen Weise ausgebildet, so daß es den Nachteil hat, daß die genaue Korrektur oder Kompensation der Unsymmetrie oder die genaue Steuerung der Motordrehzahl bzw. Motorgeschwindigkeit und der Phase unmöglich

ist.
35

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine

Informationssignal-Wiedergabeanordnung zu schaffen, die die Unsymmetrie in einem wiedergegebenen Signal durch, eine digitale Technik korrigieren oder kompensieren kann.

Darüber hinaus soll eine Informationssignal-Wiedergabeanordnung geschaffen werden, die nicht nur die Unsymmetrie in einem wiedergegebenen Signal durch eine digitale Schaltung korrigieren oder kompensieren kann, sondern die außerdem ein Servosignal eines Motors zur Drehung einer Platte bereitstellen kann.

Darüber hinaus soll eine Informationssignal-Wiedergabeanordnung geschaffen werden, bei der eine Schaltungsanordnung dadurch vereinfacht werden kann, daß eine Schaltung zur Ermittelung der Unsymmetrie in einem Wiedergabesignal und eine Schaltung zur Erzeugung eines Geschwindigkeit ssteuersignals eines Motors bereitgestellt werden, um eine Platte gemeinschaftlich teilweise miteinander zu drehen. Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Gemäß einem Aspekt der Erfindung ist eine Informationssignal-Wiedergabeanordnung geschaffen, bei der eine Platte verwendet wird, auf der ein Informationssignal aufge-

*5 zeichnet ist, welches durch einen Run-Längencode mit begrenztem Code moduliert ist. Ferner ist eine Einrichtung vorgesehen, die das Informationssignal von der Platte wiedergibt. Außerdem ist ein die betreffende Platte drehender Motor vorgesehen. Ein Komparator vergleicht einen Pegel des wiedergegebenen Informationssignals mit einer Schwellwertspannung, um ein fortlaufendes rechteckförmiges Signal zu erzeugen. Eine erste Detektoreinrichtung dient zur Ermittelung eines Intervalls eines Signalteiles mit positiver Polarität eines maximalen oder minima-

len Ubergangsintervalls in dem rechteckförmigen Signal sowie zur Ermittelung eines Intervalls mit einem negati-

ven Polaritätsteil des maximalen oder minimalen Übergangsintervalls in dem betreffenden rechteckförmigen Signal. Ein Vorwärts-Rückwärts- bzw. Aufwärts-Abwärts-Zähler dient zum Zählen von Taktimpulsen in einer solc chen Art und Weise, daß der Zählerinhalt heraufgesetzt (herabgesetzt) wird, wenn das Intervall des eine positive Polarität aufweisenden Signalteiles größer ist als ein bestimmtes Intervall, während der betreffende Zählerstand herabgesetzt (heraufgesetzt) wird, wenn das

^O betreffende Intervall des mit negativer Polarität auftretenden Signalteiles größer ist als das genannte bestimmte Intervall. Ein Digital-Analog-(d/a)-Wandler setzt das von dem Vorwärts-Rückwärts-Zähler zugeführte digitale Signal in ein analoges Signal auf das Auftreten eines digitalen Wertes hin um. Durch eine Abgabeeinrichtung wird das analoge Signal an den Komparator als Schwellwertspannung abgegeben, um dadurch ein Signal zu erzeugen, welches gleiche Intervalle mit Signalteilen positiver und negativer Polarität des maximalen oder minimalen Übergangsintervalls aufweist.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. In den Zeichnungen sind einander entsprechende Elemente und Teile durch gleiche Bezugszeichen bezeichnet.

Fig. 1 zeigt in einem Blockdiagramm ein Ausführungsbeispiel der Informationssignal-Wiedergabeanordnung gemäß der Erfindung.

Fig. 2A bis 2K
Fig. 3A bis 3C und

Fig. k zeigen Signaldiagramme, die zur Erläuterung des Betriebs der Informationssignal-Wiedergabeanordnung gemäß Fig. 1 herangezogen werden.

Fig. 5 zeigt in einem Schaltungsdiagramm eine weitere Einzelheit der in dem Blockdiagramm gemäß Fig. dargestellten Wiedergabeanordnung.

Im folgenden wird eine Ausführungsform einer Informationssignal-Wiedergabeanordnung gemäß der Erfindung unter Bezugnahme auf die Zeichnungen beispielsweise erläutert.

Fig. 1 zeigt schematisch eine Gesamtanordnung der Informationssignal-Wiedergabeanordnung gemäß der Erfindung.

In Fig. 1 ist mit D eine optische Platte bzw. Scheibe bezeichnet, auf der beispielsweise ein Ton- bzw. Audiosignal, welches pulscodemoduliert (PCM) ist, nach einer Run-Längen-Codemodulationsmethode mit begrenztem Code aufgezeichnet ist. Zum Zwecke der Steigerung der Aufzeichnungsdichte ist das PCM-Tonsignal außerdem auf der Platte D mit einer konstanten Geschwindigkeit aufgezeichnet. Die mit begrenztem Code arbeitende Run-Längen-Codemodulationsmethode ist so ausgelegt, daß im Hinblick auf die Daten "0"oder "1" ein minimales Übergangsintervall Tmin zwischen zwei Daten ausgedehnt wird, um den Aufzeichnungswirkungsgrad zu erhöhen, und daß ein maximaler Übergangsintervall Tmax dazwischen verkürzt wird, um eine Selbsttaktierung auf der ¥iedergabeseite leichter vornehmen zu können.

Unter vorteilhafter Ausnutzung des Umstands, daß in diesem Falle ein moduliertes Ausgangssignal, bei dem das maximale Übergangsintervall Tmax fortwährend vorhanden ist, bei der gewöhnlichen Modulation nicht vorhanden ist, wird ein Bitmuster, bei dem das maximale Übergangsintervall Tmax zweimal aufeinanderfolgend auftritt, nämlich als Intervall mit positivem Polaritätsteil und als Intervall mit negativem Polaritätsteil, als Rahmensynchronisiersignal (nachstehend auch als Sync-Signal bezeichnet) ausgenutzt. Mit Rücksicht darauf, daß das Rahmen-

synchronisiersignal stets während einer Rahmenperiode auftritt, wird demgemäß die Plattendrehung so gesteuert,

daß das maximale Übergangsintervall Tmax gleich einem Bezugswert wird.

Im übrigen wird dem oben erwähnten maximalen Übergangs-Intervall Tmax eine Größe von 5»5 T gegeben (wobei T kennzeichnend ist für eine Bitzellen-Periode der aufzuzeichnenden Eingangsdaten).

Mit 1 ist ferner ein optischer Detektor oder Fotodetektor bezeichnet, der dazu dient, einen Lichtstrahl auf die Platte D abzustrahlen, ein auf bzw. von der Platte D reflektiertes Licht, welches durch die aufgezeichneten Signale moduliert ist, zu ermitteln und diese Signale in ein elektrisches Signal umzusetzen. Dieser optische Detektor 1 liefert ein wiedergegebenes PCM-Signal SP, dessen Signalverlauf weitgehend zu einem Sinusverlauf abgerundet wird. Dieses PCM-Signal SP wird über einen Verstärker 2 an einen Komparator 3 abgegeben, in welchem das betreffende Signal mit einer Schwellwertspannung V_T verglichen wird, auf die weiter unten noch eingegangen wird. Demgemäß wird von dem Komparator 3 ein rechteckförmiges Ausgangssignal So gebildet bzw. abgegeben, welches der "1" oder "0" des aufgezeichneten Signals entspricht .
25

Unabhängig davon, ob die Länge des maximalen Übergangsintervalls Tmax in dem wiedergegebenen Signal als Bezugswert festgelegt ist oder nicht, werden bei dieser Ausführungsform 5,5 T wie folgt ermittelt. Dies bedeu-

tet, daß ein Taktsignal mit einer konstanten Frequenz, die hinreichend höher ist als die Bitfrequenz des wiedergegebenen Signals, bereitgestellt wird, wobei die Anzahl der innerhalb des maximalen Übergangsintervalls

Tmax des Signals So enthaltenen Taktsignale gezählt wird 35

und wobei sodann festgestellt wird, ob die obige Zahl gleich der innerhalb des maximalen Übergangsintervalls

Traax enthaltenen Zahl ist, wenn das maximale Übergangs-Intervall 5>5 T beträgt, was mit anderen Worten ausgedrückt bedeutet, daß die lineare Geschwindigkeit eine bestimmte Geschwindigkeit ist.

In Fig. 1 ist mit 21 ein Zähler bezeichnet, der dazu dient festzustellen, ob das maximale Übergangsintervall Tmax des wiedergegebenen Signals 5>5 T beträgt oder nicht. Mit 22 ist ein Taktgenerator bezeichnet, der ein Taktsignal mit einer hinreichend höheren Frequenz als der Bitfrequenz des wiedergegebenen Signals erzeugt. Ein Ausgangs-Taktsignal Cp des Taktgenerators 22 wird einem Taktanschluß CK des Zählers 21 zugeführt. Der Zähler 21 wird in den Löschzustand gebracht, wenn seinem Löschanschluß CL das Signal "0" zugeführt wird; der betreffende Zähler wird hingegen in den eine Zählung ermöglichenden Zustand gebracht, um die Eingangstaktsignale zu zählen, wenn seinem Löschanschluß CL das Signal "1" zugeführt wird.

Mit 25 ist ein Löschsignalgenerator bezeichnet, der ein Löschsignal für den Zähler 21 erzeugt und an diesen abgibt. Mit 23 ist ein Schaltkreis bezeichnet, dessen einem Eingangsanschluß das Ausgangssignal So (Fig. 2A) direkt ^° zugeführt wird, welches von dem Komparator 3 abgegeben bzw. abgeleitet ist. Dem anderen Eingangsanschluß des betreffenden Schaltkreises wird ein Signal So (Fig. 2B) zugeführt, bei dem es sich um das durch einen Inverter Zh in der Polarität invertierte Ausgangssignal So han-

delt. Der Schaltkreis 23 wird abwechselnd bzw. alternativ zu seinem einen oder zu seinem anderen Eingangsanschluß durch das Signal Sw umgeschaltet, auf welches weiter unten noch Bezug genommen wird, und zwar mit jeder Periode eines Datenrahmens (nachstehend einfach als

v-

eine Rahmensynchronisierperiode bezeichnet) oder mit jeder genauen Rahmenperiode. Demgemäß werden die Signale

So und So nacheinander von dem Schaltkreis 23 abgeleitet bz\i. abgegeben und an den Löschsignalgenerator 25 abgegeben.

Das oben erwähnte Signal So wird ferner einem Rahmensynchronisiersignaldetektor 26 zugeführt, der eine Phasenregel- (PLL)-Schaltung enthält. In diesem Falle wird, nachdem die Platte D einmal in die konstante lineare Geschwindigkeit überführt worden ist, die betreffende PLL-Schaltung mit der Taktkomponente synchronisiert, die in dem wiedergegebenen Signal Sp enthalten ist. Auf der Grundlage des von der erwähnten PLL-Schaltung gewonnenen Taktsignals wird das Rahmensynchronisiersignal zweimal aufeinanderfolgend ermittelt, bei dem das maximale Übergangsintervall Tmax einen ¥ert von 5j5 T aufweist. Der Rahmensynchronisiersignaldetektor 26 erzeugt ein Detektor-Ausgangssignal SF, welches zu "1" wird, wenn das Rahmensynchronisiersignal nicht ermittelt wird, und welches zu "0" wird, wenn das betreffende Rahmensynchronisiersignal ermittelt wird.

Da das Rahmensynchronisiersignal zuweilen aufgrund eines Aussetzers oder dergl. verloren geht, ist die Anordnung so getroffen, daß der Rahmensynchronisiersignaldetektor 26 ein Signal SFG (Fig. 2C) liefert, welches mit dem Detektorsignal SF synchronisiert ist und welches den aufgrund des Aussetzers verlorengegangenen Signalteil des Signals SF wied.erbringt. In diesem Falle enthält im stationären Zustand, nachdem die Platte D auf die kon-

stante lineare Geschwindigkeit gebracht ist, das Signal

SFG eine Information, welche die Stelle anzeigt, wo das Rahmensynchronisiersignal vorhanden sein kann. ¥ie in Fig. 2C veranschaulicht, ist dieses Signal SFG "0" während des Intervalls des Rahmensynchronisiersignals und 35

während einer Periode T^₀,, die eine kleine Zeitspanne der betreffenden Perioden einschließt.

Das Signal SFG wird von dem Rahmensynchronisiersignaldetektor 26 an einen Eingangsanschluß eines Schaltkreises 30 abgegeben.

Demgegenüber wird ein Ausgangssignal eines Quarzoszillators 28 an einen Frequenzteiler 29 abgegeben, von dem ein Signal mit einer konstanten Periode abgegeben wird, die gleich der Periode des Rahmensynchronisiersignals ist, wenn die lineare Geschwindigkeit einen bestimmten Wert aufweist, nämlich dann, wenn ein Signal SFG (Fig. 2H) einer Rahmenperiode erhalten und dann an den anderen Eingangsanschluß des Schaltkreises 30 abgegeben wird.

In diesem Falle ist, wie dies aus Fig. 2Hhervorgeht, das Signal SFX das positive Impulssignal, welches die kleine Impulsbreite aufweist.

Der Schaltkreis 30 wird zur Seite des Frequenzteilers umgeschaltet, bis die Platte D auf die konstante lineare Geschwindigkeit gebracht ist. Das Schaltsignal des betreffenden Schaltkreises wird dabei wie folgt erhalten. Das Ausgangssignal des Schaltkreises 30 wird an einen Frequenzteiler 3IA abgegeben, der eine Frequenzuntersetzung um 1/2 vornimmt und dessen in der Frequenz untersetztes Ausgangssignal einem Frequenzteiler 3IB zugeführt wird, der eine weitere Frequenzuntersetzung um 1/8 vornimmt. Dies bedeutet, daß das Ausgangssignal des Schaltkreises 30 in der Frequenz insgesamt auf I/I6 untersetzt ist. Dieses frequenzuntersetzte Signal wird

einem das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektor 32 zugeführt. Diesem Detektor wird außerdem das Detektorsignal SF von dem Rahmensynchronisiersignaldetektor 26 her zugeführt, um ein Ausgangssignal D„„ zu erzeugen, welches dann zu "0" wird, wenn das Rahmensynchronisiersignal über beispielsweise 16 aufeinanderfolgende Rahmenperioden nicht ermittelt

-ιοί worden ist, nämlich dann, wenn die Platte D noch nicht auf die konstante lineare Geschwindigkeit gebracht ist. Das betreffende Signal wird hingegen zu "1", wenn das Rahmensynchronisiersignal ermittelt ist, nämlich dann, wenn die Platte D auf die konstante lineare Geschwindigkeit gebracht ist. Dieses Ausgangssignal D wird als Schaltsteuersignal an den Schaltkreis 30 abgegeben, so daß dann, wenn das Ausgangssignal D "0" ist, der Schaltkreis 30 in den Zustand geschaltet wird, der entgegengesetzt dem in der betreffenden Figur dargestellten Zustand ist. Wenn das betreffende Ausgangssignal D eine "1" ist, befindet sich der Schaltkreis in dem in der betreffenden Figur dargestellten Zustand.

Wenn die Platte D nicht auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist, wird demgemäß der Schaltkreis 30 das Ausgangssignal SFX erzeugen, welches von dem Frequenzteiler 29 geliefert wird, während dann, wenn die Platte D auf die konstante lineare Geschwindigkeit gebracht ist und das Rahmensynchronisiersignal als stabil ermittelt ist, der Schaltkreis 30 das Signal SFG abgibt.

Das von dem Schaltkreis 30 her erhaltene Signal wird an den Löschsignalgenerator 25 und an den Frequenzteiler 31A abgegeben. Demgemäß erzeugt der Frequenzteiler 31A ein Signal Sw, bei dem Einsen und Nullen in jeder Rahmenperiode und in jeder Rahmensynchronisierperiode abwechselnd auftreten. Dieses Signal Sw wird an den Schalt-

kreis 23 als dessen Schaltsteuersignal abgegeben, wodurch während der Zeitspanne, während der das Signal Sw beispielsweise eine "1" ist, der betreffende Schaltkreis 23 in den in der Zeichnungsfigur dargestellten Zustand

eingeschaltet ist. Demgegenüber ist der betreffende 35

Schaltkreis während der Zeitspanne, während der das Signal Sw eine "0" ist, in den Zustand eingeschaltet, der

zu dem in der betreffenden Figur dargestellten Schaltzustand entgegengesetzt ist". Demgemäß werden die Signale So und So abwechselnd miteinander von dem Schaltkreis in jeder Rahmenperiode oder in jeder Rahmensynchronisierperiode erhalten, Das Ausgangssignal des Schaltkreises 23 wird an den Löschsignalgenerator 25 abgegeben.

Der Löschsignalgenerator 25 erzeugt das Ausgangssignal des Schaltkreises 23 während der Zeitspanne, während der das Ausgangssignal des Schaltkreises 30 eine "0" ist. Der betreffende Generator erzeugt außerdem das Löschsignal "0" während der Zeitspanne, während der das Ausgangssignal des Schaltkreises 30 eine ⁿ1" ist. Dieses Löschsignal wird an den Löschanschluß CL des Zählers 21 abgegeben.

Wie bereits ausgeführt, befindet sich der Zähler 21 in seinem Löschzustand, wenn seinem Löschanschluß CL das Signal "0" zugeführt wird. Demgegenüber zählt der Zähler 21 das Eingangstaktsignal CP, wenn seinem Löschanschluß CL das Signal "1" zugeführt wird. Wenn das Ausgangssignal des Schaltkreises 30 eine ¹¹O" ist und wenn das Signal So oder So dem Löschanschluß CL des Zählers 21 zugeführt wird, und zwar während des Intervalls des Signals So, dann wird demgemäß das Eingangstaktsignal CP durch den Zähler 21 während des ÜbergangsIntervalls mit der positiven Polarität gezählt, während in dem Intervall des Signals So das Eingangstaktsignal CP von dem Zähler 21 während des Übergangsintervalls der negati-

ven Polarität gezählt wird. Mit wenigen Worten zusammengefaßt bedeutet dies, daß die Anzahl der in den Übergangsintervallen von positiver und negativer Polarität enthaltenen Taktimpulse . bzw. Taktsignale CP

durch den Zähler 21 gezählt wird. 35

Wenn das Ausgangssignal des Schaltkreises 30 eine "1"

ist, dann ist das an den Löschanschluß CL des Zählers abgegebene Signal "0", so daß der Zähler 21 in den Löschzustand gebracht ist. Die Stelle, bei der das Ausgangssignal des Schaltkreises 30 von "1" zu "0" geändert wird, tritt in jeder Rahmenperiode oder in jeder Rahmensynchronisierperiode auf, so daß der Zähler 21 ebenfalls in jeder Rahmenperiode oder in jeder Rahmensynchronxsierperiode gelöscht wird.

Da der Schaltkreis 23 in diesem Falle die Signale So und So abwechselnd miteinander in jeder Rahmenperiode oder in jeder Rahmensynchronisierperiode abgibt, werden die Ermittlungen der Längen der Tibergangsintervalle mit positiver und negativer Polarität beide in jeder Rahmenperiode oder in jeder Rahmensynchronisierperiode in einer zeitlich geteilten Art und Weise durchgeführt.

Innerhalb einer Rahmenperiode oder einer Rahmensynchronisierperiode erzeugt der Zähler 21 ein Ausgangssignal No, welches dann zu "0"wird, wenn irgendein längeres Übergangsintervall in dem Signal So oder in dem Signal So existiert, in welchem die Anzahl der gezählten Taktsignale bzw. Taktimpulse CP wesentlich mehr, nämlich ein Taktsignal bzw. Taktimpuls mehr beträgt als die Anzahl der Taktimpulse bzw. TfJctsignale CP, die in dem maximalen Übergangsintervall mit der Länge von 5»5 T enthalten sind, wenn die lineare Geschwindigkeit der Platte D festgelegt ist. Des betreffende Signal wird hingegen zu "1", wenn die vorstehend erläuterten Ver-

hältnisse nicht vorliegen. Wenn das Ausgangssignal No zu "0" wird, wird der Zähler 21 in den Zähl-Sperrzustand gebracht, da das Ausgangssignal No einem Freigabeanschluß des Zählers 21 zugeführt wird. Da dieses

Ausgangssignal No dem Löschsignalgenerator 25 zugeführt 35

wxrd, wird der Zähler 21 durch das Signal So oder durch das Signal So nicht mehr gelöscht. Dieser Zustand wird

solange fortgesetzt, bis der Zähler 21 durch das Signal SFX der nächsten Rahmenperiode oder durch das Signal SFG der Rahmensynchronisierperiode gelöscht wird.

Mit anderen Worten ausgedrückt heißt dies, daß das Ausgangssignal No des Zählers 21 mit jeder Rahmenperiode oder mit jeder Rahmensynchronisierperiode aktualisiert wird.

Das Ausgangssignal No des Zählers 21 wird dem D-Anschluß einer D-Flipflopschaltung hO zugeführt. Durch die Anstiegsflanke des von dem Schaltkreis 30 erhaltenen Signals SFX oder SFG, welches einem Anschluß CK des Flipflops kO zugeführt wird, wird das Ausgangssignal No des Zählers 21 in dem D-Flipflop ho verriegelt bzw. zwischengespeichert. In diesem Fflle wird das Ausgangssignal des Schaltkreises 30 durch den Löschsignalgenerator 25 derart verzögert, daß der Zähler 21 durch das Signal SFX oder SFG gelöscht wird, nachdem die Verriegelung bzw. Zwischenspeicherung des Ausgangssignals No in der D-Flipflopschaltung kO abgeschlossen ist.

In Abhängigkeit vom Ausgangssignal der D-Flipflopschaltung hO werden der Mitziehvorgang bezüglich der linearen ^° Geschwindigkeit, die Geschwindigkeits-Servoregelung und ferner die Unsymmetriekorrektur durchgeführt.

Mit 60 ist generell ein System bezeichnet, mit dessen Hilfe das Mitziehen der konstanten linearen Geschwindig-

keit und der Geschwindigkeits-Seroregelung erfolgt.

Mit 70 ist generell ein System für die Unsymmetriekorrektur bezeichnet. Diese Systeme 60 und 70 umfassen Vorwärts/Rückwärts-Zähler 61, 71 und Ausgangssignal-Verar-

beitungsschaltungen (Digital-Analog-Wandler) 62, 72, wel-35

ehe die Zählwert-Ausgangssignale der betreffenden Zähler einer Digital-Analog-Wandlung unterziehen. Das Taktsignal

von einem Taktimpulsgenerator 50 wird den Vorwärtszählanschlüssen XJ oder den Rückwärtszählanschlüssen D der Vorwärt s/Rückwärt s-Zähler 61, 71 zugeführt, und zwar entsprechend dem Ausgangssigna1 der D-Flipflopschaltung kO.

Genauer gesagt heißt dies, daß dem Taktimpulsgenerator 50 das Ausgangs signal Sw des Frequenzteilers J^A. zugeführt wird. Von diesem Signal wird ein Impuls P,, in jeder Periode abgeleitet, in der dieses Signal Sw eine "1" ist, während ein Impuls P„ während jeder Periode gewonnen wird, in der das Signal Sw eine "0" ist.

Der Impuls P„ wird dem Vorwärtszählaiischluß U des Vorwärts/Rückwärts-Zählers 71 über eine Verknüpfungsschaltung 73 zugeführt, während der Impuls P~ dem Rückwärtszählanschluß D des Vorwärts/Rückwärts-Zählers 71 über eine Verknüpfungsschaltung "Jk zugeführt wird. Darüber hinaus wird der Impuls P,-. über eine Verknüpfungs schal tung 63 und über einen Umschaltkreis 6k an den Vorwärtszählanschluß U des Vorwärts/Rückwärtä-Zählers 61 abgegeben. Ferner wird der betreffende Impuls über die Verknüpfungsschaltung 7^l und den Umschaltkreis 6k an den Rückwärtszählanschluß D des Vorwärts/Rückwärts-'-Zählers öl abgegeben. Wenn sodann ein Q-Ausgangssignal VS der D-Flipflopschaltung k0 eine "1" ist, dann sind die VerknüpfungsschaltungenTJ und Jk geöffnet bzw. übertragungsfähig; wenn ein Q-Ausgangssiignal VS eine "1" ist, dann ist die Verknüpfungsschaltung 63 geöffnet bzw. übertra-

gungsfähig.

Die Spannung von der Ausgangssignal-Verarbeitungsschaltung 62 wird einem Pegelkomparator 7 zugeführt, um ah einem Ausgangsanschluß 8 ein Ausgangssignal zu liefern. Dadurch wird ein Plattenantriebsmotor M angesteuert. Demgegenüber wird von der Ausgangssignal-Verarbeitungs-

Schaltung 72 eine Schwellwertspannung V~ bereitgestellt, um an den Komparator 3 für die Signalformumsetzung abgegeben zu werden.

Der Umschaltkreis Gh dient dazu, vom Geschwindigkeits-Servosystem 60 auf das Phasen-Servosystem umzuschalten, nachdem die Platte D auf die konstante lineare Geschwindigkeit gebracht bzw. gezogen ist. Dem betreffenden Umschaltkreis wird dabei ein Impulssignal 3fx (Fig. 3-A-) mit einer Frequenz zugeführt, die das Dreifache der Rahmenfrequenz ist, die durch Frequenzteilung des Ausgangssignals des Quarzoszillators 28 in dem Frequenzteiler 65 erhalten wird. Außerdem wird dem betreffenden Umschaltkreis ein Impulssignal 3fp (Fig. 3^B) »it einer Frequenz zugeführt, die das Dreifache der Frequenz des Rahmensynchronisiersignals ist, welches durch Frequenzuntersetzung des Ausgangssignals beispielsweise der PLL-Schaltung in dem Rahmensynchronisiersignalctetektor 26 erhalten wird. Der betreffende Umschaltkreis 6k wird so geschaltet, daß jeweils einer der Ausgänge der Verknüpfungsschaltungen 63 und Jh durch das Ausgangssignal Dq des das Vorhandensein eines Rahmensynchronisiersignals ermittelnden Detektors 32 ausgewählt ist, bis die Plattendrehung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist. Nachdem die Plattendrehung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist, wird der Umschaltkreis 64 so umgeschaltet, daß eines der Signale 3^x und 3fp ausgewählt wird. In dem Zustand, in welchem die Signale 3fx und 3fp durch den Umschalt-

kreis 6h ausgewählt werden, wird dem Zähler 61 an seinem Vorwärtszählanschluß U das Signal 3fx zugeführt, und dem Rückwärtszählanschluß D des betreffenden Zählers wird das Signal 3fp zugeführt. Sodann wird ein von dem Zähler

61 abgenommenes Ausgangssignal S der niederwertigsten 35

Bitstelle zu einem Signal, welches mit jeder Zuführung des Signals 3fx zu "1" und mit jeder Zuführung des Si-

gnals 3fp zu "O" wird. Mit anderen Worten ausgedrückt heißt dies, daß das Signal S in der Periode gleich, dem Signal 3fx ist und daß das Tastverhältnis des betreffenden Signals der Phasendifferenz zwischen den Signalen 3fx und 3fP entspricht. Da die darüberliegenden oberen Bits sich nicht ändern, wird dem Motor M eine Spannung zugeführt, die sich in Abhängigkeit von einer Impulsbreite des niederwertigsten Bits ändert und die dadurch den Motor steuert. Dies bedeutet, daß die Phasen-Servoregelung für den Motor M wirksam wird bzw. in Betrieb ist.

Nunmehr wird die Beschreibung der Ausführungsform gemäß Fig. 1 fortgesetzt, wobei der Vorgang erläutert werden wird, bis die Platte D auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist.

Bis die Platte D auf die konstante lineare Geschwindigkeit gezogen bzw, gebracht ist, ist das Ausgangssignal Dp₃ des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektors 32 eine "0", so daß der Schaltkreis 30 das Ausgangssignal SFX (Fig. 2H) des Frequenzteilers 29 abgibt. Demgemäß wird das Ausgangssignal Sw des Frequenzteilers 3IA zu einem Signal SwI^ in welchem wiederholt Einsen und Nullen in jeder Rahmenperiode auftreten, wie dies Fig. 21 veranschaulicht. Demgegenüber erzeugt der Schaltkreis 23 das Signal So während einer Rahmenperiode FA, während der dieses Signal SwI eine "1" ist, und das Signal So während einer Rahmen-

^ÜW periode FB, während der das Signal Sw1 eine "0" ist.

In diesem Falle ist das Signal SFX das positive Impulssignal mit einer ziemlich feinen Impulsbreite, so daß der Löschsignalgenerator 25 das Signal So abgibt, wie es während der Periode FA auftritt, und das Signal So abgibt, wie es während der Periode FB auftritt. Demgemäß

werden während der Periode FA die Länge des Übergangsintervalls mit positiver Polarität in dem ■Wiedergabesignal und während der Periode F die Länge des Übergangsintervalls mit negativer Polarität aufeinanderfolgend über eine Rahmenperiode bzw. über aufeinanderfolgende Rahmenperiöden ermittelt.

Während jeder der Rahmenperioden FA und FB erzeugt der Zähler 21 das Ausgangssignal No, welches dann zu "O" wird, wenn irgendein längeres Übergangsintervall als das maximale Übergangsintervall von 5»5 T vorhanden ist. In diesem Fall ist die lineare Geschwindigkeit der 'latte D die bestimmte Geschwindigkeit, nämlich für den Fall, daß die betreffende lineare Geschwindigkeit der Platte D langsam ist. ¥ährend die Geschwindigkeit der Plattendrehung solange niedrig ist, bis die Platte D auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist, wird demgemäß das Q-Ausgangssignal VS der D-Flipflopschaltung kO eine "0" sein, und dessen Q-Ausgangssignal VS wird eine "1" sein. Dies führt dazu, daß lediglich die Verknüpfungsschaltung 63 geöffnet bzw. übertragungsfähig ist. Zu diesem Zeitpunkt ist der Umschaltkreis 6k durch das Ausgangssignal D„„ des des Vorhandensein eines Rahmensynchronisiersignals ermittelnden Detektors 32 in einen solchen Zustand gebracht, daß die Ausgangssignale der Verknüpfungsscha.ltungen 63 und fk ausgewählt werden. Obwohl der Taktgenerator 50 einen Impuls P,j (Fig. 2J) zu Beginn der Periode FA und einen Impuls P₁-.

(Fig. 2Κ) zu Beginn der Periode FB erzeugt, wird der

" ,

Impuls P_D über die Verknüpfungsschaltung 63 und den Umschaltkreis 6k an den Vorwärtszählanschluß U des Vorwärts/Rückwärts-Zählers 6i abgegeben, um den Zählerstand dieses Zählers zu erhöhen. Demgemäß wird eine allmählich ansteigende Spannung von der Ausgangssignal-Ver-

arbeitungsschaltung 62 erhalten und dann an den Pegelkomparator 7 abgegeben, so daß die an den Motor M abge-

- 2k -

gebene Spannung erhöht wird, was die Erhöhung der Rotationsgeschwindigkeit bzw. Drehzahl des Motors M ermöglicht .

Da in diesem Zustand die Verknüpfungsschaltungen 73 und Jk geschlossen bzw. nicht übertragungsfähig sind, wird dem Zähler 71 des Unsymmetrie-Korrektursystems 70 kein Vorwärts- oder Rückwärts-Taktsignal zugeführt, und außerdem wird eine einem zuvor festgelegten bzw. eingestellten Zählerwert entsprechende Spannung von der Ausgangssignal-Verarbeitungsschaltung 72 abgenommen und als Schwellwertspannung V herangezogen.

Wenn die Drehzahl de^s Motors M erhöht wird, um weitgehend die bestimmte lineare Geschwindigkeit zu erreichen, wird das maximale Übergangsintervall Tmax des Signals So oder So nahezu zu 5>5 T, so daß in Verbindung mit der Feststellgenauigkeit des Zählers 21 die maximalen Übergangsintervalle, die nicht länger und kürzer als 5i5 T sind, auftreten, so daß das Ausgangssignal No des Zählers 21 zu "1" ebenso wie zu "0" wird. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn das maximale Übergangsintervall Tmax kürzer ist als 5)5 T, was bedeutet, daß die Geschwindigkeit etwas höher ist als der bestimmte Geschwindigkeitswert, das Ausgangssignal No zu "1" wird, so daß das Q-Ausgangssignal VS der D-Flipflopschaltung ^t-O zu "1" wird, während das Q-Ausgangssignal VS der betreffenden Flipflopschaltung zu "0" wird. Zu

diesem Zeitpunkt ist die Verknüpfungs- bzw. Torschaltung 30

74 geöffnet, um einem von dem Taktgenerator 50 her erhaltenen Taktimpuls P,-. zu ermöglichen, über die betreffende Schaltung und den Umschaltkreis 6k an den Rückwärtszählanschluß D des Vorwärts/Rückwärts-Zählers 61 abgegeben zu werden. Dies führt dazu, daß dessen Zählerstand vermindert wird. Demgemäß wird die Ausgangsspannung der Ausgangssignal-Verarbeitungsschaltung 62. derart herab-

gesetzt, daß die Drehzahl bzw. Rotationsgeschwindigkeit des Motors M herabgesetzt ist.

Wenn die Längen der Intervalle, in denen das Q-Ausgangssignal VS der D-Flipflopschaltung 40 eine "1" und "0" ist, einander gleich sind im Hinblick auf die Zeitkonstante der Ausgangssignal-Verarbeitungsschaltung 62, dann wird der Zählerstand des Vorwärts/Rückwärts-Zählers 61 weitgehend konstant werden, so daß die betreffende Ausgangssignal-Verarbeitungsschaltung 62 die diesem Zählerstand entsprechende Spannung erzeugt. Dadurch wird die Platte D mit der konstanten linearen Geschwindigkeit gedreht.

Wenn zu diesem Zeitpunkt der Taktimpuls Ρ,-.· oder P... von dem Taktgenerator 50 her während der Periode erhalten wird, während der das Q-Ausgangssignal VS der D-Flipflopschaltung hO eine "1" ist, dann wird einer der Taktimpulse Pj. oder Pjj an den Vorwärts- oder Rückwärts-Zähleranschluß U bzw. D des Vorwärts/Rückwärts-Zählers JI abgegeben, da die Verknüpfungsschaltungen 73 und Jh geöffnet bzw. übertragungsfähig sind. Dadurch wird die Erscheinung der Unsymmetrie korrigiert, wie dies weiter unten noch beschrieben werden wird.

Nachdem die Plattendrehung auf die konstante lineare Geschwindigkeit gebracht bzw. gezogen ist, wie dies zuvor erläutert worden ist, wird das Detektorsignal SF von dem Rahmensynchronisiersignaldetektor 26 zu "0", wodurch das Ausgangssignal D„_c des das Vorhandensein eines Rahmensynchronisiersignals ermittelnden Detektors 32 zu "1" wird. Dadurch wird der Schaltkreis 30 in die in der betreffenden Zeichnung dargestellte Stellung geschaltet, in der das Signal SFG erhalten wird. Außerdem wird der Umschaltkreis 6h durch dieses Ausgangssignal D„„ in den Zustand umgeschaltet, in welchem eines der Signale und 3fp ausgewählt wird. Dadurch wird, wie zuvor erwähnt, die Servoregelung auf den Motor M angewandt.

322U78

Da in diesem Zustand der Umschaltkreis 6k in den Zustand bzw. in die Stellung umgeschaltet wird, daß eines der Signale 3fx und 3fp ausgewählt wird, wirkt der Zähler 21 als Übergangsintervall-Detektorschaltung oder als Detektor des Unsymmetrie-Korrektursystems 70. Das zu diesem Zeitpunkt von dem Schaltkreis 30 her erhaltene Signal SFG enthält eine Information des Intervalls, in dem bzw. bezüglich dessen das Rahmensynchronisiersignal vorhanden ist. Demgemäß wird bei diesem Beispiel das obige Signal SFG so ausgenutzt, daß der Zähler 21 das Übergangsintervall lediglich nahe des Rahmensynchronisiersignalteiles ermittelt, nämlich den Nachbarbereich, in welchem die Teile der positiven und negativen Polaritäten der maximalen Übergangsintervalle Tmax aufeinanderfolgend auftreten. Demgemäß wird in diesem Falle die Korrektur der Unsymmetrie so vorgenommen, daß das Ein/Aus-Verhältnis des maximalen Übergangsintervalls Tmax des Rahmensynchronisiersignalanteiles in dem wiedergegebenen Signal gleich 50 ^c/o ist.

Während das wiedergegebene Signal das maximale Übergangsintervall Tmax in anderen Perioden zusätzlich zu dem obigen Rahmensynchronisiersignalteil aufweist, wird die Unsymmetrie lediglich in dem Teil des Rahmensynchronisiersignals korrigiert, wie dies oben ausgeführt worden ist. Der Grund dafür ist folgender.

In einem anderen Intervall als dem Rahmensynchronisiersignalintervall ist das maximale Übergangsintervall Tmax in anderen Intervallen enthalten, die zufällig auftreten. Demgegenüber wird im Falle einer Wiedergabeanordnung für eine PCM-Audio-Platte die Korrektur der Unsymmetrie generell zusammen mit der Geschwindigkeits-Servoregelung der Platte durchgeführt, wobei die Drehzahl bzw. die Rotationsgeschwindigkeit der Platte jeden Augenblick variiert wird, und zwar sogar während einer Rahmenperiode.

Demgemäß wird in Verbindung mit den obigen Ausführungen das maximale Übergangsintervall Tmax, -welches zufällig auftreten wird, einer Schwankung ausgesetzt sein, so daß die Entscheidung bezüglich des genauen Ein/Aus-Verhältnisses solange unmöglich ist, wie das Ein/Aus-Verhältnis des Signals an der festgelegten Stelle nicht mit einem anderen Verhältnis verglichen wird.

¥enn das Ein/Aus-Verhältnis des Signals in dem Intervall verglichen wird, welches von dem das Rahmensynchronisiersignal enthaltenden Intervall verschieden ist, und wenn das lange Übergangsintervall durch Kratzer auf der Platte hervorgerufen wird, dann macht der durch das obige lange Übergangsintervall hervorgerufene Einfluß die genaue Korrektur der Unsymmetrie unmöglich. Dies wird ebenfalls bei dieser Ausführungsform berücksichtigt.

Nachstehend wird die Korrektur der Unsymmetrie beschrieben werden.

Das von dem Schaltkreis 30 her erhaltene Signal SFG (Fig. 2C) wird dem Löschsignalgenerator 25 und dem Frequenzteiler 3^-A- zugeführt. Da das Signal SFG in der Periode mit dem Rahmensynchronisiersignal in dem wiedergegebenen Signal koinzidiert, wird das von dem Frequenzteiler 31 -A- her abgegebene Ausgangssignal Sw zu einem Signal Sw2, welches gemäß Fig. 2D in jeder Rahmensynchronisierperiode abwechselnd mit "1" und "0" auftritt und welches dem Schaltkreis 23 zugeführt wird, der das Signal So während einer Rahmensynchronisierperiode TA, innerhalb der das Signal Sw2 zu "1" wird, und das Signal So während einer Rahmensynchronisierperiode TB erzeugt, während der das Signal Sw2 zu "0" wird. Außerdem werden die Ausgangstaktsignale P„ und Pj-v des Taktgenerators 50 zu Beginn der jeweiligen Rahmensynchronisierperiode TA bzw. TB erhalten, wie dies Fig. 2E und 2F veranschaulichen.

Demgegenüber erzeugt der Löschsignalgenerator 25 innerhalb jeder Rahraensynchronisierperiode direkt das Signal So oder So, welches über den Schaltkreis 23 während der Periode T_F„ abgegeben wird, die den Rahmensynchronisier-

signalteil enthält, wobei das Signal SFG eine "0" ist. Während anderer Perioden, während der das Signal SFG eine "1" ist, gibt der Löschsignalgenerator 25 ein Löschsignal ab, welches stets eine "0" wird. Dieses Löschsignal wird dem Löschanschluß CL des Zählers 21 zugeführt, so daß der Zähler 21 feststellt, ob das maximale Übergangsintervall Tmax des während dieser Zeitspanne T„„ gebildeten Rahmensynchronisiersignals kürzer oder länger ist als 5>5 T. Während der Zeitspanne TA, während der das Signal So von dem Schaltkreis 23 her erhalten wird, stellt der Zähler 21 das maximale Übergangsintervall Tmax der positiven Polarität fest. Während der Zeitspanne TB, während der das Signal So von dem Schaltkreis 23 her erhalten wird, stellt der Zähler 21 das maximale Übergangsintervall Tmax der negativen Polarität fest.

Daneben wird das ermittelte Ausgangssignal No des Zählers 21 in der D-Flipflopschaltung kO verriegelt bzw. zwischengespeichert, und zwar durch den Anstieg des Signals SFG, so daß das Q-Ausgangssignal VS und das Q-Ausgangssignal VS der D-Flipflopschaltung kO am jeweiligen Ende der Perioden T„„ aktualisiert sind, wie dies in Fig. 2G veranschaulicht ist,

Während der Periode TA beispielsweise, während der das maximale Übergangsintervall Tmax mit der positiven Polarität ermittelt ist, und zwar sofern die Länge des maximalen Übergangsintervalls Tmax mit der positiven Polarität in dem Signal So kürzer ist als 5»5 T, wird das Ausgangssignal No des Zählers 21 eine "1", so daß - wie dies in Fig. 2G veranschaulicht ist - das Q-Ausgangssignal VS

der D-Flipf lop schaltung· hO eine "1" vom Ende der betreffenden Zeitspanne T_„ aus innerhalb der Periode TA bis zum Ende der Periode T^₃ innerhalb der folgenden Periode T_ behält. ¥ährend dieser Zeitspanne sind sodann die Ver knüpf ungs schaltungen 73 und Jk geöffnet bzw. übertragungsfähig, wobei lediglich der Impuls P,-. von dem Taktim pulsgenerator 50 während dieser Zeitspanne erhalten wird. Dieser Impuls wird dann an den Rückwärtszählanschluß D des Zählers 7I über die Verknüpfungsschaltung Jk abgegeben. Dies führt zu einer Herabsetzung des Zählerstandes des Zählers 71 und des Wertes der Vergleichs-Schwellwert spannung V„.

Da die Länge des maximalen ÜbergangsintervalIs Tmax der positiven Polarität verkürzt ist, wenn - wie dies in Fig. k veranschaulicht ist - die Vergleichs-Schwellwertspannung V auf eine Spannung ν_τυ geändert wird, welche höher ist als eine Spannung V/p_O bei Fehlen der Unsymmetrie, wird der "Wert der Vergleichs-Schwellwertspannung V„ herabgesetzt und korrigiert, so daß der Übergang der Spannung ν,ρττ zu der Korrekturspannung V erfolgt, wie dies oben beschrieben worden ist.

Demgegenüber wird während der Periode TB, während der die Länge des maximalen Übergangsintervalls Tmax der negativen Polarität ermittelt wird, in dem Fall, daß die Länge des maximalen Übergangsintervalls Tmax der betreffenden negativen Polarität in dem Signal So kürzer ist als 5,5 T, das Ausgangssignal No des Zählers 21 ebenfalls zu "1", Zu diesem Zeitpunkt bleibt jedoch das Q-Ausgangssignal VS der D-Flipflopschaltung 4θ vom Ende der Periode T„_g innerhalb der Zeitspanne TB bis zum Ende der Periode T__s innerhalb der folgenden Zeitspanne bzw. Periode TA auf "1" gehalten (die Polarität des Signals wird entgegengesetzt zur Polarität des in Fig. 2G gezeigten Signals). Da während dieser Periode lediglich der Impuls P_n von

dem Taktimpulsgenerator 50 her erhalten wird, wird sodann dieser Impuls P,, an den Vorwärtszählanschluß U des Zählers 71 über die Verknüpfungsschaltung 73 abgegeben. Dadurch wird der Zählerstand dieses Zählers erhöht, um eine Erhöhung des Wertes der Vergleichs-Schwellwertspannung V zu ermöglichen.

Die Länge des maximalen Übergangsintervalls Tmax der negativen Polarität wird verkürzt, wenn sich die Schwellwertspannung V„ zu einer Spannung V™ ändert, welche niedriger ist als die richtige Spannung V_TQ, wie dies aus Fig. 4 deutlich hervorgeht. Wie oben beschrieben, wird daher der Wert der Spannung V derart erhöht, daß die Spannung V_T„ korrigiert wird, um zu der richtigen Spannung V^ zu werden.

Wenn die Platte stabil mit weitgehend konstanter linearer Geschwindigkeit gedreht wird, wie es oben ausgeführt worden ist, dann wird bei Auftreten einer Unsymmetrieerscheinung am Ausgang der Signalumsetζschaltung auf die im Ausgangssignal der Signalumsetzschaltung auftretenden Signalteile mit positivier und negativer Polarität der maximalen Üb ergangs int ervalle Tmax hin der Vorwärts/Rückwärts-Zähler so betrieben, daß er vorwärts oder rückwärts zählt. um eine Korrektur der Unsymmetrie-Erscheinung vornehmen zu können.

Außerdem wird in dem Fall, daß die Phasen-Servoregelung durch die Signale 3fx und 3fp auf den Motor M angewandt wird und daß die Drehzahl bzw. Rotationsgeschwindigkeit des Motors M durch den Aussetzer und aus anderen Gründen merklich schwankt, so daß in dem Rahmensynchronisiersignaldetektor 26 das Rahmensynchronisiersignal nicht über mehr als 16 aufeinanderfolgende Rahmensynchronisierperioden ermittelt wird, das Ausgangssignal D^

des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektors "}Z zu "0" . Dies ermöglicht es dem TJmschaltkreis Gh, in den Zustand umgeschaltet zu werden, in welchem eines der Ausgangssignale der Verknüpfungsschaltungen 63 und 74 ausgewählt wird. Bei Vorhandensein des Q-Ausgangssignals VS und des Q-Ausgangssignals VS der D-Flipflopschaltung kO - bei diesen Ausgangssignalen handelt es sich um die zwischengespeicherten Ausgangssignale des Detektor-Ausgangssignals No von dem Zähler 21 her zur Ermittelung des maximalen Übergangsintervalls Tmax - wird das Vorwärts-Taktsignal oder das Rückwärts-Taktsignal in richtiger Weise an den Vorwärts/Rückwärts-Zähler 61 abgegeben, um die Geschwindigkeits-Servoregelung schnell anzuwenden, so daß die lineare Geschwindigkeit zu der bestimmten Geschwindigkeit wird.

Wenn das Rahmensynchronisiersignal ermittelt ist, gelangt das Ausgangssignal D__s des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektors 32 zu "1" zurück, so daß der Umschaltkreis 6k in den Zustand umgeschaltet wird, in welchem die Phasen-Servoregelung wirksam gemacht ist.

Ein Beispiel einer praktischen Ausführungsform der in Fig. 1 dargestellten und oben erwähnten Anordnung ist in Fig. 5 veranschaulicht.

Bei dem Ausführungsbeispiel gemäß Fig. 5 wird das Detektor-Ausgangssignal No des Zählers 21 über ein NAND-Glied 21N erhalten. Dabei werden in dem Fall, daß die Anzahl der Taktsignale bzw. Taktimpulse CP innerhalb der Periode gezählt ist, während der das maximale Übergangsintervall Tmax einen Wert von 5,5 T aufweist, sämtliche Zählerausgänge "1"-Bits führen, so daß das Ausgangssignal No des NAND-Gliedes 21N zu "0" wird.

Der Taktgenerator 22 für die Erzeugung des Taktsignals bzw. der Taktimpulse CP umfaßt einen Quarzoszillator 22A und einen Zähler 22B, der für eine Frequenzuntersetzung des -Ausgangssignals des Quarzoszillators 22A dient. Beim Signalanstieg des von dem Löschsignalgenerator 25 abgegebenen Signals -wird der Zähler 22A mit einem bestimmten Wert geladen, so daß der Beginn des festzustellenden Übergangsintervalls und die Erzeugungsphase der von diesem Zähler 22B abgenommenen Taktsignale bzw. Taktimpulse CP stets bei der konstanten Beziehung zueinander gehalten werden können.

Der Löschsignalgenerator 25 besteht aus einem NAND-Glied 25A und aus drei Invertern 25B, 25C und 25D. Jeder der Inverter 25B, 25C und 25D wird dazu herangezogen, das von dem Schaltkreis 30 abgegebene Ausgangssignal zu verzögern.

Der Schaltkreis 23 umfaßt NAND-Glieder 23A, 23B und einen Inverter 23C Dabei wird das Signal So dem NAND-Glied 23A zugeführt, und das Signal So wird dem NAND-Glied 23B zugeführt. Das von dem Frequenzteiler JIA abgegebene Signal Sw wird direkt dem NAND-Glied 23B zugeführt, und außerdem wird das betreffende Signal über den Inverter 23C dem NAND-Glied 23A zugeführt. Dadurch werden diese NAND-Glieder 23A ttnd 23B abwechselnd miteinander geöffnet bzw. übertragungsfähig gemacht. Das Ausgangssignal No des NAND-Gliedes 21N wird diesen NAND-Gliedern 23A und 23B zugeführt. In dem Fall, daß das Ausgangssignal No zu "O" wix-d, werden diese NAND-Glieder 23A und 23B geschlossen bzw. gesperrt, so daß sie die Signale So bzw. So nicht durchlassen.

Der Schaltkreis 30 umfaßt drei NAND-Glieder 30A, 30B und 30C. Dem NAND-Glied 30A wird das Signal SFG der Rahmenperiode zugeführt. Dieses NAND-Glied wird durch das Aus-

gangssignal D^₅ des das Vorhandensein eines Rafcunensynchronisiersignals feststellenden Detektors 32 so gesteuert, daß es geöffnet bzw* übertragungsfähig/geschlossen bzw. gesperrt ist. Dem NAND-Glied 3OB wird das Signal SFG mit der Rahmensynchronisierfrequenz zugeführt* Dieses NAND-Glied wird durch das mittels eines Inverters 32C invertierte Ausgangssignal D„„ gesteuert, um geöffnet bzw. übertragungsfähig/geschlossen bzw. gesperrt zu sein.

Die Frequenzteiler J^^. und 3IB sind in diesem Fall durch einen Zähler 31 aufgebaut.

Der das Vorhandensein eines Rahmensynchronisiersignals feststellende Detektor 32 besteht aus einem Zähler 32A und aus einem NAND-Glied 32B. Das Signal SF wird dem Rücksetzanschluß R dieses Zählers 32A und einem NAND-Glied 32B zugeführt, während ein in der Frequenz um Ι/Ίο untersetztes Ausgangssignal des Prequenzuntersetzungs-Zählers 3I dem Taktanschluß CK des Zählers 32A zugeführt wird. Wenn der Rahmensynchronisiersignaldetektor 26 das Rehmensynchronisiersignal ermittelt, ist das Signal SF eine ¹¹O", so daß der Zähler 32A sich in seinem Rücksetzzustand befindet. Das Ausgangssignal D _g des NAND-Gliedes 32B wird zu einer "1". Wenn demgegenüber der Rahmensynchronisiersignaldetektor 26 das Rahmensynchronisiersignal nicht ermittelt, wird das Signal SF zu "1", so daß der Zähler 32A in den eine Zählung ermöglichenden Zustand gebracht ist. Wenn 16 Rahmensynchronisierperioden

vergangen sind, seit dem das Rahmensynchronisiersignal

nicht ermittelt worden ist, wird das in der Frequenz um 1/16 untersetzte Ausgangssignal des Zählers 3IA somit auf "1" ansteigen, so daß das Ausgangssignal des Zählers 32A zu "1" und das Ausgangssignal D des NAND-Gliedes 32B zu "0" werden.

Der zur Erzeugung des Tc^ktimpulses P.. dienende Schaltungsteil des Taktsignalgenerators 50 umfaßt drei Inverter 50A, 5OB und 50C, deren jeder als Verzögerungsschaltung wirkt. Außerdem sind ein NAND-Glied 50D und ein Inverter 50E vorgesehen. Das Signal Sw und das Signal, bei dem es sich um das durch die Inverter 50A, 50B und 50C verzögerte Signal Sw handelt, werden gemeinsam an das NAND-Glied 50D abgegeben, so daß der Inverter 5OE den Impuls P,-. mit der Impulsbreite erzeugt, welche die Verzögerungszeiten der drei Inverter 50A, 50B und 5OC umfaßt, und zwar zu Beginn der Periode TA oder FA. Außerdem umfaßt der den Taktimpuls P,j erzeugende Schaltungsteil des Taktsignalgenerators 50 drei Inverter 5OF, 5OG und 5OH, die in entsprechender Weise jeweils als Verzögerungsschaltung wirken, ein NAND-Glied 5OI und einen Inverter 5OJ. Das Ausgangssignal des Inverters 50C und das Ausgangssignal, bei dem es sich um das durch die Inverter 5OF, 5OG und 5OH verzögerte Ausgangssignal des Inverters 50C handelt, werden dem NAND-Glied ■ 5OI zugeführt, so daß der Inverter 50J einen Impuls P,. mit einer Impulsbreite abgibt, welche die Verzögerungszeiten der drei Inverter 5OF, 50G und 5OH umfaßt, und zwar zu Beginn der Periode TB oder FB.

Die Verknüpfung^schaltungen 63» 73 und 7^· sind alle durch NAND-Glieder gebildet.

Der Umschaltkreis 64 besteht aus NAND-Gliedern 64A, 64B, 64C, 64D, 64E und 64F. Dem NAND-Glied 64A wird das Signal 3fx zugeführt. Dem NAND-Glied 64B wird das Signal 3fp zugeführt. Das Ausgangssignal D„_s des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektors 32 wird den NAND-Gliedern 64A und 6kB zugeführt, um diese NAND-Glieder dann zu öffnen bzw. übertragungsfähig zu machen, wenn das Rahmensynchronisiersignal als stabil ermittelt ist. Das Ausgangssignal des NAND-Gliedes

63 wird dem NAND-Glied 6hC zugeführt, und das Ausgangssignal des NAND-Gliedes 6h wird, dem NAND-Glied 6hO zugeführt. Das durch, den Inverter 32C invertierte Ausgangssignal Dg wird den NAND-Gliedern 6hC und 64D zugeführt.

Dadurch werden die NAND-Glieder 64C und 6k~D dann geöffnet bzw. übertragungsfähig gemacht, wenn das Rahmensynehronisiersignal über 16 aufeinanderfolgende Rahmenperioden oder über mehr als 16 aufeinanderfolgende Rahmenperioden hinweg nicht ermittelt worden ist.

Die Ausgangssignale der NAND-Glieder 6hA und 6hC werden dem NAND-Glied 6kB zugeführt, dessen Ausgangssignal dem Vorwärtszählanschluß U des Vorwärts/Rückwärts-Zählers 61 zugeführt wird. Die Ausgangssignale der NAND-Glieder 6kB und 64D werden dem NAND-Glied 6h~F zugeführt, dessen Ausgangssignal dem Rückwärtszählanschluß D des Vorwärts/ Rückwärts-Zählers 61 zugeführt wird.

Bei diesem Ausführungsbeispiel ist der Zähler 61 ein 4-Bit-Zähler. Jn der Ausgangs- bzw. Ausgangssignal-Verarbeitung s schaltung 62 werden die oberen drei Bits der vier Bits umfassenden Zählerausgangssignale des Zählers 61 durch Widerstände 62A, 62B und 62C einer Digital-Analog-Umsetzung unterzogen. Diese Widerstände sind mit jeweils einem Ende miteinander verbunden. Das Zählerausgangssignal der niederwertigsten Bitstelle des Zählers 61 wird über ein NAND-Glied 6ZF, einen Inverter 62G und einen Widerstand 62H zu dem zuvor erwähnten, einer Digital-Analog-Umsetzung unterzogenen Ausgangssignal hinzuaddiert und für die Phasen-Servoregelung herangezogen. Wenn in diesem Falle der volle Zählerstand durch die Vorwärtszählung in dem Vorwärts/Rückwärts-Zähler 61 herbeigeführt ist oder wenn der Null-Zählerstand durch die Abwärtszählung des betreffenden Zählers herbeigeführt ist, dann führt dies in dem Fall, daß die Vorwärtszähl- und Rückwärtszähl-Vorgänge nicht stillgesetzt werden, zu

einer fehlerhaften Betriebsweise der Servoschaltung. Deshalb werden die Ausgangssignale der NAND-Glieder 62D und 62E, denen jeweils die oberen drei Bits der Zählerausgangssignale zugeführt werden, den NAND-Gliedern 64E bzw. 64p zugeführt, so daß diese NAND-Glieder geschlossen bzw. gesperrt werden, wenn in dem Zähler 61 der volle Zählerstand bzw. der Null-Zählerstand auftritt.

Der Vorwärts/Rückwärts-Zähler 71 ist in entsprechender Weise ein 4-Bit-Zähler, bei dem die oberen drei Bits des Zählerausgangssignals durch Widerstände 72A, 72B und 72C der Ausgangs-Verarbeitungsschaltung 72 einer Digital-Analog-Wandlung unterzogen werden. Das betreffende Ausgangs signal wird die Schwellwertspannung V .

Außerdem wird dann, wenn die Verriegelung bzw. Synchronisierung der Phasen-Servoregelung aus irgendeinem anderen Grunde unwirksam gemacht ist, und zwar insbesondere nachdem die Plattendrehung auf die konstante lineare Geschwindigkeit gebracht ist und die betreffende Platte stabil mit der konstanten linearen Geschwindigkeit gedreht wird,insbesondere berücksichtigt, daß die Phasen-Servoregelung abgeschaltet ist und daß die Geschwindigkeits-Servoregelung sofort wirksam gemacht ist, um den stabilen Zustand schnell wieder herzustellen.

Genauer gesagt bedeutet dies im Hinblick auf Fig. 5> daß eine für die konstante lineare Geschwindigkeit vorgesehene Mitnahme-Synchronisierschaltung 80 vorgesehen ist, die aus einer D-Flipflopschaltung 8OA, NAND-Gliedern 8OB, 80C und Invertern 8OD, 80E besteht. Dabei wird das Ausgangssignal D des das Rahmensynchronisiersignal feststellenden Detektors 32 dem NAND-Glied 8OB zugeführt, und ein Q-Ausgangssignal der D-Flipflopschaltung 8OA wird ebenfalls diesem NAND-Glied zugeführt. Einem D-Anschluß der Flipflopschaltung 8OA wird ein hoher Signalpegel züge-

führt, während dem Taktanschluß CE der "betreffenden Flipflopschaltung das in der Frequenz um 1/16 untersetzte Ausgangssignal des Frequenzuntersetzungszählers 3I zugeführt wird. Die Ausgangssignale der NAND-Glieder 6ΖΌ und 6ZE werden dem NAND-Glied 8OC zugeführt, dessen Ausgangssignal einem Löschanschluß CL der D-Flipflopschaltung 8OA über den Inverter SOD zugeführt wird.

Das Ausgangssignal des NAND-Gliedes 8OB wird dem NAND-Glied 62F der Phasen-Servoschaltung zugeführt. Außerdem wird das betreffende Ausgangssignal dem invertierenden Eingangsanschluß des Pegelkomparators 7 über den Inverter 8OE zugeführt. Yenn das Rahmensynchronisiersignal vorhanden ist und wenn das -Ausgangssignal D _ eine "1" ist, dann wird demgemäß in dem Fall, daß der Vorwärts/ Rückwärts-Zähler 6i weder bei seinem vollen Zählerstand noch bei seinem Null-Zählerstand steht, das Ausgangssignal des Inverters 8OD eine "1" sein. Demgemäß wird die D-Flipflopschaltung 80A gelöscht, wodurch ihr Q-Ausgangssignal zu "0" wird, so daß das Ausgangssignal des NAND-Gliedes 8OB eine "1" wird. Das NAND-Glied 62F wird geöffnet bzw. übertragungsfähig, um der Phasen-Servoschaltung zu ermöglichen, wirksam zu werden. Das Ausgangssignal des Inverters 8OE, dessen Pegel gleich der Vergleichs-Bezugsspannung des Pegelkomparators 7 ist, nimmt einen niedrigen Pegel an.

Demgegenüber wird in dem Fi-Il, daß das Ausgangs signal D „ eine "1" ist und daß der Vorwärts/Uückwärts-Zähler 61 in den vollen Zählerstand oder in den Null-Zählerstand gebracht ist - was bedeutet, daß ein sogenannter Zustand vorliegt, in welchem die Servo-Synchronisierung ungültig ist - das Ausgangssignal des NAND-Gliedes 8OC eine "1". Außerdem wird das Ausgangssignal des Inverters 8OD eine "0", so daß das in der Frequenz um Ι/ίο untersetzte Ausgangssignal des Zählers 61 das Taktsignal für die D-Flip-

flopschal bung SOA liefert, die dadurch von ihrem Q-Ausgang eine "1" abgibt. Sodann wird das Ausgangssignal des NAND-Gliedes 8OB zu "0", so daß das NAND-Glied 62F geschlossen bzw, gesperrt ist. Das dem invertierenden EingangsanSchluß des Pegelkomparators 7 zuzuführende Signal nimmt einen hohen Pegel an, was der Geschwindigkeits-Servoregelung ermöglicht, schnell wirksam zu werden.

Der Grund dafür, daß der Zähler 21 speziell durch das Signal SFX der von dem Quarzoszillator abgeleiteten Rahmenperiode zurückgestellt wird, um die Länge des Übergangsintervalls durch die Rahmenperiodeneinheit zu ermitteln, bis die Plattendrohung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist. wird weiter unten noch erläutert werden. Wenn das Rahmensynchronisierperioden-Signal SFG benutzt wird, bis die Plattendr ellung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist, falls das Rahmensynclironisiersignal nicht ermittelt ist, weist dieses Signal SFG eine Frequenz auf, die deutlieh höher ist als die der 'Rahmenperiode, da diese zu dem in der Frequenz uncersetzten Signal wird, und zwar mit der freilaufenden Frequenz dez^ PLL-Schaltung, so daß im Hinblick auf das wiedergegebene Signal bei der längeren Rahmenperlode dieses Signal SFG zuweilen nicht in ihrer einen Periode das maximale Übergangsintervall Traax enthält. Dies führt zu der Gefahr, daß die Plattendrehung nicht, auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht wird.

Wie oben beschrieben, wird der Vorwärts/Rückwärts-Zähler verwendet, und die Übergangsintervalle mit der positiven und negativen Polarität werden in einer zeitlich gestaffelten Art und Weise ermittelt. Der Vorwai-tszählvorgang des Zählers wird dabei durch ein ermitteltes Ausgangssignal ausgeführt. Der Rückwärtszählvorgang des Zählers wird durch das andere ermittelte Ausgangssignal ausge-

führt, wodurch die Korrektur der Unsymmetrie ermöglicht ist. Da die Unsymmetrie digital korrigiert wird, wie dies aus vorstehenden Ausführungen ersichtlich sein dürfte, kann gemäß der Erfindung eine solche Wirkung erzielt werden, gemäß der die Genauigkeit der Korrektur gesteigert werden kann.

Überdies wird das maximale Übergangsintervall Tmax lediglich in dem Teil des Datenrahmensynchronisiersignals ermittelt, welches in dem maximalen Übergangsintervall Tmax enthalten ist, so daß ein solcher Mangel, wie er zuvor erwähnt worden ist und gemäß dem das maximale Übergangsintervall Tmax über das gesamte Intervall ermittelt wird, nicht hervorgerufen wird. Außerdem wird während der Zeitspanne, während der das Rahmensynchronisiersignal nicht abgegeben wird, bis die Drehzahl bzw. Rotationsgeschwindigkeit in den stabilen Zustand gebracht bzw. gezogen ist, das maximale Übergangsintervall Tmax durch die Einheit der Rahmenperiode eiroittelt. Demgemäß wird sogar dann, wenn die Geschwindigkeics-Servoregelung durch Verwendung des Detektor-Ausgangssignals des maximalen Übergangs intervalls Tmax vorgenommen wird, ein solcher Nachteil nicht auftreten, gemäß dem die Geschwindigkeifcs-Servoregelung nicht wirksam gemacht ist.

Wenn in diesem Fall ein Signal, welches das minimale Übergangsintervall Tmin wiederholt, als Datenrahmensynchronisiersignal verwendet wird, dann erübrigt es sich darauf hinzuweisen, daß das minimale Übergangsintervall Tmin durch den Zähler 21 ermittelt wird, um dessen Unsymmetrie zu korrigieren.

P atentanwalt

Claims

7-35 Kitashinagawa 6-chome

Shinagawa-ku

Tokio, Japan

Patentansprüche

(i i Informationssignal-Wiedergabeanordnung mit einer Platte, auf der¹ ein Informationssignal aufgezeichnet ist, welches durch einen Run-Längencode mit begrenztem Code moduliert ist,

mit einer Wiedergabeeinrichtung für die Wiedergabe des Informationssignals von der Platte, mit einem die Platte drehenden Motor, mit einem Komparator (3)» der einen Pegel des wiedergegebenen Informationssignals mit einer Schwellwertspannung (V) unter Lieferung eines fortlaufenden rechteckförmigen Signals vergleicht, und mit einer ersten Detektoreinrichtung (60), die ein Intervall eines Signalteiles mit positiver Polarität eines maximalen oder minimalen Übergangs-Intervalls in dem rechteckförmigen Signal und ein Intervall eines Signalteiles mit negativer Polarität des maximalen oder minimalen Übergangsintervalls in dem betreffenden rechteckföi*migen Signal ermittelt,

dadurch gekennzeichnet,

-Z-

daß ein Vorwärts/Rückwärts-Zähler (71) vorgesehen ist, der einen Taktimpuls derart zählt, daß der Zählerinhalt in dem Fall erhöht bzw. herabgesetzt wird, daß das Intervall des Signalteiles mit der positiven Polarität größer ist als ein bestimmtes Intervall, während der Inhalt des betreffenden Zählers (71) in dem Fall herabgesetzt bzw. heraufgesetzt wird, daß das Intervall des Signalteiles mit der negativen Polarität größer ist als das genannte bestimmte Intervall,

daß ein Digital-Analog-Wandler (72) vorgesehen ist, der auf einen digitalen Wert hin ein von dem Vorwärts/Rückwärts-Zähler (71) abgegebenes digitales Signal in ein analoges Signal umsetzt,
und daß eine Einrichtung vorgesehen ist, die das analoge Signal an den Komparator (3) als Schwellwertspannung (V_T) derart abgibt, daß ein Signal erzeugt wird, welches gleiche Intervalle von positiven und negativen Signalteilen des maximalen oder minimalen Übergangsintervalls aufweist.

2. Informationssignal-Wiedergabeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Platte ein Rahmensynchronisiersignal enthält, daß eine Einrichtung (26) vorgesehen ist, die aus dem wiedergegebenen Informationssignal das Rahmensynchronisiersignal gewinnt,

daß Einrichtungen (28, 29* 30) vorgesehen sind, die von einer Bezugssignalquelle (28, 29) ein Bezugssignal in dem Fall ableiten, daß das Rahmensynchronisiersignal

nicht erzeugt wird,

daß eine Schalteinrichtung (30) vorgesehen ist, die selektiv die Einrichtung (26) zur Ableitung des Rahmensynchronisiersignals und die Einrichtungen zur Ableitung des Bezugssignals wirksam schaltet, und daß die erste Detektoreinrichtung (21, 22, 4o) das maximale oder minimale Übergangsintervall des wiederge-

ι gebenen Signals durch ein Ausgangssignal der Schalteinrichtung (30) feststellt.

3. Informationssignal-Wiedergabeanordnung nach Anspruch 1, p- dadurch gekennzeichnet, daß die erste Detektoreinrichtung einen Zähler (21) umfaßt, der ein Taktsignal (CP) von einer Takterzeugungsquelle (22) her lediglich während der Zeitspanne des maximalen oder minimalen ÜbergangsIntervalls des wiedergegebenen Si- -^q gnals zählt.

h. Informationssignal-Wiedergabeanordnung nach Anspruch 3» dadurch gekennzeichnet, daß ein zweiter Vorwärts/Rückwärts-Zähler (6i) vorgesehen ist, dessen Inhalt in dem Fall herabgesetzt wird, daß er größer ist als ein bestimmter Wert, während eine Erhöhung des Inhalts in dem Fall erfolgt, daß dieser geringer ist als der bestimmte Wert,
daß ein zweiter Analog-Digital-Wandler (62) ein Ausgangssignal des zweiten Vorwärts/Rückwärts-Zählers (61) in ein Analog-Signal umsetzt

und daß eine Regelschleife vorgesehen ist, über die die Plattendrehung durch das Ausgangssignal des betreffenden Digital-Analog-Wandlers (62) gesteuert wird.

5. Informationssignal-Wiedergabeanordnung nach Anspruch k, dadurch gekennzeichnet, daß eine Einrichtung (64) vorgesehen ist, die ein Taktsignal an den zweiten Vorwärts/Rückwärts-Zähler (61) abgibt, d_aß eine Einrichtung vorgesehen ist, die einen ersten Impuls mit einer Frequenz erzeugt, welche höher ist als die des Rahmensynchronisiersignals, und die einen zweiten Impuls mit einer Frequenz erzeugt, welche höher ist als eine Rahmenfrequenz des wiedergegebenen Signals, und daß eine Auswahlschaltung {6h) vorgesehen ist, die eines der von der Taktsignal-Abgabeeinrichtung und der

Impulserzeugungseinrichtung abgeleiteten Signale selektiv an den zweiten Vorwärts/Rückwärts-Zähler (61 ) abgibt.

6. Informationssignal-Wiedergabeanordnung nach Anspruch 5» dadurch gekennzeichnet, daß die Auswahlschaltung (64) an einer Schaltung (32) angeschlossen ist, die das Rahmensynchronisiersignal ermittelt, wobei eine Umschaltung von dem Taktsignal auf das Impulssignal in dem Fall erfolgt, daß das Rahmensynchronisiersignal von der betreffenden Schaltung erhalten wird.

7. Informationssignal-Wiedergabeanordnung nach Anspruch 5» dadurch gekennzeichnet, daß der zweite Vorwärts/Rückwärts-Zähler (61) obere und untere Bitstellen aufweist,

daß der zweite Vorwärts/Rückwärts-Zähler (61) an seinem Vorwärts- bzw. Rückwärts-Zählanschluß (U bzw. D) das Taktsignal und an seinem Rückwärts- bzw. Vorwärts-Zählanschluß (D bzw. U) ein mit dem genannten Taktsignal zu vergleichendes Taktsignal zugeführt erhält und daß der betreffende zweite Vorwärts/Rückwärts-Zähler (61) über die obere Bitstelle des Zählerausgangssignals ein Geschwindigkeits-Servosignal und über die niederwertigste Bitstelle seines Zählerausgangssignals ein Phasenservosignal abgibt.