JP2911704B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JP2911704B2 JP2911704B2 JP5026864A JP2686493A JP2911704B2 JP 2911704 B2 JP2911704 B2 JP 2911704B2 JP 5026864 A JP5026864 A JP 5026864A JP 2686493 A JP2686493 A JP 2686493A JP 2911704 B2 JP2911704 B2 JP 2911704B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- value
- supplied
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光ディスク等の記録媒
体に記録されているディジタル信号を読取ってこれを再
生する読取再生装置に関し、特に、そのディジタル信号
再生装置に関する。
体に記録されているディジタル信号を読取ってこれを再
生する読取再生装置に関し、特に、そのディジタル信号
再生装置に関する。
【０００２】
【従来の技術】図１に、記録ディジタル信号の読取再生
装置としてのディジタル信号再生装置の構成を示す。光
ピックアップ１は、スピンドルモータ２によって回転駆
動される光ディスク３に光ビーム１ａを照射し、その反
射光を光電変換してディジタル信号再生装置４に供給す
る。光ディスク３には、例えば、Ｔmin＝２、Ｔmax＝８
にてランレングスの制限された変調符号（以下ＲＬＬ符
号と称する）がディジタル記録されている。ディジタル
信号再生装置４は、供給された信号のレベルに応じてデ
ィジタルデータの「１」及び「０」に対応する信号を復
調回路５に供給する。復調回路５は、ＲＬＬ符号信号に
対する復調を行ない、この復調信号を誤り訂正回路６に
供給する。誤り訂正回路６は、供給された信号の誤り訂
正を行ない再生情報信号として出力する。
装置としてのディジタル信号再生装置の構成を示す。光
ピックアップ１は、スピンドルモータ２によって回転駆
動される光ディスク３に光ビーム１ａを照射し、その反
射光を光電変換してディジタル信号再生装置４に供給す
る。光ディスク３には、例えば、Ｔmin＝２、Ｔmax＝８
にてランレングスの制限された変調符号（以下ＲＬＬ符
号と称する）がディジタル記録されている。ディジタル
信号再生装置４は、供給された信号のレベルに応じてデ
ィジタルデータの「１」及び「０」に対応する信号を復
調回路５に供給する。復調回路５は、ＲＬＬ符号信号に
対する復調を行ない、この復調信号を誤り訂正回路６に
供給する。誤り訂正回路６は、供給された信号の誤り訂
正を行ない再生情報信号として出力する。
【０００３】次に、ディジタル信号再生装置４について
説明する。コンパレータ４１は、光ピックアップ１から
供給される読取信号と所定のスライスレベルとのレベル
比較を行い、読取信号のレベルが所定のスライスレベル
値以上の場合はディジタルデータの「１」、所定のスラ
イスレベル値未満の場合はディジタルデータの「０」に
対応する信号をサンプリング回路４２に供給する。サン
プリング回路４２は、コンパレータ４１からの信号を所
定タイミングでサンプリングして、ディジタルデータの
「１」及び「０」として復調回路５に供給する。
説明する。コンパレータ４１は、光ピックアップ１から
供給される読取信号と所定のスライスレベルとのレベル
比較を行い、読取信号のレベルが所定のスライスレベル
値以上の場合はディジタルデータの「１」、所定のスラ
イスレベル値未満の場合はディジタルデータの「０」に
対応する信号をサンプリング回路４２に供給する。サン
プリング回路４２は、コンパレータ４１からの信号を所
定タイミングでサンプリングして、ディジタルデータの
「１」及び「０」として復調回路５に供給する。
【０００４】図２（ａ）は、上述の如き従来のディジタ
ル信号再生装置４における動作の一例を示すものであ
る。光ピックアップ１は、光ディスク３に記録されてい
る「００１１１１１１１１００１１１」なる記録データ
列を読み取り、実線の如き読取信号を出力する。コンパ
レータ４１は、読取信号と破線の如きスライスレベルと
のレベル比較を行い、読取信号のレベルがスライスレベ
ル以上の場合は「１」、所定のスライスレベル未満の場
合は「０」に対応する信号を出力する。サンプリング回
路４２は、コンパレータ４１からの信号を矢印の如きタ
イミングでサンプリングした信号を出力する。以上の如
く、ディジタル信号再生装置４により、光ディスク３に
記録されている「００１１１１１１１１００１１１」な
るデータが再生される。
ル信号再生装置４における動作の一例を示すものであ
る。光ピックアップ１は、光ディスク３に記録されてい
る「００１１１１１１１１００１１１」なる記録データ
列を読み取り、実線の如き読取信号を出力する。コンパ
レータ４１は、読取信号と破線の如きスライスレベルと
のレベル比較を行い、読取信号のレベルがスライスレベ
ル以上の場合は「１」、所定のスライスレベル未満の場
合は「０」に対応する信号を出力する。サンプリング回
路４２は、コンパレータ４１からの信号を矢印の如きタ
イミングでサンプリングした信号を出力する。以上の如
く、ディジタル信号再生装置４により、光ディスク３に
記録されている「００１１１１１１１１００１１１」な
るデータが再生される。
【０００５】図２（ｂ）は、従来のディジタル信号再生
装置により、高密度記録された光ディスク３から情報を
読取る動作を示すものである。図２（ｂ）のＰにて示さ
れる「１００１」なる変化周期の短い記録データに対す
る読取信号の信号レベルは、光ピックアップ１の分解能
の限界により、図の如く、十分に下がりきる前に上昇し
てしまい読取信号の振幅は減衰したものとなる。ここ
で、振幅の減衰した変化周期の短い読取信号は、伝送路
ノイズ等の影響を受けやすくなり、コンパレータ４１は
図２（ｂ）Ｐの如き部分の記録データ「１００１」に対
する読取信号を、図中Ｑの如く「１１０１」と誤判定し
て出力してしまう。
装置により、高密度記録された光ディスク３から情報を
読取る動作を示すものである。図２（ｂ）のＰにて示さ
れる「１００１」なる変化周期の短い記録データに対す
る読取信号の信号レベルは、光ピックアップ１の分解能
の限界により、図の如く、十分に下がりきる前に上昇し
てしまい読取信号の振幅は減衰したものとなる。ここ
で、振幅の減衰した変化周期の短い読取信号は、伝送路
ノイズ等の影響を受けやすくなり、コンパレータ４１は
図２（ｂ）Ｐの如き部分の記録データ「１００１」に対
する読取信号を、図中Ｑの如く「１１０１」と誤判定し
て出力してしまう。
【０００６】以上の如く、従来のディジタル信号再生装
置においては、高密度記録された記録媒体に対してディ
ジタル信号の再生を行うと、変化周期の短い記録データ
に対して読取り誤りが生じるという問題があった。
置においては、高密度記録された記録媒体に対してディ
ジタル信号の再生を行うと、変化周期の短い記録データ
に対して読取り誤りが生じるという問題があった。
【０００７】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、高密度記録された記
録媒体から精度良くディジタル信号の再生を行うことが
出来るディジタル信号再生装置を提供することを目的と
する。
を解決すべくなされたものであり、高密度記録された記
録媒体から精度良くディジタル信号の再生を行うことが
出来るディジタル信号再生装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は、ランレングス
の最小値が制限されたディジタル信号が記録されている
記録媒体から読取られる読取信号からディジタル信号を
再生するディジタル信号再生装置であって、前記読取信
号を所定サンプリングタイミングでの同期化処理及び所
定閾値での２値化処理により同期化２値信号に変換する
変換手段と、前記同期化２値信号が前記ランレングスの
最小値より短い反転間隔の信号区間を検出する検出手段
と、前記検出手段で前記信号区間が検出された場合には
前記同期化２値信号における前記信号区間の直前の信号
値あるいは直後の信号値の内のいずれに誤りがあるかを
判別する判別手段と、前記判別手段で判別された方の信
号値を反転して訂正する訂正手段とを有する。
の最小値が制限されたディジタル信号が記録されている
記録媒体から読取られる読取信号からディジタル信号を
再生するディジタル信号再生装置であって、前記読取信
号を所定サンプリングタイミングでの同期化処理及び所
定閾値での２値化処理により同期化２値信号に変換する
変換手段と、前記同期化２値信号が前記ランレングスの
最小値より短い反転間隔の信号区間を検出する検出手段
と、前記検出手段で前記信号区間が検出された場合には
前記同期化２値信号における前記信号区間の直前の信号
値あるいは直後の信号値の内のいずれに誤りがあるかを
判別する判別手段と、前記判別手段で判別された方の信
号値を反転して訂正する訂正手段とを有する。
【０００９】
【００１０】
【００１１】
【作用】本発明によれば、ピックアップから出力された
読み取り信号から同期化２値信号を得て、この同期化２
値信号からランレングス制限を乱すような信号区間を有
する場合には当該信号区間の直前あるいは直後の前記同
期化２値信号の値を反転して訂正する。
読み取り信号から同期化２値信号を得て、この同期化２
値信号からランレングス制限を乱すような信号区間を有
する場合には当該信号区間の直前あるいは直後の前記同
期化２値信号の値を反転して訂正する。
【００１２】
【００１３】
【００１４】
【実施例】以下、本発明の実施例について説明する。こ
こで、変調符号は、Ｔｍｉｎ＝２、Ｔｍａｘ＝８にてラ
ンレングスの制限されたＲＬＬ符号とする。図３に、本
発明の第１の実施例によるディジタル信号再生装置の構
成を示す。
こで、変調符号は、Ｔｍｉｎ＝２、Ｔｍａｘ＝８にてラ
ンレングスの制限されたＲＬＬ符号とする。図３に、本
発明の第１の実施例によるディジタル信号再生装置の構
成を示す。
【００１５】図において、コンパレータ４１は、光ピッ
クアップ１から供給される読取信号と所定のスライスレ
ベルとのレベル比較を行い、読取信号のレベルが所定の
スライスレベル値以上の場合は「１」、所定のスライス
レベル値未満の場合は「０」に対応する２値信号をデー
タ訂正回路４５及びエッジタイミング検出回路４８に供
給する。データ訂正回路４５は、コンパレータ４１から
の２値信号を、供給されるクロック信号のサンプリング
タイミングにて順次取り込んで同期化してランレングス
検出回路４６に供給する。ランレングス検出回路４６
は、供給される同期化２値信号の内、ランレングス制限
を乱すような所定時間よりも短い反転間隔の短パルスの
２値信号を検出して検出信号を前後タイミング比較回路
４９に供給する。エッジタイミング検出回路４８は、コ
ンパレータ４１から供給された２値信号の「０」から
「１」もしくは「１」から「０」への変化時点を検出し
エッジ検出信号を前後タイミング比較回路４９に供給す
る。前後タイミング比較回路４９は、ランレングス検出
回路４６にて検出された、短パルスの２値信号の発生直
前のサンプリングタイミングと同期化以前の２値信号の
フロントエッジタイミングとの時間差と、同期化以前の
２値信号のリアエッジタイミングとこの２値信号の直後
に発生したサンプリングタイミングとの時間差とを比較
する。この比較により、同期化以前の短パルスの２値信
号が、前後に存在するサンプリングタイミングのどちら
に近いのかが判別される。前後タイミング比較回路４９
は、この近い方のサンプリングタイミングにて同期化さ
れた２値信号の論理が誤りであるとして反転信号をデー
タ訂正回路４５に供給する。データ訂正回路４５は、反
転信号が供給されていないときは、コンパレータ４１か
らの２値信号を供給されるクロック信号のサンプリング
タイミングにて順次訂正データ出力として出力し、反転
信号が供給されたときは、反転信号が供給された時点に
おける信号のみを反転させた２値信号を供給されるクロ
ック信号のサンプリングタイミングにて順次訂正データ
出力として出力する。
クアップ１から供給される読取信号と所定のスライスレ
ベルとのレベル比較を行い、読取信号のレベルが所定の
スライスレベル値以上の場合は「１」、所定のスライス
レベル値未満の場合は「０」に対応する２値信号をデー
タ訂正回路４５及びエッジタイミング検出回路４８に供
給する。データ訂正回路４５は、コンパレータ４１から
の２値信号を、供給されるクロック信号のサンプリング
タイミングにて順次取り込んで同期化してランレングス
検出回路４６に供給する。ランレングス検出回路４６
は、供給される同期化２値信号の内、ランレングス制限
を乱すような所定時間よりも短い反転間隔の短パルスの
２値信号を検出して検出信号を前後タイミング比較回路
４９に供給する。エッジタイミング検出回路４８は、コ
ンパレータ４１から供給された２値信号の「０」から
「１」もしくは「１」から「０」への変化時点を検出し
エッジ検出信号を前後タイミング比較回路４９に供給す
る。前後タイミング比較回路４９は、ランレングス検出
回路４６にて検出された、短パルスの２値信号の発生直
前のサンプリングタイミングと同期化以前の２値信号の
フロントエッジタイミングとの時間差と、同期化以前の
２値信号のリアエッジタイミングとこの２値信号の直後
に発生したサンプリングタイミングとの時間差とを比較
する。この比較により、同期化以前の短パルスの２値信
号が、前後に存在するサンプリングタイミングのどちら
に近いのかが判別される。前後タイミング比較回路４９
は、この近い方のサンプリングタイミングにて同期化さ
れた２値信号の論理が誤りであるとして反転信号をデー
タ訂正回路４５に供給する。データ訂正回路４５は、反
転信号が供給されていないときは、コンパレータ４１か
らの２値信号を供給されるクロック信号のサンプリング
タイミングにて順次訂正データ出力として出力し、反転
信号が供給されたときは、反転信号が供給された時点に
おける信号のみを反転させた２値信号を供給されるクロ
ック信号のサンプリングタイミングにて順次訂正データ
出力として出力する。
【００１６】次に、データ訂正回路４５の内部動作につ
いて説明する。コンパレータ４１からの２値信号は、フ
リップフロップＦ１に供給され、排他的論理和ＥＸ１、
フリップフロップＦ２、フリップフロップＦ３、排他的
論理和ＥＸ２、フリップフロップＦ４からなる直列回路
により、供給されるクロック信号のタイミングにて順次
シフトしながら訂正データ出力として出力される。この
際、前後タイミング比較回路４９からの反転信号が排他
的論理和ＥＸ１に供給されると、排他的論理和ＥＸ１
は、フリップフロップＦ１から供給される信号の論理を
反転したものをフリップフロップＦ２に供給する。又、
前後タイミング比較回路４９からの反転信号が排他的論
理和ＥＸ２に供給されると、排他的論理和ＥＸ２は、フ
リップフロップＦ３から供給される信号の論理を反転し
たものをフリップフロップＦ４に供給する。以上の如き
排他的論理和ＥＸ１及びＥＸ２の反転動作によりデータ
の訂正が成される。
いて説明する。コンパレータ４１からの２値信号は、フ
リップフロップＦ１に供給され、排他的論理和ＥＸ１、
フリップフロップＦ２、フリップフロップＦ３、排他的
論理和ＥＸ２、フリップフロップＦ４からなる直列回路
により、供給されるクロック信号のタイミングにて順次
シフトしながら訂正データ出力として出力される。この
際、前後タイミング比較回路４９からの反転信号が排他
的論理和ＥＸ１に供給されると、排他的論理和ＥＸ１
は、フリップフロップＦ１から供給される信号の論理を
反転したものをフリップフロップＦ２に供給する。又、
前後タイミング比較回路４９からの反転信号が排他的論
理和ＥＸ２に供給されると、排他的論理和ＥＸ２は、フ
リップフロップＦ３から供給される信号の論理を反転し
たものをフリップフロップＦ４に供給する。以上の如き
排他的論理和ＥＸ１及びＥＸ２の反転動作によりデータ
の訂正が成される。
【００１７】次に、エッジタイミング検出回路４８の内
部動作について説明する。サンプルホールド回路ＳＨ１
及びＳＨ２には、クロック信号に同期した振幅Ａ0の鋸
波が供給される。サンプルホールド回路ＳＨ１は、コン
パレータ４１から供給される２値信号の立ち上がりエッ
ジにおける鋸波の電圧レベル値を保持して前後タイミン
グ比較回路４９に供給する。サンプルホールド回路ＳＨ
２は、コンパレータ４１から供給される２値信号の立ち
下がりエッジにおける鋸波の電圧レベル値を保持して前
後タイミング比較回路４９に供給する。以上の如きサン
プルホールド回路ＳＨ１及びＳＨ２により、コンパレー
タ４１から供給される２値信号は、その２値信号の立ち
上がり及び立ち下がりエッジのタイミングに応じた電圧
レベル値に変換される。
部動作について説明する。サンプルホールド回路ＳＨ１
及びＳＨ２には、クロック信号に同期した振幅Ａ0の鋸
波が供給される。サンプルホールド回路ＳＨ１は、コン
パレータ４１から供給される２値信号の立ち上がりエッ
ジにおける鋸波の電圧レベル値を保持して前後タイミン
グ比較回路４９に供給する。サンプルホールド回路ＳＨ
２は、コンパレータ４１から供給される２値信号の立ち
下がりエッジにおける鋸波の電圧レベル値を保持して前
後タイミング比較回路４９に供給する。以上の如きサン
プルホールド回路ＳＨ１及びＳＨ２により、コンパレー
タ４１から供給される２値信号は、その２値信号の立ち
上がり及び立ち下がりエッジのタイミングに応じた電圧
レベル値に変換される。
【００１８】次に、ランレングス検出回路４６の内部動
作について説明する。論理ゲートＧ１は、データ訂正回
路４５のフリップフロップＦ１、Ｆ２、Ｆ３の出力の組
み合わせが「１０１」となった時に論理「１」の検出信
号を前後タイミング比較回路４９に供給する。論理ゲー
トＧ２は、データ訂正回路４５のフリップフロップＦ
１、Ｆ２、Ｆ３の出力の組み合わせが「０１０」となっ
た時に論理「１」の検出信号をタイミング比較回路４９
に供給する。以上の如き構成により、ランレングス検出
回路４６は、Ｔmin＝２なるＲＬＬ符号化信号にては存
在しないランレングスとなるＴmin＝１の「０」もしく
は「１」の短パルス信号を検出する。
作について説明する。論理ゲートＧ１は、データ訂正回
路４５のフリップフロップＦ１、Ｆ２、Ｆ３の出力の組
み合わせが「１０１」となった時に論理「１」の検出信
号を前後タイミング比較回路４９に供給する。論理ゲー
トＧ２は、データ訂正回路４５のフリップフロップＦ
１、Ｆ２、Ｆ３の出力の組み合わせが「０１０」となっ
た時に論理「１」の検出信号をタイミング比較回路４９
に供給する。以上の如き構成により、ランレングス検出
回路４６は、Ｔmin＝２なるＲＬＬ符号化信号にては存
在しないランレングスとなるＴmin＝１の「０」もしく
は「１」の短パルス信号を検出する。
【００１９】次に、前後タイミング比較回路４９の内部
動作について説明する。減算回路Ｕ１は、電圧レベル値
Ａ0と、サンプルホールド回路ＳＨ２から供給された電
圧レベル値との減算を行い、この減算結果を比較回路Ｈ
２のＡ1端子に供給する。比較回路Ｈ２のＡ2端子にはサ
ンプルホールド回路ＳＨ１からの電圧レベル値が供給さ
れる。比較回路Ｈ２は、Ａ1端子に供給された電圧レベ
ル値と、Ａ2端子に供給された電圧レベル値とを比較す
る。この際、Ａ1＞Ａ2である場合は論理「１」の信号、
Ａ1＜Ａ2である場合は論理「０」の信号を論理ゲートＧ
１１及びＧ１２の夫々の一端に供給する。論理ゲートＧ
１０は、ランレングス検出回路４６の論理ゲートＧ１又
はＧ２から論理「１」の検出信号が供給されると論理
「１」の出力信号を論理ゲートＧ１１及びＧ１２の夫々
の他端に供給する。論理ゲートＧ１１は、比較回路Ｈ２
から論理「１」の信号が供給され、かつ論理ゲートＧ１
０から論理「１」の信号が供給されると論理「１」の反
転信号を排他的論理和ＥＸ２に供給する。論理ゲートＧ
１２は、比較回路Ｈ２から論理「０」の信号が供給さ
れ、かつ論理ゲートＧ１０から論理「１」の信号が供給
されると論理「１」の反転信号を排他的論理和ＥＸ１に
供給する。以上の如き構成により前後タイミング比較回
路４９は、ランレングス検出回路４６にて、Ｔmin＝１
の「０」もしくは「１」の短パルス２値信号が検出され
る直前のサンプリングタイミングからこの２値信号のフ
ロントエッジ（例えば、この２値信号が「０」の場合
は、「１」から「０」への立ち下がりエッジ）までの時
間差と、この２値信号のリアエッジ（例えば、この２値
信号が「０」の場合は、「０」から「１」への立ち上が
りエッジ）からこのリアエッジ直後のサンプリングタイ
ミングまでの時間差との比較を行い、時間差が小なる方
のサンプリングタイミングにおける２値信号の値は誤り
であるとして、この値を訂正すべく反転信号を出力す
る。
動作について説明する。減算回路Ｕ１は、電圧レベル値
Ａ0と、サンプルホールド回路ＳＨ２から供給された電
圧レベル値との減算を行い、この減算結果を比較回路Ｈ
２のＡ1端子に供給する。比較回路Ｈ２のＡ2端子にはサ
ンプルホールド回路ＳＨ１からの電圧レベル値が供給さ
れる。比較回路Ｈ２は、Ａ1端子に供給された電圧レベ
ル値と、Ａ2端子に供給された電圧レベル値とを比較す
る。この際、Ａ1＞Ａ2である場合は論理「１」の信号、
Ａ1＜Ａ2である場合は論理「０」の信号を論理ゲートＧ
１１及びＧ１２の夫々の一端に供給する。論理ゲートＧ
１０は、ランレングス検出回路４６の論理ゲートＧ１又
はＧ２から論理「１」の検出信号が供給されると論理
「１」の出力信号を論理ゲートＧ１１及びＧ１２の夫々
の他端に供給する。論理ゲートＧ１１は、比較回路Ｈ２
から論理「１」の信号が供給され、かつ論理ゲートＧ１
０から論理「１」の信号が供給されると論理「１」の反
転信号を排他的論理和ＥＸ２に供給する。論理ゲートＧ
１２は、比較回路Ｈ２から論理「０」の信号が供給さ
れ、かつ論理ゲートＧ１０から論理「１」の信号が供給
されると論理「１」の反転信号を排他的論理和ＥＸ１に
供給する。以上の如き構成により前後タイミング比較回
路４９は、ランレングス検出回路４６にて、Ｔmin＝１
の「０」もしくは「１」の短パルス２値信号が検出され
る直前のサンプリングタイミングからこの２値信号のフ
ロントエッジ（例えば、この２値信号が「０」の場合
は、「１」から「０」への立ち下がりエッジ）までの時
間差と、この２値信号のリアエッジ（例えば、この２値
信号が「０」の場合は、「０」から「１」への立ち上が
りエッジ）からこのリアエッジ直後のサンプリングタイ
ミングまでの時間差との比較を行い、時間差が小なる方
のサンプリングタイミングにおける２値信号の値は誤り
であるとして、この値を訂正すべく反転信号を出力す
る。
【００２０】次に、かかる構成の回路による動作を図４
の動作図を参照して説明する。図においては、「０１１
１００１１」成るディジタルデータ列に対応した読取信
号（ａ）が光ピックアップ１から供給された場合におけ
る動作の一例を示す。コンパレータ４１は、光ピックア
ップ１から供給された読取信号（ａ）のレベル値が所定
スライス値Ｓ以上の場合は「１」、所定スライス値Ｓ未
満の場合は「０」に対応する２値信号を（ｂ）の如く出
力する。これをクロック信号のタイミングで２値化する
と、「０１１１０１１１」成る誤ったディジタルデータ
列を２値信号として出力する。エッジタイミング検出回
路４８のサンプルホールド回路ＳＨ１は、２値信号
（ｂ）が「０」から「１」に変化する際の鋸波の電圧レ
ベル値Ｋ1、Ｋ3を保持して電圧レベル信号（ｃ1）とし
て出力する。サンプルホールド回路ＳＨ２は、２値信号
（ｂ）が「１」から「０」に変化する際の鋸波の電圧レ
ベル値Ｋ2を保持して電圧レベル信号（ｃ2）として出力
する。ランレングス検出回路４６は、フリップフロップ
Ｆ１ないしＦ３にて順次シフトしながら供給されてくる
「０１１１０１１１」成るディジタルデータ列の内、ラ
ンレングス制限を乱すような短パルス２値信号である
「１０１」なる部分を検出して検出信号（ｄ1）を出力
する。
の動作図を参照して説明する。図においては、「０１１
１００１１」成るディジタルデータ列に対応した読取信
号（ａ）が光ピックアップ１から供給された場合におけ
る動作の一例を示す。コンパレータ４１は、光ピックア
ップ１から供給された読取信号（ａ）のレベル値が所定
スライス値Ｓ以上の場合は「１」、所定スライス値Ｓ未
満の場合は「０」に対応する２値信号を（ｂ）の如く出
力する。これをクロック信号のタイミングで２値化する
と、「０１１１０１１１」成る誤ったディジタルデータ
列を２値信号として出力する。エッジタイミング検出回
路４８のサンプルホールド回路ＳＨ１は、２値信号
（ｂ）が「０」から「１」に変化する際の鋸波の電圧レ
ベル値Ｋ1、Ｋ3を保持して電圧レベル信号（ｃ1）とし
て出力する。サンプルホールド回路ＳＨ２は、２値信号
（ｂ）が「１」から「０」に変化する際の鋸波の電圧レ
ベル値Ｋ2を保持して電圧レベル信号（ｃ2）として出力
する。ランレングス検出回路４６は、フリップフロップ
Ｆ１ないしＦ３にて順次シフトしながら供給されてくる
「０１１１０１１１」成るディジタルデータ列の内、ラ
ンレングス制限を乱すような短パルス２値信号である
「１０１」なる部分を検出して検出信号（ｄ1）を出力
する。
【００２１】前後タイミング比較回路４９は、検出信号
（ｄ1）が供給された時、すなわち短パルス２値信号
「０」の検出時において、電圧レベル値Ａ0から電圧レ
ベル信号（ｃ2）におけるＫ2の値を減算した（Ａ0−Ｋ
2）と、電圧レベル信号（ｃ1）におけるＫ3の値の大き
さとを比較する。これにより、サンプリングタイミング
Ｋから２値信号（ｂ）のフロントエッジａまでの時間差
と、リアエッジｂからサンプリングタイミングＭまでの
時間差との比較が成される。この際、図においては、Ｋ
3＞（Ａ0−Ｋ2）であるので、サンプリングタイミング
Ｋから２値信号（ｂ）のフロントエッジａまでの時間差
よりも、リアエッジｂからサンプリングタイミングＭま
での時間差の方が小なることが確認出来る。ここで、前
後タイミング比較回路４９は、リアエッジｂにおいて
「１」となった２値信号（ｂ）は誤りであるとして、反
転信号（ｅ2）を データ訂正回路４５の排他的論理和Ｅ
Ｘ１に供給する。 データ訂正回路４５は、供給された
「０１１１０１１１」成るディジタルデータ列の内、反
転信号（ｅ2）が供給された際にフリップフロップＦ１
に記憶されていた６番目の「１」の論理のみを反転して
訂正した「０１１１００１１」成るディジタルデータ列
を訂正データ出力（ｆ）として出力する。
（ｄ1）が供給された時、すなわち短パルス２値信号
「０」の検出時において、電圧レベル値Ａ0から電圧レ
ベル信号（ｃ2）におけるＫ2の値を減算した（Ａ0−Ｋ
2）と、電圧レベル信号（ｃ1）におけるＫ3の値の大き
さとを比較する。これにより、サンプリングタイミング
Ｋから２値信号（ｂ）のフロントエッジａまでの時間差
と、リアエッジｂからサンプリングタイミングＭまでの
時間差との比較が成される。この際、図においては、Ｋ
3＞（Ａ0−Ｋ2）であるので、サンプリングタイミング
Ｋから２値信号（ｂ）のフロントエッジａまでの時間差
よりも、リアエッジｂからサンプリングタイミングＭま
での時間差の方が小なることが確認出来る。ここで、前
後タイミング比較回路４９は、リアエッジｂにおいて
「１」となった２値信号（ｂ）は誤りであるとして、反
転信号（ｅ2）を データ訂正回路４５の排他的論理和Ｅ
Ｘ１に供給する。 データ訂正回路４５は、供給された
「０１１１０１１１」成るディジタルデータ列の内、反
転信号（ｅ2）が供給された際にフリップフロップＦ１
に記憶されていた６番目の「１」の論理のみを反転して
訂正した「０１１１００１１」成るディジタルデータ列
を訂正データ出力（ｆ）として出力する。
【００２２】以上の如く、図３に示した本発明の第１の
実施例によるディジタル信号再生装置は、読み取り信号
を２値化して同期化した同期化２値信号から、所定時間
よりも反転間隔の短い短パルスの２値信号（図４のＰの
部分）を検出し、この短パルス２値信号が検出される直
前のサンプリングタイミング（図４のＫ）から同期化以
前の２値信号のフロントエッジ（図４のａ）までの時間
差と、同期化以前の２値信号のリアエッジ（図４のｂ）
からこのリアエッジ直後のサンプリングタイミング（図
４のＭ）までの時間差との比較を行い、これにより、上
述の短パルスの２値信号が、この２値信号の前後に存在
するサンプリングタイミングのどちらに近いのかを判別
し、近い方のサンプリングタイミングにて同期化された
２値信号の論理を反転して訂正する。
実施例によるディジタル信号再生装置は、読み取り信号
を２値化して同期化した同期化２値信号から、所定時間
よりも反転間隔の短い短パルスの２値信号（図４のＰの
部分）を検出し、この短パルス２値信号が検出される直
前のサンプリングタイミング（図４のＫ）から同期化以
前の２値信号のフロントエッジ（図４のａ）までの時間
差と、同期化以前の２値信号のリアエッジ（図４のｂ）
からこのリアエッジ直後のサンプリングタイミング（図
４のＭ）までの時間差との比較を行い、これにより、上
述の短パルスの２値信号が、この２値信号の前後に存在
するサンプリングタイミングのどちらに近いのかを判別
し、近い方のサンプリングタイミングにて同期化された
２値信号の論理を反転して訂正する。
【００２３】図５に本発明の第２の実施例によるディジ
タル信号再生装置の構成を示す。図において、Ａ／Ｄ変
換器４３は、光ピックアップ１から供給される読取信号
を、供給されるクロック信号のタイミングにて同期化し
てディジタル値に変換したディジタル信号を２値化判定
回路４４及び前後レベル比較器４７にそれぞれ供給す
る。２値化判定回路４４は、供給されたディジタル信号
の値が所定スライス値以上の場合は「１」、所定スライ
ス値未満の場合は「０」に対応する２値信号をデータ訂
正回路４５に供給する。データ訂正回路４５は、２値化
判定回路４４からの２値信号を、供給されるクロック信
号のタイミングにて順次取り込んでランレングス検出回
路４６に供給する。ランレングス検出回路４６は、供給
される２値信号の内、ランレングス制限を乱すような所
定時間よりも短い反転間隔の短パルス信号を検出して検
出信号を前後レベル比較回路４７に供給する。前後レベ
ル比較回路４７は、検出信号の発生直前及び直後にＡ／
Ｄ変換器４３から供給されたディジタル信号の比較を行
い、この結果に応じて検出信号の発生直前もしくは直後
のタイミングにて反転信号を発生してデータ訂正回路４
５に供給する。データ訂正回路４５は、反転信号が供給
されていないときは２値信号をそのまま訂正データ出力
として出力し、反転信号が供給されたときは反転信号が
供給された時点における信号のみを反転させた２値信号
を訂正データ出力として出力する。
タル信号再生装置の構成を示す。図において、Ａ／Ｄ変
換器４３は、光ピックアップ１から供給される読取信号
を、供給されるクロック信号のタイミングにて同期化し
てディジタル値に変換したディジタル信号を２値化判定
回路４４及び前後レベル比較器４７にそれぞれ供給す
る。２値化判定回路４４は、供給されたディジタル信号
の値が所定スライス値以上の場合は「１」、所定スライ
ス値未満の場合は「０」に対応する２値信号をデータ訂
正回路４５に供給する。データ訂正回路４５は、２値化
判定回路４４からの２値信号を、供給されるクロック信
号のタイミングにて順次取り込んでランレングス検出回
路４６に供給する。ランレングス検出回路４６は、供給
される２値信号の内、ランレングス制限を乱すような所
定時間よりも短い反転間隔の短パルス信号を検出して検
出信号を前後レベル比較回路４７に供給する。前後レベ
ル比較回路４７は、検出信号の発生直前及び直後にＡ／
Ｄ変換器４３から供給されたディジタル信号の比較を行
い、この結果に応じて検出信号の発生直前もしくは直後
のタイミングにて反転信号を発生してデータ訂正回路４
５に供給する。データ訂正回路４５は、反転信号が供給
されていないときは２値信号をそのまま訂正データ出力
として出力し、反転信号が供給されたときは反転信号が
供給された時点における信号のみを反転させた２値信号
を訂正データ出力として出力する。
【００２４】次に、前後レベル比較回路４７の内部動作
について説明する。Ａ／Ｄ変換器４３から供給されるデ
ィジタル信号は、フリップフロップＦ５に供給され、フ
リップフロップＦ６、フリップフロップＦ７からなる直
列回路により、供給されるクロック信号のタイミングに
て順次シフトしながらフリップフロップＦ７から出力さ
れて比較回路Ｈ１のＡ1端子に供給される。この際、フ
リップフロップＦ５の出力は、比較回路Ｈ１のＡ2端子
に供給される。比較回路Ｈ１は、Ａ1端子に供給された
ディジタル信号の値と、Ａ2端子に供給されたディジタ
ル信号の値とを比較する。この際、Ａ1＞Ａ2である場合
は、論理「１」の信号を論理ゲートＧ３及びＧ５の夫々
の一端に供給し、Ａ1＜Ａ2である場合は、論理「１」の
信号を論理ゲートＧ４及びＧ６の夫々の一端に供給す
る。論理ゲートＧ３及びＧ６の他端には、ランレングス
検出回路４６の論理ゲートＧ１からの出力が供給され、
論理ゲートＧ４及びＧ５の他端には、ランレングス検出
回路４６の論理ゲートＧ２からの出力が供給される。論
理ゲートＧ３は、比較回路Ｈ１にてＡ1＞Ａ2であると判
定され、かつ論理ゲートＧ１にて「１０１」のデータ列
が検出された時、論理「１」の信号を論理ゲートＧ７に
供給する。論理ゲートＧ４は、比較回路Ｈ１にてＡ1＜
Ａ2であると判定され、かつ論理ゲートＧ２にて「０１
０」のデータ列が検出された時、論理「１」の信号を論
理ゲートＧ７に供給する。論理ゲートＧ５は、比較回路
Ｈ１にてＡ1＞Ａ2であると判定され、かつ論理ゲートＧ
２にて「０１０」のデータ列が検出された時、論理
「１」の信号を論理ゲートＧ８に供給する。論理ゲート
Ｇ６は、比較回路Ｈ１にてＡ1＜Ａ2であると判定され、
かつ論理ゲートＧ１にて「１０１」のデータ列が検出さ
れた時、論理「１」の信号を論理ゲートＧ８に供給す
る。論理ゲートＧ７は、論理ゲートＧ３又はＧ４から論
理「１」の信号が供給された場合、論理「１」の反転信
号を排他的論理和ＥＸ１に供給する。論理ゲートＧ８
は、論理ゲートＧ５又はＧ６から論理「１」の信号が供
給された場合、論理「１」の反転信号を排他的論理和Ｅ
Ｘ２に供給する。
について説明する。Ａ／Ｄ変換器４３から供給されるデ
ィジタル信号は、フリップフロップＦ５に供給され、フ
リップフロップＦ６、フリップフロップＦ７からなる直
列回路により、供給されるクロック信号のタイミングに
て順次シフトしながらフリップフロップＦ７から出力さ
れて比較回路Ｈ１のＡ1端子に供給される。この際、フ
リップフロップＦ５の出力は、比較回路Ｈ１のＡ2端子
に供給される。比較回路Ｈ１は、Ａ1端子に供給された
ディジタル信号の値と、Ａ2端子に供給されたディジタ
ル信号の値とを比較する。この際、Ａ1＞Ａ2である場合
は、論理「１」の信号を論理ゲートＧ３及びＧ５の夫々
の一端に供給し、Ａ1＜Ａ2である場合は、論理「１」の
信号を論理ゲートＧ４及びＧ６の夫々の一端に供給す
る。論理ゲートＧ３及びＧ６の他端には、ランレングス
検出回路４６の論理ゲートＧ１からの出力が供給され、
論理ゲートＧ４及びＧ５の他端には、ランレングス検出
回路４６の論理ゲートＧ２からの出力が供給される。論
理ゲートＧ３は、比較回路Ｈ１にてＡ1＞Ａ2であると判
定され、かつ論理ゲートＧ１にて「１０１」のデータ列
が検出された時、論理「１」の信号を論理ゲートＧ７に
供給する。論理ゲートＧ４は、比較回路Ｈ１にてＡ1＜
Ａ2であると判定され、かつ論理ゲートＧ２にて「０１
０」のデータ列が検出された時、論理「１」の信号を論
理ゲートＧ７に供給する。論理ゲートＧ５は、比較回路
Ｈ１にてＡ1＞Ａ2であると判定され、かつ論理ゲートＧ
２にて「０１０」のデータ列が検出された時、論理
「１」の信号を論理ゲートＧ８に供給する。論理ゲート
Ｇ６は、比較回路Ｈ１にてＡ1＜Ａ2であると判定され、
かつ論理ゲートＧ１にて「１０１」のデータ列が検出さ
れた時、論理「１」の信号を論理ゲートＧ８に供給す
る。論理ゲートＧ７は、論理ゲートＧ３又はＧ４から論
理「１」の信号が供給された場合、論理「１」の反転信
号を排他的論理和ＥＸ１に供給する。論理ゲートＧ８
は、論理ゲートＧ５又はＧ６から論理「１」の信号が供
給された場合、論理「１」の反転信号を排他的論理和Ｅ
Ｘ２に供給する。
【００２５】以上の如き構成にて、ランレングス検出回
路４６から「１０１」なるデータ列、すなわち短パルス
２値信号が検出された場合においては、その際のデータ
「０」の前後の「１」に対応するディジタル信号（すな
わちＡ／Ｄ変換器４３から出力されたディジタル信号）
の夫々の値が比較回路Ｈ１により比較されることにな
る。ここで、データ「０」の前の「１」に対応するディ
ジタル信号の値の方が、データ「０」の後の「１」に対
応するディジタル信号の値よりも小なる時は、比較回路
Ｈ１にてＡ１＜Ａ２であると判定され、論理ゲートＧ１
ないしＧ８から成る構成により、排他的論理和ＥＸ２に
論理「１」の反転信号が供給される。反対に、大なる時
は、排他的論理和ＥＸ１に論理「１」の反転信号が供給
される。又、ランレングス検出回路４６にて「０１０」
なるデータ列すなわち短パルス２値信号が検出された場
合において、データ「１」の前の「０」に対応するディ
ジタル信号の値の方が、データ「１」の後の「０」に対
応するディジタル信号の値よりも大なる時は、比較回路
Ｈ１にてＡ１＞Ａ２であると判定され、論理ゲートＧ１
ないしＧ８から成る構成により、排他的論理和ＥＸ２に
論理「１」の反転信号が供給される。反対に、小なる時
は、排他的論理和ＥＸ１に論理「１」の反転信号が供給
される。
路４６から「１０１」なるデータ列、すなわち短パルス
２値信号が検出された場合においては、その際のデータ
「０」の前後の「１」に対応するディジタル信号（すな
わちＡ／Ｄ変換器４３から出力されたディジタル信号）
の夫々の値が比較回路Ｈ１により比較されることにな
る。ここで、データ「０」の前の「１」に対応するディ
ジタル信号の値の方が、データ「０」の後の「１」に対
応するディジタル信号の値よりも小なる時は、比較回路
Ｈ１にてＡ１＜Ａ２であると判定され、論理ゲートＧ１
ないしＧ８から成る構成により、排他的論理和ＥＸ２に
論理「１」の反転信号が供給される。反対に、大なる時
は、排他的論理和ＥＸ１に論理「１」の反転信号が供給
される。又、ランレングス検出回路４６にて「０１０」
なるデータ列すなわち短パルス２値信号が検出された場
合において、データ「１」の前の「０」に対応するディ
ジタル信号の値の方が、データ「１」の後の「０」に対
応するディジタル信号の値よりも大なる時は、比較回路
Ｈ１にてＡ１＞Ａ２であると判定され、論理ゲートＧ１
ないしＧ８から成る構成により、排他的論理和ＥＸ２に
論理「１」の反転信号が供給される。反対に、小なる時
は、排他的論理和ＥＸ１に論理「１」の反転信号が供給
される。
【００２６】次に、かかる構成の回路による動作を図６
の動作図を参照して説明する。図においては、「０１１
１００１１」成るディジタルデータ列に対応した読取信
号（ａ）が光ピックアップ１から供給された場合におけ
る動作の一例を示す。Ａ／Ｄ変換器４３は、光ピックア
ップ１から供給された読取信号（ａ）を供給されるクロ
ック信号のタイミングにて夫々Ｋ1〜Ｋ8のディジタル値
に変換し、（ｂ）の如きディジタル信号を出力する。２
値化判定回路４４は、供給されたディジタル信号（ｂ）
の各値が所定スライス値Ｓ以上の場合は「１」、所定ス
ライス値Ｓ未満の場合は「０」に対応する２値信号を
（ｃ）の如く出力する。この際、２値化判定回路４４
は、「０１１１０１１１」成る誤ったディジタルデータ
列を出力する。ランレングス検出回路４６は、データ訂
正回路４５のフリップフロップＦ１ないしＦ３にて順次
シフトしながら供給されてくる「０１１１０１１１」成
るディジタルデータ列の内、短パルス２値信号である
「１０１」なる部分を検出して、検出信号（ｄ1）を出
力する。前後レベル比較回路４７は、この検出信号（ｄ
1）発生時におけるフリップフロップＦ５及びＦ７の出
力値を比較する。これにより、検出信号（ｄ1）の発生
直前のディジタル信号Ｋ4の値と、発生直後のディジタ
ル信号Ｋ6の値との比較が行われる。ここで、図の如
く、Ｋ4＞Ｋ6であるため、ディジタル信号Ｋ6の値に基
づいて２値化判定回路４４にて判定された「１」なるデ
ータは、「０」の誤りであるとして、前後レベル比較回
路４７は反転信号（ｅ1）を 出力する。 データ訂正回
路４５は、供給された「０１１１０１１１」成るディジ
タルデータ列の２値信号（ｃ）の内、反転信号（ｅ1）
が供給された際にフリップフロップＦ１に記憶されてい
た６番目の「１」の論理のみを反転して訂正した「０１
１１００１１」成るディジタルデータ列を訂正データ出
力（ｆ）として出力する。
の動作図を参照して説明する。図においては、「０１１
１００１１」成るディジタルデータ列に対応した読取信
号（ａ）が光ピックアップ１から供給された場合におけ
る動作の一例を示す。Ａ／Ｄ変換器４３は、光ピックア
ップ１から供給された読取信号（ａ）を供給されるクロ
ック信号のタイミングにて夫々Ｋ1〜Ｋ8のディジタル値
に変換し、（ｂ）の如きディジタル信号を出力する。２
値化判定回路４４は、供給されたディジタル信号（ｂ）
の各値が所定スライス値Ｓ以上の場合は「１」、所定ス
ライス値Ｓ未満の場合は「０」に対応する２値信号を
（ｃ）の如く出力する。この際、２値化判定回路４４
は、「０１１１０１１１」成る誤ったディジタルデータ
列を出力する。ランレングス検出回路４６は、データ訂
正回路４５のフリップフロップＦ１ないしＦ３にて順次
シフトしながら供給されてくる「０１１１０１１１」成
るディジタルデータ列の内、短パルス２値信号である
「１０１」なる部分を検出して、検出信号（ｄ1）を出
力する。前後レベル比較回路４７は、この検出信号（ｄ
1）発生時におけるフリップフロップＦ５及びＦ７の出
力値を比較する。これにより、検出信号（ｄ1）の発生
直前のディジタル信号Ｋ4の値と、発生直後のディジタ
ル信号Ｋ6の値との比較が行われる。ここで、図の如
く、Ｋ4＞Ｋ6であるため、ディジタル信号Ｋ6の値に基
づいて２値化判定回路４４にて判定された「１」なるデ
ータは、「０」の誤りであるとして、前後レベル比較回
路４７は反転信号（ｅ1）を 出力する。 データ訂正回
路４５は、供給された「０１１１０１１１」成るディジ
タルデータ列の２値信号（ｃ）の内、反転信号（ｅ1）
が供給された際にフリップフロップＦ１に記憶されてい
た６番目の「１」の論理のみを反転して訂正した「０１
１１００１１」成るディジタルデータ列を訂正データ出
力（ｆ）として出力する。
【００２７】以上の如く、図５に示した本発明の第２の
実施例によるディジタル信号再生装置は、読み取り信号
から２値化された２値信号から、ランレングス制限を乱
すような所定時間よりも短い反転間隔の短パルスの２値
信号を検出し、この短パルス２値信号の直前及び直後の
２値信号における２値化以前の値を比較し、その比較結
果に応じて誤り位置を判別してデータの訂正を行う。以
上の如き、短パルス２値信号の発生直前の２値化以前の
値（図６のＫ４）及び直後の２値化以前の値（図６のＫ
６）を比較する構成にてもデータの訂正が可能となる。
実施例によるディジタル信号再生装置は、読み取り信号
から２値化された２値信号から、ランレングス制限を乱
すような所定時間よりも短い反転間隔の短パルスの２値
信号を検出し、この短パルス２値信号の直前及び直後の
２値信号における２値化以前の値を比較し、その比較結
果に応じて誤り位置を判別してデータの訂正を行う。以
上の如き、短パルス２値信号の発生直前の２値化以前の
値（図６のＫ４）及び直後の２値化以前の値（図６のＫ
６）を比較する構成にてもデータの訂正が可能となる。
【００２８】図７に、本発明の第３の実施例によるディ
ジタル信号再生装置の構成を示す。図において、コンパ
レータ４１は、クロック信号のタイミングにおいて光ピ
ックアップ１から供給される読取信号と所定のスライス
レベルとのレベル比較を行い、読取信号のレベルが所定
のスライスレベル値以上の場合は「１」、所定のスライ
スレベル値未満の場合は「０」に対応する２値信号をデ
ータ訂正回路６０に供給する。データ訂正回路６０は、
フリップフロップＦ１０、排他的論理和ＥＸ３、フリッ
プフロップＦ１１、排他的論理和ＥＸ４、フリップフロ
ップＦ１２、排他的論理和ＥＸ５、フリップフロップＦ
１３、排他的論理和ＥＸ６、フリップフロップＦ１４か
らなる直列回路により構成される。データ訂正回路６０
は、コンパレータ４１から供給される２値信号をフリッ
プフロップＦ１０から取り込み、供給されるクロック信
号のタイミングにて順次シフトしながら、フリップフロ
ップＦ１４から訂正データ出力として出力する。この
際、データ訂正ＲＯＭ７０のデータＤ０出力からの反転
信号が排他的論理和ＥＸ３に供給されると、排他的論理
和ＥＸ３は、フリップフロップＦ１０から供給される信
号の論理を反転したものをフリップフロップＦ１１に供
給する。又、データ訂正ＲＯＭ７０のデータＤ１出力か
らの反転信号が排他的論理和ＥＸ４に供給されると、排
他的論理和ＥＸ４は、フリップフロップＦ１１から供給
される信号の論理を反転したものをフリップフロップＦ
１２に供給する。又、データ訂正ＲＯＭ７０のデータＤ
２出力からの反転信号が排他的論理和ＥＸ５に供給され
ると、排他的論理和ＥＸ５は、フリップフロップＦ１２
から供給される信号の論理を反転したものをフリップフ
ロップＦ１３に供給する。
ジタル信号再生装置の構成を示す。図において、コンパ
レータ４１は、クロック信号のタイミングにおいて光ピ
ックアップ１から供給される読取信号と所定のスライス
レベルとのレベル比較を行い、読取信号のレベルが所定
のスライスレベル値以上の場合は「１」、所定のスライ
スレベル値未満の場合は「０」に対応する２値信号をデ
ータ訂正回路６０に供給する。データ訂正回路６０は、
フリップフロップＦ１０、排他的論理和ＥＸ３、フリッ
プフロップＦ１１、排他的論理和ＥＸ４、フリップフロ
ップＦ１２、排他的論理和ＥＸ５、フリップフロップＦ
１３、排他的論理和ＥＸ６、フリップフロップＦ１４か
らなる直列回路により構成される。データ訂正回路６０
は、コンパレータ４１から供給される２値信号をフリッ
プフロップＦ１０から取り込み、供給されるクロック信
号のタイミングにて順次シフトしながら、フリップフロ
ップＦ１４から訂正データ出力として出力する。この
際、データ訂正ＲＯＭ７０のデータＤ０出力からの反転
信号が排他的論理和ＥＸ３に供給されると、排他的論理
和ＥＸ３は、フリップフロップＦ１０から供給される信
号の論理を反転したものをフリップフロップＦ１１に供
給する。又、データ訂正ＲＯＭ７０のデータＤ１出力か
らの反転信号が排他的論理和ＥＸ４に供給されると、排
他的論理和ＥＸ４は、フリップフロップＦ１１から供給
される信号の論理を反転したものをフリップフロップＦ
１２に供給する。又、データ訂正ＲＯＭ７０のデータＤ
２出力からの反転信号が排他的論理和ＥＸ５に供給され
ると、排他的論理和ＥＸ５は、フリップフロップＦ１２
から供給される信号の論理を反転したものをフリップフ
ロップＦ１３に供給する。
【００２９】又、データ訂正ＲＯＭ７０のデータＤ３出
力からの反転信号が排他的論理和ＥＸ６に供給される
と、排他的論理和ＥＸ６は、フリップフロップＦ１３か
ら供給される信号の論理を反転したものをフリップフロ
ップＦ１４に供給する。以上の如き排他的論理和ＥＸ３
ないしＥＸ６の反転動作によりデータの訂正がなされ
る。さらに、フリップフロップＦ１０ないしＦ１３の出
力は夫々データ訂正ＲＯＭ７０のアドレス入力Ａ０ない
しＡ３に供給される。データ訂正ＲＯＭ７０には、予め
発生が予想される誤りデータパターンに対する訂正用反
転信号パターンが記憶されている。例えば、「０１１
０」なる誤りデータパターンが誤った結果「００１０」
なる誤りデータパターンが発生することが予測される場
合は、２番目の誤ったデータを訂正するために訂正用反
転信号パターンとして「０１００」を記憶すればよく、
また、「１００１」なるデータパターンが誤った結果
「１０１１」なる誤りデータパターンが発生することが
予測される場合は、３番目の誤ったデータを訂正するた
めに訂正用反転信号パターンとして「００１０」を記憶
すれば良い。上記例の場合は、データ訂正ＲＯＭ７０
は、図８の如きメモリマップとなる。この際、他のアド
レス番地に対するデータＤ０〜Ｄ３は、全て「０」とす
る。
力からの反転信号が排他的論理和ＥＸ６に供給される
と、排他的論理和ＥＸ６は、フリップフロップＦ１３か
ら供給される信号の論理を反転したものをフリップフロ
ップＦ１４に供給する。以上の如き排他的論理和ＥＸ３
ないしＥＸ６の反転動作によりデータの訂正がなされ
る。さらに、フリップフロップＦ１０ないしＦ１３の出
力は夫々データ訂正ＲＯＭ７０のアドレス入力Ａ０ない
しＡ３に供給される。データ訂正ＲＯＭ７０には、予め
発生が予想される誤りデータパターンに対する訂正用反
転信号パターンが記憶されている。例えば、「０１１
０」なる誤りデータパターンが誤った結果「００１０」
なる誤りデータパターンが発生することが予測される場
合は、２番目の誤ったデータを訂正するために訂正用反
転信号パターンとして「０１００」を記憶すればよく、
また、「１００１」なるデータパターンが誤った結果
「１０１１」なる誤りデータパターンが発生することが
予測される場合は、３番目の誤ったデータを訂正するた
めに訂正用反転信号パターンとして「００１０」を記憶
すれば良い。上記例の場合は、データ訂正ＲＯＭ７０
は、図８の如きメモリマップとなる。この際、他のアド
レス番地に対するデータＤ０〜Ｄ３は、全て「０」とす
る。
【００３０】次に、動作について説明する。例えば、コ
ンパレータ４１に「０１１０」に対応する読取信号が供
給され、これをコンパレータ４１は「００１０」と判定
してデータ訂正回路６０に供給した場合、データ訂正回
路６０は、この「００１０」なるデータ列を、供給され
るクロック信号のタイミングにて順次シフトする。この
際、最初の「０」がフリップフロップＦ１３に記憶さ
れ、残りの「０、１、０」なるデータが夫々フリップフ
ロップＦ１２、Ｆ１１、Ｆ１０に記憶された時に、デー
タ訂正ＲＯＭ７０はイネーブル状態となり、アドレスに
応じたデータを出力する。ここで、フリップフロップＦ
１３、Ｆ１２、Ｆ１１、Ｆ１０には、「０、０、１、
０」が記憶されているので、これがデータ訂正ＲＯＭ７
０のアドレスＡ３〜Ａ０に供給される。従って、図８に
よると、データ訂正ＲＯＭ７０の２番地に記憶されてい
るデータ「０１００」が排他的論理和ＥＸ６〜３に供給
される。つまり、排他的論理和ＥＸ５のみに論理「１」
の反転信号が供給されることになり、排他的論理和ＥＸ
５は、フリップフロップＦ１２に記憶されている「０」
の論理を反転させた「１」をフリップフロップＦ１３に
供給する。以上の如き動作により、フリップフロップＦ
１４からは、訂正されたデータ「０１１０」が出力され
る。
ンパレータ４１に「０１１０」に対応する読取信号が供
給され、これをコンパレータ４１は「００１０」と判定
してデータ訂正回路６０に供給した場合、データ訂正回
路６０は、この「００１０」なるデータ列を、供給され
るクロック信号のタイミングにて順次シフトする。この
際、最初の「０」がフリップフロップＦ１３に記憶さ
れ、残りの「０、１、０」なるデータが夫々フリップフ
ロップＦ１２、Ｆ１１、Ｆ１０に記憶された時に、デー
タ訂正ＲＯＭ７０はイネーブル状態となり、アドレスに
応じたデータを出力する。ここで、フリップフロップＦ
１３、Ｆ１２、Ｆ１１、Ｆ１０には、「０、０、１、
０」が記憶されているので、これがデータ訂正ＲＯＭ７
０のアドレスＡ３〜Ａ０に供給される。従って、図８に
よると、データ訂正ＲＯＭ７０の２番地に記憶されてい
るデータ「０１００」が排他的論理和ＥＸ６〜３に供給
される。つまり、排他的論理和ＥＸ５のみに論理「１」
の反転信号が供給されることになり、排他的論理和ＥＸ
５は、フリップフロップＦ１２に記憶されている「０」
の論理を反転させた「１」をフリップフロップＦ１３に
供給する。以上の如き動作により、フリップフロップＦ
１４からは、訂正されたデータ「０１１０」が出力され
る。
【００３１】以上の如く、図７に示した本発明の第３の
実施例によるディジタル信号再生装置は、予め発生が予
測される誤りデータパターンをアドレスとしてこの誤り
データパターンに対する訂正用反転信号パターンをメモ
リに記憶しておき、このメモリから出力される訂正用反
転信号パターンにて供給される２値信号の誤り訂正を行
う。
実施例によるディジタル信号再生装置は、予め発生が予
測される誤りデータパターンをアドレスとしてこの誤り
データパターンに対する訂正用反転信号パターンをメモ
リに記憶しておき、このメモリから出力される訂正用反
転信号パターンにて供給される２値信号の誤り訂正を行
う。
【００３２】尚、図７のディジタル信号再生装置におい
ては、４ビットを１ブロックとして信号処理するための
一例を示したものであるが、図に示されるデータ訂正回
路６０のフリップフロップによるシフト段数及び排他的
論理和の段数は、１ブロックの処理ビット数に応じて任
意に設定される。同様に、データ訂正ＲＯＭ７０のメモ
リ容量もこの１ブロックの処理ビット数に応じて任意に
設定される。
ては、４ビットを１ブロックとして信号処理するための
一例を示したものであるが、図に示されるデータ訂正回
路６０のフリップフロップによるシフト段数及び排他的
論理和の段数は、１ブロックの処理ビット数に応じて任
意に設定される。同様に、データ訂正ＲＯＭ７０のメモ
リ容量もこの１ブロックの処理ビット数に応じて任意に
設定される。
【００３３】
【発明の効果】以上の如く、本発明によるディジタル信
号再生装置は、ピックアップから出力された読み取り信
号から同期化２値信号を得て、この同期化２値信号から
ランレングス制限を乱すような信号区間を有する場合に
は当該信号区間の直前あるいは直後の前記同期化２値信
号の値を反転して訂正するようにしている。 よって、本
発明によれば、ＲＬＬ符号の如きランレングスの制限さ
れた変調符号では存在し得ない短パルスの２値信号を訂
正することが出来るので、高密度記録された記録媒体か
ら精度良くディジタル信号の再生を行うことが可能にな
る。
号再生装置は、ピックアップから出力された読み取り信
号から同期化２値信号を得て、この同期化２値信号から
ランレングス制限を乱すような信号区間を有する場合に
は当該信号区間の直前あるいは直後の前記同期化２値信
号の値を反転して訂正するようにしている。 よって、本
発明によれば、ＲＬＬ符号の如きランレングスの制限さ
れた変調符号では存在し得ない短パルスの２値信号を訂
正することが出来るので、高密度記録された記録媒体か
ら精度良くディジタル信号の再生を行うことが可能にな
る。
【００３４】
【００３５】
【図１】ディスク演奏装置の構成図
【図２】従来のディジタル信号再生装置における動作図
【図３】本発明の第１の実施例によるディジタル信号再
生装置の構成図
生装置の構成図
【図４】本発明の第１の実施例によるディジタル信号再
生装置の動作図
生装置の動作図
【図５】本発明の第２の実施例によるディジタル信号再
生装置の構成図
生装置の構成図
【図６】本発明の第２の実施例によるディジタル信号再
生装置の動作図
生装置の動作図
【図７】本発明の第３の実施例によるディジタル信号再
生装置の構成図
生装置の構成図
【図８】本発明の第３の実施例によるディジタル信号再
生装置のＲＯＭマップ図
生装置のＲＯＭマップ図
４６ ランレングス検出回路 ４７ 前後レベル比較回路 ４９ 前後タイミング比較回路 ７０ データ訂正ＲＯＭ
フロントページの続き (56)参考文献 特開 平４−38681（ＪＰ，Ａ) 特開 平３−222164（ＪＰ，Ａ) 特開 平１−192063（ＪＰ，Ａ) 特開 昭63−276764（ＪＰ，Ａ) 特開 昭63−181171（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/14 G11B 20/18 G11B 7/00
Claims (5)
- 【請求項１】 ランレングスの最小値が制限されたディ
ジタル信号が記録されている記録媒体から読取られる読
取信号からディジタル信号を再生するディジタル信号再
生装置であって、 前記読取信号を所定サンプリングタイミングでの同期化
処理及び所定閾値での２値化処理により同期化２値信号
に変換する変換手段と、 前記同期化２値信号が前記ランレングスの最小値より短
い反転間隔の信号区間を検出する検出手段と、 前記検出手段で前記信号区間が検出された場合には前記
同期化２値信号における前記信号区間の直前の信号値あ
るいは直後の信号値の内のいずれに誤りがあるかを判別
する判別手段と、 前記判別手段で判別された方の信号値 を反転して訂正す
る訂正手段と、を有することを特徴とするディジタル信
号再生装置。 - 【請求項２】 前記判別手段は、 前記信号区間における前記同期化処理前の２値信号の直
前の前記所定サンプリングタイミングから前記２値信号
のフロントエッジまでの時間差を第１時間差として求め
る手段と、 前記２値信号のリアエッジから前記リアエッジ直後の前
記所定サンプリングタイミングまでの時間差を第２時間
差として求める手段と、 前記第１時間差及び前記第２時間差の大小比較を行って
どちらが小であるかを判定する比較手段と、 前記フロントエッジ直前の信号値及び前記リアエッジ直
後の信号値の内、前記比較手段において小であると判定
された方の時間差に対応したエッジ側の信号値が誤りで
あると判別する手段と、からなる ことを特徴とする請求
項１記載のディジタル信号再生装置。 - 【請求項３】 前記変換手段は、 前記読取信号を前記所定サンプリングタイミング毎に取
り込んで同期化ディジタル読取信号に変換する同期化手
段と、 前記同期化ディジタル読取信号を２値化して前記同期化
２値信号を得る２値化 手段と、からなる ことを特徴とす
る請求項１記載のディジタル信号再生装置。 - 【請求項４】 前記判別手段は、前記信号区間の直前の
前記サンプリングタイミングでの前記同期化ディジタル
読取信号の値と前記信号区間の直後の前記サンプリング
タイミングでの前記同期化ディジタル読取信号の値との
比較結果に基づいて、 前記同期化２値信号における前記信号区間の直前の信号
値あるいは直後の信号値の内のいずれに誤りがあるのか
を判別する ことを特徴とする請求項１及び３記載のディ
ジタル信号再生装置。 - 【請求項５】 前記同期化手段は、Ａ／Ｄ変換器である
ことを特徴とする請求項３記載のディジタル信号再生装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026864A JP2911704B2 (ja) | 1993-02-16 | 1993-02-16 | ディジタル信号再生装置 |
| US08/196,861 US5444680A (en) | 1993-02-16 | 1994-02-15 | Digital signal processing apparatus with a read error correction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026864A JP2911704B2 (ja) | 1993-02-16 | 1993-02-16 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06243593A JPH06243593A (ja) | 1994-09-02 |
| JP2911704B2 true JP2911704B2 (ja) | 1999-06-23 |
Family
ID=12205160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026864A Expired - Fee Related JP2911704B2 (ja) | 1993-02-16 | 1993-02-16 | ディジタル信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5444680A (ja) |
| JP (1) | JP2911704B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111833A (en) * | 1996-02-08 | 2000-08-29 | Sony Corporation | Data decoder |
| JP3539091B2 (ja) * | 1996-10-11 | 2004-06-14 | ソニー株式会社 | データ復号方法及びデータ復号装置 |
| JP2004520678A (ja) * | 2001-05-10 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号プロセッサ及び情報を再生する装置 |
| EP1486974A1 (en) * | 2003-06-05 | 2004-12-15 | Thomson Licensing S.A. | Recovery of RLL encoded bit stream from an asymmetric data channel |
| EP1484761A1 (en) * | 2003-06-05 | 2004-12-08 | Deutsche Thomson-Brandt Gmbh | Recovery of RLL encoded bit stream from an asymmetric data channel |
| KR100532475B1 (ko) * | 2003-10-16 | 2005-12-01 | 삼성전자주식회사 | 광 디스크 재생시스템 및 재생방법 |
| KR100699851B1 (ko) * | 2005-06-27 | 2007-03-27 | 삼성전자주식회사 | 트랙킹 신호 발생 장치 및 디지털 위상 제어기 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583118A (ja) * | 1981-06-30 | 1983-01-08 | Sony Corp | デイスク再生装置の波形変換回路 |
| JPS59165212A (ja) * | 1983-03-08 | 1984-09-18 | Sony Corp | 情報信号再生装置 |
| JPH0731877B2 (ja) * | 1985-07-03 | 1995-04-10 | 株式会社日立製作所 | 情報記録再生方法及び装置 |
| JPH0646485B2 (ja) * | 1986-01-17 | 1994-06-15 | 株式会社日立製作所 | デイジタルデ−タ記録再生装置 |
| JP2810035B2 (ja) * | 1986-08-22 | 1998-10-15 | 株式会社日立製作所 | 光学的記録再生方法 |
| US4914623A (en) * | 1986-09-18 | 1990-04-03 | Hudson-Allen Limited | Digital processing of sensor signals for reading binary storage media |
| JPH02123561A (ja) * | 1988-11-01 | 1990-05-11 | Canon Inc | デジタルデータの記録方式 |
| US5295128A (en) * | 1992-10-28 | 1994-03-15 | International Business Machines Corporation | Clock controller employing a discrete time control loop method for clocking data in an asynchronous channel |
| US5293369A (en) * | 1992-10-28 | 1994-03-08 | International Business Machines Corporation | Asynchronous sampling digital detector system for magnetic and optical recording channels |
-
1993
- 1993-02-16 JP JP5026864A patent/JP2911704B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-15 US US08/196,861 patent/US5444680A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5444680A (en) | 1995-08-22 |
| JPH06243593A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3450922B2 (ja) | ディジタル信号再生装置 | |
| US6895348B2 (en) | Information playback apparatus with an unusual waveform circuit | |
| JPS59165212A (ja) | 情報信号再生装置 | |
| KR920018680A (ko) | 광자기 디스크의 정보 재생장치 | |
| JP2911704B2 (ja) | ディジタル信号再生装置 | |
| JP3417704B2 (ja) | ディジタル信号再生装置 | |
| US4860324A (en) | Information data recovering apparatus | |
| US5420844A (en) | Information recording and reproducing apparatus for reducing average DC level variation | |
| JPH07326139A (ja) | 記録符号化ディジタル信号再生装置 | |
| US5650988A (en) | Digital signal reproducing apparatus with an amplitude limit sampling means | |
| JPH01188085A (ja) | 信号再生処理装置 | |
| JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
| US5260917A (en) | Signal reproduction apparatus | |
| JP3565365B2 (ja) | 光ディスクの評価装置 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JP2973937B2 (ja) | 磁気テープ再生信号二値化装置 | |
| EP0772303A2 (en) | Viterbi detector with path-memory of reduced size | |
| JP3348308B2 (ja) | フレーム同期信号分離回路 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| KR0144965B1 (ko) | 이.에프.엠.(efm)복조의 에러정정방법 | |
| JP3377821B2 (ja) | 光ディスク装置の信号処理装置 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
| JPH09120598A (ja) | 情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |