DE3224478C2 - Informations-Wiedergabeanordnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Informations- Wiedergabeanordnung für eine Plattenaufnahme und insbe­ sondere auf eine Informations-Wiedergabeanordnung, die für die Wiedergabe von auf einer Platte aufgezeich­ neten digitalen Daten geeignet ist.

Es ist bereits eine Platte bzw. Scheibe bekannt, auf der ein Tonsignal und ein anderes Informationssignal in di­ gitalisierter Form aufgezeichnet sind. So ist beispiels­ weise im Zusammenhang mit dem Tonsignal eine optische Platte bekannt, auf der das Tonsignal nach einer Puls­ codemodulation (PCM) sodann aufgezeichnet wird. Um ein PCM-Signal auf der Platte aufzuzeichnen, sind im übrigen ein Verfahren zum Aufzeichnen mit einer konstanten Win­ kelgeschwindigkeit und ein Verfahren zur Aufzeichnung mit einer konstanten linearen Geschwindigkeit vorge­ schlagen worden. Im Hinblick auf die Steigerung der Auf­ zeichnungsdichte wird die Aufzeichnung bzw. Aufnahme bei konstanter linearer Geschwindigkeit bevorzugt. Die Plat­ te, auf der das PCM-Signal mit der konstanten linearen Geschwindigkeit aufgezeichnet wird, ist mit der konstan­ ten linearen Geschwindigkeit wiederzugeben.

Bei einem Verfahren zur Steuerung bzw. Regelung der Plat­ tendrehung mit der konstanten linearen Geschwindigkeit bei der Wiedergabe ist es bekannt, daß eine Aufnahmepo­ sition mittels eines Potentiometers ermittelt wird. Da die notwendige Drehzahl die inverse Zahl einer derarti­ gen Position ist bzw. wird, wird das ermittelte Ausgangs­ signal einem Teiler zugeführt, um eine Steuerungsinfor­ mation zu erhalten. Dieses Verfahren macht jedoch die Verwendung einer Anordnung erforderlich, die aus einem Stellungsdetektor oder Potentiometer und auf dem Teiler besteht, was zu einer teueren und komplexen Anordnung führt.

Um die vorstehend erwähnten beiden Nachteile zu überwin­ den, ist demgemäß bereits vorgeschlagen worden, das von der Platte wiedergegebene Signal ohne die Verwendung des Detektors auszunutzen, um die Lage der Plattenmaschine zu ermitteln, so daß die Plattendrehung bei der konstan­ ten linearen Geschwindigkeit gesteuert wird.

Bei einer digitalen Ton- bzw. Audio-Platte eines optisch arbeitenden Signaldetektorsystems wird beispielsweise die optische Platte üblicherweise durch die nachstehend aufgeführten Vorgänge hergestellt: In einem Originalher­ stellungsprozeß wird eine Originalplatte hergestellt, auf der Vertiefungen (Ausnehmungen) entsprechend "1" oder "0" eines Aufzeichnungssignals durch Verwendung eines Laserstrahls gebildet werden, der durch das Aufzeich­ nungssignal optisch moduliert wird; ein Verfahren zur Ver­ vielfachung bzw. Duplizierung dieser ursprünglichen Ton­ platte erfolgt durch dasselbe Verfahren wie bei der nor­ malen Analog-Platte. In Abhängigkeit vom Zustand des Original-Herstellungsprozesses und dergl. werden jedoch die Größen der Vertiefungen in diesem Fall um einen be­ stimmten Betrag gleichmäßig versetzt oder verschoben, so daß eine Erscheinung auftritt, gemäß der sogar dann, wenn das Ein/Aus-Verhältnis des Aufzeichnungssignals 50% beträgt, das Ein/Aus-Verhältnis des Wiedergabesignals nicht einen Wert von 50% erreicht (was als Unsymmetrie bezeichnet wird). Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn in einer Signalumsetzschaltung eines Wiedergabesystems das wiedergegebene Signal in ein Impulssignal umgesetzt wird, die Impulsbreite ab­ weicht von der des Aufzeichnungssignals bzw. des auf­ gezeichneten Signals. Infolgedessen ruft dies ein Pro­ blem hervor, gemäß dem die Verarbeitungsvorgänge der Demodulation der wiedergegebenen Daten usw. nicht ge­ nau ausgeführt werden. Bei der bekannten Wiedergabean­ ordnung wird dann, wenn das von der Platte gelesene Si­ gnal einem Komparator zugeführt wird, der als Signalum­ setzschaltung zugeführt wird, um eine Signalformumsetzung vorzunehmen, ein Referenzpegel für den Vergleich (Schwell­ wertpegel) manuell eingestellt, und zwar zum Zwecke der Überwindung der vorstehend aufgezeigten Probleme. Demge­ mäß ist die Einstelloperation ziemlich unangenehm.

Im folgenden wird eine aus der nachveröffentlichten DE-OS 31 37 907 bekannte Vorrichtung beschrieben.

Wenn das Tonsignal digitalisiert wird, beispielsweise in ein PCM-Signal umgesetzt wird, um aufgezeichnet zu wer­ den, dann wird das Tonsignal in dem Basisbandsystem auf­ gezeichnet, bei dem es sich nicht um ein Trägermodula­ tionssystem handelt, d. h. um ein System mit Amplituden- und Frequenzmodulationen. In diesem Falle wird normaler­ weise ein Modulationsverfahren angewandt, wie ein Lauf­ längen- bzw. Run-Längen-Verfahren mit begrenztem Code. Bei diesem Run-Längen-Modulationsverfahren mit begrenz­ tem Code hinsichtlich der Daten "0" oder "1" wird ein minimales Übergangsintervall Tmin zwischen zwei Daten so ausgeweitet, daß der Aufzeichnungswirkungsgrad ver­ bessert ist, und ein maximales Übergangsintervall Tmax, das dazwischen liegt, wird so verkürzt, daß ein Selbst­ taktieren auf einer Wiedergabeseite wesentlich erleich­ tert ist.

Sodann wird die Abweichung des maximalen oder minimalen Übergangsintervalls von einem Bezugswert ermittelt, wo­ bei die lineare Geschwindigkeit als eine Bezugsgröße herangezogen wird. Die ermittelte Abweichung wird als eine Information ausgenutzt, um die Geschwindigkeits- Nachlaufsteuereinrichtung und die Asymmetrie zu korri­ gieren oder zu kompensieren.

Mit anderen Worten ausgedrückt heißt dies, daß die oben beschriebene Korrektur- oder Kompensationseinrichtung eine Spitzenwert-Halteschaltung umfaßt, die das maxima­ le Übergangsintervall Tmax, welches zweimal aufeinan­ derfolgend auftritt, aus den Signalen ermittelt, die von der Platte wiedergegeben sind, und die das betref­ fende Intervall als Spitzenwert festhält. Eine weitere Spitzenwert-Halteschaltung dient der Invertierung des obigen maximalen Übergangsintervalls Tmax und zum Fest­ halten des Spitzenwerts des betreffenden invertierten Signals. Außerdem ist eine Schaltung vorgesehen, die eine Differenz zwischen den Ausgangssignalen der beiden Spitzenwert-Halteschaltungen ableitet, wobei das oben erwähnte Differenz- bzw. Differential-Ausgangssignal als Signal ausgenutzt wird, um die Unsymmetrie zu kom­ pensieren. Auf der Grundlage einer Taktkomponente, die in dem von der Platte wiedergegebenen Signal enthalten ist, wird außerdem eine PLL-(Phasenregelschleifen)-Schal­ tung angesteuert. Das Ausgangssignal dieser PLL-Schal­ tung sowie ein Taktsignal von einem Bezugstaktoszillator her werden miteinander verglichen, um die Steuerung des Motorantriebs zu ermöglichen.

Bei dem oben beschriebenen aus der nachveröffentlichten DE-OS 31 37 907 bekannten Verfahren ist das Steuersignal­ system in einer analogen Weise ausgebildet, so daß es den Nachteil hat, daß die genaue Korrektur oder Kompensation der Unsymmetrie oder die genaue Steuerung der Motordreh­ zahl bzw. Motorgeschwindigkeit und der Phase unmöglich ist.

Aus der DB 30 43 257 A1 ist ein Plattenwiedergabegerät bekannt, bei dem ein Antriebsmotor für den Antrieb einer Platte, auf der digitale Signale gespeichert sind, durch Ausgangssignale eines Frequenzkomparators gesteuert wird, der der Drehzahl bzw. Geschwindigkeit der Platte bzw. des Motors entsprechende Signale mit einem Bezugssignal vergleicht und die Differenz zwischen den miteinander verglichenen Signalen entsprechende Ausgangssignale abgibt.

Die DE 25 21 821 A1 offenbart ein Videoplattengerät mit einer Anordnung zur Kompensation von Zeitfehlern, die bei der Wiedergabe der aufgezeichneten Signale entstehen. Dabei ist vorgesehen, daß periodisch wiederkehrende Anteile der wiedergegebenen Signale abgetrennt und bezüglich ihrer Phasenlage mit Referenzsignalen verglichen werden, wobei eine der Phasenabweichung entsprechende Regelspannung einerseits zur Steuerung des die Platte antreibenden Motors und andererseits zur Ablenkung des abtastenden Elements verwendet wird.

Aus der US-PS 40 79 942 ist ein Gerät zur Steuerung der Drehzahl eines Plattentellers eines Plattenabspielgerätes bekannt. Dabei soll eine lineare Geschwindigkeit einer Platte auf dem betreffenden Plattenteller unabhängig von der radialen Stellung der verwendeten Abtasteinrichtung konstant gehalten werden.

Aus der DE 21 50 807 B2 ist es bekannt, mittels Vor-Rückzähler und zugeordneten AD-Wandlern den Transport von zwei Aufzeichnungsträgern zu synchronisieren, wobei der Zählerstand die Phasenlage und die Geschwindigkeitsabweichung widerspiegelt.

Die US 3 959 816 offenbart das Ausmessen der Lage einer Bitzelle über einen Zähler und das Festlegen der Bitzellen mit über einen Abwärtszähler, der mit dem halben Wert der vorangehenden Bitzelle geladen wurde.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Informations- Wiedergabeanordnung zu schaffen, die auf einfache Weise sicherstellt, daß bei der Wiedergabe einer Platte, auf der ein Informationssignal in einem begrenzten Lauf- Längencode aufgezeichnet ist, ein Signal mit gleiche Intervalle positiver und negativer Polarität aufweisenden Teilen eines Übergangssignals bereitgestellt wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch 1 erfaßte Erfindung.

Gemäß einem Aspekt der Erfindung ist eine Informations­ signal-Wiedergabeanordnung geschaffen, bei der eine Plat­ te verwendet wird, auf der ein Informationssignal aufge­ zeichnet ist, welches durch einen Run-Längencode mit be­ grenztem Code moduliert ist. Ferner ist eine Einrichtung vorgesehen, die das Informationssignal von der Platte wiedergibt. Außerdem ist ein die betreffende Platte dre­ hender Motor vorgesehen. Ein Komparator vergleicht einen Pegel des wiedergegebenen Informationssignals mit einer Schwellwertspannung, um ein fortlaufendes rechteckförmi­ ges Signal zu erzeugen. Eine erste Detektoreinrichtung dient zur Ermittelung eines Intervalls eines Signaltei­ les mit positiver Polarität eines maximalen oder minima­ len Übergangsintervalls in dem rechteckförmigen Signal sowie zur Ermittelung eines Intervalls mit einem negati­ ven Polaritätsteil des maximalen oder minimalen Über­ gangsintervalls in dem betreffenden rechteckförmigen Signal. Ein Vorwärts-Rückwärts- bzw. Aufwärts-Abwärts- Zähler dient zum Zählen von Taktimpulsen in einer sol­ chen Art und Weise, daß der Zählerinhalt heraufgesetzt (herabgesetzt) wird, wenn das Intervall des eine posi­ tive Polarität aufweisenden Signalteiles größer ist als ein bestimmtes Intervall, während der betreffende Zäh­ lerstand herabgesetzt (heraufgesetzt) wird, wenn das betreffende Intervall des mit negativer Polarität auf­ tretenden Signalteiles größer ist als das genannte be­ stimmte Intervall. Ein Digital-Analog-(D/A)-Wandler setzt das von dem Vorwärts-Rückwärts-Zähler zugeführte digitale Signal in ein analoges Signal auf das Auftre­ ten eines digitalen Wertes hin um. Durch eine Abgabe­ einrichtung wird das analoge Signal an den Komparator als Schwellwertspannung abgegeben, um dadurch ein Si­ gnal zu erzeugen, welches gleiche Intervalle mit Si­ gnalteilen positiver und negativer Polarität des maxi­ malen oder minimalen Übergangsintervalls aufweist.

Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet. Hier kann eine Informationssignal-Wiedergabeanordnung geschaffen werden, die außer dem symmetrischen Signal ein Servosignal eines Motors zur Drehung einer Platte bereitstellen kann. Ferner kann eine Informationssignal- Wiedergabeanordnung geschaffen werden, bei der die Schaltungsanordnung vereinfacht werden kann.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. In den Zeichnungen sind einander entsprechende Elemente und Teile durch gleiche Bezugszeichen bezeichnet.

Fig. 1 zeigt in einem Blockdiagramm ein Ausführungs­ beispiel der Informationssignal-Wiedergabean­ ordnung gemäß der Erfindung.

Fig. 2A bis 2K, Fig. 3A bis 3C und Fig. 4 zeigen Signaldiagramme, die zur Erläuterung des Betriebs der Informationssignal-Wiedergabeanord­ nung gemäß Fig. 1 herangezogen werden.

Fig. 5 zeigt in einem Schaltungsdiagramm eine weitere Einzelheit der in dem Blockdiagramm gemäß Fig. 1 dargestellten Wiedergabeanordnung.

Im folgenden wird eine Ausführungsform einer Informa­ tionssignal-Wiedergabeanordnung gemäß der Erfindung un­ ter Bezugnahme auf die Zeichnungen beispielsweise er­ läutert.

Fig. 1 zeigt schematisch eine Gesamtanordnung der Infor­ mationssignal-Wiedergabeanordnung gemäß der Erfindung.

In Fig. 1 ist mit D eine optische Platte bzw. Scheibe bezeichnet, auf der beispielsweise ein Ton- bzw. Audio­ signal, welches pulscodemoduliert (PCM) ist, nach einer Run-Längen-Codemodulationsmethode mit begrenztem Code aufgezeichnet ist. Zum Zwecke der Steigerung der Auf­ zeichnungsdichte ist das PCM-Tonsignal außerdem auf der Platte D mit einer konstanten Geschwindigkeit aufgezeich­ net. Die mit begrenztem Code arbeitende Run-Längen-Code­ modulationsmethode ist so ausgelegt, daß im Hinblick auf die Daten "0" oder "1" ein minimales Übergangsintervall Tmin zwischen zwei Daten ausgedehnt wird, um den Auf­ zeichnungswirkungsgrad zu erhöhen, und daß ein maxima­ ler Übergangsintervall Tmax dazwischen verkürzt wird, um eine Selbsttaktierung auf der Wiedergabeseite leich­ ter vornehmen zu können.

Unter vorteilhafter Ausnutzung des Umstands, daß in die­ sem Falle ein moduliertes Ausgangssignal, bei dem das maximale Übergangsintervall Tmax fortwährend vorhanden ist, bei der gewöhnlichen Modulation nicht vorhanden ist, wird ein Bitmuster, bei dem das maximale Übergangsinter­ vall Tmax zweimal aufeinanderfolgend auftritt, nämlich als Intervall mit positivem Polaritätsteil und als In­ tervall mit negativem Polaritätsteil, als Rahmensynchro­ nisiersignal (nachstehend auch als Sync-Signal bezeich­ net) ausgenutzt. Mit Rücksicht darauf, daß das Rahmen­ synchronisiersignal stets während einer Rahmenperiode auftritt, wird demgemäß die Plattendrehung so gesteuert, daß das maximale Übergangsintervall Tmax gleich einem Be­ zugswert wird.

Im übrigen wird dem oben erwähnten maximalen Übergangs­ intervall Tmax eine Größe von 5,5 T gegeben (wobei T kennzeichnend ist für eineBitzellen-Periode der aufzu­ zeichnenden Eingangsdaten).

Mit 1 ist ferner ein optischer Detektor oder Fotodetek­ tor bezeichnet, der dazu dient, einen Lichtstrahl auf die Platte D abzustrahlen, ein auf bzw. von der Platte D reflektiertes Licht, welches durch die aufgezeichneten Signale moduliert ist, zu ermitteln und diese Signale in ein elektrisches Signal umzusetzen. Dieser optische De­ tektor 1 liefert ein wiedergegebenes PCM-Signal SP, des­ sen Signalverlauf weitgehend zu einem Sinusverlauf abge­ rundet wird. Dieses PCM-Signal SP wird über einen Ver­ stärker 2 an einen Komparator 3 abgegeben, in welchem das betreffende Signal mit einer Schwellwertspannung V_T verglichen wird, auf die weiter unten noch eingegangen wird. Demgemäß wird von dem Komparator 3 ein rechteck­ förmiges Ausgangssignal So gebildet bzw. abgegeben, wel­ ches der "1" oder "0" des aufgezeichneten Signals ent­ spricht.

Unabhängig davon, ob die Länge des maximalen Übergangs­ intervalls Tmax in dem wiedergegebenen Signal als Be­ zugswert festgelegt ist oder nicht, werden bei dieser Ausführungsform 5,5 T wie folgt ermittelt. Dies bedeu­ tet, daß ein Taktsignal mit einer konstanten Frequenz, die hinreichend höher ist als die Bitfrequenz des wie­ dergegebenen Signals, bereitgestellt wird, wobei die Anzahl der innerhalb des maximalen Übergangsintervalls Tmax des Signals So enthaltenen Taktsignale gezählt wird und wobei sodann festgestellt wird, ob die obige Zahl gleich der innerhalb des maximalen Übergangsintervalls Tmax enthaltenen Zahl ist, wenn das maximale Übergangs­ intervall 5,5 T beträgt, was mit anderen Worten ausge­ drückt bedeutet, daß die lineare Geschwindigkeit eine bestimmte Geschwindigkeit ist.

In Fig. 1 ist mit 21 ein Zähler bezeichnet, der dazu dient festzustellen, ob das maximale Übergangsinter­ vall Tmax des wiedergegebenen Signals 5,5 T beträgt oder nicht. Mit 22 ist ein Taktgenerator bezeichnet, der ein Taktsignal mit einer hinreichend höheren Fre­ quenz als der Bitfrequenz des wiedergegebenen Signals erzeugt. Ein Ausgangs-Taktsignal Cp des Taktgenerators 22 wird einem Taktanschluß CK des Zählers 21 zugeführt. Der Zähler 21 wird in den Löschzustand gebracht, wenn seinem Löschanschluß CL das Signal "0" zugeführt wird; der betreffende Zähler wird hingegen in den eine Zäh­ lung ermöglichenden Zustand gebracht, um die Eingangs­ taktsignale zu zählen, wenn seinem Löschanschluß CL das Signal "1" zugeführt wird.

Mit 25 ist ein Löschsignalgenerator bezeichnet, der ein Löschsignal für den Zähler 21 erzeugt und an diesen ab­ gibt. Mit 23 ist ein Schaltkreis bezeichnet, dessen einem Eingangsanschluß das Ausgangssignal So (Fig. 2A) direkt zugeführt wird, welches von dem Komparator 3 abgegeben bzw. abgeleitet ist. Dem anderen Eingangsanschluß des betreffenden Schaltkreises wird ein Signal (Fig. 2B) zugeführt, bei dem es sich um das durch einen Inverter 24 in der Polarität invertierte Ausgangssignal So han­ delt. Der Schaltkreis 23 wird abwechselnd bzw. alterna­ tiv zu seinem einen oder zu seinem anderen Eingangsan­ schluß durch das Signal Sw umgeschaltet, auf welches weiter unten noch Bezug genommen wird, und zwar mit je­ der Periode eines Datenrahmens (nachstehend einfach als eine Rahmensynchronisierperiode bezeichnet) oder mit jeder genauen Rahmenperiode. Demgemäß werden die Signale So und nacheinander von dem Schaltkreis 23 abgeleitet bzw. abgegeben und an den Löschsignalgenerator 25 abgege­ ben.

Das oben erwähnte Signal So wird ferner einem Rahmensyn­ chronisiersignalgenerator 26 zugeführt, der eine Phasen­ regel-(PLL)-Schaltung enthält. In diesem Falle wird, nachdem die Platte D einmal in die konstante lineare Geschwindigkeit überführt worden ist, die betreffende PLL-Schaltung mit der Taktkomponente synchronisiert, die in dem wiedergegebenen Signal Sp enthalten ist. Auf der Grundlage des von der erwähnten PLL-Schaltung gewonnenen Taktsignals wird das Rahmensynchronisiersignal zweimal aufeinanderfolgend ermittelt, bei dem das maximale Über­ gangsintervall Tmax einen Wert von 5,5 T aufweist. Der Rahmensynchronisiersignalgenerator 26 erzeugt ein Detek­ tor-Ausgangssignal SF, welches zu "1" wird, wenn das Rahmensynchronisiersignal nicht ermittelt wird, und wel­ ches zu "0" wird, wenn das betreffende Rahmensynchroni­ siersignal ermittelt wird.

Da das Rahmensynchronisiersignal zuweilen aufgrund eines Aussetzers oder dergl. verloren geht, ist die Anordnung so getroffen, daß der Rahmensynchronisiersignalgenerator 26 ein Signal SFG (Fig. 2C) liefert, welches mit dem Detektorsignal SF synchronisiert ist und welches den aufgrund des Aussetzers verlorengegangenen Signalteil des Signals SF wiederbringt. In diesem Falle enthält im stationären Zustand, nachdem die Platte D auf die kon­ stante lineare Geschwindigkeit gebracht ist, das Signal SFG eine Information, welche die Stelle anzeigt, wo das Rahmensynchronisiersignal vorhanden sein kann. Wie in Fig. 2C veranschaulicht, ist dieses Signal SFG "0" wäh­ rend des Intervalls des Rahmensynchronisiersignals und während einer Periode T_FS, die eine kleine Zeitspanne der betreffenden Perioden einschließt.

Das Signal SFG wird von dem Rahmensynchronisiersignal­ generator 26 an einen Eingangsanschluß eines Schaltkrei­ ses 30 abgegeben.

Demgegenüber wird ein Ausgangssignal eines Quarzoszilla­ tors 28 an einen Frequenzteiler 29 abgegeben, von dem ein Signal mit einer konstanten Periode abgegeben wird, die gleich der Periode des Rahmensynchronisiersignals ist, wenn die lineare Geschwindigkeit einen bestimmten Wert aufweist, nämlich dann, wenn ein Signal SFX (Fig. 2H) einer Rahmenperiode erhalten und dann an den anderen Eingangsanschluß des Schaltkreises 30 abgegeben wird.

In diesem Falle ist, wie dies aus Fig. 2H hervorgeht, das Signal SFX das positive Impulssignal, welches die kleine Impulsbreite aufweist.

Der Schaltkreis 30 wird zur Seite des Frequenzteilers 29 umgeschaltet, bis die Platte D auf die konstante lineare Geschwindigkeit gebracht ist. Das Schaltsignal des be­ treffenden Schaltkreises wird dabei wie folgt erhalten. Das Ausgangssignal des Schaltkreises 30 wird an einen Frequenzteiler 31A abgegeben, der eine Frequenzunter­ setzung um 1/2 vornimmt und dessen in der Frequenz un­ tersetztes Ausgangssignal einem Frequenzteiler 31B zuge­ führt wird, der eine weitere Frequenzuntersetzung um 1/8 vornimmt. Dies bedeutet, daß das Ausgangssignal des Schaltkreises 30 in der Frequenz insgesamt auf 1/16 un­ tersetzt ist. Dieses frequenzuntersetzte Signal wird einem das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektor 32 zugeführt. Diesem Detektor 32 wird außerdem das Detektorsignal SF von dem Rahmensyn­ chronisiersignalgenerator 26 her zugeführt, um ein Aus­ gangssignal D_FS zu erzeugen, welches dann zu "0" wird, wenn das Rahmensynchronisiersignal über beispielsweise 16 aufeinanderfolgende Rahmenperioden nicht ermittelt worden ist, nämlich dann, wenn die Platte D noch nicht auf die konstante lineare Geschwindigkeit gebracht ist. Das betreffende Signal wird hingegen zu "1", wenn das Rahmensynchronisiersignal ermittelt ist, nämlich dann, wenn die Platte D auf die konstante lineare Geschwindig­ keit gebracht ist. Dieses Ausgangssignal D_FS wird als Schaltsteuersignal an den Schaltkreis 30 abgegeben, so daß dann, wenn das Ausgangssignal D_FS "0" ist, der Schaltkreis 30 in den Zustand geschaltet wird, der ent­ gegengesetzt dem in der betreffenden Figur dargestell­ ten Zustand ist. Wenn das betreffende Ausgangssignal D_FS eine "1" ist, befindet sich der Schaltkreis in dem in der betreffenden Figur dargestellten Zustand.

Wenn die Platte D nicht auf die konstante lineare Ge­ schwindigkeit gezogen bzw. gebracht ist, wird demgemäß der Schaltkreis 30 das Ausgangssignal SFX erzeugen, wel­ ches von dem Frequenzteiler 29 geliefert wird, während dann, wenn die Platte D auf die konstante lineare Ge­ schwindigkeit gebracht ist und das Rahmensynchroni­ siersignal als stabil ermittelt ist, der Schaltkreis das Signal SFG abgibt.

Das von dem Schaltkreis 30 her erhaltene Signal wird an den Löschsignalgenerator 25 und an den Frequenzteiler 31A abgegeben. Demgemäß erzeugt der Frequenzteiler 31A ein Signal Sw, bei dem Einsen und Nullen in jeder Rahmen­ periode und in jeder Rahmensynchronisierperiode abwech­ selnd auftreten. Dieses Signal Sw wird an den Schalt­ kreis 23 als dessen Schaltsteuersignal abgegeben, wo­ durch während der Zeitspanne, während der das Signal Sw beispielsweise eine "1" ist, der betreffende Schaltkreis 23 in den in der Zeichnungsfigur dargestellten Zustand eingeschaltet ist. Demgegenüber ist der betreffende Schaltkreis während der Zeitspanne, während der das Si­ gnal Sw eine "0" ist, in den Zustand eingeschaltet, der zu dem in der betreffenden Figur dargestellten Schalt­ zustand entgegengesetzt ist. Demgemäß werden die Signale So und abwechselnd miteinander von dem Schaltkreis 23 in jeder Rahmenperiode oder in jeder Rahmensynchronisier­ periode erhalten. Das Ausgangssignal des Schaltkreises 23 wird an den Löschsignalgenerator 25 abgegeben.

Der Löschsignalgenerator 25 erzeugt das Ausgangssignal des Schaltkreises 23 während der Zeitspanne, während der das Ausgangssignal des Schaltkreises 30 eine "0" ist. Der betreffende Generator erzeugt außerdem das Löschsignal "0" während der Zeitspanne, während der das Ausgangssignal des Schaltkreises 30 eine "1" ist. Dieses Löschsignal wird an den Löschanschluß CL des Zählers 21 abgegeben.

Wie bereits ausgeführt, befindet sich der Zähler 21 in seinem Löschzustand, wenn seinem Löschanschluß CL das Signal "0" zugeführt wird. Demgegenüber zählt der Zäh­ ler 21 das Eingangstaktsignal CP, wenn seinem Löschan­ schluß CL das Signal "1" zugeführt wird. Wenn das Aus­ gangssignal des Schaltkreises 30 eine "0" ist und wenn das Signal So oder dem Löschanschluß CL des Zählers 21 zugeführt wird, und zwar während des Intervalls des Signals So, dann wird demgemäß das Eingangstaktsignal CP durch den Zähler 21 während des Übergangsintervalls mit der positiven Polarität gezählt, während in dem Inter­ vall des Signals das Eingangstaktsignal CP von dem Zähler 21 während des Übergangsintervalls der negati­ ven Polarität gezählt wird. Mit wenigen Worten zusam­ mengefaßt bedeutet dies, daß die Anzahl der in den Übergangsintervallen von positiver und negativer Pola­ rität enthaltenen Taktimpulse bzw. Taktsignale CP durch den Zähler 21 gezählt wird.

Wenn das Ausgangssignal des Schaltkreises 30 eine "1" ist, dann ist das an den Löschanschluß CL des Zählers 21 abgegebene Signal "0", so daß der Zähler 21 in den Lösch­ zustand gebracht ist. Die Stelle, bei der das Ausgangs­ signal des Schaltkreises 30 von "1" zu "0" geändert wird, tritt in jeder Rahmenperiode oder in jeder Rahmensynchro­ nisierperiode auf, so daß der Zähler 21 ebenfalls in je­ der Rahmenperiode oder in jeder Rahmensynchronisierpe­ riode gelöscht wird.

Da der Schaltkreis 23 in diesem Falle die Signale So und abwechselnd miteinander in jeder Rahmenperiode oder in jeder Rahmensynchronisierperiode abgibt, werden die Ermittlungen der Längen der Übergangsintervalle mit po­ sitiver und negativer Polarität beide in jeder Rahmen­ periode oder in jeder Rahmensynchronisierperiode in einer zeitlich geteilten Art und Weise durchgeführt.

Innerhalb einer Rahmenperiode oder einer Rahmensynchro­ nisierperiode erzeugt der Zähler 21 ein Ausgangssignal No, welches dann zu "0" wird, wenn irgendein längeres Übergangsintervall in dem Signal So oder in dem Signal existiert, in welchem die Anzahl der gezählten Takt­ signale bzw. Taktimpulse CP wesentlich mehr, nämlich ein Taktsignal bzw. Taktimpuls mehr beträgt als die Anzahl der Taktimpulse bzw. Taktsignale CP, die in dem maximalen Übergangsintervall mit der Länge von 5,5 T enthalten sind, wenn die lineare Geschwindigkeit der Platte D festgelegt ist. Das betreffende Signal wird hingegen zu "1", wenn die vorstehend erläuterten Ver­ hältnisse nicht vorliegen. Wenn das Ausgangssignal No zu "0" wird, wird der Zähler 21 in den Zähl-Sperrzu­ stand gebracht, da das Ausgangssignal No einem Frei­ gabeanschluß des Zählers 21 zugeführt wird. Da dieses Ausgangssignal No dem Löschsignalgenerator 25 zugeführt wird, wird der Zähler 21 durch das Signal So oder durch das Signal nicht mehr gelöscht. Dieser Zustand wird solange fortgesetzt, bis der Zähler 21 durch das Signal SFX der nächsten Rahmenperiode oder durch das Signal SFG der Rahmensynchronisierperiode gelöscht wird.

Mit anderen Worten ausgedrückt heißt dies, daß das Aus­ gangssignal No des Zählers 21 mit jeder Rahmenperiode oder mit jeder Rahmensynchronisierperiode aktualisiert wird.

Das Ausgangssignal No des Zählers 21 wird dem D-Anschluß einer D-Flipflopschaltung 40 zugeführt. Durch die An­ stiegsflanke des von dem Schaltkreis 30 erhaltenen Si­ gnals SFX oder SFG, welches einem Anschluß CK des Flip­ flops 40 zugeführt wird, wird das Ausgangssignal No des Zählers 21 in dem D-Flipflop 40 verriegelt bzw. zwischen­ gespeichert. In diesem Falle wird das Ausgangssignal des Schaltkreises 30 durch den Löschsignalgenerator 25 der­ art verzögert, daß der Zähler 21 durch das Signal SFX oder SFG gelöscht wird, nachdem die Verriegelung bzw. Zwischenspeicherung des Ausgangssignals No in der D-Flip­ flopschaltung 40 abgeschlossen ist.

In Abhängigkeit vom Ausgangssignal der D-Flipflopschal­ tung 40 werden der Mitziehvorgang bezüglich der linearen Geschwindigkeit, die Geschwindigkeits-Servoregelung und ferner die Unsymmetriekorrektur durchgeführt.

Mit 60 ist generell ein System bezeichnet, mit dessen Hilfe das Mitziehen der konstanten linearen Geschwindig­ keit und der Geschwindigkeits-Servoregelung erfolgt. Mit 70 ist generell ein System für die Unsymmetriekorrek­ tur bezeichnet. Diese Systeme 60 und 70 umfassen Vor­ wärts/Rückwärts-Zähler 61, 71 und Ausgangssignal-Verar­ beitungsschaltungen (Digital-Analog-Wandler) 62, 72, wel­ che die Zählwert-Ausgangssignale der betreffenden Zähler einer Digital-Analog-Wandlung unterziehen. Das Taktsignal von einem Taktimpulsgenerator 50 wird den Vorwärtszähl­ anschlüssen U oder den Rückwärtszählanschlüssen D der Vorwärts/Rückwärts-Zähler 61, 71 zugeführt, und zwar entsprechend dem Ausgangssignal der D-Flipflopschal­ tung 40.

Genauer gesagt heißt dies, daß dem Taktimpulsgenerator 50 das Ausgangssignal Sw des Frequenzteilers 31A zuge­ führt wird. Von diesem Signal wird ein Impuls P_U in je­ der Periode abgeleitet, in der dieses Signal Sw eine "1" ist, während ein Impuls P_D während jeder Periode gewonnen wird, in der das Signal Sw eine "0" ist.

Der Impuls P_U wird dem Vorwärtszählanschluß U des Vor­ wärts/Rückwärts-Zählers 71 über eine Verknüpfungsschal­ tung 73 zugeführt, während der Impuls P_D dem Rückwärts­ zählanschluß D des Vorwärts/Rückwärts-Zählers 71 über eine Verknüpfungsschaltung 74 zugeführt wird. Darüber hinaus wird der Impuls P_D über eine Verknüpfungsschal­ tung 63 und über einen Umschaltkreis 64 an den Vorwärts­ zählanschluß U des Vorwärts/Rückwärts-Zählers 61 abgege­ ben. Ferner wird der betreffende Impuls über die Ver­ knüpfungsschaltung 74 und den Umschaltkreis 64 an den Rückwärtszählanschluß D des Vorwärts/Rückwärts-Zählers 61 abgegeben. Wenn sodann ein Q-Ausgangssignal VS der D-Flipflopschaltung 40 eine "1" ist, dann sind die Ver­ knüpfungsschaltungen 73 und 74 geöffnet bzw. übertragungs­ fähig; wenn ein -Ausgangssignal eine "1" ist, dann ist die Verknüpfungsschaltung 63 geöffnet bzw. übertra­ gungsfähig.

Die Spannung von der Ausgangssignal-Verarbeitungsschal­ tung 62 wird einem Pegelkomparator 7 zugeführt, um an einem Ausgangsanschluß 8 ein Ausgangssignal zu liefern. Dadurch wird ein Plattenantriebsmotor M angesteuert. Demgegenüber wird von der Ausgangssignal-Verarbeitungs­ schaltung 72 eine Schwellwertspannung VT bereitgestellt, um an den Komparator 3 für die Signalformumsetzung abge­ geben zu werden.

Der Umschaltkreis 64 dient dazu, vom Geschwindigkeits- Servosystem 60 auf das Phasen-Servosystem umzuschalten, nachdem die Platte D auf die konstante lineare Geschwin­ digkeit gebracht bzw. gezogen ist. Dem betreffenden Um­ schaltkreis wird dabei ein Impulssignal 3fx (Fig. 3A) mit einer Frequenz zugeführt, die das Dreifache der Rah­ menfrequenz ist, die durch Frequenzteilung des Ausgangs­ signals des Quarzoszillators 28 in dem Frequenzteiler 65 erhalten wird. Außerdem wird dem betreffenden Umschalt­ kreis ein Impulssignal 3fp (Fig. 3B) mit einer Frequenz zugeführt, die das Dreifache der Frequenz des Rahmensyn­ chronisiersignals ist, welches durch Frequenzuntersetzung des Ausgangssignals beispielsweise der PLL-Schaltung in dem Rahmensynchronisiersignalgenerator 26 erhalten wird. Der betreffende Umschaltkreis 64 wird so geschaltet, daß jeweils einer der Ausgänge der Verknüpfungsschaltun­ gen 63 und 74 durch das Ausgangssignal D_FS des das Vor­ handensein eines Rahmensynchronisiersignals ermitteln­ den Detektors 32 ausgewählt ist, bis die Plattendrehung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist. Nachdem die Plattendrehung auf die kon­ stante lineare Geschwindigkeit gezogen bzw. gebracht ist, wird der Umschaltkreis 64 so umgeschaltet, daß eines der Signale 3fx und 3fp ausgewählt wird. In dem Zustand, in welchem die Signale 3fx und 3fp durch den Umschalt­ kreis 64 ausgewählt werden, wird dem Zähler 61 an seinem Vorwärtszählanschluß U das Signal 3fx zugeführt, und dem Rückwärtszählanschluß D des betreffenden Zählers wird das Signal 3fp zugeführt. Sodann wird ein von dem Zähler 61 abgenommenes Ausgangssignal S_L der niederwertigsten Bitstelle zu einem Signal, welches mit jeder Zuführung des Signals 3fx zu "1" und mit jeder Zuführung des Si­ gnals 3fp zu "0" wird. Mit anderen Worten ausgedrückt heißt dies, daß das Signal S_L in der Periode gleich dem Signal 3fx ist und daß das Tastverhältnis des betreffen­ den Signals der Phasendifferenz zwischen den Signalen 3fx und 3fp entspricht. Da die darüberliegenden oberen Bits sich nicht ändern, wird dem Motor M eine Spannung zugeführt, die sich in Abhängigkeit von einer Impuls­ breite des niederwertigsten Bits ändert und die dadurch den Motor steuert. Dies bedeutet, daß die Phasen-Servo­ regelung für den Motor M wirksam wird bzw. in Betrieb ist.

Nunmehr wird die Beschreibung der Ausführungsform gemäß Fig. 1 fortgesetzt, wobei der Vorgang erläutert werden wird, bis die Platte D auf die konstante lineare Ge­ schwindigkeit gezogen bzw. gebracht ist.

Bis die Platte D auf die konstante lineare Geschwindig­ keit gezogen bzw. gebracht ist, ist das Ausgangssignal D_FS des das Vorhandensein eines Rahmensynchronisiersi­ gnals feststellenden Detektors 32 eine "0", so daß der Schaltkreis 30 das Ausgangssignal SFX (Fig. 2H) des Fre­ quenzteilers 29 abgibt. Demgemäß wird das Ausgangssignal Sw des Frequenzteilers 31A zu einem Signal Sw1, in wel­ chem wiederholt Einsen und Nullen in jeder Rahmenperiode auftreten, wie dies Fig. 21 veranschaulicht. Demgegen­ über erzeugt der Schaltkreis 23 das Signal So während einer Rahmenperiode FA, während der dieses Signal Sw1 eine "1" ist, und das Signal während einer Rahmen­ periode FB, während der das Signal Sw1 eine "0" ist.

In diesem Falle ist das Signal SFX das positive Impuls­ signal mit einer ziemlich feinen Impulsbreite, so daß der Löschsignalgenerator 25 das Signal So abgibt, wie es während der Periode FA auftritt, und das Signal abgibt, wie es während der Periode FB auftritt. Demgemäß werden während der Periode FA die Länge des Übergangs­ intervalls mit positiver Polarität in dem Wiedergabesi­ gnal und während der Periode FB die Länge des Übergangs­ intervalls mit negativer Polarität aufeinanderfolgend über eine Rahmenperiode bzw. über aufeinanderfolgende Rahmenperioden ermittelt.

Während jeder der Rahmenperioden FA und FB erzeugt der Zähler 21 das Ausgangssignal No, welches dann zu "0" wird, wenn irgendein längeres Übergangsintervall als das maximale Übergangsintervall von 5,5 T vorhanden ist. In diesem Fall ist die lineare Geschwindigkeit der Plat­ te D die bestimmte Geschwindigkeit, nämlich für den Fall, daß die betreffende lineare Geschwindigkeit der Platte D langsam ist. Während die Geschwindigkeit der Plattendre­ hung solange niedrig ist, bis die Platte D auf die kon­ stante lineare Geschwindigkeit gezogen bzw. gebracht ist, wird demgemäß das Q-Ausgangssignal VS der D-Flipflop­ schaltung 40 eine "0" sein, und dessen -Ausgangssignal VS wird eine "1" sein. Dies führt dazu, daß lediglich die Verknüpfungsschaltung 63 geöffnet bzw. übertragungs­ fähig ist. Zu diesem Zeitpunkt ist der Umschaltkreis 64 durch das Ausgangssignal D_FS des das Vorhandensein eines Rahmensynchronisiersignals ermittelnden Detektors 32 in einen solchen Zustand gebracht, daß die Ausgangssi­ gnale der Verknüpfungsschaltungen 63 und 74 ausgewählt werden. Obwohl der Taktgenerator 50 einen Impuls P_U (Fig. 2J) zu Beginn der Periode FA und einen Impuls P_D (Fig. 2K) zu Beginn der Periode FB erzeugt, wird der Impuls P_D über die Verknüpfungsschaltung 63 und den Um­ schaltkreis 64 an den Vorwärtszählanschluß U des Vor­ wärts/Rückwärts-Zählers 61 abgegeben, um den Zähler­ stand dieses Zählers zu erhöhen. Demgemäß wird eine all­ mählich ansteigende Spannung von der Ausgangssignal-Ver­ arbeitungsschaltung 62 erhalten und dann an den Pegel­ komparator 7 abgegeben, so daß die an den Motor M abge­ gebene Spannung erhöht wird, was die Erhöhung der Rota­ tionsgeschwindigkeit bzw. Drehzahl des Motors M ermög­ licht.

Da in diesem Zustand die Verknüpfungsschaltungen 73 und 74 geschlossen bzw. nicht übertragungsfähig sind, wird dem Zähler 71 des Unsymmetrie-Korrektursystems 70 kein Vorwärts- oder Rückwarts-Taktsignal zugeführt, und außer­ dem wird eine einem zuvor festgelegten bzw. eingestellten Zählerwert entsprechende Spannung von der Ausgangssignal- Verarbeitungsschaltung 72 abgenommen und als Schwellwert­ spannung V_T herangezogen.

Wenn die Drehzahl des Motors M erhöht wird, um weitge­ hend die bestimmte lineare Geschwindigkeit zu erreichen, wird das maximale Übergangsintervall Tmax des Signals So oder nahezu zu 5,5 T, so daß in Verbindung mit der Feststellgenauigkeit des Zählers 21 die maximalen Über­ gangsintervalle, die nicht länger und kürzer als 5,5 T sind, auftreten, so daß das Ausgangssignal No des Zäh­ lers 21 zu "1" ebenso wie zu "0" wird. Mit anderen Wor­ ten ausgedrückt heißt dies, daß dann, wenn das maximale Übergangsintervall Tmax kürzer ist als 5,5 T, was bedeu­ tet, daß die Geschwindigkeit etwas höher ist als der be­ stimmte Geschwindigkeitswert, das Ausgangssignal No zu "1" wird, so daß das Q-Ausgangssignal VS der D-Flipflop­ schaltung 40 zu "1" wird, während das -Ausgangssignal der betreffenden Flipflopschaltung zu "0" wird. Zu diesem Zeitpunkt ist die Verknüpfungs- bzw. Torschaltung 74 geöffnet, um einem von dem Taktgenerator 50 her erhal­ tenen Taktimpuls P_D zu ermöglichen, über die betreffende Schaltung und den Umschaltkreis 64 an den Rückwärtszähl­ anschluß D des Vorwärts/Rückwärts-Zählers 61 abgegeben zu werden. Dies führt dazu, daß dessen Zählerstand ver­ mindert wird. Demgemäß wird die Ausgangsspannung der Ausgangssignal-Verarbeitungsschaltung 62 derart herab­ gesetzt, daß die Drehzahl bzw. Rotationsgeschwindigkeit des Motors M herabgesetzt ist.

Wenn die Längen der Intervalle, in denen das Q-Ausgangs­ signal VS der D-Flipflopschaltung 40 eine "1" und "0" ist, einander gleich sind im Hinblick auf die Zeitkonstante der Ausgangssignal-Verarbeitungsschaltung 62, dann wird der Zählerstand des Vorwärts/Rückwärts-Zählers 61 weit­ gehend konstant werden, so daß die betreffende Ausgangs­ signal-Verarbeitungsschaltung 62 die diesem Zählerstand entsprechende Spannung erzeugt. Dadurch wird die Platte D mit der konstanten linearen Geschwindigkeit gedreht.

Wenn zu diesem Zeitpunkt der Taktimpuls P_D oder P_U von dem Taktgenerator 50 her während der Periode erhalten wird, während der das Q-Ausgangssignal VS der D-Flip­ flopschaltung 40 eine "1" ist, dann wird einer der Takt­ impulse P_D oder P_U an den Vorwärts- oder Rückwärts-Zäh­ leranschluß U bzw. D des Vorwärts/Rückwärts-Zählers 71 abgegeben, da die Verknüpfungsschaltungen 73 und 74 ge­ öffnet bzw. übertragungsfähig sind. Dadurch wird die Erscheinung der Unsymmetrie korrigiert, wie dies weiter unten noch beschrieben werden wird.

Nachdem die Plattendrehung auf die konstante lineare Ge­ schwindigkeit gebracht bzw. gezogen ist, wie dies zuvor erläutert worden ist, wird das Detektorsignal SF von dem Rahmensynchronisiersignalgenerator 26 zu "0", wodurch das Ausgangssignal D_FS des das Vorhandensein eines Rahmen­ synchronisiersignals ermittelnden Detektors 32 zu "1" wird. Dadurch wird der Schaltkreis 30 in die in der be­ treffenden Zeichnung dargestellte Stellung geschaltet, in der das Signal SFG erhalten wird. Außerdem wird der Umschaltkreis 64 durch dieses Ausgangssignal D_FS in den Zustand umgeschaltet, in welchem eines der Signale 3fx und 3fp ausgewählt wird. Dadurch wird, wie zuvor erwähnt, die Servoregelung auf den Motor M angewandt.

Da in diesem Zustand der Umschaltkreis 64 in den Zustand bzw. in die Stellung umgeschaltet wird, daß eines der Si­ gnale 3fx und 3fp ausgewählt wird, wirkt der Zähler 21 als Übergangsintervall-Detektorschaltung oder als Detek­ tor des Unsymmetrie-Korrektursystems 70. Das zu diesem Zeitpunkt von dem Schaltkreis 30 her erhaltene Signal SFG enthält eine Information des Intervalls, in dem bzw. bezüglich dessen das Rahmensynchronisiersignal vorhan­ den ist. Demgemäß wird bei diesem Beispiel das obige Si­ gnal SFG so ausgenutzt, daß der Zähler 21 das Übergangs­ intervall lediglich nahe des Rahmensynchronisiersignal­ teiles ermittelt, nämlich den Nachbarbereich, in welchem die Teile der positiven und negativen Polaritäten der maximalen Übergangsintervalle Tmax aufeinanderfolgend auftreten. Demgemäß wird in diesem Falle die Korrektur der Unsymmetrie so vorgenommen, daß das Ein/Aus-Verhält­ nis des maximalen Übergangsintervalls Tmax des Rahmen­ synchronisiersignalanteiles in dem wiedergegebenen Si­ gnal gleich 50% ist.

Während das wiedergegebene Signal das maximale Über­ gangsintervall Tmax in anderen Perioden zusätzlich zu dem obigen Rahmensynchronisiersignalteil aufweist, wird die Unsymmetrie lediglich in dem Teil des Rahmensynchro­ nisiersignals korrigiert, wie dies oben ausgeführt wor­ den ist. Der Grund dafür ist folgender.

In einem anderen Intervall als dem Rahmensynchronisier­ signalintervall ist das maximale Übergangsintervall Tmax in anderen Intervallen enthalten, die zufällig auftre­ ten. Demgegenüber wird im Falle einer Wiedergabeanord­ nung für eine PCM-Audio-Platte die Korrektur der Unsym­ metrie generell zusammen mit der Geschwindigkeits-Servo­ regelung der Platte durchgeführt, wobei die Drehzahl bzw. die Rotationsgeschwindigkeit der Platte jeden Augenblick variiert wird, und zwar sogar während einer Rahmenperiode.

Demgemäß wird in Verbindung mit den obigen Ausführungen das maximale Übergangsintervall Tmax, welches zufällig auftreten wird, einer Schwankung ausgesetzt sein, so daß die Entscheidung bezüglich des genauen Ein/Aus-Verhält­ nisses solange unmöglich ist, wie das Ein/Aus-Verhält­ nis des Signals an der festgelegten Stelle nicht mit einem anderen Verhältnis verglichen wird.

Wenn das Ein/Aus-Verhältnis des Signals in dem Intervall verglichen wird, welches von dem das Rahmensynchronisier­ signal enthaltenden Intervall verschieden ist, und wenn das lange Übergangsintervall durch Kratzer auf der Plat­ te hervorgerufen wird, dann macht der durch das obige lange Übergangsintervall hervorgerufene Einfluß die ge­ naue Korrektur der Unsymmetrie unmöglich. Dies wird ebenfalls bei dieser Ausführungsform berücksichtigt.

Nachstehend wird die Korrektur der Unsymmetrie beschrie­ ben werden.

Das von dem Schaltkreis 30 her erhaltene Signal SFG (Fig. 2C) wird dem Löschsignalgenerator 25 und dem Fre­ quenzteiler 31A zugeführt. Da das Signal SFG in der Periode mit dem Rahmensynchronisiersignal in dem wie­ dergegebenen Signal koinzidiert, wird das von dem Fre­ quenzteiler 31A her abgegebene Ausgangssignal Sw zu einem Signal Sw2, welches gemäß Fig. 2D in jeder Rahmen­ synchronisierperiode abwechselnd mit "1" und "0" auf­ tritt und welches dem Schaltkreis 23 zugeführt wird, der das Signal So während einer Rahmensynchronisier­ periode TA, innerhalb der das Signal Sw2 zu "1" wird, und das Signal während einer Rahmensynchronisier­ periode TB erzeugt, während der das Signal Sw2 zu "0" wird. Außerdem werden die Ausgangstaktsignale P_U und P_D des Taktgenerators 50 zu Beginn der jeweiligen Rah­ mensynchronisierperiode TA bzw. TB erhalten, wie dies Fig. 2E und 2F veranschaulichen.

Demgegenüber erzeugt der Löschsignalgenerator 25 inner­ halb jeder Rahmensynchronisierperiode direkt das Signal So oder welches über den Schaltkreis 23 während der Periode T_FS abgegeben wird, die den Rahmensynchronisier­ signalteil enthält, wobei das Signal SFG eine "0" ist. Während anderer Perioden, während der das Signal SFG eine "1" ist, gibt der Löschsignalgenerator 25 ein Löschsignal ab, welches stets eine "0" wird. Dieses Löschsignal wird dem Löschanschluß CL des Zählers 21 zugeführt, so daß der Zähler 21 feststellt, ob das ma­ ximale Übergangsintervall Tmax des während dieser Zeit­ spanne T_FS gebildeten Rahmensynchronisiersignals kürzer oder länger ist als 5,5 T. Während der Zeitspanne TA, während der das Signal So von dem Schaltkreis 23 her er­ halten wird, stellt der Zähler 21 das maximale Über­ gangsintervall Tmax der positiven Polarität fest. Wäh­ rend der Zeitspanne TB, während der das Signal von dem Schaltkreis 23 her erhalten wird, stellt der Zähler 21 das maximale Übergangsintervall Tmax der negativen Polarität fest.

Daneben wird das ermittelte Ausgangssignal No des Zäh­ lers 21 in der D-Flipflopschaltung 40 verriegelt bzw. zwischengespeichert, und zwar durch den Anstieg des Si­ gnals SFG, so daß das Q-Ausgangssignal VS und das -Aus­ gangssignal der D-Flipflopschaltung 40 am jeweiligen Ende der Perioden T_FS aktualisiert sind, wie dies in Fig. 2G veranschaulicht ist.

Während der Periode TA beispielsweise, während der das maximale Übergangsintervall Tmax mit der positiven Pola­ rität ermittelt ist, und zwar sofern die Länge des maxi­ malen Übergangsintervalls Tmax mit der positiven Polari­ tät in dem Signal So kürzer ist als 5,5 T, wird das Aus­ gangssignal No des Zählers 21 eine "1", so daß - wie dies in Fig. 2G veranschaulicht ist - das Q-Ausgangssignal VS der D-Flipflopschaltung 40 eine "1" vom Ende der betref­ fenden Zeitspanne T_FS aus innerhalb der Periode TA bis zum Ende der Periode T_FS innerhalb der folgenden Periode T_B behält. Während dieser Zeitspanne sind sodann die Ver­ knüpfungsschaltungen 73 und 74 geöffnet bzw. übertra­ gungsfähig, wobei lediglich der Impuls P_D von dem Taktim­ pulsgenerator 50 während dieser Zeitspanne erhalten wird. Dieser Impuls wird dann an den Rückwärtszählanschluß D des Zählers 71 über die Verknüpfungsschaltung 74 abgege­ ben. Dies führt zu einer Herabsetzung des Zählerstandes des Zählers 71 und des Wertes der Vergleichs-Schwellwert­ spannung V_T.

Da die Länge des maximalen Übergangsintervalls Tmax der positiven Polarität verkürzt ist, wenn - wie dies in Fig. 4 veranschaulicht ist - die Vergleichs-Schwellwertspan­ nung V_T auf eine Spannung V_TU geändert wird, welche hö­ her ist als eine Spannung V_TO bei Fehlen der Unsymmetrie, wird der Wert der Vergleichs-Schwellwertspannung V_T her­ abgesetzt und korrigiert, so daß der Übergang der Span­ nung V_TU zu der Korrekturspannung V_TO erfolgt, wie dies oben beschrieben worden ist.

Demgegenüber wird während der Periode TB, während der die Länge des maximalen Übergangsintervalls Tmax der negati­ ven Polarität ermittelt wird, in dem Fall, daß die Länge des maximalen Übergangsintervalls Tmax der betreffenden negativen Polarität in dem Signal So kürzer ist als 5,5 T, das Ausgangssignal No des Zählers 21 ,ebenfalls zu "1". Zu diesem Zeitpunkt bleibt jedoch das Q-Ausgangssignal VS der D-Flipflopschaltung 40 vom Ende der Periode T_FS in­ nerhalb der Zeitspanne TB bis zum Ende der Periode T_FS innerhalb der folgenden Zeitspanne bzw. Periode TA auf "1" gehalten (die Polarität des Signals wird entgegenge­ setzt zur Polarität des in Fig. 2G gezeigten Signals). Da während dieser Periode lediglich der Impuls P_U von dem Taktimpulsgenerator 50 her erhalten wird, wird so­ dann dieser Impuls P_U an den Vorwärtszählanschluß U des Zählers 71 über die Verknüpfungsschaltung 73 abgegeben. Dadurch wird der Zählerstand dieses Zählers erhöht, um eine Erhöhung des Wertes der Vergleichs-Schwellwertspan­ nung V_T zu ermöglichen.

Die Länge des maximalen Übergangsintervalls Tmax der ne­ gativen Polarität wird verkürzt, wenn sich die Schwell­ wertspannung V_T zu einer Spannung V_TD ändert, welche niedriger ist als die richtige Spannung V_TO, wie dies aus Fig. 4 deutlich hervorgeht. Wie oben beschrieben, wird daher der Wert der Spannung V_T derart erhöht, daß die Spannung V_TD korrigiert wird, um zu der richtigen Spannung V_TO zu werden.

Wenn die Platte stabil mit weitgehend konstanter linearer Geschwindigkeit gedreht wird, wie es oben ausgeführt wor­ den ist, dann wird bei Auftreten einer Unsymmetrieerschei­ nung am Ausgang der Signalumsetzschaltung auf die im Aus­ gangssignal der Signalumsetzschaltung auftretenden Si­ gnalteile mit positiver und negativer Polarität der ma­ ximalen Übergangsintervalle Tmax hin der Vorwärts/Rück­ wärts-Zähler so betrieben, daß er vorwärts oder rückwärts zählt, um eine Korrektur der Unsymmetrie-Erscheinung vor­ nehmen zu können.

Außerdem wird in dem Fall, daß die Phasen-Servoregelung durch die Signale 3fx und 3fp auf den Motor M angewandt wird und daß die Drehzahl bzw. Rotationsgeschwindigkeit des Motors M durch den Aussetzer und aus anderen Grün­ den merklich schwankt, so daß in dem Rahmensynchroni­ siersignaldetektor 26 das Rahmensynchronisiersignal nicht über mehr als 16 aufeinanderfolgende Rahmensyn­ chronisierperioden ermittelt wird, das Ausgangssignal D_FS des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detektors 32 zu "0". Dies ermöglicht es dem Umschaltkreis 64, in den Zustand umgeschaltet zu werden, in welchem eines der Ausgangssignale der Ver­ knüpfungsschaltungen 63 und 74 ausgewählt wird. Bei Vor­ handensein des Q-Ausgangssignals VS und des -Ausgangs­ signals der D-Flipflopschaltung 40 - bei diesen Aus­ gangssignalen handelt es sich um die zwischengespeicher­ ten Ausgangssignale des Detektor-Ausgangssignals No von dem Zähler 21 her zur Ermittelung des maximalen Über­ gangsintervalls Tmax - wird das Vorwärts-Taktsignal oder das Rückwärts-Taktsignal in richtiger Weise an den Vorwärts/Rückwärts-Zähler 61 abgegeben, um die Ge­ schwindigkeits-Servoregelung schnell anzuwenden, so daß die lineare Geschwindigkeit zu der bestimmten Geschwin­ digkeit wird.

Wenn das Rahmensynchronisiersignal ermittelt ist, ge­ langt das Ausgangssignal D_FS des das Vorhandensein eines Rahmensynchronisiersignals feststellenden Detek­ tors 32 zu "1" zurück, so daß der Umschaltkreis 64 in den Zustand umgeschaltet wird, in welchem die Phasen- Servoregelung wirksam gemacht ist.

Ein Beispiel einer praktischen Ausführungsform der in Fig. 1 dargestellten und oben erwähnten Anordnung ist in Fig. 5 veranschaulicht.

Bei dem Ausführungsbeispiel gemäß Fig. 5 wird das Detek­ tor-Ausgangssignal No des Zählers 21 über ein NAND-Glied 21N erhalten. Dabei werden in dem Fall, daß die Anzahl der Taktsignale bzw. Taktimpulse CP innerhalb der Pe­ riode gezählt ist, während der das maximale Übergangs­ intervall Tmax einen Wert von 5,5 T aufweist, sämtliche Zählerausgänge "1"-Bits führen, so daß das Ausgangssig­ nal No des NAND-Gliedes 21N zu "0" wird.

Der Taktgenerator 22 für die Erzeugung des Taktsignals bzw. der Taktimpulse CP umfaßt einen Quarzoszillator 22A und einen Zähler 22B, der für eine Frequenzuntersetzung des Ausgangssignals des Quarzoszillators 22A dient. Beim Signalanstieg des von dem Löschsignalgenerator 25 abge­ gebenen Signals wird der Zähler 22A mit einem bestimmten Wert geladen, so daß der Beginn des festzustellenden Übergangsintervalls und die Erzeugungsphase der von die­ sem Zähler 22B abgenommenen Taktsignale bzw. Taktimpulse CP stets bei der konstanten Beziehung zueinander gehal­ ten werden können.

Der Löschsignalgenerator 25 besteht aus einem NAND-Glied 25A und aus drei Invertern 25B, 25C und 25D. Jeder der Inverter 25B, 25C und 25D wird dazu herangezogen, das von dem Schaltkreis 30 abgegebene Ausgangssignal zu ver­ zögern.

Der Schaltkreis 23 umfaßt NAND-Glieder 23A, 233 und einen Inverter 23C. Dabei wird das Signal So dem NAND-Glied 23A zugeführt, und das Signal wird dem NAND-Glied 23B zu­ geführt. Das von dem Frequenzteiler 31A abgegebene Signal Sw wird direkt dem NAND-Glied 23B zugeführt, und außer­ dem wird das betreffende Signal über den Inverter 23C dem NAND-Glied 23A zugeführt. Dadurch werden diese NAND- Glieder 23A und 23B abwechselnd miteinander geöffnet bzw. übertragungsfähig gemacht. Das Ausgangssignal No des NAND-Gliedes 21N wird diesen NAND-Gliedern 23A und 23B zugeführt. In dem Fall, daß das Ausgangssignal No zu "0" wird, werden diese NAND-Glieder 23A und 23B ge­ schlossen bzw. gesperrt, so daß sie die Signale So bzw. nicht durchlassen.

Der Schaltkreis 30 umfaßt drei NAND-Glieder 30A, 30B und 30C. Dem NAND-Glied 30A wird das Signal SFG der Rahmen­ periode zugeführt. Dieses NAND-Glied wird durch das Aus­ gangssignal D_FS des das Vorhandensein eines Rahmensyn­ chronisiersignals feststellenden Detektors 32 so ge­ steuert, daß es geöffnet bzw. übertragungsfähig/ge­ schlossen bzw. gesperrt ist. Dem NAND-Glied 30B wird das Signal SFG mit der Rahmensynchronisierfrequenz zu­ geführt. Dieses NAND-Glied wird durch das mittels eines Inverters 32C invertierte Ausgangssignal D_FS gesteuert, um geöffnet bzw. übertragungsfähig/geschlossen bzw. ge­ sperrt zu sein.

Die Frequenzteiler 31A und 31B sind in diesem Fall durch einen Zähler 31 aufgebaut.

Der das Vorhandensein eines Rahmensynchronisiersignals feststellende Detektor 32 besteht aus einem Zähler 32A und aus einem NAND-Glied 32B. Das Signal SF wird dem Rücksetzanschluß R dieses Zählers 32A und einem NAND- Glied 32B zugeführt, während ein in der Frequenz um 1/16 untersetztes Ausgangssignal des Frequenzuntersetzungs­ zählers 31 dem Taktanschluß CK des Zählers 32A zugeführt wird. Wenn der Rahmensynchronisiersignaldetektor 26 das Rahmensynchronisiersignal ermittelt, ist das Signal SF eine "0", so daß der Zähler 32A sich in seinem Rücksetz­ zustand befindet. Das Ausgangssignal D_FS des NAND-Glie­ des 32B wird zu einer "1". Wenn demgegenüber der Rahmen­ synchronisiersignaldetektor 26 das Rahmensynchronisier­ signal nicht ermittelt, wird das Signal SF zu "1", so daß der Zähler 32A in den eine Zählung ermöglichenden Zustand gebracht ist. Wenn 16 Rahmensynchronisierperioden vergangen sind, seitdem das Rahmensynchronisiersignal nicht ermittelt worden ist, wird das in der Frequenz um 1/16 untersetzte Ausgangssignal des Zählers 31A somit auf "1" ansteigen, so daß das Ausgangssignal des Zählers 32A zu "1" und das Ausgangssignal D_FS des NAND-Gliedes 32B zu "0" werden.

Der zur Erzeugung des Taktimpulses P_D dienende Schal­ tungsteil des Taktsignalgenerators 50 umfaßt drei In­ verter 50A, 50B und 50C, deren jeder als Verzögerungs­ schaltung wirkt. Außerdem sind ein NAND-Glied 50D und ein Inverter 50E vorgesehen. Das Signal Sw und das Si­ gnal, bei dem es sich um das durch die Inverter 50A, 50B und 50C verzögerte Signal Sw handelt, werden ge­ meinsam an das NAND-Glied 50D abgegeben, so daß der In­ verter 50E den Impuls P_D mit der Impulsbreite erzeugt, welche die Verzögerungszeiten der drei Inverter 50A, 50B und 50C umfaßt, und zwar zu Beginn der Periode TA oder FA. Außerdem umfaßt der den Taktimpuls P_U erzeu­ gende Schaltungsteil des Taktsignalgenerators 50 drei Inverter 50F, 50G und 50H, die in entsprechender Weise jeweils als Verzögerungsschaltung wirken, ein NAND-Glied 50I und einen Inverter 50J. Das Ausgangssignal des Inver­ ters 50G und das Ausgangssignal, bei dem es sich um das durch die Inverter 50F, 50G und 50H verzögerte Ausgangs­ signal des Inverters 50C handelt, werden dem NAND-Glied 50I zugeführt, so daß der Inverter 50J einen Impuls P_U mit einer Impulsbreite abgibt, welche die Verzögerungs­ zeiten der drei Inverter 50F, 50G und 50H umfaßt, und zwar zu Beginn der Periode TB oder FB.

Die Verknüpfungsschaltungen 63, 73 und 74 sind alle durch NAND-Glieder gebildet.

Der Umschaltkreis 64 besteht aus NAND-Gliedern 64A, 64B, 64C, 64D, 64E und 64F. Dem NAND-Glied 64A wird das Si­ gnal 3fx zugeführt. Dem NAND-Glied 64B wird das Signal 3fp zugeführt. Das Ausgangssignal D_FS des das Vorhanden­ sein eines Rahmensynchronisiersignals feststellenden De­ tektors 32 wird den NAND-Gliedern 64A und 64B zugeführt, um diese NAND-Glieder dann zu öffnen bzw. übertragungs­ fähig zu machen, wenn das Rahmensynchronisiersignal als stabil ermittelt ist. Das Ausgangssignal des NAND-Gliedes 63 wird dem NAND-Glied 64C zugeführt, und das Ausgangs­ signal des NAND-Gliedes 64 wird dem NAND-Glied 64D zuge­ führt. Das durch den Inverter 32C invertierte Ausgangs­ signal D_FS wird den NAND-Gliedern 64C und 64D zugeführt. Dadurch werden die NAND-Glieder 64C und 64D dann geöff­ net bzw. übertragungsfähig gemacht, wenn das Rahmensyn­ chronisiersignal über 16 aufeinanderfolgende Rahmenpe­ rioden oder über mehr als 16 aufeinanderfolgende Rahmen­ perioden hinweg nicht ermittelt worden ist.

Die Ausgangssignale der NAND-Glieder 64A und 64C werden dem NAND-Glied 64E zugeführt, dessen Ausgangssignal dem Vorwärtszählanschluß U des Vorwärts/Rückwärts-Zählers 61 zugeführt wird. Die Ausgangssignale der NAND-Glieder 64B und 64D werden dem NAND-Glied 64F zugeführt, dessen Aus­ gangssignal dem Rückwärtszählanschluß D des Vorwärts/ Rückwärts-Zählers 61 zugeführt wird.

Bei diesem Ausführungsbeispiel ist der Zähler 61 ein 4-Bit-Zähler. In der Ausgangs- bzw. Ausgangssignal-Ver­ arbeitungsschaltung 62 werden die oberen drei Bits der vier Bits umfassenden Zählerausgangssignale des Zählers 61 durch Widerstände 62A, 62B und 62C einer Digital-Ana­ log-Umsetzung unterzogen. Diese Widerstände sind mit je­ weils einem Ende miteinander verbunden. Das Zähleraus­ gangssignal der niederwertigsten Bitstelle des Zählers 61 wird über ein NAND-Glied 62F, einen Inverter 62G und einen Widerstand 62H zu dem zuvor erwähnten, einer Digi­ tal-Analog-Umsetzung unterzogenen Ausgangssignal hinzu­ addiert und für die Phasen-Servoregelung herangezogen. Wenn in diesem Falle der volle Zählerstand durch die Vorwärtszählung in dem Vorwärts/Rückwärts-Zähler 61 her­ beigeführt ist oder wenn der Null-Zählerstand durch die Abwärtszählung des betreffenden Zählers herbeigeführt ist, dann führt dies in dem Fall, daß die Vorwärtszähl- und Rückwärtszähl-Vorgänge nicht stillgesetzt werden, zu einer fehlerhaften Betriebsweise der Servoschaltung. Des­ halb werden die Ausgangssignale der NAND-Glieder 62D und 62E, denen jeweils die oberen drei Bits der Zähleraus­ gangssignale zugeführt werden, den NAND-Gliedern 64E bzw. 64F zugeführt, so daß diese NAND-Glieder geschlos­ sen bzw. gesperrt werden, wenn in dem Zähler 61 der vol­ le Zählerstand bzw. der Null-Zählerstand auftritt.

Der Vorwärts/Rückwärts-Zähler 71 ist in entsprechender Weise ein 4-Bit-Zähler, bei dem die oberen drei Bits des Zählerausgangssignals durch Widerstände 72A, 72B und 72C der Ausgangs-Verarbeitungsschaltung 72 einer Digital-Analog-Wandlung unterzogen werden. Das betref­ fende Ausgangssignal wird die Schwellwertspannung V_T.

Außerdem wird dann, wenn die Verriegelung bzw. Synchro­ nisierung der Phasen-Servoregelung aus irgendeinem ande­ ren Grunde unwirksam gemacht ist, und zwar insbesondere nachdem die Plattendrehung auf die konstante lineare Ge­ schwindigkeit gebracht ist und die betreffende Platte stabil mit der konstanten linearen Geschwindigkeit ge­ dreht wird, insbesondere berücksichtigt, daß die Phasen- Servoregelung abgeschaltet ist und daß die Geschwindig­ keits-Servoregelung sofort wirksam gemacht ist, um den stabilen Zustand schnell wieder herzustellen.

Genauer gesagt bedeutet dies im Hinblick auf Fig. 5, daß eine für die konstante lineare Geschwindigkeit vorgesehe­ ne Mitnahme-Synchronisierschaltung 80 vorgesehen ist, die aus einer D-Flipflopschaltung 80A, NAND-Gliedern 80B, 80C und Invertern 80D, 80E besteht. Dabei wird das Ausgangs­ signal D_FS des das Rahmensynchronisiersignal feststellen­ den Detektors 32 dem NAND-Glied 80B zugeführt, und ein Q-Ausgangssignal der D-Flipflopschaltung 80A wird eben­ falls diesem NAND-Glied zugeführt. Einem D-Anschluß der Flipflopschaltung 80A wird ein hoher Signalpegel zuge­ führt, während dem Taktanschluß CK der betreffenden Flip­ flopschaltung das in der Frequenz um 1/16 untersetzte Ausgangssignal des Frequenzuntersetzungszählers 31 zuge­ führt wird. Die Ausgangssignale der NAND-Glieder 62D und 62E werden dem NAND-Glied 80C zugeführt, dessen Ausgangs­ signal einem Löschanschluß CL der D-Flipflopschaltung 80A über den Inverter 80D zugeführt wird.

Das Ausgangssignal des NAND-Gliedes 80B wird dem NAND- Glied 62F der Phasen-Servoschaltung zugeführt. Außerdem wird das betreffende Ausgangssignal dem invertierenden Eingangsanschluß des Pegelkomparators 7 über den Inver­ ter 80E zugeführt. Wenn das Rahmensynchronisiersignal vorhanden ist und wenn das Ausgangssignal D_FS eine "1" ist, dann wird demgemäß in dem Fall, daß der Vorwärts/ Rückwärts-Zähler 61 weder bei seinem vollen Zählerstand noch bei seinem Null-Zählerstand steht, das Ausgangssi­ gnal des Inverters 80D eine "1" sein. Demgemäß wird die D-Flipflopschaltung 80A gelöscht, wodurch ihr Q-Ausgangs­ signal zu "0" wird, so daß das Ausgangssignal des NAND- Gliedes 80B eine "1" wird. Das NAND-Glied 62F wird ge­ öffnet bzw. übertragungsfähig, um der Phasen-Servoschal­ tung zu ermöglichen, wirksam zu werden. Das Ausgangssi­ gnal des Inverters 80E, dessen Pegel gleich der Ver­ gleichs-Bezugsspannung des Pegelkomparators 7 ist, nimmt einen niedrigen Pegel an.

Demgegenüber wird in dem Fall, daß das Ausgangssignal D_FS eine "1" ist und daß der Vorwärts/Rückwärts-Zähler 61 in den vollen Zählerstand oder in den Null-Zählerstand gebracht ist - was bedeutet, daß ein sogenannter Zustand vorliegt, in welchem die Servo-Synchronisierung ungültig ist - das Ausgangssignal des NAND-Gliedes 80C eine "1". Außerdem wird das Ausgangssignal des Inverters 80D eine "0", so daß das in der Frequenz um 1/16 untersetzte Aus­ gangssignal des Zählers 61 das Taktsignal für die D-Flip­ flopschaltung 80A liefert, die dadurch von ihrem Q-Aus­ gang eine "1" abgibt. Sodann wird das Ausgangssignal des NAND-Gliedes 80B zu "0", so daß das NAND-Glied 62F ge­ schlossen bzw. gesperrt ist. Das dem invertierenden Ein­ gangsanschluß des Pegelkomparators 7 zuzuführende Signal nimmt einen hohen Pegel an, was der Geschwindigkeits- Servoregelung ermöglicht, schnell wirksam zu werden.

Der Grund dafür, daß der Zähler 21 speziell durch das Si­ gnal SFX der von dem Quarzoszillator abgeleiteten Rahmen­ periode zurückgestellt wird, um die Länge des Übergangs­ intervalls durch die Rahmenperiodeneinheit zu ermitteln, bis die Plattendrehung auf die konstante lineare Geschwin­ digkeit gezogen bzw. gebracht ist, wird weiter unten noch erläutert werden. Wenn das Rahmensynchronisierperioden- Signal SFG benutzt wird, bis die Plattendrehung auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht ist, falls das Rahmensynchronisiersignal nicht ermittelt ist, weist dieses Signal SFG eine Frequenz auf, die deut­ lich höher ist als die der Rahmenperiode, da diese zu dem in der Frequenz untersetzten Signal wird, und zwar mit der freilaufenden Frequenz der PLL-Schaltung, so daß im Hinblick auf das wiedergegebene Signal bei der längeren Rahmenperiode dieses Signal SFG zuweilen nicht in ihrer einen Periode das maximale Übergangsintervall Tmax ent­ hält. Dies führt zu der Gefahr, daß die Plattendrehung nicht auf die konstante lineare Geschwindigkeit gezogen bzw. gebracht wird.

Wie oben beschrieben, wird der Vorwärts/Rückwärts-Zähler verwendet, und die Übergangsintervalle mit der positiven und negativen Polarität werden in einer zeitlich gestaf­ felten Art und Weise ermittelt. Der Vorwärtszählvorgang des Zählers wird dabei durch ein ermitteltes Ausgangssi­ gnal ausgeführt. Der Rückwärtszählvorgang des Zählers wird durch das andere ermittelte Ausgangssignal ausge­ führt, wodurch die Korrektur der Unsymmetrie ermöglicht ist. Da die Unsymmetrie digital korrigiert wird, wie dies aus vorstehenden Ausführungen ersichtlich sein dürfte, kann gemäß der Erfindung eine solche Wirkung erzielt werden, gemäß der die Genauigkeit der Korrektur gesteigert werden kann.

Überdies wird das maximale Übergangsintervall Tmax ledig­ lich in dem Teil des Datenrahmensynchronisiersignals er­ mittelt, welches in dem maximalen Übergangsintervall Tmax enthalten ist, so daß ein solcher Mangel, wie er zuvor erwähnt worden ist und gemäß dem das maximale Übergangs­ intervall Tmax über das gesamte Intervall ermittelt wird, nicht hervorgerufen wird. Außerdem wird während der Zeit­ spanne, während der das Rahmensynchronisiersignal nicht abgegeben wird, bis die Drehzahl bzw. Rotationsgeschwin­ digkeit in den stabilen Zustand gebracht bzw. gezogen ist, das maximale Übergangsintervall Tmax durch die Ein­ heit der Rahmenperiode ermittelt. Demgemäß wird sogar dann, wenn die Geschwindigkeits-Servoregelung durch Ver­ wendung des Detektor-Ausgangssignals des maximalen Über­ gangsintervalls Tmax vorgenommen wird, ein solcher Nach­ teil nicht auftreten, gemäß dem die Geschwindigkeits- Servoregelung nicht wirksam gemacht ist.

Wenn in diesem Fall ein Signal, welches das minimale Übergangsintervall Tmin wiederholt, als Datenrahmensyn­ chronisiersignal verwendet wird, dann erübrigt es sich darauf hinzuweisen, daß das minimale Übergangsintervall Tmin durch den Zähler 21 ermittelt wird, um dessen Un­ symmetrie zu korrigieren.

Claims (7)

1. Informations-Wiedergabeanordnung mit einer Platte, auf der ein Informationssignal aufgezeichnet ist, welches durch einen be­ grenzten Lauf-Längencode moduliert ist, und die ein Rahmensyn­ chronisiersignal enthält,
mit einer Einrichtung (1) zur Wiedergabe des genannten Informa­ tionssignals von der Platte,
mit einem die Platte drehenden Motor,
mit einem Komparator (3), der den Pegel des wiedergegebenen In­ formationssignals mit einer Schwellwertspannung (V_T) unter Lie­ ferung eines fortlaufenden rechteckförmigen Signals vergleicht, welches ein bestimmtes, zwischen zwei Bits des Informa­ tionssignals liegendes Übergangsintervall enthält, wobei das Übergangsintervall ein Teilintervall positiver Polarität und ein Teilintervall negativer Polarität aufweist,
mit einer Detektoreinrichtung (21), welche die Länge des Teil­ intervalls positiver Polarität und die Länge des Teilintervalls negativer Polarität des Übergangsintervalls in dem rechteckför­ migen Signal ermittelt, und
mit einer Geschwindigkeits-Servoeinrichtung zur Durchführung einer Geschwindigkeits-Servoregelung der Platte zusammen mit einer Korrektur einer Unsymmetrie des Rahmensynchronisiersi­ gnals, dadurch gekennzeichnet,
daß eine an einer Taktimpulsquelle (50) angeschlossene Vor­ wärts/Rückwärts-Zählereinrichtung (71) vorgesehen ist, die Taktimpulse während des Übergangsintervalls zählt, derart, daß der Inhalt der Zählereinrichtung (71) sich in einer Richtung ändert, wenn die Länge des Teilintervalls positiver Polarität dieses Übergangsintervalls größer ist als eine bestimmte Länge, während sich der Inhalt der Zählereinrichtung (71) in einer zu der einen Richtung entgegengesetzten Richtung ändert, wenn die Länge des Teilintervalls negativer Polarität des Übergangsin­ tervalls größer ist als die bestimmte Länge, und
daß ein Digital-Analog-Wandler (72) vorgesehen ist, der ein von der Vorwärts/Rückwärts-Zählereinrichtung (71) abgegebenes di­ gitales Signal in ein entsprechendes analoges Signal umsetzt, welches dem Komparator (3) als Schwellwertspannung (V_T) zuge­ führt ist, derart, daß ein Signal mit einem Übergangsintervall erzeugt wird, das Teilintervalle positiver und negativer Pola­ rität gleicher Länge enthält.

2. Informations-Wiedergabeanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß eine Einrichtung (26) vorgesehen ist, die aus dem wiedergegebenen Informationssignal das Rahmensynchronisiersignal generiert, daß Einrichtungen (28, 29, 30) vorgesehen sind, die von einer Bezugssignalquelle (28, 29) ein Bezugssignal in dem Fall ableiten, daß das Rahmensynchronisiersignal nicht erzeugt wird,
daß eine Schalteinrichtung (30) vorgesehen ist, die selektiv die Einrichtung (26) zur Ableitung des Rahmensynchronisiersignals und die Einrichtungen zur Ableitung des Bezugssignals wirksam schaltet,
und daß die Detektoreinrichtung (21) das maximale oder minimale Übergangsintervall des wiedergegebenen Signals durch ein Ausgangssignal der Schalteinrichtung (30) feststellt.

3. Informations-Wiedergabeanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Detektoreinrichtung (21) einen Zähler (21) umfaßt, der ein Taktsignal (CP) von einer Takterzeugungsquelle (22) her lediglich während der Zeitspanne des maximalen oder minimalen Übergangsintervalls des wiedergegebenen Signals zählt.

4. Informations-Wiedergabeanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Geschwindigkeits-Servoeinrichtung (60) einen zweiten Vorwärts/Rückwärts- Zähler (61) aufweist, dessen Inhalt in dem Fall herabgesetzt wird, daß er größer ist als ein bestimmter Wert, während eine Erhöhung des Inhalts in dem Fall erfolgt, daß dieser geringer ist als der bestimmte Wert, und
einen zweiten Analog-Digital-Wandler (62), der ein Ausgangssignal des zweiten Vorwärts/Rückwärts-Zählers (61) in ein Analog-Signal umsetzt.

5. Informations-Wiedergabeanordnung nach Anspruch 4, dadurch gekennzeichnet,
daß dem zweiten Vorwärts/Rückwärts-Zähler (61) ein Taktsignal von der Detektoreinrichtung (21) zuführbar ist,
daß eine Einrichtung (26, 28, 65) vorgesehen ist, die ein erstes Impuls-Signal mit einer Frequenz erzeugt, welche höher ist als die des Rahmensynchronisiersignals, und die ein zweites Impuls-Signal mit einer Frequenz erzeugt, welche höher ist als eine Rahmenfrequenz des wiedergegebenen Signals,
und daß eine Umschalteinrichtung (64) vorgesehen ist, die wahlweise eines der von der Taktsignal-Abgabeeinrichtung (22) und der Impulserzeugungseinrichtung (26, 28, 65) abgeleiteten Signale an den zweiten Vorwärts/Rückwärts-Zähler (61) abgibt.

6. Informations-Wiedergabeanordnung nach Anspruch 5, dadurch gekennzeichnet,
daß die Umschalteinrichtung (64) an einer Schaltung (32) angeschlossen ist, die das Rahmensynchronisiersignal ermittelt, wobei eine Umschaltung von der Abgabe des Taktsignals auf das Impulssignal in dem Fall erfolgt, daß das Rahmensynchronisiersignal von der betreffenden Schaltung erhalten wird.

7. Informations-Wiedergabeanordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet,
daß der zweite Vorwärts/Rückwärts-Zähler (61) obere und untere Bitstellen aufweist,
daß der zweite Vorwärts/Rückwärts-Zähler (61) an seinem Vorwärts- bzw. Rückwärts- Zählanschluß (U bzw. D) das Taktsignal und an seinem Rückwärts- bzw. Vorwärts­ zählanschluß (D bzw. U) ein mit dem genannten Taktsignal zu vergleichendes Taktsignal zugeführt erhält
und daß der betreffende zweite Vorwärts/Rückwärts-Zähler (61) über die obere Bitstelle des Zählerausgangssignals ein Geschwindigkeits-Servosignal und über die niederwertigste Bitstelle seines Zählerausgangssignals ein Phasenservosignal abgibt.