JPS645782B2 - - Google Patents
Info
- Publication number
- JPS645782B2 JPS645782B2 JP57155373A JP15537382A JPS645782B2 JP S645782 B2 JPS645782 B2 JP S645782B2 JP 57155373 A JP57155373 A JP 57155373A JP 15537382 A JP15537382 A JP 15537382A JP S645782 B2 JPS645782 B2 JP S645782B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- circuit
- time
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000003708 edge detection Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はPCM通信において、直列伝送された
信号を受信して元の並列信号に変換するために必
要な同期信号発生装置に関する。
信号を受信して元の並列信号に変換するために必
要な同期信号発生装置に関する。
第１図は一般的な直並列変換回路の原理ブロツ
クダイヤグラムで、第２図にはそのタイムチヤー
トを示している。次に第１図の動作を説明する。
PCM信号ａがシフトレジスタ−２と同期信号発
生回路１に入力される。同期信号発生快路１で
は、第２図のPCM信号ａに同期した同期信号ｂ
のクロツクを発生する。PCM信号ａとシフトレ
ジスタ−２の直列入力端子に加え、同期信号ｂを
シフトレジスタ−２のクロツク入力端子に加える
と、シフトレジスタ−２の並列出力の端子Ｄ１〜
Ｄ８には、第２図のT1〜T8の時刻でのａ信号の
情報が並列に出力される。これをくりかえすこと
によつて、８ビツトの並列データがくりかえし得
られる。
クダイヤグラムで、第２図にはそのタイムチヤー
トを示している。次に第１図の動作を説明する。
PCM信号ａがシフトレジスタ−２と同期信号発
生回路１に入力される。同期信号発生快路１で
は、第２図のPCM信号ａに同期した同期信号ｂ
のクロツクを発生する。PCM信号ａとシフトレ
ジスタ−２の直列入力端子に加え、同期信号ｂを
シフトレジスタ−２のクロツク入力端子に加える
と、シフトレジスタ−２の並列出力の端子Ｄ１〜
Ｄ８には、第２図のT1〜T8の時刻でのａ信号の
情報が並列に出力される。これをくりかえすこと
によつて、８ビツトの並列データがくりかえし得
られる。
従来は同期信号発生装置として、第３図のブロ
ツク図と第４図のそのタイムチヤートに示すよう
なタンク回路５を使用した方式を用いている。次
にこの方式の動作を説明する。第３図において波
形整形回路３を通つたPCM信号ａは微分回路４
に入力されてPCM信号ａのエツジ部分のパルス
信号ｃを得る。このパルス信号ｃをＱの高いタン
ク回路５に入力すると、タンク回路５により第４
図信号ｄに示すような減衰振動を起す。タンク回
路５のＱを所定の大きさにすることによつて、次
のエツジパルスがくるまで振動を保つようにす
る。この減衰振動の信号ｄを波形整形回路６を通
すことによつて波形整形された同期信号ｂが得ら
れる方式である。しかしこのタンク回路５を用い
た従来の同期信号発生回路では、同期信号の周波
数にずれが起るようなPCM信号に対しては、対
応できない。すなわち再生すべき同期信号の周波
数が変動してもタンク回路５のＱが高いためタン
ク回路５の固有周波数のクロツクしか発生でき
ず、PCM信号との相対関係が第４図のようには
ならずに、各タイミングでPCM信号からデータ
を取り出しても、正規の並列データと異なつたも
のとなる。
ツク図と第４図のそのタイムチヤートに示すよう
なタンク回路５を使用した方式を用いている。次
にこの方式の動作を説明する。第３図において波
形整形回路３を通つたPCM信号ａは微分回路４
に入力されてPCM信号ａのエツジ部分のパルス
信号ｃを得る。このパルス信号ｃをＱの高いタン
ク回路５に入力すると、タンク回路５により第４
図信号ｄに示すような減衰振動を起す。タンク回
路５のＱを所定の大きさにすることによつて、次
のエツジパルスがくるまで振動を保つようにす
る。この減衰振動の信号ｄを波形整形回路６を通
すことによつて波形整形された同期信号ｂが得ら
れる方式である。しかしこのタンク回路５を用い
た従来の同期信号発生回路では、同期信号の周波
数にずれが起るようなPCM信号に対しては、対
応できない。すなわち再生すべき同期信号の周波
数が変動してもタンク回路５のＱが高いためタン
ク回路５の固有周波数のクロツクしか発生でき
ず、PCM信号との相対関係が第４図のようには
ならずに、各タイミングでPCM信号からデータ
を取り出しても、正規の並列データと異なつたも
のとなる。
次にデジタルオーデイオデイスク（DAD）の
光学式のコンパクトデイスク（以後CDと略す）
で読み出されたPCM信号の同期信号を再生する
場合を例にとり説明をする。CDでは情報が記録
されているトラツクがデイスク上の内周から外周
へかけて累線状になつており、デイスク上のトラ
ツクをトレースする速度（以後これを線速度と略
す）が一定のもとで情報が記録されている。この
ために、ピツクアツプがトレースするトラツクの
デイスクの中心からの位置（以後これをピツクア
ツプの位置と呼ぶ）によつて、一定の線速度で情
報が読み出せるようにデイスクの回転数を制御し
てやらなければならない。このためにはPCM信
号から再生された同期信号と基準のクロツクとを
比較して、同期信号が基準よりも高いか、低いか
を判別し、それによつてデイスクの回転を制御し
ている。そして、ピツクツプの位置に対応した所
定の回転数に達していなくても、即ちPCM信号
の伝送速度が、規定値より幾分ずれている時でも
対応した同期信号が供給されなければならない。
このことから前述したタンク回路方式の同期信号
発生回路は採用できないこととなる。そこで
VCO（電圧制御発振器）を用いたPLL回路（位相
制御回路）によつて、この再生すべき同期信号の
変動に対応することが考えられる。第５図は
PLL回路による従来の同期信号発生装置を示す
ブロツクダイヤグラムで、第６図はそのタイムチ
ヤートである。次に第５図をもとにして動作を説
明する。説明の便のためにPCM信号ａは同期信
号ｂの３周期分のパルスが連続して出力されてい
るものとする。PCM信号ａは、エツジ検出回路
７に入力されてPCM信号ａのエツジ部分でパル
ス幅の狭いエツジパルスｅを作つて位相比較回路
８に入力する。一方VCO１０から発生した同期
信号ｂは、のこぎり波発生回路１１に入力されの
こぎり波信号ｆに変換されて位相比較回路８に入
力される。位相比較回路８ではエツジパルスｅで
のこぎり波信号ｆの信号電圧をサンプリングす
る。このサンプリングされた信号ｇは位相誤差に
対応した信号であり、これをローパスフイルタ９
を通して平均化し、VCO１０が発生する同期信
号ｂの位相及び周波数のコントロール信号として
VCO１０に入力する。
光学式のコンパクトデイスク（以後CDと略す）
で読み出されたPCM信号の同期信号を再生する
場合を例にとり説明をする。CDでは情報が記録
されているトラツクがデイスク上の内周から外周
へかけて累線状になつており、デイスク上のトラ
ツクをトレースする速度（以後これを線速度と略
す）が一定のもとで情報が記録されている。この
ために、ピツクアツプがトレースするトラツクの
デイスクの中心からの位置（以後これをピツクア
ツプの位置と呼ぶ）によつて、一定の線速度で情
報が読み出せるようにデイスクの回転数を制御し
てやらなければならない。このためにはPCM信
号から再生された同期信号と基準のクロツクとを
比較して、同期信号が基準よりも高いか、低いか
を判別し、それによつてデイスクの回転を制御し
ている。そして、ピツクツプの位置に対応した所
定の回転数に達していなくても、即ちPCM信号
の伝送速度が、規定値より幾分ずれている時でも
対応した同期信号が供給されなければならない。
このことから前述したタンク回路方式の同期信号
発生回路は採用できないこととなる。そこで
VCO（電圧制御発振器）を用いたPLL回路（位相
制御回路）によつて、この再生すべき同期信号の
変動に対応することが考えられる。第５図は
PLL回路による従来の同期信号発生装置を示す
ブロツクダイヤグラムで、第６図はそのタイムチ
ヤートである。次に第５図をもとにして動作を説
明する。説明の便のためにPCM信号ａは同期信
号ｂの３周期分のパルスが連続して出力されてい
るものとする。PCM信号ａは、エツジ検出回路
７に入力されてPCM信号ａのエツジ部分でパル
ス幅の狭いエツジパルスｅを作つて位相比較回路
８に入力する。一方VCO１０から発生した同期
信号ｂは、のこぎり波発生回路１１に入力されの
こぎり波信号ｆに変換されて位相比較回路８に入
力される。位相比較回路８ではエツジパルスｅで
のこぎり波信号ｆの信号電圧をサンプリングす
る。このサンプリングされた信号ｇは位相誤差に
対応した信号であり、これをローパスフイルタ９
を通して平均化し、VCO１０が発生する同期信
号ｂの位相及び周波数のコントロール信号として
VCO１０に入力する。
次にこの回路の位相誤差信号ｇの発生状況を説
明する。第６図のPCM信号ａのT1期間は、PCM
信号ａに同期信号ｂがロツクしている状態を示し
ている。このときは時刻t1，t2のタイミングでエ
ツジパルスｅによりのこぎり波信号ｆの電圧をサ
ンプリングする。のこぎり波信号ｆの電圧は破線
で示すＯボルトを中心にして（＋）（−）の極性
にのこぎり波電圧が発生している。同期信号ｂが
PCM信号ａにロツクしている。T1期間では時刻
t1及び時刻t2でサンプリングするのこぎり波信号
ｆの電圧はＯボルトであるため、エツジパルスｅ
でのこぎり波信号ｆをサンプリングした時刻t1及
び時刻t2で位相誤差電圧ｇも略Ｏボルトである。
明する。第６図のPCM信号ａのT1期間は、PCM
信号ａに同期信号ｂがロツクしている状態を示し
ている。このときは時刻t1，t2のタイミングでエ
ツジパルスｅによりのこぎり波信号ｆの電圧をサ
ンプリングする。のこぎり波信号ｆの電圧は破線
で示すＯボルトを中心にして（＋）（−）の極性
にのこぎり波電圧が発生している。同期信号ｂが
PCM信号ａにロツクしている。T1期間では時刻
t1及び時刻t2でサンプリングするのこぎり波信号
ｆの電圧はＯボルトであるため、エツジパルスｅ
でのこぎり波信号ｆをサンプリングした時刻t1及
び時刻t2で位相誤差電圧ｇも略Ｏボルトである。
T2の期間はCDのデイスクの回転数が外乱等に
より規定の回転数から10％程度低くなつてPCM
信号ａのパルス幅が変動したところを示してい
る。PCM信号ａの周波数が10％低くなつた場合、
同期信号ｂを発生するVCO１０の出力周波数
（以後fVCOと略す）も10％低くして周波数と位
相を合わせなければならない。位相比較回路８で
はPCM信号ａが10％低くなつたことを検出して
対応した位相誤差信号ｇを出力し、ローパスフイ
ルタ９で平均化したあとVCO１０に加えてfVCO
を低くするように制御をする。しかし、ローパス
フイルタ９の影響によりfVCOの周波数は、急激
には変化できない。このことからfVCOが10％低
くなつてPCM信号ａに同期するまでの時間少な
くとも位相比較回路８はfVCOを低くするための
位相誤差信号ｇを出しつづけるのが望ましい。第
６図のT2期間はPCM信号ａのパルス幅が変動し
ても、ローパスフイルタ９の影響によりfVCCが
しばらくの間一定であると仮定したときの位相誤
差信号ｇの発生状況を示したものである。時刻t2
のタイミングにおいては、PCM信号ａと同期信
号ｂとの位相が一致しているため位相誤差信号ｇ
は略Ｏボルトとなつている。次の時刻t3のタイミ
ングでは、時刻t2と時刻t3のPCM信号ａのパルス
幅が同期信号ｂの３周期から3.3周期に、拡がつ
たとすると時刻t3における位相誤差は、fVCOの
位相に対して （3.3クロツク周期）−（３クロツク周期）／（クロツ
クの周期）×360゜＝3.3TVCO−3TVCO／TVCO×360゜＝10
8゜……(1)式 （但しTVCO＝１／fVCO） の位相差が生じている。この位相誤差の方向を
（＋）方向とする。さらに時刻t4においては時刻
t3での位相差にさらに、(1)式の108゜の位相差が加
わるから合計216゜の位相誤差となり180゜を越える
ため第６図の時刻t4のタイミングに示すように、
位相誤差信号ｇは（−）方向に出力される。この
ようにして時刻t3ないしt7の各タイミングにおけ
る位相誤差は各時刻で順次108゜の位相差が加算さ
れたものとなり、同図の位置誤差信号ｇに示すよ
うな信号が発生する。同図からもわかるように時
刻t3ないしt7の各タイミングにおける位相誤差信
号ｇはほとんど毎回極性が反転している。このこ
とはfVCOを高くすべきか、低くすべきかの制御
信号が一定しないことを示している。故に上記の
ような条件下では、一般にPLL回路は同期信号
ｂをPCM信号ａにロツクすることは困難である
ことを示している。このように、CDデイスクか
ら読み出されたPCM信号を並列信号に変換する
ための同期信号の再生回路は、タンク回路方式で
も、さらに通常のPLL回路方式でも正確な同期
信号の再生が困難である。
より規定の回転数から10％程度低くなつてPCM
信号ａのパルス幅が変動したところを示してい
る。PCM信号ａの周波数が10％低くなつた場合、
同期信号ｂを発生するVCO１０の出力周波数
（以後fVCOと略す）も10％低くして周波数と位
相を合わせなければならない。位相比較回路８で
はPCM信号ａが10％低くなつたことを検出して
対応した位相誤差信号ｇを出力し、ローパスフイ
ルタ９で平均化したあとVCO１０に加えてfVCO
を低くするように制御をする。しかし、ローパス
フイルタ９の影響によりfVCOの周波数は、急激
には変化できない。このことからfVCOが10％低
くなつてPCM信号ａに同期するまでの時間少な
くとも位相比較回路８はfVCOを低くするための
位相誤差信号ｇを出しつづけるのが望ましい。第
６図のT2期間はPCM信号ａのパルス幅が変動し
ても、ローパスフイルタ９の影響によりfVCCが
しばらくの間一定であると仮定したときの位相誤
差信号ｇの発生状況を示したものである。時刻t2
のタイミングにおいては、PCM信号ａと同期信
号ｂとの位相が一致しているため位相誤差信号ｇ
は略Ｏボルトとなつている。次の時刻t3のタイミ
ングでは、時刻t2と時刻t3のPCM信号ａのパルス
幅が同期信号ｂの３周期から3.3周期に、拡がつ
たとすると時刻t3における位相誤差は、fVCOの
位相に対して （3.3クロツク周期）−（３クロツク周期）／（クロツ
クの周期）×360゜＝3.3TVCO−3TVCO／TVCO×360゜＝10
8゜……(1)式 （但しTVCO＝１／fVCO） の位相差が生じている。この位相誤差の方向を
（＋）方向とする。さらに時刻t4においては時刻
t3での位相差にさらに、(1)式の108゜の位相差が加
わるから合計216゜の位相誤差となり180゜を越える
ため第６図の時刻t4のタイミングに示すように、
位相誤差信号ｇは（−）方向に出力される。この
ようにして時刻t3ないしt7の各タイミングにおけ
る位相誤差は各時刻で順次108゜の位相差が加算さ
れたものとなり、同図の位置誤差信号ｇに示すよ
うな信号が発生する。同図からもわかるように時
刻t3ないしt7の各タイミングにおける位相誤差信
号ｇはほとんど毎回極性が反転している。このこ
とはfVCOを高くすべきか、低くすべきかの制御
信号が一定しないことを示している。故に上記の
ような条件下では、一般にPLL回路は同期信号
ｂをPCM信号ａにロツクすることは困難である
ことを示している。このように、CDデイスクか
ら読み出されたPCM信号を並列信号に変換する
ための同期信号の再生回路は、タンク回路方式で
も、さらに通常のPLL回路方式でも正確な同期
信号の再生が困難である。
そこで本発明はこのような従来のPLL回路の
欠点を改良し、第６図のT2期間においても位相
誤差信号ｇが安定して得られるようにしたもので
ある。
欠点を改良し、第６図のT2期間においても位相
誤差信号ｇが安定して得られるようにしたもので
ある。
第７図は本発明による同期信号発生装置の一実
施例のブロツクダイヤグラグで、第５図に示す従
来のPLL回路のブロツクダイヤグラムに、信号
線ｈを加えたものである。この信号線ｈはVCO
１０をエツジパルスｅでリセツトさせるためのも
のである。この信号線ｈが加わつても、各ブロツ
クの基本機能は従来のPLL回路と同じである。
第８図は、第７図に示すブロツクダイヤグラムの
タイムチヤートである。説明の便のため、CDの
デイスクから読み出されるPCM信号ａのパルス
幅は、同期信号ｂの３周期の信号とする。第８図
のT1時間はPCM信号ａと同期信号ｂとが同期し
ており、時刻t1及び時刻2における位相誤差信号
ｇは、略ボルトとなつている。
施例のブロツクダイヤグラグで、第５図に示す従
来のPLL回路のブロツクダイヤグラムに、信号
線ｈを加えたものである。この信号線ｈはVCO
１０をエツジパルスｅでリセツトさせるためのも
のである。この信号線ｈが加わつても、各ブロツ
クの基本機能は従来のPLL回路と同じである。
第８図は、第７図に示すブロツクダイヤグラムの
タイムチヤートである。説明の便のため、CDの
デイスクから読み出されるPCM信号ａのパルス
幅は、同期信号ｂの３周期の信号とする。第８図
のT1時間はPCM信号ａと同期信号ｂとが同期し
ており、時刻t1及び時刻2における位相誤差信号
ｇは、略ボルトとなつている。
本発明の同期信号発生装置ではエツジパルスｅ
でVCO１０を初期値にもどしている。（リセツ
ト）ため、同期信号ｂも初期値にもどる。第８図
では再生クロツク信号ｂの初期値を０（零）とし
設定している。第８図のT1における各波形は、
第６図に示す従来のPLL回路のタイムチヤート
のT1期間における波形と同じである。第８図の
T2期間は第６図のT2期間と同じく、デイスクの
回転が外乱等により規定の回転数から10％低くな
つて、PCM信号ａのパルス幅が同期信号ｂの３
周期から3.3周期に変動しても、ローパスフイル
タ９の影響によりfVCOがしばらくの間一定であ
ると仮定したときの位相誤差信号ｇの発生状況を
示している。時刻t2のタイミングの位相差が０
（零）の点から時刻t3のタイミングまでの位相差
は前記(1)式より108゜であつて、これに対応した位
相誤差信号ｇがのこぎり波信号ｆをエツジパルス
ｅでサンプリングして、第８図に示す如く（＋）
方向のパルスが発生している。ここでのこぎり波
信号ｆの発生は第８図の本発明の実施例では、同
期信号ｂの立上りのタイミングでリセツトしてい
るため、エツジパルスｅでVCO１０が初期状態
にもどされ同期信号ｂが初期状態となつても、位
相比較回路８が、位相誤差信号ｇを得るのにさし
つかえない。時刻t3のタイミングでVCO１０が
初期値にもどる（リセツトされる）ため、時刻t4
のタイミングにおける位相差はやはり108゜にな
る。同様にして時刻t4，t5，t6でも切期値にもど
るので、時刻t5，t6，t7の各タイミングにおける
位相差はやはり108゜になる。このようにして第８
図に示すように位相誤差信号ｇが（＋）方向のみ
発生することになる。
でVCO１０を初期値にもどしている。（リセツ
ト）ため、同期信号ｂも初期値にもどる。第８図
では再生クロツク信号ｂの初期値を０（零）とし
設定している。第８図のT1における各波形は、
第６図に示す従来のPLL回路のタイムチヤート
のT1期間における波形と同じである。第８図の
T2期間は第６図のT2期間と同じく、デイスクの
回転が外乱等により規定の回転数から10％低くな
つて、PCM信号ａのパルス幅が同期信号ｂの３
周期から3.3周期に変動しても、ローパスフイル
タ９の影響によりfVCOがしばらくの間一定であ
ると仮定したときの位相誤差信号ｇの発生状況を
示している。時刻t2のタイミングの位相差が０
（零）の点から時刻t3のタイミングまでの位相差
は前記(1)式より108゜であつて、これに対応した位
相誤差信号ｇがのこぎり波信号ｆをエツジパルス
ｅでサンプリングして、第８図に示す如く（＋）
方向のパルスが発生している。ここでのこぎり波
信号ｆの発生は第８図の本発明の実施例では、同
期信号ｂの立上りのタイミングでリセツトしてい
るため、エツジパルスｅでVCO１０が初期状態
にもどされ同期信号ｂが初期状態となつても、位
相比較回路８が、位相誤差信号ｇを得るのにさし
つかえない。時刻t3のタイミングでVCO１０が
初期値にもどる（リセツトされる）ため、時刻t4
のタイミングにおける位相差はやはり108゜にな
る。同様にして時刻t4，t5，t6でも切期値にもど
るので、時刻t5，t6，t7の各タイミングにおける
位相差はやはり108゜になる。このようにして第８
図に示すように位相誤差信号ｇが（＋）方向のみ
発生することになる。
上記のように本発明の同期信号発生装置によれ
ば従来と同じ条件（PCM信号パルス幅が、再生
クロツク信号ｂの３周期で、PCM信号の周波数
が10％低くなつた時）の下でも安定した位置誤差
信号ｇが得られるため、PCM信号ａに同期信号
ｂを同期させることができる。
ば従来と同じ条件（PCM信号パルス幅が、再生
クロツク信号ｂの３周期で、PCM信号の周波数
が10％低くなつた時）の下でも安定した位置誤差
信号ｇが得られるため、PCM信号ａに同期信号
ｂを同期させることができる。
また、本発明の実施例では、PCM信号ａをデ
ユーテイ比50％のパルスで、パルス幅Ｎを同期信
号ｂの３周期（３クロツク幅）とし、周波数の変
動αを10％としたが次にこのＮとαの許容範囲に
ついて説明する。PCM信号のパルス幅Ｎを位相
に換算すると、 360・Ｎ（ ゜） の位相を持つことになる。ここでパルス幅Ｎが±
α％変動すると、 θ＝±360・Ｎ・α／100（ ゜）……(2)式 の位相変動となる。このときθが＋180゜以上とな
るとPLL制御でPCM信号のパルス幅が（Ｎ＋１）
クロツク幅になるように制御し、θが−180゜以下
になると（Ｎ−１）クロツク幅になるように制御
してしまう。これはPCM信号ａから作られるエ
ツジパルスｅがのこぎり波信号ｆで制御される範
囲を越えて隣ののこぎり波に移つてしまうためで
ある。従つて、(2)式よりＮとαの積が −50＜Nα＜＋50 ……(3)式 の範囲にあるときは、本発明の回路の位相誤差信
号ｇは安定した出力を出す。なお、デユーテイ比
が50％ではないPCM信号から作られたエツジパ
ルスの最大のパルス間隔をN′とすると、 −50＜N′α＜＋50 ……(4)式 となることも明らかである。このことは(4)式の条
件さえ満たせば、第８図に示すように、PCM信
号ａのエツジ部分で毎回パルスを作る必要はな
く、必要に応じてPCM信号の立上り（又は立下
り）のときだけエツジパルスを発生させてもよ
く、また、PCM信号のエツジのＭ回（Ｍは整数）
おきにエツジパルスを発生させ、あるいはランダ
ムにエツジパルスを発生することによつても、位
相誤差出力を安定に得る事が可能である。
ユーテイ比50％のパルスで、パルス幅Ｎを同期信
号ｂの３周期（３クロツク幅）とし、周波数の変
動αを10％としたが次にこのＮとαの許容範囲に
ついて説明する。PCM信号のパルス幅Ｎを位相
に換算すると、 360・Ｎ（ ゜） の位相を持つことになる。ここでパルス幅Ｎが±
α％変動すると、 θ＝±360・Ｎ・α／100（ ゜）……(2)式 の位相変動となる。このときθが＋180゜以上とな
るとPLL制御でPCM信号のパルス幅が（Ｎ＋１）
クロツク幅になるように制御し、θが−180゜以下
になると（Ｎ−１）クロツク幅になるように制御
してしまう。これはPCM信号ａから作られるエ
ツジパルスｅがのこぎり波信号ｆで制御される範
囲を越えて隣ののこぎり波に移つてしまうためで
ある。従つて、(2)式よりＮとαの積が −50＜Nα＜＋50 ……(3)式 の範囲にあるときは、本発明の回路の位相誤差信
号ｇは安定した出力を出す。なお、デユーテイ比
が50％ではないPCM信号から作られたエツジパ
ルスの最大のパルス間隔をN′とすると、 −50＜N′α＜＋50 ……(4)式 となることも明らかである。このことは(4)式の条
件さえ満たせば、第８図に示すように、PCM信
号ａのエツジ部分で毎回パルスを作る必要はな
く、必要に応じてPCM信号の立上り（又は立下
り）のときだけエツジパルスを発生させてもよ
く、また、PCM信号のエツジのＭ回（Ｍは整数）
おきにエツジパルスを発生させ、あるいはランダ
ムにエツジパルスを発生することによつても、位
相誤差出力を安定に得る事が可能である。
さらには、(4)式の制限を多少越える瞬間があつ
たとしても、平均的な位相誤差出力を安定した極
性に保つように回路を構成することも可能であ
る。
たとしても、平均的な位相誤差出力を安定した極
性に保つように回路を構成することも可能であ
る。
以上、本発明による同期信号発生装置をCDへ
応用した実施例として主に説明を行なつたが、こ
れ以外に磁気テープを使用したデジタルオーデイ
オ機器等（たとえば回転ヘツド方式PCMプレー
ヤーやコンパクトカセツトPCMプレーヤー）の
テープから読み出されたPCM信号からの同期信
号再生に適用できる。また、磁気デイスクや磁気
デイスクを応用した光書き込み、光読み出しによ
る光磁気デイスクのPCM信号からの同期信号再
生にも適用できる。
応用した実施例として主に説明を行なつたが、こ
れ以外に磁気テープを使用したデジタルオーデイ
オ機器等（たとえば回転ヘツド方式PCMプレー
ヤーやコンパクトカセツトPCMプレーヤー）の
テープから読み出されたPCM信号からの同期信
号再生に適用できる。また、磁気デイスクや磁気
デイスクを応用した光書き込み、光読み出しによ
る光磁気デイスクのPCM信号からの同期信号再
生にも適用できる。
第１図は直並列変換回路の原理ブロツクダイヤ
グラム、第２図は第１図のタイムチヤート、第３
図は従来の同期信号発生装置を示すブロツク図、
第４図は第３図のタイムチヤート、第５図は
PLL回路による従来の同期信号発生装置を示す
ブロツク図、第６図は第５図のタイムチヤート、
第７図は本発明による同期信号発生装置を示すブ
ロツク図、第８図は第７図のタイムチヤートであ
る。 １……同期信号発生装置、２……シフトレジス
タ、３，６……波形整形回路、４……微分回路、
５……タンク回路、７……エツジ検出回路、８…
…位相比較回路、９……ローパスフイルタ、１０
……VCO（電圧制御発振器）、１１……のこぎり
波発生回路。
グラム、第２図は第１図のタイムチヤート、第３
図は従来の同期信号発生装置を示すブロツク図、
第４図は第３図のタイムチヤート、第５図は
PLL回路による従来の同期信号発生装置を示す
ブロツク図、第６図は第５図のタイムチヤート、
第７図は本発明による同期信号発生装置を示すブ
ロツク図、第８図は第７図のタイムチヤートであ
る。 １……同期信号発生装置、２……シフトレジス
タ、３，６……波形整形回路、４……微分回路、
５……タンク回路、７……エツジ検出回路、８…
…位相比較回路、９……ローパスフイルタ、１０
……VCO（電圧制御発振器）、１１……のこぎり
波発生回路。
Claims (1)
- １ 入力されたPCM信号から同期したクロツク
信号を発生すべく構成された同期信号発生装置に
おいて、PCM信号のエツジを検出するエツジ検
出回路と、該エツジ検出回路から得られたエツジ
パルスとのこぎり波発生回路からの信号とを入力
する位相比較器と、該位相比較器からの位相誤差
信号を入力するローパスフイルタと、該ローパス
フイルタの出力信号にもとづいて同期信号を発生
する電圧制御発振器とを備え、上記のこぎり波発
生回路は該電圧制御発振器から得られた同期信号
によりのこぎり波を発生するとともに上記エツジ
パルスが上記電圧制御発生器にリセツト信号とし
て入力されることを特徴とする同期信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944144A JPS5944144A (ja) | 1984-03-12 |
| JPS645782B2 true JPS645782B2 (ja) | 1989-01-31 |
Family
ID=15604510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155373A Granted JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944144A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318848A (ja) * | 1987-06-22 | 1988-12-27 | Furuno Electric Co Ltd | 同期信号発生回路装置 |
-
1982
- 1982-09-07 JP JP57155373A patent/JPS5944144A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5944144A (ja) | 1984-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4397011A (en) | Apparatus for reproducing disc record | |
| US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| US5666341A (en) | Data detection apparatus | |
| US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
| TW393763B (en) | Disk reproduction device and data slicing circuit | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JPS645782B2 (ja) | ||
| US4862299A (en) | Clock signal regenerator | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPH0249573B2 (ja) | ||
| JPS6260747B2 (ja) | ||
| JP3311428B2 (ja) | トラック追従制御方法 | |
| JPS60195778A (ja) | デイジタル情報復調装置 | |
| KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
| JPH02156476A (ja) | ディスク記憶装置用ディジタル再生方法及び装置 | |
| SU1081653A1 (ru) | Устройство дл записи и воспроизведени цифровой информации на магнитном носителе | |
| JPS60195781A (ja) | デイジタル情報復調装置 | |
| JPH0450673B2 (ja) | ||
| JPH0247653Y2 (ja) | ||
| JPH0465470B2 (ja) | ||
| JPS6217307B2 (ja) | ||
| JPS6258067B2 (ja) | ||
| JPS62189629A (ja) | ダビング装置 | |
| JPH0136172B2 (ja) |