JPH02185131A - カウンタ装置 - Google Patents

カウンタ装置

Info

Publication number
JPH02185131A
JPH02185131A JP1005607A JP560789A JPH02185131A JP H02185131 A JPH02185131 A JP H02185131A JP 1005607 A JP1005607 A JP 1005607A JP 560789 A JP560789 A JP 560789A JP H02185131 A JPH02185131 A JP H02185131A
Authority
JP
Japan
Prior art keywords
initial value
circuit
counter
input terminal
counter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005607A
Other languages
English (en)
Inventor
Masahiko Naruse
成瀬 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1005607A priority Critical patent/JPH02185131A/ja
Publication of JPH02185131A publication Critical patent/JPH02185131A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例(第2図〜第4図) 発明の効果 〔概要〕 本発明はカウンタ装置に関し、 セレクタ回路を用いることなく、第1の初期値とこれと
は異なる第2の初期値を設定し動作するカウンタ装置を
従供することを目的とし、第1の初期値と、この初期値
と異なる第2の初期値で動作するカウンタ装置において
、複数の入力設定端子を具備するカウンタ回路と、第1
のパルスまたはキャリーアウトパルスによりロード信号
を出力するロード信号出力手段を設け、カウンタ回路の
入力設定端子の少なくとも1つを固定値に設定し、第1
のパルスによって前記入力設定端子と異なる入力設定端
子に設定値を付加するように構成する。
(産業上の利用分野〕 本発明はカウンタ装置に係り、特に第1の初期値と、こ
の第1の初期値とは異なる第2の初期値で動作すること
が出来るカウンタ装置に関する。
〔従来の技術〕
例えばディジタル回線を用いた伝送路においては、伝送
されるフレーム信号のデータを得る場合など、フレーム
信号の先頭を検知するためにフレームカウンタを用いる
。このような場合に用いられるカウンタ装置においては
、通常フレームパルスが入力した場合の初期値と、フレ
ーム内サイクルを指示するためのカウンタ装置のキャリ
ーアウト後の初期値とは一致しない。
このように第1の初期値と、この第1の初期値と異なる
第2の初期値で動作するカウンタ装置においては、従来
、第5図に示すようにカウンタ装置内にセレクタ回路を
内蔵させて、該セレクタ回路に各々の初期値を印加して
、カウンタ回路に入力設定する初期値を選択する方式を
とっていた。
第5図にもとすきその一例を説明する。
従来のカウンタ装置は、複数の入力端子りを有するカウ
ンタ回路lと、フレームパルス及びキャリーアウトパル
スが入力されるオア回路2と、フレームパルスの初期値
aとこれと異なる値のキャリーアウトパルスの初期値す
が予め印加しであるセレクタ回路4とが図の如く結線さ
れて構成されている。
このカウント装置にフレームパルスが入力すると、セレ
クタ回路4の制御端子a′にもこれが入力され、これに
より第1の初期値aを選択出力し、カウンタ回路1がこ
の第1の初期値aに設定される。そしてキャリーアウト
パルスがセレクタ回路4の制御端子b′に入力すると第
2の初期値すを選択出力してカウンタ回路1を第2の初
期値に設定する。
〔発明が解決しようとする課題〕
ところが、上記のように従来のカウンタ装置においては
、必ずセレクタ回路4が必要であり、このセレクタ回路
4がカウンタ装置においてハード規模では無視出来ない
大きさを占める。
従って、本発明の目的は、セレクタ回路を使用せずに、
このような動作を行うカウンタ装置を従供するものであ
る。
〔課題を解決するための手段〕
上記目的を達成するため、本発明では、第1図に示すよ
うに、カウンタ回路1の入力端子の少なくとも1つ、例
えばAを固定値、例えばrl、に設定し、カウンタ回路
1のロード信号りとしてオア回路2の出力信号を使用す
る。オア回路2は、フレームパルスまたはキャリーアウ
トパルスが入力され、ロード信号りを出力する出力部と
して動作する。
またフレームパルスはカウンタ回路1の特定入力端子、
例えばCに入力される。
〔作用〕
フレームパルスが入力されると、カウンタ回路1はその
固定値が入力される特定端子Aとフレムパルスが入力さ
れる特定端子Cとによって決まる第1の初期値にロード
され、カウンタ回路1はこの初期値によって動作を開始
する。
カウンタ回路1がキャリーアウトすると、キャリーアウ
トパルスは、オア回路2に入力される。
今度はカウンタ回路1は、特定端子Aに入力される固定
値のみによって設定される第2の初期値にロードされ、
これを初期値としてカウンタ回路1が動作することにな
る。
〔実施例〕
本発明の実施例を第2図〜第4図によって詳細に説明す
る。
(1)第1実施例(第2図) 4ビツト構成のカウンタ回路lにおいて、第1の初期値
としてフレームパルスの初期値を数値「5」、第2の初
期値として、キャリーアウト後の初期値を数値rlJと
設定した場合について説明する。
第2図において、第1図と同一符号は同一部分を示す。
この場合、最下位ピッ) (LSB)を入力端子Aとす
れば、入力端子Aを「l」に固定し、フレムパルス(H
レベル)をオア回路2及び入力端子Cに印加する。
最初に、フレームパルスが入力されると、カウンタ回路
1の入力端子Cが「1」となりまた入力端子Aは「1」
に固定されているので、初期値として「0IO1」がロ
ードされ、カウンタ回路lはこの初期値によって動作を
開始する。
次にカウンタ回路1がキャリーアウトすると、キャリー
アウトパルスはオア回路2に入力されるのみである。従
ってキャリーアウト後のカウンタ回路Iは入力端子Aに
入力される「1」のみによって「0001」と設定され
、これによって動作を開始することになる。
(2)第2実施例〔第3図) 4ビツトのカウンタ回路lにおいて、フレームパルスの
初期値を数値「3」、キャリーアウト後の初期値を数値
「2」と設定した場合について説明する。
第3図において、第1図と同一符号は同一部分を示す。
この場合LSBを入力端子Aとすれば、入力端子Bを「
1」に固定し、フレームパルス(1ルベル)を入力端子
Aにも印加する。
まず、フレームパルスが入力されると、カウンタ回路1
の入力端子Aがrl、となり、初期値としてrooll
」がロードされ、カウンタ回路lはこの初期値によって
動作を開始する。
次にキャリーアウトした場合、キャリーアウトパルスは
オア回路2に入力されるのみであるから、キャリーアウ
ト後のカウンタ回路1の初期値は、入力端子Bに入力さ
れるrl、のみによって、roolo」と設定される。
これによってカウンタ回路1は動作を開始する。
(3)第3実施例(第4図) 4ビツトのカウンタ回路lにおいて、フレームパルスの
初期値を数値「5」、キャリーアウト後の初期値を数値
「2」と設定した場合について説明する。
第4図において、第1図と同一符号は同一部分、3はイ
ンバータを示す。
この場合、入力端子A、Cと入力端子Bは常に反転スる
。そこで、フレームパルス(Hレベル)を入力端子A、
B、Cに印加するが、入力端子Bにはインバータ3を介
して印加するようにする。
フレームパルスが入力されると、カウンタ回路1の入力
端子A、CがrlJとなり、入力端子Bは「0」となる
ので、初期値としてrololJがロードされる。従っ
てカウンタ回路1はこの初期値によって動作を開始する
次にキャリーアウトした場合、キャリーアウトパルスは
オア回路2に入力されるのみであるから、カウンタ回路
1の初期値は「0010」とロードされ、カウンタ回路
1はこの初期値によって動作を開始する。
なお、上記各実施例では、4ビツトのカウンタ回路を有
するカウンタ装置について説明したが、本発明はこれに
限られるものではなく、他のビット数を有するカウンタ
回路も適用できることは云うまでもない。
〔発明の効果〕
本発明によれば、セレクタ回路を用いることなく、異な
る複数の初期値を設定し、動作するカウンタ装置を提供
することが出来、カウンタ装置のハード規模の削減、即
ち装置の小型化を図ることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の第1実施例の構成ブロック図、第3図
は本発明の第2実施例の構成ブロック図、第4図は本発
明の第3実施例の構成ブロック図、第5図は従来例の構
成ブロック図である。 1−・−カウンタ回路、 2−・−オア回路、 3− インバータ、 4−セレクタ回路。

Claims (1)

  1. 【特許請求の範囲】 第1の初期値と、この初期値と異なる第2の初期値で動
    作するカウンタ装置において、 複数の入力設定端子を具備するカウンタ回路(1)と、 第1のパルスまたはキャリーアウトパルスによりロード
    信号を出力するロード信号出力手段(2)を設け、 カウンタ回路の入力設定端子の少なくとも1つを固定値
    に設定し、第1のパルスによって前記入力設定端子と異
    なる入力設定端子に設定値を付加するようにしたことを
    特徴とするカウンタ装置。
JP1005607A 1989-01-12 1989-01-12 カウンタ装置 Pending JPH02185131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005607A JPH02185131A (ja) 1989-01-12 1989-01-12 カウンタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005607A JPH02185131A (ja) 1989-01-12 1989-01-12 カウンタ装置

Publications (1)

Publication Number Publication Date
JPH02185131A true JPH02185131A (ja) 1990-07-19

Family

ID=11615892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005607A Pending JPH02185131A (ja) 1989-01-12 1989-01-12 カウンタ装置

Country Status (1)

Country Link
JP (1) JPH02185131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535007A1 (de) * 1994-09-30 1996-04-11 Ando Electric Zählschaltung mit Ladefunktion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141223A (ja) * 1984-12-13 1986-06-28 Nec Corp 誤りパルス発生回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141223A (ja) * 1984-12-13 1986-06-28 Nec Corp 誤りパルス発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535007A1 (de) * 1994-09-30 1996-04-11 Ando Electric Zählschaltung mit Ladefunktion
US5600695A (en) * 1994-09-30 1997-02-04 Ando Electric Co., Ltd. Counter circuit having load function
DE19535007C2 (de) * 1994-09-30 1998-04-30 Ando Electric Zählschaltung mit Ladefunktion

Similar Documents

Publication Publication Date Title
EP0017091B1 (en) Two-mode-shift register/counter device
JPH02185131A (ja) カウンタ装置
KR840006269A (ko) 단일동축도선을통해수신되는데이타비트스트림의동기화장치
JPS61276071A (ja) 画像処理装置
JPS5685127A (en) Digital signal processor
JP2890660B2 (ja) ビット選択形出力ポート及び出力装置
KR100261183B1 (ko) 계수기
JP2757714B2 (ja) フレームパルス生成回路
JPH04257024A (ja) 開平器
JPH0555883A (ja) タイマ回路
JPH04195423A (ja) 乗算器
JPS59128464A (ja) 半導体集積回路のテスト入力回路
JPS5654538A (en) Communication controller
JPH03164852A (ja) 集積回路
JPH04370853A (ja) 縦/横変換回路
JPS6317491A (ja) アトリビユ−ト制御回路
JPH04332029A (ja) マルチチャンネルアナライザ
JPH06276248A (ja) データフォーマット変換器
JPS6013574B2 (ja) シフト演算回路
JPS5562373A (en) Logic circuit test unit
JPH10290156A (ja) 多段カウンタの試験回路
JPS58189735A (ja) 数値演算装置
JPH075279A (ja) タイマー回路
JPH0348520B2 (ja)
JPH03154138A (ja) アドレス制御装置