JPH02165674A

JPH02165674A - 光受感ドット信号増幅を伴う光受感装置

Info

Publication number: JPH02165674A
Application number: JP1276187A
Authority: JP
Inventors: Jean-Luc Berger; ジーン‐ル　ベージャ
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1988-10-25
Filing date: 1989-10-25
Publication date: 1990-06-26
Anticipated expiration: 2014-01-06
Also published as: DE68907017T2; JP2844733B2; US4980546A; EP0367650A1; EP0367650B1; FR2638286B1; FR2638286A1; DE68907017D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の分野〕この発明は、光受感ドツトのレベルで信号増幅が行なわ
れるソリッドステート光受感装置に関する。この発明は
特に、これらの光受感ドツトの作動品質を向上し、その
用途の適用範囲の拡大を可能にする光受感ドツトの新装
置に関する。

〔先行技術の説明〕

光受感セルを線形検知器、またはアレイ等をマトリック
ス配置にして光受感マトリックスを形成するソリッドス
テート光受感装置は共通的に用いられる実用技法である
。光受感マトリックスは行導体システムと列導体システ
ムとを備える。行導体と列導体のそれぞれの交点に光受
感アセンブリまたは光受感セル（以下これを光受感ドツ
トと呼ぶ）が存在する。従って光受感ドツトは列と行の
両方で組織される。標準的な形態では光受感ドツトは行
導体と列導体との間に接続されている。

それぞれの光受感ドツトは、１個以上の光受感エレメン
ト、例えばフォト・ダイオード、またはフォトトランジ
スタ等の可視または近可視光子に感ずるエレメントを有
する。この光子は電荷に変換されて電気的キャパシタに
蓄えられる。このキャパシタは、光受感ドツト自体のキ
ャパシタまたは付属の補助キャパシタの何れかで構成さ
れる貯蔵キャパシタを形成している。読み取り装置は貯
蔵キャパシタの電気的状態を間合わせにより、信号を形
成している電荷を信号増幅の方へ運ぶのに使用され得る
。

最も標準的な形態では、光受感ドツトは、光受感エレメ
ント、例えばフォトダイオードをＭＯＳ型トランジスタ
と直列接続し、上記のトランジスタにスイッチ機能だけ
を持たせているもので形成される。

第１図は、在来手法の光受感ドツトのマトリックスの中
の１個のドツトの図面を示している。このマトリックス
は一定数の行と列を有し、それぞれの光受感ドツトＰｉ
ｊは、行Ｌｉのｉ番目と列Ｃｊのｊ番目との交点に存在
する。

行ＬＬは水平に向かっている行導体の形を取り、列Ｃｊ
は垂直に向いている導体Ｃｊの形を取っている。光受感
ドツトは、例えばＭＯＳ型のトランジスタＴｉｊによっ
て列導体に接続されているフォトダイオードＤｉｊを有
する：この例ではフォトダイオードのカソードはアース
に接続され、そのアノードはトランジスタのドレインに
接続され、そのソースは列導体に接続され、トランジス
タのゲートが行導体に接続されている。光は、周期的に
予充電されるフォトダイオードによってピックアップさ
れ、トランジスタを用いて読み出される。行の選択また
はアドレスはその行に、従ってトランジスタのゲートに
加えられトランジスタを“ＯＮ”にするパルスによって
行なわれる。次いで、信号（電荷の形で）は列導体内を
流れて積分増幅器Ａｊで積分される。

ソリッドステート光受感マトリックスの製作を単純化す
る観点で、上記のスイッチ機能を満たす既知の方法は、
トムソンーセーエスエフにより１９８６年１０月９日に
申請された、フランス特許申請第８０１４０５８号公布
第２６０５１６６号に述べられている様に、光受感エレ
メントと直列に取付けられているダイオードを用いる。

この特許申請は、それぞれの光受感ドツトが相互にひつ
くり返し、即ち導電方向が逆になる様にして直列接続さ
れた２個のダイオードで形成されているソリッドステー
ト光受感装置について述べている。第一のダイオードは
行導体に、第二のダイオードは列導体に接続される。こ
の特許申請はさらに、この光受感装置と、読み出し行が
アドレスされた時に上記の二つのダイオードの中の一つ
を「閉」スイッチとして働き、電荷の通路を開いて信号
増幅器への信号を形成する読み出し方法を述べている。

これらの型の光受感ドツトの読出しによって生ずる主要
問題の一つは、電気容量の値が過度に大きくなるという
ことである。それぞれの光受感エレメントのこの容量は
列導体に加えられ、このエレメントが接続されている読
み出し増幅器に加えられて信号対雑音比の劣化を生ずる
。

この型の光受感ドツトによって現われるもう一つの欠点
は、“スミアリング°゛として知られている。即ち与え
られた列電極に接続されている光受感ドツトから来る信
号と同じ列電極に接続されているその他のすべての光受
感ドツトの信号との間のクロス・インタフェアレンスで
ある。

これらの光受感装置の性能特性を改善するために、最近
光受感ドツトの新しい構造が提案された。その場合、集
められた光電荷は直接読み出されずに電圧または電流を
変調する。この場合、光受感ドツトそのもののレベルで
信号の増幅が伴われるものと想定されている。

光受感ドツトの後者の型の実施例は、ＩＥＥＥの＆″Ｔ
ｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄ
ｅｖｉｃｅ　　、ｖｏＬ、３５Ｎｏ、　５．１９８８．
５月ＰＰ、　６４６〜６５２に発表されている。

この実施例では検出と増幅はジャンクシ３ン電界効果ト
ランジスタ（Ｊ　ＦＥＴ）によってまかなわれている。

もう一つの実施例は、ＩＥＤＭ刊行″Ｔｅｃｈ、　Ｄｉ
ｇ”。

１９８６、１２月ＰＰ、　３５３〜３５６に発表されて
いる。この刊行物に述べられているアセンブリは、増幅
機能と検出機能とに共通なトランジスタを用いる。但し
、このトランジスタはＭＯＳトランジスタと類似の型の
もので、このトランジスタに関しては、注記で検出機能
を果すことができるとして区別をしている。

これ等の二つの実施例は、なかんづく、次の欠点を有す
る：ａ）Ｊ　ＰＥＴ　トランジスタを用いる実施例に対して
−ＪＦＥＴの技術は比較的に複雑で、従って高価となる
。薄膜型技術手法で実行することが出来ない。

−単結晶シリコンの使用が要求されるので、アモルファ
ス・シリコンの使用できるアセンブリに比して、光受感
ドツトの実施例は広い面積の光受感装置を作ることが出
来ないと言う欠点がある。

広面積光受感装置は、例えば４０ｃｍＸ　４０ｃｍの広
面積表面画像検知器が特に役に立つＸ線画像検知用とし
て際立って使用される（放射能画像の検出用として知ら
れており、Ｘ線を光子に変換するために光受感マトリッ
クスにシンチレーション・スクリーンを付加すれば充分
である）。

ｂ）　ＭＯＳトランジスタと似た型のトランジスタを使
用する第二実施例に対してニーこの実施例は、上に述べたものと同じ欠点、即ち、複
雑な技法、及び上述の欠陥と同じ欠陥を導く単結晶シリ
コンを使用しなければならない事である。更に、この第
二の実施例はスミアリング効果が防止されないと言う欠
点を有する。

［発明の要約］この発明はソリッドステート型装置、それぞれの光受感
ドツトの信号を、上記の欠点を示すことなく増幅できる
新しい方法で配置された光受感ドツト及び更に暗電流の
削減ならびにより良い量子収量を得ることを可能にする
光受感ドツトに関する。

この発明は、増幅トランジスタを含む光受感ドツトの新
型式に関し、同型式はりニアアレイ型光受感装置及び、
増幅トランジスタとして単結晶シリコンを使用する平均
的または小面積型装置、あるいは、製作用として非結晶
シリコンを使用する広面積光受感装置の新型式に関し、
なかんづくそれぞれの光受感ドツトのレベルに配置され
る増幅トランジスタの新型式に関する。

この発明によれば、１個以上の列導体と交叉する１個以
上の行導体、実質的に行導体と列導体のそれぞれの交叉
点に形成される光受感ドツトから成り、光受感ドツトが
直列結合されている１個以上の第一ダイポール・エレメ
ントと第二ダイポール・エレメントからなり、少なくと
もその中の一つが光受感エレメントで、二つのダイポー
ルの会合点または会合ゾーンが浮動電位点を形成し、こ
こに光受感ドツトが曝された光によって発生した電荷が
蓄積され、さらに第一ダイポールは、その端末または浮
動電位点の反対側のポールで行導体に接続し、更に装置
がトランジスタ型のトリポールエレメントでその第一ポ
ールは制御ゲートを形成し、その制御ゲートは浮動電位
点に接続され、上記トランジスタの第二ポールは列導体
に接続され、トランジスタの第三ポールは同時に一方で
は電源に他方では、第二ダイポールのポールまたは後者
の端末、浮動電位点の反対側で第二ポールに接続される
。

（実施例）第２図は光受感ドツト、Ｐｌ、Ｐ２．・・・、　Ｐｌの
マトリックス２を有する光受感装置１の結線図を示して
いる。記載されている非制限例において、光受感ドツト
Ｐ１〜Ｐ９の数は、第２図を単純化するために３ｘ３マ
トリツクス・アセンブリに対応して９個に限定されてい
る。マトリックス２は行導体、Ｌ、〜Ｌ３と列導体Ｆ、
−Ｆ、を有し、それぞれの型の導体数は３に限定されて
おり、第２図の例の場合には、９個の光受感ドツトだけ
が示される。但し、発明の精神としては、このマトリッ
クス・アセンブリは、遥かに大きい容量、例えば特に４
０ｃｍＸ４０ｃｍ、オーダの寸法の表面検知器を得るた
めにｚ、　ｏｏｏ行導体と２．０００列導体上用いて数
１００万ドツトの遥かに大きな容量を備えることができ
る。

実際上及び標準的な手法で光受感ドツトｐ、−ｐ。

はそれぞれ行導体り、〜Ｌ３、と列導体Ｆ、〜Ｆ３の交
点に形成される。

この発明の特性に従って、それぞれの光受感ドツトｐ、
−ｐ、は二つのダイポール・エレメントを有し、その中
の１個以上が光受感エレメントで、トランジスタＴで形
成されるトリポールエレメントを含む。例えば、第二光
受感ドツトＰ２を取上げると、その材料構造は、第一行
導体Ｌ８と第二列導体Ｆ２との間の実質的交点に作られ
、それぞれの光受感ドツトＰ１〜Ｐｅは、第２ダイポー
ル・エレメント５と直列接続されている第一ダイポール
・エレメント４を有する。二つのダイポール・エレメン
ト４及び５の会合点または会合ゾーンは浮動電位Ａの点
を形成する。前に示されている様に、二つのダイポール
４，５の何れか一方または両方が光受感性を有する。

発明の第一バージョンでは、二つのダイポールエレメン
ト４．５は、それぞれＤａ及びＤｂで形成され、その中
の少な（とも片方、例えば第一ダイオードＤａがフォト
ダイオードである。第一ダイオードＤａが第二ダイオー
ドＤｂよりも大きな面積、例えば１０倍の面積を有する
ものとすると、これらのダイオードＤａ、　Ｄｂのキャ
パシタンス（図には示されていない）はこれらのダイオ
ードが逆バイアスされた時に、第一ダイオードＤａのキ
ャパシタンスが第２ダイオードＤｂのキャパシタンスよ
り大きくなる。更に注意すべき事は、この第一形態の例
では、二つのダイオードＤａ、　Ｄｂが直列に、相互に
逆極性接続されていることである。ここで述べられてい
る非制限例では、第一ダイオードＤａの主機能は光検知
で、第二ダイオードＤｂは、光受感ドツトＰ２が可視光
または近可視光の放射（図には示されていない）に曝さ
れている間に発生した電荷を蓄えている浮動電位点Ａの
電位を復帰する様設計されている。言う迄もなく、もし
第二ダイオードＤｂもフォトダイオードである場合には
、そのフォトダイオードの発生した光電荷もまた浮動電
位点Ａに蓄えられることになる。第一ダイポール４のポ
ール６、浮動電位点Ａの反対側、即ち、この例では第一
ダイオードＤａのカソードが第一導体Ｌｌに接続される
。そして第二ダイオードＤｂのカソード（７）は、電源
電圧Ｖが供給されている電源導体８に接続される。言う
迄もなく、二つのダイオードＤａ、　Ｄｂはその導電方
向を逆にして接続されることができる０例えば、以下で
更に明確に説明される様に、電圧バイアスと読み取りパ
ルスバイアスを逆にする。

第２図の非制限説明例では、トリポールＴはＮチャネル
の例としてＭＯＳ型トランジスタとして示されているが
Ｔトランジスタはまたジャンクシ・ヨン電界効果トラン
ジスタであることもでき、この二つの型の何れであって
もＩＣ型または薄膜型トランジスタで、即ち単結晶シリ
コンを用いたものもアモルファス・シリコンを用いたも
のも、遜色なしに使用でき、後者の場合には広い面積が
容易に作られると言う利点がある。更にトランジスタＴ
はバイポーラ型トランジスタであっても良いことに注意
する必要がある。

トランジスタＴの第一の機能は、光受感ドツトＰ２の読
み出しの間は浮動電位点Ａに蓄えられている電荷によっ
て形成されている有用信号を増幅しなければならない。

その第二機能は、その増幅した信号を接続されている列
導体へ移すことである。この目的で、トランジスタＴの
制御ゲートＧ（このゲートＧはトリポールＴの第一ポー
ルとなっている）が浮動電位点Ａに接続されている。更
にトランジスタＴのドレインＤｒ　（このドレインＤｒ
はトリポールの第二ポールをなっている）が電源導体８
、即ち第二ダイオードＤｂのカソード７として同じ電源
電圧に接続されている。最後に、トランジスタＴのソー
スＳ（このソースＳはトリポールＴの第三ポールとなっ
ている）が列導体Ｆ２に接続されている。

それぞれの光受感ドツトＰ１〜Ｐ、は、今説明した第二
光受感ドツトと同様な方法で形成されている。

ｉ並立差が標準となっている方法で、行導体Ｌ１〜Ｌ、
は、この行に接続されている光受感ドツトｐ、−ｐ、を
読出す観点でそれぞれの行り、−Ｌ、に順にアドレスを
与える論理回路シフトレジスタ１１を目立つ様に含んで
いる行アドレス装置１０に接続されている。このレジス
タ１１は、読取りパルスＩＬ、及び復帰パルスＩＲ（第
２図には示されていない）と呼ばれているパルス電圧ｖ
Ｌを行導体から行導体へと移し、他のアドレスされてい
ない行導体を直流電源電圧ｖ０゜に関して負になってい
る基準電圧Ｖ、Ｉに保つ様に制御する。パルスＩＬ、　
ＩＲは、その第一出力１５が静止電圧ｖＲに接続され、
第二出力１６がゲート装置１７に接続されているパルス
電圧発生器１４に接続され、シフトレジスタ１１の制御
に従ってゲート装置１７を介してパルスＩＬ、　ＩＲを
行導体Ｌ　Ｉ−Ｌ　ｓに送る。

更に、非制限例として示されている実施例ではそれぞれ
の列導体Ｆ１〜Ｆ３は、積分器として取付けられている
作動増幅器６１〜Ｇ３の負入力“−°゛に積分キャパシ
タＣＬ、−ＣＬ、を介して接続される。それぞれの積分
キャパシタは増幅器Ｇ、〜Ｇ３の負入力”とこの増幅器
の出力ＯＦＩ、ＯＦ２．ＯＦ３の間に取付けられている
。増幅器６１〜Ｇ３の第二人力即ち正入力“十”は、そ
れぞれの列導体Ｆ、〜Ｆ３に従ってそれぞれのトランジ
スタＴのそれぞれのソースＳに加えられる列基準電圧Ｖ
。に接続される。この非制限例においては、列基準電圧
ｖ０はアース即ち０ボルドで、行アドレス装置の休止電
圧ｖ８と等しくなるであろう。

それぞれの積分増幅器Ｇ、−Ｇ、は、積分キャパシタＣ
Ｌ＋〜ＣＬ３と並列に取付けられている復帰スイッチェ
、〜工、を含んでいる。第２図では、スイッチ１１〜Ｉ
３はスイッチとして記されているが、標準手法としては
、トランジスタ、例えばＭＯＳ型でリセット記号（図に
は示されていない）で制御される事は言うまでもない。

増幅器Ｇ、〜Ｇ３の出力ＯＦ＋〜ＯＦｇは、例えば並列
入力と直列出力（Ｓｌ）を備えたＣＣＤ　　（電荷結合
装置）型のシフトレジスタで構成されているアナログデ
ータ捕捉装置を含む読出し多重化回路２０に接続される
。この様にして、標準的な方法でアナログデータ捕捉装
置は、１本の同じ行導体り、〜Ｌ３に接続されているす
べての光受感ドツトを読出すステージで増幅器Ｇ＋〜Ｇ
、によって積分された電荷に対応する信号（図には示さ
れていない）を直列に出力することができる。言う迄も
な（、これもまた標準的な手法で、一つの列導体当り１
個ずつの積分増幅器を用いることな（、列導体信号の多
重化を行なうことができる。この場合、相次ぐ複数個の
列導体は、１９８６年１月２０日付でトムソンーセーエ
スエフの名で申請されているフランス特許申請８６．０
０７１６号及び１９８６年４月３０日申請の第８６、０
０３３４号に述べられている多重化回路を用いて、１個
の同じ積分増幅器に時間的に順に接続される。これらの
特許申請は、ソリッドステート光受感マトリックスに関
し、さらに行アドレス手段ならびにこれらのマトリック
スの制御ならびに作成法に関して述べている。

発明の精神において、光受感ドツトＰ１〜Ｐ、は第２図
の例とは異なった手法でも作られ得ることに着目されな
ければならない。

第３図は、非制限例として、光受感ドツトＰ、〜Ｐ９の
第二バージョンを示している。説明を単純化するために
、第３図の例では、第一行導体り、と第二列導体Ｆ２の
交点に位置している第二光受感ドツトＰ２だけを表して
いる。

このバージョンに対しては、第一ダイポール４は絶縁キ
ャパシタＣＬで形成されている。即ち第２図と比べて第
一ダイオードＤａがキャパシタで置き換えられている。

絶縁キャパシタＣｉは標準キャパシタで差支えない。こ
の場合、第二ダイオードＤｂは、光検知エレメントと、
切り換えエレメント即ち浮動電位点Ａの電位を復帰させ
るためのスイッチとの２重の機能を果す。次いで、絶縁
キャパシタＣＬは、ｄｃモードで、浮動電位点Ａを絶縁
する単独機能を有する。但し絶縁キャパシタＣｉはまた
誘電体として高抵抗の、例えば真性アモルファス・シリ
コン・フォトコンダクタをも有する。この場合、光検出
は絶縁キャパシタＣＬ単独で提供されるか、もしくほこ
のキャパシタと第二ダイオードＤｂの両方によって提供
される。

絶縁キャパシタＣＬの等価回路図Ｃ図には示されていな
い）は、例えば真性アモルファス・シリコンの様な高抵
抗なフォトコンダクティブな材料によって形成された誘
電体をキャパシタＣｉに対応にさせ、このキャパシタと
並列に、キャパシタＣＬが露光されると減少する可変電
気抵抗を含める必要がある。

第４図（ａ）、（ｂ）は、直列装着の２個のダイオード
Ｄａ、　Ｄｂを含んでいる第２図の例に従って光受感ド
ツトＰ、〜Ｐ、が構成されている場合の作動を説明する
ことを可能にするタイミングダイアグラムを表している
。以下、１本の同じ行導体に接続されているすべての光
受感ドツトに対して通用する一つの例として、以下第二
光受感ドツトＰ２のみにっいて検討することにする。第
一導体Ｌ＋に加えられている行電位ＶＬの変化は第４図
（ａ）に示されている。浮動電位点Ａの電位ＶＡの変化
は第４図（ｂ）に示されている。周期的な作動サイクル
はｔｏの時点とｔ゛。の時点との間である。

初めに、時点上〇は先行サイクルの終末及び新サイクル
の光積分ステージＴＩＬの始点に対応している。この瞬
間に、第一行導体り、に加えられている電位ＶＬは、例
えば０ボルトの静止電圧ＶＲに関して正の値となり、こ
の電位は静止電圧ＶＲの値になる。

時点ｔ０の直前で二つのダイオードＤａ、　Ｄｂは逆に
バイアスされ、従って恰も、キャパシタの様な挙動を示
す。第一ダイオードＤａのキャパシタンスは第二ダイオ
ードＤｂのキャパシタンスよりも大きい（約１０倍）の
で電圧ＶＬの負変化は点Ａに伝えられ、この点の電圧Ｖ
Ａは静止電圧ＶＲよりも低い電圧ＶＡ、どなる、即ち後
者に対して負となる。従って、ｔｏの時点から以後は第
一ダイオードＤａは逆バイアスとなり、光積分ステージ
ＴＩＬに通じて浮動電位点Ａに集積された正キャリア（
ホール）の形で、電荷形成された光情報を蓄えることが
できる。第一ダイオードＤａからきた電位ＶＬ、または
第二ダイオードＤｂから来る電源電圧Ｖ。Ｄによって光
電子が取り除かれる。光積分ステージＴＩＬの間、光受
感マトリックスのすべての他の行導体は逐次的にアドレ
スされ、最初にそれに接続されているすべての光受感ド
ツトが読み出され、第二に浮動電位点Ａの電位がリセッ
トまたは復帰される。

時点ｔ０でＡ点の電圧ＶＡの値ＶＡ、がトランジスタＴ
を完全にスイッチオフする必要があることが注目されな
ければならない二事実、このトランジスタＴのゲートＧ
は浮動電位点Ａ、即ち電圧ＶＡに接続され、トランジス
タＴのソースＳ０に加えられている電圧は、積分増幅器
６１〜Ｇ３の正入力“＋”に加えられている基準電圧に
固定されている。この様にして、ＭＯＳ　トランジスタ
Ｔがその強化モードまたは抑圧モードＮチャネル型の何
れであるかによってこれを完全に遮断するのに次の条件
で充分である：前者の場合には、その制御ゲートＧはソ
ースＳと同じ電位になる必要があり、後者の場合には、
その制御ゲートＧはトランジスタＴを遮断するのにソー
スＳに関して大きく負になる必要がある。言う迄もなく
、制御ゲートＧはトランジスタＴのソースＳに関して大
きく負になることが必要で、積分増幅器６１〜Ｇｓの正
入力“＋”は、静止電圧ＶＲに関して正である基準電圧
ｖ０に接続されることになるであろう。この非制限例で
は、トランジスタＴを導電状態にするしきい値電圧ＶＴ
は静止電圧ＶＲに関して正で、この静止電圧ＶＲが、基
準電圧Ｖ。とじて一つの同一電圧（０ボルトまたはアー
ス）を有することが想定されている。

時点り。以後の光受感ドツトＰ２の露光と共にＡ点の電
圧ＶＡは正の値を増大していく。第４図（ｂ）は、光積
分ステージＴＩＬの間における電圧ＶＡの種々な可能変
化を示しているニーａとマークされているカーブ（点線）は照明のない場
合を示し、この場合は、積分ステージＴＩＬの終末迄−
つの同一電圧ＶＡＩを示し、暗電流は無視されている； −ｂとマークされている実践のカーブは、飽和レベル以
下の平均照明を示している。この場合照明強度が一定と
仮定して、電圧ＶＡは緩やかにＶＡＩからさらに正方向
に、積分ステージＴＩＬの終末点に到達する電圧値ＶＡ
Ｚ迄変比変化； −旦とマークされた点線のカーブは飽和レベルを超えた
照明を示している。この場合電圧ＶＡは、カーブ亘の場
合よりも急速に増加して、ｔｌの時点で飽和に対応し、
静止電圧ＶＲよりも高い電圧値ＶＡ３に達する。従って
、この場合は、第一ダイオードＤａは前方バイアスとな
り、過剰キャリアの再結合を可能にし、装置の眩惑防止
機能を提供する。この装置を正確に機能させるために、
静止電圧ＶＲをトランジスタＴのしきい値電圧ＶＴより
も充分に小さくシトランジスタが導電性となることを防
止しなければならない。

作動サイクル全体を通じて、いわゆる飽和値に達する可
能性が第一ダイオードＤａが前方バイアスになる可能性
のある期間に対応し、サイクルのその他の期間全体にわ
たって逆バイアスに保たれ、従ってキャパシタとして作
用する事に注目されなければならない。この様にして、
第４図（ａ）、及び第４図（ｂ）を参照して述べられた
作動は、また、ダイポール・エレメント４が絶縁キャパ
シタＣ１で形成されている第３図の光受感ドツトのバー
ジョンにも適用できる。但し、第３図に示されている光
受感ドツトの場合の眩惑防止機能は、絶縁キャパシタ（
Ｊの誘電体が光電勧誘導体である場合、好都合に提供さ
れるものである事に着目する必要がある。実際上、この
場合では、電圧ＶＡが静止電圧ＶＲに近づくとキャパシ
タＣｉの極板即ち導電材料の間の電界が減少し、従って
光検出を、電圧ＶＡが非常高照明レベルで電圧ＶＲと等
しくなった時に電界がＯになる迄減少させるのである。

照明が増加すると共に光検出感度が減少することによっ
てダイナミックレンジ圧縮効果も得られる。

積分ステージＴＩＬの終末点であり読取りステージＴＬ
の始点である時点ｔ２で、打電圧ＶＬが、先行値ＶＲに
関して正で電源電圧ｖａｎよりも小さい電圧値ＶＬ２に
達し、他方静止電圧ＶＲは他のアドレスされていないす
べての行導体で保たれている。電圧ＶＬのＶＲからＶＬ
２へのこの変化は読取りパルスＩＬの前縁を形成する。

亘とマークされた平均照明（旦、及び旦とマークされて
いるカーブの作動は容易に推論される）のカーブで示さ
れている場合について考えるならば、時点ｔ２に読取り
パルスＩＬの先端が浮動電位点Ａへ、第一ダイオードＤ
ａで形成されているキャパシタを介して送られ、後者は
逆バイアスされる。

次いで電圧ＶＡは電圧値ＶＡ２から、トランジスタＴの
しきい値電圧ＶＴよりも大きい電圧値ＶＡ４に達する。

これによってトランジスタＴは導電状態となり、列Ｆ２
で、トランジスタＴで電流増幅された有用信号即ち浮動
電位点Ａに蓄えられた信号に比例する信号の集積を可能
にする。列導体Ｆ２に注入された増幅された有用信号は
積分増幅器Ｇ２にｍに標準となっている手法で加えられ
、リセットスイッチＩ２は、それが“開”の状態にされ
る読取りステージＴＬを除き、作動の全サイクルを通じ
積分キャパシタＣＬ、を短絡するための“開”の状態に
保持される事に注目しなければならない。

第２図に示されているアセンブリの場合に、トランジス
タＴは電流増幅を与えているが、作動に関するこの説の
後で述べられる様に、電圧増幅が得られる別のアセンブ
リを用いることもできることに着目しなければならない
。

すべての場合において、読取りが非破壊的であること：
信号は浮動電位点Ａに蓄えられたままで、必要に応じて
、複数個の読取りパルスＩＬが継次的に作られれば、複
数回の連続読取りが可能である事に注目することは重要
である。この場合、読取りパルスの終末は、打電圧ＶＬ
のＶＬ２から静止電圧ＶＲへの変化によって形成される
。

上述の非制限例では、単一に読取りが行われ、読取りパ
ルスＩＬは復帰パルスＩＲの後に従っているので打電圧
ＶＬを静止電圧ＶＲの値に戻す必要はない。浮動電位点
Ａの電位ＶＲを復帰させるステージは読取りステージＴ
Ｌに直接従っており、復帰パルスＩＲは、読取りパルス
ＩＬよりも大きい正の振幅を有・する、復帰パルスＩＲ
の前縁である時点ｔ３において打電圧ＶＬはＶＬ３の値
を取り、電圧値ＶＬ２とＶＬ３の値は、第一ダイオード
Ｄａによって表されているキャパシタンスを介して点Ａ
に送られる。次いで点Ａの電圧ＶＡが増加しＶＡ４から
、電源電圧ｖ０゜よりも遥かに大きな値であるＶＡ５ま
で達する。実際上、打電圧ＶＬの値ＶＬ３は、出来得れ
ば、電圧ＶＡの値ＶＡ５が、導電しきい値電圧または、
電位復帰ダイオードである第二ダイオードＤｂの特性屈
曲点電圧Ｖｃを付加される電源電圧ｖＩ）Ｄよりも遥か
に高くなる様に選定される。この形態では、時点ｔ、に
、電圧ＶＡ５を有するＡ点の電圧ＶＡで第二ダイオード
Ｄａが前方バイアスに移行し、この第二ダイオードは浮
動電位点Ａを、第二ダイオードＤｂの特性屈曲点電圧Ｖ
ｃが付加される電源電圧ＶＯＯの値によって形成される
電圧値ＶＡ６まで放電する。その結果は、浮動電位点Ａ
に蓄えられたフォトキャリアが、この様にして電圧ＶＤ
Ｄの結続点に対して放電される。次いで打電圧ＶＬは、
復帰ステージＴＲの終末に対応する時点ｔ゛。で静止電
圧ＶＲに戻され、この行に対する新しい光積分ステージ
ＴＩＬのスタートをマークし、次いで読取り及び復帰パ
ルスＩＬ、ＩＲが次の行導体に加えられる。

読取りステージＴＬの間、選択された行導体、即ち第一
行導体Ｌｌ、に属する第二光受感ドツトＰ２のトランジ
スタＴのみが電流を列Ｆ２へ通し、その列に属する他の
すべてのトランジスタは、その他の行導体に加えられて
いる打電圧ＶＬのレベルによって“断”の状態に保たれ
ることに注意しなければならない。それにも拘らず、他
の行導体が同時にその列の２個以上のドツトを同時に読
取れる様にすることができる二次いで、電流モードで読
取りの場合にはこれらの電流は合算される。

第５図は、非制限例として、第２図に示したものと光受
感ドツトＰ、〜Ｐ９の読取りに用いられるエレメントに
関してだけ異なる光受感装置を示している。第５図に示
されている非制限例では、この読取りは電圧モードで抑
圧モードＭＯ３型、飽和バイアスされたトランジスタＴ
Ｓ、が使用されている。このトランジスタのゲートＧｌ
とソースＳｓが相互に接続されてアースに、または基準
電圧ｖ０に接続されている。そして、列導体Ｆ、〜Ｆ３
の各々が切り換えエレメントＭ１％Ｍ２、Ｍ３に接続さ
れ、これらを介してトランジスタＴｓのドレインＤｓに
接続されている。キャパシタＣｓはドレインＤｓとアー
スまたは基準電圧Ｖ０との間に取り付けられる。切り換
えエレメントＭ１、Ｍ２、Ｍ３はＭＯＳトランジスタで
、それぞれにそのドレインで第一、第二、第三列導体Ｆ
ｌ、Ｆ２、Ｆ３に接続され、そのソースは相互に接続さ
れて出力トランジスタＴＳのドレインＤｓに接続されて
いる。切り換えエレメントＭ１、Ｍ２、Ｍ３のそれぞれ
の制御ゲートＧＭＩ　、　ＧＭ２　、ＧＭ３のは、標準
シフトレジスタで形成されている水平レジスタＲの出力
３０．３１．３２に接続されて、シーケンシャルに切り
換えエレメントＭ１〜Ｍ３の導通を制御する。

読取りは電圧読取りで、読取り所要時間は非常に短（、
従って、読み出しステージＴＩの周期の間にすべてのＪ
ＩＬ導体Ｆ、−Ｆ、をシーケンシャルに接続することが
できる。

列導体Ｆ、〜Ｆ３がトランジスタＴＳに接続される時に
増幅トランジスタＴと出力トランジスタＴＳで形成され
るセットは電圧フォロワー形成し、この電圧フォロワー
はドレインＤｓで浮動電位点Ａに存在する電圧ＶＡをコ
ピーする。非常な高利得が存在し、キャパシタンスＣｓ
に対する信号電荷の読みは、浮動電位点Ａにあるキャパ
シタＣａ　（図示せず）に対するよりも遥かに高（、利
得は比Ｃ８／ＣＡに等しい。出力トランジスタＴＳのド
レインＤｓは、出力Ｓ、°を形成し、この出力は標準捕
捉装置（図には示されていない）に加えられて蓄えられ
て処理される。

低照度でも光受感ドツトの読取りの高効率化を得るため
には、電荷が蓄積される浮動電位点とダイオードが直列
に接続されている構成の光受感ドツトのすべてに共通し
た問題があることが着目されなければならない。この問
題は、主として、低照度レベルでは、電荷が蓄積される
浮動電位点は僅かな電位変化しか生じないという事実か
ら生ずる。従って浮動電位点に加えられてこの点に存在
する電位と重畳される電圧パルスが、ダイオードがその
しきい値を超えて充分な前方バイアスとなってそのダイ
ナミック抵抗を充分に低下させることによって、蓄えら
れている電荷を流出させることができなくなることであ
る。このことから生ずる欠点の一つは、流出しなかった
電荷は浮動電位点に残り次のサイクルの光積分で生じた
電荷と加算されることである：それぞれの計測は先行測
定のメモリを含み（残留分極現象）その読取りに誤差を
生ずる。従って、例えば第４図（ｂ）を取って見ると、
復帰フェーズＴＲのスタート時点ｔ３で電圧ＶＡ５が、
第二ダイオードＤｂの端子に発生する電位差、ＶＡ５−
Ｖｏ。を、このダイオードの、導電しきい値または特性
屈曲点電圧ｖｃよりも遥かに超えさせ、ダイオードをＤ
Ｃモードで充分に抵抗として浮動電位点Ａに溜っている
電荷を余す所なく、復帰ステージＴＲの継続時間よりも
短い時間で流出させることが必要である。従って、光積
分ステージが新しくなる毎に、そのスタート時点で浮動
電位点Ａの電位は依然として同一の値となる。

上に述べられた欠点は、駆動電荷と呼ばれるある量の追
加電荷の使用によって対処される。追加電荷のこの量を
導入するのに種々な方法が発表されている。例えば、ト
ムソンＣ３Ｆのフランス特許出願８６００６５６号では
、この追加電荷が“ベース電荷”または“バイアス電荷
°゛と呼ばれている。最も単純な方法は、有用な光信号
によって生ずる照度に付加される追加照明を行うことで
ある。このアプローチの欠点は、主として照明用の追加
光源を要することであり、電気的レベルでは読取りの間
ノイズ源となることである。

この発明による光受感ドツトＰ　ｌ−Ｐ　＊に関しては
、単純な方法で、読み取りステージが終る毎に、付加光
源を要しないで復帰に対して切換機能を果す第二ダイオ
ードＤｂを二つのしきい値を有する特定曲線の切換えエ
レメントで置き換えることによって浮動電位点Ａの正確
なリセットまたは復帰を得ることができる。従って発明
のこのバージョンでは、第二ダイオードＤｂ　（復帰ダ
イオードと呼ばれる）は、その端子の前方バイアス電圧
が第一しきい値電圧ＶＳＩを超えた時に導通となり、ま
た逆バイアス電圧が第二しきい値電圧ＶＳ２よりも大き
くなった時に逆バイアス電圧でも導通状態となるダイオ
ードで置き換えられる。これらの条件下で、第二ダイオ
ードまたは復帰ダイオードは、Ｄｂｚとマークされ、第
６図に示されている様にツェナー・ダイオードの特性と
似た型の電流電圧特性を有する。この場合、復帰ダイオ
ードである第二ダイオードＤｂｚは、導通状態でない時
はキャパシタを形成していることに注意しなければなら
ない。このキャパシタの容量値は、前の場合の様に第一
ダイオード４（例で示されている第一ダイオードＤａ）
の容量より小さい。

従って、例えば、第一正電圧しきい値約＋１ｖで前方バ
イアスによって導電状態となり、第二負しきい値電圧、
例えば−２ｖ〜−１５Ｖ　（適当な選択による調節可能
）に関する逆バイアスによっても導電状態となる様なダ
イオードを作ることができる。

第７図は、非制限例として、１個の光受感ドツト、例え
ば第二光受感ドツトＰ２の、Ｄｂｚて表されている第二
ダイオードまたは復帰ダイオードが第６図に示されてい
る特性曲線、即ち前方バイアスに対する導電第一しきい
値ＶＳＩと逆バイアス導電しきい値ＶＳ２を有するバー
ジョンの電気的結線図である。例えば第２図の光受感ド
ツトの電気結線図と比較するとその差は、復帰ダイオー
ドＤｂｚが上記の二つの導電しきい値を有する事実であ
る。

第二に、第７図は、第一ダイオードのアセンブリの方向
が修正されて、第７図に示されている様Ｏに、このダイ
オードはそのアノードで第一行導体り古こ、そのカソー
ドで浮動電位点Ａに接続され、復帰ダイオードＤｂｚの
アノードもまた浮動電位点Ａに接続されている。

この形態では、浮動電位点Ａに溜った電荷は電子であり
従って露光と共に浮動電位点Ａの電圧ＶＡは、第４図（
ｂ）の例とは異なり、負電位の方に動く。

第８図（ａ）は、アドレスされた行導体即ち例えば、第
二光受感ドツトＰ２が接続されている行導体Ｌ１に加え
られる行電位Ｖ’Ｌの変化を示している。

第８図（ｂ）は浮動電位点Ａにおける電位Ｖ’Ａの変化
を示している。

時点丁。はｌサイクルの終点と露光ステージ即ち光積分
ステージＴＩＬでスタートする新サイクルの出発点を表
している。

ｔｏの時点において：行導体り、に加えられている電位
がその静止電圧ＶＲに引き戻される。その他のすべての
選択されていない行導体も静止電圧ＶＲとなっている。

；一浮動電位点Ａでは電圧Ｖ’Ａが、先行サイクルの終了
の結果としてＶ’ＡＩに変る。このＶＡ’ｌの値はトラ
ンジスタＴの導電しきい値ＶＴよりも低い。更にＶ’Ａ
Ｉの値は行電位の静止電圧値ＶＲより大きく、第一ダイ
オードＤａは逆バイアスとなる。従って、光受感ドツト
Ｐ２が照らされた光の強度の関数として電荷（電子）を
蓄える。第４図（ｂ）の例で示されている様に、旦と付
記されたカーブ（点線）はＯ照明の場合を説明しており
、この場合電圧Ｖ’Ａは、光積分ステージＴＩＬが終了
する迄Ｖ’ＡＩの値を保持する。旦と付記されたもう一
つのカーブ（点線）は、照度が著しく高く飽和状態にな
る場合を説明しており、この場合には、浮動電位点Ａの
電位Ｖ’Ａが急峻なスロープで減少し負電荷の方向に向
い、ｔ、の時点でＶＡ’２に達し、ここで第一ダイオー
ドＤａが前方バイアスで導電状態となる。平均的な照度
の場合は亘と付記されたカーブ（点線）で表されている
二二の場合には、電圧Ｖ’Ａは減少してＶＲとＶ’Ａ２
との間の値Ｖ’Ａ３に達する。

時点ｔ２において、読み取りステージＴＬがスタートす
る。即ち、時点ｔ２において読み取りパルスＩＬが、ア
ドレスされた行導体Ｌ１にだけ加えられる（積分増幅器
Ｇ２で働くリセットスイッチ■２が読み出しステージＴ
Ｌの間だけ“ｏ　ｐ　ｅ　ｎ　”の状態になる）。

（＋）極性の読み取りパルスＩＬの上昇縁で行電位Ｖ’
Ｌが静止電圧ＶＲからＶ’Ｌ２に変り、その変化、即ち
、Ｖ’Ｌ２−ＶＲ、が実質的に浮動電位点Ａに送られる
。Ａ点における電圧Ｖ’Ａは、Ｖ’Ａ３　（平均的照明
のカーブ２の場合に対して）から、トランジスタＴの導
電しきい値Ｖ’Ｔよりも大きい電圧値Ｖ’Ａ４に達し、
その結果として点Ａに貯えられた電荷の読み出しが生ず
る。

時点ｔ３は読み取りフェーズＴＬの終末に対応し、行電
圧Ｖ’Ｌの（−）変化によってマークされている電荷注
入ステージＴＩＬのスタートに対応している二行電圧Ｖ
’Ｌは（−）になる点迄、例えばＶ’Ｌ３迄減少する。

その変差（Ｖ’Ｌ２−Ｖ’Ｌ３　）が点Ａに送られ、そ
こでは電圧Ｖ’Ａが、第二ダイオードＤｂｚまたは復帰
ダイオードの逆バイアス導電しきい値よりももっと（−
）方向の電位Ｖ’Ａ５になる。次いでこの復帰ダイオー
ドは、その端子における差電圧で逆バイアスされる。こ
の差電圧は充分に太き（て、ダイオードＤｂｚに低いダ
イナミック抵抗を示させるに充分なものとする（Ｖ’Ｌ
３は、照明中でも第二ダイオードＤｂｚがｔ、の時点以
後、ダイナミック抵抗が低（なる領域迄逆バイアスされ
る）。

従って時点では、時点ｔ４迄続く電荷注入パルスのスタ
ートをマークしており、その極性は読み取りパルスＩＬ
とは逆になっている。従って、時点ｔ３からスタートし
て、復帰ダイオードＤｂｚが導電状態（逆バイアス）と
なり、その内部抵抗は、Ａ点の電圧Ｖ’Ａを、時点ｔ４
の前に逆導電しきい値ＶＳ２に対応する電圧にするのに
充分な低さである。このことは、照明によって生じた電
荷を累積している浮動点Ａにおける電荷注入に対応し、
電位Ａを常時、一つの同一値、即ち逆導電しきい値ＶＳ
２に戻すことを可能にする。このことは、光受感ドツト
が、光積分ステージの開光受感ドツトが曝された照度の
如何にかかわらず達成される。

時点ｔ４に行電位Ｖ’Ｌが逆転してパルスＩＲＮを生じ
、このパルスは次のサイクルのスタート時点ｔ’ｏ迄継
続する。時点ｔ４では、行電位Ｖ’ＬがＶ’Ｌ３の値か
らもっと（＋）方向に大きい値Ｖ’Ｌ４に移行する。第
一ダイオーｈＤａが逆バイアスされているので、それは
キャパシタとして働き、時点ｔ４で行電位に加えられた
差電圧（Ｖ’Ｌ４−　Ｖ’Ｌ３）は、殆ど完全に浮動電
位点Ａに送られる。浮動電位点Ａでは、電位Ｖ’Ａが逆
導電しきい値ＶＳ２から、第二ダイオードまたは復帰ダ
イオードＤｂｚの前方導電しきい値ＶＳＩより大きい電
圧Ｖ’Ａ６に変る。次いで、この復帰ダイオードＤｂｚ
は、前方バイアスで導電状態となり、そのダイナミック
抵抗が充分に低下し、従って、Ａ点の電位Ｖ’Ａは、時
点ｔ°。迄、正の導電しきい値ＶＳＩの値を発生するこ
とになる。

この場合に、ダイオードのダイナミック抵抗が低下する
条件は、時点ｔ４に差電圧Ｖ’Ｌ４−Ｖ’Ｌ３　、が実
質的に、前方導電しきい値と逆導電しきい値との差（Ｖ
ＳＩ　−ＶＳ２）より大であること、即ち、Ｖ’Ａ６−
Ｖ’Ａ５が、ＶＳＩ−ＶＳ２より大であルコとである。

時点ｔ°。は、リセッティングパルスＩＲＮの終末をマ
ークし、その継続は、電荷注入パルスＩＴＣに追加され
て復帰ステージＴＲを形成し、行電位Ｖ’Ｌは、時点ｔ
°。で静止値Ｖ’ＬＩに復帰する。

アドレス及び読み取り方法の光受感ドツトＰ、〜Ｐｇの
アレンジメントに関する説明は、非制限例として述べら
れたもので、発明の適用範囲内でも種々な変更が与えら
れる可能性がある。従って、例えば上に説明された作動
モードと非常に近い作動モードで、アドレスモードを若
干変更して、第７図に判り易く示されている様に、第一
ダイオードＤａの導電方向を逆にして、二つのダイオー
ドＤａと、ＤｂまたはＤｂｚを相互倒置接続とすること
もできる。また、アドレスモードな変更することによっ
て、復帰周期ＴＲの間第−ダイオードＤａを前方モード
にし、アモルファス・シリコンでトラップされたキャリ
アによる残留磁気の消去を達成することもできる。また
、制御信号だけを変更することによって第一ダイオード
を第二ダイオードの位置を入れ変えることも同様に可能
である。さらに、第一ダイポールエレメント４は、単に
ダイオードＤａ、またはキャパシタＣＬによって形成で
きるばかりでなく、例えばＮＩＰＩＮ型の浮動ベースを
備えたフォト・トランジスタで構成し、装置の光感度を
もっと改善することも可能である。ＮＩＰＩＮ　）−ラ
ンジスタは、５枚の重ね合わせ半導体層を有する構造で
、アモルファス・シリコンで容易に製作される＝Ｎ型シ
リコン層、比較的に厚い真性シリコン層、非常に薄いＰ
型シリコン層、非常に薄い真性シリコン層、及びＮ型層
を順に沈積させる。

この発明で提案されている光受感ドツトの計画に関して
、光検出機能は、トランジスタＴによって果される増幅
機能とは無関係であり、従って、増幅トランジスタＴに
対して選択されたある種の技術的実施例に関係なく、光
検出エレメント、Ｄａ、　Ｃｉ、　Ｄｂ、をアモルファ
ス・シリコンで作ることによって、暗電流を弱（し、こ
の材料によって得られる量子収量を改善できることに着
目する必要がある。

従って、例えば、光受感装置が（高分解能ＴＶにおける
）ＴＶ左カメラ影用として設計される場合には、トラン
ジスタＴは、一体となっているブロックにチャンネルを
施した形（ノイズ削減）の単結晶シリコンで作成するこ
とができる。

第９図は、トランジスタＴが単結晶シリコンでできてい
るサブストレート上に形成されている場合の本発明によ
る光受感ドツトの構造の概要を示す断面図である。

Ｐ型サブストレート３２の上に、ＭＯ３型トランジスタ
がソース３３及びドレイン３４を形成するためのＮ型の
注入とチャネル３５を形成するためのＮ型注入によって
ボリウムに作り込まれる。ソース３３はすべて、図面の
面に垂直な方向に延びている列に接続される。ドレイン
３４はすべて電源電圧Ｖ。。に接続される。ドレイン３
４ではＰ＋Ｎジャンクションが形成される。このジャン
クションは第二ダイオードＤｂを形成する。さらに、Ｎ
−ゾーンの上にメタライゼーションが形成される。この
メタライゼーションは、トランジスタＴのゲートＧを構
成し、絶縁層３９でＮ−ゾーンから分離されている。

不透明な導電性金属層３７がユニット全体を被覆して浮
動電位点Ａを形成し、さらにトランジスタのゲートＧと
第二ダイオードＤｂのＰ＋アノードに対する電気接続を
セットアツプする。次いでＡ点を形成する金属層３７の
上に３層の半導体層がユニット上に一様に沈積される。

これらの三つの半導体層は、第一ダイオードＤａをアモ
ルファス・シリコンＰＩＮ型ダイオードとして形成する
様に設計される：即ち第一に、Ｐ型不純物例えば硼素を
ドープした水素添加アモルファスシリコンの層４０次い
で真性水素添加したアモルファスシリコンの層４１．次
いでＮ型不純物例えば燐をドープした水素添加アモルフ
ァス・シリコンの層４２が設けられる。最後に、標準的
手法としては、例えばインジウム−錫酸化物（ＩＴＯ）
でできている透明導電金属層４３が行導体を形成する様
に列３２に垂直にエツチングされている。この様にして
作られた光受感ドツトは、行導体を形成する層４３側で
光に曝される。

この構造の利点は、明らかに、トランジスタに関して非
常に効率的な特性、最大な光学的開口を得ることができ
、画像にじみには全く感じないこと、及びトランジスタ
ゲートとダイオードＤｂとの接触のセットアツプが容易
となることである。

第１Ｏ図は、第８図の例における様に、トランジスタＴ
もＩＣ形式のＭＯＳ型、即ち単結晶シリコンで作られて
いる場合のもう一つの実施例を示している。ここで述べ
られている非制限例では、二つのダイオードＤａ、　Ｄ
ｂもまたアモルファスシリコンで作られている。但し、
この後者の形態では、第二ダイオードＤｂもまた光検出
に関与し、そのために第一ダイオードと同一の平面に配
置されている。

前記の例における様にＰ型車結晶シリコンのサブストレ
ート３２ならびにソース、ドレイン及びチヤンネルをそ
れぞれに作るためのＮ型の着床３３．３４、及びＮ−型
着床３５がある。これらのユニットの上に、絶縁層３９
、次いで浮動電位点Ａを表し、トランジスタのゲートな
らびに、このゲートと二つのダイオードＤａ、　Ｄｂと
の接続を形成する不透明金属層３７が存在する。不透明
金属層３７の頂上に三つの半導体層５０．５１．５２が
あり、エツチング後第一及び第二ＰＩＮ型ダイオードＤ
ａ、　Ｄｂを形成できる様になっている。第−層５０は
Ｐ型不純物、例えば硼素、をドープした水素添加アモル
ファス・シリコンで作られ、次の層は５１は真性水素添
加アモルファスシリコンのより厚い層である。次の層５
２はＮ型不純物、例えば燐をドープされた水素添加アモ
ルファスシリコシである。第９図に示されている例では
、二つのダイオードＤａ、　Ｄｂがこの様に相互の倒置
して、即ち導電方向を逆にして、取り付けられている。

３つの層５０．５１．５２の頂上に透明な導電金属層（
ＩＴＯ）が存在し、エツチング後、行導体を形成する。

透明絶縁層５４が、導電金属層５６と接触している頂部
５５を除いた全ユニットをカバーし、上記の導電金属層
５６もまた、このドレイン３４と第二ダイオードＤｂの
カソードとの間の電気的接続を作る様にドレイン３４の
端末５７と接触し、この導電金属５６は電源電圧ＶＤＤ
に接続されている。

第１１図及び第１２図は、非制限例として、増幅トラン
ジスタＴがＴＰＴまたは薄膜トランジスタ型である場合
の技術的実施例を、唯１個のドツトに限定した構造の描
写で示している。

第１１図は、二つのダイオードＤａ、　Ｄｂ、及び列及
び行導体、Ｆ　ｌ””　Ｆ　ｓ、及びＬ１〜Ｌ３、なら
びに電源電圧ｖ０゜に接続されている電源導体８の相対
位置に着目した平面図である。第１１図の左側に列導体
Ｆ、〜Ｆ３、及び電源導体８があり、これらの導体は平
行となっている。列及び電源導体の平面よりも浅い平面
に、点線でハツチされている第一矩形は第一ダイオード
Ｄａを表し、これより面積が小さく同様に点線でハツチ
されている第二矩形は第二ダイオードＤｂを表している
。さらに二つのダイオードＤａ％Ｄｂより浅い平面に行
導体Ｌ＋〜Ｌ３が存在している。第１１図はまた、電源
導体８の平面と行導体Ｌ　Ｉ””’　Ｌ　ｓの平面との
間に位置する矩形６３で第二ダイオードＤｂのカソード
と電源導体８との間の電気接続の機能を果している。ま
た二つのダイオードＤａ、　Ｄｂ、ならびに増幅トラン
ジスタＴのゲート６間の電気的接続のセットアツプをな
し浮動電位点Ａを表す導電性金属表面の存在することも
着目されなければならない。

第１２図は、第１０図に示されているのと同じ光受感ド
ツトの概要図であるが、第１１図に示されている軸ｘ−
ｘに沿う断面図で、この軸が行導体Ｌ１〜Ｌ３のレベル
に合って第１１図の面に直角な断面ラインをなしている
。

このバージョンでは、サブストレート６５は、例えば硝
子製である。サブストレート６５の上に導電金属層の沈
積を行って、エツチング後、一つは列導体Ｆ１〜Ｆ３、
もう一つは、固定電源電圧Ｖ。Ｄに接続される電源導体
８でこれらの導体は間隔６６で相互に隔っている二つの
平行導体が作れる様にする。二つの導体、Ｆ、〜Ｆｓ、
と８はそれぞれにＮドープのアモルファスシリコンの層
６８．６９で被覆されてそれぞれに増幅トランジスタＴ
のソースとドレインを形成する様に設計されている。次
いで、Ｎドープされた層６８．６９の上及びギャップ６
６に真性水素添加アモルファスシリコンの層７０が設け
られる。次いで、この層７０の上に絶縁層１６例えば窒
化シリコン層、９０をおき、次いでその上に不透明導電
金属層７１が、硝子製のサブストレートまたはサポート
６５の部分にもかかる様に設けられる。この金属層７１
は浮動電位点Ａを形成し、層７１の真性水素添加アモル
ファスシリコン層７０の上の部分、もっと具体的には、
二つのＮドープされた層６８．６９の間のギャップ上の
部分はＭＯ３型トランジスタＴの制御ゲートＧを形成す
る様に設計される。点Ａを形成している金属層７１の上
に、水素添加アモルファスシリコンの三つの層７３．７
４．７５、即ち第一に、Ｐ型不純物をドープされている
層７３、次に真性シリコンで出来ている層７４、次にＮ
−ドープシリコンで出来ている層７５が設けられている
。これらの三つの層７３．７４．７５は第−ＰＩＮ型ダ
イオードＤａを形成する。透明（ＩＴＯ製）な導電金属
層７７は、電界を効率的に分布させるために第一ダイオ
ードＤａの層７５をカバーしている。ユニットは、行導
体り、〜Ｌ３を形成する様にエツチングされた導電金属
層８０で被覆される。断面図の断面から見て第二ダイオ
ードＤｂは図のこの面より近い面内に位置しているため
に第二ダイオードＤｂは第１１図には現れていない。そ
れにもかかわらず、二つのダイオードＤａ、　Ｄｂが同
じ半導体層７３．７４．７５から作られ得るが、（第１
１図で示されている様に）エツチング操作によって分離
されていることが理解されなければならない。ダイオー
ドＤａ、　Ｄｂは、導体層８０の側で光信号に曝され、
行導体り、〜Ｌ３を形成するために用いられる。

第９図、第１Ｏ図、第１１図、及び第１２図に関する説
明の主目的は、電気的結線図を主として第２図、第３図
、及び第７図で示されている光受感ドツトの構成と相対
配置を示すことにある。示された構成を作成するのに必
要な技法は、ＩＣ技法を用いるトランジスタＴの作成、
及びこれらのトランジスタの薄膜技法による作成に関し
ては、それ自体で公知である。この、発明の適用範囲を
超えることなく、第２図、第３図、第７図に示されてい
るのとは異なる光受感ドツトの実施例が導かれることは
明らかである。

【図面の簡単な説明】

第１図は、既に説明されている様に、在来技法により光
受感ドツトの線図な示す。第２図は、この発明に従う光受感ドツトによって形成さ
れた光受感マトリックスを備えた光受感装置の図面の非
制限例を示す。第３図は、この発明に従う光受感ドツトの変形の電気配
線図を示す。第４図（ａ）及び（ｂ）は、光受感マトリックスの作動
を説明しているタイミングダイアグラムな示す。第５図は、読み取り手段の組織が異ることを除き第２図
と同じ光受感装置の電気接線図を示す。第６図は、二つの導電しきい値を有するダイオードの電
圧／電流曲線を示す。第７図は、第６図に示されている特性を有するダイオー
ドを含む光受感ドツトの結線図を示す。第８図（ａ）及び（ｂ）は、第７図に示されている光受
感ドツトの機能を説明しているタイミングダイアグラム
。第９図は、ＩＣ型の増幅トランジスタとアモルファス・
シリコンで製作された光受感ダイオードを使用している
光受感ドツトの構造略図。第１Ｏ図は、第２図に示されている二つのダイオードが
アモルファス・シリコンで出来ている場合のＩＣ型増幅
トランジスタを使用する光受感ドツトの構造を示す概要
図である。第１１図と第１２図は、光受感ドツトの増幅トランジス
タがアモルファスシリコンで出来ている構造の概要図で
、第１１図は上面から見た図で、第１２図は断面図で−
ある。

Claims

【特許請求の範囲】

（１）１個以上の列導体と交叉する１個以上の行導体を
含み、行導体と列導体とのそれぞれの実質的交点に１個
の光受感ドットが形成され、この光受感ドットが、直列
接続の１個以上の第一ダイポール・エレメントと１個以
上の第二ダイポール・エレメントを含み、その１個以上
が光受感エレメントで、二つのダイポールの会合点また
はゾーンが浮動電位点を構成して光受感ドットが照らさ
れた時に発生する電荷を蓄え、第一ダイポールはその端
末または浮動電位点と反対側のポールで行導体に接続さ
れ、さらにトランジスタ型のトリポール・エレメントを
含み、その第一ポールが制御ゲートを形成して浮動電位
点に接続され、トランジスタの第二ポールが列導体に接
続され、トランジスタの第三ポールは同時に一方では電
源電圧に他方ではそのポールまたは後者の端末で浮動電
位点の反対側の第二ダイポールに接続されることを特徴
とする光受感装置。
（２）第一ダイポール・エレメントがダイオードである
ことを特徴とする、請求項１に記載の光受感装置。
（３）ダイオードがアモルファスシリコンで作られてい
ることを特徴とする、請求項２に記載の光受感装置。
（４）第一ダイポール・エレメントが、浮動ベース・ト
ランジスタであることを特徴とする、請求項１に記載の
光受感装置。
（５）浮動ベーストランジスタが、アモルファスシリコ
ン製であることを特徴とする、請求項４に記載の光受感
装置。
（６）第一ダイポールが絶縁キャパシタであることを特
徴とする、請求項１に記載の光受感装置。
（７）絶縁キャパシタの誘電体が真性アモルファスシリ
コン型の光受感材料であることを特徴とする、請求項６
に記載の光受感装置。
（８）第二ダイポール・エレメントが復帰ダイオードと
呼ばれるダイオードであることを特徴とする、請求項１
に記載の光受感装置。
（９）復帰ダイオードがアモルフアスシリコン製である
ことを特徴とする、請求項８に記載の光受感装置。
（１０）第一及び第二ダイポール・エレメントが、導電
方向を相互に逆にして直列に取り付けられるダイオード
によって形成されることを特徴とする、請求項１に記載
の光受感装置。
（１１）トランジスタが単結晶シリコンを用いて製作さ
れることを特徴とする、請求項１に記載の光受感装置。
（１２）トランジスタがＭＯＳ型であることを特徴とす
る、請求項１１に記載の光受感装置。
（１３）トランジスタがアモルファスシリコンを用いて
製作されることを特徴とする、請求項１に記載の光受感
装置。
（１４）トランジスタが薄膜型のものであることを特徴
とする、請求項１３に記載の光受感装置。
（１５）トランジスタがＭＯＳトランジスタであること
を特徴とする、請求項１４に記載の光受感装置。
（１６）復帰ダイオードが、前方バイアスで導電性とな
る第一電圧と、逆バイアスで導電性となる第二電圧とを
有することを特徴とする、請求項８に記載の光受感装置
。
（１７）さらに、行導体に次のものを加える手段を含む
ことを特徴とする、前請求諸項の一つに記載の光受感装
置： −第一に、露光ステージの間行導体に静止電圧レベル； −次いで、トランジスタ導電しきい値よりも大きなレベ
ルの読み取りパルスと呼ばれる１個以上の電圧パルス； −次いで、浮動電位点と電源電圧との間に位置している
第二ダイポールを“ＯＮ”状態にする復帰パルスと呼ば
れる電圧パルス。
（１８）さらに行導体に次の信号を加える次の手段を含
むことを特徴とする、請求項１６に記載の光受感装置： −第一に、露光ステージの間行導体に静止電圧レベルを
； −次いで、トランジスタの導電しきい値より大きい振幅
を有する、読み取りパルスと呼ばれる１個以上の電圧パ
ルス； −次いで、読み取りパルスと反対の符号を有する、電荷
注入パルスと呼ばれる１個以上の電圧パルス； −最後に、読み取りパルスと同じ符号で、前方バイアス
で導電状態となる電圧しきい値と、逆バイアスで導電状
態となる電圧しきい値の差より実質的に大きいリセッテ
ィングの振幅を有する、リセッティング・パルスと呼ば
れる電圧パルス。