CN111263089B - 像素、图像传感器及电子装置 - Google Patents

Abstract

本申请公开了一种像素(P11)，包括光学传感器(PD)以及像素电路(200)。光学传感器具有阴极与阳极，阳极耦接第一电压源(V1)。其中光学传感器用以在感测阶段下感测光信号(SL)，并在浮置扩散区(FD)产生感测信号(SS)。像素电路设置于非外延衬底。像素电路耦接于光学传感器的阴极与第二电压源(V2)。其中像素电路包括重置电路(202)以及运算放大器(OP)。重置电路耦接于阴极与浮置扩散区之间，其中在重置阶段下，重置电路用以重置浮置扩散区的感测信号。运算放大器具有正端(+)、负端(‑)与输出端，其中正端耦接第二电压源(V2)，负端耦接阴极，以及输出端耦接浮置扩散区。运算放大器用以固定光学传感器的阴极与阳极间的电压差。光学传感器(PD)设置于像素电路(200)之上。

Description

像素、图像传感器及电子装置

技术领域

本申请涉及像素，尤其涉及一种包括设置于非外延衬底的像素电路的像素及相关图像传感器及电子装置。

背景技术

在不加增像素的面积的情况下，增加像素中的光学传感器的感测面积会使光学传感器之外的像素电路可使用的面积相对变小。此外，光学传感器在感测阶段因跨压的变化使得感测信号具有线性度的问题。再者，当前像素一般使用外延衬底实现，其成本较高，若使用非外延衬底实现的像素，其成本能够远远低于使用外延衬底实现的像素，但使用非外延衬底实现的像素存在漏电流增加的问题。因此，现有的像素的结构需要进一步的改良以克服上述问题。

发明内容

本申请的目的之一在于公开一种像素及相关图像传感器及电子装置，来解决上述问题。

本申请的一实施例公开了种像素，包括光学传感器与像素电路。光学传感器具有阴极与阳极，阳极耦接第一电压源。光学传感器用以在感测阶段下感测光信号，并在浮置扩散区产生感测信号。像素电路设置于非外延衬底。像素电路耦接于光学传感器的阴极、第二电压源与浮置扩散区之间。像素电路包括重置电路以及运算放大器。重置电路耦接于光学传感器的阴极与浮置扩散区之间。在重置阶段下，重置电路用以重置浮置扩散区上的感测信号。运算放大器具有正端、负端与输出端。正端耦接第二电压源，负端耦接光学传感器的阴极，以及输出端耦接浮置扩散区。运算放大器用以固定光学传感器的阴极与阳极间的电压差。光学传感器设置于像素电路之上。

本申请的一实施例公开了一种图像传感器，包括像素阵列。所述像素阵列包括多个所述像素。

本申请的一实施例公开了一种电子装置，包括所述图像传感器与显示屏。

具体来说，本申请所公开的像素及相关图像传感器及电子装置能增加光感测区域提高填充系数、降低成本的同时还能保证像素的性能，进一步的，本申请公开的像素改善光学传感器的线性度外，亦不增加电路的漏电流。

附图说明

图1为本申请的图像传感器的实施例的示意图。

图2为本申请的像素的实施例的示意图。

图3为本申请的像素的另一实施例的示意图。

图4为像素的操作时序图。

图5为本申请电子装置的实施例的示意图。

具体实施方式

传统使用外延衬底实现的像素中，光学传感器与光学传感器之外的像素电路均制作在同一平面上。也就是说，光学传感器与像素电路共享一个固定的面积。在不改变像素的面积下，增加光学传感器的面积势必减少像素电路可用的面积。本申请所公开的像素利用分层结构来实现，和传统的像素不同的地方在于，本申请的像素中的光学传感器与像素电路设置在不同平面，因此光学传感器的感光区域的面积可以不受像素电路所需面积的限制，增加光学传感器的感光区域的面积进而增加填充系数。在此，填充系数的定义为光学传感器的感光区域的面积与像素的总面积的比值，当像素的总面积不变时，增加光学传感器的感光区域的面积即增加填充系数。此外，本申请的像素使用新颖的像素电路可控制光学传感器在感测光信号时阴极与阳极间的跨压，进而增加感测信号的线性度。另外，传统的像素为了使光学传感器具有较好的电子特性，整个像素均使用外延衬底来实现。但，非外延衬底的成本比外延衬底的成本低，本申请的像素以非外延衬底取代外延衬底以实现光学传感器以外的像素电路，因此降低了制造成本，并改变电路结构以克服非外延衬底的物理性缺点(例如较高的漏电流)。以下配合多个实施例及图式，详细说明本申请的像素、相关图像传感器及电子装置的技术内容。

图1为本申请的图像传感器100的实施例的示意图。图像传感器100包括像素阵列101和读取电路结构103。像素阵列101包括由至少一个像素构成的阵列，在图1中仅绘示了像素P11、P21、P12、P22，实际上所述像素阵列101包括例如n行*m列的像素阵列101，其中n和m为大于0的整数。读取电路结构103包括多列读取电路，例如读取电路103_1、103_2等，所述多列读取电路分别耦接至像素阵列101中的所述多列像素。

图像传感器100的操作具有重置阶段、感测阶段以及读出阶段。像素阵列101中的每一像素会在所述重置阶段重置感测信号，以及在所述感测阶段重新产生感测信号，并在所述读出阶段才将所述感测信号输出至所述读取电路结构103中对应的读取电路。在此实施例中，像素阵列101可以一行一行地将对应整行像素的多个感测信号分别输出至读取电路结构103中对应的读取电路。例如将像素P11和像素P12的电荷分别通过位线BL1和位线BL2输出至读取电路结构103中的读取电路103_1和103_2，之后再把像素P21和像素P22的电荷分别通过位线BL1和位线BL2输出至读取电路结构103中的读取电路103_1和103_2。读取电路103_1和103_2会对应地输出读取结果SO1和SO2。

图2为本申请的像素P11的实施例的示意图。像素P11耦接读取电路103_1，其中像素P11包括光学传感器PD与像素电路200。在感测阶段下，当光信号SL照射至像素P11时，光学传感器PD用以将光信号SL转换为电荷，像素电路200累积所述电荷并在浮置扩散区FD(亦称为感测节点)感应产生感测信号SS，接着在读出阶段下，依据感测信号SS与选择信号SE产生输出信号SO至读取电路103_1。

在像素P11中，光学传感器PD与像素电路200设置在不同平面。例如，像素电路200设置于非外延衬底上，光学传感器PD1设置于像素电路200的上方。本申请并不对光学传感器PD的实施方式多做限制，举例来说，光学传感器PD可以薄膜光电二极管或互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor Transistor，CMOS)光电二极管实现。在某些实施例中，光学传感器PD覆盖在像素电路200之上，从光信号SL入射的方向看来，光信号SL会先遇到光学传感器PD。如此一来，即使像素电路200和光学传感器PD重叠，像素电路200也不会阻挡光学传感器PD接收光信号SL。因此，在不增加像素P11面积的情况下，光学传感器PD可以增加感光面积而不占用下方的像素电路200的面积，进而增加像素P11的填充系数。

在图2的实施例中，光学传感器PD为光电二极管，其包括阴极与阳极。如图2所示，光学传感器PD的阴极与阳极跨接在像素电路200上，阳极更耦接电压源V1。

像素电路200耦接在光学传感器PD与读取电路103_1之间。像素电路200包括运算放大器OP、电容C、重置电路202与像素读出电路204，其中运算放大器OP、电容C与重置电路202分别耦接在光学传感器PD与浮置扩散区FD之间，以及像素读出电路204耦接在浮置扩散区FD与读取电路103_1之间。

在重置阶段下，重置电路202用以依据至少一个控制信号重置浮置扩散区FD上的感测信号SS。在感测阶段下，运算放大器OP用以控制光学传感器PD阴极与阳极间的电压差，以及电容C用以累积光学传感器PD感应光信号SL而产生的电荷，并且在浮置扩散区FD产生感测信号SS。在读取阶段下，像素读出电路204用以依据感应信号SS与选择信号SE产生输出信号SO至读取电路103_1。

在本实施例中，重置电路202包括晶体管T1、晶体管T2与晶体管T3。其中，晶体管T1、晶体管T2与晶体管T3的闸极分别接收控制信号CS1、控制信号CS2与控制信号CS3，因此，晶体管T1、晶体管T2与晶体管T3的导通与不导通可分别由控制信号CS1、控制信号CS2与控制信号CS3控制。如图2所示，晶体管T1的漏极耦接光学传感器PD的阴极、电容C的第一端与运算放大器OP的负端(-)，晶体管T1的源极耦接晶体管T2的漏极与晶体管T3的漏极，晶体管T2的源极耦接电容C的第二端、运算放大器OP的输出端与浮置扩散区FD，以及晶体管T3的源极耦接晶体管T3的基极、运算放大器OP的正端(+)、光学传感器PD的阳极与电压源V1。

像素读出电路204包括晶体管T4与源跟随晶体管SF。其中，晶体管T4的闸极接收选择信号SE，因此晶体管T4的导通与不导通可由选择信号SE控制。如图2所示，源跟随晶体管SF的源极耦接晶体管T4的漏极，以及源跟随晶体管SF的漏极与晶体管T4的源极耦接读取电路结构103_1。

在此实施例中，晶体管T1、晶体管T2与晶体管T3为P型晶体管，以及晶体管T4与源跟随晶体管SF为N型晶体管。但上述晶体管实现方式不以此为限。

请一起参照图4。在重置阶段下，控制信号CS1与控制信号CS2具有***低电位，以及控制信号CS3具有***高电位。晶体管T1与晶体管T2导通，以及晶体管T3不导通。在此配置下，光学传感器PD的阴极至浮置扩散区FD之间为导通。藉由将浮置扩散区FD至导通光学传感器PD，将感测信号SS重置，使光学传感器PD的阴极与浮置扩散区FD具有相同电位。

在感测阶段下，控制信号CS1与控制信号CS2具有***高电位，以及控制信号CS3具有***低电位。晶体管T1与晶体管T2不导通，以及晶体管T3导通。在此配置下，浮置扩散区FD至光学传感器PD的阴极之间为开路。当光学传感器PD感测光信号SL之后，光学传感器PD感测产生电荷累积在电容C的第一端，并在电容C的第二端感应产生感测信号SS。此外，运算放大器OP的正端与负端之间具有虚短路的特性，又因为光学传感器PD跨接在运算放大器OP的正端与负端之间，所以光学传感器PD的阴极与阳极之间的跨压被运算放大器OP控制在大约为零。当光学传感器PD的跨压被控制在大约为零时，光学传感器PD***作在光电二极管的光伏模式，此时光学传感器PD的线性度比在其他工作模式高。相较于传统像素将光学传感器PD操作于光导模式，本申请提供的像素P11所操作的光学传感器PD具有较高的线性度。此处，光伏模式定义为当光学传感器PD的跨压***作在零时，以及光导模式定义为当光学传感器PD的跨压***作在负偏压下，亦即阴极的电位高于阳极的电位。

当光学传感器PD***作在光伏模式时，光学传感器PD的暗电流最小，此时光学传感器PD对像素电路200中其他电流相对敏感。举例来说，若像素电路200中具有与光学传感器PD的暗电流相当大小的漏电流流至光学传感器PD时，光学传感器PD的操作将被影响。换句话说，在此配置下，光学传感器PD对像素电路200的漏电流的容忍度下降。因此。晶体管T1与晶体管T2的不导通亦用以降低流至光学传感器PD的漏电流。再者，晶体管T3的导通将电压源V1的电压传输至晶体管T1的源级，以及透过运算放大器OP虚短路的特性将电压源V1的电压等效从正端传输至负端，再从负端传输至晶体管T1的漏级，在此情况下，晶体管T1的源级与漏级的电位相同，使晶体管T1在感测阶段下没有流经过晶体管T1信道的漏电流。

在本实施例中，像素电路200设置于非外延衬底，亦即像素电路200的组件不是以任何外延层的结构实现。使用非外延衬底实现的晶体管，因为非外延衬底材料本身的晶格排列相较于外延衬底材料不规则，使得晶体管在不导通的状态下的由基极导通至源极/漏极的漏电流较高。在一些实施例中，晶体管T3的源极还耦接电压源V1、运算放大器OP的正端与晶体管T1的基极，再透过运算放大器OP虚短路的特性，将正端的电压源V1的电压等效至负端，其中负端耦接晶体管T1的漏极，使晶体管T1的漏极亦具有与电压源V1的电压相同的电位。在这样的连接关系下，因为晶体管T1的基极与漏极电位相等，从晶体管T1的基级至漏极没有电压差，因此从晶体管T1的基极流至漏级的漏电流趋近于零。经过如此的设置，可以加强在感测阶段下像素电路200对流至光学传感器PD的漏电流的控制。

在本实施例中，在感测阶段下重置电路202使晶体管T1与晶体管T2不导通以及晶体管T3导通以防止漏电流流至光学传感器PD。然而，当重置电路202使用更多数量的晶体管来防止漏电流流至光学传感器PD时，会具有更好的效果，也就是说，漏电流会更小。换言之，对于漏电流的抑制，使用越多的晶体管效果越好。为了易于说明，本实施例仅以三个晶体管T1、T2与T3示例，但本申请并不限制重置电路202中晶体管的数量，亦即晶体管的数量可多于三个或少于三个。例如，在某个实施例中，重置电路202仅使用晶体管T1与晶体管T2防止漏电流流至光学传感器PD。又或例如，在其他的实施例中，重置电路202仅使用晶体管T1防止漏电流流至光学传感器PD。在其他的例子中，重置电路202使用额外的晶体管防止漏电流流至光学传感器PD。其中，额外的晶体管的漏极耦接晶体管T2的源极，额外的晶体管的源极耦接电容C的第二端、输出端与浮置扩散区FD，以及额外的晶体管的闸极接收额外的控制信号。

从重置阶段到感测阶段，晶体管T1与晶体管T2由导通状态转换成不导通状态，以及晶体管T3由不导通状态转换成导通状态。请再参照图4，从重置阶段到感测阶段，控制信号CS1、控制信号CS2与控制信号CS3依序从***低电位变成***高电位或由***高电位变成***低电位，也就是说，晶体管T1、晶体管T2、晶体管T3依序转换导通或不导通的状态。从控制信号CS1、控制信号CS2与控制信号CS3的电位来看，在重置阶段开始的时候，控制信号CS1、控制信号CS2与控制信号CS3同时由***高电位变成***低电位或由***高电位变成***低电位。在感测阶段开始前，控制信号CS1先由***低电位变成***高电位，过了一段时间间隔后，控制信号CS2由***低电位变成***高电位，再过了一段时间间隔后，控制信号CS3由***高电位变成***低电位。因此，在重置阶段下，晶体管T2的导通时间比晶体管T1的导通时间长，且晶体管T3的不导通时间比晶体管T2的导通时间长。

在读出阶段下，选择信号SE具有***高电位。晶体管T4导通。在此配置下，源跟随晶体管SF将在闸级接收的感测信号SS输出为输出信号SO，再经导通的晶体管T4传输至读取电路103_1。

图3为像素P11的另一实施例的示意图。图3中的像素P11与图2的像素P11类似，因此类似的编号与相关的叙述于此不再重复。相较于图2中的实施例，图3的像素P11的运算放大器OP的正端与光学传感器PD的阳极互不耦接，具体来说，相较于图2，图3的运算放大器OP的正端与晶体管T3的源级改成耦接电压源V2。

在本实施例中，同样是因为运算放大器OP的虚短路的特性，光学传感器PD阴极与阳极之间的电压差等于电压源V1的电压与电压源V2的电压之间的电压差。当电压源V1的电压与电压源V2的电压不相等时，光学传感器PD的操作偏离光伏模式。在此实施例中，电压源V2的电压大于电压源V1的电压，也就是说，光学传感器PD操作在光导模式。光学传感器PD的量子效率相关于阴极与阳极之间的电压差，也就是说电压源V2的电压与电压源V1的电压之间的电压差，当电压源V2的电压大于电压源V1的电压越多时，光学传感器PD的量子效率越高。当光学传感器PD的量子效率越高时，对于相同的光信号SL，光学传感器PD可产生更多电荷以感应产生更大的感测信号SS。然而，当电压源V2的电压大于电压源V1的电压越多时，光学传感器PD的暗电流亦随之增加。当暗电流增加时，感测信号SS因暗电流产生的偏移(offset)也会跟着增加，因此缩减了感测信号SS动态范围。所以，在本实施例中，电压源V1的电压与电压源V2的电压为可调整的，也就是说，光学传感器PD阴极与阳极之间的电压差可依光学传感器PD的量子效率与暗电流的实际状况来做优化。

在一些实施例中，电压源V2的电压为***参考电位，其具有一个固定的值，例如接地电位。像素P11仅调整电压源V1的电压以控制光学传感器PD的量子效率与暗电流。

通过以上将像素电路200和光学传感器PD配置于不同的层叠，也就是说像素电路200在半导体衬底上，光学传感器PD位于像素电路200上，达到了增加单位面积下像素P11的可感光面积，即增加了填充系数，亦增加光学传感器PD的线性度且不增加漏电流，以及在不影响感测信号SS的质量下，使用非外延衬底实现新颖的像素电路200以降低制作成本。

图5为本申请电子装置的实施例的示意图。举例来说，电子装置500可用来进行光学式屏下/屏内指纹感测以感测特定对象的指纹。电子装置500包括显示屏502以及图像传感器100，当手指接近显示屏502时，显示屏502发出的光线会照射手指并被手指反射回电子装置500，并由图像传感器100接收，图像传感器100并据以产生感测信号并进行指纹辨识，可选地，图像传感器100可以设置在显示屏502的下方以实现屏下光学指纹感测。

Claims (18)

1.一种像素，其特征在于，包括:

光学传感器，具有阴极与阳极，所述阳极耦接第一电压源，其中所述光学传感器用以在感测阶段下感测光信号，并在浮置扩散区产生感测信号；以及

像素电路，设置于非外延衬底，所述像素电路耦接于所述光学传感器的所述阴极与第二电压源，其中所述像素电路包括:

重置电路，耦接于所述阴极与所述浮置扩散区之间，其中在重置阶段下，所述重置电路用以重置所述浮置扩散区的所述感测信号；以及

运算放大器，具有正端、负端与输出端，其中所述正端耦接所述第二电压源，所述负端耦接所述阴极，以及所述输出端耦接所述浮置扩散区，所述运算放大器用以固定所述光学传感器的所述阴极与所述阳极间的电压差，

其中所述重置电路包含:

第一晶体管；以及

第二晶体管，

其中，所述第一晶体管的漏极耦接所述阴极与所述负端，所述第一晶体管的源极耦接所述第二晶体管的漏极，所述第二晶体管的源极耦接所述输出端与所述浮置扩散区，以及

其中，所述光学传感器设置于所述像素电路的上方 。

2.如权利要求1所述的像素，其特征在于，所述光学传感器为薄膜光电二级管，并覆盖于所述像素电路。

3.如权利要求1所述的像素，其特征在于，所述光学传感器为互补金属氧化物半导体光电二极管，并覆盖于所述像素电路。

4.如权利要求1所述的像素，其特征在于，所述像素电路还包括：

电容，具有第一端与第二端，其中所述第一端耦接于所述光学传感器的所述阴极，所述第二端耦接所述浮置扩散区，

其中在感测阶段下，所述电容用以累积电荷以在所述浮置扩散区产生所述感测信号，其中所述电荷为响应所述光学传感器感测所述光信号而产生。

5.如权利要求1所述的像素，其特征在于，所述第一晶体管的闸极接收第一控制信号，以及所述第二晶体管的闸极接收第二控制信号，在所述重置阶段下，所述第一控制信号与所述第二控制信号分别使所述第一晶体管与所述第二晶体管导通，以及在所述感测阶段下，所述第一控制信号与所述第二控制信号使所述第一晶体管与所述第二晶体管不导通。

6.如权利要求5所述的像素，其特征在于，所述重置电路还包括：

第三晶体管，其中所述第三晶体管的漏极耦接所述第一晶体管的源极与所述第二晶体管的漏极，所述第三晶体管的源极耦接所述第三晶体管的基极、所述第二电压源与所述正端。

7.如权利要求6所述的像素，其特征在于，所述第三晶体管的源极还耦接所述第一晶体管的基极。

8.如权利要求6所述的像素，其特征在于，所述第三晶体管的闸极接收第三控制信号，在所述重置阶段下，所述第三控制信号使所述第三晶体管不导通，以及在所述感测阶段下，所述第三控制信号使所述第三晶体管导通。

9.如权利要求6所述的像素，其特征在于，在所述重置阶段下，所述第二晶体管的导通时间长度大于所述第一晶体管的导通时间长度。

10.如权利要求9所述的像素，其特征在于，在所述重置阶段下，所述第三晶体管的不导通时间长度大于所述第二晶体管的导通时间长度。

11.如权利要求1或权利要求6所述的像素，其特征在于，所述第一电压源的电压与所述第二电压源的电压相等，且所述电压差为零。

12.如权利要求11所述的像素，其特征在于，所述正端更直接耦接所述光学传感器的所述阳极。

13.如权利要求1所述的像素，其特征在于，所述第一电压源的电压与所述第二电压源的电压不相等，且所述电压差不为零。

14.如权利要求13所述的像素，其特征在于，所述第二电压源的电压高于所述第一电压源的电压。

15.如权利要求1所述的像素，其特征在于，所述像素电路更包括：

像素读出电路，耦接至所述浮置扩散区，所述像素读取电路用以在读出阶段下依据所述感测信号与选择信号输出输出信号。

16.如权利要求15所述的像素，其特征在于，所述像素读出电路包括源跟随晶体管与第四晶体管，其中所述源跟随晶体管的闸极耦接所述浮置扩散区，所述源跟随晶体管的源极耦接所述第四晶体管的漏极，以及所述第四晶体管的闸极接收选择信号。

17.一种图像传感器，其特征在于，包括：

像素阵列，包括多个如权利要求1-16中任一项所述的像素。

18.一种电子装置，其特征在于，包括：

如权利要求17所述的图像传感器；以及

显示屏。

Images