JP2844733B2 - 光受感ドット信号増幅を伴う光受感装置 - Google Patents
光受感ドット信号増幅を伴う光受感装置Info
- Publication number
- JP2844733B2 JP2844733B2 JP1276187A JP27618789A JP2844733B2 JP 2844733 B2 JP2844733 B2 JP 2844733B2 JP 1276187 A JP1276187 A JP 1276187A JP 27618789 A JP27618789 A JP 27618789A JP 2844733 B2 JP2844733 B2 JP 2844733B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- voltage
- transistor
- diode
- sensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title description 11
- 238000003199 nucleic acid amplification method Methods 0.000 title description 11
- 239000004020 conductor Substances 0.000 claims description 101
- 238000007667 floating Methods 0.000 claims description 54
- 239000003990 capacitor Substances 0.000 claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 230000002441 reversible effect Effects 0.000 claims description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 16
- 230000010354 integration Effects 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000000670 limiting effect Effects 0.000 description 14
- 238000005286 illumination Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000010561 standard procedure Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000006862 quantum yield reaction Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 この発明は、光受感ドットのレベルで信号増幅が行な
われるソリッドステート光受感装置に関する。この発明
は特に、これらの光受感ドットの作動品質を向上し、そ
の用途の適用範囲の拡大を可能にする光受感ドットの新
配置に関する。
われるソリッドステート光受感装置に関する。この発明
は特に、これらの光受感ドットの作動品質を向上し、そ
の用途の適用範囲の拡大を可能にする光受感ドットの新
配置に関する。
光受感セルを線形検知器、またはアレイ等をマトリッ
クス配置にして光受感マトリックスを形成するソリッド
ステート光受感装置は共通的に用いられる実用技法であ
る。光受感マトリックスは行導体システムと列導体シス
テムとを備える。行導体と列導体のそれぞれの交点に光
受感アセンブリまたは光受感セル（以下これを光受感ド
ットと呼ぶ）が存在する。従って光受感ドットは列と行
の両方で組織される。標準的な形態では光受感ドットは
行導体と列導体との間に接続されている。
クス配置にして光受感マトリックスを形成するソリッド
ステート光受感装置は共通的に用いられる実用技法であ
る。光受感マトリックスは行導体システムと列導体シス
テムとを備える。行導体と列導体のそれぞれの交点に光
受感アセンブリまたは光受感セル（以下これを光受感ド
ットと呼ぶ）が存在する。従って光受感ドットは列と行
の両方で組織される。標準的な形態では光受感ドットは
行導体と列導体との間に接続されている。
それぞれの光受感ドットは、１個以上の光受感エレメ
ント、例えばフォト・ダイオード、またはフォトトラン
ジスタ等の可視または近可視光子に感ずるエレメントを
有する。この光子は電荷に変換されて電気的キャパシタ
に蓄えられる。このキャパシタは、光受感ドット自体の
キャパシタまたは付属の補助キャパシタの何れかで構成
される貯蔵キャパシタを形成している。読み取り装置は
貯蔵キャパシタの電気的状態を問合わせにより、信号を
形成している電荷を信号増幅の方へ運ぶのに使用され得
る。
ント、例えばフォト・ダイオード、またはフォトトラン
ジスタ等の可視または近可視光子に感ずるエレメントを
有する。この光子は電荷に変換されて電気的キャパシタ
に蓄えられる。このキャパシタは、光受感ドット自体の
キャパシタまたは付属の補助キャパシタの何れかで構成
される貯蔵キャパシタを形成している。読み取り装置は
貯蔵キャパシタの電気的状態を問合わせにより、信号を
形成している電荷を信号増幅の方へ運ぶのに使用され得
る。
最も標準的な形態では、光受感ドットは、光受感エレ
メント、例えばフォトダイオードをMOS型トランジスタ
と直列接続し、上記のトランジスタにスイッチ機能だけ
を持たせているもので形成される。
メント、例えばフォトダイオードをMOS型トランジスタ
と直列接続し、上記のトランジスタにスイッチ機能だけ
を持たせているもので形成される。
第１図は、従来手法の光受感ドットのマトリックスの
中の１個のドットの図面を示している。このマトリック
スは一定数の行と列を有し、それぞれの光受感ドットPi
jは、行Liのｉ番目と列Cjのｊ番目との交点に存在す
る。
中の１個のドットの図面を示している。このマトリック
スは一定数の行と列を有し、それぞれの光受感ドットPi
jは、行Liのｉ番目と列Cjのｊ番目との交点に存在す
る。
行Liは水平に向かっている行導体の形を取り、列Cjは
垂直に向いている導体Cjの形を取っている。光受感ドッ
トは、例えばMOS型のトランジスタTijによって行導体に
接続されているフォトダイオードDijを有する：この例
ではフォトダイオードのカソードはアースに接続され、
そのアノードはトランジスタのドレインに接続され、そ
のソースは列導体に接続され、トランジスタのゲートが
行導体に接続されている。光は、周期的に予充電される
フォトダイオードによってピックアップされ、トランジ
スタを用いて読み出される。行の選択またはアドレスは
その行に、従ってトランジスタのゲートに加えられトラ
ンジスタを“ON"にするパルスによって行なわれる。次
いで、信号（電荷の形で）は列導体内を流れて積分増幅
器Ajで積分される。
垂直に向いている導体Cjの形を取っている。光受感ドッ
トは、例えばMOS型のトランジスタTijによって行導体に
接続されているフォトダイオードDijを有する：この例
ではフォトダイオードのカソードはアースに接続され、
そのアノードはトランジスタのドレインに接続され、そ
のソースは列導体に接続され、トランジスタのゲートが
行導体に接続されている。光は、周期的に予充電される
フォトダイオードによってピックアップされ、トランジ
スタを用いて読み出される。行の選択またはアドレスは
その行に、従ってトランジスタのゲートに加えられトラ
ンジスタを“ON"にするパルスによって行なわれる。次
いで、信号（電荷の形で）は列導体内を流れて積分増幅
器Ajで積分される。
ソリッドステート光受感マトリックスの製作を単純化
する観点で、上記のスイッチ機能を満たす既知の方法
は、トムソン−セーエスエフにより、1986年10月９日に
申請された、フランス特許申請第8014058号公布第26051
66号に述べられている様に、光受感エレメントと直列に
取付けられているダイオードを用いる。この特許申請
は、それぞれの光受感ドットが相互にひっくり返し、即
ち導電方向が逆になる様にして直列接続された２個のダ
イオードで形成されているソリードステート光受感装置
について述べている。第一のダイオードは行導体に、第
二のダイオードは列導体に接続される。この特許申請は
さらに、この光受感装置と、読み出し行がアドレスされ
た時に上記の二つのダイオードの中の一つを「閉」スイ
ッチとして働き、電荷の通路を開いて信号増幅器への信
号を形成する読み出し方法を述べている。
する観点で、上記のスイッチ機能を満たす既知の方法
は、トムソン−セーエスエフにより、1986年10月９日に
申請された、フランス特許申請第8014058号公布第26051
66号に述べられている様に、光受感エレメントと直列に
取付けられているダイオードを用いる。この特許申請
は、それぞれの光受感ドットが相互にひっくり返し、即
ち導電方向が逆になる様にして直列接続された２個のダ
イオードで形成されているソリードステート光受感装置
について述べている。第一のダイオードは行導体に、第
二のダイオードは列導体に接続される。この特許申請は
さらに、この光受感装置と、読み出し行がアドレスされ
た時に上記の二つのダイオードの中の一つを「閉」スイ
ッチとして働き、電荷の通路を開いて信号増幅器への信
号を形成する読み出し方法を述べている。
これらの型の光受感ドットの読出しによって生ずる主
要問題の一つは、電気容量の値が過度に大きくなるとい
うことである。それぞれの光受感エレメントのこの容量
は列導体に加えられ、このエレメントが接続されている
読み出し増幅器に加えられて信号対雑音比の劣化を生ず
る。
要問題の一つは、電気容量の値が過度に大きくなるとい
うことである。それぞれの光受感エレメントのこの容量
は列導体に加えられ、このエレメントが接続されている
読み出し増幅器に加えられて信号対雑音比の劣化を生ず
る。
この型の光受感ドットによって現われるもう一つの欠
点は、“スミアリング”として知られている。即ち与え
られた列電極に接続されている光受感ドットから来る信
号と同じ列電極に接続されているその他のすべての光受
感ドットの信号との間のクロス・インタフェアレンスで
ある。
点は、“スミアリング”として知られている。即ち与え
られた列電極に接続されている光受感ドットから来る信
号と同じ列電極に接続されているその他のすべての光受
感ドットの信号との間のクロス・インタフェアレンスで
ある。
これらの光受感装置の性能特性を改善するために、最
近光受感ドットの新しい構造が提案された。その場合、
集められた光電荷は直接読み出されずに電圧または電流
を変調する。この場合、光受感ドットそのもののレベル
で信号の増幅が伴われるものと想定されている。
近光受感ドットの新しい構造が提案された。その場合、
集められた光電荷は直接読み出されずに電圧または電流
を変調する。この場合、光受感ドットそのもののレベル
で信号の増幅が伴われるものと想定されている。
光受感ドットの後者の型の実施例は、IEEEの“Transa
ctions on Electron Device",vol.35No.5,1988.5月PP.6
46〜652に発表されている。この実施例では検出と増幅
はジャンクション電界効果トランジスタ（J FET）によ
ってまかなわれている。
ctions on Electron Device",vol.35No.5,1988.5月PP.6
46〜652に発表されている。この実施例では検出と増幅
はジャンクション電界効果トランジスタ（J FET）によ
ってまかなわれている。
もう一つの実施例は、IEDM刊行“Tech.Dig",1986.12
月PP.353〜356に発表されている。この刊行物に述べら
れているアセンブリは、増幅機能と検出機能とに共通な
トランジスタを用いる。但し、このトランジスタはMOS
トランジスタと類似の型のもので、このトランジスタに
関しては、注記で検出機能を果たすことができるとして
区別をしている。
月PP.353〜356に発表されている。この刊行物に述べら
れているアセンブリは、増幅機能と検出機能とに共通な
トランジスタを用いる。但し、このトランジスタはMOS
トランジスタと類似の型のもので、このトランジスタに
関しては、注記で検出機能を果たすことができるとして
区別をしている。
これ等の二つの実施例は、なかんづく、次の欠点を有
する： ａ）J FETトランジスタを用いる実施例に対して −J FETの技術は比較的に複雑で、従って高価とな
る。薄膜型技術手法で実行することが出来ない。
する： ａ）J FETトランジスタを用いる実施例に対して −J FETの技術は比較的に複雑で、従って高価とな
る。薄膜型技術手法で実行することが出来ない。
−単結晶シリコンの使用が要求されるので、アモルフ
ァス・シリコンの使用できるアセンブリに比して、光受
感ドットの実施例は広い面積の光受感装置を作ることが
出来ないと言う欠点がある。広面積受感装置は、例えば
40cm×40cmの広面積表面画像検知機器が特に役に立つＸ
線画像検知用として際立って使用される（放射能画像の
検出用として知られており、Ｘ線を光子に変換するため
に光受感マトリックスにシンチレーション・スクリーン
を付加すれば充分である）。
ァス・シリコンの使用できるアセンブリに比して、光受
感ドットの実施例は広い面積の光受感装置を作ることが
出来ないと言う欠点がある。広面積受感装置は、例えば
40cm×40cmの広面積表面画像検知機器が特に役に立つＸ
線画像検知用として際立って使用される（放射能画像の
検出用として知られており、Ｘ線を光子に変換するため
に光受感マトリックスにシンチレーション・スクリーン
を付加すれば充分である）。
ｂ）MOSトランジスタと似た型のトランジスタを使用す
る第二実施例に対して： −この実施例は、上に延べたものと同じ欠点、即ち、
複雑な技法、及び上述の欠陥と同じ欠陥を導く単結晶シ
リコンを使用しなければならない事である。更に、この
第二の実施例はスミアリグ効果が防止されないと言う欠
点を有する。
る第二実施例に対して： −この実施例は、上に延べたものと同じ欠点、即ち、
複雑な技法、及び上述の欠陥と同じ欠陥を導く単結晶シ
リコンを使用しなければならない事である。更に、この
第二の実施例はスミアリグ効果が防止されないと言う欠
点を有する。
この発明はソリットステート型装置、それぞれの光受
感ドットの信号を、上記の欠点を示すことなく増幅でき
る新しい方法で配置された光受感ドット及び更に暗電流
の削減ならびにより良い量子収量を得ることを可能にす
る光受感ドットに関する。
感ドットの信号を、上記の欠点を示すことなく増幅でき
る新しい方法で配置された光受感ドット及び更に暗電流
の削減ならびにより良い量子収量を得ることを可能にす
る光受感ドットに関する。
この発明は、増幅トランジスタを含む光受感ドットの
新型式に関し、同型式はリニアアレイ型光受感装置及
び、増幅トランジスタとして単結晶シリコンを使用する
平均的または小面積型装置、あるいは、製作用として非
結晶シリコンを使用する広面積光受感装置の新型式に関
し、なかんづくそれぞれの光受感ドットのレベルに配置
される増幅トランジスタの新型式に関する。
新型式に関し、同型式はリニアアレイ型光受感装置及
び、増幅トランジスタとして単結晶シリコンを使用する
平均的または小面積型装置、あるいは、製作用として非
結晶シリコンを使用する広面積光受感装置の新型式に関
し、なかんづくそれぞれの光受感ドットのレベルに配置
される増幅トランジスタの新型式に関する。
この発明によれば、１個以上の列導体と交叉する１個
以上の行導体、実質的に行導体と列導体のそれぞれの交
叉点に形成される光受感ドットから成り、光受感ドット
が直列結合されている１個以上の第一ダイポール・エレ
メントと第二ダイポール・エレメントからなり、少なく
ともその中の一つが光受感エレメント、二つのダイポー
ルの会合点または会合ゾーンが浮動電位点を形成し、こ
こに光受感ドットが曝された光によって発生した電荷が
蓄積され、それに第一ダイポールは、その端末または浮
動電位点の反対側のポールで行導体に接続し、更に装置
がトランジスタ型のトリポールエレメントでその第一ポ
ールは制御ゲートを形成し、その制御ゲートは浮動電位
点に接続され、上記トランジスタの第二ポールは列導体
に接続され、トランジスタの第三ポールは同時に一方で
は電源に他方では、第二ポールのポールまたは後者の端
末、浮動電位点、反対測で第二ポールに接続される。
以上の行導体、実質的に行導体と列導体のそれぞれの交
叉点に形成される光受感ドットから成り、光受感ドット
が直列結合されている１個以上の第一ダイポール・エレ
メントと第二ダイポール・エレメントからなり、少なく
ともその中の一つが光受感エレメント、二つのダイポー
ルの会合点または会合ゾーンが浮動電位点を形成し、こ
こに光受感ドットが曝された光によって発生した電荷が
蓄積され、それに第一ダイポールは、その端末または浮
動電位点の反対側のポールで行導体に接続し、更に装置
がトランジスタ型のトリポールエレメントでその第一ポ
ールは制御ゲートを形成し、その制御ゲートは浮動電位
点に接続され、上記トランジスタの第二ポールは列導体
に接続され、トランジスタの第三ポールは同時に一方で
は電源に他方では、第二ポールのポールまたは後者の端
末、浮動電位点、反対測で第二ポールに接続される。
（実施例） 第２図は光受感ドット、P1,P2,…,P9のマトリックス
２を有する光受感装置１の結線図を示している。記載さ
れている非制限例において、光受感ドットP1〜P9の数
は、第２図を単純化するために３×３マトリックス・ア
センブリに対応して９個に限定されている。マトリック
ス２は行導体、L1〜L3と列導体F1〜F3を有し、それぞれ
の型の導体数は３に限定されており、第２図の例の場合
には、９個の光受感ドットだけが示される。但し、発明
の精神としては、このマトリックス・アセンブリは、遥
かに大きい容量、例えば特に40cm×40cm、オーダの寸法
の表面検知器を得るために2,000行導体と2,000列導体を
用いて数100万ドットの遥かに大きな容量を備えること
ができる。
２を有する光受感装置１の結線図を示している。記載さ
れている非制限例において、光受感ドットP1〜P9の数
は、第２図を単純化するために３×３マトリックス・ア
センブリに対応して９個に限定されている。マトリック
ス２は行導体、L1〜L3と列導体F1〜F3を有し、それぞれ
の型の導体数は３に限定されており、第２図の例の場合
には、９個の光受感ドットだけが示される。但し、発明
の精神としては、このマトリックス・アセンブリは、遥
かに大きい容量、例えば特に40cm×40cm、オーダの寸法
の表面検知器を得るために2,000行導体と2,000列導体を
用いて数100万ドットの遥かに大きな容量を備えること
ができる。
実際上及び標準的な手法で光受感ドットP1〜P9はそれ
ぞれ行導体L1〜L3、と列導体F1〜F3の交点に形成され
る。
ぞれ行導体L1〜L3、と列導体F1〜F3の交点に形成され
る。
この発明の特性に従って、それぞれの光受感ドットP1
〜P9は二つのダイポール・エレメントを有し、その中の
１個以上が光受感エレメントで、トランジスタＴで形成
されるトリポールエレメントを含む。例えば、第二光受
感ドットP2を取上げると、その材料構造は、第一行導体
L1と第二列導体F2との間の実質的交点に作られ、それぞ
れの光受感ドットP1〜P9は、第２ダイポール・エレメン
ト５と直列接続されている第一ダイポール・エレメント
４を有する。二つのダイポール・エレメント４及び５の
会合点または会合ゾーンは浮動電位Ａの点を形成する。
前に示されている様に、二つのダイポール4,5の何れか
一方または両方が光受感性を有する。
〜P9は二つのダイポール・エレメントを有し、その中の
１個以上が光受感エレメントで、トランジスタＴで形成
されるトリポールエレメントを含む。例えば、第二光受
感ドットP2を取上げると、その材料構造は、第一行導体
L1と第二列導体F2との間の実質的交点に作られ、それぞ
れの光受感ドットP1〜P9は、第２ダイポール・エレメン
ト５と直列接続されている第一ダイポール・エレメント
４を有する。二つのダイポール・エレメント４及び５の
会合点または会合ゾーンは浮動電位Ａの点を形成する。
前に示されている様に、二つのダイポール4,5の何れか
一方または両方が光受感性を有する。
発明の第一バージョンでは、二つのダイポールエレメ
ント4,5は、それぞれDa及びDbで形成され、その中の少
なくとも片方、例えば第一ダイオードDaがフォトダイオ
ードである。第一ダイオードDaが第二ダイオードDbより
も大きな面積、例えば10倍の面積を有するものとする
と、これらのダイオードDa,Dbのキャパシタンス（図に
は示されていない）はこれらのダイオードが逆バイアス
された時に、第一ダイオードDaのキャパシタンスが第２
ダイオードDbのキャパシタンスより大きくなる。更に注
意すべき事は、この第一形態の例では、二つのダイオー
ドDa,Dbが直列に、相互に逆極性正続されていることで
ある。ここで述べられている非制限例では、第一ダイオ
ードDaの主機能は光検知で、第二ダイオードDbは、光受
感ドットP2が可視光または近可視光の放射（図には示さ
れていない）に曝されている間に発生した電荷を蓄えて
いる浮動電位点Ａの電位を復帰する様設計されている。
言う迄もなく、もし第二ダイオードDbをフォトダイオー
ドである場合には、そのフォトダイオードの発生した光
電荷もまた浮動電位点Ａに蓄えられることになる。第一
ダイポール４のポール６、浮動電位点Ａの反対側、即
ち、この例では第一ダイオードDaのカソードが第一導体
L1に接続される。そして第二ダイオードDbのカソード
（７）は、電源電圧Ｖが供給されている電源導体８に接
続される。言う迄もなく、二つのダイオードDa,Dbはそ
の導電方向を逆にして接続されることができる。例え
ば、以下で更に明確に説明される様に、電圧バイアスと
読み取りパルスバイアスを逆にする。
ント4,5は、それぞれDa及びDbで形成され、その中の少
なくとも片方、例えば第一ダイオードDaがフォトダイオ
ードである。第一ダイオードDaが第二ダイオードDbより
も大きな面積、例えば10倍の面積を有するものとする
と、これらのダイオードDa,Dbのキャパシタンス（図に
は示されていない）はこれらのダイオードが逆バイアス
された時に、第一ダイオードDaのキャパシタンスが第２
ダイオードDbのキャパシタンスより大きくなる。更に注
意すべき事は、この第一形態の例では、二つのダイオー
ドDa,Dbが直列に、相互に逆極性正続されていることで
ある。ここで述べられている非制限例では、第一ダイオ
ードDaの主機能は光検知で、第二ダイオードDbは、光受
感ドットP2が可視光または近可視光の放射（図には示さ
れていない）に曝されている間に発生した電荷を蓄えて
いる浮動電位点Ａの電位を復帰する様設計されている。
言う迄もなく、もし第二ダイオードDbをフォトダイオー
ドである場合には、そのフォトダイオードの発生した光
電荷もまた浮動電位点Ａに蓄えられることになる。第一
ダイポール４のポール６、浮動電位点Ａの反対側、即
ち、この例では第一ダイオードDaのカソードが第一導体
L1に接続される。そして第二ダイオードDbのカソード
（７）は、電源電圧Ｖが供給されている電源導体８に接
続される。言う迄もなく、二つのダイオードDa,Dbはそ
の導電方向を逆にして接続されることができる。例え
ば、以下で更に明確に説明される様に、電圧バイアスと
読み取りパルスバイアスを逆にする。
第２図の非制限説明例では、トリポールＴはＮチャネ
ルの例としてMOS型トランジスタとして示されているが
Ｔトランジスタはまたジャンクション電界効果トランジ
スタであることもでき、この二つの型の何れであっても
IC型または薄膜型トランジスタで、即ち単結晶シリコン
を用いたものも、アモルファス・シリコンを用いたもの
も、遜色なしに使用でき、後者の場合には広い面積が容
易に作られると言う利点がある。更にトランジスタＴは
バイポーラ型トランジスタであっても良いことに注意す
る必要がある。
ルの例としてMOS型トランジスタとして示されているが
Ｔトランジスタはまたジャンクション電界効果トランジ
スタであることもでき、この二つの型の何れであっても
IC型または薄膜型トランジスタで、即ち単結晶シリコン
を用いたものも、アモルファス・シリコンを用いたもの
も、遜色なしに使用でき、後者の場合には広い面積が容
易に作られると言う利点がある。更にトランジスタＴは
バイポーラ型トランジスタであっても良いことに注意す
る必要がある。
トランジスタＴの第一の機能は、光受感ドットP2の読
み出しの間は浮動電位点Ａに蓄えられている電荷によっ
て形成されている有用信号を増幅しなければならない。
その第二機能は、その増幅した信号を接続されている列
導体へ移すことである。この目的で、トランジスタＴの
制御ゲートＧ（このゲートＧはトリポールＴの第一ポー
ルとなっている）が浮動電位点Ａに接続されている。更
にトランジスタＴのドレインDr（このドレインDrはトリ
ポールの第二ポールをなっている）が電源導体８、即ち
第二ダイオードDbのカソード７として同じ電源電圧に接
続されている。最後に、トランジスタＴのソースＳ（こ
のソースＳはトリポールＴの第三ポールとなっている）
が列導体F2に接続されている。
み出しの間は浮動電位点Ａに蓄えられている電荷によっ
て形成されている有用信号を増幅しなければならない。
その第二機能は、その増幅した信号を接続されている列
導体へ移すことである。この目的で、トランジスタＴの
制御ゲートＧ（このゲートＧはトリポールＴの第一ポー
ルとなっている）が浮動電位点Ａに接続されている。更
にトランジスタＴのドレインDr（このドレインDrはトリ
ポールの第二ポールをなっている）が電源導体８、即ち
第二ダイオードDbのカソード７として同じ電源電圧に接
続されている。最後に、トランジスタＴのソースＳ（こ
のソースＳはトリポールＴの第三ポールとなっている）
が列導体F2に接続されている。
それぞれの光受感ドットP1〜P9は、今説明した第二光
受感ドットと同様な方法で形成されている。
受感ドットと同様な方法で形成されている。
それ自体が標準となっている方法で、行導体L1〜L
3は、この行に接続されている光受感ドットP1〜P9を読
出す観点でそれぞれの行L1〜L3に順にアドレスを与える
論理回路シフトレジスタ11を目立つ様に含んでいる行ア
ドレス装置10に接続されている。このレジスタ11は、読
取りパルスIL、及び復帰パルスIR（第２図には示されて
いない）と呼ばれているパルス電圧VLを行導体から行導
体へと移し、他のアドレスされていない行導体を直流電
源電圧VDOに関して負になっている基準電圧VRに保つ様
に制御する。パルスIL,IRは、その第一出力15が静止電
圧VRに接続され、第二出力16がゲート装置17に接続され
ているパルス電圧発生器14に接続され、シフトレジスタ
11の制御に従ってゲート装置17を介してパルスIL,IRを
行導体L1〜L3に送る。
3は、この行に接続されている光受感ドットP1〜P9を読
出す観点でそれぞれの行L1〜L3に順にアドレスを与える
論理回路シフトレジスタ11を目立つ様に含んでいる行ア
ドレス装置10に接続されている。このレジスタ11は、読
取りパルスIL、及び復帰パルスIR（第２図には示されて
いない）と呼ばれているパルス電圧VLを行導体から行導
体へと移し、他のアドレスされていない行導体を直流電
源電圧VDOに関して負になっている基準電圧VRに保つ様
に制御する。パルスIL,IRは、その第一出力15が静止電
圧VRに接続され、第二出力16がゲート装置17に接続され
ているパルス電圧発生器14に接続され、シフトレジスタ
11の制御に従ってゲート装置17を介してパルスIL,IRを
行導体L1〜L3に送る。
更に、非制限例として示されている実施例ではそれぞ
れの列導体F1〜F3は、積分器として取付けられている作
動増幅器G1〜G3の負入力“−”に積分キャパシタCL1〜C
L3を介して接続される。それぞれの積分キャパシタは増
幅器G1〜G3の負入力“−”とこの増幅器の出力OF1,OF2,
OF3の間に取付けられている。増幅器G1〜G3の第二入力
即ち正入力“＋”は、それぞれの列導体F1〜F3に従って
それぞれのトランジスタＴのそれぞれのソースＳに加え
られる列基準電圧VOに接続される。この非制限例におい
ては、列基準電圧VOはアース即ち０ボルドで、行アドレ
ス装置の休止電圧VRと等しくなるであろう。
れの列導体F1〜F3は、積分器として取付けられている作
動増幅器G1〜G3の負入力“−”に積分キャパシタCL1〜C
L3を介して接続される。それぞれの積分キャパシタは増
幅器G1〜G3の負入力“−”とこの増幅器の出力OF1,OF2,
OF3の間に取付けられている。増幅器G1〜G3の第二入力
即ち正入力“＋”は、それぞれの列導体F1〜F3に従って
それぞれのトランジスタＴのそれぞれのソースＳに加え
られる列基準電圧VOに接続される。この非制限例におい
ては、列基準電圧VOはアース即ち０ボルドで、行アドレ
ス装置の休止電圧VRと等しくなるであろう。
それぞれの積分増幅器G1〜G3は、積分キャパシタCL1
〜CL3と並列に取付けられている復帰スイッチI1〜I3を
含んでいる。第２図では、スイッチI1〜I3はスイッチと
して記されているが、標準手法としては、トランジス
タ、例えばMOS型でリセット記号（図には示されていな
い）で制御される事は言うまでもない。
〜CL3と並列に取付けられている復帰スイッチI1〜I3を
含んでいる。第２図では、スイッチI1〜I3はスイッチと
して記されているが、標準手法としては、トランジス
タ、例えばMOS型でリセット記号（図には示されていな
い）で制御される事は言うまでもない。
増幅器G1〜G3の出力OF1〜CF3は、例えば並列入力と直
列出力（S1）を備えたCCD（電荷結合装置）型のシフト
レジスタで構成されているアナログデータ捕捉装置を含
む読出し多重化回路20に接続される。この様にして、標
準的な手法でアナログデータ捕捉装置は、１本の同じ行
導体L1〜L3に接続されているすべての光受感ドットを読
出すステージで増幅器G1〜G3によって積分された電荷に
対応する信号（図には示されていない）を直列に出力す
ることができる。言う迄もなく、これもまた標準的な手
法で、一つの列導体当り１個ずつの積分増幅器を用いる
ことなく、列導体信号の多重化を行なうことができる。
この場合、相次ぐ複数個の列導体は、1986年１月20日付
でトムソン−セーエスエフの名で申請されているフラン
ス特許申請86.00716号及び1986年４月30日申請の第86.0
0334号に述べられている多重化回路を用いて、１個の同
じ積分増幅器に時間的に順に接続される。これらの特許
申請は、ソリッドステート光受感マトリックスに関し、
さらに行アドレス手段ならびにこれらのマトリックスの
制御ならびに作成法に関して述べている。
列出力（S1）を備えたCCD（電荷結合装置）型のシフト
レジスタで構成されているアナログデータ捕捉装置を含
む読出し多重化回路20に接続される。この様にして、標
準的な手法でアナログデータ捕捉装置は、１本の同じ行
導体L1〜L3に接続されているすべての光受感ドットを読
出すステージで増幅器G1〜G3によって積分された電荷に
対応する信号（図には示されていない）を直列に出力す
ることができる。言う迄もなく、これもまた標準的な手
法で、一つの列導体当り１個ずつの積分増幅器を用いる
ことなく、列導体信号の多重化を行なうことができる。
この場合、相次ぐ複数個の列導体は、1986年１月20日付
でトムソン−セーエスエフの名で申請されているフラン
ス特許申請86.00716号及び1986年４月30日申請の第86.0
0334号に述べられている多重化回路を用いて、１個の同
じ積分増幅器に時間的に順に接続される。これらの特許
申請は、ソリッドステート光受感マトリックスに関し、
さらに行アドレス手段ならびにこれらのマトリックスの
制御ならびに作成法に関して述べている。
発明の精神において、光受感ドットP1〜P9は第２図の
例とは異なった手法でも作られ得ることに着目されなけ
ればならない。
例とは異なった手法でも作られ得ることに着目されなけ
ればならない。
第３図は、非制御例として、光受感ドットP1〜P9の第
二バージョンを示している。説明を単純化するために、
第３図の例では、第一行導体L1と第二列導体F2の交点に
位置している第二光受感ドットP2だけを表している。
二バージョンを示している。説明を単純化するために、
第３図の例では、第一行導体L1と第二列導体F2の交点に
位置している第二光受感ドットP2だけを表している。
このバージョンに対しては、第一ダイポール４は絶縁
キャパシタCiで形成されている。即ち第２図と比べて第
一ダイオードDaがキャパシタで置き換えられている。絶
縁キャパシタCiは標準キャパシタで差支えない。この場
合、第二ダイオードDbは、光検知エレメントと、切り換
えエレメント即ち浮動電位点Ａの電位を復帰させるため
のスイッチとの２重の機能を果す。次いで、絶縁キャパ
シタCiは、dcモードで、浮動電位点Ａを絶縁する単独機
能を有する。但し絶縁キャパシタCiはまた誘電体として
高抵抗の、例えば真性アモルファス・シリコン・フォト
コンダクタをも有する。この場合、光検出は絶縁キャパ
シタCi単独で提供されるか、もしくはこのキャパシタと
第二ダイオードDbの両方によって提供される。
キャパシタCiで形成されている。即ち第２図と比べて第
一ダイオードDaがキャパシタで置き換えられている。絶
縁キャパシタCiは標準キャパシタで差支えない。この場
合、第二ダイオードDbは、光検知エレメントと、切り換
えエレメント即ち浮動電位点Ａの電位を復帰させるため
のスイッチとの２重の機能を果す。次いで、絶縁キャパ
シタCiは、dcモードで、浮動電位点Ａを絶縁する単独機
能を有する。但し絶縁キャパシタCiはまた誘電体として
高抵抗の、例えば真性アモルファス・シリコン・フォト
コンダクタをも有する。この場合、光検出は絶縁キャパ
シタCi単独で提供されるか、もしくはこのキャパシタと
第二ダイオードDbの両方によって提供される。
絶縁キャパシタCiの等価回路図（図には示されていな
い）は、例えば真性アモルファス・シリコンの様な高抵
抗なフォトコンダクティブな材料によって形成された誘
電体をキャパシタCiに対応にさせ、このキャパシタと並
列に、キャパシタCiが露光されると減少する可変電気抵
抗を含める必要がある。
い）は、例えば真性アモルファス・シリコンの様な高抵
抗なフォトコンダクティブな材料によって形成された誘
電体をキャパシタCiに対応にさせ、このキャパシタと並
列に、キャパシタCiが露光されると減少する可変電気抵
抗を含める必要がある。
第４図（ａ），（ｂ）は、直列装着の２個のダイオー
ドDa、Dbを含んでいる第２図の例に従って光受感ドット
P1〜P9が構成されている場合の作動を説明することを可
能にするタイミングダイアグラムを表している。以下、
１本の同じ行導体に接続されているすべての光受感ドッ
トに対して通用する一つの例として、以下第二光受感ド
ットP2のみについて検討することにする。第一導体L1に
加えられている行電位VLの変化は第４図（ａ）に示され
ている。浮動電位点Ａの電位VAの変化は第４図（ｂ）に
示されている。周期的な作動サイクルはt0の時点とｔ′
０の時点との間である。
ドDa、Dbを含んでいる第２図の例に従って光受感ドット
P1〜P9が構成されている場合の作動を説明することを可
能にするタイミングダイアグラムを表している。以下、
１本の同じ行導体に接続されているすべての光受感ドッ
トに対して通用する一つの例として、以下第二光受感ド
ットP2のみについて検討することにする。第一導体L1に
加えられている行電位VLの変化は第４図（ａ）に示され
ている。浮動電位点Ａの電位VAの変化は第４図（ｂ）に
示されている。周期的な作動サイクルはt0の時点とｔ′
０の時点との間である。
初めに、時点t0は先行サイクルの終末及び新サイクル
の光積分ステージTILの始点に対応している。この瞬間
に、第一行導体L1に加えられている電位VLは、例えば０
ボルトの静止電圧VRに関して正の値となり、この電位は
静止電圧VRの値になる。
の光積分ステージTILの始点に対応している。この瞬間
に、第一行導体L1に加えられている電位VLは、例えば０
ボルトの静止電圧VRに関して正の値となり、この電位は
静止電圧VRの値になる。
時点t0の直前で二つのダイオードDa,Dbは逆にバイア
スされ、従って恰もキャパシタの様な挙動を示す。第一
ダイオードDaのキャパシタンスは第二ダイオードDbのキ
ャパシタンスよりも大きい（約10倍）ので電圧VLの負変
化は点Ａに伝えられ、この点の電圧VAは静止電圧VRより
も低い電圧VA1となる、即ち後者に対して負となる。従
って、t0の時点から以後は第一ダイオードDaは逆バイア
スとなり、光積分ステージTILに通じて浮動電位点Ａに
集積された正キャリア（ホール）の形で、電荷形成され
た光情報を蓄えることができる。第一ダイオードDaから
きた電位VL、または第二ダイオードDbから来る電源電圧
VDDによって光電子が取り除かれる。光積分ステージTIL
の間、光受感マトリックスのすべての他の行導体は逐次
的にアドレスされ、最初にそれに接続されているすべて
の光受感ドットが読み出され、第二に浮動電位点Ａの電
位がリセットまたは復帰される。
スされ、従って恰もキャパシタの様な挙動を示す。第一
ダイオードDaのキャパシタンスは第二ダイオードDbのキ
ャパシタンスよりも大きい（約10倍）ので電圧VLの負変
化は点Ａに伝えられ、この点の電圧VAは静止電圧VRより
も低い電圧VA1となる、即ち後者に対して負となる。従
って、t0の時点から以後は第一ダイオードDaは逆バイア
スとなり、光積分ステージTILに通じて浮動電位点Ａに
集積された正キャリア（ホール）の形で、電荷形成され
た光情報を蓄えることができる。第一ダイオードDaから
きた電位VL、または第二ダイオードDbから来る電源電圧
VDDによって光電子が取り除かれる。光積分ステージTIL
の間、光受感マトリックスのすべての他の行導体は逐次
的にアドレスされ、最初にそれに接続されているすべて
の光受感ドットが読み出され、第二に浮動電位点Ａの電
位がリセットまたは復帰される。
時点t0でＡ点の電圧VAの値VA1がトランジスタＴを完
全にスイッチオフする必要があることが注目されなけれ
ばならない：事実、このトランジスタＴのゲートＧは浮
動電位点Ａ、即ち電圧VAに接続され、トランジスタＴの
ソースSOに加えられている電圧は、積分増幅器G1〜G3の
正入力“＋”に加えられている基準電圧に固定されてい
る。この様にして、MOSトランジスタＴがその強化モー
ドまたは抑圧モードＮチャネル型の何れであるかによっ
てこれを完全に遮断するのに次の条件で充分である：前
者の場合には、その制御ゲートＧはソースＳと同じ電位
になる必要があり、後者の場合には、その制御ゲートＧ
はトランジスタＴを遮断するのにソースＳに関して大き
く負になる必要がある。言う迄もなく、制御ゲートＧは
トランジスタＴのソースＳに関して大きく負になること
が必要で、積分増幅器G1〜G3の正入力“＋”は、静止電
圧VRに関して正である基準電圧VOに接続されることにな
るであろう。この非制限例では、トランジスタＴを導電
状態にするしきい値電圧VTは静止電圧VRに関して正で、
この静止電圧VRが、基準電圧VOとして一つの同一電圧
（０ボルトまたはアース）を有することが想定されてい
る。
全にスイッチオフする必要があることが注目されなけれ
ばならない：事実、このトランジスタＴのゲートＧは浮
動電位点Ａ、即ち電圧VAに接続され、トランジスタＴの
ソースSOに加えられている電圧は、積分増幅器G1〜G3の
正入力“＋”に加えられている基準電圧に固定されてい
る。この様にして、MOSトランジスタＴがその強化モー
ドまたは抑圧モードＮチャネル型の何れであるかによっ
てこれを完全に遮断するのに次の条件で充分である：前
者の場合には、その制御ゲートＧはソースＳと同じ電位
になる必要があり、後者の場合には、その制御ゲートＧ
はトランジスタＴを遮断するのにソースＳに関して大き
く負になる必要がある。言う迄もなく、制御ゲートＧは
トランジスタＴのソースＳに関して大きく負になること
が必要で、積分増幅器G1〜G3の正入力“＋”は、静止電
圧VRに関して正である基準電圧VOに接続されることにな
るであろう。この非制限例では、トランジスタＴを導電
状態にするしきい値電圧VTは静止電圧VRに関して正で、
この静止電圧VRが、基準電圧VOとして一つの同一電圧
（０ボルトまたはアース）を有することが想定されてい
る。
時点t0以後の光受感ドットP2の露光と共にＡ点の電圧
VAは正の値を増大していく。第４図（ｂ）は、光積分ス
テージTILの間における電圧VAの種々な可能変化を示し
ている： −ａとマークされているカーブ（点線）は照明のない場
合を示し、この場合は、積分ステージTILの終末迄一つ
の同一電圧VA1を示し、暗電流は無視されている； −ｂとマークされている実践のカーブは、飽和レベル以
下の平均照明を示している。この場合照明強度が一定と
仮定して、電圧VAは緩やかにVA1からさらに正方向に、
積分ステージTILの終末点に到達する電圧値VA2迄変化す
る； −ｃとマークされた点線のカーブは飽和レベルを超えた
照明を示している。この場合電圧VAは、カーブｂの場合
よりも急速に増加して、t1の時点で飽和に対応し、静止
電圧VRよりも高い電圧値VA3に達する。従って、この場
合は、第一ダイオードDaは順方向バイアスとなり、過剰
キヤリアの再結合を可能にし、装置の眩惑防止機能を提
供する。この装置を正確に機能させるために、静止電圧
VRをトランジスタＴのしきい値電圧VTよりも充分に小さ
くしトランジスタが導電性となることを防止しなければ
ならない。
VAは正の値を増大していく。第４図（ｂ）は、光積分ス
テージTILの間における電圧VAの種々な可能変化を示し
ている： −ａとマークされているカーブ（点線）は照明のない場
合を示し、この場合は、積分ステージTILの終末迄一つ
の同一電圧VA1を示し、暗電流は無視されている； −ｂとマークされている実践のカーブは、飽和レベル以
下の平均照明を示している。この場合照明強度が一定と
仮定して、電圧VAは緩やかにVA1からさらに正方向に、
積分ステージTILの終末点に到達する電圧値VA2迄変化す
る； −ｃとマークされた点線のカーブは飽和レベルを超えた
照明を示している。この場合電圧VAは、カーブｂの場合
よりも急速に増加して、t1の時点で飽和に対応し、静止
電圧VRよりも高い電圧値VA3に達する。従って、この場
合は、第一ダイオードDaは順方向バイアスとなり、過剰
キヤリアの再結合を可能にし、装置の眩惑防止機能を提
供する。この装置を正確に機能させるために、静止電圧
VRをトランジスタＴのしきい値電圧VTよりも充分に小さ
くしトランジスタが導電性となることを防止しなければ
ならない。
作動サイクル全体を通じて、いわゆる飽和値に達する
可能性が第一ダイオードDaが順方向バイアスになる可能
性のある期間に対応し、サイクルのその他の期間全体に
わたって逆バイアスに保たれ、従ってキヤパシタとして
作用する事に注目されなければならない。この様にし
て、第４図（ａ）、及び第４図（ｂ）を参照して述べら
れた作動は、また、ダイポール・エレメント４が絶縁キ
ャパシタCiで形成されている第３図の光受感ドットのバ
ージョンにも適用できる。但し、第３図に示されている
光受感ドットの場合の眩惑防止機能は、絶縁キャパシタ
Ciの誘電体が光電動誘導体である場合、好都合に提供さ
れるものである事に着目する必要がある。実際上、この
場合では、電圧VAが静止電圧VRに近づくとキヤパシタCi
の極板即ち導電材料の間の電界が減少し、従って光検出
を、電圧VAが非常高照明レベルで電圧VRと等しくなった
時に電界が０になる迄減少させるのである。照明が増加
すると共に光検出速度が減少することによってダイナミ
ックレンズ圧縮効果も得られる。
可能性が第一ダイオードDaが順方向バイアスになる可能
性のある期間に対応し、サイクルのその他の期間全体に
わたって逆バイアスに保たれ、従ってキヤパシタとして
作用する事に注目されなければならない。この様にし
て、第４図（ａ）、及び第４図（ｂ）を参照して述べら
れた作動は、また、ダイポール・エレメント４が絶縁キ
ャパシタCiで形成されている第３図の光受感ドットのバ
ージョンにも適用できる。但し、第３図に示されている
光受感ドットの場合の眩惑防止機能は、絶縁キャパシタ
Ciの誘電体が光電動誘導体である場合、好都合に提供さ
れるものである事に着目する必要がある。実際上、この
場合では、電圧VAが静止電圧VRに近づくとキヤパシタCi
の極板即ち導電材料の間の電界が減少し、従って光検出
を、電圧VAが非常高照明レベルで電圧VRと等しくなった
時に電界が０になる迄減少させるのである。照明が増加
すると共に光検出速度が減少することによってダイナミ
ックレンズ圧縮効果も得られる。
積分ステージTILの終末点であり読取りステージTLの
始点である時点t2で、行電圧VLが、先行値VRに関して正
で電源電圧VDDよりも小さい電圧値VL2に達し、他方静止
電圧VRは他のアドレスされていないすべての行導体で保
たれている。電圧VLのVRからVL2へのこの変化は読取り
パルスILの前縁を形成する。
始点である時点t2で、行電圧VLが、先行値VRに関して正
で電源電圧VDDよりも小さい電圧値VL2に達し、他方静止
電圧VRは他のアドレスされていないすべての行導体で保
たれている。電圧VLのVRからVL2へのこの変化は読取り
パルスILの前縁を形成する。
ｂとマークされた平均照明（ａ、及びｃとマークされ
ているカーブの作動は容易に推論される）のカーブで示
されている場合について考えるならば、時点t2に読取り
パルスILの先端が浮動電位点Ａへ、第一ダイオードDaで
形成されているキヤパシタを介して送られ、後者は逆バ
イアスされる。次いで電圧VAは電圧値VA2から、トラン
ジスタＴのしきい値電圧VTよりも大きい電圧値VA4に達
する。これによってトランジスタＴは導電状態となり、
列F2で、トランジスタＴで電流増幅された有用信号即ち
浮動電位点Ａに蓄えられた信号に比例する信号の集積を
可能にする。列導体F2に注入された増幅された有用信号
は積分増幅器G2に基本的に標準となっている手法で加え
られ、リセットスイッチI2は、それが“開”の状態にさ
れる読取りステージTLを除き、作動の全サイクルを通じ
積分キヤパシタCL2を短絡するための“開”の状態に保
持される事に注目しなければならない。
ているカーブの作動は容易に推論される）のカーブで示
されている場合について考えるならば、時点t2に読取り
パルスILの先端が浮動電位点Ａへ、第一ダイオードDaで
形成されているキヤパシタを介して送られ、後者は逆バ
イアスされる。次いで電圧VAは電圧値VA2から、トラン
ジスタＴのしきい値電圧VTよりも大きい電圧値VA4に達
する。これによってトランジスタＴは導電状態となり、
列F2で、トランジスタＴで電流増幅された有用信号即ち
浮動電位点Ａに蓄えられた信号に比例する信号の集積を
可能にする。列導体F2に注入された増幅された有用信号
は積分増幅器G2に基本的に標準となっている手法で加え
られ、リセットスイッチI2は、それが“開”の状態にさ
れる読取りステージTLを除き、作動の全サイクルを通じ
積分キヤパシタCL2を短絡するための“開”の状態に保
持される事に注目しなければならない。
第２図に示されているアセンブリの場合に、トランジ
スタＴは電流増幅を与えているが、作動に関するこの説
の後で述べられる様に、電圧増幅が得られる別のアセン
ブリを用いることもできることに着目しなければならな
い。
スタＴは電流増幅を与えているが、作動に関するこの説
の後で述べられる様に、電圧増幅が得られる別のアセン
ブリを用いることもできることに着目しなければならな
い。
すべての場合において、読取りが非破壊的であるこ
と：信号は浮動電位点Ａに蓄えられたままで、必要に応
じて、複数個の読取りパルスILが継次的に作られれば、
複数回の連続読取りが可能である事に注目することは重
要である。この場合、読取りパルスの終末は、行電圧VL
のVL2から静止電圧VRへの変化によって形成される。
と：信号は浮動電位点Ａに蓄えられたままで、必要に応
じて、複数個の読取りパルスILが継次的に作られれば、
複数回の連続読取りが可能である事に注目することは重
要である。この場合、読取りパルスの終末は、行電圧VL
のVL2から静止電圧VRへの変化によって形成される。
上述の非制限例では、単一に読取りが行われ、読取り
パルスILは復帰パルスIRの後に従っているので行電圧VL
の静止電圧VRの値に戻す必要はない。浮動電位点Ａの電
位VRを復帰させるステージは読取りステージTLに直接従
っており、復帰パルスIRは、読取りパルスILよりも大き
い正の振幅を有する。復帰パルスIRの前縁である時点t3
において行電圧VLはVL3の値を取り、電圧値VL2とVL3の
値は、第一ダイオードDaによって表されているキヤパシ
タンスを介して点Ａに送られる。次いで点Ａの電圧VAが
増加しVA4から、電源電圧VDDよりも遥かに大きな値であ
るVA5まで達する。実際上、行電圧VLの値VL3は、出来得
れば、電圧VAの値VA5が、導電しきい値電圧または、電
位復帰ダイオードである第二ダイオードDbの特性屈曲点
電圧Vcを付加される電源電圧VDDよりも遥かに高くなる
様に選定される。この形態では、時点t3に、電圧VA5を
有するＡ点の電圧VAで第二ダイオードDaが順方向バイア
スに移行し、この第二ダイオードは浮動電位点Ａを、第
二ダイオードDbの特性屈曲点電圧Vcが付加される電源電
圧VDDの値によって形成される電圧値VA6まで放電する。
その結果は、浮動電位点Ａに蓄えられたフォトキヤリア
が、この様にして電圧VDDの結続点に対して放電され
る。次いで行電圧VLは、復帰ステージTRの終末に対応す
る時点ｔ′０で静止電圧DRに戻され、この行に対する新
しい光積分ステージTILのスタートをマークし、次いで
読取り及び復帰パルスIL、IRが次の行導体に加えられ
る。
パルスILは復帰パルスIRの後に従っているので行電圧VL
の静止電圧VRの値に戻す必要はない。浮動電位点Ａの電
位VRを復帰させるステージは読取りステージTLに直接従
っており、復帰パルスIRは、読取りパルスILよりも大き
い正の振幅を有する。復帰パルスIRの前縁である時点t3
において行電圧VLはVL3の値を取り、電圧値VL2とVL3の
値は、第一ダイオードDaによって表されているキヤパシ
タンスを介して点Ａに送られる。次いで点Ａの電圧VAが
増加しVA4から、電源電圧VDDよりも遥かに大きな値であ
るVA5まで達する。実際上、行電圧VLの値VL3は、出来得
れば、電圧VAの値VA5が、導電しきい値電圧または、電
位復帰ダイオードである第二ダイオードDbの特性屈曲点
電圧Vcを付加される電源電圧VDDよりも遥かに高くなる
様に選定される。この形態では、時点t3に、電圧VA5を
有するＡ点の電圧VAで第二ダイオードDaが順方向バイア
スに移行し、この第二ダイオードは浮動電位点Ａを、第
二ダイオードDbの特性屈曲点電圧Vcが付加される電源電
圧VDDの値によって形成される電圧値VA6まで放電する。
その結果は、浮動電位点Ａに蓄えられたフォトキヤリア
が、この様にして電圧VDDの結続点に対して放電され
る。次いで行電圧VLは、復帰ステージTRの終末に対応す
る時点ｔ′０で静止電圧DRに戻され、この行に対する新
しい光積分ステージTILのスタートをマークし、次いで
読取り及び復帰パルスIL、IRが次の行導体に加えられ
る。
読取りステージTLの間、選択された行導体、即ち第一
行導体L1、に属する第二光受感ドットP2のトランジスタ
Ｔのみが電流を列F2へ通し、その列に属する他のすべて
のトランジスタは、その他の行導体に加えられている行
電圧VLのレベルによって“断”の状態に保たれることに
注意しなければならない。それにも拘らず、他の行導体
が同時にその列の２個以上のドットを同時に読取れる様
にすることができる：次いで、電流モードで読取りの場
合にはこれらの電流は合算される。
行導体L1、に属する第二光受感ドットP2のトランジスタ
Ｔのみが電流を列F2へ通し、その列に属する他のすべて
のトランジスタは、その他の行導体に加えられている行
電圧VLのレベルによって“断”の状態に保たれることに
注意しなければならない。それにも拘らず、他の行導体
が同時にその列の２個以上のドットを同時に読取れる様
にすることができる：次いで、電流モードで読取りの場
合にはこれらの電流は合算される。
第５図は、非制限例として、第２図に示したものと光
受感ドットP1〜P9の読取りに用いられるエレメントに関
してだけ異なる光受感装置を示している。第５図に示さ
れている非制限例では、この読取りは電圧モードで抑圧
モードMOS型、飽和バイアスされたトランジスタTS,が使
用されている、このトランジスタのゲートG1とソースSs
が相互に接続されてアースに、または基準電圧V0に接続
されている。そして、列導体F1〜F3の各々が切り換えエ
レメントM1、M2、M3に接続され、これらを介してトラン
ジスタTsのドレインDsに接続されている。キヤパシタCs
はドレインDsとアースまたは基準電圧V0との間に取り付
けられる。切り換えエレメントM1、M2、M3はMOSトラン
ジスタで、それぞれにそのドレインで第一、第二、第三
列導体F1、F2、F3に接続され、そのソースは相互に接続
されて出力トランジスタTSのドレインDSに接続されてい
る。切り換えエレメントM1、M2、M3のそれぞれの制御ゲ
ートGM1、GM2、GM3のは、標準シフトレジスタで形成さ
れている水平レジスタＲの出力30、31、32に接続され
て、シーケンシャルに切り換えエレメントM1〜M3の導通
を制御する。読取りは電圧読取りで、読取り所要時間は
非常に短く、従って、読み出しステージT1の周期の間に
すべての列導体F1〜F3をシーケンシャルに接続すること
ができる。
受感ドットP1〜P9の読取りに用いられるエレメントに関
してだけ異なる光受感装置を示している。第５図に示さ
れている非制限例では、この読取りは電圧モードで抑圧
モードMOS型、飽和バイアスされたトランジスタTS,が使
用されている、このトランジスタのゲートG1とソースSs
が相互に接続されてアースに、または基準電圧V0に接続
されている。そして、列導体F1〜F3の各々が切り換えエ
レメントM1、M2、M3に接続され、これらを介してトラン
ジスタTsのドレインDsに接続されている。キヤパシタCs
はドレインDsとアースまたは基準電圧V0との間に取り付
けられる。切り換えエレメントM1、M2、M3はMOSトラン
ジスタで、それぞれにそのドレインで第一、第二、第三
列導体F1、F2、F3に接続され、そのソースは相互に接続
されて出力トランジスタTSのドレインDSに接続されてい
る。切り換えエレメントM1、M2、M3のそれぞれの制御ゲ
ートGM1、GM2、GM3のは、標準シフトレジスタで形成さ
れている水平レジスタＲの出力30、31、32に接続され
て、シーケンシャルに切り換えエレメントM1〜M3の導通
を制御する。読取りは電圧読取りで、読取り所要時間は
非常に短く、従って、読み出しステージT1の周期の間に
すべての列導体F1〜F3をシーケンシャルに接続すること
ができる。
列導体F1〜F3がトランジスタTSに接続される時に増幅
トランジスタＴと出力トランジスタTSで形成されるセッ
トは電圧フオロワー形成し、この電圧フオロワーはドレ
インDsで浮動電位点Ａに存在する電圧VAをコピーする。
非常な高利得が存在し、キヤパシタンスCsに対する信号
電荷の読みは、浮動電位点ＡにあるキヤパシタCa（図示
せず）に対するよりも遥かに高く、利得は比Cs/CAに等
しい。出力トランジスタTSのドレインDsは、出力S1′を
形成し、この出力は標準捕捉装置（図には示されていな
い）に加えられて蓄えられて処理される。
トランジスタＴと出力トランジスタTSで形成されるセッ
トは電圧フオロワー形成し、この電圧フオロワーはドレ
インDsで浮動電位点Ａに存在する電圧VAをコピーする。
非常な高利得が存在し、キヤパシタンスCsに対する信号
電荷の読みは、浮動電位点ＡにあるキヤパシタCa（図示
せず）に対するよりも遥かに高く、利得は比Cs/CAに等
しい。出力トランジスタTSのドレインDsは、出力S1′を
形成し、この出力は標準捕捉装置（図には示されていな
い）に加えられて蓄えられて処理される。
低照度でも光受感ドットの読取りの高効率化を得るた
めには、電荷が蓄積される浮動電位点とダイオードが直
列に接続されている構成の光受感ドットのすべてに共通
した問題があることが着目されなければならない。この
問題は、主として、低照度レベルでは、電荷が蓄積され
る浮動電位点は僅かな電位変化しか生じないという事実
から生ずる。従って浮動電位点に加えられてこの点に存
在する電位と重畳される電圧パルスが、ダイオードがそ
のしきい値を超えて充分な順方向バイアスとなってその
ダイナミック抵抗を充分に低下させることによって、蓄
えられている電荷を流出させることができなくなること
である。このことから生ずる欠点の一つは、流出しなか
った電荷は浮動電位点に残り次のサイクルの光積分で生
じた電荷と加算されることである：それぞれの計測は先
行測定のメモリを含み（残留分極現象）その読取りに誤
差を生ずる。従って、例えば第４図（ｂ）を取って見る
と、復帰フエーズTRのスタート時点t3で電圧VA5が、第
二ダイオードDbの端子に発生する電位差、VA5−VDDを、
このダイオードの、導電しきい値または特性屈曲点電圧
VCよりも遥かに超えさせ、ダイオードDCモードで充分に
抵抗として浮動電位点Ａに溜っている電荷を余す所な
く、復帰ステージTRの継続時間よりも短い時間で流出さ
せることが必要である。従って、光積分ステージが新し
くなる毎に、そのスタート時点で浮動電位点Ａの電位は
依然として同一の値となる。
めには、電荷が蓄積される浮動電位点とダイオードが直
列に接続されている構成の光受感ドットのすべてに共通
した問題があることが着目されなければならない。この
問題は、主として、低照度レベルでは、電荷が蓄積され
る浮動電位点は僅かな電位変化しか生じないという事実
から生ずる。従って浮動電位点に加えられてこの点に存
在する電位と重畳される電圧パルスが、ダイオードがそ
のしきい値を超えて充分な順方向バイアスとなってその
ダイナミック抵抗を充分に低下させることによって、蓄
えられている電荷を流出させることができなくなること
である。このことから生ずる欠点の一つは、流出しなか
った電荷は浮動電位点に残り次のサイクルの光積分で生
じた電荷と加算されることである：それぞれの計測は先
行測定のメモリを含み（残留分極現象）その読取りに誤
差を生ずる。従って、例えば第４図（ｂ）を取って見る
と、復帰フエーズTRのスタート時点t3で電圧VA5が、第
二ダイオードDbの端子に発生する電位差、VA5−VDDを、
このダイオードの、導電しきい値または特性屈曲点電圧
VCよりも遥かに超えさせ、ダイオードDCモードで充分に
抵抗として浮動電位点Ａに溜っている電荷を余す所な
く、復帰ステージTRの継続時間よりも短い時間で流出さ
せることが必要である。従って、光積分ステージが新し
くなる毎に、そのスタート時点で浮動電位点Ａの電位は
依然として同一の値となる。
上に述べられた欠点は、駆動電荷と呼ばれるある量の
追加電荷の使用によって対処される。追加電荷のこの量
を導入するのに種々な方法が発表されている。例えば、
トムソンCSFのフランス特許出願8600656号では、この追
加電荷が“ベース電荷”または“バイアス電荷”と呼ば
れている。最も単純な方法は、有用な光信号によって生
ずる照度に付加される追加照明を行うことである。この
アプローチの欠点は、主として照明用の追加光源を要す
ることであり、電気的レベルでは読取りの間ノイズ源と
なることである。
追加電荷の使用によって対処される。追加電荷のこの量
を導入するのに種々な方法が発表されている。例えば、
トムソンCSFのフランス特許出願8600656号では、この追
加電荷が“ベース電荷”または“バイアス電荷”と呼ば
れている。最も単純な方法は、有用な光信号によって生
ずる照度に付加される追加照明を行うことである。この
アプローチの欠点は、主として照明用の追加光源を要す
ることであり、電気的レベルでは読取りの間ノイズ源と
なることである。
この発明による光受感ドットP1〜P9に関しては、単純
な方法で、読み取りステージが終る毎に、付加光源を要
しないで復帰に対して切換機能を果す第二ダイオードDb
を二つのしきい値を有する特定曲線の切換えエレメント
で置き換えることによって浮動電位点Ａの正確なリセッ
トまたは復帰を得ることができる。従って発明のこのバ
ージョンでは、第二ダイオードDb（復帰ダイオードと呼
ばれる）は、その端子の順方向バイアス電圧が第一しき
い値電圧VS1を超えた時に導通となり、また逆バイアス
電圧が第二しきい値電圧VS2よりも大きくなった時に逆
バイアス電圧でも導通状態となるダイオードで置き換え
られる。これらの条件下で、第二ダイオードまたは復帰
ダイオードは、Dbzとマークされ、第６図に示されてい
る様にツェナー・ダイオードの特性と似た型の電流電圧
特性を有する。この場合、復帰ダイオードである第二ダ
イオードDbzは、導通状態でない時はキヤパシタを形成
していることに注意しなければならない。このキヤパシ
タの容量値は、前の場合の様に第一ダイオード４（例で
示されている第一ダイオードDa）の容量より小さい。
な方法で、読み取りステージが終る毎に、付加光源を要
しないで復帰に対して切換機能を果す第二ダイオードDb
を二つのしきい値を有する特定曲線の切換えエレメント
で置き換えることによって浮動電位点Ａの正確なリセッ
トまたは復帰を得ることができる。従って発明のこのバ
ージョンでは、第二ダイオードDb（復帰ダイオードと呼
ばれる）は、その端子の順方向バイアス電圧が第一しき
い値電圧VS1を超えた時に導通となり、また逆バイアス
電圧が第二しきい値電圧VS2よりも大きくなった時に逆
バイアス電圧でも導通状態となるダイオードで置き換え
られる。これらの条件下で、第二ダイオードまたは復帰
ダイオードは、Dbzとマークされ、第６図に示されてい
る様にツェナー・ダイオードの特性と似た型の電流電圧
特性を有する。この場合、復帰ダイオードである第二ダ
イオードDbzは、導通状態でない時はキヤパシタを形成
していることに注意しなければならない。このキヤパシ
タの容量値は、前の場合の様に第一ダイオード４（例で
示されている第一ダイオードDa）の容量より小さい。
従って、例えば、第一正電圧しきい値約＋1Vで順方向
バイアスによって導電状態となり、第二負しきい値電
圧、例えば−2V〜−15V（適当な選択による調節可能）
に関する逆バイアスによっても導電状態となる様なダイ
オードを作ることができる。
バイアスによって導電状態となり、第二負しきい値電
圧、例えば−2V〜−15V（適当な選択による調節可能）
に関する逆バイアスによっても導電状態となる様なダイ
オードを作ることができる。
第７図は、非制限例として、１個の光受感ドット、例
えば第二光受感ドットP2の、Dbzて表されている第二ダ
イオードまたは復帰ダイオードが第６図に示されている
特性曲線、即ち順方向バイアスに対する導電第一しきい
値VS1と逆バイアス導電しきい値VS2を有するバージョン
の電気的結線図である。例えば第２図の光受感ドットの
電気結線図と比較するとその差は、復帰ダイオードDbz
が上記の二つの導電きい値を有する事実である。第二
に、第７図は、第一ダイオードのアセンブリの方向が修
正されて、第７図に示されている様０に、このダイオー
ドはそのアノードで第一行導体L1に、そのカソードで浮
動電位点Ａに接続され、復帰ダイオードDbzのアノード
もまた浮動電位点Ａに接続されている。
えば第二光受感ドットP2の、Dbzて表されている第二ダ
イオードまたは復帰ダイオードが第６図に示されている
特性曲線、即ち順方向バイアスに対する導電第一しきい
値VS1と逆バイアス導電しきい値VS2を有するバージョン
の電気的結線図である。例えば第２図の光受感ドットの
電気結線図と比較するとその差は、復帰ダイオードDbz
が上記の二つの導電きい値を有する事実である。第二
に、第７図は、第一ダイオードのアセンブリの方向が修
正されて、第７図に示されている様０に、このダイオー
ドはそのアノードで第一行導体L1に、そのカソードで浮
動電位点Ａに接続され、復帰ダイオードDbzのアノード
もまた浮動電位点Ａに接続されている。
この形態では、浮動電位点Ａに溜った電荷は電子であ
り従って露光と共に浮動電位点Ａの電圧VAは、第４図
（ｂ）の例とは異なり、負電位の方に動く。
り従って露光と共に浮動電位点Ａの電圧VAは、第４図
（ｂ）の例とは異なり、負電位の方に動く。
第８図（ａ）は、アドレスされた行導体即ち例えば、
第二光受感ドットP2が接続されている行導体L1に加えら
れる行電位Ｖ′Ｌの変化を示している。第８図（ｂ）は
浮動電位点Ａにおける電位Ｖ′Ａの変化を示している。
第二光受感ドットP2が接続されている行導体L1に加えら
れる行電位Ｖ′Ｌの変化を示している。第８図（ｂ）は
浮動電位点Ａにおける電位Ｖ′Ａの変化を示している。
時点T0は１サイクルの終点と露光ステージ即ち光積分
ステージTILでスタートする新サイクルの出発点を表し
ている。
ステージTILでスタートする新サイクルの出発点を表し
ている。
t0の時点において：行導体L1に加えられている電位が
その静止電位VRに引き戻される。その他のすべての選択
されていない行導体も静止電圧VRとなっている。； −浮動電位点Ａでは電圧Ｖ′Ａが、先行サイクルの終了
の結果としてＶ′A1に変る。このVA′１の値はトランジ
スタＴの導電しきい値VTよりも低い。更にＶ′A1の行電
位の静止電圧値VRより大きく、第一ダイオードDaは逆バ
イアスとなる。従って、光受感ドットP2が照らされた光
の強度の関数として電荷（電子）を蓄える。第４図
（ｂ）の例で示されている様に、ａと付記されたカーブ
（点線）は０照明の場合を説明しており、この場合電圧
Ｖ′Ａは、光積分ステージTILが終了する迄Ｖ′A1の値
を保持する。ｃと付記されたもう一つのカーブ（点線）
は、照度が著しく高く飽和状態になる場合を説明してお
り、この場合には、浮動電位点Ａの電位Ｖ′Ａが急峻な
スロープで減少し負電荷の方向に向い、t1の時点でVA′
２に達し、ここで第一ダイオードDaが順方向バイアスで
導電状態となる。平均的な照度の場合はｂと付記された
カーブ（点線）で表されている：この場合には、電圧
Ｖ′Ａは減少してVRとＶ′A2との間の値Ｖ′A3に達す
る。
その静止電位VRに引き戻される。その他のすべての選択
されていない行導体も静止電圧VRとなっている。； −浮動電位点Ａでは電圧Ｖ′Ａが、先行サイクルの終了
の結果としてＶ′A1に変る。このVA′１の値はトランジ
スタＴの導電しきい値VTよりも低い。更にＶ′A1の行電
位の静止電圧値VRより大きく、第一ダイオードDaは逆バ
イアスとなる。従って、光受感ドットP2が照らされた光
の強度の関数として電荷（電子）を蓄える。第４図
（ｂ）の例で示されている様に、ａと付記されたカーブ
（点線）は０照明の場合を説明しており、この場合電圧
Ｖ′Ａは、光積分ステージTILが終了する迄Ｖ′A1の値
を保持する。ｃと付記されたもう一つのカーブ（点線）
は、照度が著しく高く飽和状態になる場合を説明してお
り、この場合には、浮動電位点Ａの電位Ｖ′Ａが急峻な
スロープで減少し負電荷の方向に向い、t1の時点でVA′
２に達し、ここで第一ダイオードDaが順方向バイアスで
導電状態となる。平均的な照度の場合はｂと付記された
カーブ（点線）で表されている：この場合には、電圧
Ｖ′Ａは減少してVRとＶ′A2との間の値Ｖ′A3に達す
る。
時点t2において、読み取りステージTLがスタートす
る。即ち、時点t2において読み取りパルスILが、アドレ
スされた行導体L1にだけ加えられる（積分増幅器G2で働
くリセットスイッチI2が読み出しステージTLの間だけ
“open"の状態になる）。（＋）極性の読み取りパルスI
Lの上昇縁で行電位Ｖ′Ｌが静止電圧VRからＶ′L2に変
り、この変化、即ち、Ｖ′L2−VR、が実質的に浮動電位
点Ａに送られる。Ａ点における電圧Ｖ′Ａは、Ｖ′A3
（平均的照明のカーブ２の場合に対して）から、トラン
ジスタＴの導電しきい値Ｖ′Ｔよりも大きい電圧値Ｖ′
A4に達し、その結果として点Ａに貯えられた電荷の読み
出しが生ずる。
る。即ち、時点t2において読み取りパルスILが、アドレ
スされた行導体L1にだけ加えられる（積分増幅器G2で働
くリセットスイッチI2が読み出しステージTLの間だけ
“open"の状態になる）。（＋）極性の読み取りパルスI
Lの上昇縁で行電位Ｖ′Ｌが静止電圧VRからＶ′L2に変
り、この変化、即ち、Ｖ′L2−VR、が実質的に浮動電位
点Ａに送られる。Ａ点における電圧Ｖ′Ａは、Ｖ′A3
（平均的照明のカーブ２の場合に対して）から、トラン
ジスタＴの導電しきい値Ｖ′Ｔよりも大きい電圧値Ｖ′
A4に達し、その結果として点Ａに貯えられた電荷の読み
出しが生ずる。
時点t3は読み取りフエーズTLの終末に対応し、行電圧
Ｖ′Ｌの（−）変化によってマークされている電荷注入
ステージTILのスタートに対応している：行電圧Ｖ′Ｌ
は（−）になる点迄、例えばＶ′L3迄減少する。その変
差（Ｖ′L2−Ｖ′L3）が点Ａに送られ、そこでは電圧
Ｖ′Ａが、第二ダイオードDbzまたは復帰ダイオードの
逆バイアス導電しきい値よりももっと（−）方向の電位
Ｖ′A5になる。次いでこの復帰ダイオードは、その端子
における差電圧で逆バイアスされる。この差電圧は充分
に大きくて、ダイオードDbzに低いダイナミック抵抗を
示させるに充分なものとする（Ｖ′L3は、照明中でも第
二ダイオードDbzがt3の時点以後、ダイナミック抵抗が
低くなる領域迄逆バイアスされる）。従って時点では、
時点t4迄続く電荷注入パルスのスタートをマークしてお
り、その極性は読み取りパルスILとは逆になっている。
従って、時点t3からスタートして、復帰ダイオードDbz
が導電状態（逆バイアス）となり、その内部抵抗は、Ａ
点の電圧Ｖ′Ａを、時点t4の前に逆導電しきい値VS2に
対応する電圧にするのに充分な低さである。このこと
は、照明によって生じた電荷を累積している浮動点Ａに
おける電荷注入に対応し、電位Ａを常時、一つの同一
値、即ち逆導電しきい値VS2に戻すことを可能にする。
このことは、光受感ドットが、光積分ステージの間光受
感ドットが曝された照度の如何にかかわらず達成され
る。
Ｖ′Ｌの（−）変化によってマークされている電荷注入
ステージTILのスタートに対応している：行電圧Ｖ′Ｌ
は（−）になる点迄、例えばＶ′L3迄減少する。その変
差（Ｖ′L2−Ｖ′L3）が点Ａに送られ、そこでは電圧
Ｖ′Ａが、第二ダイオードDbzまたは復帰ダイオードの
逆バイアス導電しきい値よりももっと（−）方向の電位
Ｖ′A5になる。次いでこの復帰ダイオードは、その端子
における差電圧で逆バイアスされる。この差電圧は充分
に大きくて、ダイオードDbzに低いダイナミック抵抗を
示させるに充分なものとする（Ｖ′L3は、照明中でも第
二ダイオードDbzがt3の時点以後、ダイナミック抵抗が
低くなる領域迄逆バイアスされる）。従って時点では、
時点t4迄続く電荷注入パルスのスタートをマークしてお
り、その極性は読み取りパルスILとは逆になっている。
従って、時点t3からスタートして、復帰ダイオードDbz
が導電状態（逆バイアス）となり、その内部抵抗は、Ａ
点の電圧Ｖ′Ａを、時点t4の前に逆導電しきい値VS2に
対応する電圧にするのに充分な低さである。このこと
は、照明によって生じた電荷を累積している浮動点Ａに
おける電荷注入に対応し、電位Ａを常時、一つの同一
値、即ち逆導電しきい値VS2に戻すことを可能にする。
このことは、光受感ドットが、光積分ステージの間光受
感ドットが曝された照度の如何にかかわらず達成され
る。
時点t4に行電位Ｖ′Ｌが逆転してパルスIRNを生じ、
このパルスは次のサイクルのスタート時点ｔ′０迄継続
する。時点t4では、行電位Ｖ′ＬがＶ′L3の値からもっ
と（＋）方向に大きい値Ｖ′L4に移行する。第一ダイオ
ードDaが逆バイアスされているので、それはキヤパシタ
として働き、時点t4で行電位に加えられた差電圧（Ｖ′
L4−Ｖ′L3）は、殆ど完全に浮動電位点Ａに送られる。
浮動電位点Ａでは、電位Ｖ′Ａが逆導電しきい値VS2か
ら、第二ダイオードまたは復帰ダイオードDbzの前方導
電しきい値VS1より大きい電圧Ｖ′A6に変る。次いで、
この復帰ダイオードDbzは、順方向バイアスで導電状態
となり、そのダイナミック抵抗が充分に低下し、従っ
て、Ａ点の電位Ｖ′Ａは、時点ｔ′０迄、正の導電しき
い値VS1の値を発生することになる。この場合、ダイオ
ードのダイナミック抵抗が低下する条件は、時点t4に差
電圧Ｖ′L4−Ｖ′L3、が実質的に、前方導電しきい値と
逆導電しきい値との差（VS1−VS2）により大であるこ
と、即ち、Ｖ′A6−Ｖ′A5が、VS1−VS2より大であるこ
とである。
このパルスは次のサイクルのスタート時点ｔ′０迄継続
する。時点t4では、行電位Ｖ′ＬがＶ′L3の値からもっ
と（＋）方向に大きい値Ｖ′L4に移行する。第一ダイオ
ードDaが逆バイアスされているので、それはキヤパシタ
として働き、時点t4で行電位に加えられた差電圧（Ｖ′
L4−Ｖ′L3）は、殆ど完全に浮動電位点Ａに送られる。
浮動電位点Ａでは、電位Ｖ′Ａが逆導電しきい値VS2か
ら、第二ダイオードまたは復帰ダイオードDbzの前方導
電しきい値VS1より大きい電圧Ｖ′A6に変る。次いで、
この復帰ダイオードDbzは、順方向バイアスで導電状態
となり、そのダイナミック抵抗が充分に低下し、従っ
て、Ａ点の電位Ｖ′Ａは、時点ｔ′０迄、正の導電しき
い値VS1の値を発生することになる。この場合、ダイオ
ードのダイナミック抵抗が低下する条件は、時点t4に差
電圧Ｖ′L4−Ｖ′L3、が実質的に、前方導電しきい値と
逆導電しきい値との差（VS1−VS2）により大であるこ
と、即ち、Ｖ′A6−Ｖ′A5が、VS1−VS2より大であるこ
とである。
時点ｔ′０は、リセッティングパルスIRNの終末をマ
ークし、その継続は、電荷注入パルスITCに追加されて
復帰ステージTRを形成し、行電位Ｖ′Ｌは、時点ｔ′０
で静止値Ｖ′L1に復帰する。
ークし、その継続は、電荷注入パルスITCに追加されて
復帰ステージTRを形成し、行電位Ｖ′Ｌは、時点ｔ′０
で静止値Ｖ′L1に復帰する。
アドレス及び読み取り方法の光受感ドットP1〜P9のア
レンジメントに関する説明は、非制限例として述べられ
たもので、発明の適用範囲内でも種々な変更が与えられ
る可能性がある。従って、例えば上に説明された作動モ
ードと非常に近い作動モードで、アドレスモードを若干
変更して、第７図に判り易く示されている様に、第一ダ
イオードDaの導電方向を逆にして、二つのダイオードDa
と、DbまたはDbzを相互倒置接続とすることもできる。
また、アドレスモードを変更することによって、復帰周
期TRの間第一ダイオードDaを前方モードにし、アモルフ
ァス・シリコンでトラップされたキヤリヤによる残留磁
気の消去を達成することもできる。また、制御信号だけ
を変更することによって第一ダイオードを第二ダイオー
ドの位置を入れ変えることも同様に可能である。さら
に、第一ダイポールエレメント４は、単にダイオードD
a,またはキヤパシタCiによって形成できるばかりでな
く、例えばNIPIN型の浮動ベースを備えたフォト・トラ
ンジスタで構成し、装置の光感度をもっと改善すること
も可能である。NIPINトランジスタは、５枚の重ね合わ
せ半導体層を有する構造で、アモルファス・シリコンで
容易に製作される:N型シリコン層、比較的に厚い真性シ
リコン層、非常に薄いＰ型シリコン層、非常に薄い真性
シリコン層、及びＮ型層を順に沈積させる。
レンジメントに関する説明は、非制限例として述べられ
たもので、発明の適用範囲内でも種々な変更が与えられ
る可能性がある。従って、例えば上に説明された作動モ
ードと非常に近い作動モードで、アドレスモードを若干
変更して、第７図に判り易く示されている様に、第一ダ
イオードDaの導電方向を逆にして、二つのダイオードDa
と、DbまたはDbzを相互倒置接続とすることもできる。
また、アドレスモードを変更することによって、復帰周
期TRの間第一ダイオードDaを前方モードにし、アモルフ
ァス・シリコンでトラップされたキヤリヤによる残留磁
気の消去を達成することもできる。また、制御信号だけ
を変更することによって第一ダイオードを第二ダイオー
ドの位置を入れ変えることも同様に可能である。さら
に、第一ダイポールエレメント４は、単にダイオードD
a,またはキヤパシタCiによって形成できるばかりでな
く、例えばNIPIN型の浮動ベースを備えたフォト・トラ
ンジスタで構成し、装置の光感度をもっと改善すること
も可能である。NIPINトランジスタは、５枚の重ね合わ
せ半導体層を有する構造で、アモルファス・シリコンで
容易に製作される:N型シリコン層、比較的に厚い真性シ
リコン層、非常に薄いＰ型シリコン層、非常に薄い真性
シリコン層、及びＮ型層を順に沈積させる。
この発明で提案されている光受感ドットの計画に関し
て、光検出機能は、トランジスタＴによって果たされる
増幅機能とは無関係であり、従って、増幅トランジスタ
Ｔに対して選択されたある種の技術的実施例に関係な
く、光検出エレメント、Da、Ci、Db、をアモルファス・
シリコンで作ることによって、暗電流を弱くし、この材
料によって得られる量子収量を改善できることに着目す
る必要がある。
て、光検出機能は、トランジスタＴによって果たされる
増幅機能とは無関係であり、従って、増幅トランジスタ
Ｔに対して選択されたある種の技術的実施例に関係な
く、光検出エレメント、Da、Ci、Db、をアモルファス・
シリコンで作ることによって、暗電流を弱くし、この材
料によって得られる量子収量を改善できることに着目す
る必要がある。
従って、例えば、光受感装置が（高分解能TVにおけ
る）TVカメラ撮影用として設計される場合には、トラン
ジスタＴは、一体となっているブロックにチャンネルを
施した形（ノイズ削減）の単結晶シリコンで作成するこ
とができる。
る）TVカメラ撮影用として設計される場合には、トラン
ジスタＴは、一体となっているブロックにチャンネルを
施した形（ノイズ削減）の単結晶シリコンで作成するこ
とができる。
第９図は、トランジスタＴが単結晶シリコンでできて
いるサブストレート上に形成されている場合の本発明に
よる光受感ドットの構造の概要を示す断面図である。
いるサブストレート上に形成されている場合の本発明に
よる光受感ドットの構造の概要を示す断面図である。
Ｐ型サブストレート32の上に、MOS型トランジスタが
ソース33及びドレイン34を形成するためのＮ型の注入と
チャネル35を形成するためのＮ型注入によってボリウム
に作り込まれる。ソース33はすべて、図面の面に垂直な
方向に延びている列に接続される。ドレイン34はすべて
電源電圧VDDに接続される。ドレイン34ではＰ＋Ｎジャ
ンクションが形成される。このジャンクションは第二ダ
イオードDbを形成する。さらに、Ｎ−ゾーンの上にメタ
ライゼーションが形成される。このメタライゼーション
は、トランジスタＴのゲートＧを構成し、絶縁39でＮ−
ゾーンから分離されている。不透明な導電性金属層37が
ユニット全体を被覆して浮動電位点Ａを形成し、さらに
トランジスタのゲートＧと第二ダイオードDbのＰ＋アノ
ードに対する電気接続をセットアップする。次いでＡ点
を形成する金属層37の上に３層の半導体層がユニット上
に一様に沈積される。これらの三つの半導体層は、第一
ダイオードDaをアモルファス・シリコンPIN型ダイオー
ドとして形成する様に設計される：即ち第一に、Ｐ型不
純物例えば硼素をドープした水素添加アモルファスシリ
コンの層40次いで真性水素添加したアモルファスシリコ
ンの層41;次いでＮ型不純物例えば燐をドープした水素
添加アモルファス・シリコンの層42が設けられる。最後
に、標準的手法としては、例えばインジウム−錫酸化物
（ITO）でできている透明導電金属層43が行導体を形成
する様に列32に垂直にエッチングされている。この様に
して作られた光受感ドットは、行導体を形成する層43側
で光に曝される。
ソース33及びドレイン34を形成するためのＮ型の注入と
チャネル35を形成するためのＮ型注入によってボリウム
に作り込まれる。ソース33はすべて、図面の面に垂直な
方向に延びている列に接続される。ドレイン34はすべて
電源電圧VDDに接続される。ドレイン34ではＰ＋Ｎジャ
ンクションが形成される。このジャンクションは第二ダ
イオードDbを形成する。さらに、Ｎ−ゾーンの上にメタ
ライゼーションが形成される。このメタライゼーション
は、トランジスタＴのゲートＧを構成し、絶縁39でＮ−
ゾーンから分離されている。不透明な導電性金属層37が
ユニット全体を被覆して浮動電位点Ａを形成し、さらに
トランジスタのゲートＧと第二ダイオードDbのＰ＋アノ
ードに対する電気接続をセットアップする。次いでＡ点
を形成する金属層37の上に３層の半導体層がユニット上
に一様に沈積される。これらの三つの半導体層は、第一
ダイオードDaをアモルファス・シリコンPIN型ダイオー
ドとして形成する様に設計される：即ち第一に、Ｐ型不
純物例えば硼素をドープした水素添加アモルファスシリ
コンの層40次いで真性水素添加したアモルファスシリコ
ンの層41;次いでＮ型不純物例えば燐をドープした水素
添加アモルファス・シリコンの層42が設けられる。最後
に、標準的手法としては、例えばインジウム−錫酸化物
（ITO）でできている透明導電金属層43が行導体を形成
する様に列32に垂直にエッチングされている。この様に
して作られた光受感ドットは、行導体を形成する層43側
で光に曝される。
この構造の利点は、明らかに、トランジスタに関して
非常に効率的な特性、最大な光学的開口を得ることがで
き、画像にじみには全く感じないこと、及びトランジス
タゲートとダイオードDbとの接触のセットアップが容易
となることである。
非常に効率的な特性、最大な光学的開口を得ることがで
き、画像にじみには全く感じないこと、及びトランジス
タゲートとダイオードDbとの接触のセットアップが容易
となることである。
第10図は、第８図の例における様に、トランジスタＴ
もIC形式のMOS型、即ち単結晶シリコンで作られている
場合のもう一つの実施例を示している。ここで述べられ
ている非制限例では、二つのダイオードDa、Dbもまたア
モルファスシリコンで作られている。但し、この後者の
形態では、第二ダイオードDbもまた光検出に関与し、そ
のために第一ダイオードと同一の平面に配置されてい
る。
もIC形式のMOS型、即ち単結晶シリコンで作られている
場合のもう一つの実施例を示している。ここで述べられ
ている非制限例では、二つのダイオードDa、Dbもまたア
モルファスシリコンで作られている。但し、この後者の
形態では、第二ダイオードDbもまた光検出に関与し、そ
のために第一ダイオードと同一の平面に配置されてい
る。
前記の例における様にＰ型単結晶シリコンのサブスト
レート32ならびにソース、ドレイン及びチャンネルをそ
れぞれに作るためのＮ型の着床33、34、及びＮ−型着床
35がある。これらのユニットの上に、絶縁層39、次いで
浮動電位点Ａを表し、トランジスタのゲートならびに、
このゲートと二つのダイオードDa、Dbとの接続を形成す
る不透明金属層37が存在する。不透明金属層37の項上に
三つの半導体層50、51、52があり、エッチング後第一及
び第2PIN型ダイオードDa、Dbを形成できる様になってい
る。第１層50はＰ型不純物、例えば硼素、をドープした
水素添加アモルファス・シリコンで作られ、次の層は51
は真性水素添加アモルファスシリコンのより厚い層であ
る。次の層52はＮ型不純物、例えば燐をドープされた水
素添加アモルファスシリコンである。第９図に示されて
いる例では、二つのダイオードDa、Dbがこの様に相互の
倒置して、即ち導電方向を逆にして、取り付けられてい
る。３つの層50、51、52の頂上に透明な導電金属層（IT
O）が存在し、エッチング後、行導体を形成する。透明
絶縁層54が、導電金属層56と接触している頂部55を除い
た全ユニットをカバーし、上記の導電金属層56もまた、
このドレイン34と第二ダイオードDBのカソードの電気的
接続を作る様にドレイン34の端末57と接触し、この導電
金属56は電源電圧VDDに接続されている。
レート32ならびにソース、ドレイン及びチャンネルをそ
れぞれに作るためのＮ型の着床33、34、及びＮ−型着床
35がある。これらのユニットの上に、絶縁層39、次いで
浮動電位点Ａを表し、トランジスタのゲートならびに、
このゲートと二つのダイオードDa、Dbとの接続を形成す
る不透明金属層37が存在する。不透明金属層37の項上に
三つの半導体層50、51、52があり、エッチング後第一及
び第2PIN型ダイオードDa、Dbを形成できる様になってい
る。第１層50はＰ型不純物、例えば硼素、をドープした
水素添加アモルファス・シリコンで作られ、次の層は51
は真性水素添加アモルファスシリコンのより厚い層であ
る。次の層52はＮ型不純物、例えば燐をドープされた水
素添加アモルファスシリコンである。第９図に示されて
いる例では、二つのダイオードDa、Dbがこの様に相互の
倒置して、即ち導電方向を逆にして、取り付けられてい
る。３つの層50、51、52の頂上に透明な導電金属層（IT
O）が存在し、エッチング後、行導体を形成する。透明
絶縁層54が、導電金属層56と接触している頂部55を除い
た全ユニットをカバーし、上記の導電金属層56もまた、
このドレイン34と第二ダイオードDBのカソードの電気的
接続を作る様にドレイン34の端末57と接触し、この導電
金属56は電源電圧VDDに接続されている。
第11図及び第12図は、非制限例として、増幅トランジ
スタがTFTまたは薄膜トランジスタ型である場合の技術
的実施例を、唯１個のドットに限定した構造の描写で示
している。
スタがTFTまたは薄膜トランジスタ型である場合の技術
的実施例を、唯１個のドットに限定した構造の描写で示
している。
第11図は、二つのダイオードDa、Db、及び列及び行導
体F1〜F3、及びL1L3、ならびに電源電圧VDDに接続され
ている電源導体８の相対位置に着目した平面図である。
第11図の左側に列導体F1〜F3、及び電源導体８があり、
これらの導体は平行となっている、列及び電源導体の平
面よりも浅い平面に、点線でハッチされている第一矩形
は第一ダイオードDaを表し、これより面積が小さく同様
に点線でハッチされている第二矩形は第二ダイオードDb
を表している。さらに二つのダイオードDa、Dbより浅い
平面に行導体L1〜L3が存在している。第11図はまた、電
源導体８の平面と行導体L1〜L3の平面との間に位置する
矩形63で第二ダイオードDbのカソードど電源導体８との
間の電源接続の機能を果している。また二つのダイオー
ドDa、Db、ならびに増幅トランジスタＴのゲートＧ間の
電気的接続のセットアップをなし浮動電位点Ａを表す導
電性金属表面の存在することも着目されなければならな
い。
体F1〜F3、及びL1L3、ならびに電源電圧VDDに接続され
ている電源導体８の相対位置に着目した平面図である。
第11図の左側に列導体F1〜F3、及び電源導体８があり、
これらの導体は平行となっている、列及び電源導体の平
面よりも浅い平面に、点線でハッチされている第一矩形
は第一ダイオードDaを表し、これより面積が小さく同様
に点線でハッチされている第二矩形は第二ダイオードDb
を表している。さらに二つのダイオードDa、Dbより浅い
平面に行導体L1〜L3が存在している。第11図はまた、電
源導体８の平面と行導体L1〜L3の平面との間に位置する
矩形63で第二ダイオードDbのカソードど電源導体８との
間の電源接続の機能を果している。また二つのダイオー
ドDa、Db、ならびに増幅トランジスタＴのゲートＧ間の
電気的接続のセットアップをなし浮動電位点Ａを表す導
電性金属表面の存在することも着目されなければならな
い。
第12図は、第10図に示されているのと同じ光受感ドッ
トの概要図であるが、第11図に示されている軸ｘ−ｘに
沿う断面図で、この軸が行導体L1〜L3のレベルに合って
第11図の面に直角な断面ラインをなしている。
トの概要図であるが、第11図に示されている軸ｘ−ｘに
沿う断面図で、この軸が行導体L1〜L3のレベルに合って
第11図の面に直角な断面ラインをなしている。
このバージョンでは、サブストレート65は、例えば硝
子製である。サブストレート65の上に導電金属層の沈積
を行って、エッチング後、一つは列導体F1〜F3、もう一
つは、固体電源電圧VDDに接続される電源導体８でこれ
らの導体は間隔66で相互に隔っている二つの平行導体が
作れる様にする。二つの導体、F1〜F3、と８はそれぞれ
にＮドープのアモルファスシリコンの層68、69で被覆さ
れてそれぞれに増幅トランジスタＴのソースとドレイン
を形成する様に設計されている。次いで、Ｎドープされ
た層68、69の上及びギヤップ66に真性水素添加アモルフ
ァスシリコンの層70が設けられる。次いで、この層70の
上に絶縁層、例えば窒素シリコン層、90をおき、次いで
その上に不透明導電金属層71が、硝子製のサブストレー
トまたはサポート65の部分にもかかる様に設けられる。
この金属層71は浮動電位点Ａを形成し、層71の真性水素
添加アモルファスシリコン層70の上の部分、もっと具体
的には、二つのＮドープされた層68、69の間のギャップ
上の部分はMOS型トランジスタＴの制御ゲートＧを形成
する様に設計される。点Ａを形成している金属層71の上
に、水素添加アモルファスシリコンの三つの層73、74、
75、即ち第一に、Ｐ型不純物をドープされている層73、
次に真性シリコンで出来ている層74、次にＮ−ドープシ
リコンで出来ている層75が設けられている。これらの三
つの層73、74、75は第一PIN型ダイオードDaを形成す
る。透明（ITO製）な導電金属層77は、電界を効率的に
分布させるために第一ダイオードDaの層75をカバーして
いる。ユニットは、行導体L1〜L3を形成する様にエッチ
ングされた導電金属層80で被覆される。断面図の断面か
ら見て第二ダイオードDbは図のこの面より近い面内に位
置しているために第二ダイオードDbは第11図には現れて
いない。それにもかかわらず、二つのダイオードDa,Db
が同じ半導体層73、74、75から作られ得るが、（第11図
で示されている様に）エッチング操作によって分離され
ていることが理解されなければならない。ダイオードD
a,Dbは、導体層80の側で光信号に曝され、行導体L1〜L3
を形成するために用いられる。
子製である。サブストレート65の上に導電金属層の沈積
を行って、エッチング後、一つは列導体F1〜F3、もう一
つは、固体電源電圧VDDに接続される電源導体８でこれ
らの導体は間隔66で相互に隔っている二つの平行導体が
作れる様にする。二つの導体、F1〜F3、と８はそれぞれ
にＮドープのアモルファスシリコンの層68、69で被覆さ
れてそれぞれに増幅トランジスタＴのソースとドレイン
を形成する様に設計されている。次いで、Ｎドープされ
た層68、69の上及びギヤップ66に真性水素添加アモルフ
ァスシリコンの層70が設けられる。次いで、この層70の
上に絶縁層、例えば窒素シリコン層、90をおき、次いで
その上に不透明導電金属層71が、硝子製のサブストレー
トまたはサポート65の部分にもかかる様に設けられる。
この金属層71は浮動電位点Ａを形成し、層71の真性水素
添加アモルファスシリコン層70の上の部分、もっと具体
的には、二つのＮドープされた層68、69の間のギャップ
上の部分はMOS型トランジスタＴの制御ゲートＧを形成
する様に設計される。点Ａを形成している金属層71の上
に、水素添加アモルファスシリコンの三つの層73、74、
75、即ち第一に、Ｐ型不純物をドープされている層73、
次に真性シリコンで出来ている層74、次にＮ−ドープシ
リコンで出来ている層75が設けられている。これらの三
つの層73、74、75は第一PIN型ダイオードDaを形成す
る。透明（ITO製）な導電金属層77は、電界を効率的に
分布させるために第一ダイオードDaの層75をカバーして
いる。ユニットは、行導体L1〜L3を形成する様にエッチ
ングされた導電金属層80で被覆される。断面図の断面か
ら見て第二ダイオードDbは図のこの面より近い面内に位
置しているために第二ダイオードDbは第11図には現れて
いない。それにもかかわらず、二つのダイオードDa,Db
が同じ半導体層73、74、75から作られ得るが、（第11図
で示されている様に）エッチング操作によって分離され
ていることが理解されなければならない。ダイオードD
a,Dbは、導体層80の側で光信号に曝され、行導体L1〜L3
を形成するために用いられる。
第９図、第10図、第11図、及び第12図に関する説明の
主目的は、電気的結線図を主として第２図、第３図、及
び第７図で示されている光受感ドットの構成と相対配置
を示すことにある。示された構成を作成するのに必要な
技法は、IC技法を用いるトランジスタＴの作成、及びこ
れらのトランジスタの薄膜技法による作成に関しては、
それ自体で公知である。この、発明の適用範囲を超える
ことなく、第２図、第３図、第７図に示されているのと
は異なる光受感ドットの実施例が導かれることは明らか
である。
主目的は、電気的結線図を主として第２図、第３図、及
び第７図で示されている光受感ドットの構成と相対配置
を示すことにある。示された構成を作成するのに必要な
技法は、IC技法を用いるトランジスタＴの作成、及びこ
れらのトランジスタの薄膜技法による作成に関しては、
それ自体で公知である。この、発明の適用範囲を超える
ことなく、第２図、第３図、第７図に示されているのと
は異なる光受感ドットの実施例が導かれることは明らか
である。
第１図は、既に説明されている様に、在来技法により光
受感ドットの線図を示す。 第２図は、この発明に従う光受感ドットによって形成さ
れた光受感マトリックスを備えた光受感装置の図面の非
制限例を示す。 第３図は、この発明に従う光受感ドットの変形の電気配
線図を示す。 第４図（ａ）及び（ｂ）は、光受感マトリックスの作動
を説明しているタイミングダイアグラムを示す。 第５図は、読み取り手段の組織が異なることを除き第２
図と同じ光受感装置の電気接線図を示す。 第６図は、二つの導電しきい値を有するダイオードの電
圧／電流曲線を示す。 第７図は、第６図に示されている特性を有するダイオー
ドを含む光受感ドットの結線図を示す。 第８図（ａ）及び（ｂ）は、第７図に示されている光受
感ドットの機能を説明しているタイミングダイアグラ
ム。 第９図は、IC型の増幅トランジスタとアモルファス・シ
リコンで製作された光受感ダイオードを使用している光
受感ドットの構造略図。 第10図は、第２図に示されている二つのダイオードがア
モルファス・シリコンで出来ている場合のIC型増幅トラ
ンジスタを使用する光受感ドットの構造を示す概要図で
ある。 第11図と第12図は、光受感ドットの増幅トランジスタが
アモルファスシリコンで出来ている構造の概要図で、第
11図は上面から見た図で、第12図は断面図である。
受感ドットの線図を示す。 第２図は、この発明に従う光受感ドットによって形成さ
れた光受感マトリックスを備えた光受感装置の図面の非
制限例を示す。 第３図は、この発明に従う光受感ドットの変形の電気配
線図を示す。 第４図（ａ）及び（ｂ）は、光受感マトリックスの作動
を説明しているタイミングダイアグラムを示す。 第５図は、読み取り手段の組織が異なることを除き第２
図と同じ光受感装置の電気接線図を示す。 第６図は、二つの導電しきい値を有するダイオードの電
圧／電流曲線を示す。 第７図は、第６図に示されている特性を有するダイオー
ドを含む光受感ドットの結線図を示す。 第８図（ａ）及び（ｂ）は、第７図に示されている光受
感ドットの機能を説明しているタイミングダイアグラ
ム。 第９図は、IC型の増幅トランジスタとアモルファス・シ
リコンで製作された光受感ダイオードを使用している光
受感ドットの構造略図。 第10図は、第２図に示されている二つのダイオードがア
モルファス・シリコンで出来ている場合のIC型増幅トラ
ンジスタを使用する光受感ドットの構造を示す概要図で
ある。 第11図と第12図は、光受感ドットの増幅トランジスタが
アモルファスシリコンで出来ている構造の概要図で、第
11図は上面から見た図で、第12図は断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335
Claims (16)
- 【請求項１】１個以上の列導体と交叉する１個以上の行
導体を含み、行導体と列導体とのそれぞれの実質的交点
に１個の光受感ドットが形成され、この光受感ドット
が、直列接続の１個以上の第一ダイポール・エレメント
と１個以上の第二ダイポール・エレメントを含み、それ
らの１個以上が光受感エレメントで、二つのダイポール
の会合点またはゾーンが浮動電位点を構成して光受感ド
ットが照らされた時に発生する電荷を蓄え、第一ダイポ
ールはその端末または浮動電位点と反対側のポールで行
導体に接続され、さらにトランジスタ型のトリポール・
エレメントを含み、その第一ポールが制御ゲートを形成
して浮動電位点に接続され、トランジスタの第二ポール
が列導体に接続され、トランジスタの第三ポールは一方
では電源電圧に他方ではそのポールまたは後者の端末で
浮動電位点の反対側の第二ダイポールに接続され、 前記第二ダイポール・エレエントが復帰ダイオードと呼
ばれるダイオードであり、 前記復帰ダイオードが、順方向バイアスで導電性となる
第一電圧と、逆バイアスで導電性となる第二電圧とを有
することを特徴とする光受感装置。 - 【請求項２】第一ダイポール・エレメントがダイオード
であることを特徴とする、請求項１に記載の光受感装
置。 - 【請求項３】ダイオードがアモルファスシリコンで作ら
れていることを特徴とする、請求項２に記載の光受感装
置。 - 【請求項４】第一ダイポール・エレメントが、浮動ベー
ス・トランジスタであることを特徴とする、請求項１に
記載の光受感装置。 - 【請求項５】浮動ベーストランジスタが、アモルファス
シリコン製であることを特徴とする、請求項４に記載の
光受感装置。 - 【請求項６】第一ダイポールが絶縁キャパシタであるこ
とを特徴とする、請求項１に記載の光受感装置。 - 【請求項７】絶縁キャパシタの誘電体が真性アモルファ
スシリコン型の光受感材料であることを特徴とする、請
求項６に記載の光受感装置。 - 【請求項８】復帰ダイオードがアモルファスシリコン製
であることを特徴とする、請求項１に記載の光受感装
置。 - 【請求項９】第一及び第二ダイポール・エレメントが、
導電方向を相互に逆にして直列に取り付けられるダイオ
ードによって形成されることを特徴とする、請求項１に
記載の光受感装置。 - 【請求項１０】トランジスタが単結晶シリコンを用いて
製作されることを特徴とする、請求項１に記載の光受感
装置。 - 【請求項１１】トランジスタがMOS型であることを特徴
とする、請求項10に記載の光受感装置。 - 【請求項１２】トランジスタがアモルファスシリコンを
用いて製作されることを特徴とする、請求項１に記載の
光受感装置。 - 【請求項１３】トランジスタが薄膜型のものであること
を特徴とする、請求項12に記載の光受感装置。 - 【請求項１４】トランジスタがMOSトランジスタである
ことを特徴とする、請求項13に記載の光受感装置。 - 【請求項１５】さらに、行導体に次のものを加える手段
を含むことを特徴とする、前請求諸項の一つに記載の光
受感装置： −第一に、露光ステージの間行導体に静止電圧レベル； −次いで、トランジスタ導電しきい値よりも大きなレベ
ルの読み取りパルスと呼ばれる１個以上の電圧パルス； −次いで、浮動電位点と電源電圧との間に位置している
第二ダイポールを“ON"状態にする復帰パルスと呼ばれ
る電圧パルス。 - 【請求項１６】さらに行導体に次の信号を加える次の手
段を含むことを特徴とする、請求項15に記載の光受感装
置： −第一に、露光ステージの間行導体に静止電圧レベル
を； −次いで、トランジスタの導電しきい値より大きい振幅
を有する、読み取りパルスと呼ばれる１個以上の電圧パ
ルス； −次いで、読み取りパルスと反対の符号を有する、電荷
注入パルスと呼ばれる１個以上の電圧パルス； −最後に、読み取りパルスと同じ符号で、順方向バイア
スで導電状態となる電圧しきい値と、逆バイアスで導電
状態となる電圧しきい値の差より実質的に大きい振幅を
有する、リセッティング・パルスと呼ばれる電圧パル
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8813913 | 1988-10-25 | ||
| FR8813913A FR2638286B1 (fr) | 1988-10-25 | 1988-10-25 | Dispositif photosensible du type a amplification du signal au niveau des points photosensibles |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165674A JPH02165674A (ja) | 1990-06-26 |
| JP2844733B2 true JP2844733B2 (ja) | 1999-01-06 |
Family
ID=9371244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1276187A Expired - Fee Related JP2844733B2 (ja) | 1988-10-25 | 1989-10-25 | 光受感ドット信号増幅を伴う光受感装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4980546A (ja) |
| EP (1) | EP0367650B1 (ja) |
| JP (1) | JP2844733B2 (ja) |
| DE (1) | DE68907017T2 (ja) |
| FR (1) | FR2638286B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5004903A (en) * | 1989-03-31 | 1991-04-02 | Nippon Steel Corporation | Contact type image sensor device with specific capacitance ratio |
| JPH03119855A (ja) * | 1989-10-02 | 1991-05-22 | Nippon Steel Corp | 密着型イメージセンサ |
| US5107103A (en) * | 1990-01-26 | 1992-04-21 | Carnegie-Mellon University | Integrated circuit having at least a sensor and a processor thereon |
| JP2875844B2 (ja) * | 1990-03-27 | 1999-03-31 | キヤノン株式会社 | 薄膜トランジスタ型光センサの駆動方法及び駆動装置 |
| US5153420A (en) * | 1990-11-28 | 1992-10-06 | Xerox Corporation | Timing independent pixel-scale light sensing apparatus |
| US5182446A (en) * | 1991-10-03 | 1993-01-26 | Texas Instruments Incorporated | Circuit with reset noise cancellation |
| CN1148454A (zh) * | 1994-05-19 | 1997-04-23 | 宝丽来公司 | 具有有源像素的cmos成像阵列 |
| GB2289983B (en) * | 1994-06-01 | 1996-10-16 | Simage Oy | Imaging devices,systems and methods |
| US6035013A (en) * | 1994-06-01 | 2000-03-07 | Simage O.Y. | Radiographic imaging devices, systems and methods |
| DE69535864D1 (de) * | 1994-06-01 | 2008-11-27 | Ipl Intellectual Property Lice | Vorrichtungen, Systeme und Methoden zur Aufnahme von Bildern |
| US5818052A (en) * | 1996-04-18 | 1998-10-06 | Loral Fairchild Corp. | Low light level solid state image sensor |
| US6037643A (en) * | 1998-02-17 | 2000-03-14 | Hewlett-Packard Company | Photocell layout for high-speed optical navigation microchips |
| US5986391A (en) * | 1998-03-09 | 1999-11-16 | Feldman Technology Corporation | Transparent electrodes |
| JP3601053B2 (ja) | 1999-04-22 | 2004-12-15 | 日本電気株式会社 | 固体撮像装置 |
| DE10007689A1 (de) * | 2000-02-19 | 2001-08-23 | Bosch Gmbh Robert | Schaltungsanordnung eines Video-Sensor-Chips |
| FR2824664A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Photodetecteur cmos comportant une photodiode en silicium amorphe |
| US6864555B2 (en) * | 2001-09-04 | 2005-03-08 | Eugene Robert Worley | Photo detector methods to reduce the disabling effects of displacement current in opto-couplers |
| DE60134143D1 (de) | 2001-10-16 | 2008-07-03 | Suisse Electronique Microtech | Photodetektor mit grossem Dynamikbereich und erhöhtem Arbeitstemperaturbereich |
| WO2005107242A1 (en) * | 2004-04-30 | 2005-11-10 | Philips Intellectual Property & Standards Gmbh | X-ray examination apparatus and radiation detector |
| USRE47382E1 (en) * | 2005-07-18 | 2019-05-07 | Xenogenic Development Limited Liability Company | Back-to-back metal/semiconductor/metal (MSM) Schottky diode |
| KR100689841B1 (ko) * | 2006-02-13 | 2007-03-08 | 삼성전자주식회사 | 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치 |
| JP2008017288A (ja) * | 2006-07-07 | 2008-01-24 | Rohm Co Ltd | 光電変換回路及びこれを用いた固体撮像装置 |
| KR100851494B1 (ko) * | 2007-05-14 | 2008-08-08 | 매그나칩 반도체 유한회사 | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 |
| US7564022B1 (en) * | 2008-02-29 | 2009-07-21 | Caeleste Cvba | Method and device for time-gating the sensitivity of an imager structure |
| JP2017168812A (ja) * | 2016-03-10 | 2017-09-21 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP6892577B2 (ja) * | 2017-04-28 | 2021-06-23 | 天馬微電子有限公司 | イメージセンサ及びセンサ装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738073A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Solid-state image sensor |
| JPS5868966A (ja) * | 1981-10-21 | 1983-04-25 | Canon Inc | 固体光電変換装置 |
| FR2549328B1 (fr) * | 1983-06-14 | 1985-11-08 | Thomson Csf | Dispositif photosensible a l'etat solide |
| JPS6058779A (ja) * | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 固体撮像装置 |
| GB2186146B (en) * | 1984-04-16 | 1988-06-22 | Secr Defence | Thermal detector |
| US4731610A (en) * | 1986-01-21 | 1988-03-15 | Ovonic Imaging Systems, Inc. | Balanced drive electronic matrix system and method of operating the same |
| FR2605166B1 (fr) * | 1986-10-09 | 1989-02-10 | Thomson Csf | Dispositif photosensible a l'etat solide, procede de lecture et procede de fabrication |
-
1988
- 1988-10-25 FR FR8813913A patent/FR2638286B1/fr not_active Expired - Lifetime
-
1989
- 1989-10-17 EP EP89402865A patent/EP0367650B1/fr not_active Expired - Lifetime
- 1989-10-17 DE DE8989402865T patent/DE68907017T2/de not_active Expired - Fee Related
- 1989-10-23 US US07/425,412 patent/US4980546A/en not_active Expired - Lifetime
- 1989-10-25 JP JP1276187A patent/JP2844733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE68907017D1 (de) | 1993-07-15 |
| EP0367650A1 (fr) | 1990-05-09 |
| FR2638286A1 (fr) | 1990-04-27 |
| US4980546A (en) | 1990-12-25 |
| EP0367650B1 (fr) | 1993-06-09 |
| JPH02165674A (ja) | 1990-06-26 |
| FR2638286B1 (fr) | 1990-12-07 |
| DE68907017T2 (de) | 1993-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2844733B2 (ja) | 光受感ドット信号増幅を伴う光受感装置 | |
| CA1162280A (en) | Solid state image pickup device | |
| US4952788A (en) | Method of photoelectric detection with reduction of remanence of a phototransistor, notably of the NIPIN type | |
| US4242706A (en) | Visible light and near infrared imaging device | |
| CA1289242C (en) | Device and method of photoelectrically converting light into electrical signal | |
| US7538373B2 (en) | Body potential imager cell | |
| US8018515B2 (en) | Solid-state image pickup device | |
| JP2010045843A (ja) | 高感度イメージセンサアレイ | |
| JPH03831B2 (ja) | ||
| JPS5846070B2 (ja) | 固体撮像装置 | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| EP0577391B1 (en) | Solid state image pickup apparatus | |
| CN113421942B (zh) | 光电探测晶体管及其制造方法及相应的光电探测方法 | |
| CN113437099B (zh) | 光电探测器及其制造方法及相应的光电探测方法 | |
| CN111263089B (zh) | 像素、图像传感器及电子装置 | |
| EP0260824B1 (en) | Circuit for a photosensitive pixel with exposed blocking element | |
| JPS60210080A (ja) | 固体イメ−ジングセンサ− | |
| JPS5831669A (ja) | 固体撮像装置 | |
| US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
| EP0029367B1 (en) | Solid state imaging apparatus | |
| JPH02181470A (ja) | 固体撮像素子 | |
| KR960001348B1 (ko) | 밀착 영상센서 | |
| JPS61157179A (ja) | 撮像装置 | |
| JPH05161079A (ja) | 不揮発なフレームメモリ機能を有する撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |