JPH0215497A - １つのメモリセルに複数のデータビットを有する電気的にプログラム可能なメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電気的にプログラムすることが可能なメモリに
関するものであり、さらに詳細には、メモリの各単位セ
ルのもとになるフローティングゲートトランジスタのフ
ローティングゲートに電荷を注入することによりプログ
ラミングがなされる様々なタイプのメモリであるＥＰＲ
ＯＭＸＥＥＰＲＯＭ、ＦＬＡＳＦ（−ＥＥＰＲＯＭに関
する。

従来の技術 プログラミングは電気的になされる。これは、メモリの
メモリセルをプログラムするためには行デコーダを用い
、必要に応じてさらに列デコーダを用いてこのメモリセ
ルを指定し、フローティングゲートに電荷を注入するの
に十分な電圧を指定されたこのメモリセルに印加するこ
とを意味する。

メモリに記憶されているデータは、各メモリセルのプロ
グラム状態によって決まる。このプログラム状態は１つ
の２進情報を表す。すなわち、１つのメモリセルがプロ
グラムされているかいないかを表す。

メモリ内に記憶されているデータを読み出すため、メモ
リセルのプログラム状態を調べる。このためには、１つ
または複数のデコーダを用いて特定のメモリセルにアド
レスし、このメモリセルに読み出しに十分な電圧を印加
する。この結果、このメモリセルのプログラム状態に応
じた電流または電圧が現れる。この電流または電圧を測
定することにより、このメモリセルがプログラムされて
いるかいないかが決定される。このようにして、メモリ
セルごとに、あるいはメモリセルのグループごとにメモ
リに記憶されている２進情報を取出すこ七ができる。

さらに詳しく説明すると、例えばメモリの各メモリセル
がフローティングゲートトランジスタで構成されている
場合、メモリのメモリセルの状態の読み出しは、アドレ
スされたメモリセルからの電流と基準電流の値とを比較
することからなる。

基準電流の値は、プログラムされているメモリセルとプ
ログラムされていないメモリセルに同じ読み出し電圧が
印加された場合に、プログラムされているメモリセルが
供給するであろう電流値（実際にはゼロに近い値）と、
プログラムされていないメモリセルが供給するであろう
電流値の間のほぼ真ん中の値を選択する。

そこで、（読み出しの定格電圧を印加する）読み出すべ
きメモリセルの電流と基準電流とを受ける電流比較器は
、メモリセルのプログラム状態に応じていずれかの方向
にはっきりと切り換わり、読み出されたメモリセルに記
憶されている２進情報を表す２進情報を出力から供給す
る。

−例として、未使用の（プログラムされていない）ＥＰ
ＲＯＭメモリセルに約２００マイクロアンペアの電流を
流し、プログラムされているメモリセルには同じ読み出
し条件で２０マイクロアンペア未満の電流しか流さない
ことにする。基準値は、１００マイクロアンペアに選択
することができる。

実際には、メモリセルからの電流はく例えば積分器を用
いて）この電流の関数である電圧に変換されていること
が好ましい。その結果、電流比較器よりも実現が簡単で
あることが多い電圧比較器を用いて比較操作を実行する
ことができる。比較モード（電圧モードであるか電流モ
ードであるか）は本発明の対象ではなく、しかも電流と
電圧の間の変換は周知であるため、以下の説明は電流比
較器の場合に限定する。しかし、頭の中では実際には電
圧比較器を考えている。例えば、比較基準値が未使用の
基準メモリセルからの電流をもとにして決まると仮定す
ることができる。電流−電圧変換器に電流が印加される
とこの変換器のゲインによって基準電圧が正確に決まる
。

プログラミングに関与する物理現象を工業的に制御する
ことは難しいため、未使用のメモリセルとプログラムさ
れたメモリセルからの電流は正確に知ることができない
。この電流は、メモリセルに印加する読み出し電圧の値
を始めとして多くの因子に依存している。プログラムさ
れたメモリセルの電流は、プログラムの強さ、すなわち
メモリセルのフローティングゲートに蓄積させることが
できた電荷の量にも依存する。この電荷量は、プログラ
ム電圧と、この電圧を印加している期間と、さらには電
圧の印加力法とに依存する。従って、同じバッチの一連
のメモリの中で、さらには同じ１つのメモリの中で未使
用のメモリセルとプログラムされたメモリセルの電流値
の間には極めて大きなバラツキがある。

最後に、プログラムされたメモリセルのプログラム状態
は時間経過とともに悪化する。すなわち、フローティン
グゲートに蓄積されている電荷の量は、特に温度が上昇
するときに時間とともに減少する（電荷保持期間は約１
０年）。この結果、フローティングゲートトランジスタ
の閾値電圧が電荷のこの減少とともに低下するにつれ、
プログラムされたメモリセルからの電流は時間経過とと
もに徐々に増加する。

発明が解決しようとする課題 このような問題があるため、現在まで２進情報以外の情
報をメモリの物理的に単一のメモリセル、すなわち単一
のフローティングゲートトランジスタに記憶させること
が試みられたことはなかった。

しかし、１ビツト以外の情報、例えば３状態の情報また
は２つのビットからなる情報を単一のメモリセルに記憶
させるためには、読み出しモードにおいてメモリセルか
ら出力される複数の閾値電圧または閾値電流を（単一の
閾値の代わりに）決定できるようになっているだけで十
分である。この結果、これら異なる閾値に対する電流ま
たは電圧のレベルによって、メモリセルのプログラム状
態が複数（２以上）の可能な状態の中から決定されるで
あろう。

従って、少なくとも単位メモリセルのサイズが大サイズ
になることに関して最も重要な因子である大容量メモリ
においてはメモリの占めるスペースが大きく節約される
。同じ単位面積で１つのメモリセルに１ビツトの情報の
代わりに例えば２ビツトの情報を記憶させることができ
るのであれば、同じ約１メガビツトの容量のメモリの場
合にはメモリの全体の占める面積が約２５％狭くなる。

表面積のこの節約により、もちろん製造の収率が向上し
、従ってコストが低下する。

本発明は、各メモリセルにｎ通り（ｎは３以上）の可能
なプログラム状態を記憶させることのできる電気的にプ
ログラム可能なメモリを提供することを目的とする。

課題を解決するための手段 本発明によれば、読み出しモードにおいて、記憶されて
いるデータの読み出しをメモリセルのプログラム状態に
応じた電流または電圧と基準値との間の比較によって実
行する電気的にプログラム可能なメモリであって、この
メモリは、読み出しモードにおいて動作して電流または
電圧を１つのシーケンスの（ｎ−１）個（ｎは３以上）
の主要基準値と比較し、その結果からメモリセルの状態
がｎ個の可能な状態の中のどれであるかを決定するだめ
の複数の比較回路を備え、このメモリはさらに、メモリ
セルからの電流または電圧を中間基準値と比較するため
の複数の比較回路を備え、その各中間基準値は、上記シ
ーケンスの中の連続した第１と第２の主要基準値の間に
位置し、このメモリは、上記比較回路の出力を受けて、
電流または電圧が１つの主要基準値とそのあとに続く中
間基準値の間にある場合にはテストされているメモリセ
ルの追加プログラム操作を実行し、測定された電流また
は電圧が上記中間基準値と第２の主要基準値の間の所定
の閾値に到達したときにこの追加プログラム操作を停止
させるための制御用論理回路をさらに備えることを特徴
とするメモリが提供される。

この閾１直は、中間基準値と等しくするか、あるいは逆
に、第１の中間値と第２の主要基準値の間の別の中間値
にすることができる。

作用 以下の説明によって中間基準値の役割をよく理解するこ
とができよう。しかし、結局は、主要基準値が、メモリ
のプログラム状態を決定する基準となる電流または電圧
の基準値を決めているということができる。第１の中間
基準値により、メモリセルに情報をプログラムした場合
に電荷が失われる危険性が少ないという安全閾値が決ま
る。第２の中間基準値は、所定のプログラム状態に対し
て、別のプログラム状態に移行する危険を回避したいの
であればメモリセルのプログラムをこれ以上続けてはい
けないというプログラミングの限界を規定する。

本発明の他の特徴ならびに利点は、添付の図面を参照し
た以下の詳細な説明によってさらによく理解できよう。

実施例 第１図には、複数のフローティングゲートトランジスタ
を有する行と列のマトリクスの形態のメモリが図示され
ている。各トランジスタがこのメモリの行と列の交点に
位置して、このメモリの個々のメモリセルを構成してい
る。

各トランジスタのソースは共通のグラウンドに接続され
ている。同一の列のトランジスタのドレインは、この列
専用の列導体に接続されている。

同一の行のトラにジスタの制御ゲートは、この行専用の
行導体に接続されている。

行デコーダＤＥＬを用いると、特定の行を選択し、対応
する行導体りに（読み出しモードにおいて）読み出し電
圧を、または（プログラムモードにおいて）プログラム
電圧を、またはくテストモードにおいて）テスト電圧を
印加することができる。

列デコーダＤＥＣを用いると、特定の列を選択し、対応
する列導体Ｃを（読み出しモードまたはテストモードに
おいて）読み出し回路に接続することができる。読み出
し回路は、第１図においては電流の比較器ＣＯＭＦとし
て象徴的に示されている。この比較器は第１の人力Ａが
列Ｃに接続されており、第２の人力Ｂが、基準電流ＩＲ
を出力する基準電流源ＳＲに接続されている（比較は電
流よりも電圧について行われるという可能性について先
に説明したことを参照のこと）。この比較器の出力はメ
モリの出力端子Ｓに接続されている。

この端子には、メモリセルにプログラムされている情報
に対応する論理レベルが現れる。メモリセルに記憶させ
る情報も端子Ｓに外から印加し、プログラムモードにお
いてその情報を列に転送することに注意されたい。

読み出しモードにおいては、テストモードやプログラム
モードにおけるのと同様、行りと列Ｃの交点に位置する
フローティングゲートトランジスタＴＧＦが選択され、
読み出され、またはテストされ、またはプログラムされ
る。

第１図には、読み出しモードまたはテストモードにおけ
るよりも高いプログラム用電圧を供給するプログラム回
路ＰＲＯＧも象徴的に示されている。

テストは、実際には、読み出しモードと同じ電圧を印加
し、テストされる各メモリセルに対して比較器ＣＯＭＰ
が出力端子Ｓにメモリセルに理論的に記憶されている情
報を出力していることを確君忍することからなる。すな
わちプログラムされているメモリセルに対してはレベル
０、プログラムされていないメモリセルに対してはレベ
ル１に対応する論理レベルが出力されることを確認する
。

第２図には、メモリセルのプログラム状態の関数である
電流曲線が示されている。プログラム状態が強いほど、
読み出しモードで発生する電流は弱い。より強くプログ
ラムするためには、プログラムモードにおいてメモリセ
ルに印加する電圧を大きくするか、印加期間を長くする
か、あるいは較正されたプログラム電圧パルスの数を増
加させる。

基準電流のレベルＩＲが未使用のメモリセルから通常出
力される電流とプログラムされたメモリセルから通常出
力される電流の中間の値であるため、メモリセルの２つ
のプログラム状態を区別することができる。読み出され
る電流がＩＲを越える場合にはメモリセルは未使用（状
態ｌ）であり、この電流がＩＲ未満のときはメモリセル
がプログラムされている（状態０）。１つのメモリセル
に記憶される情報は２進情報である。

第３図には、プログラムの強さの関数である同じ電流曲
線について基準電流の３つのレベルＩＲ１、ＩＲ２、Ｉ
Ｒ３がその順序で低くなるように示されている。これら
３つのレベルにより、とることが可能な４つのプログラ
ム状態、従って２ビツトの情報が規定される。

例えば、状態１１は未使用のメモリセルに対応しくプロ
グラムされていない状態に対応する第１のプログラムレ
ベル）、読み出しモードで発生する電流はＩＲＩよりも
大きい。状態１０は第２のレベルに対応し、このレベル
に対しては、発生する電流がＩＲＩとＩＲ２の間のレベ
ルにある。状態Ｏ１は第３のレベルに対応しくｒはｒＲ
２と■Ｒ３の間の値）、状態００は第４のレベルに対応
する（ＩはＩＲ３とゼロの間の値）。

第４図はやはり同じ曲線であるが、別の電流基準１直が
示されている。すなわち、第３図で規定された主要基準
値ＩＲＩ、ＩＲ２、ＩＲ３の間の中間基準値が示されて
いる。これらの値は、第１の中間基準値ＩＲＩＡ、ＩＲ
２Ａ、ＩＲ３Ａと、第２の中間基準値ＩＲＩＢ、ＩＲ２
Ｂとに分けられる。第１の中間基準値ＩＲＩＡＳ　ＩＲ
２Ａ、ＩＲ３Ａは最も重要であり、特別な実施例におい
ては第２の中間基準値が第１の中間基準値と等しくなる
ようにすることも十分可能である（すなわち、ＩＲＩＢ
＝ＩＲＩＡとＩＲ２Ｂ＝ＩＲ２Ａ）。

各中間基準値は、シーケンスＩＲＩ、ＩＲ２、ＩＲ３の
うちの連続した２つの主要基準値の間の値である。つま
り、値ＩＲＩＡはＩＲＩとＩＲ２の間に含まれ、値ＩＲ
２ＡはＩＲ２とＩＲ３の間に含まれる。

第２の中間基準値が第１の中間基準値と同じでないので
あれば、値のシーケンスは、プログラム状態がより強く
なることに対応する電流値の順番である。すなわち、第
１の主要値（例えばＩＲ２＞次に第１の中間値（ＩＲ２
Ａ）、次に第２の中間値（ＩＲ２Ｂ）、最後に主要値（
ＩＲ３）の順番になる。

従って、第３図と同じプログラム状態である４つの状態
１１．１０．０１．００を定義することができる。これ
ら４つの状態は、主要基準レベルＩＲＩ、ＩＲ２、ＩＲ
３に従って互いに区別される。読み出しモードにおいて
は、メモリセルから出力される電流をこれら３つの値と
比較し、その結果から、単純な論理回路を用いてこのメ
モリに記憶されている２ビツト情報を決定する。

第１の中間基準値はプログラムの安全レベルを規定する
。本発明では、第ｎ状態（例えば第２状態であり、その
２進表示は１０）にプログラムする必要のあるメモリセ
ルは、基準値ｌＲｎ−１とＩＲｎ　（ここではＩＲＩと
ＩＲ２）の間の値の電流を供給するだけでなく（ＩＲｎ
−１は状態ｎ−１と状態ｎの間の変化の閾値を表す）、
（プログラム状態が強くなることに対応する電流の方向
で）＼ 主要基準値ｌＲｎ−１のすぐあとに続く補助基準値ＩＲ
ｎ−ＩＡの値よりも小さい電流も供給する必要があると
仮定されている。逆に、発生する電流がｎ−ルベルのプ
ログラム状態とｎレベルのプログラム状態の間の変化を
規定する基準値に近すぎると、メモリセルが不十分にし
かプログラムされず、時間経過とともに電荷が失われる
という大きな危険性がある。プログラムレベルの数が多
くなってプログラムレベルの変化に対応する電流が互い
により接近するほどプログラムレベルがより明確に規定
されている必要があるため、このような危険性を認める
ことはできない。

第２の中間基準レベルは、メモリセルが次のプログラム
状態にプログラムされる危険を回避したいのであればこ
のメモリセルのプログラムをこれ以上続けてはいけない
というプログラミングの限界をある程度似たようにして
規定するくしかし、第２の中間基準レベルは第１の中間
基準レベルよりも重要度が低いことがわかるであろう）
。

第５図は、本発明のメモリの読み出し操作の順番を示す
フローチャートである。

メモリセルから出力される電流Ｉを主要基準値ＩＲＩ、
ＩＲ２、ＩＲ３と順番に、あるいは同時に比較する。電
流測定を行うごとに１つの測定結果が得られ、プログラ
ム状態が決定される。このプログラム状態が望む状態で
あれば、記憶されている情報は正しい情報である。そう
でない場合には、プログラムをやり直すか、場合によっ
てはメモリを廃棄する必要がある。

本発明により提案されている特別なテストは、テストモ
ードにおいてメモリセルから出力された電流を主要基準
値ＩＲＩ、ＩＲ２、ＩＲ３ならびにそのすぐあとに続く
中間基準値ＩＲＩＡ、ＩＲ２Ａ、ＩＲ３Ａと順番に、あ
るいは同時に比較する操作をさらに実行することからな
る。

電流が、主要基準値ＩＲｎと、プログラム状態がより強
くなることに対応する電流値の方向を考えた場合のその
すぐあとに続く中間基準値ＩＲｎＡとの間に含まれてい
ると、追加プログラムが開始される。このプログラミン
グは、例えば、プログラム電圧パルスをメモリセルの電
極に印加することからなり、各パルスまたは一群のパル
スのあとに新たなテストが実行されるようにすることが
可能である。

追加プログラムは、テストされているメモリセルからの
電流が、テストによってプログラム状態が十分でないこ
とがわかる第１の中間基準値のすぐあとに続く第２の中
間基準値（ＩＲＩＢ、ＩＲ２Ｂ）よりも小さくなったと
きに停止させる。

最も簡単なのは、ｆＲｎＢの値としてＩＲｎＡと同じ値
を採用することである（比較器が節約される）。しかし
、第２の中間値ＩＲｎＢが第１の中間値ＩＲｎＡとは異
なっている場合にはプログラムの安全性がより大きくな
る。

第６図は、第１の基準値と第２の基準値が同じ場合の本
発明のメモリの実施例を示している。しかし、第１の基
準値と第２の基準値が異なっていても本明細書に記載の
説明を参考にしてなんらの問題なくその場合の回路図を
提案することができよう。ただし、この場合には電流を
第２の中間基準値と比較するための余分な比較器が必要
とされよう。

説明を簡単にするため、第６図には、読み出しモードに
おいてメモリマトリクスの中で行デコーダＤＥＬと列デ
コーダＤＥＣによって選択された１つのメモリセル（行
りと列Ｃの交点のトランジスタＴＧＦ）のみしか図示さ
れていない。

比較器ＣＯＭＰ１．Ｃ０ＭＦ２、ＣＯＭＰ３が、選択さ
れたメモリセルからの電流を基準電流源５ＲＩＳＳＲ２
、ＳＲ３から供給される主要基準１直ＩＲＩ、ＩＲ２、
ＩＲ３と比較する目的で設置されている。

これら比較器の出力は、３人力２出力のデコード用出力
論理回路ＤＥＳに印加される。この論理回路は、読み出
されたメモリセルのプログラム状態に関する２ビツトの
情報をメモリの２つの出力端子５ＩＳＳ２に供給する。

なお、このプログラム状態は比較器の出力によって決ま
る。

比較器ＣＯＭＰＩ、ＣＯＭＰ２、ＣＯＭＰ３にそれぞれ
対応する補助比較器ＣＯＭＰ　ＩＡ、Ｃ○ＭＰ２Ａ、Ｃ
ＯＭＰ３Ａが、メモリセルの電流を電流源５ＲＩＡ、５
Ｒ２ＡＳＳＲ３Ａから供給される第１の中間基準値ＩＲ
ＩＡ、ＩＲ２Ａ、ＩＲ３Ａと比較する目的で設置されて
いる。

例えば比較器ＣＯＭＰ３の出力と対応する補助比較器Ｃ
ＯＭＰ３Ａの出力とは、追加プログラム制御用論理回路
の入力に接続されている。この制御回路は、比較器ＣＯ
ＭＰ　１とＣＯＭＰ　ＩＡの出力を受ける回路が参照符
号ＣＰＣ１で指示されており、比較器Ｃ０ＭＦ２とＣＯ
ＭＰ２Ａの出力を受ける回路が参照符号ＣＰＣ２で指示
されており、比較器ＣＯＭＰ３とＣＯＭＰ３Ａの出力を
受ける回路が参照符号ＣＰＣ３で指定されている。

これら制御回路には２つの機能がある。まず第１に、選
択されたメモリセルの電流が主要基準値とそのすぐあと
に続く中間基準値の間に含まれる値であることを検出し
て追加プログラムコマンドを開始させる。第２に、この
コマンドが開始されると、テストされているメモリセル
の電流が追加プログラムコマンドを開始させるのに使用
された中間基準値よりも小さくなったときに追加プログ
ラムを停止させる。

制御回路ＣＰＣ１、ＣＰＣ２、ＣＰＣ３の出力は、例え
ばＯＲゲートに印加される。このＯＲゲートは、コマン
ドを開始させたのがどの比較器群であろうとも追加プロ
グラム制御用の単一の信号を出力する。

この単一の制御信号は、例えば、様々なプログラム電圧
をメモリのメモリセルに印加することを可能にするプロ
グラム回路に直接に印加される。

しかし、追加プログラム用のこの制御信号は、メモリの
集積回路の出力端子Ｒにも印加することができる。この
端子Ｒは、メモリの再プログラムを制御するマイクロプ
ロセッサに接続されている。

マイクロプロセッサは、この制御信号を受信するとメモ
リの通常の機能を一時的に中断させ、一連の追加プログ
ラムを実行する。再プログラムの一連の操作は、メモリ
セルの出力電流Ｉが電流ＩＲｎＡよりも小さくなるまで
実行することができる。

制御回路ＣＰＣ３の詳細が例として第６図に示されてい
る。制御回路ＣＰＣ１、ＣＰＣ２は制御回路ＣＰＣ３と
同じである。

図示されている実施例では、比較器ＣＯＭＰ３が、メモ
リセルがレベル００にプログラムされてＩＲ３よりも小
さな電流■を出力する場合、論理レベルＯを出力し、メ
モリセルがより低いレベル０１．１０、または１１にプ
ログラムされてＩＲ３よりも大きな電流Ｉを出力する場
合には、論理レベル１を出力する。

比較器ＣＯＭＰ３Ａは、メモリセルからの電流がｒＲ３
Ａよりも大きい場合に論理レベル０を出力し、ＩＲ３Ａ
よりも小さい場合に論理レベル１を出力する。

このようにして、比較器ＣＯＭＰ３とＣＯＭＰ３Ａは、
メモリセルから出力される電流が２つの基準値ＩＲ３と
ＩＲ３Ａの間の値である場合にはどちらも論理レベルＯ
を出力する。ＮＯＲゲートがこの場合を検出し、追加プ
ログラムを開始させるのに使用することのできる制御信
号を出力する。

このＮＯＲゲートの出力は、フリップフロップＲ５の反
転入力Ｓに印加することができる。このフリップフロッ
プの出力が制御回路ＣＰＣ３の出力を構成する（比較器
ＣＯＭＰ３とＣＯＭＰ　３　Ａにより実行されたテスト
によって電流がＩＲ３とＩＲ３Ａの間の値であるという
結論に到達したときには論理レベル１となる）。

このフリップフロップの出力はＡＮＤゲートの１つの人
力に印加される。このＡＮＤゲートの別の人力は、電流
がＩＲ３Ａよりも小さくなったときに比較器ＣＯＭＰ３
Ａによってアクティブにされる。このＡＮＤゲートの出
力は、フリップフロップＲ５のリセット人力Ｒに接続さ
れている。従って、このフリップフロップは、ＩＲ３と
ＩＲ３Ａの間の値の電流に対して追加プログラム命令を
うまく開始させ、次に、この命令がフリップフロップが
あるために継続する。最後に、この命令は、テストされ
ている電流がＩＲ３Ａよりも小さくなったときにフリッ
プフロップがゼロにリセットされることによって中断さ
れる。

発明の効果 従って、メモリセルは、所望のレベルにプログラムされ
ることだけでなく、時間経過による不可避な電荷の消失
に対してプログラムが安全であることが常に保証される
。

【図面の簡単な説明】

第１図は、電気的にプログラム可能なメモリの従来の構
成の概略図である。 第２図は、プログラム状態が従来の２つの状態である場
合に、読み出しモードにおいてメモリセルから出力され
る電流曲線をこのメモリセルのプログラム状態の関数と
して表したグラフである。 第３図は、同じ曲線と、可能な４つのプログラムレベル
によって定義された２ビツトの情報を単一のメモリセル
に記憶させる方法の概略図である。 第４図は、３つの主要基準レベルと５つの中間基準レベ
ルを有する電流曲線のグラフである。 第５図は、本発明のメモリの動作のフローチャートであ
る。 第６図は、本発明のメモリの実施例の回路図である。 （主な参照符号） Ｃ・・列導体、 ＣＯＭＰ、ＣＯＭＰ　ｉ　ＳＣＯＭＰ　ｉＡ・・比較器
、ＣＰＣｉ・・追加プログラム制御用論理回路、ＤＥＣ
・・列デコーダ、　ＤＥＬ・・行レコーダ、Ｌ・・行導
体、 ＰＲＯＧ・・プログラム回路、 ＲＳＳ、ＳＬ、Ｓ２・・出力端子、 ＳＲ，ＳＲｉ、５ＲｉＡ・・電流源、

Claims (3)

【特許請求の範囲】
1. （１）読み出しモードにおいて、記憶されているデータ
   の読み出しをメモリセルのプログラム状態に応じた電流
   または電圧と基準値との間の比較によって実行する電気
   的にプログラム可能なメモリであって、このメモリは、
   読み出しモードにおいて動作して電流または電圧を１つ
   のシーケンスの（ｎ−１）個（ｎは３以上）の主要基準
   値と比較し、その結果からメモリセルの状態がｎ個の可
   能な状態の中のどれであるかを決定するための複数の比
   較回路を備え、このメモリはさらに、メモリセルからの
   電流または電圧を中間基準値と比較するための複数の比
   較回路を備え、その各中間基準値は、上記シーケンスの
   中の連続した第１と第２の主要基準値の間に位置し、こ
   のメモリは、上記比較回路の出力を受けて、電流または
   電圧が１つの主要基準値とそのあとに続く中間基準値の
   間にある場合にはテストされているメモリセルの追加プ
   ログラム操作を実行し、測定された電流または電圧が上
   記中間基準値と第２の主要基準値の間の所定の閾値に到
   達したときにこの追加プログラム操作を停止させるため
   の制御用論理回路をさらに備えることを特徴とするメモ
   リ。
2. （２）上記所定の閾値が上記中間基準値であることを特
   徴とする請求項１に記載のメモリ。
3. （３）上記所定の閾値が、上記第１の中間基準値と上記
   第２の主要基準値の間の値の第２の中間値であることを
   特徴とする請求項１に記載のメモリ。