KR100280428B1 - 다수의문턱전압을가지는메모리셀을센싱하는회로 - Google Patents

다수의문턱전압을가지는메모리셀을센싱하는회로 Download PDF

Info

Publication number
KR100280428B1
KR100280428B1 KR1019980001140A KR19980001140A KR100280428B1 KR 100280428 B1 KR100280428 B1 KR 100280428B1 KR 1019980001140 A KR1019980001140 A KR 1019980001140A KR 19980001140 A KR19980001140 A KR 19980001140A KR 100280428 B1 KR100280428 B1 KR 100280428B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
threshold voltage
memory cell
distribution
Prior art date
Application number
KR1019980001140A
Other languages
English (en)
Other versions
KR19990065715A (ko
Inventor
장승호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980001140A priority Critical patent/KR100280428B1/ko
Priority to TW087111426A priority patent/TW385447B/zh
Priority to US09/124,915 priority patent/US5943272A/en
Priority to DE19839108A priority patent/DE19839108C2/de
Priority to JP713599A priority patent/JP3125189B2/ja
Publication of KR19990065715A publication Critical patent/KR19990065715A/ko
Application granted granted Critical
Publication of KR100280428B1 publication Critical patent/KR100280428B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5645—Multilevel memory with current-mirror arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 다수의 문턱전압을 가지는 메모리를 위한 저전압 센싱 회로는 전압 대응 회로의 대응 특성 곡선을 그대로 유지하면서 기준전압의 절반의 최소 값만큼의 전압 이동을 한 대응 특성 곡선을 기존 대응 특성 곡선과 결합하는 기법을 사용함으로써, 종래 기술의 대응 전압 분포간의 최소 간격을 1/2로 줄일 수 있으며, 전원전압의 조절로 구성 소자의 특성에 무관하게 상기 간격을 최적화 할 수 있다.

Description

다수의 문턱전압을 가지는 메모리 셀을 센싱하는 회로{SENSING CIRCUIT FOR A MEMORY CELL WITH MULTI-STATE THRESHOLD VOLTAGE}
본 발명은 다수의 문턱전압을 가지는 메모리 셀을 저전압 센싱하는 회로에 관한 것으로, 특히 복수 개의 상태를 가지는 메모리 셀의 문턱전압 분포폭과 분포폭 사이의 간격을 회로 구성 소자의 특성에 무관하며, 저전압에서 리드/센싱하기에 적합하도록 한 다수의 문턱 전압을 가지는 메모리 셀을 저전압 센싱하는 회로에 관한 것이다.
다수의 문턱전압 레벨을 가지도록 프로그램 또는 삭제된 프로그래머블 메모리에서 각 메모리 셀의 상태들은 공정 특성 변화, 프로그래밍 회로의 정확도, 온도 변화 등에 의해 불가피하게 전압 분포들을 가지게 된다. 상기 분포의 폭을 줄이거나 분포간의 간격을 넓히는 것은 센싱의 신뢰도를 높이는 중요한 요소이다.
통상적인 다수의 문턱전압 레벨을 가지는 복수 개의 상태를 갖는 메모리 셀을 읽기/쓰기 동작하는 과정에서 프로그램 또는 삭제된 셀의 상태들을 판독하는 회로는 도 1 에 도시된 바와 같이, 소오스에 전원전압(VDD)이 인가되고, 게이트가 드레인에 공통 연결되어 메모리 셀에 연결된 피모스 트랜지스터(PM1)와, 그 피모스 트랜지스터(PM1)의 드레인이 제 1 입력단에 연결되고, 제 2 입력단으로 기준전압(Vref1,Vref2,Vref3)이 인가되어 각각의 두 전압을 비교하여 출력전압(VO1,VO2,VO3)으로 출력하는 비교기(COM1,COM2,COM3)로 구성된다.
이러한 회로는 주어진 문턱전압 분포에 대응하는 상태들을 센싱하기 위해 다수의 기준전압(Reference Voltage) 또는 기준전류(Reference Current)를 사용하고 있으며, 공정특성의 변화, 기준 전압의 정밀도, 온도변화 등의 다양한 외부적 원인들로 인해 발생한 문턱전압 분포(ΔVth)를 그대로 사용한다. 따라서, 문턱전압의 수가 증가하거나 센싱 회로에 인가되는 전압이 저전압화 될수록 센싱이 어려워진다.
이러한 통상적인 기술의 단점을 개선한 회로는 도 2 에 도시된 바와 같은 종래 기술의 다수의 문턱전압을 가지는 메모리 셀을 센싱하는 회로에 사용되는 전압 대응회로는, 소오스에 전원전압(VDD)이 인가되고, 드레인이 기준전류원(IREF)에 연결된 피모스 트랜지스터와(PM11), 그 피모스 트랜지스터(PM11)의 게이트에 게이트가 공통 연결되고, 소오스에 전원전압(VDD)이 인가되는 피모스 트랜지스터(PM12-PM14)와, 그 피모스 트랜지스터(PM12-PM14)의 드레인에 드레인이 공통 연결되고, 소오스가 접지전압(VSS)에 연결되어 게이트가 메모리 셀에 연결된 엔모스 트랜지스터(NM11-NM13)와, 상기 피모스 트랜지스터(PM12-PM14)와 엔모스 트랜지스터(NM11-NM13)의 공통 연결된 드레인에 입력단이 연결되어 각각 출력전압(VO1-VO3)을 출력하는 출력버퍼(BUF1-BUF3)로 구성된다.
복수 개의 상태를 저장할 수 있는 다수의 셀이 가지는 문턱전압의 불확실성과, 이로 인한 문턱전압 분포를 문턱전압 양자화 기법을 적용함으로써 양자화 전압을 발생시켜, 그 값을 토대로 다수의 셀의 읽기/센싱을 한다.
상기 전압 양자화 기법은 도 3a 및 도3b에 도시된 바와 같이 임의의 폭과 간격을 가지는 다수의 전압 분포를 각각 양자화된 값의 전압으로 일대일 대응하는 것을 의미한다.
도 3c는 전압 양자화 기능을 하는 회로가 가져야할 입력 단자 전류와 출력 단자 전류간의 스텝 샤프 기능(Step shape function) 곡선이다.
여기서, 각 영역의 전류(ΔI0-ΔI3)를 셀의 문턱전압 분포에 대응하는 셀 전류로 본다면, 이들 전류 분포는 각각 신호 저항 값이 작은 영역에 바이어스 되고, 만약, 그 저항 값이 매우 작다면, 양자화된 전압(V0, V1, ......, Vn)에 일대일로 맵핑되는 동작을 하게 된다.
이런 특성곡선을 가지는 회로를 이용하여 원래의 문턱전압 분포와는 무관한 분포를 가지는 출력을 얻을 수 있으며, 각 단계의 기울기가 날카로워질수록 맵핑되는 문턱전압의 분포를 좁힐 수 있다.
이런 스텝 샤프 기능(Step shape function) 특성을 가지는 맵핑 전류원을 구현하기 위해서는 일정 전압 레벨 쉬프트 구간동안은 전류원으로 유입되려는 전류를 막고 있다가, 그 이상으로 양단 전압이 증가하면 전류를 흐르게 하는 과정을 순차적으로 반복하는 기능을 가지도록 하면 된다.
다수의 메모리 상태 수에 해당하는 다수의 가지(branch)와, 각 가지의 전류를 순차적으로 턴온되게 하는 스위치로 피모스 트랜지스터(PM11)를 사용한 것이다.
또한, 종래 기술의 센싱회로는 도 4 에 도시된 바와 같이 메모리 셀(10)에 연결된 전류미러(20)와, 그 전류미러(20)의 출력측에 연결된 전압 대응 회로(30)와, 상기 전류미러(20) 및 전압대응 회로(30)가 공통 연결되어 입력단을 구성하고, 그 입력단의 전압과 기준전압 분배기(60)의 출력전압을 비교하는 비교부(40)와, 그 비교부(40)의 출력을 디코딩하는 디코딩 논리회로(50)로 구성된다.
여기서, 상기 전류미러(20)는 소오스가 공통 연결되어 전원전압(VDD)이 인가되고, 게이트가 공통 연결된 제 1 피모스 트랜지스터(PM21) 및 그 게이트의 공통 연결점에 드레인이 연결됨과 아울러 상기 메모리 셀(10)이 연결된 제 2 피모스 트랜지스터(PM22)로 구성된다.
상기 전압대응 회로(30)는 도 5 에 도시된 바와 같이 기준전류원(IREF)이 드레인에, 소오스가 접지전압(VSS)에 연결되며, 게이트와 드레인이 공통 연결된 제 1 엔모스 트랜지스터(NM31)와, 게이트가 상기 제 1 엔모스 트랜지스터(NM31)의 게이트에 공통 연결되고, 소오스가 접지전압(VSS)에 연결된 엔모스 트랜지스터(NM32-NM35)와, 상기 엔모스 트랜지스터(NM32)의 드레인과 함께 드레인이 상기 피모스 트랜지스터(PM22)의 드레인에 공통 연결되고, 소오스가 상기 엔모스 트랜지스터(NM33, NM34, NM35)의 드레인에 각기 연결되며, 게이트가 상기 엔모스 트랜지스터(NM32, NM33, NM34)의 드레인측 접속점에 각기 연결된 엔모스 트랜지스터(NM36, NM37, NM38)로 구성된다.
이와 같이 구성된 종래 기술의 동작을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 상기 전압대응회로(30)는 4 개의 문턱전압 분포를 갖는 셀의 전압 분포를 양자화 하기 위한 회로로써, 1 개의 전류미러(Current Mirror)와, 3 개의 캐스코드 전류원(Cascode Current Source)으로 이루어진다. 여기서, 모든 트랜지스터의 사이즈는 같다고 가정한다.
상기 캐스코드 전류원을 구성하는 엔모스 트랜지스터(NM36)는 다이오드 접속되어있고, 다른 엔모스 트랜지스터(NM37,NM38)의 게이트는 각각 상기 엔모스 트랜지스터(NM36,NM37)의 소오스에 연결되어 있다. 따라서, 전류미러를 구성하는 엔모스 트랜지스터(NM32)가 일정한 전류를 흘리기 시작하는 출력전압(VO)은 포화전압(Vdsat)이고, 첫 번째 캐스코드 전류원을 구성하는 엔모스 트랜지스터(NM33,NM36)의 전류 통로가 턴온 되는 전압은 그 엔모스 트랜지스터(NM36)의 문턱전압이며, 포화되기 시작하는 전압(V1)은 기준전압(Vref)에 포화전압(Vsat)을 더한 값이 된다. 동일하게 포화되기 시작하는 전압(V2)은 기준전압(Vref)에 두배의 포화전압(Vsat)을 더한 값이 되고, 세 번째 포화되기 시작하는 전압(V3)은 기준전압(Vref)에 세배의 포화전압(Vsat)을 더한 값이 된다.
따라서, 맵핑 전류원의 출력전류는 터미널 전압이 증가함에 따라 갑자기 증가하는 전압 양자화 기능을 갖는 스텝 샤프 기능을 만들 수 있다.
여기서, 기준전류(Iref), 기준전압(Vref) 및 각 트랜지스터의 크기를 조절함으로써, 스텝 샤프를 임의로 만들 수가 있으므로, 전압 분포간의 간격, 맵핑 되는 전류(문턱전압)의 분포를 임의로 조절할 수 있다.
도 3a 내지 도 3c에 도시된 바와 같은 스텝 샤프 기능 특성을 가진 전압 맵핑 전류원을 거친 셀의 문턱 분포의 출력은 비교기(40)로 들어가 기준전압 분배기(60)의 기준전압과 비교되고, 그 출력은 다수의 상태 중 어떤 상태인가를 가리키게 되고, 디코딩 논리회로(50)는 그 상태를 디지털 값으로 내보낸다.
여기서, 기준전압은 셀 자체의 문턱 분포 특성에는 무관하게 전압 맵핑 전류원의 특성에 의해 결정되므로 쉽고, 정확하게 구현 할 수 있다.
상기 각각의 기준전압은 다음 식과 같이 결정되어진다.
Vref1 = (V0 + V1)/2
Vref2 = (V1 + V2)/2
Vref3 = (V2 + V3)/2
상태의 수가 n개일 경우 n-1개의 기준전압만 있으면 된다. 비교기(40)를 통해 출력된 값(X1,X2,X3)은 디코딩 논리회로(50)를 거쳐 디지털 값(MSB,LSB)으로 출력된다.
상기에서 설명한 전압 맵핑 전류원은 4 개의 상태를 가질 경우의 예이고, 상태가 더 많아지거나 적어지는 경우, 가지(branch)의 수를 증가 또는 감소시키면 된다.
셀의 드레인과 소오스 사이전압(Vds)을 고정하며 센싱하기 위해 셀과 전압 맵핑 전류원 사이에 전압 클램핑 회로를 넣을 수 있고, 이를 미러링(mirroring)하여 센싱함으로써 드레인과 소오스 사이전압(Vds)을 고정하면서, 미러링되어온 가지(branch)의 전압 스윙을 크게 하여 센싱의 신뢰도를 높일 수 있다. 비교기의 기준전압은 실제 셀이 가질 문턱전압 분포에 무관하게, 맵핑 전류원의 특성에 의해 결정되므로, 양자화 전압들의 중간 값을 이용하면 쉽고, 정밀하게 구현가능하며, 맵핑 전류원의 전압전원과 같은 전력 공급(power supply)을 전압 드라이빙하여 이용함으로써 맵핑 전류원과 기준전압이 같은 공정, 온도 변화 등에 영향을 받기에 센싱 오차를 최소화 할 수 있다. 물론, 각각의 전압원을 따로 사용할 수 있다.
전류 비교기를 사용할 경우는 상기 기준전압을 기준전류로 바꾸어 사용하면 된다.
최종적으로 비교기의 출력은 간단한 디코딩 논리회로(50)에 의해 각 상태를 디지털 값으로 나타낼 수 있다.
종래 기술의 메모리를 위한 저전압 센싱회로는 다수의 문턱전압 레벨을 가지는 복수개의 상태를 가지는 메모리 셀을 읽기/쓰기 하는 과정에서 프로그램 또는 삭제된 셀의 상태들을 판독하는 것으로, 센싱의 신뢰도는 문턱 전압의 분포와 그 간격에 민감하다. 즉, 상기 문턱전압 분포(ΔVth)가 넓어질수록 센싱의 신뢰도가 낮아질 수 있으며, 센싱이 되어도 속도가 떨어지는 등, 성능이 저하될 수 있다.
또한, 상태가 증가할수록 분포간의 간격은 더욱 좁아지고, 상대적으로 분포폭은 넓어지게 되는데, 이로 인해 센싱의 신뢰도는 떨어지게 되어, 한 셀에 저장할 수 있는 상태의 수는 자연히 제한 받게 된다.
센싱의 신뢰도는 문턱전압의 분포와 그 간격에 민감하다. 즉, 상기 문턱전압 분포(ΔVth)가 넓어질수록 센싱의 신뢰도가 낮아질 수 있으며, 센싱이 되는 속도가 떨어지는 등, 성능이 저하될 수 있다. 또한, 상태가 증가할수록 분포간의 간격은 더욱 좁아지고, 상태적으로 분포폭은 넓어지게 되는데, 이로 인해 센싱의 신뢰도는 떨어지게 되어, 한 셀에 저장할 수 있는 상태의 수는 자연히 제한 받게 된다.
주어진 문턱 전압의 분포와 간격을 그대로 쓰는 통상적인 회로의 경우는 제한된 전원전압하에서 문턱전압 레벨의 수가 증가할 경우 이를 센싱해 내지 못하며, 문턱 전압의 분포와 간격을 맵핑 회로에 의해 임의로 조절할 수 있는 종래 기술의 경우도 기준전압의 최소 값인 각 트랜지스터의 문턱전압에 의해 제한이 되므로 실질적으로 3.3V의 전원전압 하에서는 4 개이상의 문턱전압의 분포와 간격을 센싱해 내기 어려운 문제점이 발생한다.
종래 기술에서는 프로그램이나 삭제된 셀의 문턱전압 분포(ΔVth) 혹은 이에 대응하는 전류 레벨 분포에 일대일 대응하는 양자화 전압 또는 전류를 발생시켜, 주어진 분포폭과 분포폭간의 간격에 무관한 임의의 분포폭과 폭간 간격을 만들 수 있는 회로와 상기 회로와 간단하면서 정확하게 구현할 수 있는 기준 전압원을 이용한 메모리 시스템을 제시하고 있으나, 실제 맵핑된 전압의 간격이 상기 회로를 구성하는 트랜지스터의 소자특성상 문턱전압보다는 커야 하므로 셀의 문턱전압의 수가 많아질수록 상기 회로를 저전압 전원으로 동작시키기 힘들어지는 문제점이 발생한다.
따라서, 본 발명의 목적은 다수의 문턱전압 분포를 가지는 메모리 셀을 가지는 메모리에 있어서, 실제 셀이 가지는 상기 분포폭과 분포 폭과의 간격을 임의의 값으로 대응시키는 기존의 전압 대응 회로들을 이용하여, 셀의 문턱전압 분포 수와 구성소자의 문턱전압에 상관없이 저전압에서도 센싱동작을 하는데 있다.
도 1 은 통상적인 기술의 메모리 셀 센싱회로도
도 2 는 도 1 의 통상적인 기술의 메모리 셀 센싱회로를 개선한 회로도
도 3a 는 주어진 셀 문턱전압의 분포도
도 3b 는 도 3a에 있어서, 전압대응된 셀 문턱전압의 분포도
도 3c 는 도 3a 및 도 3b에 있어서, 전압대응회로의 특성곡선
도 4 는 종래 기술의 전압대응회로를 이용한 메모리 셀 센싱회로도
도 5 는 도4의 전압대응회로도
도 6 은 본 발명의 전압대응회로를 이용한 메모리 셀 센싱회로도
도 7a 는 도 6 에 있어서, 제 1 전압대응회로의 특성곡선
도 7b 는 도 6 에 있어서, 제 2 전압대응회로의 특성곡선
도 7c 는 도 6 에 있어서, 본 발명의 전압대응회로의 특성곡선
*** 도면의 주요부분에 대한 부호설명 ***
PM101,PM102 : 피모스 트랜지스터
100 : 전류미러 200 : 메모리 셀
300-1,300-2 : 전압대응회로 400 : 기준전압분배기
500 : 비교기 600 : 디코딩 논리회로
상기 목적을 달성하기 위한 본 발명의 메모리를 위한 저전압 센싱회로는 도 6 에 도시된 바와 같이, 전원전압(VDD)에 의해 구동되며, 메모리 셀(200)에 연결된 전류미러(100)와, 그 전류미러(100)의 다른 단자에 연결되어 다수의 문턱전압 분포를 가지는 다수의 메모리 셀(200)을 센싱하기 위해 2개의 전압대응회로(301,302)를 병렬로 연결하여 제 2 전압대응회로(302)에 기준전압(Vref)의 1/2 값의 전압을 공급하는 전압원을 연결하여 구성된 복합 전압대응회로(300)와, 상기 전류미러(100)와 전압 대응회로(300)의 공통연결된 노드에서 출력된 전압과 기준전압분배기(400)의 기준전압을 비교하는 비교기(500)와, 그 비교기(500)의 출력을 디코딩하여 디지털값으로 출력하는 디코딩 논리회로(600)를 포함하여 구성된다.
상기 복합 전압대응회로(300)는 종래의 전압대응회로 2 개(301,302)를 병렬로 연결하여 제 2 전압대응회로(302)에 접지전압(VSS) 대신 기준전압(Vref)의 1/2 값의 전압을 공급하는 전압원을 연결하여 구성된다.
이와 같이 구성된 본 발명의 센스 회로의 동작을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 특정 전압 대응 특성 곡선을 가지는 전압 대응 회로의 전압 분포간의 간격을 1/2로 줄이기 위해, 기준전압(Vref)의 1/2 값의 전압을 가지는 전압원을 사용하므로, 셀의 근본 특성을 바꾸지 않으면서, 더욱 작은 전압 분포와 적정 전압 분포간의 간격을 첫 번째 노드에서 만들어내며, 비교기(500)는 첫 번째 노드에서 나오는 대응된 셀전류와 기준전압(Vref)을 비교하여 출력한다.
도 7a 내지 도7c 에 도시된 바와 같이 상기 회로를 이용하여 셀의 근본 특성을 바꾸지 않으면서, 더욱 작은 전압 분포와 적정 전압 분포간의 간격을 첫 번째 노드에서 만들어내면, 비교기는 첫 번째 노드에서 나오는 대응된 셀 전류와 기준 전압을 비교하여 출력한다.
종래 기술의 대응 전압 분포간의 최소 간격의 1/2로 줄일 수 있으며, 전압원의 조절로 구성 소자의 특성에 무관하게 상기 간격을 최적화 할 수 있고, 이에따라 메모리셀의 근본특성을 바꾸지 않으면서도, 다수의 문턱전압을 가지는 메모리셀에서 뿐만아니라, 저전압하에서도 정확하게 센싱할 수 있는 효과가 있다.

Claims (1)

  1. 복수개의 메모리 상태를 저장하고, 이에 상응하는 다수의 문턱전압 분포를 가지는 복수개의 메모리 셀로 구성된 비휘발성 메모리와, 상기 선택된 메모리 셀의 비트 라인에 흐르는 전류를 전달하는 전류미러와, 상기 전류미러의 출력단에 연결되어, 미리 설정된 특성에 의거한 양자화에 의해 상기 메모리 셀에 대한 문턱전압의 분포특성과는 다른 분포특성의 문턱전압으로 변환하는 제 1 전압대응회로와, 상기 제 1 전압대응회로와 동일한 구조로 상기 전류미러의 출력단에 연결되어, 접지대신 변환되는 분포특성 간격의 1/2 전압을 인가하기 위한 전압원이 연결된 제 2 전압대응회로와, 상기 전류미러 및 제1, 제2 전압대응회로의 공통연결단자에서의 전압을 제 1 입력단으로 하고, 제 2 입력단에 각각의 문턱전압의 분포의 중간 값들이 입력되는 적어도 한 개 이상의 전압 비교기를 포함하여 구성된 것을 특징으로 하는 다수의 문턱전압을 가지는 메모리 셀을 센싱하는 회로.
KR1019980001140A 1998-01-16 1998-01-16 다수의문턱전압을가지는메모리셀을센싱하는회로 KR100280428B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980001140A KR100280428B1 (ko) 1998-01-16 1998-01-16 다수의문턱전압을가지는메모리셀을센싱하는회로
TW087111426A TW385447B (en) 1998-01-16 1998-07-14 Circuit for sensing memory having a plurality of threshold voltages
US09/124,915 US5943272A (en) 1998-01-16 1998-07-30 Circuit for sensing memory having a plurality of threshold voltages
DE19839108A DE19839108C2 (de) 1998-01-16 1998-08-27 Schaltung zum Abfühlen eines Speichers mit mehreren Schwellenspannungen
JP713599A JP3125189B2 (ja) 1998-01-16 1999-01-14 複数のしきい電圧を有するメモリのセンシング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001140A KR100280428B1 (ko) 1998-01-16 1998-01-16 다수의문턱전압을가지는메모리셀을센싱하는회로

Publications (2)

Publication Number Publication Date
KR19990065715A KR19990065715A (ko) 1999-08-05
KR100280428B1 true KR100280428B1 (ko) 2001-02-01

Family

ID=19531591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001140A KR100280428B1 (ko) 1998-01-16 1998-01-16 다수의문턱전압을가지는메모리셀을센싱하는회로

Country Status (5)

Country Link
US (1) US5943272A (ko)
JP (1) JP3125189B2 (ko)
KR (1) KR100280428B1 (ko)
DE (1) DE19839108C2 (ko)
TW (1) TW385447B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154067A (en) * 1998-08-05 2000-11-28 Adaptec, Inc. Methods of and apparatus for monitoring the termination status of a SCSI bus
TWI261261B (en) * 2005-07-29 2006-09-01 Winbond Electronics Corp Sensing circuit for multi-level flash memory
US7616029B1 (en) * 2007-10-09 2009-11-10 Lattice Semiconductor Corporation Hysteresis-based processing for applications such as signal bias monitors
TWI736425B (zh) * 2020-09-18 2021-08-11 瑞昱半導體股份有限公司 晶片封裝構件及其晶片功能執行方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630573B1 (fr) * 1988-04-26 1990-07-13 Sgs Thomson Microelectronics Memoire programmable electriquement avec plusieurs bits d'information par cellule
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
JP3385622B2 (ja) * 1992-01-30 2003-03-10 富士通株式会社 スタティックｒａｍ
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置

Also Published As

Publication number Publication date
JPH11260082A (ja) 1999-09-24
TW385447B (en) 2000-03-21
KR19990065715A (ko) 1999-08-05
JP3125189B2 (ja) 2001-01-15
DE19839108A1 (de) 1999-07-29
US5943272A (en) 1999-08-24
DE19839108C2 (de) 2003-02-06

Similar Documents

Publication Publication Date Title
JP3782628B2 (ja) 多重ビットメモリセルのデータセンシング装置
KR100681225B1 (ko) 정확한 내부기준전압을 발생하는 반도체 메모리 장치
KR100357444B1 (ko) 프로그램된기준
US6949971B2 (en) Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming
US5973959A (en) Circuit and method of reading cells of an analog memory array, in particular of the flash type
US7528644B2 (en) Temperature detecting circuit
US7656225B2 (en) Voltage generation circuit and semiconductor memory device including the same
US7236409B2 (en) Semiconductor memory device provided with constant-current circuit having current trimming function
KR100785185B1 (ko) 다치 데이터를 기억하는 불휘발성 반도체 기억 장치
US4604732A (en) Power supply dependent voltage reference circuit
US6873551B2 (en) Apparatus and method for a configurable mirror fast sense amplifier
KR100309299B1 (ko) 다중 임계값으로부터 하나의 임계값이 설정될 수 있는 반도체 메모리 장치
US7116597B1 (en) High precision reference devices and methods
KR100280428B1 (ko) 다수의문턱전압을가지는메모리셀을센싱하는회로
JP3558844B2 (ja) センスアンプ回路
KR100271642B1 (ko) 다수의 문턱전압을 가지는 메모리 셀을 센싱 하는 회로 및 방법
JP4763689B2 (ja) 半導体装置及び基準電圧生成方法
US6525966B1 (en) Method and apparatus for adjusting on-chip current reference for EEPROM sensing
US7515474B2 (en) Step voltage generator
KR100223849B1 (ko) 반도체 메모리장치
CN114077276B (zh) 电压调整器
US20230307067A1 (en) Reference voltage generating circuit and semiconductor memory device
KR100198628B1 (ko) 기준전압발생 조정회로
JP3964745B2 (ja) 不揮発性半導体記憶装置
KR100320794B1 (ko) 플래쉬메모리셀의읽기및소거확인전압발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee