JPH02113497A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は記憶装置に関し、特に、高周波信号の周波数
スペクトラムの中心値を忠実に記憶・再生することがで
きる記憶装置に関するものである。

〔従来の技術〕

第６図は例えば文献「ジャーナル　オブ　エレクトロニ
ック　デイフェンスＪ１ｉ３８５年、８月号、　４９頁
（“ＪＯＵＲＮＡＬ　ｏｆ　ＥＬＥＣＴＲＯＩＩＩＣＤ
ＥＦＥＮＳＥ″ＡＵＧＵＳＴ　’８５　ＰＰ、４５）に
示された従来の信号記憶再生装置の構成を簡略化したも
のである。

図において、１は入力信号をアナログ／デジタル変換す
るＡ／Ｄ変換器、２は上記Ａ／Ｄ変換器１の出力データ
を記憶するメモリであり、例えばＲＡＭによって構成さ
れる。３は上記メモリ２の出力データをデジタル／アナ
ログ変換するＤ／Ａ変換器、４は不要な周波数成分を除
くフィルタ、５は上記Ａ／Ｄ変換器１．メモリ２．Ｄ／
Ａ変換器３を抑制する信号やクロックパルスをつくる制
御回路である。

次に動作について説明する。第７図ａ）に示すパルス幅
１０９周波数ｒｅの入力信号の振幅値はＡ／Ｄ変換器１
によりクロックパルス毎に時系列のデジタルデータに変
換される。次いで上記デジタルデータはメモリ２に順次
書き込まれ、このときの記憶パルス幅をτとする。任意
の時間の後、再生する場合は、上記デジタルデータをメ
モリ２から順に読み出し、Ｄ／Ａ変換器３によりアナロ
グ値に再び変換後、フィルタ４を通して出力信号として
取り出す。

このとき、連続波として再生する場合や、再生パルス幅
Ｔを記憶パルス幅τよりも長くする場合は、第７図ｂ）
のように上記記憶データの読み出しを繰り返し実行して
出力信号を持続することが必要である。

〔発明が解決しようとする課題〕

従来の記憶装置は以上のように構成されているので、再
生時のパルス幅Ｔを記憶パルス幅τよりも長くした場合
、周期τで出力信号を繰り返すことになるため、記憶パ
ルス幅τが入力信号の周波数ｆｃの逆数１／ｆｃの整数
倍となる第１の条件であれば、前記繰り返し信号間の位
相差が０″となり第７図ｄ）に示すように元の入力信号
のスペクトルの中心値が忠実に再生できる。ところが前
記位相差が１８０°となるような第２の条件の場合では
、スペクトルは同図ｅ）に示すように、元の入力信号の
周波数成分は小さくなり、スペクトルのピーク値の周波
数軸上の位置は前記入力信号の周波数から最も離れ、そ
の差は約１／２τとなる。

また、入力信号の周波数ｆｃは未知のものであるため、
記憶パルス幅τを仮にあらかじめ設定した既知の値とし
た場合でも、上記位相差はＯ″から１８０″の間の任意
の値をとることとなり、前述のようにスペクトルのピー
ク値を忠実に再生できる周波数は１／τ毎にしか生じな
いなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たのもので、入力信号のスペクトルを忠実に記憶して再
生することができる記憶装置を提供することを目的とす
る。

〔課題を解決するための手段〕

この発明に係る記憶装置は、入力信号の振幅情報を時系
列データとしてメモリに記憶し、任意の時間後にメモリ
から繰り返して連続波として再生する場合に、前記繰り
返し周期毎又は繰り返し周期の整数倍毎に出力信号の位
相を制御する位相制御手段を設けたものである。

〔作用〕

この発明における位相制御手段は、再生時の繰り返し周
期毎又は繰り返し周期の整数倍毎に出力信号の位相を変
化させ、連続した繰り返し信号間の位相差を変化させる
ことによってその位相差をなりシ、入力信号のスペクト
ルを忠実に再生する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図はこの発明の第１の実施例による記憶装置を示す
ブロック図であり、図において１〜４は従来例の第６図
と同じものである。６は位相可変回路であり、この場合
はデジタルデータの１１０を反転することにより０°／
１８０＠の位相の変化を生じさせるために排他的論理和
を用いている。

１５は上記Ａ／Ｄ変換器１．メモリ２．Ｄ／Ａ変換変換
４伎１ ロックパルスつくる制御回路である。

次に動作について説明する。

第１図において、制御信号アが０のときは、位相可変回
路６は非反転ゲートであり、このとき、メモリ２から読
み出したデータのＤ／Ａ変換器３の出力波形が第２図ａ
）のようになったとすると、制御信号アを１とした場合
は、位相可変回路６は反転ゲートとなり、このときのメ
モリ２からの前記データのＤ／Ａ変換器３の出力波形は
同図ｂ）のようになり、同図ａ）の信号と比較すると位
相が約１８０’変化したものとなっている。これは３ビ
ツトのデータを考えると、１１１又は１００のデータが
０００又は０１１に変換されているためである。

したがって、第７図ｂ）で示すような繰り返し接続点の
位相差が１８０’の場合でも、第２図Ｃ）のようにある
読み出し期間τの間は制御信号アがＯ状態であれば次の
読み出し期間τの間は制御信号アを１状態にすることで
、位相可変回路６の機能は非反転と反転を周期τで交互
に繰り返すため、同図ｄ）に示すようにＤ／Ａ変換器３
の出力では、波形が連続し、その位相差を小さくするこ
とができる。

よって、前述のように位相可変回路６の位相を繰り返し
周期τ毎に変化させる第１の制御方式と、再生期間中は
位相を変化させない第２の制御方式を第３図ａ）に示す
ように再生パルス毎に交互に実行することによって、前
記記憶パルス幅τが入力信号の周波数ｆＣの逆数１／ｆ
ｃの整数倍となる第１の条件の場合は、上記第２の制御
方式でスペクトルを忠実に再生でき、前記繰り返し信号
間の位相差が１８０”　となるような第２の条件の場合
は上記第１の制御方式でスペクトルを忠実に再生するこ
とができる。したがってこの場合の再生出力信号のスペ
クトルは積分効果により第７図ｄ）とｅ）を合わせた形
となり第２図８）に示すようになり、スペクトルをより
忠実に再生することができる。

なお、上記第１の実施例では、Ｄ／Ａ変換器３の前に位
相可変回路６を設けたものを示したが、第４図の本発明
の第２の実施例に示すようにＤ／Ａ変換器３の後に移相
器７を設けて同様の制御をしてもよい。

また、上記第１．第２の実施例では、Ａ／Ｄ変換器１．
メモリ２．Ｄ／Ａ変換器３を用いてデジタルデータを扱
った場合を示したが、これらの代わりに第５図の本発明
の第３の実施例に示すようにアナログ値を記憶できるＣ
ＣＤ８のようなものを用いてもよい。

なお、これらの上記実施例では、位相可変回路６の制御
を周期τとしたものを示したが、これはτの整数倍毎に
行なうようにしてもよく、上記と同様の効果を奏する。

〔発明の効果〕

以上のようにこの発明によれば、位相制御手段を設け、
繰り返し再生時の位相を繰り返し周期毎または繰り返し
周期の整数倍毎に変化させて、繰り返し再生波間の位相
差を小さくするようにしたので、入力信号のスペクトル
を忠実に記憶・再生できる効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による記憶装置を示す
機能ブロック図、第２図ａ）〜ｅ）は第１図の各部の波
形を示す図、第３図ａ）、　　ｂ）は第１図の動作を説
明する図、第４図、第５図はこの発明の第２．第３の実
施例を示す機能ブロック図、第６図は従来の記憶装置を
示す機能ブロック図、第７図は第６図の各部の波形を示
す図である。 １・・・Ａ／Ｄ変換器、２・・・メモリ、３・・・Ｄ／
Ａ変換器、４，９・・・フィルタ、１５・・・制御回路
、６・・・位相可変回路、７・・・移相器、８・・・Ｃ
ＣＤ。 なお図中同一符号は同−又は相当部分を示す。 第１図

Claims (1)

【特許請求の範囲】
1. （１）高周波信号の振幅情報を時系列データとしてメモ
   リに記憶し、任意の時間後に再生のため前記時系列デー
   タをメモリから読み出す記憶装置において、 前記時系列データを繰り返しメモリから読み出し連続波
   として再生する場合の繰り返し周期又は該周期の整数倍
   毎に出力信号の位相を制御する位相制御手段を設けたこ
   とを特徴とする記憶装置。