JPH01208864A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH01208864A JPH01208864A JP63033686A JP3368688A JPH01208864A JP H01208864 A JPH01208864 A JP H01208864A JP 63033686 A JP63033686 A JP 63033686A JP 3368688 A JP3368688 A JP 3368688A JP H01208864 A JPH01208864 A JP H01208864A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- impurity diffusion
- impurity
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims abstract description 128
- 238000009792 diffusion process Methods 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000605 extraction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 28
- 229920005591 polysilicon Polymers 0.000 abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は第1導電型の半導体基体に第2導電型の半導体
領域が形成され、その半導体領域内に第1導電早の半導
体領域が形成されるバイポーラトランジスタ及びその製
造方法に関し、特に選択的に基体上に形成したベース取
り出し電極からの不純物拡散によって、第1の不純物拡
散領域を形成するようなバイポーラトランジスタ及びそ
の製造方法に関する。
領域が形成され、その半導体領域内に第1導電早の半導
体領域が形成されるバイポーラトランジスタ及びその製
造方法に関し、特に選択的に基体上に形成したベース取
り出し電極からの不純物拡散によって、第1の不純物拡
散領域を形成するようなバイポーラトランジスタ及びそ
の製造方法に関する。
本発明はバイポーラトランジスタ及びその製造方法にお
いて、ベース領域を取り出し電極からの拡散による第1
の不純物拡散領域、活性領域を形成する第2の不純物拡
散領域、これらを接続する第3の不純物拡散領域により
構成し、さらに第3の不純物拡散領域の接合近傍に拡散
抑制領域を形成することにより、接合深さを浅くするこ
と等の素子の高性能化を実現し、或いは容易に製造する
こと等を実現するものである。
いて、ベース領域を取り出し電極からの拡散による第1
の不純物拡散領域、活性領域を形成する第2の不純物拡
散領域、これらを接続する第3の不純物拡散領域により
構成し、さらに第3の不純物拡散領域の接合近傍に拡散
抑制領域を形成することにより、接合深さを浅くするこ
と等の素子の高性能化を実現し、或いは容易に製造する
こと等を実現するものである。
〔従来の技術]
高速、高性能のバイポーラトランジスタを得るためには
、ベース幅W、を狭くする必要が有り、また、ベース抵
抗R1・を小さくすることが重要となる。
、ベース幅W、を狭くする必要が有り、また、ベース抵
抗R1・を小さくすることが重要となる。
このような高性能化を実現するための製造方法として、
本出願人は、活性領域を形成する真性ベース領域と、ベ
ース取り出し電極からの不純物拡散により形成されるグ
ラフトベース領域の間に、接続用の不純物拡散M域を形
成する技術を従業しており、このような技術は、例えば
、特願昭62−184898号、特願昭62−1880
25号、特願昭62−188026号の各明細書及び図
面にその記載がある。
本出願人は、活性領域を形成する真性ベース領域と、ベ
ース取り出し電極からの不純物拡散により形成されるグ
ラフトベース領域の間に、接続用の不純物拡散M域を形
成する技術を従業しており、このような技術は、例えば
、特願昭62−184898号、特願昭62−1880
25号、特願昭62−188026号の各明細書及び図
面にその記載がある。
ところが、真性ベース領域とグラフトベース領域の間を
接続用の不純物拡散領域で接続する技術においては、接
続用の不純物拡散領域をイオン注入で形成する場合に、
ダメージが生ずる。そのイオン注入のダメージによって
、活性領域に増速拡散が生じ、或いはチャネリングテー
ルによる悪影響も住する。例えば、その後の熱処理によ
っては、ベースの接合深さが深くなってしまうと行った
問題も生ずることになる。
接続用の不純物拡散領域で接続する技術においては、接
続用の不純物拡散領域をイオン注入で形成する場合に、
ダメージが生ずる。そのイオン注入のダメージによって
、活性領域に増速拡散が生じ、或いはチャネリングテー
ルによる悪影響も住する。例えば、その後の熱処理によ
っては、ベースの接合深さが深くなってしまうと行った
問題も生ずることになる。
また、上記特願昭62−184898号明細書及び図面
に記載したように、ベース取り出し電極の側部にサイド
ウオールを設け、そのサイドウオールを利用して基体部
分を除去し、微細なベース、エミッタ領域を形成する製
法も存在するが、その場合にはエミッタ、ベースのサイ
ドインジェクシラン効果が問題となり、高速動作が妨げ
られることになる。
に記載したように、ベース取り出し電極の側部にサイド
ウオールを設け、そのサイドウオールを利用して基体部
分を除去し、微細なベース、エミッタ領域を形成する製
法も存在するが、その場合にはエミッタ、ベースのサイ
ドインジェクシラン効果が問題となり、高速動作が妨げ
られることになる。
そこで、本発明は、上述の技術的な課題に鑑み、接続用
の第3の不純物拡散領域を形成しながら、その接合深さ
を浅くして素子の高性能化等を実現するバイポーラトラ
ンジスタ及びその製造方法の提供を目的とする。
の第3の不純物拡散領域を形成しながら、その接合深さ
を浅くして素子の高性能化等を実現するバイポーラトラ
ンジスタ及びその製造方法の提供を目的とする。
上述の目的を達成するために、まず、本発明のバイポー
ラトランジスタは、第1導電型の半導体基体に第2導電
型の半導体領域が形成され、その半導体領域内に第1導
電型の半導体領域が形成されるバイポーラトランジスタ
において、上記第2の半導体領域は、ベース取り出し電
極からの不純物拡散により形成される第1の不純物拡散
領域と、活性領域を形成する第2の不純物拡散領域と、
それら第1及び第2の不純物拡散領域の間を接続するた
めの第3の不純物拡散領域からなり、上記第3の不純物
拡散領域と上記第1導電型の半導体基体の接合近傍には
、第1導電型の不純物を導入した拡散抑制領域が設けら
れることを特徴としている。
ラトランジスタは、第1導電型の半導体基体に第2導電
型の半導体領域が形成され、その半導体領域内に第1導
電型の半導体領域が形成されるバイポーラトランジスタ
において、上記第2の半導体領域は、ベース取り出し電
極からの不純物拡散により形成される第1の不純物拡散
領域と、活性領域を形成する第2の不純物拡散領域と、
それら第1及び第2の不純物拡散領域の間を接続するた
めの第3の不純物拡散領域からなり、上記第3の不純物
拡散領域と上記第1導電型の半導体基体の接合近傍には
、第1導電型の不純物を導入した拡散抑制領域が設けら
れることを特徴としている。
また、本発明のバイポーラトランジスタの製造方法は、
第1導電型の半導体基体上に選択的にベース取り出し電
極が形成され、そのベース取り出し電極からの不純物拡
散から第2導電型の半導体領域の第1の不純物拡散領域
を形成するバイポーラトランジスタの製造方法において
、第2導電型の不純物の導入を行って上記第1の不純物
拡散領□ 域に接する第3の不純物拡散領域を形成する
と共にその第3の不純物拡散領域の近傍に第1導電型の
不純物の導入を行って拡散抑制領域を形成する工程と、
上記第3の不純物拡散領域に接する第2の不純物拡散領
域を形成する工程と、上記第2の不純物拡散領域内に第
1導電型の半導体領域を形成する工程とを有することを
特徴としている。
第1導電型の半導体基体上に選択的にベース取り出し電
極が形成され、そのベース取り出し電極からの不純物拡
散から第2導電型の半導体領域の第1の不純物拡散領域
を形成するバイポーラトランジスタの製造方法において
、第2導電型の不純物の導入を行って上記第1の不純物
拡散領□ 域に接する第3の不純物拡散領域を形成する
と共にその第3の不純物拡散領域の近傍に第1導電型の
不純物の導入を行って拡散抑制領域を形成する工程と、
上記第3の不純物拡散領域に接する第2の不純物拡散領
域を形成する工程と、上記第2の不純物拡散領域内に第
1導電型の半導体領域を形成する工程とを有することを
特徴としている。
本発明のバイポーラトランジスタ及びその製造方法では
、接続用の第3の不純物拡散領域に隣接して反対導電型
の拡散抑制領域を形成する。このような拡散抑制領域を
形成することよって、例えば特開昭60−251664
号公報に示されるように、ベース幅W、を狭くすること
ができ、接合深さを浅くすることができる。
、接続用の第3の不純物拡散領域に隣接して反対導電型
の拡散抑制領域を形成する。このような拡散抑制領域を
形成することよって、例えば特開昭60−251664
号公報に示されるように、ベース幅W、を狭くすること
ができ、接合深さを浅くすることができる。
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本実施例のバイポーラトランジスタは、NPN型の例で
あり、第1の不純物拡散領域であるグラフトベース領域
と、第2の不純物拡散領域である真性ベース領域と、こ
れらの接続を図る・ための第3の不純物拡散領域である
接続用不純物拡散領域を有し、さらにその接続用不純物
拡散領域の下部に拡散抑制領域を形成して、ベース幅W
、の拡がり等を抑制するものである。
あり、第1の不純物拡散領域であるグラフトベース領域
と、第2の不純物拡散領域である真性ベース領域と、こ
れらの接続を図る・ための第3の不純物拡散領域である
接続用不純物拡散領域を有し、さらにその接続用不純物
拡散領域の下部に拡散抑制領域を形成して、ベース幅W
、の拡がり等を抑制するものである。
まず、その全体的な構成は、第1図に示すような構成と
される。すなわち、P型のシリコン基板1上にN゛型の
埋め込み層2、チャンネルストッパー領域3が形成され
、その上部には半導体基体としてのN型のエピタキシャ
ル層4が積層される。
される。すなわち、P型のシリコン基板1上にN゛型の
埋め込み層2、チャンネルストッパー領域3が形成され
、その上部には半導体基体としてのN型のエピタキシャ
ル層4が積層される。
このN型のエピタキシャル層4には、素子分離等のため
のフィールド酸化膜5が形成される。そのフィールド酸
化11!5に囲まれたエピタキシャル層4の上部の一部
には、層間絶縁F!7に被覆されたポリシリコンN6が
臨む、このポリシリコン層6は不純物が含有されており
、ベース取り出し電極として用いられる。また、そのポ
リシリコン層6は、上記エピタキシャル層4内に形成さ
れるグラフトベース領域11の不純物の拡散源として機
能する。そのポリシリコン層6のエピタキシャル層4上
の一部は開口され、その開口された側壁には、CVD酸
化膜をエッチバックして形成されたサイドウオール部8
が存在する。そして、そのサイドウオール部8及びエピ
タキシャル層4の上面に亘って薄いポリシリコン層9が
被着され、その上部にはエミッタ電極20Eが形成され
ている。
のフィールド酸化膜5が形成される。そのフィールド酸
化11!5に囲まれたエピタキシャル層4の上部の一部
には、層間絶縁F!7に被覆されたポリシリコンN6が
臨む、このポリシリコン層6は不純物が含有されており
、ベース取り出し電極として用いられる。また、そのポ
リシリコン層6は、上記エピタキシャル層4内に形成さ
れるグラフトベース領域11の不純物の拡散源として機
能する。そのポリシリコン層6のエピタキシャル層4上
の一部は開口され、その開口された側壁には、CVD酸
化膜をエッチバックして形成されたサイドウオール部8
が存在する。そして、そのサイドウオール部8及びエピ
タキシャル層4の上面に亘って薄いポリシリコン層9が
被着され、その上部にはエミッタ電極20Eが形成され
ている。
ここで、その開口された部分のエピタキシャル層4につ
いて第2図を参照しながら説明すると、上記ポリシリコ
ン層6のエピタキシャル層4に接した面からの拡散によ
って、P゛型の第1の不純物拡散領域であるグラフトベ
ース領域11が形成されている。そして、このグラフト
ベース領域11は、P型の第3の不純物拡散領域である
接続用不純物拡散領域13を介し、P型の第2の不純物
拡散領域である真性ベース領域12と接続する。
いて第2図を参照しながら説明すると、上記ポリシリコ
ン層6のエピタキシャル層4に接した面からの拡散によ
って、P゛型の第1の不純物拡散領域であるグラフトベ
ース領域11が形成されている。そして、このグラフト
ベース領域11は、P型の第3の不純物拡散領域である
接続用不純物拡散領域13を介し、P型の第2の不純物
拡散領域である真性ベース領域12と接続する。
接続用不純物領域13は、上記ポリシリコン層6の端部
近傍からエピタキシャルN4の主面に沿って形成されて
おり、上記サイドウオール部8の下部でグラフトベース
領域11と重複し接続する。
近傍からエピタキシャルN4の主面に沿って形成されて
おり、上記サイドウオール部8の下部でグラフトベース
領域11と重複し接続する。
真性ベース領域12は、上記サイドウオール部8及び主
面上に延在された薄いポリシリコンN9からの不純物拡
散によって形成されており、活性領域において上記接続
用不純物拡散領域13と重複して接続している。その真
性ベース領域12の上部であって、且つ上記ポリシリコ
ン層9の下部のエピタキシャル層4には、N・型の半導
体領域であるエミッタ領域14が形成されている。この
エミッタ領域14は例えば上記ポリシリコン層9からの
不純物拡散により形成される。そして、上記接続用不純
物拡散領域I3の下部には、その接続用不純物拡散領域
13の接合深さが深くなるのを抑制するための拡散抑制
領域15が設けられている。すなわち、接続用不純物拡
散領域13とN型のエピタキシャル層4との接合近傍に
、N型の不純物を導入して形成された拡散抑制領域15
が存在するために、P型の不純物拡散領域である接続用
不純物拡散領域13の接合深さは浅く維持されることに
なる。
面上に延在された薄いポリシリコンN9からの不純物拡
散によって形成されており、活性領域において上記接続
用不純物拡散領域13と重複して接続している。その真
性ベース領域12の上部であって、且つ上記ポリシリコ
ン層9の下部のエピタキシャル層4には、N・型の半導
体領域であるエミッタ領域14が形成されている。この
エミッタ領域14は例えば上記ポリシリコン層9からの
不純物拡散により形成される。そして、上記接続用不純
物拡散領域I3の下部には、その接続用不純物拡散領域
13の接合深さが深くなるのを抑制するための拡散抑制
領域15が設けられている。すなわち、接続用不純物拡
散領域13とN型のエピタキシャル層4との接合近傍に
、N型の不純物を導入して形成された拡散抑制領域15
が存在するために、P型の不純物拡散領域である接続用
不純物拡散領域13の接合深さは浅く維持されることに
なる。
第3図、第4図、第5図は、それぞれ第2図中の■−■
線、 IV−IV線、V−V線の各断面の不純物濃度分
布を示し、縦軸は対数で示した不純物濃度、横軸は深さ
である。
線、 IV−IV線、V−V線の各断面の不純物濃度分
布を示し、縦軸は対数で示した不純物濃度、横軸は深さ
である。
まず、第3図は■−■線に対応しており、エピタキシャ
ル層4の表面から上部では、その不純物濃度分布は、ポ
リシリコン層6の不純物濃度N1であり、グラフトベー
ス領域11はそのポリシリコン1i6からの不純物拡散
により形成されるために、表面近傍で同等の不純物濃度
N、とされ、接合J1に近づくに従って徐々にその不純
物濃度N、は低くなる。そして、接合J、からはN型の
エピタキシャル層4の不純物濃度N、を有する。
ル層4の表面から上部では、その不純物濃度分布は、ポ
リシリコン層6の不純物濃度N1であり、グラフトベー
ス領域11はそのポリシリコン1i6からの不純物拡散
により形成されるために、表面近傍で同等の不純物濃度
N、とされ、接合J1に近づくに従って徐々にその不純
物濃度N、は低くなる。そして、接合J、からはN型の
エピタキシャル層4の不純物濃度N、を有する。
次に、第4図はIV−IV線に対応しており、エピタキ
シャル層4の表面から、接続用不純物拡散領域13が存
在し、その不純物濃度N4は接合J。
シャル層4の表面から、接続用不純物拡散領域13が存
在し、その不純物濃度N4は接合J。
に向かって徐々に小さくなる。その下部の領域は、エピ
タキシャル層4であり、N型の不純物濃度N、が分布す
ることになるが、上記接合J!近傍には、拡散抑制領域
15を設けるために不純物濃度N、の如き不純物の導入
がなされている。このため、接合J2の深さを熱処理等
により深めずに済むことになる。
タキシャル層4であり、N型の不純物濃度N、が分布す
ることになるが、上記接合J!近傍には、拡散抑制領域
15を設けるために不純物濃度N、の如き不純物の導入
がなされている。このため、接合J2の深さを熱処理等
により深めずに済むことになる。
最後に、第5図はV−V線に対応しており、エピタキシ
ャル層4の表面から上部では、その不純物濃度分布は、
薄く形成されたポリシリコン層9の不純物濃度N、であ
り、表面直下のエミッタ領域14も同様の不純物濃度N
、を有して接合J。
ャル層4の表面から上部では、その不純物濃度分布は、
薄く形成されたポリシリコン層9の不純物濃度N、であ
り、表面直下のエミッタ領域14も同様の不純物濃度N
、を有して接合J。
に向かってその濃度が徐々に低下する。接合J。
から接合J4までは、真性ベース領域12の不純物濃度
N、が分布する。そして、真性ベース領域12の接合J
4の下部からはエピタキシャル層4の不純物濃度N+Z
が分布する。そして、この■−V線断面においては、図
中点線で示すように、接続用不純物拡散領域13の不純
物濃度N1゜(第4図の不純物濃度N4に対応する。)
が分布し、更に拡散抑制領域15を得るための不純物濃
度N11(第4図の不純物濃度N、に対応する。)が分
布する。このため、真性ベース領域12との接続が上記
接続用不純物拡散領域13を介して確実に行われる。そ
して、上記不純物濃度N11の機能によって、接合J4
が深くなるような弊害を防止して、当該バイポーラトラ
ンジスタの高性能化を図ることができる。
N、が分布する。そして、真性ベース領域12の接合J
4の下部からはエピタキシャル層4の不純物濃度N+Z
が分布する。そして、この■−V線断面においては、図
中点線で示すように、接続用不純物拡散領域13の不純
物濃度N1゜(第4図の不純物濃度N4に対応する。)
が分布し、更に拡散抑制領域15を得るための不純物濃
度N11(第4図の不純物濃度N、に対応する。)が分
布する。このため、真性ベース領域12との接続が上記
接続用不純物拡散領域13を介して確実に行われる。そ
して、上記不純物濃度N11の機能によって、接合J4
が深くなるような弊害を防止して、当該バイポーラトラ
ンジスタの高性能化を図ることができる。
概ね上述の如き構成を有する本実施例のバイポーラトラ
ンジスタは、拡散抑制領域15の機能によって、接合深
さが深くなるのが抑制される。このため、ベース幅W1
が拡がるのが防止され、素子を高速化させることが可能
となる。また、このように接合深さを浅く維持すること
ができるため、エピタキシャルN4の表面を削って、エ
ミッタ領域やベース領域を設ける必要はない。従って、
サイドインジェクション効果を抑えることが可能である
。
ンジスタは、拡散抑制領域15の機能によって、接合深
さが深くなるのが抑制される。このため、ベース幅W1
が拡がるのが防止され、素子を高速化させることが可能
となる。また、このように接合深さを浅く維持すること
ができるため、エピタキシャルN4の表面を削って、エ
ミッタ領域やベース領域を設ける必要はない。従って、
サイドインジェクション効果を抑えることが可能である
。
さらに、本実施例のバイポーラトランジスタでは、拡散
抑制領域15の形成のために導入された不純物濃度N%
、N、1をN型のエピタキシャル層4の不純物濃度より
高くすることによって、カーク効果を抑えることができ
る。また、それら不純物濃度Ns、N、の濃度の制御に
よって、低消費型のバイポーラトランジスタと高速のバ
イポーラトランジスタの作り分けも可能である。
抑制領域15の形成のために導入された不純物濃度N%
、N、1をN型のエピタキシャル層4の不純物濃度より
高くすることによって、カーク効果を抑えることができ
る。また、それら不純物濃度Ns、N、の濃度の制御に
よって、低消費型のバイポーラトランジスタと高速のバ
イポーラトランジスタの作り分けも可能である。
なお、第1図中、埋め込み層2は、コレクタ取り出し領
域21を介してコレクク電極20Gに接続する。また、
ベース取り出し電極であるポリシリコン層6は、上記層
間絶縁膜7の一部を介して設けられたベース電極20B
と接続する。
域21を介してコレクク電極20Gに接続する。また、
ベース取り出し電極であるポリシリコン層6は、上記層
間絶縁膜7の一部を介して設けられたベース電極20B
と接続する。
また、上述の実施例は、NPN型であるが、PNP型で
あっても良い。
あっても良い。
第2の実施例
第2の実施例は、上述のバイポーラトランジスタの製造
方法にかかるものである。以下、その製造工程に従って
、第6図a〜第6図dを参照しながら説明する。
方法にかかるものである。以下、その製造工程に従って
、第6図a〜第6図dを参照しながら説明する。
(a) まず、第6図aに示すように、N型の埋め込
み層32.チャンネルストッパー領域33がそれぞれ形
成されたP型のシリコン基板31上にエピタキシャル層
34が積層され、そのエビクキシャル層34には素子骨
IMf、M域等として機能するフィールド酸化膜35が
形成されている。このフィールド酸化膜35に囲まれた
エピタキシャルM34の上部には、該エピタキシャル7
W34の主面に臨み選択的に形成されて一部が開口され
且つ眉間絶縁膜37に被覆されてなるポリシリコンJi
i36が形成されており、その開口部38にはバッファ
膜として用いられる薄い酸化膜39が形成される。
み層32.チャンネルストッパー領域33がそれぞれ形
成されたP型のシリコン基板31上にエピタキシャル層
34が積層され、そのエビクキシャル層34には素子骨
IMf、M域等として機能するフィールド酸化膜35が
形成されている。このフィールド酸化膜35に囲まれた
エピタキシャルM34の上部には、該エピタキシャル7
W34の主面に臨み選択的に形成されて一部が開口され
且つ眉間絶縁膜37に被覆されてなるポリシリコンJi
i36が形成されており、その開口部38にはバッファ
膜として用いられる薄い酸化膜39が形成される。
そして、このような酸化膜39を形成した後、接続用不
純物拡散領域を形成するためのイオン注入を行う。この
イオン注入に用いるドーパントは、例えばB’、BFz
”であり、ベース領域を深くしないために、エピタキシ
ャルJi34の主面近傍の領域40に打ち込まれる。な
お、上記ポリシリコンI’ff136が存在する領域の
下部には、該ポリシリコン層36等がマスクとして機能
するために不純物が導入されない。
純物拡散領域を形成するためのイオン注入を行う。この
イオン注入に用いるドーパントは、例えばB’、BFz
”であり、ベース領域を深くしないために、エピタキシ
ャルJi34の主面近傍の領域40に打ち込まれる。な
お、上記ポリシリコンI’ff136が存在する領域の
下部には、該ポリシリコン層36等がマスクとして機能
するために不純物が導入されない。
次に、同じ開口部38より、上記酸化膜39を介して拡
散抑制領域を形成するためのイオン注入を行う。このイ
オン注入は、P9等の不純物を用いて行われ、接続用不
純物拡散領域を形成するためのイオン注入よりも深い領
域41に不純物が打ち込まれるように行われる。この不
純物のイオン注入の濃度を積極的に高くすることで、カ
ーク効果を抑えることも可能である。また、イオン注入
される不純物濃度の制御によって、低消費電力型と高速
型の2タイプのバイポーラトランジスタを作り分けるこ
とも可能となる。
散抑制領域を形成するためのイオン注入を行う。このイ
オン注入は、P9等の不純物を用いて行われ、接続用不
純物拡散領域を形成するためのイオン注入よりも深い領
域41に不純物が打ち込まれるように行われる。この不
純物のイオン注入の濃度を積極的に高くすることで、カ
ーク効果を抑えることも可能である。また、イオン注入
される不純物濃度の制御によって、低消費電力型と高速
型の2タイプのバイポーラトランジスタを作り分けるこ
とも可能となる。
(b) 次に、全面に例えばCVD法により厚い酸化
膜43が形成される。その底部に薄い酸化膜39を有し
た開口部38も上記厚い酸化膜43に被覆される。
膜43が形成される。その底部に薄い酸化膜39を有し
た開口部38も上記厚い酸化膜43に被覆される。
そして、第6図すに示すように、熱処理を行って、上記
ベース取り出し電極となるポリシリコン層36から不純
物の拡散を行い、グラフトベース領域51を形成する。
ベース取り出し電極となるポリシリコン層36から不純
物の拡散を行い、グラフトベース領域51を形成する。
また、上記fil域40に打ち込まれた不純物は、熱処
理されて接続用不純物拡散領域53を上記開口部38の
底面のエピタキシャル層34の主面近傍に形成する。さ
らに、上記領域41に打ち込まれた不純物は、熱処理さ
れて拡散抑制jiM55を上記接続用不純物拡散6JV
域53の接合部近傍に形成する。
理されて接続用不純物拡散領域53を上記開口部38の
底面のエピタキシャル層34の主面近傍に形成する。さ
らに、上記領域41に打ち込まれた不純物は、熱処理さ
れて拡散抑制jiM55を上記接続用不純物拡散6JV
域53の接合部近傍に形成する。
(C) 上述のように、アニールキャップとしても機
能した厚い酸化膜43を今度は、エッチバックして、上
記開口部38の側壁にサイドウオール部44として残存
させる。このとき同時に開口部38内の酸化膜39も除
去される。
能した厚い酸化膜43を今度は、エッチバックして、上
記開口部38の側壁にサイドウオール部44として残存
させる。このとき同時に開口部38内の酸化膜39も除
去される。
そして、全面に薄いポリシリコン層45が形成される。
このポリシリコンJW45は、上記層間絶縁膜37の上
面からサイドウオール部44上に延在され、さらにサイ
ドウオール部44上から上記接続用不純物拡散領域53
の形成された主面上にも延在される。
面からサイドウオール部44上に延在され、さらにサイ
ドウオール部44上から上記接続用不純物拡散領域53
の形成された主面上にも延在される。
次に、第6図Cに示すように、全面にイオン注入が行わ
れる。このイオン注入によって上記薄いポリシリコン層
45に不純物が導入される。導入される不純物は、例え
ばB”、BF、・であり、この不純物が、真性ベース領
域52を、エピタキシャル層34の主面で上記接続用不
純物拡散領域53に接して形成することになる。なお、
サイドウオール部44は、そのイオン注入及び不純物拡
散のマスクとして機能し得る。
れる。このイオン注入によって上記薄いポリシリコン層
45に不純物が導入される。導入される不純物は、例え
ばB”、BF、・であり、この不純物が、真性ベース領
域52を、エピタキシャル層34の主面で上記接続用不
純物拡散領域53に接して形成することになる。なお、
サイドウオール部44は、そのイオン注入及び不純物拡
散のマスクとして機能し得る。
そして、真性ヘース領域52を形成するためのアニール
を行う。ここで、真性ベース領域52は、上記ポリシリ
コン層45からの不純物拡散によって形成されるもので
あり、チャネリングテール等のイオン注入による悪影響
はない。そして、真性ベース領域52が形成される領域
は、上記接続用不純物拡散領域53と重複しており、該
接続用不純物拡散領域53の下部には拡散抑制領域55
が形成されていることから、その真性ベース領域52の
ベース幅W、の拡がりも抑えられることになる。
を行う。ここで、真性ベース領域52は、上記ポリシリ
コン層45からの不純物拡散によって形成されるもので
あり、チャネリングテール等のイオン注入による悪影響
はない。そして、真性ベース領域52が形成される領域
は、上記接続用不純物拡散領域53と重複しており、該
接続用不純物拡散領域53の下部には拡散抑制領域55
が形成されていることから、その真性ベース領域52の
ベース幅W、の拡がりも抑えられることになる。
(d) 次に、再び上記ポリシリコン層45にイオン
注入を行う。このイオン注入の不純物は、例えば、As
’を用いることができ、その不純物によりエミッタ領域
54を形成する。形成は、熱処理によって上記ポリシリ
コン層45からの拡散によって行われ、第6図dに示す
ようなバイポーラトランジスタが得られることになる。
注入を行う。このイオン注入の不純物は、例えば、As
’を用いることができ、その不純物によりエミッタ領域
54を形成する。形成は、熱処理によって上記ポリシリ
コン層45からの拡散によって行われ、第6図dに示す
ようなバイポーラトランジスタが得られることになる。
以上のような工程によって、上述の如き拡散抑制領域5
5を有したバイポーラトランジスタを得ることができる
。そのバイポーラトランジスタは、接続用不純物拡散領
域53によって、低ベース抵抗Rbb・を実現し、同時
にエミッターベース接合の耐圧劣化、Vatマツチング
特性の劣化、ftの低下等の悪影響を防止する。また、
上記拡散抑制領域55の機能によって、ベース幅W、が
拡大するのが防止され、その不純物濃度の制御によって
は、カーク効果を抑制したり、或いは低消費電力若しく
は高速の素子を形成することができる。
5を有したバイポーラトランジスタを得ることができる
。そのバイポーラトランジスタは、接続用不純物拡散領
域53によって、低ベース抵抗Rbb・を実現し、同時
にエミッターベース接合の耐圧劣化、Vatマツチング
特性の劣化、ftの低下等の悪影響を防止する。また、
上記拡散抑制領域55の機能によって、ベース幅W、が
拡大するのが防止され、その不純物濃度の制御によって
は、カーク効果を抑制したり、或いは低消費電力若しく
は高速の素子を形成することができる。
なお、上述の実施例では、NPN型のバイポーラトラン
ジスタの製造方法について説明したが、これに限定され
ずPNP型であっても良い。本発明は上述の例に限定さ
れず、その要旨を逸脱しない範囲での種々の変更が可能
である。
ジスタの製造方法について説明したが、これに限定され
ずPNP型であっても良い。本発明は上述の例に限定さ
れず、その要旨を逸脱しない範囲での種々の変更が可能
である。
本発明のバイポーラトランジスタ及びその製造方法では
、接続用の第3の不純物拡散領域を形成しながら、その
接合深さを浅くすることができる。
、接続用の第3の不純物拡散領域を形成しながら、その
接合深さを浅くすることができる。
このため、低ベース抵抗化を図り、素子の高性能化を図
ることができる。また、カーク効果を抑制することもで
き、不純物濃度の制御によって、種々の特性を有したバ
イポーラトランジスタを得ることも可能である。
ることができる。また、カーク効果を抑制することもで
き、不純物濃度の制御によって、種々の特性を有したバ
イポーラトランジスタを得ることも可能である。
第1図は本発明のバイポーラトランジスタの一例の断面
図、第2図はその要部断面図、第3図は第2図の■−■
線断面の不純物濃度分布を示す図、第4図は第2図のr
V−IV線断面の不純物濃度分布を示す図、第5図は第
2図のV−V線断面の不純物濃度分布を示す図、第6図
a〜第6図dは本発明のバイポーラトランジスタの製造
方法をその工程に従って説明するためのそれぞれ工程断
面図である。 l・・・シリコン基板 4・・・エピタキシャル層 6・・・ポリシリコン層 11・・・グラフトベース領域 12・・・真性ベース領域 13・・・接続用不純物拡散領域 14・・・エミッタ領域 15・・・拡散抑制領域 特許出願人 ソニー株式会社 代理人弁理士 手漉 晃(他2名) オqをB目のBip−Trめ一例 第1図 1) 、O 図 図 <D ()味
派 0 °0区
区 CD 0 派 派 手続主甫正書印発) 1.事件の表示 昭和63年 特許願 第33686号 2、発明の名称 バイポーラトランジスタ及びその製造方法3、補正をす
る者 事件との関係 特許出願人 住所 東京部品用区北品用6丁目7番35号名称 (2
18) ソ ニ − 株 式 会 社代表者 大賀
典雄 7、補正の内容 図面の第5図を添付図面の通りに補正する。 以上 j4 深さ 2〇−
図、第2図はその要部断面図、第3図は第2図の■−■
線断面の不純物濃度分布を示す図、第4図は第2図のr
V−IV線断面の不純物濃度分布を示す図、第5図は第
2図のV−V線断面の不純物濃度分布を示す図、第6図
a〜第6図dは本発明のバイポーラトランジスタの製造
方法をその工程に従って説明するためのそれぞれ工程断
面図である。 l・・・シリコン基板 4・・・エピタキシャル層 6・・・ポリシリコン層 11・・・グラフトベース領域 12・・・真性ベース領域 13・・・接続用不純物拡散領域 14・・・エミッタ領域 15・・・拡散抑制領域 特許出願人 ソニー株式会社 代理人弁理士 手漉 晃(他2名) オqをB目のBip−Trめ一例 第1図 1) 、O 図 図 <D ()味
派 0 °0区
区 CD 0 派 派 手続主甫正書印発) 1.事件の表示 昭和63年 特許願 第33686号 2、発明の名称 バイポーラトランジスタ及びその製造方法3、補正をす
る者 事件との関係 特許出願人 住所 東京部品用区北品用6丁目7番35号名称 (2
18) ソ ニ − 株 式 会 社代表者 大賀
典雄 7、補正の内容 図面の第5図を添付図面の通りに補正する。 以上 j4 深さ 2〇−
Claims (2)
- (1)第1導電型の半導体基体に第2導電型の半導体領
域が形成され、その半導体領域内に第1導電型の半導体
領域が形成されるバイポーラトランジスタにおいて、 上記第2の半導体領域は、ベース取り出し電極からの不
純物拡散により形成される第1の不純物拡散領域と、活
性領域を形成する第2の不純物拡散領域と、それら第1
及び第2の不純物拡散領域の間を接続するための第3の
不純物拡散領域からなり、 上記第3の不純物拡散領域と上記第1導電型の半導体基
体の接合近傍には、第1導電型の不純物を導入した拡散
抑制領域が設けられることを特徴とするバイポーラトラ
ンジスタ。 - (2)第1導電型の半導体基体上に選択的にベース取り
出し電極が形成され、そのベース取り出し電極からの不
純物拡散から第2導電型の半導体領域の第1の不純物拡
散領域を形成するバイポーラトランジスタの製造方法に
おいて、 第2導電型の不純物の導入を行って上記第1の不純物拡
散領域に接する第3の不純物拡散領域を形成すると共に
その第3の不純物拡散領域の近傍に第1導電型の不純物
の導入を行って拡散抑制領域を形成する工程と、 上記第3の不純物拡散領域に接する第2の不純物拡散領
域を形成する工程と、 上記第2の不純物拡散領域内に第1導電型の半導体領域
を形成する工程とを有することを特徴とするバイポーラ
トランジスタの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63033686A JP2623635B2 (ja) | 1988-02-16 | 1988-02-16 | バイポーラトランジスタ及びその製造方法 |
US07/309,235 US4994881A (en) | 1988-02-16 | 1989-02-13 | Bipolar transistor |
KR1019890001670A KR0134887B1 (ko) | 1988-02-16 | 1989-02-14 | 쌍극성 트랜지스터 및 그 제조방법 |
EP89301424A EP0329401B1 (en) | 1988-02-16 | 1989-02-15 | Bipolar transistors and methods of production |
DE68922231T DE68922231T2 (de) | 1988-02-16 | 1989-02-15 | Bipolartransistor und Verfahren für seine Herstellung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63033686A JP2623635B2 (ja) | 1988-02-16 | 1988-02-16 | バイポーラトランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01208864A true JPH01208864A (ja) | 1989-08-22 |
JP2623635B2 JP2623635B2 (ja) | 1997-06-25 |
Family
ID=12393312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63033686A Expired - Lifetime JP2623635B2 (ja) | 1988-02-16 | 1988-02-16 | バイポーラトランジスタ及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4994881A (ja) |
EP (1) | EP0329401B1 (ja) |
JP (1) | JP2623635B2 (ja) |
KR (1) | KR0134887B1 (ja) |
DE (1) | DE68922231T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476452B2 (en) | 1999-03-01 | 2002-11-05 | Nec Corporation | Bipolar/BiCMOS semiconductor device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
JPH03138946A (ja) * | 1989-10-24 | 1991-06-13 | Sony Corp | 半導体装置 |
DE69032597T2 (de) * | 1990-02-20 | 1999-03-25 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Bipolartransistor mit Heteroübergang |
KR920007211A (ko) * | 1990-09-06 | 1992-04-28 | 김광호 | 고속 바이폴라 트랜지스터 및 그의 제조방법 |
US5204277A (en) * | 1992-02-03 | 1993-04-20 | Motorola, Inc. | Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact |
US5294558A (en) * | 1993-06-01 | 1994-03-15 | International Business Machines Corporation | Method of making double-self-aligned bipolar transistor structure |
JPH0831841A (ja) * | 1994-07-12 | 1996-02-02 | Sony Corp | 半導体装置及びその製造方法 |
US6808999B2 (en) * | 1994-09-26 | 2004-10-26 | Sony Corporation | Method of making a bipolar transistor having a reduced base transit time |
US7199447B2 (en) * | 1995-08-25 | 2007-04-03 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
US5719082A (en) * | 1995-08-25 | 1998-02-17 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
US6838350B2 (en) * | 2003-04-25 | 2005-01-04 | Micrel, Inc. | Triply implanted complementary bipolar transistors |
CN112151532B (zh) * | 2020-09-07 | 2022-10-25 | 杰华特微电子股份有限公司 | 用于静电防护的半导体器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
JPS60251664A (ja) * | 1984-05-28 | 1985-12-12 | Sony Corp | 半導体装置の製造方法 |
US4706378A (en) * | 1985-01-30 | 1987-11-17 | Texas Instruments Incorporated | Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation |
JPS6218763A (ja) * | 1985-07-18 | 1987-01-27 | Sanyo Electric Co Ltd | バイポ−ラトランジスタ |
US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
IT1188309B (it) * | 1986-01-24 | 1988-01-07 | Sgs Microelettrica Spa | Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione |
CA1298921C (en) * | 1986-07-02 | 1992-04-14 | Madhukar B. Vora | Bipolar transistor with polysilicon stringer base contact |
-
1988
- 1988-02-16 JP JP63033686A patent/JP2623635B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-13 US US07/309,235 patent/US4994881A/en not_active Expired - Lifetime
- 1989-02-14 KR KR1019890001670A patent/KR0134887B1/ko not_active IP Right Cessation
- 1989-02-15 EP EP89301424A patent/EP0329401B1/en not_active Expired - Lifetime
- 1989-02-15 DE DE68922231T patent/DE68922231T2/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476452B2 (en) | 1999-03-01 | 2002-11-05 | Nec Corporation | Bipolar/BiCMOS semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR890013746A (ko) | 1989-09-25 |
DE68922231D1 (de) | 1995-05-24 |
JP2623635B2 (ja) | 1997-06-25 |
KR0134887B1 (ko) | 1998-04-18 |
EP0329401A3 (en) | 1990-02-21 |
EP0329401B1 (en) | 1995-04-19 |
DE68922231T2 (de) | 1995-08-31 |
EP0329401A2 (en) | 1989-08-23 |
US4994881A (en) | 1991-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2748420B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
US6191457B1 (en) | Integrated circuit structure having a bipolar transistor with a thick base oxide and a field effect transistor with a thin gate oxide | |
JPH01208864A (ja) | バイポーラトランジスタ及びその製造方法 | |
KR19980023950A (ko) | 반도체 장치 및 그 제조 방법 | |
US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
CA1219683A (en) | Method for fabricating improved oxide defined transistors and resulting structures | |
JPH06216144A (ja) | バイポーラ・トランジスタ | |
US20050020023A1 (en) | Bipolar transistor and method for producing the same | |
JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
US5893759A (en) | Semiconductor device and method of fabricating the same | |
JPH10294321A (ja) | ラテラルpnpトランジスタおよびその製造方法 | |
US6808999B2 (en) | Method of making a bipolar transistor having a reduced base transit time | |
KR100274604B1 (ko) | 반도체장치제조방법 | |
JPH05283432A (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
JPH06283671A (ja) | 負の動作抵抗の可能な電子部品およびその製造方法 | |
JPH0713967B2 (ja) | 半導体装置の製造方法 | |
JPH02220458A (ja) | 半導体装置の製造方法 | |
JPH05335329A (ja) | 半導体装置及びその製造方法 | |
JP2000182990A (ja) | 半導体装置およびその製造方法 | |
JPH04112539A (ja) | 半導体装置の製造方法 | |
JPS63241962A (ja) | 半導体装置及びその製造方法 | |
JPH053202A (ja) | 半導体装置及びその製造方法 | |
JPH01181464A (ja) | バイポーラトランジスタの製造方法 | |
JPS63188967A (ja) | バイポ−ラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |