JPH06283671A - 負の動作抵抗の可能な電子部品およびその製造方法 - Google Patents
負の動作抵抗の可能な電子部品およびその製造方法Info
- Publication number
- JPH06283671A JPH06283671A JP6012178A JP1217894A JPH06283671A JP H06283671 A JPH06283671 A JP H06283671A JP 6012178 A JP6012178 A JP 6012178A JP 1217894 A JP1217894 A JP 1217894A JP H06283671 A JPH06283671 A JP H06283671A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- insulating
- active region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims description 32
- 239000002019 doping agent Substances 0.000 claims description 30
- 238000001465 metallisation Methods 0.000 claims description 25
- 239000007943 implant Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 230000001747 exhibiting effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000002441 reversible effect Effects 0.000 claims description 7
- 230000000779 depleting effect Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 230000000284 resting effect Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052785 arsenic Inorganic materials 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
S製造技術と両立できる集積構造を提供する。 【構成】 半導体電子部品は半導体基板3内で、第一の
タイプの導電性n、n++を有する第一活性領域2、4
と、これと反対の第二のタイプの導電性p、p++を有
し、第一活性領域2と基板の上面5の間にある第二活性
領域10とを有す。第一のタイプの導電性を有する第三
活性領域7、8を含み、第二活性領域の第一部分10a
上にある突出領域6が基板の上面にある。この三つの活
性領域4、10e、7に接して各々メタライズ層13、
14、15がある。第二活性領域は、その第一部分10
aの外側に延び、第一活性領域と基板の上面の間にある
空乏可能な半導体部分Zを含む。部分Zの近くにあり、
所定電圧の作用の基に空乏可能部分を空乏とし得る空乏
手段11;213b、209b、211がある。
Description
示すことのできる半導体部品に関するものである。
スタティックメモリポイント、ならびに動作点を自動的
に調整し、あるいは安定させるための信号発生器または
回路を製造することが可能になる。このようなすべての
機能は、とくに電気通信システムのための集積回路に用
いられる。負の動作抵抗(すなわち電圧が上昇するとき
に電流が低下するような電流/電圧構成)を示すことの
できる電子部品は、とくに英国特許No.1,397,
789により知られている。しかし、この部品は個別
(ディスクリート)素子から製造され、従って集積構造
のものではない。
32,961は、負の動作抵抗を示すことのできる集積
構造を開示している。しかし、このような構造ではエミ
ッタ接点が基板上にあり、そのため(同じシリコンチッ
プに、n-チャネルおよびp-チャネル絶縁ゲートトラン
ジスタ(CMOSトランジスタ)に、たとえば、npn
バイポーラトランジスタを接続して組合せる)CMOS
/BiCMOS製造技術には適合しない。これは、基板
が、同時に製造されたすべてのトランジスタのための共
通のエミッタとして機能するため、トランジスタがもは
や互いに絶縁されないからである。負の動作抵抗を示す
ことができ、またCMOS/BiCMOS製造技術と両
立できるような集積構造は現在知られていない。本発明
は、この問題を解決することを目的とする。
第一に負の動作抵抗の構成を示すことのできる半導体電
子部品を提供する。本発明の一般的特性によれば、この
部品は、半導体基板内に、第一のタイプの導電性(たと
えばn型)を有する第一活性領域と、この第一のものと
反対の、第二のタイプの導電性(たとえばp型)を有す
る第二活性領域とによって構成され、この第二活性領域
は第一活性領域と基板の上面の間に位置し、さらに基板
の上面には第一のタイプの導電性(たとえばn型)を有
する第三活性領域が含まれ、第二活性領域の第一部分上
に配置され、この3つの活性領域に接してメタライズ層
が配置され、第二活性領域は「空乏可能」部分と呼ばれ
る空乏とすることのできる半導体部分を含み、これは第
二活性領域の第一部分の外側に、第一活性領域と基板の
上面の間に延びており、この空乏可能部分のすぐ近くに
バイアス可能な空乏手段が設けられ、これは選ばれたバ
イアス電圧の作用の下に前記空乏可能部分を空乏とする
に適している。
ジスタに似ているが、前記バイアス電圧が加えられた場
合バイポーラトランジスタとして作動しない半導体電子
部品を提供することによって起こる問題を本発明が解決
できることに注目すべきである。
特徴付ける用語を用いる場合、第一活性領域は類推によ
って「エミッタ」または「コレクタ」と呼ぶこともでき
るが、第二活性領域を「ベース」と呼び、第三活性領域
を「コレクタ」または「エミッタ」と呼ぶこともでき
る。
性領域の第一部分(この第一部分は、突出部にある第三
活性領域の下にある)と実質的に同じドーパント濃度を
有する第二活性領域の第二部分によって形成され、厚さ
は下限厚さと上限厚さの間にあり、この下限および上限
厚さはドーパント濃度に関連している。
空乏可能部分の厚さを約0.15μmの値に調節するこ
とができる。さらに、空乏可能部分を形成する第二活性
領域の第二部分の長さが、少なくとも約0.3μm、さ
らに好ましくは少なくとも0.5μmに等しいような長
さ限度に等しくなるようにすると、とくに有利である。
また、とくに電流の漏れを制限するためには、半導体部
品の突起部分がその側面縁部に、部分的または全体が空
乏可能部分上にある絶縁側方部分を含むことが好まし
い。
乏可能部分上の基板の上面に配置された絶縁層上に金属
部分を含み、金属部分/絶縁層/空乏可能部分/第一活
性領域が積層して絶縁ゲート電界効果トランジスタを形
成し、その金属部分がゲートを形成し、その空乏可能部
分がチャネル領域を形成する。
タ」)と、空乏可能部分を形成する第二部分(「真性ベ
ース」)の間に接合(ジャンクション)を含んでもよ
い。また絶縁ゲート電界効果トランジスタのゲートを含
むこともできる。
ジスタを含むこの部品の実施例では各絶縁側面領域が第
三活性領域の側面縁部に配置され、絶縁ゲート電界効果
トランジスタの前記絶縁層を形成する部分によってほぼ
直角に延長している部分を含むと有利である。第三活性
領域と接して配置されたメタライズ層はトランジスタの
ゲートを形成する金属部分を組込んでいる。
ーラトランジスタのコレクタと考えられる活性領域でと
られた電流/電圧関係から、負の動作抵抗が得られる。
これを得るために「エミッタ/ベース」接合に順方向バ
イアスを加えるよう「ベース」および「エミッタ」領域
に、選ばれた固定電圧を加えるが、空乏可能部分を空乏
とするためか、または絶縁ゲート電界効果トランジスタ
のチャネルを空乏とするために、「コレクタ/ベース」
接合に逆方向バイアスを加えるよう適当なバイアス電圧
を「コレクタ」電圧として加える。
を示すことのできる半導体電気部品の製造方法である。
本発明の一般的特徴によれば、この方法は次の各段階に
より構成される。すなわち、a) 第一のタイプの導電
性(たとえばn型)を有する第一半導体部分の上面の下
に、半導体基板内に組込んで、第一のものと反対の第二
のタイプ(たとえばp型)の導電性を有する第一半導体
層を注入する段階と、b) 半導体物質の第二層を基板
(または第一半導体層)の上面に形成し、第一のタイプ
(たとえばn型)の導電性をもたせるためにこの第二層
内にドーパントを選択的に注入する段階と、c) 基板
上に突出している半導体部分を形成するため、この第二
ドープ層をエッチングし、この第一層内に形成するため
この第一層をオーバーエッチングし、このようにして形
成された半導体ブロックの突出部分のそれぞれの側に、
突出する半導体部分の下に配置された第一層の部分と同
じドーパント半導体を有する薄い部分と前記ドーパント
濃度に関連した下限厚さと上限厚さの間にある厚い部分
を形成する段階と、d) 接触箇所を第一半導体部分、
第一導電層および半導体突出部分上に定める段階と、
e) メタライズ層を前記接触箇所に形成する段階とに
よって形成される。この方法を実施する一つのやり方に
よれば、段階d)で、第一絶縁層を基板と突出部に形成
し、第一半導体層の薄い部分上に少なくとも部分的に配
置される突出部絶縁側面領域の各側面に形成するために
この第一絶縁層をエッチングし、対応する接触箇所の位
置を定めるオーバードープ部分を形成するために絶縁側
面領域の各側と薄い部分の外側で、第一層のオーバード
ーピングを行い、半導体突出部の下にあるこのオーバー
ドープ部分と第一半導体層の距離が、薄い部分の長さを
定める。
上に置き、厚さをその長さに等しくして絶縁側面領域を
エッチングすることによって定めることができる。この
場合、このようにして形成された半導体ブロック上に第
一半導体層のオーバードーピングを行い、絶縁側面領域
はマスクとして機能する。この絶縁側面領域のエッチン
グを行うために、部分的に前記薄い部分上にのった第一
絶縁側面領域を形成するよう、前記第一絶縁層をエッチ
ングすると有利であり、この第一側面領域は、たとえ
ば、二酸化珪素で形成される。次にたとえばこれも二酸
化珪素の薄い絶縁層を、このようにして形成された半導
体ブロックの上面に形成し、次に薄い絶縁層および第一
絶縁側面領域の形成するものとは異なった絶縁物質、た
とえば、窒化シリコンでできた追加絶縁層を形成し、次
に、第一のものを覆う第二絶縁側面領域を形成するよう
この追加絶縁層のエッチングを行う。第一および第二絶
縁側面領域、ならびにその間にある薄い絶縁層は薄い部
分の長さにほぼ等しい厚さの前記絶縁側面領域を形成す
る。次に絶縁側面領域の外側にある薄い絶縁層の部分を
除去する。
薄い部分の所望の長さよりも薄くなるように絶縁側面領
域をエッチングすることもできる。薄い部分の所望長さ
と絶縁側面領域の厚さの差に等しい距離だけそれぞれの
側で、絶縁側面領域を越えて延びるマスクを、このよう
に形成された半導体ブロック上に形成し、前記各領域を
越えて延びるこのマスクを備えた半導体ブロック上で、
この半導体層のオーバードーピングを行う。
縁ゲート電界効果トランジスタを備えた電子部品を得る
ために、絶縁側面領域を形成し、第一半導体層を局所的
にオーバードープしたあと、絶縁側面領域を除去し、ブ
ロックの突出部の側方縁部上の部分とこの側方部をほぼ
直角方向に延長する部分を含む別の絶縁層を形成し、ま
た、段階e)で、絶縁層の直角端末部上に延びる金属部
分へと延長され突出半導体部分に接してメタライズ処理
を行う。
ート電界効果トランジスタが同時に形成される別の半導
体部分を組入れる場合には、第二のタイプ(たとえばp
型)の導電性を有する活性ドレインおよびソース領域
が、選んだドーピングの2回の連続注入(LDD注入)
によって注入され、第一半導体層の上面は、段階c)に
おいて、絶縁ゲート電界効果トランジスタのドレインお
よびソース部分の最初の注入を行う前にマスクすると有
利である。
図面に例示した発明の実施例とその実施方法について下
記に示した説明を検討すれば明らかとなるが、これらは
限定的なものではない。
(この場合はn型〔電子による伝導〕)の導電性を有
し、第一のものと反対の第二のタイプ(この場合はp型
〔正孔による伝導〕)の導電性を有する半導体基板3内
に組込まれた半導体部分、すなわちウエル2内に形成さ
れる。半導体分野の技術精通者にはLOCOSの名称で
知られている絶縁領域12の(図1の)右で、ウエル2
はn++オーバードーズ部4を組込み、その上にメタライ
ズ層15が配置されている。指示の上では、n ++(また
はp++)型のオーバードーピングは、約1020cm-3の
電子(または正孔)濃度に等しいが、n-(またはp-)
ドープ領域では、電子(または正孔)濃度は約1017c
m-3またはそれ以下である。
プ(この場合はp型)の導電性を有し、基板の上面5か
らnウエル内に延びる第二領域10を含んでいる。この
第二領域10には、pドープ濃度を有し、側面にp++オ
ーバードープ部10eを備えた中央部10aがあり、オ
ーバードープ部10eの上には接触メタライズ層14が
配置されている。
上で基板(または第二領域10)の上面5に載ってい
る。この突出領域6は、その中央部に、たとえばポリシ
リコンででき、第一のタイプの導電性を有し、n++オー
バードープされた領域7を含んでいる。オーバードープ
されたポリシリコンのこの領域7の下には、n+ ドープ
されたシリコンの層8が配置され、pドープされた領域
10の中央部10aに載っている。突出領域6はまた領
域7と8の両側に、たとえば二酸化珪素SiO2ででき
た絶縁側面領域9、すなわちスペーサを含んでいる。こ
の突出領域6の上部にはn++オーバードープされたシリ
コンと接して接触メタライズ層13が設けられている。
+ シリコンの層8の下に中央部10aに対して薄い部分
がある。この薄い部分10bは、長さがL、厚さがEで
ある。当然、そのドーパント濃度は中央部10aと同じ
である。下記で述べるようにこの薄い部分10bは、選
ばれたバイアス電圧の作用のもとにバイアス可能な空乏
手段によって空乏とすることのできる空乏可能部分Zを
形成している。これらの空乏手段は、この場合にはnウ
エルと第二領域10の間の接合11によって形成されて
いる。
部品の構造は、そのほとんどが、たとえばBiCMOS
製造技術によって製造された縦形バイポーラトランジス
タの従来の構造に類似している。縦形バイポーラトラン
ジスタとの構造上の差異は、この場合、たとえば技術精
通者にはLDEB(Lightly Doped Ex
trinsic Base)として知られている外因性
ベースの不均等ドーピングを限定するp+ ドープ注入部
分の代わりに、選ばれたドーピングと寸法を有する空乏
可能部分の存在にある。従って、図1に示した本発明に
よる電子部品では、ウエル2と接触部4によって限定さ
れる第一活性領域を、類推によって用語「コレクタ」に
より呼称してもよい(真性コレクタを限定する実際のn
ウエルであり、オーバードープ領域4が外因性コレクタ
を限定する)。同様に、第二領域10は、第二活性「ベ
ース」領域であり、その中でオーバードープ領域10e
が外因性ベースを限定すると考えてもよい。最後に、領
域7と8によって形成される第三活性領域はn++オーバ
ードープ領域が外因性エミッタを限定しn+ ドープ領域
が真性エミッタを限定する「エミッタ」領域のようなも
のである。
ッタ、ベース、コレクタなどの用語を用いるが、上述の
ようにこれらは本発明による部品については適切ではな
く、この部品の作動は以下に詳しく述べるようにバイポ
ーラトランジスタの作動とは関連がない。
施例の部分図である。この図では、図1に示したものに
類似した、あるいは類似の機能を有する素子には、図1
に用いた参照番号に100を加えた番号を割り当ててあ
る。この両図の唯一の差異は次のようなものである。
厚さ(すなわち、基板の上面にあるスペーサのベース
で、空乏可能領域Zの長さLに平行に測ったスペーサの
寸法)は、図2では空乏可能領域の長さLよりも小さい
が、図1ではこの厚さはほぼ長さLに等しい。言い換え
ると、図1ではスペーサは部品の空乏可能領域を形成す
る薄い部分10b上に全面的に載っているが、図2では
スペーサ9は空乏可能領域Z上に、ただ部分的に載って
いるだけである。
電圧は一般にエミッタ/ベース接合に順方向バイアスを
加えるために、外因性ベースおよびエミッタ領域のメタ
ライズ層に加えられるが、空乏可能領域を空乏とするた
めに外因性コレクタのメタライズ層にはコレクタ/ベー
ス接合に逆方向バイアスを加える可変バイアス電圧が加
えられる。そこで負の動作抵抗がコレクタの電流/電圧
関係から得られる。
厚さEが約0.15μm、ドーパント濃度が約1017c
m-3、長さLが約0.5μmの例では、エミッタを接地
し、ベースに約0.5Vの固定電圧を加えることによっ
て、約数Vの正のコレクタバイアス電圧で、領域Zを空
乏とすることができることがわかった。コレクタ電圧が
ゼロのときはコレクタ電流はマイナスである。コレクタ
電圧が上昇し始めるとコレクタ電流の絶対値はゼロに達
するまで低下し、そのあと絶対値が上昇する。これは、
コレクタ/ベース接合が低下するように順方向バイアス
を加えられるからである。コレクタ電圧が上昇するにつ
れて、コレクタ/ベース電位差はプラスとなり、これが
コレクタ/ベース接合に逆方向バイアスを加える。その
結果、コレクタ電流が上昇するが、これはバイポーラト
ランジスタの場合のようにコレクタ電圧の関数として安
定することはない。その理由はコレクタ電圧が同時に大
部分のキャリア(この場合は正孔)をZ部分から追い出
し、接合11の電界効果によって部分Zを徐々に空乏と
して、ベースのアクセス抵抗を変調させ、結果としてベ
ースへの通電を徐々に遮断するからである。次に、コレ
クタバイアス電圧の上昇にもかかわらずコレクタ電流は
低下し、こうして負の動作抵抗の特性が生じる。ベース
内の故障、あるいはコレクタ/ベース接合内のアバラン
シ現象によって、コレクタ電圧の、高い方の、または低
い方の閾値から、コレクタ電流は再び上昇を始める。
イポーラトランジスタに類似した部品構造について説明
した。もちろん、pnpトランジスタに類似した本発明
による部品の構造のドーパントの種類をすべて逆にする
と、メタライズ層に加えられる電圧の(正負の)符号を
すべて逆にすることによって、エミッタ/ベース接合に
順方向バイアスが加えられ、コレクタ/ベース接合に逆
方向バイアスが加えられる。
ント濃度は、部分Zの空乏可能特性で重要な役割を演じ
る。実際に、この厚さEを下限厚さ以上とすることが望
ましく、この下限厚さの値は空乏可能領域のドーパント
濃度に関連している。この厚さEが下限厚さよりも小さ
いときは部分Zは空乏とすることができず、反対に、外
因性コレクタにバイアス電圧が加えられていないため、
それ自体で自然に空乏となる。もちろん、この場合、本
発明による部品は作動できず、負の動作抵抗の構成を示
さない。
ーパント濃度に関連し、この部分を空乏とするために加
えられるバイアス電圧の値にも関連する上限厚さ以下で
なくてはならない。実際、この厚さEがこの上限厚さを
こえるときは、高いバイアス電圧を加えても、適正なバ
イアス電圧を加えて部分Zを空乏とすることは難しく、
実際に不可能である。
-3であり、低いバイアス電圧、たとえば5V未満の電圧
を用いるときは、下限厚さは約0.1μmとし、上限厚
さは約0.2μmに調節すると有利である。しかし技術
精通者は、これらの数値が指示のためのものであり、試
験および/またはシミュレーションにもとづいて、とく
にその製造バッチの関数として各製品についてもっと正
確に調節されることを理解するであろう。
の空乏可能特性に影響を及ぼすことはないが、コレクタ
電流の低下に影響する。実際に、この部分の長さLが不
充分なときは、部分Zが完全に空乏となってもかなりの
ベース電流漏れが起こるかもしれない。従って、この部
分の長さを少なくとも下限長さに等しくなるように調節
することが有利である。この下限長さは、この場合に
は、約0.3μmである。
ための製造方法を実施する一つのやり方を、図3乃至図
7までを参照しながら説明する。一般に、この製造方法
は次の各段階で構成されている。すなわち、第一のタイ
プ(たとえばn型)の導電性を有し、半導体基板内に組
込まれた第一半導体部分の上面の下に、第一のものとは
反対の、第二のタイプ(たとえばp型)の導電性を有す
る第一半導体層を注入する段階と、基板(または第一半
導体層)の上面に、半導体物質の第二層を形成し、その
あとこの第二層に第一のタイプの導電性を与えるために
ドーパントを選択的に注入する段階と、基板の上に突出
する半導体部分を形成するために、この第二ドープ層を
エッチングし、この第一層内に、半導体ブロック上にこ
のようにして形成された突出部分の両側に、突出半導体
部分の下にある第一層の部分と同じドーパント濃度を有
し、厚さが下限厚さと上限厚さの間にあり、これらの下
限厚さと上限厚さが前記ドーパント濃度と関連があるよ
うな薄い部分をオーバーエッチングする段階と、第一半
導体部分、第一半導体層および半導体突出部分上で接触
箇所を限定する段階と、接触箇所にメタライズ層を形成
する段階とによって構成される。
にBiCMOS製造技術と完全に両立する。図3のa
で、参照記号3はpドープシリコンの半導体基板を示
し、この中でたとえばnチャネル絶縁ゲート電界効果ト
ランジスタ(NMOSトランジスタ)およびpチャネル
絶縁ゲート電界効果トランジスタ(PMOSトランジス
タ)が同時に形成され、これらの2個のトランジスタは
CMOS複合体ならびに本発明による電子部品を形成す
る。
置を限定し、基板Bの上面に窒化物層16を形成する。
次の段階(図3のb)では、PMOSトランジスタと、
負の動作抵抗を有する部品が形成される部分にマスク1
7bを配置したあと、イソボロン(等ボロン)注入18
を行う。このイソボロン注入によって、次の段階でp基
板内に形成される絶縁(LOCOS)領域の下での反転
現象を防止することができる。
て、二酸化珪素の局所酸化を行って絶縁(LOCOS)
領域12を形成し、次に窒化物層を除去し、(図で)基
板の左側部分にマスク17cを配置したあと、たとえば
燐または砒素の注入20を行って、逆行ウエル2と19
を形成し、その中で本発明による部品とPMOSトラン
ジスタがそれぞれ作られる。NMOSトランジスタは、
基板の左側部分で形成される。最後に、注入のあとアニ
ーリングを行う。
にマスク17dを配置したあと、2回のボロン注入21
を行って、NMOSトランジスタの閾値を調節し「破
壊」として知られている現象からそれを保護する。段階
3eでは、同様に、ウエル2とNMOSトランジスタの
部分の上にマスクを配置したあとボロン注入22を行っ
てPMOSトランジスタの閾値を調節する。
部品の領域を含めて基板の上面に酸化物の薄い層を形成
し、これが電界効果トランジスタのゲート酸化物を構成
するものとなる。
電界効果トランジスタの各部分を覆うマスク17fを設
けた半導体ブロック上で(たとえばボロンの)注入23
を行う。このようにして負の動作抵抗を有する部品のベ
ース領域10が形成される。
を形成し(図4のg)、そのあとその上にn++型ドーピ
ングを与えるために、たとえば砒素の注入24を行う。
迅速なアニーリングを行ったあと、このドープポリシリ
コン層をエッチングして、PMOSおよびNMOSトラ
ンジスタと、負の動作抵抗を有する部品の「エミッタ」
領域をそれぞれ限定する。NMOSおよびPMOSトラ
ンジスタについては基板が酸化物の薄い層で絶縁されて
いるので、ゲート領域の形成はドープポリシリコン層の
エッチングだけを含む。一方、負の動作抵抗を有する部
品では、図4のiに示すように基板をわずかにオーバー
エッチングOEしてエッチングを延長し、半導体ブロッ
ク上にこのようにして形成された突出(エミッタ)領域
の両側に、厚さEの薄い部分を形成し、その一部が、負
の動作抵抗を有する部品の空乏可能部分Zを形成するよ
うにする。
マスク17jを配置して、半導体ブロックを覆ったあ
と、たとえば砒素の注入26を行ってNMOSトランジ
スタの軽ドープドレイン(LDD)と軽ドープソースを
形成する。このような注入は、またPMOSトランジス
タをウエル19と、また負の動作抵抗を有する部品をウ
エル2と接触させる効果がある。
て、PMOSトランジスタの軽ドープドレイン(LD
D)と軽ドープソースの各領域を形成する。この注入の
ためには、NMOSトランジスタの部分と、負の動作抵
抗を有する部品の部分をマスク17kであらかじめ覆
い、ウエル2に表面の下にあるベース領域(半導体層1
0)で均等なドーパント濃度が保たれるようにしなくて
はならない。
を半導体ブロック上に形成し(図5のl)、図5のmに
示した次の段階で、突出領域7、7aおよび7bにそれ
ぞれに関連したスペーサーのエッチングを行う。この変
形例では、すべてのスペーサー109の厚さは同じであ
るが、図6のpに示した変形例では、負の動作抵抗を有
する部品に関連したスペーサ9はNMOSおよびPMO
S電界効果トランジスタに関連したスペーサー109よ
りもベースが広い。
oに示す。まず、二酸化珪素の薄層40を、図5のmの
段階で得た半導体ブロックの上面に形成する。次に、窒
化珪素Si3 N4 の厚い層41をこの薄層40の上に形
成する。次に、層41の部分的エッチングを行って、S
iO2 のスペーサー109のまわりの薄層40上にSi
3 N4 スペーサ42を形成する。そのあと負の動作抵抗
を有する部品を形成する予定の半導体ブロックの部分に
マスク17oを形成し、次にNMOSおよびPMOSト
ランジスタのスペーサ42の化学エッチングを行う。そ
のあと、マスク17oを取り外し、薄層40を除去す
る。図6のpに示した構成では、SiO2のスペーサ1
09/SiO2 の薄層40/Si3 N4 のスペーサ42
の集合が広いスペーサ9を形成しているが、これはこの
ようにして得られる。
る絶縁部(二酸化珪素と窒化珪素)を使用することによ
って選択的化学エッチングを行うことができる。さらに
二酸化珪素の薄層40をあらかじめ形成することによっ
て化学エッチングがこの薄層に止められ(裸のSi)基
板の上面ならびに二酸化珪素のスペーサ109のエッチ
ングが防止される。
リコンチップ上で厚さの異なるスペーサを簡単に、また
効果的に得ることができる。次に(図7のq)、負の動
作抵抗を有する部品とPMOSの突出領域の上にマスク
17qを配置して、砒素の注入29を行って、NMOS
トランジスタの高度ドープソース・ドレイン領域30を
形成する。ここで、このソース・ドレイン部分は、スペ
ーサーの下にn+ ドーピング、n+ 領域と絶縁(LOC
OS)部分の間にn++ドーピングを有することに注目す
べきである。負の動作抵抗を有する部品のn++オーバド
ープ接触箇所4と、PMOSトランジスタのウエルとの
接触箇所も、この注入29によって形成される。
分、PMOSトランジスタとウエルの接触箇所、および
負の動作抵抗を有する部品の接触箇所4上にマスク17
rを配置したあとボロンの注入31によって得る高度ド
ープ(PMOS)ドレイン・ソース部分32の形成を示
している。負の動作抵抗を有する部品のスペーサ9はマ
スクを形成するから、この注入にはまた負の動作抵抗を
有する部品のP++オーバードープ「外因性ベース」領域
10eを形成する効果もある。言い換えると、この注入
の変形例では、負の動作抵抗を有する部品の空乏可能部
分の長さLを決定するのはスペーサのベースでの厚さで
ある。
9のベースでの厚さが、空乏可能部分について望まれる
長さLよりも小さい場合には図7のsに示したように、
負の動作抵抗を有する部品の突出領域の上に、空乏可能
部分の望ましい長さLとスペーサのベースでの厚さの差
に等しい所定の距離だけ両側にスペース109を越えて
延びるマスク17sを配置する必要がある。
チングと、最終的な迅速アニーリングと、金属珪化物の
層の形成と、このようにして形成された相互接続部のエ
ッチングとアニーリングによって構成される。
のn+ ドープ領域8(図1)がアニーリング作業中にn
+ オーバードープ部分からのドーパントの拡散によって
得られることに注目すべきである。
は、このようにして、図1に示したと同様の変形例で
(図3のaから図7のsまでに示した特定の選択の結
果、オーバードープ部4とLOCOS12に近い位置
で)、また図2に示したと同様の(同じ差異内での)変
形例では、用いるスペーサ、ならびにPMOSおよびN
MOS電界効果トランジスタのサイズにより、同一のシ
リコンチップ上で得られる。このような負の動作抵抗を
有する部品は、結果としてBiCMOS製造技術と両立
でき、基板は共通のエミッタとして作用しない。さらに
技術精通者には明らかなように、図4のiの段階でオー
バーエッチングOEを行わない場合、またNMOSトラ
ンジスタの部分をちょうど覆うマスクによって、図5の
kの段階のマスク17kを置換する場合、ならびに広く
ないスペーサ109を形成する場合には、負の動作抵抗
を有する部品の代わりに、不均等ドープ外因性ベース
(LDEB)を備えた縦形バイポーラトランジスタが得
られると思われる。
は、スペーサ9または109を形成し、オーバードープ
領域10eの注入を行ったあと、これらのスペーサを除
去して突出領域206の側面縁部に垂直側面部209a
を含む厚さ105Aの薄い絶縁部209(図8)を形成
することができ、この垂直側面部209aは負の動作抵
抗を有する部品の空乏可能部分Zを形成する薄い部分の
上の基板の上面で水平部分209bによりほぼ直角に延
びている。メタライズ層の形成の最終段階で突出領域2
06の活性半導体領域に接して配置されたメタライズ層
は、絶縁層の部分209bの上に配置された金属部分を
組み入れる。
実施例は、従って製造の終了時に得られる。この図で
は、図1に示したものと同様の部分、または同様の機能
を備えた部分は、図1のものに200を加えた参照番号
で表示してある。この2つの図における唯一の相違は次
のようなものである。
体部分210b/ウエル202のスタック(堆積層)
が、絶縁ゲート電界効果トランジスタを形成し、その薄
い半導体部210bがチャネル領域を形成している。こ
の変形例では、領域207と208はこの場合「コレク
タ」領域を形成しているが、領域204と202はそれ
ぞれ「外因性エミッタ」と「真性エミッタ」領域を形成
し、領域210が「ベース」領域を形成している。
性領域(エミッタ/ベース)接合に順方向バイアスを加
えるために、選ばれた固定電圧をメタライズ層215と
214に加える。(メタライズ層215は、たとえば接
地し、メタライズ層214はこの場合には0.5Vの正
電圧に接続してある。) 一方、形成された電界効果ト
ランジスタのチャネルを空乏とするための適当なバイア
ス電圧(この場合は、0Vから数Vへと上昇)を、第三
活性領域(コレクタ)のメタライズ層に加え、こうして
負の動作抵抗の構成が常にコレクタの電流/電圧ペアか
ら得られる。
は、個別の空乏手段(接合の電界効果、絶縁ゲート電界
効果トランジスタの電界効果)を用いている。しかし接
合の電界効果と絶縁ゲート電界効果トランジスタの電界
効果を同時に用いた空乏手段を使用することも考えられ
る。この目的のため、絶縁層209b上の金属部分を、
第三活性領域のメタライズ層213から独立とすること
ができる。この場合、この第三活性領域が「エミッタ」
領域を形成するが、第二活性領域が依然として「ベー
ス」領域を形成し、第一活性領域が「コレクタ」領域を
形成する。電界効果トランジスタ(そのチャネルが空乏
可能部分を形成している)のゲートを形成する金属部分
に適切な方法でバイアスを加える。さらに、コレクタ領
域に選ばれた上昇するバイアス電圧を加えることによっ
て、一方で電界効果トランジスタによって、もう一方で
コレクタ/ベース接合によって2つの電界効果が生じ、
これらがいっしょになって空乏可能部分の空乏化に貢献
する。こうして、数Vの同じコレクタ電圧でさらに迅速
に空乏化することができ、あるいは空乏可能部分の寸法
上の要求(厚さと長さ)、またはドーパント濃度をそれ
ほど強要されずにこのような空乏化を行うことができ
る。
が、本発明による部品は、その他の半導体物質に基づい
て形成することができる。さらに上記のすべての実施例
では、メタライズ層をn++またはp++オーバードープ領
域に形成した。使用される半導体物質がシリコンである
場合にこれが好ましいことは技術精通者が知っている。
しかしメタライズ層と充分な接触が直接得られるような
半導体物質を用いるときは、これらの領域のオーバード
ーピングによって拘束されない。このような物質はII
I‐V物質の中に存在する。すなわち、元素の周期律表
の第3列の元素と第5列の元素を同量に含む物質であ
る。
られるが、用途によっては、空乏可能部分の下のオーバ
ードープ部分を基板の第一活性領域内に形成すると有利
であることがわかっている。この変形例は上記のすべて
の実施例と両立するが、図2ではオーバードープ部分だ
けが示されており、ODPとして表わされている。
ープ部分が存在するために、オーバーエッチングOEの
深さを浅くすることによって、場合によってはこのオー
バーエッチングをなくすことによって、接合の深さを浅
くして薄い空乏可能領域を得ることができ、また接合の
基板部分の濃度を増し、空乏可能部分の空乏化を容易に
することができる。
わち空乏可能部分の厚さEの増加によって、空乏可能部
分Zと第二活性領域110の第一部分110aの間の境
界に形成されたコーナーの部分での電流漏れを制限する
ことができる。
ープ基板部分ODPの形成は、基板と同じタイプの導電
性を有するドーパントを薄い部分の下にある基板の部分
に深部注入することによって行われる。基板がn型であ
る場合には砒素の深部注入を第二p型活性領域110を
通って基板に達するような用量とエネルギーで行い、こ
れをこの部分の導電性のタイプを変えずに行う。たとえ
ば砒素の注入を、注入表面のcm2 あたり2×1012の
用量で、また1017cm-3のピークで、500keVの
エネルギーで行う。
深部注入を行わない実施例に比べて、オーバーエッチン
グOEを約20%減少させることができる。このドーパ
ントの深部注入は、上記の製造方法に完全に組入れられ
ている。広いスペーサーを用いる場合には、砒素の注入
は、第一絶縁側面領域109(図5のm)を形成したあ
と、広い絶縁側面領域9(図6のn〜図6のp)を形成
する前に行う。
サ109を用いる場合には、砒素の注入は図7のsに示
したマスク17sを配置する前に行うと有利である。こ
のような2つの砒素深部注入方法によって、空乏可能部
分の下にある基板のオーバードープ部分が空乏可能部分
と第二活性領域110の第一部分110aの間の境界か
らいくらかの距離だけ延びており、これによってスペー
サのコーナーからいくらかの距離にわたって空乏可能部
分の空乏化を集中する効果が得られ、電流漏れが制限さ
れることは技術精通者には明らかである。もちろん、基
板がp型の場合には砒素の深部注入を、たとえばボロン
(硼素)の深部注入によって置き換えることが必要であ
る。
る。
る。
である。
である。
である。
である。
である。
る。
である。
Claims (29)
- 【請求項1】 負の動作抵抗の構成を示すことのできる
半導体電子部品であって、半導体基板(3)の中に、第
一のタイプの導電性(n、n++)を有する第一活性領域
(2、4)と、第一のタイプとは反対の第二のタイプの
導電性(p、p++)を有する第二活性領域(10)とを
含み、この第二活性領域は第一活性領域(2)と基板の
上面(5)の間に配置され、基板の上面には第一のタイ
プの導電性(n、n++)を有し、第二活性領域の第一部
分(10a)上に載った第三活性領域(7、8)を含む突
出領域(6)があり、3つの活性領域(4、10e、
7)にそれぞれ接してメタライズ層(13、14、1
5)が配置され、第二活性領域が、第二活性領域の第一
部分(10a)の外側に、また第一活性領域(2)と基
板の上面(5)の間に延びる空乏可能な半導体部分
(Z)を含み、それがさらに、この空乏可能領域(Z)
のすぐそばにあり、選ばれたバイアス電圧の作用のもと
に前記空乏可能部分を空乏化するに適した空乏手段(1
1;213b、209b、211)を含むことを特徴と
する、半導体電子部品。 - 【請求項2】 空乏可能部分(Z)が第二活性領域(1
0)の第一部分(10a)に比べて薄くした第二活性領
域(10)の第二部分(10b)によって形成されるこ
とを特徴とする、請求項1に記載の部品。 - 【請求項3】 第二活性領域の第一部分(10a)に実
質的に等しい(p)ドーパント濃度を有し、厚さ(E)
が下限厚さと上限厚さの間にあり、この両方がドーパン
ト濃度に関連しているような第二活性領域(10)の第
二部分(10b)によって空乏可能部分(Z)が形成さ
れていることを特徴とする、請求項1または2に記載の
部品。 - 【請求項4】 ドーパント濃度が約1017cm-3であ
り、空乏可能部分(Z)の厚さ(E)が約0.15μm
であることを特徴とする、請求項3に記載の部品。 - 【請求項5】 第一活性領域(102)が空乏可能な基
板部分(Z)の下にオーバドープ基板部分(ODP)を
含むことを特徴とする、請求項1または3に記載の部
品。 - 【請求項6】 空乏可能部分の下のオーバードープ部分
(ODP)が空乏可能部分(Z)と第二活性領域(11
0)の第一部分(110a)の間の境界からいくらかの
距離だけ延びていることを特徴とする、請求項5に記載
の部品。 - 【請求項7】 空乏可能部分を形成する第二活性領域の
第二部分(10b)の長さが、少なくとも所定の下限長
さに等しいことを特徴とする、請求項2から6までのい
ずれかに記載の部品。 - 【請求項8】 下限長さが少なくとも0.3μmに等し
く、さらに好ましくは少なくとも0.5μmに等しいこ
とを特徴とする、請求項7に記載の部品。 - 【請求項9】 突出領域(106)が、第三活性領域
(107)のそれぞれの側に絶縁領域(109)を含
み、部分的に空乏可能部分(Z)上に載っていることを
特徴とする、請求項1から8までのいずれかに記載の部
品。 - 【請求項10】 突出領域(6、206)が、第三活性
領域(7;207)のそれぞれの側に絶縁領域(9;2
09)を含み、空乏可能部分(Z)全体の上に載ってい
ることを特徴とする、請求項1から8までのいずれかに
記載の部品。 - 【請求項11】 絶縁領域が2つの異なる絶縁材料(1
09、42)を含むことを特徴とする、請求項10に記
載の部品。 - 【請求項12】 空乏手段が、第一活性領域(2)と、
空乏可能部分を形成する第二部分(10b)の間に接合
(ジャンクション)を含むことを特徴とする、請求項1
から11までのいずれかに記載の部品。 - 【請求項13】 空乏可能部分(Z)上の基板の上面に
配置された絶縁層(209b)上に載っている金属部分
(213b)を含み、金属部分/絶縁層/空乏可能部分
/第一活性領域のスタック(堆積層)が、絶縁ゲート電
界効果トランジスタを形成し、その金属部分がゲート
を、そのチャネル領域が空乏可能部分を形成することを
特徴とする、請求項1から12までのいずれかに記載の
部品。 - 【請求項14】 空乏手段が、絶縁ゲート電界効果トラ
ンジスタを含むことを特徴とする、請求項13に記載の
部品。 - 【請求項15】 各絶縁領域が、第三活性領域の側面縁
部にあって、絶縁ゲート電界効果トランジスタの前記絶
縁層を形成する部分(209b)によってほぼ直角に延
びている部分(209a)を含み、第三活性領域(20
7)に接して配置されたメタライズ層が前記金属部分
(213b)を組み入れていることを特徴とする、請求
項10と14に記載の部品。 - 【請求項16】 第三活性領域/第二活性領域接合に順
方向バイアスを加えるために、選ばれた固定電圧を第二
および第三活性領域のメタライズ層に加え、空乏可能部
分を空乏とするために第一活性領域/第二活性領域接合
に逆方向バイアスを加えるに適した可変バイアス電圧を
第一活性領域のメタライズ層に加え、第一活性領域で得
た電流/電圧関係から負の動作抵抗を得ることを特徴と
する、請求項1から14のいずれかに記載の部品の使
用。 - 【請求項17】 第一活性領域/第二活性領域接合に順
方向バイアスを加えるために第一および第二活性領域の
メタライズ層に、選ばれた固定電圧を加え、絶縁ゲート
電界効果トランジスタのチャネルを空乏とするに適した
バイアス電圧を第三活性領域のメタライズ層に加え、第
三活性領域で得た電流/電圧関係から負の動作抵抗を得
ることを特徴とする、請求項15に記載の部品の使用。 - 【請求項18】 バイアス電圧の値が数Vかそれ以下で
あることを特徴とする、請求項16または17に記載の
部品の使用。 - 【請求項19】 負の動作抵抗の構成を示すことのでき
る半導体電子部品の製造方法であって、 a) 第一のタイプの導電性を有する第一半導体部分
(2)の上面の下に、半導体基板(3)内に組み入れ
て、第一のものとは反対の第二のタイプの導電性を有す
る第一半導体層(10)を注入(23)する段階と、 b) 半導体物質の第二層(25)を基板の上面に形成
し、第一のタイプの導電性を与えるために第二層内にド
ーパントの選択的注入を行う段階と、 c) 基板上に突出した半導体部分を形成するために第
二ドープ層をエッチングし、前記第一層内に、このよう
にして形成された半導体ブロックの突出部分のそれぞれ
の側に、突出半導体部分の下にある第一半導体層の部分
とドーパント濃度がほぼ同じで、厚さ(E)が下限厚さ
と上限厚さの間であり、この下限および上限厚さが前記
ドーパント濃度に関連するような薄い部分を形成するた
めに、第一層のオーバーエッチング(OE)を行う段階
と、 d) 第一半導体部分、第一導電性部分および半導体突
出部分上に接触箇所を定める段階と、 e) この接触箇所にメタライズ層を形成する段階 とによって構成されることを特徴とする、半導体電子部
品の製造方法。 - 【請求項20】 段階d)において、基板と突出部分に
第一絶縁層を形成し、突出部分のそれぞれの側に、第一
半導体層の薄い部分に少なくとも部分的に載る絶縁側面
領域を形成するよう、この第一絶縁層のエッチングを行
い、絶縁側面領域のそれぞれの側で薄い部分の外側で第
一層のオーバードーピングを行って、オーバードープ部
分を形成し、このオーバードープ部分で、対応する接触
箇所を定め、半導体突出部分の下にある第一半導体層の
部分からこのオーバードープ部分を分離し、薄い部分の
長さを定めることを特徴とする、請求項19に記載の方
法。 - 【請求項21】 絶縁側面領域(9)をエッチングし
て、薄い部分の長さを定め、基板上にあるそのベースで
の厚さが前記長さにほぼ等しくなるようにし、このよう
にして形成された半導体ブロック上で絶縁側面領域をマ
スクとして第一層のオーバードーピングを行うことを特
徴とする、請求項20に記載の方法。 - 【請求項22】 絶縁側面領域(9)のエッチングが、
前記薄い部分上に部分的に載っている第一絶縁側面領域
(109)を形成するための、前記第一絶縁層のエッチ
ングを含み、このようにして形成された半導体ブロック
の上面に薄い絶縁層(40)が形成され、次に薄い絶縁
層(40)と第一側面領域(109)を形成するものと
は異なる絶縁材料でできた追加絶縁層(41)を形成
し、そのあと、第一のものを覆う第二絶縁領域(42)
を形成するためにこの追加絶縁層、第一および第二絶縁
側面領域(109、42)ならびに両者の間にある薄い
絶縁層(40)とエッチングし、次に絶縁側面領域
(9)の外側にある薄い層(40)の部分を除去するこ
とを特徴とする、請求項21に記載の方法。 - 【請求項23】 絶縁側面領域(109)をエッチング
して、基板上にあるそのベースでの厚さが薄い部分の長
さより小さくなるようにし、薄い部分について望まれる
長さと、絶縁側面領域の厚さの差に等しい距離だけ絶縁
側面領域を越えて両側に延びるマスクを、このようにし
て形成された半導体ブロック上に形成し、前記各領域を
越えて延びるマスクを備えた半導体ブロック上で第一半
導体層のオーバードーピングを行うことを特徴とする、
請求項20に記載の方法。 - 【請求項24】 薄い部分(Z)の下にオーバードープ
基板部分(ODP)を形成するために、薄い部分の下に
ある基板の部分に、基板と同じタイプの導電性を有する
ドーパントの深部注入を行うことを特徴とする、請求項
19から23のいずれかに記載の方法。 - 【請求項25】 第一絶縁側面領域(109)を形成し
たあと、絶縁側面領域(9)を形成する前に、ドーパン
トの前記深部注入を行うことを特徴とする、請求項22
と23のいずれかに記載の方法。 - 【請求項26】 絶縁側面領域(109)をエッチング
する前に前記深部注入を行うことを特徴とする、請求項
23と24のいずれかに記載の方法。 - 【請求項27】 絶縁側面領域を除去し、半導体突出部
分の側面縁部にある部分(209a)と、側面部分(2
09a)を直角に延長し、第一半導体層の薄い部分上に
載る部分(209b)を含むもう一つの絶縁層を形成
し、段階e)において、半導体突出部分上のメタライズ
層が、薄い部分上にある絶縁層の部分(209)上に載
っている金属部分によって延長されることを特徴とす
る、請求項20から26のいずれかに記載の方法。 - 【請求項28】 基板が第一半導体部分と並んで絶縁ゲ
ート電界効果トランジスタが同時に形成されるようなも
う一つの半導体部分(19)を組入れ、前記トランジス
タの活性ドレインおよびソース領域が第二のタイプの導
電性を有し、選ばれたドーパントが2回の連続注入で注
入され、段階c)において、絶縁ゲート電界効果トラン
ジスタのドレイン・ソース部分の第一回注入を行う前に
半導体層の上面がマスク(17k)で覆われることを特
徴とする、請求項19から27のいずれかに記載の方
法。 - 【請求項29】 絶縁側面領域の幅が、絶縁ゲート電界
効果トランジスタの絶縁側面領域の幅にほぼ等しいこと
を特徴とする、請求項28に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9300197 | 1993-01-12 | ||
FR9300197A FR2700418B1 (fr) | 1993-01-12 | 1993-01-12 | Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06283671A true JPH06283671A (ja) | 1994-10-07 |
JP3746306B2 JP3746306B2 (ja) | 2006-02-15 |
Family
ID=9442957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01217894A Expired - Fee Related JP3746306B2 (ja) | 1993-01-12 | 1994-01-10 | 負の動作抵抗の可能な半導体電子部品及びその使用方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5465001A (ja) |
EP (1) | EP0607075B1 (ja) |
JP (1) | JP3746306B2 (ja) |
DE (1) | DE69432494D1 (ja) |
FR (1) | FR2700418B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3333813B2 (ja) * | 1996-11-20 | 2002-10-15 | トヨタ自動車株式会社 | 乗員保護装置の起動制御装置 |
US6258644B1 (en) * | 1999-02-08 | 2001-07-10 | Texas Instruments Incorporated | Mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps |
US9306042B2 (en) * | 2014-02-18 | 2016-04-05 | International Business Machines Corporation | Bipolar transistor with carbon alloyed contacts |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1397789A (en) * | 1970-01-02 | 1975-06-18 | Post Office | Electrical networks |
US4032961A (en) * | 1974-10-16 | 1977-06-28 | General Electric Company | Gate modulated bipolar transistor |
US4337474A (en) * | 1978-08-31 | 1982-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
SE433907B (sv) * | 1980-05-30 | 1984-06-25 | Duni Bila Ab | Formanpassande dyna |
JPS58138078A (ja) * | 1982-02-10 | 1983-08-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS60176228A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
DE3628857A1 (de) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | Halbleitereinrichtung |
JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
JPH0244758A (ja) * | 1988-08-05 | 1990-02-14 | Koudenshi Kogyo Kenkyusho:Kk | ベース変調形バイポーラ・トランジスタ |
US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
GB8926414D0 (en) * | 1989-11-18 | 1990-01-10 | Lsi Logic Europ | Bipolar junction transistors |
-
1993
- 1993-01-12 FR FR9300197A patent/FR2700418B1/fr not_active Expired - Fee Related
-
1994
- 1994-01-07 US US08/178,574 patent/US5465001A/en not_active Expired - Lifetime
- 1994-01-10 DE DE69432494T patent/DE69432494D1/de not_active Expired - Lifetime
- 1994-01-10 JP JP01217894A patent/JP3746306B2/ja not_active Expired - Fee Related
- 1994-01-10 EP EP94400052A patent/EP0607075B1/fr not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2700418B1 (fr) | 1995-04-07 |
JP3746306B2 (ja) | 2006-02-15 |
US5465001A (en) | 1995-11-07 |
DE69432494D1 (de) | 2003-05-22 |
EP0607075A1 (fr) | 1994-07-20 |
EP0607075B1 (fr) | 2003-04-16 |
FR2700418A1 (fr) | 1994-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3489871B2 (ja) | Mosトランジスタおよびその製造方法 | |
US6445044B2 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
US6100143A (en) | Method of making a depleted poly-silicon edged MOSFET structure | |
US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
US5929483A (en) | Semiconductor device having spacer and method of making same | |
US7285830B2 (en) | Lateral bipolar junction transistor in CMOS flow | |
JPH07183501A (ja) | 二重イオン注入横方向拡散mosデバイスおよびその製造方法 | |
KR20090051213A (ko) | Soi 또는 벌크형 실리콘 중의 하나에 백게이트가 구성된접합 전계 효과 트랜지스터 | |
KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
US6180442B1 (en) | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method | |
US6020231A (en) | Method for forming LDD CMOS | |
US6440788B2 (en) | Implant sequence for multi-function semiconductor structure and method | |
US5786265A (en) | Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby | |
US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
WO1987001238A1 (en) | Fabricating a semiconductor device with buried oxide | |
US6376883B1 (en) | Bipolar transistor and capacitor | |
US6146982A (en) | Method for producing a low-impedance contact between a metallizing layer and a semiconductor material | |
US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
US4109273A (en) | Contact electrode for semiconductor component | |
KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH06283671A (ja) | 負の動作抵抗の可能な電子部品およびその製造方法 | |
KR100281397B1 (ko) | 초박형 soi 정전기방전 보호 소자의 형성 방법 | |
US5506156A (en) | Method of fabricating bipolar transistor having high speed and MOS transistor having small size | |
US5895247A (en) | Method of forming a high performance, high voltage non-epi bipolar transistor | |
KR100333356B1 (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040813 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |