DE68922231T2 - Bipolartransistor und Verfahren für seine Herstellung. - Google Patents

Bipolartransistor und Verfahren für seine Herstellung.

Info

Publication number
DE68922231T2
DE68922231T2 DE68922231T DE68922231T DE68922231T2 DE 68922231 T2 DE68922231 T2 DE 68922231T2 DE 68922231 T DE68922231 T DE 68922231T DE 68922231 T DE68922231 T DE 68922231T DE 68922231 T2 DE68922231 T2 DE 68922231T2
Authority
DE
Germany
Prior art keywords
region
layer
impurities
base
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68922231T
Other languages
English (en)
Other versions
DE68922231D1 (de
Inventor
Takayuki C O Patents Divi Gomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE68922231D1 publication Critical patent/DE68922231D1/de
Application granted granted Critical
Publication of DE68922231T2 publication Critical patent/DE68922231T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • H01L29/0826Pedestal collectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf bipolare Transistoren sowie auf Verfahren zu ihrer Herstellung.
  • Um einen schnellen und leistungsfähigen bipolaren Transistor zu erhalten, ist es notwendig, daß die Basisbreite WB schmal ist und der Basiswiderstand Rbb' einen relativ niedrigen Wert aufweist.
  • Zur Realisierung von leistungsfähigen bipolaren Transistoren ist ein Verfahren vorgeschlagen worden, das darin besteht, eine Verbindungsverunreinigungs-Diffusionszone zwischen einer i-Basiszone (Basiseigenleitungsbereich), die eine aktive Zone bildet, und einer Impfbasiszone, die durch die Diffusion von Verunreinigungen von der Basiskontaktelektrode gebildet wird, zu bilden. Ein solches Verfahren ist beispielsweise in den japanischen Patentanmeldungen Nr. 62-184 898, 62-188 025 und 62-188 026 offenbart.
  • Bei dem früher vorgeschlagenen Verfahren zur Verbindung der i-Basiszone und der Impfbasiszone durch die Verbindungsverunreinigungs-Diffusionszone kann ein Schaden im Zeitpunkt einer Ionen-Implantation entstehen, um die Verbindungsverunreinigungs-Diffusionszone zu bilden. Dieser Schaden, der durch eine Ionen-Implantation verursacht wird, unterstützt eine beschleunigte Diffusion in der aktiven Zone oder erzeugt entgegengesetzte Effekte aufgrund eines Durchbruchsausläufers. Als Folge davon kann sich die Basistiefe in Abhängigkeit von einem sich anschließenden Tempern vergrößern.
  • Die oben erwähnte japanische Patentanmeldung Nr. 62- 184 898 offenbart ein Verfahren zur Herstellung eines bipolaren Transistors, wo auf der seitlichen Seite der Basiskontaktelektrode eine Seitenwand gebildet wird und wobei ein Substratbereich entfernt wird, wobei man diese Seitenwand ausnutzt, um eine schmale Basis- und Emitterzone zu bilden. Der entgegengesetzte Effekt der Seiteninjektion des Emitters und der Basis werden jedoch vorherrschen, so daß sie sich mit dem Hochgeschwindigkeitsbetrieb des Transistors nicht vertragen.
  • Die Offenbarung der EP-A 255 882 ist dem Stand der Technik in Übereinstimmung mit Artikel 59(3) insoweit zuzurechnen, wie die gleichen Vertragsstaaten bezeichnet sind.
  • Die japanische Patentanmeldung Nr. 60-251 664 offenbart einen bipolaren Transistor, der durch ein Verfahren hergestellt wird, dessen Merkmale dem Oberbegriff des Patentanspruchs 1 ähnlich sind.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines bipolaren Transistors bereitgestellt, wobei das Verfahren die folgenden Schritte umfaßt:
  • selektives Bilden einer Bauteil-Isolationszone auf der Oberfläche eines Halbleitersubstrats eines ersten Leitfähigkeits-Typus;
  • Bilden einer Basiskontaktelektrodenschicht, die durch eine Isolierschicht bedeckt ist, die sich über eine Zone der Oberfläche des Halbleitersubstrats ausdehnt und zumindest durch die Bauteil-Isolationszone umgeben ist;
  • Einleiten, wobei die Basiskontaktelektrodenschicht als Teil einer Maske verwendet wird, von Verunreinigungen eines zweiten Leitfähigkeits-Typus über eine Öffnung in der Isolierschicht und der Basiskontaktelektrodenschicht, um eine Verbindungsverunreinigungs-Diffusionsschicht auf der Oberfläche des Halbleitersubstrats zu bilden;
  • Einleiten von Verunreinigungen des ersten Leitfähigkeits-Typus über die Öffnung in der Isolationsschicht und der Basiskontaktelektrodenschicht, um eine Diffusionsunterdrückungszone am Boden einer Zone zu bilden, in welcher eine Basiszone gebildet werden soll;
  • Bilden einer Impfbasiszone auf der Oberfläche des Halbleitersubstrats durch Diffusion von Verunreinigungen des zweiten Leitfähigkeits-Typus von der Basiskontaktelektrodenschicht;
  • Bilden einer i-Basiszone, die der Verbindungsverunreinigungs-Diffusionszone benachbart ist, auf der Oberfläche des Halbleitersubstrats; und
  • Bilden einer Emitterzone in der i-Basiszone; dadurch gekennzeichnet, daß eine Pufferschicht über der Öffnung in der Basiskontaktelektrodenschicht gebildet wird, wobei die Verunreinigungen zum Bilden der Verbindungsverunreinigungs-Diffusionsschicht und der Diffusionsunterdrückungszone über die Pufferschicht eingeleitet werden, und daß die i-Basiszone und die Emitterzone durch Diffusion von Verunreinigungen von der polykristallinen Siliziumschicht über die Öffnung in der Isolationsschicht gebildet werden, die die Basiskontaktelektrodenschicht bedeckt, wobei die polykristalline Siliziumschicht auf einer Seitenwand gebildet wird, die auf der seitlichen Seite der Öffnung in der Basiskontaktelektrodenschicht und der Isolationsschicht gebildet wird.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung, die später ausführlicher beschrieben wird, stellt ein Verfahren zur Herstellung eines bipolaren Transistors bereit, wo die Tiefe der Basis zum Kollektorübergang flach gemacht ist, um eine hohe Leistung des Bauteils trotz der Tatsache zu realisieren, daß die Verbindungsverunreinigungs-Diffusionszone gebildet ist, um die i-Basiszone und die Impfbasiszone zu verbinden.
  • Nach einer bevorzugten Ausführungsform ist eine Bauteil-Isolationszone selektiv ausgebildet, die auf dem Halbleitersubstrat gebildet ist, und zwar in Form einer flachen Platte. Die Basiszone, die auf der Oberfläche einer Zone gebildet ist, die von der Bauteil-Isolationszone des Halbleitersubstrats umgeben ist, besteht aus einer Impfbasiszone, die durch Diffusion von der Basiskontaktelektrode gebildet ist, wobei eine i-Basiszone als aktive Zone und eine Verbindungsverunreinigungs-Diffusionszone zum Verbinden dieser Bereiche wirkt. Die Emitterzone ist in der i-Basiszone gebildet. Eine Diffusionsunterdrückungszone ist in der Nähe des Übergangs zwischen der Basiszone und dem Bereich des Halbleitersubstrats gebildet, der als Kollektor dient. Diese Diffusionsunterdrückungszone hat eine Leitfähigkeit, die entgegengesetzt zur Basiszone ist.
  • Die Impfbasiszone ist durch Diffusion von Verunreinigungen von der Basiskontaktelektrodenschicht gebildet, die sich zur Zone des Halbleitersubstrats erstreckt, die durch die Bauteil-Isolationszone umgeben ist, und die Emitterzone ist in der i-Basiszone gebildet. Die i-Basiszone und die Emitterzone sind durch Diffusion von Verunreinigungen von einer polykristallinen Siliziumschicht über eine Öffnung in der Basiskontaktelektrodenschicht und in einer Isolationsschicht gebildet, die die Basiskontaktelektrodenschicht bedeckt. Die polykristalline Siliziumschicht ist auf einer Seitenwand gebildet, die auf der seitlichen Seite der Öffnung gebildet ist. Das Verfahren weist die Schritte zum Einführen von Verunreinigungen einer zweiten Leitfähigkeitsart auf, um die Verbindungsverunreinigungs-Diffusionszone so zu bilden, daß sie an die Impfbasiszone und die i-Basiszone angrenzt, sowie zum Einführen von Verunreinigungen der ersten Leitfähigkeitsart in der Nähe des Bodens der Verbindungsverunreinigungs-Diffusionszone, um die Diffusionsunterdrückungszone zu bilden. Die Verunreinigungen zum Bilden der Verbindungsverunreinigungs-Diffusionszone und die Diffusionsunterdrückungszone werden über eine Pufferschicht eingeleitet, die über der Öffnung in der Basiskontaktelektrodenschicht gebildet ist.
  • Die Erfindung wird nun durch ein Ausführungsbeispiel unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, wobei gleiche Teile mit den gleichen Bezugszeichen versehen sind, und bei denen:
  • Fig. 1 eine Querschnittsansicht ist, die einen bipolaren Transistor nach einer Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 2 eine vergrößerte Querschnittsansicht eines Teils des in Fig. 1 gezeigten Transistors ist;
  • Fig. 3 ein Diagramm ist, das die Verteilung der Konzentration von Verunreinigungen auf einem Schnitt entlang einer Linie III-III in Fig. 2 zeigt;
  • Fig. 4 ein Diagramm ist, das die Verteilung der Konzentration von Verunreinigungen auf einem Schnitt entlang einer Linie IV-IV in Fig. 2 zeigt;
  • Fig. 5 ein Diagramm ist, das die Verteilung der Konzentration von Verunreinigungen auf einem Schnitt entlang einer Linie V-V in Fig. 2 zeigt; und
  • Fig. 6a bis 6d Querschnittsansichten sind, die die verschiedenen Schritte eines Verfahrens zur Herstellung eines bipolaren Transistors nach der vorliegenden Erfindung zeigen.
  • Fig. 1 zeigt den allgemeinen Aufbau eines bipolaren NPN-Transistors nach einer Ausführungsform der vorliegenden Erfindung. Auf einem P-Siliziumsubstrat 1 sind eine vergrabene N&spplus; - Schicht 2 und eine P&spplus; - Kanalpufferschicht 3 gebildet, auf deren Oberfläche eine N-Epitaxialschicht 4 aufgebracht ist. Ein Feldoxidschicht 5 ist auf der N-Epitaxialschicht 4 für eine Isolation des Bauteils gebildet. Ein Teil des oberen Teils der Epitaxialschicht 4, das von der Feldoxidschicht 5 umgeben ist, liegt einer polykristallinen Siliziumschicht 6 gegenüber, die von einer Zwischenisolationsschicht 7 bedeckt ist. Diese polykristalline Siliziumschicht 6 enthält Verunreinigungen und wird als Basiskontaktelektrode verwendet. Die polykristalline Siliziumschicht 6 dient weiter als Diffusionsguelle der Verunreinigungen für eine Impfbasiszone 11, die innerhalb der Epitaxialschicht 4 gebildet ist. Die polykristalline Siliziumschicht 6 auf der Epitaxialschicht 4 weist teilweise eine Öffnung auf. Eine Seitenwand 8, die gebildet wird, wenn die Oxidschicht 5, die wiederum durch ein chemisches Aufdämpfen (CVD) gebildet wird, weggeätzt wird, ist auf der seitlichen Seite der Öffnung angeordnet. Auf der oberen Oberfläche der Epitaxialschicht 4 und der Seitenwand 8 ist eine dünne polykristalline Siliziumschicht 9 aufgebracht, auf deren Oberfläche eine Emitterelektrode 20E gebildet ist.
  • Der Teil der Epitaxialschicht 4, der benachbart zur Öffnung ausgebildet ist, wird nun unter Bezugnahme auf Fig. 2 beschrieben. Die Impfbasiszone 11, die eine P&spplus; -Verunreinigungs-Diffusionszone ist, ist durch Diffusion von der Oberfläche der polykristallinen Siliziumschicht 6 gebildet, die die Epitaxialschicht 4 kontaktiert. Diese Impfbasiszone 11 ist mit einer i-Basiszone 12 verbunden, die eine P-Verunreinigungs-Diffusionszone ist, über eine Verbindungsverunreinigungs-Diffusionszone 13, die wiederum eine P-Verunreinigungs-Diffusionszone ist. Die Verbindungsverunreinigungs-Diffusionszone 13 ist entlang der äußeren ebenen Oberfläche der Epitaxialschicht 4 von der Nähe des Endes der polykristallinen siliziumschicht 6 gebildet und ist mit dem Impfbasisbereich 11 in einer Position unter der Seitenwand 8 überlappend verbunden. Die i-Basiszone 12 ist durch Diffusion von Verunreinigungen von der dünnen polykristallinen Siliziumschicht 9 gebildet, die auf der externen ebenen Oberfläche und auf der Seitenwand 8 gebildet ist, und sie ist überlappend im aktiven Bereich mit der Verbindungsverunreinigungs-Diffusionszone 13 verbunden. Eine Emitterschicht 14, die eine N&spplus; - Halbleiterzone ist, ist auf dem Teil der Epitaxialschicht 4 gebildet, der auf einer Oberfläche der i-Basiszone 12 auf der unteren Seite der polykristallinen Siliziumschicht 9 liegt. Diese Emitterzone 14 ist beispielsweise durch die Diffusion von Verunreinigungen von der polykristallinen Siliziumschicht 9 gebildet. Auf der unteren Seite der Verbindungsverunreinigungs-Diffusionszone 13 ist eine Diffusionsunterdrückungszone 15 gebildet, um den Anstieg der Tiefe des Übergangs des Verbindungsverunreinigungs-Diffusionszone 13 zu unterdrücken. Das heißt, aufgrund der Anwesenheit der Diffusionsunterdrückungszone 15, die in der Nähe des Übergangs zwischen dem Verbindungsverunreinigungs-Diffusionszone 13 und der N-Epitaxialzone 4 durch Einleiten von N-Verunreinigungen gebildet ist, kann der Übergang der Verbindungsverunreinigungs-Diffusionszone 13, die die Diffusionszone der P-Verunreinigungen ist, mit einer flachen Tiefe beibehalten werden.
  • Fig. 3, 4 und 5 zeigen die Verteilung der Konzentration der Verunreinigungen auf den Schnitten entlang der Linien III-III, IV-IV und V-V in Fig. 2. Die Ordinate stellt die Konzentration der Verunreinigungen in einem logarithmischen Maßstab dar, und die Abszisse stellt die Tiefe dar.
  • Fig. 3 zeigt die Verunreinigungskonzentration auf dem Schnitt entlang der Linie III-III. Die Verteilung der Konzentration der Verunreinigungen über der Oberfläche der Epitaxialschicht 4 ist die Konzentration der Verunreinigungen N1 der polykristallinen Siliziumschicht 6. Da die Impfbasiszone 11 durch Diffusion von Verunreinigungen von der polykristallinen Siliziumschicht 6 gebildet ist, ist die Verunreinigungszone N2 gleich der der Zone N1 in der Nähe der Oberfläche, und die Konzentration der Verunreinigungen N2 nimmt allmählich ab, bis der Übergang J1 erreicht wird. Vom Übergang J1 an ist die Konzentration gleich der Konzentration der Verunreinigungen N3 der N-Epitaxialschicht 4.
  • Fig. 4 zeigt die Verunreinigungskonzentration auf dem Schnitt entlang der Linie IV-IV. Die Verunreinigungs-Diffusionszone 13 erstreckt sich von der Oberfläche der Epitaxialschicht 4, wobei sich die Konzentration der Verunreinigung N4 allmählich in Richtung auf den Übergang J2 vermindert. Die darunterliegende Zone der Oberfläche ist die Epitaxialschicht 4, wo die Verteilung der Konzentration der N-Verunreinigungen N6 vorherrscht. Die Verunreinigungen werden in der Nähe des Übergangs J2 bis zu einer Verunreinigungskonzentration N5 eingeleitet, um die Diffusionsunterdrückungszone 15 zu bilden. Damit muß die Tiefe des Übergangs J2 nicht beispielsweise durch thermische Bearbeitung vergrößert werden.
  • Fig. 5 zeigt die Verunreinigungskonzentration auf dem Schnitt entlang der Linie V-V. Die Verteilung der Verunreinigungen über der Oberfläche der Epitaxialschicht 4 ist die Konzentration von Verunreinigungen N7 der polykristallinen Siliziumschicht 9 einer reduzierten Dicke. Die Emitterzone 14 unmittelbar unter der Oberfläche hat eine vergleichbare Konzentration von Verunreinigungen N8, die allmählich in Richtung auf den Übergang J3 abnimint. Die Verteilung von Verunreinigungen N9 der i-Basiszone 12 herrscht vom Übergang J3 bis zum Übergang J4. Von der unteren Seite des Übergangs J4 der i-Basiszone 12 herrscht die Verteilung der Konzentration von den Verunreinigungen N12 der Epitaxialschicht 4. Auf dem Schnitt entlang der Linie V-V existiert, wie durch die dortigen gebrochenen Linien gezeigt ist, die Konzentrationsverteilung von Verunreinigungen N10 der Verbindungsverunreinigungs-Diffusionszone 13 (entsprechend der Konzentration der Verunreinigungen N4, die in Fig. 4 zeigt ist) und die Verteilung der Konzentration der Verunreinigungen N11 zur Erzeugung der Diffusionsunterdrückungszone 15 (entsprechend der Konzentration von Verunreinigungen N5 in Fig. 4). Auf diese Weise kann eine Verbindung zur i-Basiszone 12 tatsächlich über die Verbindungsverunreinigungs-Diffusionszone 13 realisiert werden.
  • Wegen der Funktion der Konzentration von Verunreinigungen N11 ist es möglich, den bipolaren Transistor zu verbessern, ohne den Nachteil, der durch die Tiefe des sich vergrößernden Übergangs J4 verursacht werden würde.
  • Bei den oben beschriebenen bipolaren Transistor muß die Basisbreite WB nicht vergrößert werden. Die Arbeitsgeschwindigkeit des Bauteils kann in dem Maß gesteigert werden, wie die Tiefe des Übergangs J4 daran gehindert werden kann, daß sie ansteigt, und zwar aufgrund der Funktion der Diffusionsunterdrückungszone 15. Insoweit die Tiefe des Übergangs flach gemacht werden kann ist es nicht notwendig, die Oberfläche der Epitaxialschicht 4 zu entfernen, um die Emitterund die Basiszone bereitzustellen. Somit ist es möglich, die Wirkungen einer Seiteninjektion zu unterdrücken.
  • Weiter kann der Kirk-Effekt aufgrund der Tatsache unterdrückt werden, daß die Konzentration N5 von Verunreinigungen, die durch Bilden der Diffusionsunterdrückungszone 15 eingeführt werden, so eingestellt wird, daß sie höher als die Konzentration der Verunreinigungen der N-Epitaxialschicht 4 ist. Ein bipolarer Transistor mit einem niedrigen Verbrauch und ein bipolarer Transistor einer hohen Geschwindigkeit kann wahlweise durch Steuern der Konzentrationen der Verunreinigungen N5 und N11 hergestellt werden.
  • Es sei angemerkt, daß die vergrabene Schicht 2 in Fig. l über die Kollektorzone 21 der Kollektorelektrode 20C benachbart ist. Die polykristalline Siliziuinschicht 6, die die Basiskontaktelektrode bildet, ist der Basiselektrode 20B benachbart, die über einem Teil der Zwischenisolationsschicht 7 vorgesehen ist.
  • Die vorliegende Erfindung kann für PNP-Transistoren wie auch für NPN-Transistoren der oben beschriebenen Ausführungsform verwendet werden.
  • Es wird nun ein Verfahren zur Herstellung des bipolaren Transistors unter Bezugnahme auf die in Fig. 6a bis 6d gezeigten Herstellungsschritte beschrieben.
  • Betrachtet man nun Fig. 6a, so ist dort eine Epitaxialschicht 34 auf einem P-Siliziumsubstrat 31 aufgebracht, auf dem eine vergrabene N&spplus; - Schicht 32 und eine Kanalpufferzone 33 vorher gebildet sind, und eine Feldoxidschicht 35, die als Zone für eine Isolation des Bauteils dient, ist auf der Epitaxialschicht 34 durch ein selektives Oxidationsverfahren gebildet. Über der Epitaxialschicht 34, die von der Feldoxidschicht 35 umgeben ist, ist die polykristalline Siliziumschicht 36 gebildet, die selektiv gebildet ist und der externen ebenen Oberfläche der Epitaxialschicht 34 gegenüberliegt; die polykristalline Siliziumschicht 34 weist teilweise eine Öffnung 38 auf und sie ist durch die Zwischenisolationsschicht 37 bedeckt. Eine dünne Oxidschicht 39, die als Pufferschicht wirkt, ist in der Öffnung 38 gebildet.
  • Nachdem die Oxidschicht 39 auf diese Art gebildet ist, wird eine Ionen-Iinplantation durchgeführt, um eine Verbindung zur Verunreinigungsdiffusionszone herzustellen. Für diese Ionen-Implantation wird ein Dotiermittel, beispielsweise B&spplus; oder BF&sub2;&spplus; verwendet. Eine Ionen-Implantation in einer Zone 40 in der Nachbarschaft der externen ebenen Oberfläche der Epitaxialschicht 34 wird in einer Weise durchgeführt, daß ein Anstieg der Tiefe der Basiszone vermieden wird. Es sei angemerkt, daß Verunreinigungen nicht in die Zone unter der Zone der polykristallinen Siliziumschicht 36 eingeführt werden, damit die Schicht 36 als Maske wirken kann.
  • Von der gleichen Öffnung 38 aus wird eine Ionen-Implantation durchgeführt, um eine Diffusionsunterdrückungszone durch die Oxidschicht 39 zu bilden. Diese Ionen-Implantation wird durchgeführt, wobei Verunreinigungen, beispielsweise P&spplus; in einer Weise verwendet werden, daß die Verunreinigungen in einer tieferen Zone 41 dotiert werden als in dem Fall der Ionen-Implantation, die bei der Bildung der Verbindungsverunreinigungs-Diffusionszone angestrebt wird. Der Kirk-Effekt kann unterdrückt werden, wenn man die Konzentration der Verunreinigungen wirksam vergrößert, die bei der Ionen-Implantation vorhanden sind. Der bipolare Transistor mit dem niedrigen Verbrauch und der bipolare Transistor mit der hohen Geschwindigkeit kann selektiv durch Steuern der Konzentration der Verunreinigungen, die bei der Ionen-Implantation vorhanden sind, hergestellt werden.
  • Wie in Fig. 6b gezeigt ist, wird dann eine dicke Oxidschicht 43 auf der Gesamtoberfläche beispielsweise durch ein chemisches Aufdampfverfahren gebildet. Die Öffnung 38, die mit der dünnen Oxidschicht 39 an ihrem Boden vorgesehen ist, ist weiter durch die dicke Oxidschicht 43 bedeckt.
  • Es wird dann eine thermische Behandlung durchgeführt, damit Verunreinigungen aus der polykristallinen Siliziumschicht 36 diffundieren, die als Basiskontaktelektrode wirkt, um eine Impfbasiszone 51 zu bilden. Die in die Zone 40 dotierten Verunreinigungen werden thermisch behandelt, um eine Verbindungsverunreinigungs-Diffusionszone 53 in der Nähe der externen ebenen Oberfläche der Epitaxialschicht 34 am Boden der Öffnung 38 zu bilden. Die Verunreinigungen der Zone 41 werden ebenfalls aktiviert, um eine Diffusionsunterdrückungszone 55 in der Nähe des Übergangs zur Verbindungsverunreinigungs-Diffusionszone zu bilden.
  • Die dicke Oxidschicht 43, die vorher als Kühlkappe wirkte, wird nun weggeätzt, wie in Fig. 6c gezeigt ist, und so beeinflußt, daß sie auf der Seite der Öffnung 38 als Seitenwandteil 44 verbleibt. In diesem Zeitpunkt wird die Oxidschicht 39 innerhalb der Öffnung 38 ebenfalls entfernt.
  • Eine dünne polykristalline Siliziumschicht 45 ist auf der Gesamtoberfläche gebildet. Diese polykristalline Siliziumschicht 45 erstreckt sich in der oberen Oberfläche der Zwischenisolierschicht 37, um den Seitenwandteil 44 zu bedecken, und von dem Seitenwandteil 44, um die äußere ebene Oberfläche zu überdecken, auf welcher die Verbindungsverunreinigungs- Diffusionsschicht 53 gebildet ist.
  • Dann wird wie in Fig. 6c gezeigt eine Ionen-Implantation auf der Gesamtoberfläche durchgeführt. Durch diese Ionen-Implantation werden Verunreinigungen in die polykristalline Siliziumschicht 45 eingeleitet. Die eingeleiteten Verunreinigungen sind B&spplus; oder BF&sub2;&spplus;, und eine i-Basiszone 52 wird durch diese Verunreinigungen in der oberen Oberfläche der Epitaxialschicht 34 gebildet, so daß sie der Verbindungsverunreinigungs-Diffusionszone 53 benachbart ist. Es sei angemerkt, daß der Seitenwandteil 44 als Maske für die Ionen- Implantation und die Diffusion von Verunreinigungen wirken kann.
  • Es wird dann eine Kühlung durchgeführt, um die i-Basiszone 52 zu bilden. Es sei angemerkt, daß die i-Basiszone 52 durch Diffusion von Verunreinigungen aus der polykristallinen Siliziumschicht 40 gebildet wird und es keinen entgegengesetzten Effekt gibt, der durch die Ionen-Implantation verursacht wird, wie beispielsweise durch einen Durchbruchsausläufer. Der Bereich, in welchem die i-Basiszone 52 gebildet wird, überlappt die Verbindungsverunreinigungs-Diffusionszone 53, und die Diffusionsunterdrückungszone 55 ist auf dem oberen Teil der Verbindungsverunreinigungs-Diffusionsschicht 53 gebildet, so daß die Basisbreite WB der i-Basiszone 52 vermindert werden kann.
  • Es wird wieder eine Ionen-Implantation in Richtung auf die polykristalline Siliziumschicht 45 durchgeführt. Die Verunreinigungen, die bei dieser Ionen-Implantation eingeführt werden, können beispielsweise As&spplus; sein, und die Emitterzone 54 wird durch Diffusion dieser Verunreinigungen aus der polykristallinen Siliziumschicht 45 durch thermische Behandlung gebildet. Somit wird der bipolare Transistor, der in Fig. 6d gezeigt ist, dadurch erhalten.
  • Ein bipolarer Transistor, der die oben beschriebene Diffusionsunterdrückungszone 55 aufweist, kann durch die oben beschriebenen Verfahrensschritte erhalten werden. Bei einem derartigen bipolaren Transistor wird ein niedriger Basiswiderstand Rbb' durch die Verbindungsverunreinigungs-Diffusionszone 53 realisiert, wobei entgegengesetzte Wirkungen beispielsweise eine Störungen bezüglich der Spannungsfestigkeit des Emitters zum Basiswiderstand Rbb' oder VBE-Anpassungseigenschaften oder einer Verminderung bezüglich fT vermieden werden. Weiter kann durch die Diffusionsunterdrückungszone 55 ein Anstieg in der Basisbreite WB vermieden werden. Weiter ist es durch Steuerung der Konzentration der Verunreinigung möglich, um den Kirk-Effekt zu unterdrücken, oder um Bauteile herzustellen, die einen niedrigen Verbrauch oder eine hohe Geschwindigkeit aufweisen.
  • Es sei angemerkt, daß das obige Verfahren zur Herstellung von NPN-bipolaren Transistoren in ähnlicher Weise für die Herstellung von PNP-bipolaren Transistoren verwendet werden kann.

Claims (3)

1. Verfahren zur Herstellung eines bipolaren Transistors, wobei das Verfahren die folgenden Schritte aufweist:
selektives Bilden einer Bauteil-Isolationszone (35) auf der Oberfläche eines Halbleitersubstrats (31, 32, 34) eines ersten Leitfähigkeits-Typus;
Bilden einer Basiskontaktelektrodenschicht (36), die durch eine Isolierschicht (37) bedeckt ist, die sich über eine Zone der Oberfläche des Halbleitersubstrats (31, 32, 34) ausdehnt und zumindest durch die Bauteil-Isolationszone (35) umgeben ist;
Einleiten, wobei die Basiskontaktelektrodenschicht (36) als Teil einer Maske verwendet wird, von Verunreinigungen eines zweiten Leitfähigkeits-Typus über eine Öffnung in der Isolierschicht (37) und der Basiskontaktelektrodenschicht (36), um eine Verbindungsverunreinigungs-Diffusionsschicht (53) auf der Oberfläche des Halbleitersubstrats (31, 32, 34) zu bilden;
Einleiten von Verunreinigungen des ersten Leitfähigkeits-Typus über die Öffnung in der Isolationsschicht (37) und der Basiskontaktelektrodenschicht (36), um eine Diffusionsunterdrückungszone (55) am Boden einer Zone zu bilden, in welcher eine Basiszone gebildet werden soll;
Bilden einer Impfbasiszone (5l) auf der Oberfläche des Halbleitersubstrats (31, 32, 34) durch Diffusion von Verunreinigungen des zweiten Leitfähigkeits-Typus von der Basiskontaktelektrodenschicht (36);
Bilden einer i-Basiszone (52), die der Verbindungsverunreinigungs-Diffusionszone (53) benachbart ist, auf der Oberfläche des Halbleitersubstrats (31, 32, 34); und
Bilden einer Emitterzone (54) in der i-Basiszone (52);
dadurch gekennzeichnet, daß eine Pufferschicht (39) über der Öffnung in der Basiskontaktelektrodenschicht (36) gebildet wird, wobei die Verunreinigungen zum Bilden der Verbindungsverunreinigungs-Diffusionsschicht (53) und der Diffusionsunterdrückungszone (55) über die Pufferschicht (39) eingeleitet werden, und daß die i-Basiszane (52) und die Emitterzone (54) durch Diffusion von Verunreinigungen von der polykristallinen Siliziumschicht (45) über die Öffnung in der Isolationsschicht (37) gebildet werden, die die Basiskontaktelektrodenschicht (36) bedeckt, wobei die polykristalline Siliziumschicht (45) auf einer Seitenwand (44) gebildet wird, die auf der seitlichen Seite der Öffnung in der Basiskontaktelektrodenschicht (36) und der Isolationsschicht (37) gebildet wird.
2. Verfahren nach Anspruch 1, wobei das Halbleitersubstrat (31, 32, 34) des ersten Leitfähigkeits-Typus durch Bereitstellen einer vergrabenen Schicht (32) des ersten Leitfähigkeits-Typus auf einem Siliziumsubstrat (31) des zweiten Leitfähigkeits-Typus gebildet wird und eine Epitaxialschicht (34) des ersten Leitfähigkeits-Typus auf der vergrabenen Schicht (32) gebildet wird.
3. Verfahren nach Anspruch 2, wobei die Tiefe des Übergangs zwischen der i-Basiszone (52) und der Epitaxialschicht (34) eine Spitzenkonzentration von Verunreinigungen in der Diffusionsunterdrückungszone (55) aufweist.
DE68922231T 1988-02-16 1989-02-15 Bipolartransistor und Verfahren für seine Herstellung. Expired - Lifetime DE68922231T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63033686A JP2623635B2 (ja) 1988-02-16 1988-02-16 バイポーラトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
DE68922231D1 DE68922231D1 (de) 1995-05-24
DE68922231T2 true DE68922231T2 (de) 1995-08-31

Family

ID=12393312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68922231T Expired - Lifetime DE68922231T2 (de) 1988-02-16 1989-02-15 Bipolartransistor und Verfahren für seine Herstellung.

Country Status (5)

Country Link
US (1) US4994881A (de)
EP (1) EP0329401B1 (de)
JP (1) JP2623635B2 (de)
KR (1) KR0134887B1 (de)
DE (1) DE68922231T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748420B2 (ja) * 1988-08-12 1998-05-06 ソニー株式会社 バイポーラトランジスタ及びその製造方法
IT1230895B (it) * 1989-06-22 1991-11-08 Sgs Thomson Microelectronics Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta.
JPH03138946A (ja) * 1989-10-24 1991-06-13 Sony Corp 半導体装置
DE69032597T2 (de) * 1990-02-20 1999-03-25 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Bipolartransistor mit Heteroübergang
KR920007211A (ko) * 1990-09-06 1992-04-28 김광호 고속 바이폴라 트랜지스터 및 그의 제조방법
US5204277A (en) * 1992-02-03 1993-04-20 Motorola, Inc. Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
JPH0831841A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置及びその製造方法
US6808999B2 (en) * 1994-09-26 2004-10-26 Sony Corporation Method of making a bipolar transistor having a reduced base transit time
US7199447B2 (en) * 1995-08-25 2007-04-03 Micron Technology, Inc. Angled implant to improve high current operation of bipolar transistors
US5719082A (en) * 1995-08-25 1998-02-17 Micron Technology, Inc. Angled implant to improve high current operation of bipolar transistors
JP2000252294A (ja) 1999-03-01 2000-09-14 Nec Corp 半導体装置及びその製造方法
US6838350B2 (en) * 2003-04-25 2005-01-04 Micrel, Inc. Triply implanted complementary bipolar transistors
CN112151532B (zh) * 2020-09-07 2022-10-25 杰华特微电子股份有限公司 用于静电防护的半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
JPS60251664A (ja) * 1984-05-28 1985-12-12 Sony Corp 半導体装置の製造方法
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
JPS6218763A (ja) * 1985-07-18 1987-01-27 Sanyo Electric Co Ltd バイポ−ラトランジスタ
US4755476A (en) * 1985-12-17 1988-07-05 Siemens Aktiengesellschaft Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance
IT1188309B (it) * 1986-01-24 1988-01-07 Sgs Microelettrica Spa Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione
CA1298921C (en) * 1986-07-02 1992-04-14 Madhukar B. Vora Bipolar transistor with polysilicon stringer base contact

Also Published As

Publication number Publication date
KR890013746A (ko) 1989-09-25
JPH01208864A (ja) 1989-08-22
DE68922231D1 (de) 1995-05-24
JP2623635B2 (ja) 1997-06-25
KR0134887B1 (ko) 1998-04-18
EP0329401A3 (en) 1990-02-21
EP0329401B1 (de) 1995-04-19
EP0329401A2 (de) 1989-08-23
US4994881A (en) 1991-02-19

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE68928482T2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69026460T2 (de) Ein Bi-CMOS-Verfahren
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE68922231T2 (de) Bipolartransistor und Verfahren für seine Herstellung.
DE2916364C2 (de)
DE68904672T2 (de) Halbleiteranordnung, deren struktur die wirkung des parasitischen transistors erschwert und verfahren zur herstellung.
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE2849373C2 (de)
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE69508493T2 (de) Methode zur maskierung zur verwendung in einem salizid-verfahren
DE69229927T2 (de) Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
DE3851991T2 (de) Bipolartransistoren.
CH665308A5 (de) Verfahren zur herstellung einer halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition