JP6470480B1 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP6470480B1 JP6470480B1 JP2018545232A JP2018545232A JP6470480B1 JP 6470480 B1 JP6470480 B1 JP 6470480B1 JP 2018545232 A JP2018545232 A JP 2018545232A JP 2018545232 A JP2018545232 A JP 2018545232A JP 6470480 B1 JP6470480 B1 JP 6470480B1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- field effect
- supply layer
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 48
- 229910002704 AlGaN Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 60
- 238000000034 method Methods 0.000 description 29
- 230000005684 electric field Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
この理由としては、GaN系HEMTにおいては、ウェハプロセス工程におけるウェット処理、あるいはドライ処理の影響を受けゲートリーク電流が大きく変動する事例、あるいは半導体エピ層表面を保護する絶縁膜の影響を受けゲートリーク電流が大きく変動する事例が既に数多く報告されていることから、半導体エピ層表面が敏感であることが大きな要因になっていると考えられる。
電子供給層の面上に形成されたゲート電極、ソース電極、ドレイン電極を有する電界効果型トランジスタであって、
圧縮応力を有する、前記電子供給層の表面に形成された第1の絶縁膜、および引張応力を有する、当該第1の絶縁膜の表面に形成した第2の絶縁膜、を持ち、前記電子供給層を被覆する絶縁膜と、
当該絶縁膜中の前記ゲート電極を形成する領域に形成され、前記電子供給層と一面で接する台形四角柱状輪郭面を有する前記絶縁膜の開口部と、
を備え、
前記ゲート電極は、前記開口部により前記電子供給層が露出した領域で当該電子供給層とショットキー接合され、
前記絶縁膜は、前記開口部の台形四角柱状輪郭面、および前記電子供給層と接する面とは逆の表面で、前記ゲート電極と接しているとともに、
前記開口部の台形四角柱状輪郭面の断面形状は、前記電子供給層の表面に対する傾斜角度が25度から75度の範囲に設定されていることを特徴とするものである。
電界効果型トランジスタを構成する各層の状態、あるいは表面を保護する絶縁膜の膜質に影響されることなく、ゲートリーク電流を一律に低減できる電界効果型トランジスタが得られる。
具体的には半導体表面(後述する図1に示す電子供給層の表面と言い換えられる)直上に形成した絶縁膜の残留応力を圧縮応力(残留応力値が−1GPa)、残留応力無し、引張応力(残留応力値が+1GPa)の範囲に設定し、GaN系HEMTのゲート電極部の構造として現在広く採用されている、当該絶縁膜の開口部の内部、及び、前記絶縁膜上に乗り上げるように形成したゲート電極構造を用い、開口部の断面形状が長方形の場合(絶縁膜の開口部が直方体状輪郭面を持つ場合で、前記半導体表面に対して直交する断面の輪郭線が前記半導体表面と直交する場合)と、開口部の断面形状が、上底が下底より大きい台形の場合(絶縁膜の開口部が台形四角柱状輪郭面を持つ場合で、前記半導体表面に対して直交する断面の輪郭線が前記半導体表面に対して傾斜している場合)で、かつ半導体表面に対して交わる2つの直線の前記半導体表面との傾斜角度を共に45度とした場合のゲートリーク電流値がどのような依存性を示すかを計算した。
実施の形態1.
以下、実施の形態1による電界効果型トランジスタについて、図1をもとにして説明する。図1において、GaN系HEMTに用いられる半導体基板101としては、主としてSiC基板、GaN基板、Si基板、サファイア基板などが挙げられる。この半導体基板101上には成長したチャネル層102が形成され、GaN系HEMTに用いられるチャネル層としてはGaN層が代表的である。チャネル層102上には成長した電子供給層103が形成されており、GaN系HEMTに用いられる電子供給層としてはAlGaN層が代表的である。Al組成と膜厚を調整し、2×1012/cm2〜4×1013/cm2の範囲で製品の目標性能に適するシートキャリア濃度Nsを得る。なお、AlGaN層上にGaNキャップ層と呼ばれる半導体表面を安定化させる層を形成する場合がある。
まず、実験には、絶縁膜106には、−2GPaの圧縮応力を有するSiN膜を用いた。プラズマCVD法によって形成されるSiN膜は、−400MPaの圧縮応力から400MPaの引張応力の範囲が、一般的な調整の範囲である。
なお、引張応力を有する第2の絶縁膜207は、プラズマCVDによって形成し、応力値は130MPaを得た。ここで、第1の絶縁膜206の圧縮応力は−2GPaである。図2の丸の破線で囲んだテーパー形状の開口部211の傾斜角度は60度である。
先に記した図1における絶縁膜106の領域に対して、図2に示すように、電子供給層203の直上には、圧縮応力を有する絶縁膜である第1の絶縁膜206と、この第1の絶縁膜206の上には引張応力を有する絶縁膜である第2の絶縁膜207との2層に分けて積層して形成したゲート構造の形態が考えられる。なお、第1の絶縁膜206は、例えば、GaN層で構成されたチャネル層202、AlGaN層で構成された電子供給層203が、順に積層された後に、積層されることになる。
電界効果トランジスタを設計あるいは製造する上では、第1の絶縁膜206、第2の絶縁膜207以外の絶縁膜を形成することが多いが(例えば、ゲート電極208の表面を保護するための絶縁保護膜209は多くの場合、長期信頼性を確保する観点から形成される。すなわち、図2に示すように、ゲート電極208、および第2の絶縁膜207は、いずれも絶縁保護膜209により、その表面を覆われて保護されている)、トランジスタを保護する絶縁膜の総厚によって決まる応力を所定の範囲に制御するために引張応力の膜を当該工程で使用しなければならない場合などに、本実施の形態の2層積層構造の絶縁膜を使用することが考えられる。
先に既に記したが、図3に示す、図1における絶縁膜106の領域に対し、電子供給層303の直上には引張応力を有する第1の絶縁膜307と、この第1の絶縁膜307の上には圧縮応力を有する第2の絶縁膜306との2層に分けて積層して形成したゲート構造の形態が考えられる。なお、図中、第1の絶縁膜307は、例えば、GaN層で構成されたチャネル層302、AlGaN層で構成された電子供給層303が、順に積層された後に、積層されることになる。また、第2の絶縁膜306およびゲート電極308は、絶縁保護膜309により、それらの表面が覆われて保護されている。
GaN系 HEMTの性能あるいは信頼性は半導体表面の状態、あるいは表面を保護する絶縁膜の膜質の影響を強く受けることは既に述べてきた。さらには、膜の種類、膜厚、膜形成のプロセスなどによって決まる制約により、引張応力を有する絶縁膜のほうを半導体表面側に採用しなければならない場合が考えられる。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Claims (6)
- 電子供給層の面上に形成されたゲート電極、ソース電極、ドレイン電極を有する電界効果型トランジスタであって、
圧縮応力を有する、前記電子供給層の表面に形成された第1の絶縁膜、および、引張応力を有する、当該第1の絶縁膜の表面に形成した第2の絶縁膜、を持ち、前記電子供給層を被覆する絶縁膜と、
当該絶縁膜中の前記ゲート電極を形成する領域に形成され、前記電子供給層と一面で接する台形四角柱状輪郭面を有する前記絶縁膜の開口部と、
を備え、
前記ゲート電極は、前記開口部により前記電子供給層が露出した領域で当該電子供給層とショットキー接合され、
前記絶縁膜は、前記開口部の台形四角柱状輪郭面、および前記電子供給層と接する面とは逆の表面で、前記ゲート電極と接しているとともに、
前記開口部の台形四角柱状輪郭面の断面形状は、前記電子供給層の表面に対する傾斜角度が25度から75度の範囲に設定されていることを特徴とする電界効果型トランジスタ。 - 前記第1の絶縁膜の圧縮応力は−3GPaから−0.5GPaの範囲に設定されていることを特徴とする請求項1に記載の電界効果型トランジスタ。
- 前記絶縁膜は窒化シリコン膜であることを特徴とする請求項1または請求項2に記載の電界効果型トランジスタ。
- 前記電子供給層は、SiC、GaN、あるいはサファイアでできた半導体基板上に形成されたチャネル層上に形成されていることを特徴とする請求項1から3のいずれか1項に記載の電界効果型トランジスタ。
- GaN系の高電子移動度トランジスタであることを特徴とする請求項1から4のいずれか1項に記載の電界効果型トランジスタ。
- 前記GaN系の高電子移動度トランジスタは、AlGaN/GaN高電子移動度トランジスタであることを特徴とする請求項5に記載の電界効果型トランジスタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/015522 WO2019198226A1 (ja) | 2018-04-13 | 2018-04-13 | 電界効果型トランジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019005729A Division JP6752304B2 (ja) | 2019-01-17 | 2019-01-17 | 電界効果型トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6470480B1 true JP6470480B1 (ja) | 2019-02-13 |
JPWO2019198226A1 JPWO2019198226A1 (ja) | 2020-04-30 |
Family
ID=65356189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018545232A Active JP6470480B1 (ja) | 2018-04-13 | 2018-04-13 | 電界効果型トランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US11527629B2 (ja) |
JP (1) | JP6470480B1 (ja) |
CN (1) | CN111937125B (ja) |
DE (1) | DE112018007473T5 (ja) |
WO (1) | WO2019198226A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239938A1 (ja) * | 2018-06-14 | 2019-12-19 | 新東工業株式会社 | 起歪体、起歪体の製造方法、及び物理量測定センサ |
CN117981087A (zh) * | 2022-01-25 | 2024-05-03 | 英诺赛科(苏州)半导体有限公司 | 降低漏电流的氮化镓半导体装置及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120694A (ja) * | 2004-10-19 | 2006-05-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2009524242A (ja) * | 2006-01-17 | 2009-06-25 | クリー インコーポレイテッド | 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス |
JP2013219151A (ja) * | 2012-04-06 | 2013-10-24 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2014045146A (ja) * | 2012-08-28 | 2014-03-13 | Advanced Power Device Research Association | 半導体素子およびその製造方法 |
JP2014138167A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
JP2016058682A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316820B1 (en) * | 1997-07-25 | 2001-11-13 | Hughes Electronics Corporation | Passivation layer and process for semiconductor devices |
JP4385205B2 (ja) * | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
JP2004253620A (ja) | 2003-02-20 | 2004-09-09 | Nec Compound Semiconductor Devices Ltd | 電界効果型トランジスタおよびその製造方法 |
US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
JP4973504B2 (ja) * | 2006-02-07 | 2012-07-11 | 富士通株式会社 | 半導体装置とその製造方法 |
JP2008244001A (ja) | 2007-03-26 | 2008-10-09 | Sanken Electric Co Ltd | 窒化物半導体装置 |
WO2010064706A1 (ja) * | 2008-12-04 | 2010-06-10 | 日本電気株式会社 | 半導体装置 |
DE112012002603B4 (de) * | 2011-06-23 | 2017-02-02 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP6560112B2 (ja) * | 2015-12-09 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-04-13 WO PCT/JP2018/015522 patent/WO2019198226A1/ja active Application Filing
- 2018-04-13 DE DE112018007473.0T patent/DE112018007473T5/de active Pending
- 2018-04-13 CN CN201880092056.0A patent/CN111937125B/zh active Active
- 2018-04-13 US US16/967,726 patent/US11527629B2/en active Active
- 2018-04-13 JP JP2018545232A patent/JP6470480B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120694A (ja) * | 2004-10-19 | 2006-05-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2009524242A (ja) * | 2006-01-17 | 2009-06-25 | クリー インコーポレイテッド | 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス |
JP2013219151A (ja) * | 2012-04-06 | 2013-10-24 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2014045146A (ja) * | 2012-08-28 | 2014-03-13 | Advanced Power Device Research Association | 半導体素子およびその製造方法 |
JP2014138167A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
JP2016058682A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019198226A1 (ja) | 2020-04-30 |
DE112018007473T5 (de) | 2020-12-24 |
US11527629B2 (en) | 2022-12-13 |
US20210043743A1 (en) | 2021-02-11 |
CN111937125A (zh) | 2020-11-13 |
WO2019198226A1 (ja) | 2019-10-17 |
CN111937125B (zh) | 2024-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5156235B2 (ja) | 窒化物ベースのトランジスタの製作方法 | |
JP5634681B2 (ja) | 半導体素子 | |
US9590071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
US20070164321A1 (en) | Methods of fabricating transistors including supported gate electrodes and related devices | |
US9368609B2 (en) | Semiconductor device including a trench with a corner having plural tapered portions | |
US10700189B1 (en) | Semiconductor devices and methods for forming the same | |
JP2017073499A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2014045174A (ja) | 窒化物半導体装置 | |
TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
JP6470480B1 (ja) | 電界効果型トランジスタ | |
JP6171250B2 (ja) | 半導体装置 | |
CN112216741B (zh) | 高电子迁移率晶体管的绝缘结构以及其制作方法 | |
JP6752304B2 (ja) | 電界効果型トランジスタ | |
EP3140868B1 (en) | Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof | |
US10249750B2 (en) | Semiconductor device | |
TWI723130B (zh) | 半導體結構及其製造方法 | |
JP2019165063A (ja) | 半導体装置 | |
JP2018037567A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2011204823A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180827 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180827 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6470480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |