JP2019165063A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019165063A
JP2019165063A JP2018050873A JP2018050873A JP2019165063A JP 2019165063 A JP2019165063 A JP 2019165063A JP 2018050873 A JP2018050873 A JP 2018050873A JP 2018050873 A JP2018050873 A JP 2018050873A JP 2019165063 A JP2019165063 A JP 2019165063A
Authority
JP
Japan
Prior art keywords
region
insulating film
electrode
semiconductor device
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018050873A
Other languages
English (en)
Other versions
JP2019165063A5 (ja
Inventor
小林　仁
Hitoshi Kobayashi
仁 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018050873A priority Critical patent/JP2019165063A/ja
Priority to US16/119,844 priority patent/US20190288098A1/en
Publication of JP2019165063A publication Critical patent/JP2019165063A/ja
Publication of JP2019165063A5 publication Critical patent/JP2019165063A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電流コラプスを抑制できる半導体装置を提供する。【解決手段】実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、第１の領域及び第２の領域に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた絶縁膜と、ソース電極とドレイン電極の間の窒化物半導体層の上の第１の領域及び第２の領域に設けられたゲート電極と、を備え、第１の領域のゲート長方向におけるソース電極とドレイン電極の間の第１の距離は、第２の領域のゲート長方向におけるソース電極とドレイン電極の第２の距離より短く、第１の領域のゲート長方向における絶縁膜の第１の長さは、第２の領域のゲート長方向における絶縁膜の第２の長さより短い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
窒化物半導体のトランジスタは、高い絶縁破壊強度を備える。しかし、窒化物半導体のトランジスタでは、高電圧を印加した場合に、オン抵抗が増大し、ドレイン電流が減少する電流コラプスという現象が顕著になる。
電流コラプスは、トランジスタの性能を低下させる。このため、高性能なトランジスタを実現するために、電流コラプスの抑制が望まれている。
特開２０１４−１４３４１４号公報
本発明が解決しようとする課題は、電流コラプスを抑制できる半導体装置を提供することにある。
本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、第１の領域及び第２の領域に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた絶縁膜と、ソース電極とドレイン電極の間の窒化物半導体層の上の第１の領域及び第２の領域に設けられたゲート電極と、を備え、第１の領域のゲート長方向におけるソース電極とドレイン電極の間の第１の距離は、第２の領域のゲート長方向におけるソース電極とドレイン電極の第２の距離より短く、第１の領域のゲート長方向における絶縁膜の第１の長さは、第２の領域のゲート長方向における絶縁膜の第２の長さより短い。
第１の実施形態の半導体装置の模式図である。 第１の実施形態の半導体装置の要部の模式図である。 第１の実施形態の製造方法において、製造工程の一部を示す模式図である。 第１の実施形態の作用効果の説明において、ドレイン電極の製造工程の一部を示す模式図である。 第２の実施形態の半導体装置の模式図である。 第２の実施形態の半導体装置の一部を示す模式図である。 第２の実施形態の製造方法において、製造工程の一部を示す模式図である。 第３の実施形態の半導体装置の模式図である。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「窒化物（ＧａＮ系）半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、第１の領域及び第２の領域に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた絶縁膜と、ソース電極とドレイン電極の間の窒化物半導体層の上の第１の領域及び第２の領域に設けられたゲート電極と、を備え、第１の領域のゲート長方向におけるソース電極とドレイン電極の間の第１の距離は、第２の領域のゲート長方向におけるソース電極とドレイン電極の第２の距離より短く、第１の領域のゲート長方向における絶縁膜の第１の長さは、第２の領域のゲート長方向における絶縁膜の第２の長さより短い。
また、本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられた第１のソース電極と、窒化物半導体層の上の第１の領域及び第２の領域に設けられた第２のソース電極と、第１のソース電極と第２のソース電極の間の第１の領域及び第２の領域に設けられたドレイン電極と、第１のソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた第１の絶縁膜と、第２のソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた第６の絶縁膜と、第１の絶縁膜の上の第１の領域及び第２の領域に設けられた第１のゲート電極と、第６の絶縁膜の上の第１の領域及び第２の領域に設けられた第６のゲート電極と、を備え、第１の領域のゲート長方向における第１のソース電極とドレイン電極の間の第１の距離は、第２の領域のゲート長方向における第１のソース電極とドレイン電極の第２の距離より短く、第１の領域のゲート長方向における第１の絶縁膜の第１の長さは、第２の領域のゲート長方向における第２の絶縁膜の第２の長さより短く、第１の領域のゲート長方向における第２のソース電極とドレイン電極の間の第３の距離は、第２の領域のゲート長方向における第２のソース電極とドレイン電極の第４の距離より短く、第１の領域のゲート長方向における第６の絶縁膜の第３の長さは、第２の領域のゲート長方向における第６の絶縁膜の第４の長さより短い。
図１は、本実施形態の第１の半導体装置１００ａ、第２の半導体装置１００ｂ及び第３の半導体装置５００の模式図である。
第１の半導体装置１００ａ及び第２の半導体装置１００ｂは、それぞれが共通のドレイン電極５０を用いた、窒化物半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。そして、第３の半導体装置５００は、第１の半導体装置１００ａと第２の半導体装置１００ｂを備えた半導体装置である。図１（ａ）は、第３の半導体装置５００（第１の半導体装置１００ａ及び第２の半導体装置１００ｂ）の模式上面図である。図１（ｂ）は、第３の半導体装置５００（第１の半導体装置１００ａ及び第２の半導体装置１００ｂ）を、図１（ａ）に示したＡ−Ａ’線において、紙面に垂直に切断した際の模式断面図である。図１（ｃ）は、第３の半導体装置５００（第１の半導体装置１００ａ及び第２の半導体装置１００ｂ）を、図１（ａ）に示したＢ−Ｂ’断面において、紙面に垂直に切断した際の模式断面図である。図１（ｄ）は、図１（ａ）に示した第３の半導体装置５００（第１の半導体装置１００ａ及び第２の半導体装置１００ｂ）の模式上面図から、ドレイン電極５０を取り除いた際の模式上面図である。
図２は、本実施形態の半導体装置の一部の模式図である。図２（ａ）は、第１の領域８０内のＡ−Ａ’断面におけるドレイン電極５０の模式断面図である。図２（ｂ）は、第１の絶縁膜２０の模式図である。
第１の半導体装置（半導体装置）１００ａは、基板２と、バッファ層（第３の半導体層）４と、窒化物半導体層１０と、第１のソース電極（ソース電極）３８ａと、ドレイン電極５０と、第１の絶縁膜２０と、第１のゲート電極（ゲート電極）４０ａと、第１のゲートフィールドプレート電極（ゲートフィールドプレート電極）４２ａと、を備える。
窒化物半導体層１０は、第１の半導体層６と、第２の半導体層８と、を有する。
第１の絶縁膜２０は、ＣＶＤ窒化膜２０ａと、ＰＥ窒化膜２０ｂと、を有する。
第２の半導体装置（半導体装置）１００ｂは、基板２と、バッファ層（第３の半導体層）４と、窒化物半導体層１０と、第２のソース電極３８ｂと、ドレイン電極５０と、第６の絶縁膜（第２の絶縁膜）３０と、第２のゲート電極４０ｂと、第２のゲートフィールドプレート電極４２ｂと、を備える。
第６の絶縁膜３０は、ＣＶＤ窒化膜３０ａと、ＰＥ窒化膜３０ｂと、を有する。
基板２としては、抵抗値の低い基板が好ましく用いられる。例えば、ｐ型不純物又はｎ型不純物を含み抵抗値が低い半導体基板は、本実施形態の基板として好ましく用いられる。具体的には、シリコン（Ｓｉ）基板又は炭化ケイ素（ＳｉＣ）基板が好ましく用いられる。ここでＳｉ基板に用いられるｐ型不純物は、例えばホウ素（Ｂ）又はアルミニウム（Ａｌ）であり、Ｓｉ基板に用いられるｎ型不純物は、例えばリン（Ｐ）又はヒ素（Ａｓ）である。また、ＳｉＣ基板に用いられるｐ型不純物は、例えばＢ又はＡｌであり、ＳｉＣ基板に用いられるｎ型不純物は、例えば窒素（Ｎ）である。
窒化物半導体層１０は、第１の半導体層６と、第１の半導体層６上に設けられ第１の半導体層６よりバンドギャップの大きい第２の半導体層８を有する。これにより、移動度の高いＨＥＭＴ構造のトランジスタとなる。
第１の半導体層６は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。第１の半導体層６の膜厚は、例えば、０．５μｍ以上３μｍ以下である。
第２の半導体層８は、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。第２の半導体層８の膜厚は、例えば、１５ｎｍ以上５０ｎｍ以下である。
第１の半導体層６と第２の半導体層８の間にはヘテロ接合界面が形成される。第１の半導体装置１００ａのオン動作時は、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
バッファ層４は、基板２と窒化物半導体層１０の間に設けられている。バッファ層４は、基板２と窒化物半導体層１０の間の格子不整合を緩和する機能を備える。バッファ層４は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
ここで、ｘ方向と、ｘ方向に対して垂直な１つの方向であるｙ方向と、ｘ方向及びｙ方向に垂直なｚ方向を定義する。基板２、バッファ層４、第１の半導体層６及び第２の半導体層８は、ｘｙ面に対して平行に設けられている。第１の半導体装置１００ａ及び第２の半導体装置１００ｂのゲート長方向はｘ方向に平行である。第１の半導体装置１００ａ及び第２の半導体装置１００ｂのゲート幅方向はｙ方向に平行である。
第１の領域８０及び第２の領域９０は、窒化物半導体層１０の上に、ｙ方向（ゲート幅方向）に交互に設けられている。
第１のソース電極３８ａは、窒化物半導体層１０の上の第１の領域８０及び第２の領域９０に設けられている。
第２のソース電極３８ｂは、窒化物半導体層１０の上の第１の領域８０及び第２の領域９０に設けられている。
ドレイン電極５０は、第１のソース電極３８ａと第２のソース電極３８ｂの間の第１の領域８０及び第２の領域９０に設けられている。
第１の絶縁膜２０は、第１のソース電極３８ａとドレイン電極５０の間の第１の領域８０及び第２の領域９０に設けられている。
第６の絶縁膜３０は、第２のソース電極３８ｂとドレイン電極５０の間の第１の領域８０及び第２の領域９０に設けられている。
第１のゲート電極４０ａは、第１のソース電極３８ａとドレイン電極５０の間の窒化物半導体層１０上の第１の領域８０及び第２の領域９０に設けられている。例えば、第１のゲート電極４０ａは、ＣＶＤ窒化膜２０ａ上に設けられている。
第２のゲート電極４０ｂは、第２のソース電極３８ｂとドレイン電極５０の間の窒化物半導体層１０上の第１の領域８０及び第２の領域９０に設けられている。例えば、第２のゲート電極４０ｂは、ＣＶＤ窒化膜３０ａ上に設けられている。
第１のソース電極３８ａ、第２のソース電極３８ｂ、第１のゲート電極４０ａ、第２のゲート電極４０ｂ及びドレイン電極５０は、例えば金属電極である。ここでこの金属電極は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造又はニッケル（Ｎｉ）と金（Ａｕ）の積層構造である。窒化物半導体層１０と、第１のソース電極３８ａ、第２のソース電極３８ｂ、及びドレイン電極５０は、オーミック接合されていることが好ましい。第１のソース電極３８ａとドレイン電極５０の距離及び第２のソース電極３８ｂとドレイン電極の距離は、例えば、５μｍ以上３０μｍ以下であることが好ましい。
第１の絶縁膜２０は、低温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法により形成されたＣＶＤ窒化膜２０ａと、ＣＶＤ窒化膜２０ａ上に設けられプラズマＣＶＤ法により形成されたＰＥ窒化膜２０ｂと、を有する。
第６の絶縁膜３０は、低温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法により形成されたＣＶＤ窒化膜３０ａと、ＣＶＤ窒化膜３０ａ上に設けられプラズマＣＶＤ法により形成されたＰＥ窒化膜３０ｂと、を有する。
第１のゲートフィールドプレート電極（ゲートフィールドプレート電極）４２ａは、第１の絶縁膜２０（ＰＥ窒化膜２０ｂ）上に設けられている。第１のゲートフィールドプレート電極４２ａは、第１の半導体装置１００ａ内の電界緩和に用いられる。
第２のゲートフィールドプレート電極４２ｂは、第６の絶縁膜３０（ＰＥ窒化膜３０ｂ）上に用いられている。第２のゲートフィールドプレート電極４２ｂは、第２の半導体装置１００ｂ内の電界緩和に用いられる。
第１の領域８０のゲート長方向（ｘ方向）における第１のソース電極３８ａとドレイン電極５０の第１の距離Ｄ１は、第２の領域９０のゲート長方向（ｘ方向）における第１のソース電極３８ａとドレイン電極５０の第２の距離Ｄ２より短い。
また、第１の領域８０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第１の長さＬ１は、第２の領域９０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第２の長さＬ２より短い。
第１の領域８０のゲート長方向（ｘ方向）における第２のソース電極３８ｂとドレイン電極５０の第３の距離Ｄ３は、第２の領域９０のゲート長方向（ｘ方向）における第２のソース電極３８ｂとドレイン電極５０の第２の距離Ｄ４より短い。
また、第１の領域８０のゲート長方向（ｘ方向）における第６の絶縁膜３０の第３の長さＬ３は、第２の領域９０のゲート長方向（ｘ方向）における第６の絶縁膜３０の第４の長さＬ４より短い。
ドレイン電極５０は、第１の領域８０及び第２の領域９０に設けられた第１の電極部分５２を有する。また、ドレイン電極５０は、第１の領域８０の第１の電極部分５２と第１の領域８０の第１の絶縁膜２０の間に設けられた第２の電極部分５４を有する。また、ドレイン電極５０は、第２の領域９０の第１の電極部分５２と第２の領域９０の第１のゲート電極４０ａの間の第１の絶縁膜２０上に設けられた第３の電極部分５６を有する。また、ドレイン電極５０は、第１の領域８０の第１の電極部分５２と第１の領域８０の第２の電極部分５４の間に設けられた第４の電極部分５８を有する。
また、ドレイン電極５０は、第１の領域８０の第１の電極部分５２と第１の領域８０の第６の絶縁膜３０の間に設けられた第５の電極部分６０を有する。また、ドレイン電極５０は、第２の領域９０の第１の電極部分５２と第２の領域９０の第２のゲート電極４０ｂの間の第６の絶縁膜３０上に設けられた第６の電極部分６２を有する。また、ドレイン電極５０は、第１の領域８０の第１の電極部分５２と第１の領域８０の第５の電極部分６０の間に設けられた第７の電極部分６４を有する。
第１の電極部分５２の膜厚ｔ１は、第２の電極部分５４及び第５の電極部分６０の膜厚ｔ２より厚い。
第１の絶縁膜２０の膜厚ｔ３と、第１の領域８０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第１の長さＬ１と第２の領域９０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第２の長さＬ２の差の比ｔ３／（Ｌ１―Ｌ２）は、０．５より大きいことが好ましい。
Ｌ１―Ｌ２は、例えば０．５μｍ程度である。第１の領域８０の第１の絶縁膜２０のｙ方向の長さＬ６は、例えば０．４μｍ程度である。第２の領域９０の第１の絶縁膜２０のｙ方向の長さＬ５は、例えば０．３μｍ程度である。なお、第６の絶縁膜３０についても同様である。
次に、本実施形態の半導体装置の製造方法について説明する。
まず、基板２上に、バッファ層４を形成する。次に、バッファ層４に、第１の半導体層６及び第２の半導体層８を含む窒化物半導体層１０を順に形成する。
次に、窒化物半導体層１０の第１の領域８０及び第２の領域９０に第１のソース電極３８ａを形成する。次に、窒化物半導体層１０の第１の領域８０及び第２の領域９０に第２のソース電極３８ｂを形成する。
次に、第１のソース電極３８ａと第２のソース電極３８ｂの間の第１の領域８０及び第２の領域９０に、第１の領域８０のゲート長方向（ｘ方向）における第１の長さＬ１が第２の領域９０のゲート長方向（ｘ方向）における第２の長さＬ２より短い第１の絶縁膜２０を形成する。
また、第１の領域８０及び第２の領域９０に、第１の領域８０のゲート長方向（ｘ方向）における第３の長さＬ３が第２の領域９０のゲート長方向（ｘ方向）における第４の長さＬ４より短い第６の絶縁膜３０を形成する。
次に、第１のソース電極３８ａと第２のソース電極３８ｂの間の第１の領域８０及び第２の領域９０にドレイン電極５０を形成する。
図３は、本実施形態の半導体装置の製造方法において、製造工程の一部を示す模式図である。図３（ａ）は、第１の領域８０におけるドレイン電極５０の製造工程の一部を示す模式断面図である。図３（ｂ）は、第２の領域９０におけるドレイン電極５０の製造工程の一部を示す模式断面図である。
チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造からなる電極材料７２を、窒化物半導体層１０上の、第１の絶縁膜２０上、第６の絶縁膜３０上及び第１の絶縁膜２０と第６の絶縁膜３０の間の窒化物半導体層１０上に形成する。次に、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）により、電極材料７２の一部を除去する。
このとき、第１の領域８０においては、図３（ａ）のように、レジスト７０に覆われていない、第１の電極部分５２と第１の絶縁膜２０の間に、第２の電極部分５４が形成される。また、レジスト７０に覆われていない、第１の電極部分５２と第６の絶縁膜３０の間に、第５の電極部分６０が形成される。また、第１の電極部分５２と第２の電極部分５４の間のレジスト７０の下に第４の電極部分５８が、第１の電極部分５２と第５の電極部分６０の間のレジスト７０の下に第７の電極部分６４が、それぞれ形成される。
また、第２の領域９０においては、第１の絶縁膜２０上に第３の電極部分５６が、第６の絶縁膜３０上に第６の電極部分６２が形成される。
次に、レジスト７０を除去し、第１のゲート電極４０ａに電気的に接続される第１のゲートフィールドプレート電極４２ａ及び第２のゲート電極４０ｂに電気的に接続される第２のゲートフィールドプレート電極４２ｂを形成して、本実施形態の半導体装置を得る。
次に、本実施形態の半導体装置の作用効果を記載する。
電流コラプスの原因として、第１の絶縁膜２０上に設けられたドレイン電極５０の一部（第３の電極部分５６が相当する）及び第６の絶縁膜３０上に設けられたドレイン電極５０の一部（第６の電極部分６２が相当する）に電界が集中して電子トラップが発生することが考えられる。電子トラップが発生した場合には、２次元電子ガス（２ＤＥＧ）が空乏化し高抵抗化してしまうため、半導体装置の特性が劣化してしまう。
第３の電極部分５６及び第６の電極部分６２が設けられないような半導体装置が考えられる。しかし、単純に第３の電極部分５６及び第６の電極部分６２を設けない場合、第１の絶縁膜２０とドレイン電極５０の間の窒化物半導体層１０及び第６の絶縁膜３０とドレイン電極５０の間の窒化物半導体層１０が露出してしまう場合があり、ＲＩＥやウエットエッチングでドレイン電極５０の加工を行う際に、露出した窒化物半導体層１０の部分が損傷してしまう。そのために半導体装置の特性が劣化してしまうという問題があった。
本実施形態の第１の半導体装置１００ａにおいては、第１の領域８０のゲート長方向（ｘ方向）における第１のソース電極３８ａとドレイン電極５０の第１の距離Ｄ１は、第２の領域９０のゲート長方向（ｘ方向）における第１のソース電極３８ａとドレイン電極５０の第２の距離Ｄ２より短い。また、第１の領域８０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第１の長さＬ１は、第２の領域９０のゲート長方向（ｘ方向）における第１の絶縁膜２０の第２の長さＬ２より短い。
また、ドレイン電極５０が、第１の領域８０及び第２の領域９０に設けられた第１の電極部分５２と、第１の領域８０の第１の電極部分５２と第１の領域８０の第１の絶縁膜２０の間に設けられた第２の電極部分５４と、を有している。
第２の領域９０においては第３の電極部分５６が第１の絶縁膜２０上に設けられている。しかし、第１の領域８０においては、ドレイン電極５０は第１の絶縁膜２０上に設けられた部分を有していない。そのため、電流コラプスの発生を抑制できる。
図４は、本実施形態の作用効果の説明において、ドレイン電極５０の製造工程の一部を示す模式図である。
図４（ａ）のように、絶縁膜３２と絶縁膜３４の間の距離がＬａで短い場合には、電極材料７２を膜厚ｔｂになるように形成したとしても、絶縁膜３２と絶縁膜３４の間の電極材料の膜厚は、絶縁膜３２上の電極材料７２と絶縁膜３４上の電極材料７２が重なるため、ｔｂより厚いｔａとなる。この結果、絶縁膜３２上及び絶縁膜３４上の電極材料７２をＲＩＥ等により除去しても、絶縁膜３２と絶縁膜３４の間には、膜厚ｔｂよりも薄い膜厚ｔｃの電極材料７２が形成されることとなる。第１の電極部分５２よりも膜厚の薄い第２の電極部分５４及び第５の電極部分６０は、この原理を用いて形成されたものである。本実施形態の半導体装置では、このようにして、絶縁膜の上に電極部分が残らないようにしている。
なお、図４（ｂ）のように、絶縁膜３２と絶縁膜３４の間の距離がＬｂで長い場合には、、絶縁膜３２と絶縁膜３４の間の電極材料７２の膜厚も、絶縁膜３２と絶縁膜３４の上の電極材料７２と同様、ｔｂとなる。そのため、絶縁膜３２上及び絶縁膜３４上の電極材料７２をＲＩＥ等により除去した場合、絶縁膜３２と絶縁膜３４の間の電極材料７２も除去されてしまう。この場合には、ドレイン電極となる部分を残すことができない。
本実施形態の半導体装置によれば、電流コラプスを抑制できる半導体装置の提供が可能となる。
（第２の実施形態）
本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、第１の領域及び第２の領域に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた第１の絶縁膜と、ソース電極とドレイン電極の間の窒化物半導体層の上の第１の領域及び第２の領域に設けられたゲート電極と、第１の絶縁膜と離間して第１の領域のドレイン電極内に設けられた第２の絶縁膜と、第１の絶縁膜及び第２の絶縁膜と離間して第２の領域のドレイン電極内に設けられた第３の絶縁膜と、を備える。
また、本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の第１の領域及び第２の領域に設けられた第１のソース電極と、窒化物半導体層の上の第１の領域及び第２の領域に設けられた第２のソース電極と、第１のソース電極と第２のソース電極の間の第１の領域及び第２の領域に設けられたドレイン電極と、第１のソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた第１の絶縁膜と、第２のソース電極とドレイン電極の間の第１の領域及び第２の領域に設けられた第６の絶縁膜と、第１の絶縁膜の上の第１の領域及び第２の領域に設けられた第１のゲート電極と、第６の絶縁膜の上の第１の領域及び第２の領域に設けられた第６のゲート電極と、第１の絶縁膜と第６の絶縁膜の間の、第１の領域のドレイン電極内に設けられた第２の絶縁膜と、第１の絶縁膜と第６の絶縁膜の間の、第２の領域のドレイン電極内に設けられた第３の絶縁膜と、第２の絶縁膜と離間して第１の領域のドレイン電極内に設けられた第４の絶縁膜と、第３の絶縁膜と離間して第２の領域のドレイン電極内に設けられた第５の絶縁膜と、を備える。
ここで、第１の実施形態と重複する内容については、記載を省略する。
図５は、本実施形態の第１の半導体装置２００ａ、第２の半導体装置２００ｂ及び第３の半導体装置６００の模式図である。
第１の半導体装置２００ａ及び第２の半導体装置２００ｂは、それぞれが共通のドレイン電極５０を用いた半導体装置である。そして、第３の半導体装置６００は、第１の半導体装置２００ａと第２の半導体装置２００ｂを備えた半導体装置である。図５（ａ）は、第３の半導体装置６００（第１の半導体装置２００ａ及び第２の半導体装置２００ｂ）の模式上面図である。図５（ｂ）は、第３の半導体装置６００（第１の半導体装置２００ａ及び第２の半導体装置２００ｂ）を、図５（ａ）に示したＡ−Ａ’線において、紙面に垂直に切断した際の模式断面図である。図５（ｃ）は、第３の半導体装置６００（第１の半導体装置２００ａ及び第２の半導体装置２００ｂ）を、図５（ａ）に示したＢ−Ｂ’断面において、紙面に垂直に切断した際の模式断面図である。図５（ｄ）は、図５（ａ）に示した第３の半導体装置６００（第１の半導体装置２００ａ及び第２の半導体装置２００ｂ）の模式上面図から、ドレイン電極５０を取り除いた際の模式上面図である。
本実施形態の第１の半導体装置２００ａは、第１の絶縁膜２０と離間して第１の領域８０のドレイン電極５０内に設けられた第２の絶縁膜２２と、第１の絶縁膜２０及び第２の絶縁膜２２と離間して第２の領域９０のドレイン電極５０内に設けられた第３の絶縁膜２４と、を備える。
また、第２の絶縁膜２２と離間して第１の領域８０のドレイン電極５０内に設けられた第４の絶縁膜２６と、第３の絶縁膜２４と離間して第１の領域８０のドレイン電極５０内に設けられた第５の絶縁膜２８と、が設けられている。
第２の絶縁膜２２と第３の絶縁膜２４が設けられていることにより、第２の電極部分５４は、第２の絶縁膜２２と第１の領域８０の第１の絶縁膜２０の間及び第３の絶縁膜２４と第２の領域９０の第１の絶縁膜２０の間に形成可能となる。そして、第１の実施形態のように、第２の領域９０の第１の絶縁膜２０上に第３の電極部分５６が設けられない。そのため、第１の半導体装置２００ａの電流コラプスを、より抑制することが可能となる。
また、第４の絶縁膜２６と第５の絶縁膜２８が設けられていることにより、第４の電極部分５８は、第４の絶縁膜２６と第１の領域８０の第６の絶縁膜３０の間及び第５の絶縁膜２８と第２の領域９０の第６の絶縁膜３０の間に形成可能となる。そして、第１の実施形態のように、第２の領域９０の第６の絶縁膜３０上に第５の電極部分６０が設けられない。そのため、第２の半導体装置２００ｂの電流コラプスを、より抑制することが可能となる。
図６は、本実施形態の半導体装置の一部を示す模式図である。
第２の電極部分５４を良好に形成するために、第１の絶縁膜２０及び第２の絶縁膜２２の膜厚ｔ３と、第１の絶縁膜２０と第２の絶縁膜２２の距離Ｌｃの比ｔ３／Ｌｃは、０．５より大きいことが好ましい。なお、第６の絶縁膜３０と第５の絶縁膜２８についても同様である。
図７は、本実施形態の半導体装置の製造方法において、製造工程の一部を示す模式図である。除去される電極材料７４をＲＩＥ等により除去して、ドレイン電極５０を形成する。
本実施形態の半導体装置によれば、さらに電流コラプスを抑制できる半導体装置の提供が可能となる。
（第３の実施形態）
本実施形態の半導体装置は、第２の絶縁膜２２と第４の絶縁膜２６が一体として設けられ、また第３の絶縁膜２４と第５の絶縁膜２８が一体として設けられている点で、第２の半導体装置と異なっている。ここで、第１及び第２の実施形態と重複する点については、記載を省略する。
図８は、本実施形態の半導体装置７００の模式図である。
第２の絶縁膜２２と第４の絶縁膜２６が一体として設けられ、また第３の絶縁膜２４と第５の絶縁膜２８が一体として設けられている。そのため、絶縁膜の形成は第２の実施形態の半導体装置と比較して容易である。
一方、第２の実施形態の半導体装置は、第２の絶縁膜２２と第５の絶縁膜２８の間及び第３の絶縁膜２４と第５の絶縁膜２８において窒化物半導体層１０とドレイン電極５０が接しているため、電気特性において優れている。
本実施形態の半導体装置によれば、さらに電流コラプスを抑制できる半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ 基板
４ バッファ層（第３の半導体層）
６ 第１の半導体層
８ 第２の半導体層
１０ 窒化物半導体層
２０ 第１の絶縁膜
２０ａ 第１の膜（ＣＶＤ窒化膜）
２０ｂ 第２の膜（ＰＥ窒化膜）
２２ 第２の絶縁膜
２４ 第３の絶縁膜
２６ 第４の絶縁膜
２８ 第５の絶縁膜
３０ 第６の絶縁膜
３８ａ 第１のソース電極（ソース電極）
３８ｂ 第２のソース電極
４０ａ 第１のゲート電極（ゲート電極）
４０ｂ 第２のゲート電極
４２ａ 第１のゲートフィールドプレート電極（ゲートフィールドプレート電極）
４２ｂ 第２のゲートフィールドプレート電極
５０ ドレイン電極
５２ 第１の電極部分
５４ 第２の電極部分
５６ 第３の電極部分
５８ 第４の電極部分
６０ 第５の電極部分
６２ 第６の電極部分
６４ 第７の電極部分
７０ レジスト
７２ 電極材料
７４ 除去される電極材料
８０ 第１の領域
９０ 第２の領域
１００ａ 第１の半導体装置
１００ｂ 第２の半導体装置
２００ａ 第１の半導体装置
２００ｂ 第２の半導体装置
５００ 第３の半導体装置
６００ 第３の半導体装置
７００ 第３の半導体装置

Claims (10)

  1. 窒化物半導体層と、
    前記窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、
    前記第１の領域及び前記第２の領域に設けられたドレイン電極と、
    前記ソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた絶縁膜と、
    前記ソース電極と前記ドレイン電極の間の前記窒化物半導体層の上の前記第１の領域及び前記第２の領域に設けられたゲート電極と、
    を備え、
    前記第１の領域のゲート長方向における前記ソース電極と前記ドレイン電極の間の第１の距離は、前記第２の領域の前記ゲート長方向における前記ソース電極と前記ドレイン電極の第２の距離より短く、
    前記第１の領域の前記ゲート長方向における前記絶縁膜の第１の長さは、前記第２の領域の前記ゲート長方向における前記絶縁膜の第２の長さより短い、
    半導体装置。
  2. 前記ドレイン電極は、
    前記第１の領域及び前記第２の領域に設けられた第１の電極部分と、
    前記第１の領域の前記第１の電極部分と前記第１の領域の前記絶縁膜の間に設けられた第２の電極部分と、
    を有する請求項１記載の半導体装置。
  3. 前記第１の電極部分の膜厚は前記第２の電極部分の膜厚より厚い請求項２記載の半導体装置。
  4. 前記ドレイン電極は、前記第２の領域の前記第１の電極部分と前記第２の領域の前記ゲート電極の間の前記絶縁膜上に設けられた第３の電極部分を有する請求項２または請求項３記載の半導体装置。
  5. 窒化物半導体層と、
    前記窒化物半導体層の上の第１の領域及び第２の領域に設けられたソース電極と、
    前記第１の領域及び前記第２の領域に設けられたドレイン電極と、
    前記ソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた第１の絶縁膜と、
    前記ソース電極と前記ドレイン電極の間の前記窒化物半導体層の上の前記第１の領域及び前記第２の領域に設けられたゲート電極と、
    前記第１の絶縁膜と離間して前記第１の領域の前記ドレイン電極内に設けられた第２の絶縁膜と、
    前記第１の絶縁膜及び前記第２の絶縁膜と離間して前記第２の領域の前記ドレイン電極内に設けられた第３の絶縁膜と、
    を備える半導体装置。
  6. 前記ドレイン電極は、
    前記第１の領域及び前記第２の領域に設けられた第１の電極部分であって、前記第２の絶縁膜及び前記第３の絶縁膜は前記第１の絶縁膜と前記第１の電極部分の間に設けられた前記第１の電極部分と、
    前記第２の絶縁膜と前記第１の領域の前記第１の絶縁膜の間及び前記第３の絶縁膜と前記第２の領域の前記第１の絶縁膜の間に設けられた第２の電極部分と、
    を有する請求項５記載の半導体装置。
  7. 前記第１の電極部分の膜厚は前記第２の電極部分の膜厚より厚い請求項６記載の半導体装置。
  8. 前記第２の絶縁膜と離間して前記第１の領域の前記ドレイン電極内に設けられた第４の絶縁膜と、
    前記第３の絶縁膜と離間して前記第１の領域の前記ドレイン電極内に設けられた第５の絶縁膜と、
    をさらに備える請求項６または請求項７記載の半導体装置。
  9. 窒化物半導体層と、
    前記窒化物半導体層の上の第１の領域及び第２の領域に設けられた第１のソース電極と、
    前記窒化物半導体層の上の前記第１の領域及び前記第２の領域に設けられた第２のソース電極と、
    前記第１のソース電極と前記第２のソース電極の間の前記第１の領域及び前記第２の領域に設けられたドレイン電極と、
    前記第１のソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた第１の絶縁膜と、
    前記第２のソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた第２の絶縁膜と、
    前記第１の絶縁膜の上の前記第１の領域及び前記第２の領域に設けられた第１のゲート電極と、
    前記第２の絶縁膜の上の前記第１の領域及び前記第２の領域に設けられた第６のゲート電極と、
    を備え、
    前記第１の領域のゲート長方向における前記第１のソース電極と前記ドレイン電極の間の第１の距離は、前記第２の領域の前記ゲート長方向における前記第１のソース電極と前記ドレイン電極の第２の距離より短く、
    前記第１の領域の前記ゲート長方向における前記第１の絶縁膜の第１の長さは、前記第２の領域の前記ゲート長方向における前記第２の絶縁膜の第２の長さより短く、
    前記第１の領域の前記ゲート長方向における前記第２のソース電極と前記ドレイン電極の間の第３の距離は、前記第２の領域の前記ゲート長方向における前記第２のソース電極と前記ドレイン電極の第４の距離より短く、
    前記第１の領域の前記ゲート長方向における前記第２の絶縁膜の第３の長さは、前記第２の領域の前記ゲート長方向における前記第２の絶縁膜の第４の長さより短い、
    半導体装置。
  10. 窒化物半導体層と、
    前記窒化物半導体層の上の第１の領域及び第２の領域に設けられた第１のソース電極と、
    前記窒化物半導体層の上の前記第１の領域及び前記第２の領域に設けられた第２のソース電極と、
    前記第１のソース電極と前記第２のソース電極の間の前記第１の領域及び前記第２の領域に設けられたドレイン電極と、
    前記第１のソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた第１の絶縁膜と、
    前記第２のソース電極と前記ドレイン電極の間の前記第１の領域及び前記第２の領域に設けられた第６の絶縁膜と、
    前記第１の絶縁膜の上の前記第１の領域及び前記第２の領域に設けられた第１のゲート電極と、
    前記第６の絶縁膜の上の前記第１の領域及び前記第２の領域に設けられた第６のゲート電極と、
    前記第１の絶縁膜と前記第６の絶縁膜の間の、前記第１の領域の前記ドレイン電極内に設けられた第２の絶縁膜と、
    前記第１の絶縁膜と前記第６の絶縁膜の間の、前記第２の領域の前記ドレイン電極内に設けられた第３の絶縁膜と、
    前記第２の絶縁膜と離間して前記第１の領域の前記ドレイン電極内に設けられた第４の絶縁膜と、
    前記第３の絶縁膜と離間して前記第２の領域の前記ドレイン電極内に設けられた第５の絶縁膜と、
    を備える半導体装置。
JP2018050873A 2018-03-19 2018-03-19 半導体装置 Pending JP2019165063A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018050873A JP2019165063A (ja) 2018-03-19 2018-03-19 半導体装置
US16/119,844 US20190288098A1 (en) 2018-03-19 2018-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050873A JP2019165063A (ja) 2018-03-19 2018-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2019165063A true JP2019165063A (ja) 2019-09-26
JP2019165063A5 JP2019165063A5 (ja) 2020-02-27

Family

ID=67906124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050873A Pending JP2019165063A (ja) 2018-03-19 2018-03-19 半導体装置

Country Status (2)

Country Link
US (1) US20190288098A1 (ja)
JP (1) JP2019165063A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174810A1 (ja) * 2013-04-25 2014-10-30 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174810A1 (ja) * 2013-04-25 2014-10-30 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US20190288098A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP5776217B2 (ja) 化合物半導体装置
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2013235873A (ja) 半導体装置およびその製造方法
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
JP5309532B2 (ja) 窒化物系化合物半導体装置
JP2012156332A (ja) 半導体素子
JP2013004735A (ja) 半導体装置及び半導体装置の製造方法
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
WO2014188715A1 (ja) 半導体装置及びその製造方法
JP2016167499A (ja) 半導体装置
JP2018037435A (ja) 半導体装置
US20170148908A1 (en) Semiconductor device and method of manufacturing the same
JP2013062494A (ja) 窒化物半導体装置
JP2010287594A (ja) 電界効果トランジスタ
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
US20190035922A1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2019165063A (ja) 半導体装置
JP2017050434A (ja) 半導体装置
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210518