JP2006120694A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006120694A JP2006120694A JP2004304239A JP2004304239A JP2006120694A JP 2006120694 A JP2006120694 A JP 2006120694A JP 2004304239 A JP2004304239 A JP 2004304239A JP 2004304239 A JP2004304239 A JP 2004304239A JP 2006120694 A JP2006120694 A JP 2006120694A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- ohmic electrode
- lower protective
- opening
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】GaN半導体基板10の上側表面11上に、下層保護膜32と、第1オーミック電極46a及び第2オーミック電極46bと、制御電極48と、上層保護膜34とを備えて構成される。上層保護膜は、第1オーミック電極、第2オーミック電極及び制御電極を被覆するように下層保護膜上に形成されていて、熱により発生する応力ベクトルが下層保護膜と相反する。
【選択図】図4
Description
橋詰保、長谷川英機著、「GaN系電子デバイスにおける表面の影響」、信学技報、TECHNICAL REPORT OF IEICE、 ED2003−204、MW2003−232(2004−1) S.Arulkumaran、T.Egawa、H.Ishikawa、T.Jimbo、Y.Sano著、「Surface passivation effects on AlGaN/GaN high−electron−mobility transistors with SiO2、Si3N4、and silicon oxynitride」、Appl.Phys.Lett.、vol.84、No.4、p.613、2004 P.M.Asbeck、C.P.Lee、M.C.F.Chang著、「Piezoelectric Effects in GaAs FET's and Their Role in Orientation−Dependent Device Characteristics」、IEEE.Trans.Electron Devices.、vol.ED−31、No.10、p.1377、Oct.1984
図3及び図4を参照して、第1実施形態の半導体装置の製造方法について説明する。図3及び図4は、第1実施形態の半導体装置の製造方法を説明するための工程図である。
図5を参照して、第2実施形態の半導体装置の製造方法について説明する。図5は、第2実施形態の半導体装置の製造方法を説明するための工程図である。
図6を参照して、第3実施形態の半導体装置の製造方法について説明する。図6は、第3実施形態の半導体装置の製造方法を説明するための工程図である。
図7を参照して、第4実施形態の半導体装置の製造方法について説明する。図7は、第4実施形態の半導体装置の製造方法を説明するための工程図である。
11、111 GaN半導体基板の上側表面
12、112 シリコン基板
14、114 バッファ層
22、122 チャネル層
23 接合面(ヘテロ接合面)
24、124 ショットキー層
26、126 キャップ層
28、128 素子分離領域
32、52、62、92、132 下層保護膜
34、54、64、94、134 上層保護膜
35a 第1オーミック電極形成領域
35b 第2オーミック電極形成領域
36a、56a、66a 第1オーミック電極用開口部
36b、56b、66b 第2オーミック電極用開口部
37 ゲート電極形成領域
38、68 ゲート電極用開口部
45a、145a ドレイン電極
45b、145b ソース電極
46a、57a、76a、146a 第1オーミック電極
46b、57b、76b、146b 第2オーミック電極
47a、147a 第1メタル電極
47b、147b 第2メタル電極
48、58、78、88、96、148 ゲート電極
63a 第1下層保護膜
63b 第2下層保護膜
79 空隙
91 表面保護膜
98 ゲート端部
Claims (8)
- GaN半導体基板の上側表面上に、
第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部が、前記上側表面が露出するようにそれぞれ形成されている下層保護膜と、
前記第1オーミック電極用開口部及び第2オーミック電極用開口部内にそれぞれ形成されている第1オーミック電極及び第2オーミック電極と、
前記制御電極用開口部内に形成されている制御電極と、
前記第1オーミック電極、第2オーミック電極及び制御電極を被覆するように前記下層保護膜上に形成されていて、熱により発生する応力ベクトルが前記下層保護膜と相反する上層保護膜と
を備えることを特徴とする半導体装置。 - GaN半導体基板の上側表面上に、
制御電極と、
前記上側表面及び前記制御電極を被覆し、かつ、第1オーミック電極用開口部及び第2オーミック電極用開口部が、前記上側表面が露出するように形成されている下層保護膜と、
前記第1オーミック電極用開口部及び第2オーミック電極用開口部内にそれぞれ形成されている第1オーミック電極及び第2オーミック電極と、
前記第1オーミック電極及び第2オーミック電極を被覆するように前記下層保護膜上に形成されていて、熱により発生する応力ベクトルが前記下層保護膜と相反する上層保護膜と
を備えることを特徴とする半導体装置。 - GaN半導体基板の上側表面上に、
第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部が、前記上側表面が露出するようにそれぞれ形成されている下層保護膜と、
前記第1オーミック電極用開口部及び第2オーミック電極用開口部内にそれぞれ形成されている第1オーミック電極及び第2オーミック電極と、
前記制御電極用開口部内に形成されている制御電極と、
前記第1オーミック電極、第2オーミック電極及び制御電極を被覆するように前記下層保護膜上に形成された上層保護膜と
を備え、
前記下層保護膜は、第1下層保護膜と第2下層保護膜との積層膜として形成されており、及び、
前記制御電極は、前記第1下層保護膜から離間して設けられている
ことを特徴とする半導体装置。 - GaN半導体基板の上側表面上に、
第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部が、前記上側表面が露出するようにそれぞれ形成されている下層保護膜と、
前記第1オーミック電極用開口部及び第2オーミック電極用開口部内にそれぞれ形成されている第1オーミック電極及び第2オーミック電極と、
前記制御電極用開口部内に非酸化性の金属で形成されている制御電極と
を備えることを特徴とする半導体装置。 - シリコン、炭化シリコン及びサファイアから選択された1種の材料で形成された基板上に、バッファ層、チャネル層、ショットキー層及びキャップ層を順次に積層して構成されたGaN半導体基板を用意する工程と、
該GaN半導体基板の上側表面上に下層保護膜を堆積する工程と、
前記下層保護膜に、第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部をそれぞれ形成して、前記GaN半導体基板の上側表面部分を露出させる工程と、
前記第1及び第2オーミック電極用開口部内に露出した上側表面部分上に第1オーミック電極及び第2オーミック電極をそれぞれ形成する工程と、
前記制御電極用開口部内に露出した上側表面部分上に制御電極を形成する工程と、
前記第1オーミック電極、第2オーミック電極及び制御電極を被覆するように、前記下層保護膜上に熱により発生する応力ベクトルが前記下層保護膜と相反する上層保護膜を形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - シリコン、炭化シリコン及びサファイアから選択された1種の材料で形成された基板上に、バッファ層、チャネル層、ショットキー層及びキャップ層を順次に積層して構成されたGaN半導体基板を用意する工程と、
該GaN半導体基板上に制御電極を形成する工程と、
前記制御電極を被覆するように前記GaN半導体基板の上側表面上に下層保護膜を形成する工程と、
前記下層保護膜に、第1オーミック電極用開口部及び第2オーミック電極用開口部をそれぞれ形成して、前記GaN半導体基板の上側表面部分を露出させる工程と、
前記第1及び第2オーミック電極用開口部内に露出した上側表面部分上に第1オーミック電極及び第2オーミック電極をそれぞれ形成する工程と、
前記第1オーミック電極及び第2オーミック電極を被覆するように、前記下層保護膜上に熱により発生する応力ベクトルが前記下層保護膜と相反する上層保護膜を形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - シリコン、炭化シリコン及びサファイアから選択された1種の材料で形成された基板上に、バッファ層、チャネル層、ショットキー層及びキャップ層を順次に積層して構成されたGaN半導体基板を用意する工程と、
前記GaN半導体基板の上側表面上に、下層保護膜として、第1下層保護膜及び第2下層保護膜を積層する工程と、
前記第1下層保護膜及び第2下層保護膜に対して反応性イオンエッチングを行うことにより、該第1及び第2下層保護膜を貫通する、第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部をそれぞれ形成して、これら開口部に前記GaN半導体基板の上側表面部分を露出させる工程と、
前記第1及び第2オーミック電極用開口部内に露出した上側表面部分上に第1オーミック電極及び第2オーミック電極をそれぞれ形成する工程と、
前記制御電極用開口部内に露出した上側表面部分上に制御電極を形成する工程と、
前記第1オーミック電極、第2オーミック電極及び制御電極を被覆するように、前記下層保護膜上に上層保護膜を形成する工程と
を備え、
前記第1下層保護膜の材質として、前記第2下層保護膜の材質よりもエッチングレートの大きいものを使用し、及び、前記反応性イオンエッチングによって、第1下層保護膜をサイドエッチングすることを特徴とする半導体装置の製造方法。 - シリコン、炭化シリコン及びサファイアから選択された1種の材料で形成された基板上に、バッファ層、チャネル層、ショットキー層及びキャップ層を順次に積層して構成されたGaN半導体基板を用意する工程と、
該GaN半導体基板の上側表面上に下層保護膜を堆積する工程と、
前記下層保護膜に、第1オーミック電極用開口部、第2オーミック電極用開口部及び制御電極用開口部をそれぞれ形成して、前記GaN半導体基板の上側表面部分を露出させる工程と、
前記第1及び第2オーミック電極用開口部内に露出した上側表面部分上に第1オーミック電極及び第2オーミック電極をそれぞれ形成する工程と、
前記制御電極用開口部内に露出した上側表面部分上に制御電極を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304239A JP2006120694A (ja) | 2004-10-19 | 2004-10-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304239A JP2006120694A (ja) | 2004-10-19 | 2004-10-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006120694A true JP2006120694A (ja) | 2006-05-11 |
Family
ID=36538326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304239A Pending JP2006120694A (ja) | 2004-10-19 | 2004-10-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006120694A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007122790A1 (ja) * | 2006-03-28 | 2007-11-01 | Nec Corporation | 電界効果トランジスタ |
JP2008091699A (ja) | 2006-10-03 | 2008-04-17 | Furukawa Electric Co Ltd:The | 半導体トランジスタの製造方法 |
JP2011023617A (ja) * | 2009-07-17 | 2011-02-03 | Nippon Telegr & Teleph Corp <Ntt> | GaN系ヘテロ構造電界効果トランジスタ |
JP5200936B2 (ja) * | 2006-09-20 | 2013-06-05 | 富士通株式会社 | 電界効果トランジスタおよびその製造方法 |
WO2014003058A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ |
CN105118785A (zh) * | 2015-09-02 | 2015-12-02 | 深圳大学 | 一种氮化镓异质结场效应晶体管及其形成方法 |
JP6470480B1 (ja) * | 2018-04-13 | 2019-02-13 | 三菱電機株式会社 | 電界効果型トランジスタ |
WO2019155504A1 (ja) | 2018-02-06 | 2019-08-15 | 日産自動車株式会社 | 半導体装置 |
JP2019186527A (ja) * | 2019-01-17 | 2019-10-24 | 三菱電機株式会社 | 電界効果型トランジスタ |
WO2021246227A1 (ja) * | 2020-06-01 | 2021-12-09 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63248136A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | 半導体装置 |
JPH0276231A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | 化合物半導体装置とその製造方法 |
JPH04340231A (ja) * | 1991-01-10 | 1992-11-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH06177163A (ja) * | 1992-12-09 | 1994-06-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002343813A (ja) * | 2001-05-16 | 2002-11-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2003152138A (ja) * | 2001-11-08 | 2003-05-23 | Furukawa Electric Co Ltd:The | 放熱性に優れた半導体装置 |
-
2004
- 2004-10-19 JP JP2004304239A patent/JP2006120694A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63248136A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | 半導体装置 |
JPH0276231A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | 化合物半導体装置とその製造方法 |
JPH04340231A (ja) * | 1991-01-10 | 1992-11-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH06177163A (ja) * | 1992-12-09 | 1994-06-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002343813A (ja) * | 2001-05-16 | 2002-11-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2003152138A (ja) * | 2001-11-08 | 2003-05-23 | Furukawa Electric Co Ltd:The | 放熱性に優れた半導体装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007122790A1 (ja) * | 2006-03-28 | 2007-11-01 | Nec Corporation | 電界効果トランジスタ |
JP5200936B2 (ja) * | 2006-09-20 | 2013-06-05 | 富士通株式会社 | 電界効果トランジスタおよびその製造方法 |
US8969919B2 (en) | 2006-09-20 | 2015-03-03 | Fujitsu Limited | Field-effect transistor |
JP2008091699A (ja) | 2006-10-03 | 2008-04-17 | Furukawa Electric Co Ltd:The | 半導体トランジスタの製造方法 |
JP2011023617A (ja) * | 2009-07-17 | 2011-02-03 | Nippon Telegr & Teleph Corp <Ntt> | GaN系ヘテロ構造電界効果トランジスタ |
WO2014003058A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ |
CN105118785A (zh) * | 2015-09-02 | 2015-12-02 | 深圳大学 | 一种氮化镓异质结场效应晶体管及其形成方法 |
WO2019155504A1 (ja) | 2018-02-06 | 2019-08-15 | 日産自動車株式会社 | 半導体装置 |
US11973135B2 (en) | 2018-02-06 | 2024-04-30 | Nissan Motor Co., Ltd. | Semiconductor device |
JP6470480B1 (ja) * | 2018-04-13 | 2019-02-13 | 三菱電機株式会社 | 電界効果型トランジスタ |
US11527629B2 (en) | 2018-04-13 | 2022-12-13 | Mitsubishi Electric Corporation | Field effect transistor |
JP2019186527A (ja) * | 2019-01-17 | 2019-10-24 | 三菱電機株式会社 | 電界効果型トランジスタ |
WO2021246227A1 (ja) * | 2020-06-01 | 2021-12-09 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置および半導体装置の製造方法 |
JP7057473B1 (ja) * | 2020-06-01 | 2022-04-19 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置および半導体装置の製造方法 |
CN114521293A (zh) * | 2020-06-01 | 2022-05-20 | 新唐科技日本株式会社 | 半导体装置及半导体装置的制造方法 |
US11876120B2 (en) | 2020-06-01 | 2024-01-16 | Nuvoton Technology Corporation Japan | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6050579B2 (ja) | 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 | |
JP5355888B2 (ja) | キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法 | |
TW577127B (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
KR100859060B1 (ko) | 반도체장치 및 그 제조방법 | |
JP5621006B2 (ja) | 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 | |
JP6145895B2 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP2005086171A (ja) | 半導体装置及びその製造方法 | |
JP5534701B2 (ja) | 半導体装置 | |
JP5468301B2 (ja) | 窒化物半導体装置および窒化物半導体装置製造方法 | |
JP2015065241A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2017092282A (ja) | 半導体装置 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP2006120694A (ja) | 半導体装置及びその製造方法 | |
JP4844178B2 (ja) | 半導体装置の製造方法 | |
JP2012234984A (ja) | 半導体装置 | |
JP2008118044A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3984471B2 (ja) | 半導体装置及びその製造方法 | |
JP2008016762A (ja) | GaN−HEMTの製造方法 | |
JP2010232503A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5304134B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP4761718B2 (ja) | 半導体装置およびその製造方法 | |
JP4869576B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP5463529B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2015177055A (ja) | 半導体装置及びその製造方法 | |
US6933181B2 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
A977 | Report on retrieval |
Effective date: 20100427 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |