CN111937125A - 场效应型晶体管 - Google Patents

场效应型晶体管 Download PDF

Info

Publication number
CN111937125A
CN111937125A CN201880092056.0A CN201880092056A CN111937125A CN 111937125 A CN111937125 A CN 111937125A CN 201880092056 A CN201880092056 A CN 201880092056A CN 111937125 A CN111937125 A CN 111937125A
Authority
CN
China
Prior art keywords
insulating film
electron supply
supply layer
field effect
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880092056.0A
Other languages
English (en)
Other versions
CN111937125B (zh
Inventor
野上洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111937125A publication Critical patent/CN111937125A/zh
Application granted granted Critical
Publication of CN111937125B publication Critical patent/CN111937125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

场效应型晶体管具有在电子供给层(103、403)之上形成的栅极电极(108、408)、源极电极(104)、漏极电极(105)，并且具有：绝缘膜(106、407)，其包覆所述电子供给层(103、403)；以及所述绝缘膜的开口部(111、411)，其设置于形成所述栅极电极(108、408)的区域而具有梯形四棱柱状轮廓面，使所述栅极电极(108、408)与通过所述开口部(111、411)将所述电子供给层(103、403)露出的区域进行肖特基接合，并且使由所述开口部(111、411)所形成的梯形四棱柱状轮廓面相对于所述电子供给层(103、403)的表具有25度至75度的范围的倾斜角。

Description

场效应型晶体管
技术领域
本申请涉及场效应型晶体管。特别涉及使用氮化物半导体制作出的高电子迁移率晶体管。
背景技术
近年来，使用了以AlGaN/GaN高电子迁移率晶体管(简称为HEMT：High ElectronMobility Transistor。下面称为HEMT)所代表的GaN类HEMT为中心的氮化物半导体的场效应型晶体管的产品实用化正在发展，其代表性的是向面向手机基站的放大器的应用，今后还期待向高频通信设备相关的市场领域的普及扩大。
关于上述GaN类HEMT，难以实现栅极泄漏电流的控制，为此产生泄漏电流变大而无法维持品质的情况，谋求更稳定的具有小的栅极泄漏电流的GaN类HEMT。
作为其理由，在GaN类HEMT中，由于已经多次报告了受到晶片工艺工序中的湿式处理、或干式处理的影响而栅极泄漏电流大幅变动的事例、或受到保护半导体外延层表面的绝缘膜的影响而栅极泄漏电流大幅变动的事例，因此想到半导体外延层表面敏感是重大原因。
以往，通过在电子供给层之上形成的硅氧化物所具有的压缩应力，从而得到栅极泄漏电流小的氮化物半导体场效应型晶体管(例如，参照专利文献1)。
另外，以往，在以覆盖形成于半导体动作层之上的绝缘膜的开口部的内部、及覆盖至所述绝缘膜之上的方式形成的栅极电极构造中，通过将开口部的侧面设为倾斜为锥型的形状(绝缘膜开口部的表面侧向漏极侧倾斜的形状)而缓和栅极电极的开口端部处的电场集中的效果，能够提高耐压(即栅极泄漏电流变小)(例如，参照专利文献2)。
专利文献1：日本特开2008-244001号公报
专利文献2：日本特开2004-253620号公报
发明内容
但是，如后述所述，模拟研究了绝缘膜的残留应力对GaN类HEMT的电气特性造成的影响，其结果，关于上述专利文献1所记载的技术，栅极泄漏电流有可能反而增大，判断出存在不能够期待充分的效果这样的问题。另外，关于专利文献2所记载的技术，判断出想到不仅通过栅极电极的开口部的形状(倾斜角)，而且还考虑绝缘膜的残留应力能够进一步减小栅极泄漏电流。
本申请公开了为了消除上述那样的问题的技术，其目的在于得到不受半导体表面的状态、或保护表面的绝缘保护膜的膜质的影响，能够降低栅极泄漏电流的场效应型晶体管。
本申请所公开的场效应型晶体管具有在电子供给层的表面之上形成的栅极电极、源极电极、漏极电极，
该场效应型晶体管的特征在于具有：
绝缘膜，其包覆所述电子供给层；以及
所述绝缘膜的开口部，其形成于该绝缘膜中的形成所述栅极电极的区域，具有通过一个面而与所述电子供给层接触的梯形四棱柱状轮廓面，
所述栅极电极在通过所述开口部将所述电子供给层露出的区域与该电子供给层进行肖特基接合，
并且，所述开口部的梯形四棱柱状轮廓面的剖面形状相对于所述电子供给层的表面的倾斜角度设定在25度至75度的范围。
发明的效果
根据本申请所公开的场效应型晶体管，得到不受构成场效应型晶体管的各层的状态、或保护表面的绝缘膜的膜质的影响，能够将栅极泄漏电流一律降低的场效应型晶体管。
附图说明
图1是表示实施方式1涉及的场效应型晶体管的一个例子的剖视图。
图2是表示实施方式2涉及的场效应型晶体管的一个例子的剖视图。
图3是表示实施方式3涉及的场效应型晶体管的一个例子的剖视图。
图4是表示使用了图2的场效应型晶体管的情况下的栅极泄漏电流的实验结果的图。
图5是表示使用了图3的场效应型晶体管的情况下的栅极泄漏电流的实验结果的图。
图6是表示实施方式4涉及的场效应型晶体管的一个例子的剖视图。
图7是用于说明与场效应型晶体管的栅极泄漏电流特性相关的开口部形状的影响的图。
图8是用于说明与场效应型晶体管的晶体应变相关的开口部形状(开口部具有长方体状轮廓面的情况)的影响的图。
图9是用于说明与场效应型晶体管的晶体应变相关的开口部形状(开口部具有梯形四棱柱状轮廓面的情况)的影响的图。
图10是用于说明与场效应型晶体管的电场强度相关的开口部形状(开口部具有长方体状轮廓面的情况)的影响的图。
图11是用于说明与场效应型晶体管的电场强度相关的开口部形状(开口部具有梯形四棱柱状轮廓面的情况)的影响的图。
图12是用于说明与场效应型晶体管的栅极泄漏电流特性相关的绝缘膜的残留应力的影响的图。
具体实施方式
在具体地对本申请的实施方式进行说明前，首先对在决定本申请的实施方式所示的场效应型晶体管的结构时研究的内容进行说明。这是因为本研究内容在理解本申请的结构上也很重要。
首先，为了***地理解绝缘膜的残留应力对GaN类HEMT的电气特性造成的影响，实施了使用器件模拟的解析。
具体而言，将在半导体表面(改称为后述的图1所示的电子供给层的表面)正上方形成的绝缘膜的残留应力设定为压缩应力(残留应力值为-1GPa)、无残留应力、拉伸应力(残留应力值为+1GPa)的范围，作为GaN类HEMT的栅极电极部的构造使用当前广泛采用的以覆盖该绝缘膜的开口部的内部及覆盖至所述绝缘膜之上的方式形成的栅极电极构造，对在如下情况下的栅极泄漏电流值示出何种依赖性进行了计算：开口部的剖面形状为长方形的情况(在绝缘膜的开口部具有长方体状轮廓面的情况下，相对于所述半导体表面正交的剖面的轮廓线与所述半导体表面正交的情况)；开口部的剖面形状为上底比下底大的梯形(在绝缘膜的开口部具有梯形四棱柱状轮廓面的情况下，相对于所述半导体表面正交的剖面的轮廓线倾斜于所述半导体表面的情况)，并且与半导体表面相交的2根直线相对于所述半导体表面的倾斜角度均设为45度的情况。
在图7中示出该结果。图7(a)示出开口部具有长方体状轮廓面的情况下的结果。在该情况下，在绝缘膜的残留应力为拉伸应力(在图中，参照由“+1GPa”所示的曲线。以下相同)时栅极泄漏电流降低，在绝缘膜的残留应力为压缩应力(在图中，作为残留应力的值参照由“-1GPa”所示的曲线。以下相同)时栅极泄漏电流增大。此外，在图中，作为残留应力的值由“0Pa”所示的曲线为残留应力为零的情况下(以下相同)的栅极泄漏电流的值。
相对于此，如图7(b)所示，在开口部具有梯形四棱柱状轮廓面的情况下(开口部的轮廓线相对于半导体表面的倾斜角度为45度时)，计算结果如下，即，在绝缘膜的残留应力为压缩应力(-1GPa)时栅极泄漏电流降低，在为拉伸应力(在图中，作为残留应力的值参照由“+1GPa”所示的曲线。以下相同)时栅极泄漏电流增大。
使用图8至图11对其原因进行说明。首先，图8、图9是关于从栅极电极区域的半导体表面(具体而言AlGaN)向基板方向深0.5nm的位置(参照图1的单点划线Ps)处的晶体应变的关于YY成分(图1中的向垂直方向(纸面上下方向)的半导体晶体(具体而言AlGaN)的应变。在标号为正时是指晶体延伸的方向，在标号为负号时是指晶体收缩的方向)的由器件模拟得到的计算结果。图8示出开口部具有长方体状轮廓面的情况下的结果。另外，图9示出开口部具有梯形四棱柱状轮廓面的情况下(开口部的轮廓线相对于半导体表面的倾斜角度为45度时)的结果。此外，在图8、图9的任意图中，也同时记载了位置参照用的单点划线S、及单点划线D。单点划线S示出源极电极侧的栅极开口端部的位置，单点划线D示出漏极电极侧的栅极开口端部的位置(关于单点划线S、单点划线D，在下面说明的图10、图11中也相同)。
根据这些结果可知，在栅极电极的开口部具有长方体状轮廓面的情况下、和在开口部具有梯形四棱柱状轮廓面的情况下(开口部的轮廓线相对于半导体表面的倾斜角度为45度时)，栅极电极的开口端部的晶体应变的YY成分的值的随位置的变化在特征上是不同的。可知在前者的情况下(在开口部具有长方体状轮廓面的情况下)，晶体应变的标号正负反转的部位位于栅极开口端部。另一方面，在后者的情况下(在开口部具有梯形四棱柱状轮廓面的情况下)，与栅极开口端部相比位于与源极电极、或漏极电极接近的位置，即半导体表面之上。在后者的情况下，推定出通常在施加最大电场的栅极开口端部处，晶体应变成分表现出增大的倾向，即，具有容易受到绝缘膜的残留应力的影响的倾向。
因此，接下来，通过由器件模拟进行的计算求出栅极电极的开口端部附近的电场强度。在图10、图11中示出该结果。图10示出开口部具有长方体状轮廓面的情况下的开口端部附近的电场强度。在该图10中，图10(b)是图10(a)的由标号E所示的虚线包围的部分的放大图。另外，图11示出开口部具有梯形四棱柱状轮廓面的情况下(开口部的轮廓线相对于半导体表面的倾斜角度为45度时)的开口端部附近的电场强度。在该图11中，图11(b)是图11(a)的由标号F所示的虚线包围的部分的放大图。
如图10所示，该栅极电极的开口端部附近的晶体应变成分的变化受到影响，在开口部具有长方体状轮廓面的情况下，栅极电极的开口端部附近的电场强度在绝缘膜的残留应力为拉伸应力(+1GPa)时栅极电极的开口端部附近的电场强度相对低，在为压缩应力(-1GPa)时增大。
相对于此，在开口部具有梯形四棱柱状轮廓面的情况下(开口部的轮廓线相对于半导体表面的倾斜角度为45度时)，如图11所示，与图10的结果相反，在绝缘膜的残留应力为压缩应力(-1GPa)时栅极电极的开口端部附近的电场强度相对低，在为拉伸应力(+1GPa)时增大。
以上，通过一系列的模拟重新判明了根据绝缘膜的残留应力和栅极电极的开口部的形状(倾斜角)，栅极电极的开口端部的电场强度受到影响，栅极泄漏电流产生增减。
因此，通过模拟研究了在半导体表面正上方形成的绝缘膜的残留应力对栅极泄漏电流造成的影响。在图12中示出该结果。如图12(的横轴)所示，关于残留应力，在分别为压缩应力(-1GPa)、无残留应力、拉伸应力(+1GPa)的情况下，将剖视图中的栅极电极的开口部的倾斜角作为参数，对以半导体表面为基准使其在25度至75度的范围变化时的栅极泄漏电流进行了计算。
其结果，如图12所示，判断出大致以倾斜角度的角度参数45度为边界，在小于或等于45度时，具有压缩应力(-1GPa)的绝缘膜栅极泄漏电流小，相反地，在大于或等于45度时具有拉伸应力(+1GPa)的绝缘膜栅极泄漏电流小。
以上结果启示出通过将绝缘膜的残留应力和栅极电极的开口部的形状(倾斜角)设计为最佳，从而能够提供具有更小栅极泄漏电流的GaN类HEMT。
基于以上情况，接下来，使用附图对本申请的实施方式进行具体的说明。
实施方式1.
下面，基于图1对实施方式1涉及的场效应型晶体管进行说明。在图1中，作为在GaN类HEMT中使用的半导体基板101，主要举出SiC基板、GaN基板、Si基板、蓝宝石基板等。在该半导体基板101之上形成生长出的沟道层102，作为在GaN类HEMT中使用的沟道层典型的是GaN层。在沟道层102之上形成有生长出的电子供给层103，作为在GaN类HEMT中使用的电子供给层典型的是AlGaN层。对Al成分和膜厚进行调整，以2×1012/cm2～4×1013/cm2的范围得到适于产品的目标性能的薄层载流子浓度Ns。此外，有时在AlGaN层之上形成称为GaN覆盖层的使半导体表面稳定化的层。
另外，在半导体表面形成进行了欧姆接合的源极电极104、及进行了欧姆接合的漏极电极105。而且，在半导体表面形成直接包覆该半导体表面的绝缘膜106。就该绝缘膜106而言，以具有压缩应力为特征，在GaN类HEMT中广泛使用SiN膜(与氮化硅膜相同。以下相同)。
另外，在半导体表面形成进行了肖特基接合的栅极电极108，如图1所示，呈覆盖源极电极104和漏极电极105之间的绝缘膜106进行了开口的区域内，并且一部分覆盖至绝缘膜之上的所谓T型那样的形状(模拟T型形状)。
另外，栅极电极部的绝缘膜106的开口部如由图1的虚线包围的部位所示那样，形成为倾斜为锥型的形状，具体而言，绝缘膜开口部的表面侧成为向漏极侧及源极侧倾斜的形状。此外，用于保护晶体管的动作部的绝缘保护膜109形成为将栅极电极108及绝缘膜106覆盖，就该绝缘保护膜109而言，在GaN类HEMT中广泛使用SiN膜。
而且，形成用于与(未图示的)外部电路连接的配线电极110，该外部电路分别连接于源极电极104、漏极电极105、及向晶体管的动作部的外侧延伸而引出的栅极电极108。
接下来，下面对图1所示的场效应型晶体管的制造方法进行详细的说明。图1的场效应型晶体管例如能够通过例如下面说明的GaN类HEMT的通常的制造方法进行制作。
首先，通过MOCVD(Metal Organic Chemical Vapor Deposition：有机金属气相生长)法，在SiC基板101之上依次层叠AlN核形成层(未图示)、未掺杂的沟道层102(这里为GaN沟道层)、未掺杂的电子供给层103(这里为AlGaN电子供给层)。在AlGaN/GaN的异质界面产生2维电子气，其称为半导体层中的电流行进层。为了在2×1012/cm2～4×1013/cm2的范围内得到适于产品的目标性能的薄层载流子浓度Ns，对上述AlGaN电子供给层的Al成分和膜厚进行调整，但多数例如在10％～30％的范围内对Al成分进行调整，在10nm～40nm的范围内对膜厚进行调整。根据需要，有时在AlGaN电子供给层之上进一步层叠未掺杂的GaN覆盖层、或n-GaN覆盖层。
此外，作为用于得到GaN类HEMT的基板，也能够使用蓝宝石、Si、GaN，只要使适于基板材料的外延层生长即可，在本申请中不对其进行限制。
接下来，在制作出的半导体表面之上，经由通过通常的光刻工序进行了图案化的光致抗蚀剂的开口部，例如通过通常的蒸镀法，形成Ti/Al/Ti/Au层叠金属。之后，在通过升离(lift off)而将光致抗蚀剂剥离后，在半导体表面与Ti/Al/Ti/Au层叠金属的界面处，进行用于得到欧姆接触的热处理(800℃～950℃)。由此，得到源极电极104及漏极电极105。
接下来，形成覆盖半导体表面的绝缘膜106。在GaN类HEMT中广泛使用SiN膜。作为绝缘膜的形成方法使用等离子体CVD法、热CVD法、催化剂CVD(Cat-CVD)法、ECR溅射法等而形成。此时，由于在半导体表面形成不同种类材料的绝缘膜之一即SiN膜，因此产生残留应力。该应力根据成膜方法、生长条件而变化。此次实验所使用的SiN膜是通过等离子体CVD法或ECR溅射法制作出的膜，根据目的而形成了单层膜或层叠膜。
接下来，在上述绝缘膜106之上，经由通过通常的光刻工序进行了图案化的光致抗蚀剂的开口部，形成用于形成栅极电极108的锥形形状的栅极的开口部111。用于形成该开口部111的方法例如通常是使用缓冲氢氟酸(BHF)的湿蚀刻、由RIE(Reactive IonEtching)法、ECR(Electron Cyclotron Resonance)法、或ICP(Inductive CoupledPlasma)法进行的干蚀刻。
作为此次的特征即用于得到图1所示的具有锥形形状的开口部111的手段，在本申请中采用了如下方法，即，在绝缘膜106和光致抗蚀剂之间，在通过等离子体CVD以规定的膜厚形成了干蚀刻比率比绝缘膜106高的、用于形成开口部111的牺牲绝缘膜(SiN膜)的基础上，通过由ICP法进行的干蚀刻而形成开口部111。
根据本方法，从光致抗蚀剂的开口部开始的侧蚀刻在上述牺牲绝缘膜上比在绝缘膜106上进行得更快(利用干蚀刻比率的差)，从而依赖于牺牲绝缘膜的膜厚，能够得到绝缘膜106的开口部的表面侧向漏极侧、及源极侧倾斜的、具有所期望的角度(25度～75度)的锥形形状(梯形四棱柱状的轮廓面)。
接下来，在所述开口部111的区域，经由通过通常的光刻工序进行了图案化的光致抗蚀剂的开口部，例如通过通常的蒸镀法，作为为了在GaN类HEMT中得到良好的肖特基接合的有效的层叠金属，例如，对Ni/Au、Pt/Au、Pt/Ti Au中的任意1个层叠金属进行选择、形成，得到栅极电极108。
接下来，形成用于对晶体管的动作部进行保护的绝缘保护膜109，而且，通过通常的光刻工序，使规定部位的绝缘保护膜109开口，之后，形成为了与(未图示的)外部电路连接而形成的配线电极110，该外部电路分别连接于源极电极104、漏极电极105及向晶体管的动作部的外侧延伸而引出的栅极电极108，得到图1的GaN类HEMT的场效应型晶体管。
为了对实施方式1的作用及效果进行确认，实际实施了AlGaN/GaN HEMT晶体管的试制，进行了栅极泄漏电流的评价。
首先，在实验中，在绝缘膜106中使用了具有-2GPa的压缩应力的SiN膜。就通过等离子体CVD法形成的SiN膜而言，通常的调整范围为-400MPa的压缩应力至400MPa的拉伸应力的范围。
因此，此次为了得到-2GPa的压缩应力的绝缘膜106而使用ECR溅射装置，由此实现了上述绝缘膜106。将绝缘膜106的膜厚设为80nm。但是，如果绝缘膜的残留应力大，则产生绝缘膜的裂纹、或剥离这样的不良情况的可能性变高。在此次的一系列的验证中，直至至少-3GPa的压缩应力为止，作为在绝缘膜106中应用的膜厚，即使是设想大致最大值的200nm，也没有产生绝缘膜的裂纹、或剥离这样的不良情况。另外，在此次的制造工艺中，由图1的标号111所示的开口部的锥形形状部分的倾斜角度得到60度。
这里，作为一个问题，存在GaN类HEMT受到晶片工艺工序中的湿式处理或干式处理的影响，栅极泄漏电流大幅变动的事例、或受到保护半导体外延表面的绝缘膜的影响而栅极泄漏电流大幅变动的事例。
而且，在通过变更各种成膜装置的生长条件而对绝缘膜的应力值进行了调整的情况下，假设栅极泄漏电流产生了变化，则实际上很难区分其原因是由膜质造成的还是由绝缘膜的应力造成的。
因此，此次为了最大程度地排除晶片工艺对半导体表面造成的影响、或绝缘膜的膜质的影响，除了图1的晶体管构造之外，还组合图2和图3所示那样的晶体管构造而进行了评价。
在图2所示的栅极部的构造中，相对于图1中的绝缘膜106的区域，分2层层叠地形成了如下膜，即，在电子供给层203的正上方具有压缩应力的第1绝缘膜206、在第1绝缘膜206之上具有拉伸应力的第2绝缘膜207。将总厚度统一为图1的80nm，不产生由膜厚导致的栅极泄漏电流的差异。
以使具有压缩应力的第1绝缘膜206与具有拉伸应力的第2绝缘膜207的膜厚比率成为10nm/70nm、20nm/60nm、30nm/50nm的任意者的方式，对图2涉及的3个场效应晶体管进行了制作。
此外，通过等离子体CVD形成具有拉伸应力的第2绝缘膜207，应力值得到130MPa。这里，第1绝缘膜206的压缩应力为-2GPa。图2的由圆的虚线包围的锥形形状的开口部211的倾斜角度为60度。
另一方面，在图3所示的栅极部的构造中，相对于图1中的绝缘膜106的区域，分2层层叠地形成了如下膜，即，在电子供给层303的正上方具有拉伸应力的第1绝缘膜307、在该第1绝缘膜307之上具有压缩应力的第2绝缘膜306。将总厚度统一为图1的80nm，不产生由膜厚导致的栅极泄漏电流的差异。
以使具有拉伸应力的第1绝缘膜307与具有压缩应力的第2绝缘膜306的膜厚比率成为10nm/70nm、20nm/60nm、80nm/0nm(在该情况下没有形成第2绝缘膜306)的任意者的方式，对图3涉及的3个场效应晶体管进行了制作。
此外，通过等离子体CVD形成具有拉伸应力的第1绝缘膜307，应力值得到130MPa。具有压缩应力的第2绝缘膜306的应力值为-2GPa。此外，图3的锥形形状的开口部311的倾斜角度为60度。
图4示出具有压缩应力的第1绝缘膜206与具有拉伸应力的第2绝缘膜207的膜厚比率为10nm/70nm、20nm/60nm、30nm/50nm、80nm/0nm(在该情况下没有形成拉伸应力的绝缘膜。参照图1的构造)时的栅极泄漏电流的测量结果。在图4中在上层绝缘膜中产生拉伸应力，在下层绝缘膜中产生压缩应力。另外，图中的标号A所示的虚线的框为与图2所示的晶体管构造相当的膜厚比率，标号B所示的圆的虚线的框与图1所示的晶体管构造相当。另外，三角的记号表示设定为相应的膜厚比率的情况下的评价出的泄漏电流值。如该图4所示，成为具有压缩应力的绝缘膜(参照下侧的下层绝缘膜的值)的膜厚越增加则栅极泄漏电流越小的结果。
接下来，图5示出具有拉伸应力的第1绝缘膜307与具有压缩应力的第2绝缘膜306的膜厚比率为10nm/70nm、20nm/60nm、80nm/0nm(在该情况下没有形成第2绝缘膜306)时的栅极泄漏电流的测量结果。在图5中在上层绝缘膜中产生压缩应力，在下层绝缘膜中产生拉伸应力。另外，图中的标号C所示的虚线的框为与图3所示的晶体管构造相当的膜厚比率。框中的圆形符号为设为上述3个膜厚比率的各情况下的评价出的栅极泄漏电流的值。
如图5所示，成为具有拉伸应力的绝缘膜的膜厚越增加则栅极泄漏电流越大的结果，即具有压缩应力的绝缘膜的膜厚越厚则栅极泄漏电流越小。
根据图4、图5的结果可知，无论是否是在半导体表面之上直接形成，如果使具有压缩应力的绝缘膜的膜厚增加，则栅极泄漏电流相应地变小，因此绝缘膜的残留应力会起到使电场强度降低的作用。
而且，根据上述图4、图5的结果可知，假设在制作了图2的具有压缩应力的第1绝缘膜206与具有拉伸应力的第2绝缘膜207的膜厚比率为70nm/10nm的构造的场效应晶体管时，图3的具有拉伸应力的第1绝缘膜307与具有压缩应力的第2绝缘膜306的膜厚比率为10nm/70nm的构造的场效应晶体管比图2的膜厚比率70nm/10nm的晶体管栅极泄漏电流大。这是强烈启示出在半导体表面之上直接形成的绝缘膜的膜种类有可能产生影响的颇有意思的结果。
在此次实验结果中，即使绝缘膜的锥型开口部的倾斜角度为60度，具有压缩应力的绝缘膜在减小栅极泄漏电流方面也是有效的。
相对于此，在图12的模拟结果中，就绝缘膜的锥型开口部的倾斜角度为60度而言，成为拉伸应力的值大则栅极泄漏电流小的结果，作为绝对值，与上述实验结果有偏差。
但是，器件模拟是基于所给予的场效应晶体管的构造和构成构造的各种材料的物性值而计算出的结果，以物性为参数，研究栅极部的构造和材料的残留应力对栅极泄漏电流的作用，因此应该理解为关于该定性的倾向是普遍的。
另一方面，在实验中还另外得到了下述判断结果，即，即使绝缘膜的具有锥形形状的开口部的倾斜角度为75度，具有压缩应力的绝缘膜也能够减小栅极泄漏电流(未图示)。
如已经在上述中说明过那样，栅极端部的半导体表面的晶体应变收到绝缘膜开口部的倾斜角度和绝缘膜的残留应力的组合的作用而变化，在满足规定的条件时得到缓和栅极端部的电场强度的作用。
通过考虑以上说明过的内容，从而得到能够不受到半导体表面的状态或保护表面的绝缘保护膜的膜质的影响，一律降低栅极泄漏电流的场效应型晶体管。
实施方式2.
相对于之前记载的图1中的绝缘膜106的区域，如图2所示，想到分2层层叠地形成如下膜的栅极构造的方式，即，在电子供给层203的正上方具有压缩应力的绝缘膜即第1绝缘膜206、在该第1绝缘膜206之上具有拉伸应力的绝缘膜即第2绝缘膜207。此外，例如在依次层叠了由GaN层构成的沟道层202、由AlGaN层构成的电子供给层203后，层叠第1绝缘膜206。
在设计或制造场效应晶体管方面，大多形成除了第1绝缘膜206、第2绝缘膜207之外的绝缘膜(例如，在多数情况下，从确保长期可靠性的观点出发形成用于保护栅极电极208的表面的绝缘保护膜209。即，如图2所示，栅极电极208及第2绝缘膜207均以通过绝缘保护膜209将其表面覆盖的方式而被保护)，在为了将根据保护晶体管的绝缘膜的总厚度而决定的应力控制于规定的范围，必须在该工序中使用拉伸应力的膜的情况下等，想到使用本实施方式的2层层叠构造的绝缘膜。
如图4的实验结果所示，判断出通过实施方式2的结构也能得到与实施方式1相同的作用。
如上所述，通过使用压缩应力的绝缘膜，从而能够将栅极泄漏电流的恶化限制为最小限度。
实施方式3.
在之前已经进行了记载，相对于图1中的绝缘膜106的区域，如图3所示，想到分2层层叠地形成了如下膜的栅极构造的方式，即，在电子供给层303的正上方具有拉伸应力的第1绝缘膜307、在该第1绝缘膜307之上具有压缩应力的第2绝缘膜306。此外，在图中，例如在依次层叠了由GaN层构成的沟道层302、由AlGaN层构成的电子供给层303后，层叠第1绝缘膜307。另外，第2绝缘膜306及栅极电极308以通过绝缘保护膜309将它们的表面覆盖的方式而被保护。
已经叙述了GaN类HEMT的性能或可靠性强烈受到半导体表面的状态或保护表面的绝缘膜的膜质的影响。由于由膜的种类、膜厚、膜形成的工艺等决定的限制，因此存在必须在半导体表面侧采用具有拉伸应力的绝缘膜的情况。
如图5的实验结果所示，判断出通过实施方式3的结构也能得到与实施方式1相同的作用。
如上所述，可知通过使用具有压缩应力的绝缘膜，从而能够将栅极泄漏电流的恶化限制为最小限度。
实施方式4.
已经叙述了GaN类HEMT的性能或可靠性强烈受到半导体表面的状态或保护表面的绝缘膜的膜质的影响。而且，由于由膜的种类、膜厚、膜形成的工艺等决定的限制，因此操作必须在半导体表面侧采用具有拉伸应力的绝缘膜的情况。
在这样的情况下，图12的模拟的结果是有用的。具体而言，如图6所示，半导体表面直接被绝缘膜407包覆，该绝缘膜407为具有拉伸应力的绝缘膜。而且，绝缘膜407的开口部形成为相对于电子供给层403的上表面具有90度的倾斜角度(开口部具有长方体状轮廓面的情况)、或从电子供给层403上表面观察具有75度～小于或等于90度的倾斜角度(开口部具有梯形四棱柱状轮廓面的情况。参照图中的由圆的虚线所示的开口部411)。此外，在图中，例如在依次层叠了由GaN层构成沟道层402、由AlGaN层构成的电子供给层403后，层叠绝缘膜407。另外，该绝缘膜407及栅极电极408均以通过绝缘保护膜409将它们的表面覆盖的方式而被保护。
根据图10、图11的模拟的结果，通过实施方式4制作出的晶体管与假定绝缘膜407是具有压缩应力的绝缘膜而形成的晶体管相比，得到缓和栅极端部的电场强度的作用。
另外，根据图12的模拟的结果，得到能够不受到半导体表面的状态或保护表面的绝缘保护膜的膜质的影响，一律降低栅极泄漏电流的场效应型晶体(具体而言，参照图12的角度参数为75度的情况)。
本申请记载有各种例示的实施方式及实施例，但1个或多个实施方式所记载的各种特征、方式及功能并不限于应用于特定的实施方式，能够单独或通过各种组合而应用于实施方式。
因此，在本申请说明书所公开的技术的范围内可想象到没有例示的无数变形例。例如，包含将至少1个结构要素变形的情况、追加的情况或省略的情况，而且提取至少1个结构要素而与其它实施方式的结构要素进行组合的情况。
标号的说明
101半导体基板，102、202、302、402沟道层，103、203、303、403电子供给层，104源极电极，105漏极电极，106绝缘膜，108、208、308、408栅极电极，109、209、309、409绝缘保护膜，110配线电极，111、211、311、411开口部，206、307第1绝缘膜，207、306第2绝缘膜，407绝缘膜(具有拉伸应力)。

Claims (11)

1.一种场效应型晶体管，其具有在电子供给层的表面之上形成的栅极电极、源极电极、漏极电极，
该场效应型晶体管的特征在于，具有：
绝缘膜，其包覆所述电子供给层；以及
所述绝缘膜的开口部，其形成于该绝缘膜中的形成所述栅极电极的区域，具有通过一个面而与所述电子供给层接触的梯形四棱柱状轮廓面，
所述栅极电极在通过所述开口部将所述电子供给层露出的区域与该电子供给层进行肖特基接合，
并且，所述开口部的梯形四棱柱状轮廓面的剖面形状相对于所述电子供给层的表面的倾斜角度设定在25度至75度的范围。
2.根据权利要求1所述的场效应型晶体管，其特征在于，
所述绝缘膜具有压缩应力，并且通过所述开口部的梯形四棱柱状轮廓面及与接触于所述电子供给层的面相反的表面而与所述栅极电极接触。
3.根据权利要求1所述的场效应型晶体管，其特征在于，
所述绝缘膜具有第1绝缘膜和第2绝缘膜，并且通过所述开口部的梯形四棱柱状轮廓面及与接触于所述电子供给层的面相反的表面而与所述栅极电极接触，该第1绝缘膜具有压缩应力、形成于所述电子供给层的表面，该第2绝缘膜具有拉伸应力或具有比所述第1绝缘膜小的压缩应力、形成于该第1绝缘膜的表面。
4.根据权利要求1所述的场效应型晶体管，其特征在于，
所述绝缘膜具有第1绝缘膜和第2绝缘膜，并且通过所述开口部的梯形四棱柱状轮廓面及与接触于所述电子供给层的面相反的表面而与所述栅极电极接触，该第1绝缘膜具有拉伸应力、形成于半导体表面层的表面，该第2绝缘膜具有压缩应力或具有比第1绝缘膜小的拉伸应力、形成于第1绝缘膜的之上。
5.根据权利要求2所述的场效应型晶体管，其特征在于，
所述绝缘膜的压缩应力设定于-3GPa至-0.5GPa的范围。
6.根据权利要求3所述的场效应型晶体管，其特征在于，
所述第1绝缘膜的压缩应力设定于-3GPa至-0.5GPa的范围。
7.根据权利要求4所述的场效应型晶体管，其特征在于，
所述第2绝缘膜的应力设定于-3GPa至-0.5GPa的范围。
8.一种场效应型晶体管，其具有在电子供给层的表面之上形成的栅极电极、源极电极、漏极电极，
该场效应型晶体管的特征在于，具有：
绝缘膜，其包覆所述电子供给层；以及
所述绝缘膜的开口部，其设置于形成所述栅极电极的区域，
所述栅极电极与通过所述开口部将所述电子供给层露出的区域和包含所述开口部的绝缘膜的表面进行肖特基接合，
并且，所述开口部的轮廓面的剖面形状相对于所述电子供给层的表面的倾斜度设定为90度、或相对于所述电子供给层的表面的倾斜角度设定为75度至小于或等于90度。
9.根据权利要求8所述的场效应型晶体管，其特征在于，
所述绝缘膜具有拉伸应力，并且通过所述开口部的长方体状轮廓面或梯形四棱柱状轮廓面、及与接触于所述电子供给层的面相反的表面而与所述栅极电极接触。
10.根据权利要求9所述的场效应型晶体管，其特征在于，
所述绝缘膜的拉伸应力设定于0.5GPa至3GPa的范围。
11.根据权利要求1至10中任一项所述的场效应型晶体管，其特征在于，
所述绝缘膜为氮化硅膜。
CN201880092056.0A 2018-04-13 2018-04-13 场效应型晶体管 Active CN111937125B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/015522 WO2019198226A1 (ja) 2018-04-13 2018-04-13 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
CN111937125A true CN111937125A (zh) 2020-11-13
CN111937125B CN111937125B (zh) 2024-05-31

Family

ID=65356189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880092056.0A Active CN111937125B (zh) 2018-04-13 2018-04-13 场效应型晶体管

Country Status (5)

Country Link
US (1) US11527629B2 (zh)
JP (1) JP6470480B1 (zh)
CN (1) CN111937125B (zh)
DE (1) DE112018007473T5 (zh)
WO (1) WO2019198226A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239938A1 (ja) * 2018-06-14 2019-12-19 新東工業株式会社 起歪体、起歪体の製造方法、及び物理量測定センサ
CN117981087A (zh) * 2022-01-25 2024-05-03 英诺赛科(苏州)半导体有限公司 降低漏电流的氮化镓半导体装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US20080290372A1 (en) * 2006-02-07 2008-11-27 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
CN103548145A (zh) * 2011-06-23 2014-01-29 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN106992209A (zh) * 2015-12-09 2017-07-28 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP2004253620A (ja) 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
JP2006120694A (ja) 2004-10-19 2006-05-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2008244001A (ja) 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
JP2014045146A (ja) * 2012-08-28 2014-03-13 Advanced Power Device Research Association 半導体素子およびその製造方法
JP6085178B2 (ja) * 2013-01-18 2017-02-22 住友電気工業株式会社 Ｍｅｓ構造トランジスタを作製する方法、ｍｅｓ構造トランジスタ
JP2016058682A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20080290372A1 (en) * 2006-02-07 2008-11-27 Fujitsu Limited Semiconductor device and method of manufacturing the same
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
CN103548145A (zh) * 2011-06-23 2014-01-29 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN106992209A (zh) * 2015-12-09 2017-07-28 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP6470480B1 (ja) 2019-02-13
JPWO2019198226A1 (ja) 2020-04-30
DE112018007473T5 (de) 2020-12-24
US11527629B2 (en) 2022-12-13
US20210043743A1 (en) 2021-02-11
WO2019198226A1 (ja) 2019-10-17
CN111937125B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US9543391B2 (en) High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US8895992B2 (en) High electron mobility transistor and method of forming the same
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US9601608B2 (en) Structure for a gallium nitride (GaN) high electron mobility transistor
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
US10847643B2 (en) Enhancement mode HEMT device and method of forming the same
US10243070B2 (en) Semiconductor device and method for manufacturing the same
US10679860B2 (en) Self-aligning source, drain and gate process for III-V nitride MISHEMTs
CN110754001B (zh) 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管
CN102881720A (zh) 半导体结构及其形成方法
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW200305283A (en) High power-low noise microwave GaN heterojunction field effet transistor
TWI701839B (zh) 半導體結構及其製造方法
US20230075628A1 (en) Semiconductor device and method for manufacturing the same
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
CN111937125B (zh) 场效应型晶体管
TWI670851B (zh) 半導體功率元件
JP2024042046A (ja) エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ
CN110875383B (zh) 半导体装置及其制造方法
JP5707763B2 (ja) 半導体装置の製造方法
JP7308593B2 (ja) 窒化物半導体装置
US20230163205A1 (en) Semiconductor device and method for manufacturing the same
TWM508782U (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant