JP6405290B2 - 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 - Google Patents

基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 Download PDF

Info

Publication number
JP6405290B2
JP6405290B2 JP2015144948A JP2015144948A JP6405290B2 JP 6405290 B2 JP6405290 B2 JP 6405290B2 JP 2015144948 A JP2015144948 A JP 2015144948A JP 2015144948 A JP2015144948 A JP 2015144948A JP 6405290 B2 JP6405290 B2 JP 6405290B2
Authority
JP
Japan
Prior art keywords
resist film
film
unit
film thickness
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015144948A
Other languages
English (en)
Other versions
JP2017028086A (ja
Inventor
吉原 孝介
孝介 吉原
寛三 加藤
寛三 加藤
智弘 井関
智弘 井関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015144948A priority Critical patent/JP6405290B2/ja
Publication of JP2017028086A publication Critical patent/JP2017028086A/ja
Application granted granted Critical
Publication of JP6405290B2 publication Critical patent/JP6405290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本開示は、基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体に関する。
現在、基板(例えば、半導体ウエハ)の微細加工を行うにあたり、フォトリソグラフィ技術を用いて凹凸パターンを基板上に形成することが広く行われている。例えば、基板上にレジストパターンを形成する工程は、基板の表面にレジスト膜を形成することと、このレジスト膜を所定のパターンに沿って露光することと、露光後のレジスト膜と現像液とを反応させて現像することとを含む。
基板の表面上に形成されたレジストパターンの線幅(CD(Critical dimension)ともいう。以下では、レジストパターンの線幅を単に「線幅」と称することがある。)の均一性は、基板を処理して半導体デバイスを得たときに、当該半導体デバイスにばらつきを生じさせる要因となりうる。そのため、均一な線幅を得るための種々の手法が開発されている。例えば、特許文献1,2は、第1の基板上に形成されたレジストパターンの線幅を測定する工程と、当該線幅の大きさに基づいて処理条件を変更する工程と、変更された処理条件によって後続の第2の基板上にレジストパターンを形成する工程とを含む基板処理方法を開示している。
特開2009−267144号公報 特開2010−212414号公報
特許文献1,2は、第1の基板における線幅に基づいて、後続の第2の基板における線幅を補正する、いわゆるフィードバック制御を行っている。フィードバック制御によれば、前段の第1の基板における線幅に対しては補正が行われないので、第1のウエハ上の線幅が所望の大きさでない場合には、第1の基板に対する再処理を要する。
そこで、本開示は、均一な線幅の形成と生産性の向上とを両立することが可能な基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体を説明する。
本発明者らが鋭意研究したところ、基板上のレジスト膜がパターン露光されると、レジスト膜を構成するポリマーの構造が変化して、露光部分におけるレジスト膜の膜厚が僅かに変化するという事実が判明した。さらに、レジスト膜の膜厚と、最終的に形成されるレジストパターンの線幅との間には、相関関係が存在するという事実が判明した。
これらの事実を踏まえ、本開示の一つの観点に係る基板処理装置は、基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定するように構成された測定部と、レジスト膜に対して補正処理を行うように構成された補正部と、レジスト膜を現像するように構成された現像部と、制御部とを備え、制御部は、測定部によって測定された膜厚に基づいて補正部によるレジスト膜の補正条件を設定する第1の処理と、第1の処理において設定された補正条件に基づいてレジスト膜に対して補正処理を行わせるように補正部を制御する第2の処理と、第2の処理が行われた後のレジスト膜を現像させるように現像部を制御する第3の処理とを実行する。
本開示の一つの観点に係る基板処理装置では、制御部が、測定部によって測定された膜厚に基づいて補正部によるレジスト膜の補正条件を設定する第1の処理を実行する。例えば、測定部によって測定された膜厚に基づいて推定される線幅(推定線幅)が基板面内において不均一である場合に、レジスト膜のうち推定線幅が大きい箇所において実際に形成される線幅が小さくなるような補正条件が設定される。そして、本開示の一つの観点に係る基板処理装置では、制御部が、第1の処理において設定された補正条件に基づいてレジスト膜に対して補正処理を行わせるように補正部を制御する第2の処理と、第2の処理が行われた後のレジスト膜を現像させるように現像部を制御する第3の処理とを実行する。このように、本開示の一つの観点に係る基板処理装置では、測定部によるレジスト膜の膜厚測定の対象と同一の基板に対して、推定線幅のばらつきに対する補正と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって必要な補正が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他の基板の処理中に得られる情報を利用しないので、基板を迅速に処理できると共に、再処理すべき基板の発生を抑制できる。従って、本開示の一つの観点に係る基板処理装置によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
本開示の一つの観点に係る基板処理装置は、パターン露光後のレジスト膜を加熱処理するように構成された加熱部をさらに備え、測定部は、加熱部によって加熱された後のレジスト膜の膜厚を測定するように構成されていてもよい。この場合、加熱部によってパターン露光後のレジスト膜を加熱処理することで、レジスト膜のうちパターン露光された部分のポリマーの構造がより変化しやすい。そのため、加熱部によるレジスト膜の加熱処理後においては、露光部分におけるレジスト膜の膜厚が大きく変化する。従って、推定線幅をより精度よく得ることができる。
測定部は、加熱部によって加熱された後のレジスト膜の第1の膜厚と、パターン露光前のレジスト膜の第2の膜厚とをそれぞれ測定するように構成され、制御部は、第1の処理において、第1の膜厚と第2の膜厚との差に基づいて補正部によるレジスト膜の補正条件を設定してもよい。この場合、基板上に配置されたレジスト膜の膜厚に当初からばらつきが存在していても、第1の膜厚から第2の膜厚を減算することにより、当該ばらつきの影響が大幅に減ぜられる。従って、パターン露光によるレジスト膜の膜厚の変化がより正確に把握できるので、推定線幅をよりいっそう精度よく得ることができる。
補正部は、補正処理としてレジスト膜に対する加熱又は露光を行ってもよい。
制御部は、第1の処理において、レジスト膜が現像されて得られるレジストパターンの線幅を、測定部によって測定された膜厚に基づいて推定することと、推定された当該線幅に基づいて、レジスト膜に対する加熱温度又は露光量を補正条件として設定してもよい。
本開示の他の観点に係る基板処理装置は、基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定するように構成された測定部と、レジスト膜を現像するように構成された現像部と、制御部とを備え、制御部は、測定部によって測定された膜厚に基づいて現像部によるレジスト膜の現像条件を設定する第1の処理と、第1の処理において設定された現像条件に基づいてレジスト膜を現像させるように現像部を制御する第2の処理とを実行する。
本開示の他の観点に係る基板処理装置では、制御部が、測定部によって測定された膜厚に基づいて現像部によるレジスト膜の現像条件を設定する第1の処理を実行する。例えば、測定部によって測定された膜厚に基づいて推定される線幅(推定線幅)が、基板面内において不均一であるとはいえないものの、所定の大きさよりも大きいような場合に、現像時間を長時間とする現像条件が設定される。そして、本開示の他の観点に係る基板処理装置では、制御部が、第1の処理において設定された現像条件に基づいてレジスト膜を現像させるように現像部を制御する第2の処理を実行する。このように、本開示の他の観点に係る基板処理装置では、測定部によるレジスト膜の膜厚測定の対象と同一の基板に対して、推定線幅の大きさに対する現像条件の変更と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって現像条件の変更が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他の基板の処理中に得られる情報を利用しないので、基板を迅速に処理できると共に、再処理すべき基板の発生を抑制できる。従って、本開示の他の観点に係る基板処理装置によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
測定部は、基板の表面上に配置され且つレジスト膜を含む多層膜のうち、レジスト膜の膜厚のみを測定するように構成されていてもよい。
測定部は、基板の表面上に配置され且つレジスト膜を含む多層膜全体の膜厚を測定するように構成されていてもよい。パターン露光及び加熱によって膜厚が変化するのはレジスト膜であり、他の膜(例えば、下層膜、中間膜等)の膜厚はパターン露光及び加熱によって実質的に変化しない。そのため、多層膜の膜厚を測定する場合でも、実質的に、レジスト膜の膜厚を測定することが可能となる。
本開示の他の観点に係る基板処理方法は、基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定して第1の膜厚を取得する工程と、測定されたレジスト膜の膜厚に基づいて補正条件を設定する工程と、設定された補正条件に基づいてレジスト膜に対して補正処理を行う工程と、補正処理が行われた後のレジスト膜を現像する工程とを含む。
本開示の他の観点に係る基板処理方法では、測定されたレジスト膜の膜厚に基づいて補正条件を設定する。例えば、測定された膜厚に基づいて推定される線幅(推定線幅)が基板面内において不均一である場合に、レジスト膜のうち推定線幅が大きい箇所において実際に形成される線幅が小さくなるような補正条件が設定される。そして、本開示の他の観点に係る基板処理方法では、設定された補正条件に基づいてレジスト膜に対して補正処理を行う工程と、補正処理が行われた後のレジスト膜を現像する工程とを含む。このように、本開示の他の観点に係る基板処理方法では、レジスト膜の膜厚測定の対象と同一の基板に対して、推定線幅のばらつきに対する補正と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって必要な補正が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他の基板の処理中に得られる情報を利用しないので、基板を迅速に処理できると共に、再処理すべき基板の発生を抑制できる。従って、本開示の他の観点に係る基板処理方法によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
本開示の他の観点に係る基板処理方法は、パターン露光後のレジスト膜を加熱処理する工程をさらに含み、第1の膜厚を取得する工程では、レジスト膜を加熱処理する工程の後にレジスト膜の膜厚を測定してもよい。この場合、パターン露光後のレジスト膜を加熱処理することで、レジスト膜のうちパターン露光された部分のポリマーの構造がより変化しやすい。そのため、レジスト膜の加熱処理後においては、露光部分におけるレジスト膜の膜厚が大きく変化する。従って、推定線幅をより精度よく得ることができる。
本開示の他の観点に係る基板処理方法は、パターン露光前のレジスト膜の膜厚を測定して第2の膜厚を取得する工程をさらに含み、補正条件を設定する工程では、第1の膜厚と第2の膜厚との差に基づいてレジスト膜の補正条件を設定してもよい。この場合、基板上に配置されたレジスト膜の膜厚に当初からばらつきが存在していても、第1の膜厚から第2の膜厚を減算することにより、当該ばらつきの影響が大幅に減ぜられる。従って、パターン露光によるレジスト膜の膜厚の変化がより正確に把握できるので、推定線幅をよりいっそう精度よく得ることができる。
レジスト膜に対して補正処理を行う工程では、補正処理としてレジスト膜に対して加熱又は露光を行ってもよい。
補正条件を設定する工程では、レジスト膜が現像されて得られるレジストパターンの線幅を、測定された第1の膜厚に基づいて推定することと、推定された当該線幅に基づいて、レジスト膜に対する加熱温度又は露光量を補正条件として設定してもよい。
本開示の他の観点に係る基板処理方法は、基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定する工程と、測定されたレジスト膜の膜厚に基づいてレジスト膜の現像条件を設定する工程と、設定された現像条件に基づいてレジスト膜を現像する工程とを含む。
本開示の他の観点に係る基板処理方法では、測定されたレジスト膜の膜厚に基づいてレジスト膜の現像条件を設定する。例えば、測定された膜厚に基づいて推定される線幅(推定線幅)が、基板面内において不均一であるとはいえないものの、所定の大きさよりも大きいような場合に、現像時間を長時間とする現像条件が設定される。そして、本開示の他の観点に係る基板処理方法では、設定された現像条件に基づいてレジスト膜を現像する。このように、本開示の他の観点に係る基板処理方法では、レジスト膜の膜厚測定の対象と同一の基板に対して、推定線幅の大きさに対する現像条件の変更と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって現像条件の変更が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他の基板の処理中に得られる情報を利用しないので、基板を迅速に処理できると共に、再処理すべき基板の発生を抑制できる。従って、本開示他の観点に係る基板処理方法によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
レジスト膜の膜厚を測定する工程では、基板の表面上に配置され且つレジスト膜を含む多層膜のうち、レジスト膜の膜厚のみを測定してもよい。
レジスト膜の膜厚を測定する工程では、基板の表面上に配置され且つレジスト膜を含む多層膜全体の膜厚を測定してもよい。パターン露光及び加熱によって膜厚が変化するのはレジスト膜であり、他の膜(例えば、下層膜、中間膜等)の膜厚はパターン露光及び加熱によって実質的に変化しない。そのため、多層膜の膜厚を測定する場合でも、実質的に、レジスト膜の膜厚を測定することが可能となる。
本開示の他の観点に係るコンピュータ読み取り可能な記録媒体は、上記の基板処理方法を基板処理装置に実行させるためのプログラムを記録している。本開示の他の観点に係るコンピュータ読み取り可能な記録媒体では、上記の基板処理方法と同様に、均一な線幅の形成と生産性の向上とを両立することが可能となる。本明細書において、コンピュータ読み取り可能な記録媒体には、一時的でない有形の媒体(non-transitory computer recording medium)(例えば、各種の主記憶装置又は補助記憶装置)や、伝播信号(transitory computerrecording medium)(例えば、ネットワークを介して提供可能なデータ信号)が含まれる。
本開示に係る基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
図1は、基板処理システムを示す斜視図である。 図2は、図1のII−II線断面図である。 図3は、図2のIII−III線断面図である。 図4は、図2のIV−IV線断面図である。 図5は、基板処理システムのハードウェア構成を概略的に示す図である。 図6は、コントローラのハードウェア構成を概略的に図である。 図7は、膜厚測定ユニットを示す断面図である。 図8は、線幅相関データの生成手順を説明するためのフローチャートである。 図9は、第1の相関データテーブルの一例をグラフ化して示す図である。 図10は、第2の相関データテーブルの一例をグラフ化して示す図である。 図11は、線幅相関データテーブルの一例をグラフ化して示す図である。 図12は、レジストパターンの形成方法の一例を説明するためのフローチャートである。 図13の(a)は、補正処理を行わなかった場合のウエハ面内における線幅分布を示し、図13の(b)は、補正処理を行った場合のウエハ面内における線幅分布を示す。 図14は、レジストパターンの形成方法の他の例を説明するためのフローチャートである。
以下に説明される本開示に係る実施形態は本発明を説明するための例示であるので、本発明は以下の内容に限定されるべきではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
[基板処理システム]
図1に示されるように、基板処理システム1(基板処理装置)は、塗布現像装置2(基板処理装置)と、露光装置3と、コントローラ100(制御部)とを備える。露光装置3は、ウエハW(基板)の表面Wa(図5参照)に形成されたレジスト膜R(図5参照)の露光処理(パターン露光)を行う。具体的には、液浸露光等の方法によりレジスト膜(感光性被膜)の露光対象部分に選択的にエネルギー線を照射する。エネルギー線としては、例えばArFエキシマレーザー、KrFエキシマレーザー、g線、i線、又は極端紫外線(EUV:Extreme Ultraviolet)が挙げられる。
塗布現像装置2は、露光装置3による露光処理の前に、ウエハWの表面Waにレジスト膜Rを形成する処理を行い、露光処理後にレジスト膜Rの現像処理を行う。ウエハWは、円板状を呈してもよいし、円形の一部が切り欠かれていてもよいし、多角形など円形以外の形状を呈していてもよい。ウエハWは、例えば、半導体基板、ガラス基板、マスク基板、FPD(Flat Panel Display)基板その他の各種基板であってもよい。ウエハWの直径は、例えば200mm〜450mm程度であってもよい。
図1〜図4に示されるように、塗布現像装置2は、キャリアブロック4と、処理ブロック5と、インターフェースブロック6とを備える。キャリアブロック4、処理ブロック5及びインターフェースブロック6は、水平方向に並んでいる。
キャリアブロック4は、図3及び図4に示されるように、キャリアステーション12と搬入搬出部13とを有する。キャリアステーション12は、複数のキャリア11を支持する。キャリア11は、例えば複数枚のウエハWを密封状態で収容し、ウエハWを出し入れするための開閉扉(図示せず)を側面11a側に有する。キャリア11は、側面11aが搬入搬出部13側に面するように、キャリアステーション12上に着脱自在に設置される。
搬入搬出部13は、キャリアステーション12と処理ブロック5との間に位置する。搬入搬出部13は、キャリアステーション12上の複数のキャリア11にそれぞれ対応する複数の開閉扉13aを有する。側面11aの開閉扉と開閉扉13aとを同時に開放することで、キャリア11内と搬入搬出部13内とが連通する。搬入搬出部13は受け渡しアームA1を内蔵している。受け渡しアームA1は、キャリア11からウエハWを取り出して処理ブロック5に渡し、処理ブロック5からウエハWを受け取ってキャリア11内に戻す。
処理ブロック5は、図1及び図2に示されるように、BCTモジュール14と、HMCTモジュール15と、COTモジュール16と、DEVモジュール17とを有する。BCTモジュール14は下層膜形成モジュールである。HMCTモジュール15は中間膜(ハードマスク)形成モジュールである。COTモジュール16はレジスト膜形成モジュールである。DEVモジュール17は現像処理モジュールである。これらのモジュールは、床面側からDEVモジュール17、BCTモジュール14、HMCTモジュール15、COTモジュール16の順に並んでいる。
BCTモジュール14は、ウエハWの表面上に下層膜を形成するように構成されている。BCTモジュール14は、複数の塗布ユニット(図示せず)と、複数の熱処理ユニット(図示せず)と、これらのユニットにウエハWを搬送する搬送アームA2(図2参照)とを内蔵している。塗布ユニットは、下層膜形成用の塗布液をウエハWの表面に塗布して塗布膜を形成するように構成されている。熱処理ユニットは、例えば熱板によりウエハWを加熱し、加熱後のウエハWを例えば冷却板により冷却して熱処理を行うように構成されている。BCTモジュール14において行われる熱処理の具体例としては、塗布膜を硬化させて下層膜とするための加熱処理が挙げられる。下層膜としては、例えば、反射防止(SiARC)膜が挙げられる。
HMCTモジュール15は、下層膜上に中間膜を形成するように構成されている。HMCTモジュール15は、複数の塗布ユニット(図示せず)と、複数の熱処理ユニット(図示せず)と、これらのユニットにウエハWを搬送する搬送アームA3(図2参照)とを内蔵している。塗布ユニットは、中間膜形成用の塗布液をウエハWの表面に塗布して塗布膜を形成するように構成されている。熱処理ユニットは、例えば熱板によりウエハWを加熱し、加熱後のウエハWを例えば冷却板により冷却して熱処理を行うように構成されている。HMCTモジュール15において行われる熱処理の具体例としては、塗布膜を硬化させて中間膜とするための加熱処理が挙げられる。中間膜としては、例えば、SOC(Spin On Carbon)膜、アモルファスカーボン膜が挙げられる。
COTモジュール16は、中間膜上に熱硬化性且つ感光性のレジスト膜Rを形成するように構成されている。COTモジュール16は、図2及び図3に示されるように、複数の塗布ユニットU1と、複数の熱処理ユニットU2と、膜厚測定ユニットU3(測定部)と、これらのユニットにウエハWを搬送する搬送アームA4(図2参照)とを内蔵している。塗布ユニットU1は、レジスト膜形成用の処理液(レジスト剤)を中間膜の上に塗布して塗布膜を形成するように構成されている。熱処理ユニットU2は、例えば熱板によりウエハWを加熱し、加熱後のウエハWを例えば冷却板により冷却して熱処理を行うように構成されている。COTモジュール16において行われる熱処理の具体例としては、塗布膜を硬化させてレジスト膜とするための加熱処理(PAB:Pre Applied Bake)が挙げられる。膜厚測定ユニットU3の詳細については後述する。
DEVモジュール17は、露光されたレジスト膜の現像処理を行うように構成されている。DEVモジュール17は、図2及び図4に示されるように、複数の現像ユニットU4(現像部)と、複数の熱処理ユニットU5(加熱部、補正部)と、膜厚測定ユニットU6(測定部)と、光照射ユニットU7(補正部)と、これらのユニットにウエハWを搬送する搬送アームA5と、これらのユニットを経ずにウエハWを搬送する直接搬送アームA6とを内蔵している。現像ユニットU4は、レジスト膜Rを部分的に除去してレジストパターンを形成するように構成されている。熱処理ユニットU5は、例えば熱板によりウエハWを加熱し、加熱後のウエハWを例えば冷却板により冷却して熱処理を行うように構成されている。熱処理ユニットU5は、複数の加熱領域を有しており、加熱領域ごとに異なる温度を設定可能に構成されている。DEVモジュール17において行われる熱処理の具体例としては、現像処理前の加熱処理(PEB:Post Exposure Bake)、現像処理後の加熱処理(PB:Post Bake)等が挙げられる。膜厚測定ユニットU6の詳細については後述する。光照射ユニットU7は、ウエハW上のレジスト膜Rに対し、UV光による露光を行う。光照射ユニットU7による露光方式は、一括露光方式であってもよいし、ステップ方式であってもよい。一括露光方式は、レジスト膜Rのうち一つの領域を露光する際に、レチクル(マスク)及びウエハWを静止させた状態で当該領域にUV光を照射する方式である。ステップ方式は、レジスト膜Rのうち一つの領域を露光する際に、レチクル(マスク)及びウエハWを移動させながら当該領域にUV光を照射する方式である。
処理ブロック5内におけるキャリアブロック4側には棚ユニットU10が設けられている(図2〜図4参照)。棚ユニットU10は、床面からHMCTモジュール15に亘るように設けられており、上下方向に並ぶ複数のセルに区画されている。棚ユニットU10の近傍には昇降アームA7が設けられている。昇降アームA7は、棚ユニットU10のセル同士の間でウエハWを昇降させる。
処理ブロック5内におけるインターフェースブロック6側には棚ユニットU11が設けられている(図2〜図4参照)。棚ユニットU11は床面からDEVモジュール17の上部に亘るように設けられており、上下方向に並ぶ複数のセルに区画されている。
インターフェースブロック6は、受け渡しアームA8を内蔵しており、露光装置3に接続される。受け渡しアームA8は、棚ユニットU11のウエハWを取り出して露光装置3に渡し、露光装置3からウエハWを受け取って棚ユニットU11に戻すように構成されている。
コントローラ100は、基板処理システム1を部分的又は全体的に制御する。コントローラ100は、図5に示されるように、機能モジュールとして、指示部M1と、記憶部M2と、処理部M3と、推定部M4と、設定部M5と、読取部M6とを有する。これらの機能モジュールは、コントローラ100の機能を便宜上複数のモジュールに区切ったものに過ぎず、コントローラ100を構成するハードウェアがこのようなモジュールに分かれていることを必ずしも意味するものではない。各機能モジュールは、プログラムの実行により実現されるものに限られず、専用の電気回路(例えば論理回路)、又は、これを集積した集積回路(ASIC:ApplicationSpecific Integrated Circuit)により実現されるものであってもよい。
指示部M1は、基板処理システム1の各種装置(例えば、塗布ユニットU1、熱処理ユニットU2,U5、膜厚測定ユニットU3,U6、現像ユニットU4、光照射ユニットU7)を制御するために、これらに対して所定の指示を行う。指示部M1は、例えば、設定部M5において設定された補正条件に基づいてプログラムを実行し、基板処理システム1の各種装置を動作させる。
記憶部M2は、種々のデータを記憶する。記憶部M2は、例えば、読取部M6において読み取られたプログラムの他、各種のデータテーブル(詳しくは後述するが、例えば膜厚データテーブル、画素値データテーブル、膜厚相関データテーブル、線幅データテーブル、膜厚差データテーブル及び線幅相関データテーブル)を記憶する。
処理部M3は、各種データを処理する。処理部M3は、例えば、カメラ22aの撮像画像を処理する。処理部M3は、例えば、記憶部M2に記憶されている各種データに基づいて、後述する膜厚相関データテーブル及び線幅相関データテーブルを生成する。
推定部M4は、測定されたレジスト膜Rの膜厚と線幅相関データデーブルとに基づいて、現像後のレジストパターンの線幅を推定する。
設定部M5は、推定部M4において推定された線幅に基づいて、線幅を均一化するための補正条件又は現像条件を設定する。
読取部M6は、コンピュータ読み取り可能な記録媒体200からプログラムを読み取る。記録媒体200は、基板処理システム1に各種動作を実行させるためのプログラムを記録している。記録媒体200としては、例えば、半導体メモリ、光記録ディスク、磁気記録ディスク、光磁気記録ディスクであってもよい。
コントローラ100のハードウェアは、例えば一つ又は複数の制御用のコンピュータにより構成される。コントローラ100は、ハードウェ上の構成として、例えば図6に示す回路101を有する。回路101は、電気回路要素(circuitry)で構成されていてもよい。回路101は、具体的には、プロセッサ102と、メモリ103と、ストレージ104と、ドライバ105と、入出力ポート106とを有する。プロセッサ102は、メモリ103及びストレージ104の少なくとも一方と協働してプログラムを実行し、入出力ポート106を介した信号の入出力を実行することで、上述した各機能モジュールを構成する。ドライバ105は、基板処理システム1の各種装置をそれぞれ駆動する回路である。入出力ポート106は、ドライバ105と基板処理システム1の各種装置との間で、信号の入出力を行う。
本実施形態では、基板処理システム1は、一つのコントローラ100を備えているが、複数のコントローラ100で構成されるコントローラ群(制御部)を備えていてもよい。基板処理システム1がコントローラ群を備えている場合には、上記の機能モジュールがそれぞれ、一つのコントローラ100によって実現されていてもよいし、2個以上のコントローラ100の組み合わせによって実現されていてもよい。コントローラ100が複数のコンピュータ(回路101)で構成されている場合には、上記の機能モジュールがそれぞれ、一つのコンピュータ(回路101)によって実現されていてもよいし、2つ以上のコンピュータ(回路101)の組み合わせによって実現されていてもよい。コントローラ100は、複数のプロセッサ102を有していてもよい。この場合、上記の機能モジュールがそれぞれ、一つのプロセッサ102によって実現されていてもよいし、2つ以上のプロセッサ102の組み合わせによって実現されていてもよい。
[膜厚測定ユニット]
続いて、膜厚測定ユニットU3,U6の一例について、図7を参照してより詳しく説明する。膜厚測定ユニットU3,U6の構成及び動作は同じであるので、以下では膜厚測定ユニットU3について説明し、膜厚測定ユニットU6の説明を省略する。なお、レジスト膜Rを含む多層膜がウエハW上に形成されている場合、膜厚測定ユニットU3,U6によって、レジスト膜Rの膜厚のみを測定してもよいし、レジスト膜Rを含む多層膜全体の膜厚を測定してもよい。本明細書では、「レジスト膜Rの膜厚を測定」とは、レジスト膜Rの膜厚のみを測定する場合も、レジスト膜Rを含む多層膜全体の膜厚を測定する場合も含むものとする。
膜厚測定ユニットU3は、筐体20と、筐体20内に配置された保持駆動部21及び撮像部22とを有する。
保持駆動部21は、保持台21aと、アクチュエータ21b,21cと、ガイドレール21dを含む。保持台21aは、例えば吸着等によりウエハWを略水平に保持する。アクチュエータ21bは、例えば電動モータであり、保持台21aを回転駆動する。アクチュエータ21cは、例えばリニアアクチュエータであり、保持台21aをガイドレール21dに沿って移動させる。すなわち、アクチュエータ21cは、コントローラ100の指示に基づき、保持台21aに保持されているウエハWをガイドレール21dの一端側と他端側との間で搬送する。ガイドレール21dは、筐体20内において線状(例えば直線状)に延びている。
撮像部22は、カメラ22aと、ハーフミラー22bと、光源22cとを含む。カメラ22aは、例えば広角型のCCDカメラである。カメラ22aは、筐体20の側壁に取り付けられている。カメラ22aは、ハーフミラー22bに対向している。カメラ22aは、コントローラ100の指示に基づき撮像を行い、撮像した画像データをコントローラ100に送信する。ハーフミラー22bは、水平方向に対して略45°傾いた状態で、筐体20の天壁に取り付けられている。ハーフミラー22bは、ガイドレール21dの中間部分の上方に位置している。光源22cは、ハーフミラー22bの上方に位置している。光源22cから出射された光は、ハーフミラー22bを通過して下方(ガイドレール21d側)に向けて照射される。ハーフミラー22bを通過した光は、ハーフミラー22bの下方にある物体によって反射した後、ハーフミラー22bによってさらに反射して、カメラ22aに入射する。すなわち、カメラ22aは、ハーフミラー22bを介して、光源22cの照射領域に存在する物体を撮像することができる。
次に、膜厚測定ユニットU3によるレジスト膜Rの膜厚の測定方法について説明する。まず、画素値(RGB値)とレジスト膜Rの膜厚とを対応付けた膜厚相関データテーブルを準備する。具体的には、指示部M1がCOTモジュール16に指示して、サンプルウエハ(図示せず)上にレジスト膜を形成する。続いて、例えば反射分光方式を利用した膜厚計を用いて、当該レジスト膜の膜厚を測定する。当該レジスト膜の膜厚は、人手によって測定されてよいし、当該膜厚計を備える測定装置によって自動的に測定されてもよい。これにより、測定点ごとに座標と膜厚とが対応付けられた膜厚データテーブルが得られる。膜厚データテーブルは、記憶部M2に記憶される。
続いて、指示部M1が膜厚測定ユニットU3に指示して、準備用ウエハ上のレジスト膜をカメラ22aにて撮像する。処理部M3は、撮像画像を処理して画素ごとに画素値を算出し、座標と、当該座標での画素値とが対応付けられた画素値データテーブルを生成する。生成された画素値データテーブルは、記憶部M2に記憶される。
続いて、処理部M3は、膜厚データテーブルのうちの膜厚と画素値データテーブルのうちの画素値とを、座標を介して(座標をキーとして)対応付けることにより、画素値と膜厚との相関関係を示すデータテーブル(膜厚相関データテーブル)を生成する。生成された膜厚相関データテーブルは、記憶部M2に記憶される。
膜厚相関データテーブルの準備が完了すると、膜厚測定ユニットU3によるレジスト膜Rの膜厚の測定が可能となる。具体的には、指示部M1が膜厚測定ユニットU3に指示して、膜厚の測定対象であるレジスト膜Rが形成されたウエハWを、保持台21aに吸着保持させる。また、指示部M1が膜厚測定ユニットU3に指示して、ウエハWがハーフミラー22bの下方に位置するように、アクチュエータ21cによって保持台21aを移動させる。この状態で、指示部M1がカメラ22aを制御して、ウエハW上のレジスト膜Rをカメラ22aによって撮像する。
続いて、処理部M3は、カメラ22aによって撮像されたレジスト膜Rの撮像画像を処理して、画素ごとに画素値(RGB値)を算出する。処理部M3は、膜厚相関データテーブルを参照して、当該撮像画像の画素ごとに画素値に対応する膜厚を求める。これにより、ウエハW上のレジスト膜Rの膜厚分布(ウエハWの面内におけるレジスト膜Rの膜厚)を得ることができる。
[線幅相関データテーブルの生成手順]
続いて、レジストパターンの線幅を推定するための事前準備として、線幅相関データテーブルの生成手順について、図8を参照して説明する。
まず、事前準備用の複数のサンプルウエハ(図示せず)を準備する(ステップS101)。具体的には、複数のサンプルウエハが収容されたキャリア11をキャリアステーション12に設置する。指示部M1が受け渡しアームA1に指示して、サンプルウエハが受け渡しアームA1によってキャリア11から一つずつ取り出される。その後、各サンプルウエハは、受け渡しアームA1によって処理ブロック5に一つずつ送られる。
次に、指示部M1が基板処理システム1の各装置に指示して、各サンプルウエハの表面に、下層膜、中間膜、レジスト膜が順次形成される(ステップS102:レジスト膜等形成工程)。各サンプルウエハの表面に形成されるレジスト膜の膜厚は、略同一となるように設定される。これらの膜の形成過程で、各サンプルウエハは、BCTモジュール14、HMCTモジュール15及びCOTモジュール16に順次搬送される。COTモジュール16では、熱処理ユニットU2によるレジスト膜の加熱処理(PAB)も行われる。
次に、指示部M1が膜厚測定ユニットU3に指示して、各サンプルウエハ上に形成されたレジスト膜の膜厚分布を、膜厚測定ユニットU3が測定する(ステップS103:膜厚測定工程)。サンプルウエハごとに測定された膜厚データはそれぞれ、記憶部M2に記憶される。
次に、指示部M1が基板処理システム1の各装置に指示して、表面にレジスト膜が形成された各サンプルウエハが露光装置3に一つずつ搬送される。露光装置3は、指示部M1の指示に基づいて、レジスト膜に対して所定パターンでエネルギー線を照射する(ステップS104:パターン露光工程)。このとき、レジスト膜がパターン露光されると、レジスト膜を構成するポリマーの構造が変化して、露光部分におけるレジスト膜の膜厚が僅かに変化する。
次に、指示部M1が基板処理システム1の各装置に指示して、各サンプルウエハが熱処理ユニットU5に一つずつ搬送される。熱処理ユニットU5は、指示部M1の指示に基づいて、パターン露光後のレジスト膜に対して加熱処理(PEB)を行う(ステップS105:露光後ベーク工程)。このとき、レジスト膜が加熱されると、レジスト膜のうちパターン露光された部分のポリマーの構造がより変化しやすい。ステップS105では、各サンプルウエハに対し、それぞれ異なる温度で加熱処理を一定時間行う。各サンプルウエハに対する加熱処理の温度データはそれぞれ、記憶部M2に記憶される。
次に、指示部M1が基板処理システム1の各装置に指示して、各サンプルウエハが膜厚測定ユニットU6に一つずつ搬送される。膜厚測定ユニットU6は、指示部M1の指示に基づいて、加熱処理(PEB)後のレジスト膜の膜厚分布をサンプルウエハごとに測定する(ステップS106:膜厚測定工程)。サンプルウエハごとに測定された膜厚データはそれぞれ、記憶部M2に記憶される。
次に、指示部M1が基板処理システム1の各装置に指示して、各サンプルウエハが現像ユニットU4に一つずつ搬送される。現像ユニットU4は、指示部M1の指示に基づいて、レジスト膜をサンプルウエハごとに一つずつ現像する(ステップS107:現像工程)。これにより、各サンプルウエハ上に所定形状のレジストパターンが形成される。現像液としては、用途に応じて、ポジ型現像液を利用してもよいし、ネガ型現像液を利用してもよい。
次に、図示しない線幅測定装置を用いて、各サンプルウエハ上に形成されたレジストパターンの線幅を測定する(ステップS108:線幅測定工程)。測定された線幅データは、記憶部M2に記憶される。
次に、記憶部M2に記憶された各種のデータに基づいて、処理部M3が線幅相関データテーブルを生成する(ステップS109:データテーブル生成工程)。具体的には、処理部M3は、ステップS105において得られた温度データとステップS108において得られた線幅データとを対応付けることにより、温度と線幅との相関データテーブル(第1の相関データテーブル)を生成する。図9では、第1の相関データテーブルの一例をグラフ化して示している。図9によれば、ステップS105における加熱温度が高いほど線幅が小さくなる傾向にあり、ステップS105における加熱温度が低いほど線幅が大きくなる傾向にある。
処理部M3は、ステップS106,S108でそれぞれ得られた膜厚データを、同一のサンプルウエハ間で減算し、サンプルウエハごとに膜厚差データを算出する。処理部M3は、ステップS105において得られた温度データと当該膜厚差データとを対応付けることにより、温度と膜厚差との相関データテーブル(第2の相関データテーブル)を生成する。図10では、第2の相関データテーブルの一例をグラフ化して示している。図10によれば、ステップS105における加熱温度が高いほど膜厚差が大きくなる傾向にあり、ステップS105における加熱温度が低いほど膜厚差が小さくなる傾向にある。
処理部M3は、第1の相関データテーブルのうちの線幅データと、第2の相関データテーブルのうちの膜厚差データとを、温度データを介して(温度データをキーとして)対応付けることにより、膜厚差と線幅との相関データテーブル(線幅相関データテーブル)を生成する。図11では、線幅相関データテーブルの一例をグラフ化して示している。線幅相関データテーブルを事前に準備しておくと、パターン露光工程前におけるレジスト膜Rの膜厚と、露光後ベーク工程後におけるレジスト膜Rの膜厚との膜厚差を取得することにより、線幅相関データテーブルを参照して現像後のレジストパターンの線幅を推定することができる。
[レジストパターン形成方法]
続いて、図12を参照して、基板処理システム1において、所定のレジストパターンをウエハ上に形成する方法(本実施形態に係る基板処理方法の一形態)について説明する。
まず、ウエハWを準備する(ステップS201)。具体的には、ウエハWが収容されたキャリア11をキャリアステーション12に設置する。指示部M1が受け渡しアームA1に指示して、ウエハWが受け渡しアームA1によってキャリア11から取り出される。その後、ウエハWは、受け渡しアームA1によって処理ブロック5に送られる。
次に、指示部M1が処理ブロック5の各装置に指示して、ウエハWの表面Waに、下層膜、中間膜、レジスト膜Rが順次形成される(ステップS202:レジスト膜等形成工程)。これらの膜の形成過程で、ウエハWは、BCTモジュール14、HMCTモジュール15及びCOTモジュール16に順次搬送される。COTモジュール16では、熱処理ユニットU2によるレジスト膜Rの加熱処理(PAB)も行われる。
次に、指示部M1が膜厚測定ユニットU3に指示して、ウエハW上に形成されたレジスト膜Rの膜厚分布を、膜厚測定ユニットU3が測定する(ステップS203:膜厚測定工程)。測定された膜厚データは、記憶部M2に記憶される。
次に、指示部M1が基板処理システム1の各装置に指示して、表面Waにレジスト膜Rが形成されたウエハWが露光装置3に搬送される。露光装置3は、指示部M1の指示に基づいて、レジスト膜Rに対して所定パターンでエネルギー線を照射する(ステップS204:パターン露光工程)。このとき、レジスト膜Rがパターン露光されると、レジスト膜Rを構成するポリマーの構造が変化して、露光部分におけるレジスト膜Rの膜厚が僅かに変化する。
次に、指示部M1が基板処理システム1の各装置に指示して、ウエハWが熱処理ユニットU5に搬送される。熱処理ユニットU5は、指示部M1の指示に基づいて、パターン露光後のレジスト膜Rに対して加熱処理(1st PEB)を行う(ステップS205:第1の露光後ベーク工程)。このとき、レジスト膜Rが加熱されると、レジスト膜Rのうちパターン露光された部分のポリマーの構造がより変化しやすい。
次に、指示部M1が基板処理システム1の各装置に指示して、ウエハWが膜厚測定ユニットU6に搬送される。膜厚測定ユニットU6は、指示部M1の指示に基づいて、加熱処理(1st PEB)後のレジスト膜Rの膜厚分布を測定する(ステップS206:膜厚測定工程)。測定された膜厚データは、記憶部M2に記憶される。処理部M3は、ステップS203,S206においてそれぞれ得られた膜厚データをウエハWの同一座標間で減算し、膜厚差データを算出する。
次に、推定部M4が、レジスト膜Rが現像されたときのレジストパターンの線幅を推定する(ステップS207:線幅推定工程)。具体的には、推定部M4は、線幅相関データテーブルを参照し、処理部M3によって算出された膜厚差データに対応する線幅(推定線幅)をウエハWの面内において算出する。
次に、ステップS207で算出された推定線幅がウエハWの面内においてばらついているか否かを、処理部M3が判定する(ステップS208:第1の判定工程)。具体的には、当該推定線幅のばらつき(例えば、3σ)が所定の閾値を超えているか否かを、処理部M3が判定する。3σの当該閾値は、例えば、1.0nm未満の任意の値であってもよい。
ステップS208での判定の結果、推定線幅のばらつきが所定の閾値を超えている場合(ステップS208でYES)、設定部M5が、ウエハWの面内における線幅を均一化するための補正条件を設定する(ステップS209:補正条件設定工程)。具体的には、設定部M5は、続くステップS210でのウエハWの加熱処理に際して、レジスト膜Rのうち推定線幅が大きい領域の加熱温度を他の領域の加熱温度よりも高くするように、補正条件(加熱条件)を設定する。
次に、指示部M1が基板処理システム1の各装置に指示して、ウエハWが熱処理ユニットU5に搬送される。熱処理ユニットU5は、指示部M1の指示に基づいて、レジスト膜Rに対して再度の加熱処理(2nd PEB)を行う(ステップS210:第2の露光後ベーク工程)。このとき、熱処理ユニットU5における各加熱領域の温度は、ステップS209で設定部M5によって設定された補正条件(加熱条件)に応じた値に調節される。すなわち、ステップS210では、ステップS209における補正条件に基づく補正処理が行われる。
次に、指示部M1が基板処理システム1の各装置に指示して、ウエハWが現像ユニットU4に搬送される。現像ユニットU4は、指示部M1の指示に基づいて、ステップS209後のレジスト膜Rに現像液を供給する(ステップS211:現像工程)。これにより、ウエハWの表面Waに所定のレジストパターンが形成される。現像工程においては、用途に応じて、ポジ型現像液を利用してもよいし、ネガ型現像液を利用してもよい。
その後、ステップS211で形成されたレジストパターンをマスクとして、ウエハWのエッチング(例えば、ウエットエッチング、ドライエッチング)処理が行われてもよい。エッチング処理の後、ウエハWの表面Wa上に存在するレジストパターンが除去されてもよい。
ステップS208での判定の結果、推定線幅のばらつきが所定の閾値以下である場合(ステップS208でNO)、ステップS207で算出された推定線幅の平均値(平均線幅)が所定の閾値を超えているか否かを、処理部M3が判定する(ステップS212:第2の判定工程)。例えば、目標とする線幅をXnmとするとき、平均線幅が(X−0.3)nm〜(X+0.3)nmの範囲を超えているか否かを、処理部M3が判定してもよい。従って、目標とする線幅が20nmの場合には、平均線幅が19.7nm〜20.3nmの範囲内にあるかどうかが判断される。
ステップS212での判定の結果、推定線幅の平均値が所定の閾値を超えている場合(ステップS212でYES)、設定部M5が、ウエハWの面内における線幅を全体的に小さくするための現像条件を設定する(ステップS213:現像条件設定工程)。具体的には、設定部M5は、続くステップS211のレジスト膜Rの現像処理に際して、通常よりも現像時間が長くなるように、現像条件を変更する。その後、ステップS211に進んで、レジスト膜Rの現像処理が行われる。
ステップS212での判定の結果、推定線幅の平均値が所定の閾値以下である場合(ステップS212でNO)、現像条件が変更されることなくステップS211に進んで、通常の現像条件でレジスト膜Rの現像処理が行われる。
ここで、面内の膜厚分布が同様となるよう、同じ工程を経てレジスト膜Rが表面Waに形成されたウエハWを、試験サンプル1,2として2つ準備した。試験サンプル1に対しては、ステップS209,S210の各工程を行わずに、ステップS204,S205,S211の各工程を行った。こうして形成されたレジストパターンの線幅分布を、図13の(a)に示す。当該レジストパターンの線幅の3σは、1.50nmであった。
一方、試験サンプル2に対しては、ステップS204〜S207,S209〜S211の各工程を行った。こうして形成されたレジストパターンの線幅分布を、図13の(b)に示す。当該レジストパターンの線幅の3σは、0.66nmであった。従って、ステップS209(補正条件設定工程)及びステップS210(第2の露光後ベーク工程)を経た試験サンプル2においては、ウエハWの面内において均一な線幅のレジストパターンを形成できることが確認された。
[作用]
以上のような本実施形態では、コントローラ100が、膜厚測定ユニットU6によって測定された膜厚に基づいて熱処理ユニットU5によるレジスト膜Rの補正条件を設定する(ステップS209)。具体的には、膜厚測定ユニットU6によって測定された膜厚に基づいて推定される線幅(推定線幅)がウエハW面内において不均一である場合(ステップS208でYES)に、レジスト膜Rのうち推定線幅が大きい箇所において実際に形成される線幅が小さくなるような補正条件が設定される。そして、本実施形態では、コントローラ100が、設定された補正条件に基づいてレジスト膜Rに対して補正処理を行わせるように熱処理ユニットU5を制御すると共に、熱処理ユニットU5による熱処理後(補正処理後)のレジスト膜Rを現像させるように現像ユニットU4を制御する。このように、本実施形態では、膜厚測定ユニットU6によるレジスト膜Rの膜厚測定の対象と同一のウエハWに対して、推定線幅のばらつきに対する補正処理と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって必要な補正が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他のウエハWの処理中に得られる情報を利用しないので、ウエハWを迅速に処理できると共に、再処理すべきウエハWの発生を抑制できる。従って、本実施形態によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
本実施形態では、膜厚測定ユニットU6が、熱処理ユニットU5によって加熱された後のレジスト膜Rの膜厚を測定している(ステップS206)。熱処理ユニットU5によってパターン露光後のレジスト膜Rを加熱処理することで、レジスト膜Rのうちパターン露光された部分のポリマーの構造がより変化しやすい。そのため、加熱部によるレジスト膜Rの加熱処理後においては、露光部分におけるレジスト膜Rの膜厚がより大きく変化する。従って、推定線幅をより精度よく得ることができる。
本実施形態では、膜厚測定ユニットU3がパターン露光前のレジスト膜Rの膜厚を測定し、膜厚測定ユニットU6が熱処理ユニットU5によって加熱された後のレジスト膜Rの膜厚を測定している。そして、コントローラ100が、これらの膜厚の差(膜厚差)に基づいて、熱処理ユニットU5によるレジスト膜Rの補正条件を設定している。そのため、ウエハW上に配置されたレジスト膜Rの膜厚に当初からばらつきが存在していても、膜厚差を求めることにより、当該ばらつきの影響が大幅に減ぜられる。従って、パターン露光によるレジスト膜Rの膜厚の変化がより正確に把握できるので、推定線幅をよりいっそう精度よく得ることができる。
本実施形態では、コントローラ100が、膜厚測定ユニットU6によって測定された膜厚に基づいて現像ユニットU4によるレジスト膜Rの現像条件を設定する(ステップS213)。具体的には、膜厚測定ユニットU6によって測定された膜厚に基づいて推定される線幅(推定線幅)の平均値が所定の閾値を超えている場合(ステップS212でYES)、現像時間を長時間とする現像条件が設定される。そして、本実施形態では、コントローラ100が、設定された現像条件に基づいてレジスト膜Rを現像させるように現像ユニットU4を制御する。このように、本実施形態では、膜厚測定ユニットU6によるレジスト膜Rの膜厚測定の対象と同一のウエハWに対して、推定線幅の大きさに対する現像条件の変更と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって必要な補正が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他のウエハWの処理中に得られる情報を利用しないので、ウエハWを迅速に処理できると共に、再処理すべきウエハWの発生を抑制できる。従って、本実施形態によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
[他の実施形態]
以上、本開示に係る実施形態について詳細に説明したが、本発明の要旨の範囲内で種々の変形を上記の実施形態に加えてもよい。例えば、図14に示されるように、ステップS209(補正条件設定工程)の後で且つステップS210(第2の露光後ベーク工程)の前に、レジスト膜Rの露光処理を行ってもよい(ステップS214:露光工程)。この場合、ステップS209において、設定部M5は、続くステップS214での露光処理に際して、レジスト膜Rのうち推定線幅が大きい領域の露光量を他の領域の露光量よりも高くするように、補正条件(露光条件)を設定する。
次に、ステップS214において、指示部M1が基板処理システム1の各装置に指示して、ウエハWが光照射ユニットU7に搬送される。光照射ユニットU7は、指示部M1の指示に基づいて、レジスト膜Rに対して露光領域ごとに露光処理を行う。このとき、光照射ユニットU7による各露光領域の露光量は、ステップS209で設定部M5によって設定された補正条件(露光条件)に応じた大きさに調節される。すなわち、ステップS214では、ステップS209における補正条件に基づく補正処理が行われる。
次に、指示部M1が基板処理システム1の各装置に指示して、ウエハWが熱処理ユニットU5に搬送される。熱処理ユニットU5は、指示部M1の指示に基づいて、レジスト膜Rに対して再度の加熱処理(2nd PEB)を行う。このとき、熱処理ユニットU5における各加熱領域の温度は、いずれも略同一となるように設定されてもよいし、ステップS209で設定部M5が加熱条件を設定していた場合には当該加熱条件に応じた値に調節されてもよい。
上記実施形態では、膜厚測定ユニットU3,U6によってそれぞれ測定されたレジスト膜Rの膜厚の差(膜厚差)に基づいて、コントローラ100が、熱処理ユニットU5によるレジスト膜Rの補正条件を設定していたが、当該補正条件は、少なくともパターン露光工程(ステップS204)後のレジスト膜Rの膜厚に基づいて設定されていてもよい。
上記の説明においては、レジスト膜Rに対して補正処理をするために、DEVモジュール17に設けられた熱処理ユニットU5又は光照射ユニットU7を用いたが、基板処理システム1が備える任意の装置において補正処理を行ってもよい。
上記の説明においては、補正条件に応じて熱処理ユニットU5における加熱温度や光照射ユニットU7における露光量を調節したが、補正条件に応じて他のパラメータを調節してもよい。
本明細書における「データテーブル」は、データ同士が一対一で対応付けられたデータの組の集合であってもよいし、データが所定の直線又は曲線によって近似された近似関数(例えば、近似直線、近似曲線)であってもよい。
上層膜として、レジスト膜R上に反射防止膜が形成されていてもよい。この場合、ウエハW上に、反射防止膜として機能する下層膜が形成されていてもよいし、形成されていなくてもよい。この場合、上層膜の形成前に、最表面に位置するレジスト膜Rの膜厚のみ測定してもよいし、全体の膜厚を測定してもよい。あるいは、上層膜の形成後に、全体の膜厚を測定してもよい。
1…基板処理システム(基板処理装置)、2…塗布現像装置(基板処理装置)、16…COTモジュール、17…DEVモジュール、100…コントローラ(制御部)、R…レジスト膜、U3,U6…膜厚測定ユニット(測定部)、U4…現像ユニット(現像部)、U5…熱処理ユニット(加熱部、補正部)、U7…光照射ユニット(補正部)、W…ウエハ(基板)。

Claims (15)

  1. 基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定するように構成された測定部と、
    前記レジスト膜に対して補正加熱処理を行うように構成された補正加熱部と、
    前記レジスト膜を現像するように構成された現像部と、
    制御部とを備え、
    前記制御部は、
    前記測定部によって測定された膜厚に基づいて前記補正加熱部による前記レジスト膜の補正加熱条件を設定する第1の処理と、
    前記第1の処理において設定された補正加熱条件に基づいて前記レジスト膜に対して補正加熱処理を行わせるように前記補正加熱部を制御する第2の処理と、
    前記第2の処理が行われた後の前記レジスト膜を現像させるように前記現像部を制御する第3の処理とを実行する、基板処理装置。
  2. パターン露光後の前記レジスト膜を加熱処理するように構成された加熱部をさらに備え、
    前記測定部は、前記加熱部によって加熱された後の前記レジスト膜の膜厚を測定するように構成されている、請求項1に記載の基板処理装置。
  3. 前記測定部は、前記加熱部によって加熱された後の前記レジスト膜の第1の膜厚と、パターン露光前の前記レジスト膜の第2の膜厚とをそれぞれ測定するように構成され、
    前記制御部は、前記第1の処理において、前記第1の膜厚と前記第2の膜厚との差に基づいて前記補正加熱部による前記レジスト膜の補正加熱条件を設定する、請求項2に記載の基板処理装置。
  4. 前記制御部は、前記第1の処理において、
    前記レジスト膜が現像されて得られるレジストパターンの線幅を、前記測定部によって測定された膜厚に基づいて推定して、推定線幅を得ることと、
    前記推定線幅に基づいて、前記レジスト膜に対する加熱温度設定することとを実行する、請求項1〜3のいずれか一項に記載の基板処理装置。
  5. 前記レジスト膜に対する加熱温度を設定することは、前記レジスト膜のうち第1の領域に対する加熱温度を、前記レジスト膜のうち前記第1の領域とは異なる第2の領域に対する加熱温度よりも高くすることを含み、
    前記第1の領域における前記推定線幅は前記第2の領域における前記推定線幅よりも大きい、請求項4に記載の基板処理装置。
  6. 前記測定部は、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜のうち、前記レジスト膜の膜厚のみを測定するように構成されている、請求項1〜のいずれか一項に記載の基板処理装置。
  7. 前記測定部は、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜全体の膜厚を測定するように構成されている、請求項1〜のいずれか一項に記載の基板処理装置。
  8. 基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定して第1の膜厚を取得する工程と、
    測定された前記レジスト膜の膜厚に基づいて補正加熱条件を設定する工程と、
    設定された補正加熱条件に基づいて前記レジスト膜に対して補正加熱処理を行う工程と、
    補正加熱処理が行われた後の前記レジスト膜を現像する工程とを含む、基板処理方法。
  9. パターン露光後の前記レジスト膜を加熱処理する工程をさらに含み、
    前記第1の膜厚を取得する前記工程では、前記レジスト膜を加熱処理する前記工程の後に前記レジスト膜の膜厚を測定する、請求項に記載の基板処理方法。
  10. パターン露光前の前記レジスト膜の膜厚を測定して第2の膜厚を取得する工程をさらに含み、
    補正条件を設定する前記工程では、前記第1の膜厚と前記第2の膜厚との差に基づいて前記レジスト膜の補正加熱条件を設定する、請求項に記載の基板処理方法。
  11. 補正条件を設定する前記工程は
    前記レジスト膜が現像されて得られるレジストパターンの線幅を、測定された前記第1の膜厚に基づいて推定して、推定線幅を得ることと、
    前記推定線幅に基づいて、前記レジスト膜に対する加熱温度設定することとを含む、請求項8〜10のいずれか一項に記載の基板処理方法。
  12. 前記レジスト膜に対する加熱温度を設定することは、前記レジスト膜のうち第1の領域に対する加熱温度を、前記レジスト膜のうち前記第1の領域とは異なる第2の領域に対する加熱温度よりも高くすることを含み、
    前記第1の領域における前記推定線幅は前記第2の領域における前記推定線幅よりも大きい、請求項11に記載の方法。
  13. 前記レジスト膜の膜厚を測定する前記工程では、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜のうち、前記レジスト膜の膜厚のみを測定する、請求項8〜12のいずれか一項に記載の基板処理方法。
  14. 前記レジスト膜の膜厚を測定する前記工程では、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜全体の膜厚を測定する、請求項8〜12のいずれか一項に記載の基板処理方法。
  15. 請求項8〜14のいずれか一項に記載の基板処理方法を基板処理装置に実行させるためのプログラムを記録した、コンピュータ読み取り可能な記録媒体。
JP2015144948A 2015-07-22 2015-07-22 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 Active JP6405290B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015144948A JP6405290B2 (ja) 2015-07-22 2015-07-22 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015144948A JP6405290B2 (ja) 2015-07-22 2015-07-22 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
JP2017028086A JP2017028086A (ja) 2017-02-02
JP6405290B2 true JP6405290B2 (ja) 2018-10-17

Family

ID=57946581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015144948A Active JP6405290B2 (ja) 2015-07-22 2015-07-22 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体

Country Status (1)

Country Link
JP (1) JP6405290B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6918568B2 (ja) * 2017-05-15 2021-08-11 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム、および情報記憶媒体
TWI786116B (zh) 2017-06-05 2022-12-11 日商東京威力科創股份有限公司 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體
JP7105135B2 (ja) 2018-08-17 2022-07-22 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
JP7207970B2 (ja) * 2018-11-26 2023-01-18 株式会社ディスコ ウエーハの加工方法
TW202113331A (zh) * 2019-06-10 2021-04-01 日商東京威力科創股份有限公司 基板處理裝置、基板檢查方法及記錄媒體
CN114127903A (zh) * 2019-07-19 2022-03-01 东京毅力科创株式会社 基片处理装置和处理条件调节方法
JP7265466B2 (ja) * 2019-12-17 2023-04-26 株式会社荏原製作所 レジスト除去システムおよびレジスト除去方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695677B2 (ja) * 1997-05-15 2005-09-14 大日本スクリーン製造株式会社 基板処理方法および装置
JP2002260994A (ja) * 2001-03-05 2002-09-13 Tokyo Electron Ltd 基板処理装置
JP4261107B2 (ja) * 2002-01-24 2009-04-30 東京エレクトロン株式会社 基板処理装置
JP5470236B2 (ja) * 2010-12-22 2014-04-16 東京エレクトロン株式会社 局所露光方法及び局所露光装置
JP5638477B2 (ja) * 2011-07-19 2014-12-10 東京エレクトロン株式会社 現像処理方法、現像処理装置、プログラム及びコンピュータ記憶媒体
JP2014229802A (ja) * 2013-05-23 2014-12-08 キヤノン株式会社 リソグラフィ装置、リソグラフィ方法、リソグラフィシステム、及び物品の製造方法

Also Published As

Publication number Publication date
JP2017028086A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6405290B2 (ja) 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
JP6307022B2 (ja) 基板処理装置、基板処理方法及び記録媒体
US7809460B2 (en) Coating and developing apparatus, coating and developing method and storage medium in which a computer-readable program is stored
JP5296022B2 (ja) 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置
US7563043B2 (en) Coating/developing apparatus and substrate transfer method
US7938587B2 (en) Substrate processing method, computer storage medium and substrate processing system
US7364376B2 (en) Substrate processing apparatus
KR101614969B1 (ko) 열처리 방법 및 그 열처리 방법을 실행시키기 위한 프로그램을 기록한 기록 매체 및 열처리 장치
KR101072282B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2012084757A (ja) 熱処理方法および熱処理装置
JP4279102B2 (ja) 基板処理装置及び基板処理方法
JP6391558B2 (ja) 熱処理装置、基板を熱処理する方法及びコンピュータ読み取り可能な記録媒体
US10025190B2 (en) Substrate treatment system
US7901149B2 (en) Substrate processing method, program, computer-readable recording medium, and substrate processing system
KR101072330B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
WO2007032369A1 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP6442582B2 (ja) 基板処理装置、基板処理方法及び記録媒体
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP7482018B2 (ja) 推定モデル作成装置、推定モデル作成方法、及び記憶媒体
JP7374300B2 (ja) 基板処理方法、基板処理装置および記憶媒体
TWI804574B (zh) 基板處理裝置
US8420303B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
JP2015015291A (ja) 基板処理装置、基板処理システム、基板処理方法及び基板処理用記録媒体
TW202312239A (zh) 處理裝置、搬送方法及物品之製造方法
JP2018195849A (ja) 熱処理装置、基板を熱処理する方法及びコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6405290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250