JP6405290B2 - 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 - Google Patents
基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP6405290B2 JP6405290B2 JP2015144948A JP2015144948A JP6405290B2 JP 6405290 B2 JP6405290 B2 JP 6405290B2 JP 2015144948 A JP2015144948 A JP 2015144948A JP 2015144948 A JP2015144948 A JP 2015144948A JP 6405290 B2 JP6405290 B2 JP 6405290B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- unit
- film thickness
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1に示されるように、基板処理システム1(基板処理装置)は、塗布現像装置2(基板処理装置)と、露光装置3と、コントローラ100(制御部)とを備える。露光装置3は、ウエハW(基板)の表面Wa(図5参照)に形成されたレジスト膜R(図5参照)の露光処理(パターン露光)を行う。具体的には、液浸露光等の方法によりレジスト膜(感光性被膜)の露光対象部分に選択的にエネルギー線を照射する。エネルギー線としては、例えばArFエキシマレーザー、KrFエキシマレーザー、g線、i線、又は極端紫外線(EUV:Extreme Ultraviolet)が挙げられる。
続いて、膜厚測定ユニットU3,U6の一例について、図7を参照してより詳しく説明する。膜厚測定ユニットU3,U6の構成及び動作は同じであるので、以下では膜厚測定ユニットU3について説明し、膜厚測定ユニットU6の説明を省略する。なお、レジスト膜Rを含む多層膜がウエハW上に形成されている場合、膜厚測定ユニットU3,U6によって、レジスト膜Rの膜厚のみを測定してもよいし、レジスト膜Rを含む多層膜全体の膜厚を測定してもよい。本明細書では、「レジスト膜Rの膜厚を測定」とは、レジスト膜Rの膜厚のみを測定する場合も、レジスト膜Rを含む多層膜全体の膜厚を測定する場合も含むものとする。
続いて、レジストパターンの線幅を推定するための事前準備として、線幅相関データテーブルの生成手順について、図8を参照して説明する。
続いて、図12を参照して、基板処理システム1において、所定のレジストパターンをウエハ上に形成する方法(本実施形態に係る基板処理方法の一形態)について説明する。
以上のような本実施形態では、コントローラ100が、膜厚測定ユニットU6によって測定された膜厚に基づいて熱処理ユニットU5によるレジスト膜Rの補正条件を設定する(ステップS209)。具体的には、膜厚測定ユニットU6によって測定された膜厚に基づいて推定される線幅(推定線幅)がウエハW面内において不均一である場合(ステップS208でYES)に、レジスト膜Rのうち推定線幅が大きい箇所において実際に形成される線幅が小さくなるような補正条件が設定される。そして、本実施形態では、コントローラ100が、設定された補正条件に基づいてレジスト膜Rに対して補正処理を行わせるように熱処理ユニットU5を制御すると共に、熱処理ユニットU5による熱処理後(補正処理後)のレジスト膜Rを現像させるように現像ユニットU4を制御する。このように、本実施形態では、膜厚測定ユニットU6によるレジスト膜Rの膜厚測定の対象と同一のウエハWに対して、推定線幅のばらつきに対する補正処理と、現像処理とが行われる。すなわち、いわゆるフィードフォワード制御によって必要な補正が行われ、所望のレジストパターンの線幅が得られる。そのため、レジストパターンの形成に際して他のウエハWの処理中に得られる情報を利用しないので、ウエハWを迅速に処理できると共に、再処理すべきウエハWの発生を抑制できる。従って、本実施形態によれば、均一な線幅の形成と生産性の向上とを両立することが可能となる。
以上、本開示に係る実施形態について詳細に説明したが、本発明の要旨の範囲内で種々の変形を上記の実施形態に加えてもよい。例えば、図14に示されるように、ステップS209(補正条件設定工程)の後で且つステップS210(第2の露光後ベーク工程)の前に、レジスト膜Rの露光処理を行ってもよい(ステップS214:露光工程)。この場合、ステップS209において、設定部M5は、続くステップS214での露光処理に際して、レジスト膜Rのうち推定線幅が大きい領域の露光量を他の領域の露光量よりも高くするように、補正条件(露光条件)を設定する。
Claims (15)
- 基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定するように構成された測定部と、
前記レジスト膜に対して補正加熱処理を行うように構成された補正加熱部と、
前記レジスト膜を現像するように構成された現像部と、
制御部とを備え、
前記制御部は、
前記測定部によって測定された膜厚に基づいて前記補正加熱部による前記レジスト膜の補正加熱条件を設定する第1の処理と、
前記第1の処理において設定された補正加熱条件に基づいて前記レジスト膜に対して補正加熱処理を行わせるように前記補正加熱部を制御する第2の処理と、
前記第2の処理が行われた後の前記レジスト膜を現像させるように前記現像部を制御する第3の処理とを実行する、基板処理装置。 - パターン露光後の前記レジスト膜を加熱処理するように構成された加熱部をさらに備え、
前記測定部は、前記加熱部によって加熱された後の前記レジスト膜の膜厚を測定するように構成されている、請求項1に記載の基板処理装置。 - 前記測定部は、前記加熱部によって加熱された後の前記レジスト膜の第1の膜厚と、パターン露光前の前記レジスト膜の第2の膜厚とをそれぞれ測定するように構成され、
前記制御部は、前記第1の処理において、前記第1の膜厚と前記第2の膜厚との差に基づいて前記補正加熱部による前記レジスト膜の補正加熱条件を設定する、請求項2に記載の基板処理装置。 - 前記制御部は、前記第1の処理において、
前記レジスト膜が現像されて得られるレジストパターンの線幅を、前記測定部によって測定された膜厚に基づいて推定して、推定線幅を得ることと、
前記推定線幅に基づいて、前記レジスト膜に対する加熱温度を設定することとを実行する、請求項1〜3のいずれか一項に記載の基板処理装置。 - 前記レジスト膜に対する加熱温度を設定することは、前記レジスト膜のうち第1の領域に対する加熱温度を、前記レジスト膜のうち前記第1の領域とは異なる第2の領域に対する加熱温度よりも高くすることを含み、
前記第1の領域における前記推定線幅は前記第2の領域における前記推定線幅よりも大きい、請求項4に記載の基板処理装置。 - 前記測定部は、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜のうち、前記レジスト膜の膜厚のみを測定するように構成されている、請求項1〜5のいずれか一項に記載の基板処理装置。
- 前記測定部は、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜全体の膜厚を測定するように構成されている、請求項1〜5のいずれか一項に記載の基板処理装置。
- 基板の表面上に配置され且つパターン露光後のレジスト膜の膜厚を測定して第1の膜厚を取得する工程と、
測定された前記レジスト膜の膜厚に基づいて補正加熱条件を設定する工程と、
設定された補正加熱条件に基づいて前記レジスト膜に対して補正加熱処理を行う工程と、
補正加熱処理が行われた後の前記レジスト膜を現像する工程とを含む、基板処理方法。 - パターン露光後の前記レジスト膜を加熱処理する工程をさらに含み、
前記第1の膜厚を取得する前記工程では、前記レジスト膜を加熱処理する前記工程の後に前記レジスト膜の膜厚を測定する、請求項8に記載の基板処理方法。 - パターン露光前の前記レジスト膜の膜厚を測定して第2の膜厚を取得する工程をさらに含み、
補正条件を設定する前記工程では、前記第1の膜厚と前記第2の膜厚との差に基づいて前記レジスト膜の補正加熱条件を設定する、請求項9に記載の基板処理方法。 - 補正条件を設定する前記工程は、
前記レジスト膜が現像されて得られるレジストパターンの線幅を、測定された前記第1の膜厚に基づいて推定して、推定線幅を得ることと、
前記推定線幅に基づいて、前記レジスト膜に対する加熱温度を設定することとを含む、請求項8〜10のいずれか一項に記載の基板処理方法。 - 前記レジスト膜に対する加熱温度を設定することは、前記レジスト膜のうち第1の領域に対する加熱温度を、前記レジスト膜のうち前記第1の領域とは異なる第2の領域に対する加熱温度よりも高くすることを含み、
前記第1の領域における前記推定線幅は前記第2の領域における前記推定線幅よりも大きい、請求項11に記載の方法。 - 前記レジスト膜の膜厚を測定する前記工程では、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜のうち、前記レジスト膜の膜厚のみを測定する、請求項8〜12のいずれか一項に記載の基板処理方法。
- 前記レジスト膜の膜厚を測定する前記工程では、前記基板の表面上に配置され且つ前記レジスト膜を含む多層膜全体の膜厚を測定する、請求項8〜12のいずれか一項に記載の基板処理方法。
- 請求項8〜14のいずれか一項に記載の基板処理方法を基板処理装置に実行させるためのプログラムを記録した、コンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144948A JP6405290B2 (ja) | 2015-07-22 | 2015-07-22 | 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144948A JP6405290B2 (ja) | 2015-07-22 | 2015-07-22 | 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028086A JP2017028086A (ja) | 2017-02-02 |
JP6405290B2 true JP6405290B2 (ja) | 2018-10-17 |
Family
ID=57946581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144948A Active JP6405290B2 (ja) | 2015-07-22 | 2015-07-22 | 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6405290B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6918568B2 (ja) * | 2017-05-15 | 2021-08-11 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム、および情報記憶媒体 |
TWI786116B (zh) | 2017-06-05 | 2022-12-11 | 日商東京威力科創股份有限公司 | 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體 |
JP7105135B2 (ja) | 2018-08-17 | 2022-07-22 | 東京エレクトロン株式会社 | 処理条件補正方法及び基板処理システム |
JP7207970B2 (ja) * | 2018-11-26 | 2023-01-18 | 株式会社ディスコ | ウエーハの加工方法 |
TW202113331A (zh) * | 2019-06-10 | 2021-04-01 | 日商東京威力科創股份有限公司 | 基板處理裝置、基板檢查方法及記錄媒體 |
CN114127903A (zh) * | 2019-07-19 | 2022-03-01 | 东京毅力科创株式会社 | 基片处理装置和处理条件调节方法 |
JP7265466B2 (ja) * | 2019-12-17 | 2023-04-26 | 株式会社荏原製作所 | レジスト除去システムおよびレジスト除去方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3695677B2 (ja) * | 1997-05-15 | 2005-09-14 | 大日本スクリーン製造株式会社 | 基板処理方法および装置 |
JP2002260994A (ja) * | 2001-03-05 | 2002-09-13 | Tokyo Electron Ltd | 基板処理装置 |
JP4261107B2 (ja) * | 2002-01-24 | 2009-04-30 | 東京エレクトロン株式会社 | 基板処理装置 |
JP5470236B2 (ja) * | 2010-12-22 | 2014-04-16 | 東京エレクトロン株式会社 | 局所露光方法及び局所露光装置 |
JP5638477B2 (ja) * | 2011-07-19 | 2014-12-10 | 東京エレクトロン株式会社 | 現像処理方法、現像処理装置、プログラム及びコンピュータ記憶媒体 |
JP2014229802A (ja) * | 2013-05-23 | 2014-12-08 | キヤノン株式会社 | リソグラフィ装置、リソグラフィ方法、リソグラフィシステム、及び物品の製造方法 |
-
2015
- 2015-07-22 JP JP2015144948A patent/JP6405290B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028086A (ja) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6405290B2 (ja) | 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体 | |
JP6307022B2 (ja) | 基板処理装置、基板処理方法及び記録媒体 | |
US7809460B2 (en) | Coating and developing apparatus, coating and developing method and storage medium in which a computer-readable program is stored | |
JP5296022B2 (ja) | 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置 | |
US7563043B2 (en) | Coating/developing apparatus and substrate transfer method | |
US7938587B2 (en) | Substrate processing method, computer storage medium and substrate processing system | |
US7364376B2 (en) | Substrate processing apparatus | |
KR101614969B1 (ko) | 열처리 방법 및 그 열처리 방법을 실행시키기 위한 프로그램을 기록한 기록 매체 및 열처리 장치 | |
KR101072282B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP2012084757A (ja) | 熱処理方法および熱処理装置 | |
JP4279102B2 (ja) | 基板処理装置及び基板処理方法 | |
JP6391558B2 (ja) | 熱処理装置、基板を熱処理する方法及びコンピュータ読み取り可能な記録媒体 | |
US10025190B2 (en) | Substrate treatment system | |
US7901149B2 (en) | Substrate processing method, program, computer-readable recording medium, and substrate processing system | |
KR101072330B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
WO2007032369A1 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP6442582B2 (ja) | 基板処理装置、基板処理方法及び記録媒体 | |
JP4920317B2 (ja) | 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム | |
JP7482018B2 (ja) | 推定モデル作成装置、推定モデル作成方法、及び記憶媒体 | |
JP7374300B2 (ja) | 基板処理方法、基板処理装置および記憶媒体 | |
TWI804574B (zh) | 基板處理裝置 | |
US8420303B2 (en) | Substrate processing method, computer-readable storage medium and substrate processing system | |
JP2015015291A (ja) | 基板処理装置、基板処理システム、基板処理方法及び基板処理用記録媒体 | |
TW202312239A (zh) | 處理裝置、搬送方法及物品之製造方法 | |
JP2018195849A (ja) | 熱処理装置、基板を熱処理する方法及びコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6405290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |