JP7105135B2 - 処理条件補正方法及び基板処理システム - Google Patents

処理条件補正方法及び基板処理システム Download PDF

Info

Publication number
JP7105135B2
JP7105135B2 JP2018153396A JP2018153396A JP7105135B2 JP 7105135 B2 JP7105135 B2 JP 7105135B2 JP 2018153396 A JP2018153396 A JP 2018153396A JP 2018153396 A JP2018153396 A JP 2018153396A JP 7105135 B2 JP7105135 B2 JP 7105135B2
Authority
JP
Japan
Prior art keywords
processing
unit
imaging
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018153396A
Other languages
English (en)
Other versions
JP2020027915A (ja
Inventor
拓也 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018153396A priority Critical patent/JP7105135B2/ja
Priority to US16/535,484 priority patent/US11257206B2/en
Priority to TW108128184A priority patent/TWI816851B/zh
Priority to CN201910747666.6A priority patent/CN110838453A/zh
Priority to KR1020190100434A priority patent/KR20200020640A/ko
Publication of JP2020027915A publication Critical patent/JP2020027915A/ja
Priority to US17/573,846 priority patent/US11610298B2/en
Priority to JP2022111326A priority patent/JP7308337B2/ja
Application granted granted Critical
Publication of JP7105135B2 publication Critical patent/JP7105135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

本開示は、処理条件補正方法及び基板処理システムに関する。
特許文献１は、均一な線幅の形成のための基板処理システムを開示している。この基板処理システムでは、レジスト膜が形成された基板がパターン露光前に撮像部により撮像され、撮像結果に基づいて、パターン露光前の基板上のレジスト膜の膜厚分布が測定される。また、同じ基板が、パターン露光され次いで加熱処理された後に撮像部により撮像され、撮像結果に基づいて、加熱処理後の基板上のレジスト膜の膜厚分布が測定される。そして、パターン露光前のレジスト膜の膜厚分布と、加熱処理後のレジスト膜の膜厚分布とから、膜厚差データが生成され、膜厚差データに基づいて、レジストパターンの線幅が推定される。この推定結果に基づくレジスト膜の補正条件により、レジスト膜に対して補正処理が行われる。
特開２０１７－２８０８６号公報
本開示にかかる技術は、撮像装置が少ない基板処理システムにおいて、生産性を損なわずに、処理条件を適切に補正することを可能にする。
本開示の一態様は、基板処理システムにおける処理条件を補正する方法であって、前記基板処理システムは、基板に対する層状膜の形成及び除去がそれぞれ１回以上またはいずれか一方が複数回実行される一連の処理を行い、前記一連の処理を構成する単位処理を行う処理装置を、前記単位処理毎に複数備え、さらに、前記基板を撮像する撮像装置を備え、当該方法は、基板それぞれについて、前記一連の処理の開始前と終了後とに、当該基板を前記撮像装置で撮像する監視用撮像工程と、前記監視用撮像工程での撮像結果と、前記一連の処理に用いられた前記処理装置の情報とに基づいて、異常があると推定される前記処理装置を特定する装置特定工程と、前記装置特定工程で特定された前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、前記単位処理を行う前と後に、当該検査用基板を前記撮像装置で撮像する異常判定用撮像工程と、前記装置特定工程で特定された前記処理装置と同じ前記単位処理を行う別の前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、当該単位処理を行う前と後とに、当該検査用基板を前記撮像装置で撮像する比較用撮像工程と、前記異常判定用撮像工程での撮像結果と、前記比較用撮像工程での撮像結果とに基づいて、前記装置特定工程で特定された前記処理装置における、実際の異常の有無を判定する異常有無判定工程と、前記異常有無判定工程で実際に異常があると判定された前記処理装置について、前記異常判定用撮像工程での撮像結果に基づいて、当該処理装置における前記単位処理の処理条件を補正する処理条件補正工程とを有する。
本開示によれば、撮像装置が少ない基板処理システムにおいて、生産性を損なわずに、処理条件を適切に補正することができる。
第１の実施形態にかかる基板処理システムの構成の概略を示す平面図である。 第１の実施形態にかかる基板処理システムの構成の概略を示す正面図である。 第１の実施形態にかかる基板処理システムの構成の概略を示す背面図である。 レジスト塗布装置の構成の概略を示す縦断面図である。 レジスト塗布装置の構成の概略を示す横断面図である。 熱処理装置の構成の概略を示す縦断面図である。 熱処理装置の構成の概略を示す横断面図である。 熱処理装置の熱板の構成の概略を示す平面図である。 検査装置の構成の概略を示す縦断面図である。 検査装置の構成の概略を示す横断面図である。 制御部の構成の概略を模式的に示すブロック図である。 ウェハ上のレジストパターンの線幅と、撮像装置を用いた撮像結果との間に相関があることを示す図である。 第１の実施形態にかかるウェハ処理の一例を説明するためのフローチャートである。 第２の実施形態にかかる基板処理システムの構成の概略を示す平面図である。 第２の実施形態にかかる基板処理システムの構成の概略を示す正面図である。
半導体デバイス等の製造プロセスにおけるフォトリソグラフィー工程では、一連の処理が行われ、基板としての半導体ウェハ（以下、「ウェハ」という。）上に、所定のレジストパターンが形成される。
上記一連の処理には、例えば、ウェハ上にレジスト液を塗布しレジスト膜を形成するレジスト塗布処理、レジスト膜を露光する露光処理、露光されたレジスト膜を現像する現像処理、各種熱処理等が含まれる。各種熱処理とは、露光前にレジスト膜を加熱する処理（ＰＡＢ処理）や、露光後にレジスト膜内の化学反応を促進させる加熱処理（ＰＥＢ処理）等である。
上述のレジスト塗布処理は、ウェハを回転させながら当該ウェハに塗布液を供給し塗布膜を形成する回転塗布処理である。このレジスト塗布処理におけるウェハの処理回転速度等の処理条件はレジスト膜厚に影響がある。したがって、特許文献１のように撮像部による撮像結果に基づいてレジスト膜の膜厚を測定すれば、測定結果に基づいてレジスト塗布処理にかかる上記処理条件を調整することにより所望の膜厚が得られる。
また、ＰＥＢ処理における熱処理温度等の処理条件はレジストパターンの線幅に影響を与える。したがって、特許文献１のように撮像部による撮像結果に基づいてレジスト膜の膜厚を測定し該膜厚に基づいてレジストパターンの線幅を推定すれば、推定結果に基づいてＰＥＢ処理における上記処理条件を調整することにより、所望の線幅が得られる。
ところで、フォトリソグラフィー工程における一連の処理では、レジスト膜の下地として、下層膜や中間層膜を形成し、具体的には、下層膜、中間層膜及びレジスト膜の各層状膜を下から順に形成し積層膜とする場合がある。レジスト膜以外の層状膜もレジスト膜と同様に所望の膜厚に形成する必要があるため、各層状膜について膜厚を測定し、測定結果に基づいて、各層状膜の形成のための処理条件を調整することが考えられる。しかし、層状膜毎に、膜厚測定のための撮像部を設けるとすると、これらの層状膜からなる積層膜を形成する基板処理システムが高価となってしまう。また、より正確に膜厚を測定するために各層状膜形成処理の前と後との両方でウェハの撮像を行うとしたときに、上記前と後との両方で異なる撮像部を用いるとすると、さらに高価となる。また、各層状膜について撮像する場合に、撮像部を層状膜毎に設けずにその数を少なくし異なる層状膜間で共有すると、撮像部を利用するための待機時間が生じ、生産性が悪くなる。
特許文献１はこの点に関し何ら開示も示唆もするものではない。
なお、下層膜、中間膜及びレジスト膜の各層状膜は、前述の回転塗布処理により形成される。回転塗布処理等の処理条件にかかる上述の課題は、上記各層状膜を回転塗布処理以外の手法で形成する処理における処理条件の調整や、層状膜の一部または全部を除去するエッチング処理における処理条件の調整等にも共通する。
そこで、本開示は、撮像装置が少ない場合においても、生産性を損なわずに処理条件を適切に補正する、処理条件補正方法及び基板処理システムを提供することを可能にする。以下、本実施形態にかかる処理条件設定方法及び基板処理システムを説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
（第１の実施形態）
図１は、第１の実施形態にかかる基板処理システム１の内部構成の概略を示す説明図である。図２及び図３は、各々基板処理システム１の内部構成の概略を示す、正面図と背面図である。なお、本実施の形態では、基板処理システム１がウェハＷに対して塗布現像処理を行う塗布現像処理システムである場合を例にして説明する。
基板処理システム１は、ウェハＷに対する層状膜の形成及び除去がそれぞれ１回以上またはいずれか一方が複数回実行される一連の処理を行い、当該ウェハＷを所定の状態にするものである。本例の基板処理システム１は、下層膜、中間膜及びレジスト膜といった層状膜の回転塗布による形成とレジスト膜の現像を行う塗布現像処理を上記一連の処理として行うものである。
基板処理システム１は、図１に示すように、複数枚のウェハＷを収容したカセットが搬入出されるカセットステーション２と、塗布現像処理を構成する単位処理を行う各種処理装置を単位処理毎に複数備えた処理ステーション３と、を有する。そして、基板処理システム１は、カセットステーション２と、処理ステーション３と、処理ステーション３に隣接する露光装置４との間でウェハＷの受け渡しを行うインターフェイスステーション５とを一体に接続した構成を有している。
カセットステーション２は、例えばカセット搬入出部１０とウェハ搬送部１１に分かれている。例えばカセット搬入出部１０は、基板処理システム１のＹ方向負方向（図１の左方向）側の端部に設けられている。カセット搬入出部１０には、カセット載置台１２が設けられている。カセット載置台１２上には、複数、例えば４つの載置板１３が設けられている。載置板１３は、水平方向のＸ方向（図１の上下方向）に一列に並べて設けられている。これらの載置板１３には、基板処理システム１の外部に対してカセットＣを搬入出する際に、カセットＣを載置することができる。
ウェハ搬送部１１には、図１に示すようにＸ方向に延びる搬送路２０上を移動自在なウェハ搬送装置２１が設けられている。ウェハ搬送装置２１は、上下方向及び鉛直軸周り（θ方向）にも移動自在であり、各載置板１３上のカセットＣと、後述する処理ステーション３の第３のブロックＧ３の受け渡し装置との間でウェハＷを搬送できる。
処理ステーション３には、各種装置を備えた複数、例えば第１～第４の４つのブロックＧ１、Ｇ２、Ｇ３、Ｇ４が設けられている。例えば処理ステーション３の正面側（図１のＸ方向負方向側）には、第１のブロックＧ１が設けられ、処理ステーション３の背面側（図１のＸ方向正方向側）には、第２のブロックＧ２が設けられている。また、処理ステーション３のカセットステーション２側（図１のＹ方向負方向側）には、第３のブロックＧ３が設けられ、処理ステーション３のインターフェイスステーション５側（図１のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
第１のブロックＧ１には、処理装置としての液処理装置が設けられており、例えば図２に示すように、現像処理装置３０、下層膜形成装置３１、中間層膜形成装置３２、レジスト膜形成装置３３が下からこの順に配置されている。現像処理装置３０は、レジスト膜が形成されたウェハＷに露光後に現像液を供給して当該ウェハＷを現像する現像処理を行う。下層膜形成装置３１は、下層膜形成用の塗布液をウェハＷに供給して当該ウェハＷ上に下層膜を形成する下層膜形成処理を行う。下層膜は例えばＳｏＣ（Spin On Carbon）膜である。中間層膜形成装置３２は、中間層膜形成用の塗布液をウェハＷに供給して当該ウェハＷ上に下層膜を形成する中間層膜形成処理を行う。中間層膜は例えばシリコン含有反射防止膜（ＳｉＡＲＣ膜）である。レジスト膜形成装置３３は、レジスト液をウェハＷに供給して当該ウェハＷ上にレジスト膜を形成するレジスト膜形成処理を行う。現像処理、下層膜形成処理、中間層膜形成処理及びレジスト膜処理はそれぞれ、前述の一連の処理である塗布現像処理を構成する単位処理の一例である。
例えば現像処理装置３０、下層膜形成装置３１、中間層膜形成装置３２及びレジスト膜形成装置３３は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像処理装置３０、下層膜形成装置３１、中間層膜形成装置３２及びレジスト膜形成装置３３の数や配置は、任意に選択できる。
これら現像処理装置３０、下層膜形成装置３１、中間層膜形成装置３２及びレジスト膜形成装置３３では、例えばウェハＷ上に所定の処理液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハＷ上に処理液を吐出すると共に、ウェハＷを回転させて、処理液をウェハＷの表面に拡散させる。なお、レジスト膜形成装置３３の構成については後述する。
例えば第２のブロックＧ２には、図３に示すようにウェハＷの加熱や冷却といった熱処理を行う熱処理装置４０が上下方向と水平方向に並べて設けられている。熱処理装置４０の数や配置についても、任意に選択できる。熱処理装置４０には、下層膜加熱用のもの、中間層膜加熱用のもの及びＰＡＢ処理用のものが含まれている。下層膜加熱用の熱処理装置４０では、下層膜形成装置３１により下層膜が形成されたウェハＷを加熱し当該下層膜を硬化させる下層膜用熱処理が行われる。中間層膜加熱用の熱処理装置４０では、中間層膜形成装置３２により中間層膜が形成されたウェハＷを加熱し当該中間層膜を硬化させる中間層膜用熱処理が行われる。ＰＡＢ処理用の熱処理装置４０では、レジスト膜形成装置３３によりレジスト膜が形成されたウェハＷを露光前に加熱し当該レジスト膜を硬化させるＰＡＢ処理が行われる。また、熱処理装置４０には、露光後且つ現像処理後のウェハＷ上のレジスト膜を加熱するＰＢ処理を行うＰＢ処理用の熱処理装置が含まれる。下層膜形用熱処理、中間層膜用熱処理、ＰＡＢ処理、ＰＥＢ処理、ＰＢ処理はそれぞれ、前述の一連の処理である塗布現像処理を構成する単位処理の一例である。なお、熱処理装置４０の構成については後述する。
第３のブロックＧ３には、複数の受け渡し装置５０が設けられ、その上に検査装置５１、５２が設けられている。なお、検査装置５１の構成については後述する。また、第４のブロックＧ４には、複数の受け渡し装置６０が設けられている。
図１に示すように第１のブロックＧ１～第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、例えばウェハ搬送装置７０が配置されている。
ウェハ搬送装置７０は、例えばＹ方向、前後方向、θ方向及び上下方向に移動自在な搬送アーム７０ａを有している。ウェハ搬送装置７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の所定の装置にウェハＷを搬送できる。ウェハ搬送装置７０は、例えば図３に示すように上下に複数台配置され、例えば各ブロックＧ１～Ｇ４の同程度の高さの所定の装置にウェハＷを搬送できる。
また、ウェハ搬送領域Ｄには、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送装置７１が設けられている。
シャトル搬送装置７１は、例えば図３のＹ方向に直線的に移動自在になっている。シャトル搬送装置７１は、ウェハＷを支持した状態でＹ方向に移動し、同程度の高さの第３のブロックＧ３の受け渡し装置５０と第４のブロックＧ４の受け渡し装置６０との間でウェハＷを搬送できる。
図１に示すように第３のブロックＧ３のＸ方向正方向側には、ウェハ搬送装置７２が設けられている。ウェハ搬送装置７２は、例えば前後方向、θ方向及び上下方向に移動自在な搬送アーム７２ａを有している。ウェハ搬送装置７２は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡し装置５０にウェハＷを搬送できる。
インターフェイスステーション５には、ウェハ搬送装置７３と受け渡し装置７４が設けられている。ウェハ搬送装置７３は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アーム７３ａを有している。ウェハ搬送装置７３は、例えば搬送アーム７３ａにウェハＷを支持して、第４のブロックＧ４内の各受け渡し装置６０、受け渡し装置７４及び露光装置４との間でウェハＷを搬送できる。
次に、上述したレジスト膜形成装置３３の構成について説明する。図４及び図５はそれぞれ、レジスト膜形成装置３３の構成の概略を示す縦断面図及び横断面図である。
レジスト膜形成装置３３は、図４及び図５に示すように、内部を密閉可能な処理容器１００を有している。処理容器１００のウェハ搬送装置７０側の側面には、ウェハＷの搬入出口（図示せず）が形成され、当該搬入出口には開閉シャッタ（図示せず）が設けられている。
処理容器１００内の中央部には、ウェハＷを保持して回転させるスピンチャック１１０が設けられている。スピンチャック１１０は、水平な上面を有し、当該上面には、例えばウェハＷを吸引する吸引口（図示せず）が設けられている。この吸引口からの吸引により、ウェハＷをスピンチャック１１０上に吸着保持できる。
スピンチャック１１０の下方には、例えばモータなどを備えたチャック駆動部１１１が設けられている。スピンチャック１１０は、チャック駆動部１１１により所定の速度に回転できる。また、チャック駆動部１１１には、例えばシリンダなどの昇降駆動源が設けられており、スピンチャック１１０は昇降自在になっている。
スピンチャック１１０の周囲には、ウェハＷから飛散又は落下する液体を受け止め、回収するカップ１１２が設けられている。カップ１１２の下面には、回収した液体を排出する排出管１１３と、カップ１１２内の雰囲気を真空引きして排気する排気管１１４が接続されている。
図５に示すようにカップ１１２のＸ方向負方向（図５中の下方向）側には、Ｙ方向（図５中の左右方向）に沿って延伸するレール１２０が形成されている。レール１２０は、例えばカップ１１２のＹ方向負方向（図５中の左方向）側の外方からＹ方向正方向（図５中の右方向）側の外方まで形成されている。レール１２０には、アーム１２１が取り付けられている。
アーム１２１には、図４及び図５に示すように、レジスト液をウェハＷ上に供給する塗布ノズル１２２が支持されている。アーム１２１は、図５に示すノズル駆動部１２３により、レール１２０上を移動自在である。これにより、塗布ノズル１２２は、カップ１１２のＹ方向正方向側の外方に設置された待機部１２４からカップ１１２内のウェハＷの中心部上方まで移動でき、さらに当該ウェハＷ上をウェハＷの径方向に移動できる。また、アーム１２１は、ノズル駆動部１２３によって昇降自在であり、塗布ノズル１２２の高さを調節できる。
塗布ノズル１２２には、図４に示すように当該塗布ノズル１２２にレジスト液を供給する供給管１２５が接続されている。供給管１２５は、内部にレジスト液を貯留するレジスト液供給源１２６に連通している。また、供給管１２５には、レジスト液の流れを制御するバルブや流量調節部等を含む供給機器群１２７が設けられている。
なお、現像処理装置３０や、下層膜形成装置３１、中間層膜形成装置３２の構成は、上述のレジスト膜形成装置３３の構成と同様である。ただし、現像処理装置３０等とレジスト膜形成装置３３とでは塗布ノズルから供給される処理液は異なる。
続いて、熱処理装置４０の構成について説明する。図６及び図７はそれぞれ、熱処理装置４０の構成の概略を示す縦断面図及び横断面図である。
例えば熱処理装置４０は、図６及び図７に示すように筐体１３０内に、ウェハＷを加熱処理する加熱部１３１と、ウェハＷを冷却処理する冷却部１３２を備えている。図７に示すように筐体１３０の冷却部１３２近傍の両側面には、ウェハＷを搬入出するための搬入出口１３３が形成されている。
加熱部１３１は、図６に示すように上側に位置して上下動自在な蓋体１４０と、下側に位置してその蓋体１４０と一体となって処理室Ｓを形成する熱板収容部１４１を備えている。
蓋体１４０は、下面が開口した略筒形状を有し、後述の熱板１４２上に載置されたウェハＷの被処理面である上面を覆う。蓋体１４０の上面中央部には、排気部１４０ａが設けられている。処理室Ｓ内の雰囲気は、排気部１４０ａから排気される。
また、蓋体１４０には、該蓋体１４０の温度を測定する温度測定部である温度センサ１４３が設けられている。図の例では、温度センサ１４３は蓋体１４０の端部に設けられているが、蓋体１４０の中央部等に設けてもよい。
熱板収容部１４１の中央には、ウェハＷが載置され、該載置されたウェハＷを加熱する熱板１４２が設けられている。熱板１４２は、厚みのある略円盤形状を有しており、熱板１４２の上面すなわちウェハＷの搭載面を加熱するヒータ１５０がその内部に設けられている。ヒータ１５０としては、例えば電気ヒータが用いられる。この熱板１４２の構成については後述する。
熱板収容部１４１には、熱板１４２を厚み方向に貫通する昇降ピン１５１が設けられている。昇降ピン１５１は、シリンダなどの昇降駆動部１５２により昇降自在であり、熱板１４２の上面に突出して後述する冷却板１７０との間でウェハＷの受け渡しを行うことができる。
熱板収容部１４１は、例えば図６に示すように熱板１４２を収容して熱板１４２の外周部を保持する環状の保持部材１６０と、その保持部材１６０の外周を囲む略筒状のサポートリング１６１を有している。
加熱部１３１に隣接する冷却部１３２には、例えばウェハＷを載置して冷却する冷却板１７０が設けられている。冷却板１７０は、例えば図７に示すように略方形の平板形状を有し、加熱部１３１側の端面が円弧状に湾曲している。冷却板１７０の内部には、例えばペルチェ素子などの図示しない冷却部材が内蔵されており、冷却板１７０を所定の設定温度に調整できる。
冷却板１７０は、例えば図６に示すように支持アーム１７１に支持され、その支持アーム１７１は、加熱部１３１側のＸ方向に向かって延伸するレール１７２に取付けられている。冷却板１７０は、支持アーム１７１に取り付けられた駆動機構１７３によりレール１７２上を移動できる。これにより、冷却板１７０は、加熱部１３１側の熱板１４２の上方まで移動できる。
冷却板１７０には、例えば図７のＸ方向に沿った２本のスリット１７４が形成されている。スリット１７４は、冷却板１７０の加熱部１３１側の端面から冷却板１７０の中央部付近まで形成されている。このスリット１７４により、加熱部１３１側に移動した冷却板１７０と、熱板１４２上の昇降ピン１５１との干渉が防止される。図６に示すように冷却部１３２内に位置する冷却板１７０の下方には、昇降ピン１７５が設けられている。昇降ピン１７５は、昇降駆動部１７６によって昇降できる。昇降ピン１７５は、冷却板１７０の下方から上昇してスリット１７４を通過し、冷却板１７０の上方に突出して、例えば搬入出口１３３から筐体１３０の内部に進入するウェハ搬送装置７０との間でウェハＷの受け渡しを行うことができる。
次に、熱板１４２の構成について詳述する。図８は、熱板１４２の構成の概略を示す平面図である。熱板１４２は、図８に示すように、複数、例えば５個の熱板領域Ｒ１～Ｒ５に区画されている。熱板１４２は、例えば平面から見て中心部に位置して円形の熱板領域Ｒ１と、その熱板領域Ｒ１の周囲を円弧状に４等分した熱板領域Ｒ２～Ｒ５とに区画されている。
熱板１４２の各熱板領域Ｒ１～Ｒ５には、ヒータ１８０が個別に内蔵され、熱板領域Ｒ１～Ｒ５毎に個別に加熱できる。各熱板領域Ｒ１～Ｒ５のヒータ１８０の発熱量は、例えば温度制御装置１８１により調整されている。温度制御装置１８１は、各ヒータ１８０の発熱量を調整して、各熱板領域Ｒ１～Ｒ５の処理温度を所定の設定温度に制御できる。温度制御装置１８１における温度設定は、制御部３００により行われる。
次に検査装置５１の構成について説明する。図９及び図１０はそれぞれ、検査装置５１の構成の概略を示す縦断面図及び横断面図である。検査装置５１は、図９及び図１０に示すようにケーシング１９０を有している。ケーシング１９０内には、ウェハＷを載置する載置台２００が設けられている。この載置台２００は、モータなどの回転駆動部２０１によって、回転、停止が自在である。ケーシング１９０の底面には、ケーシング１９０内の一端側（図１０中のＸ方向負方向側）から他端側（図１０中のＸ方向正方向側）まで延伸するガイドレール２０２が設けられている。載置台２００と回転駆動部２０１は、ガイドレール２０２上に設けられ、駆動装置２０３によってガイドレール２０２に沿って移動できる。
ケーシング１９０内の他端側（図１０のＸ方向正方向側）の側面には、撮像装置２１０が設けられている。撮像装置２１０には、例えば広角型のＣＣＤカメラが用いられている。
ケーシング１９０の上部中央付近には、ハーフミラー２１１が設けられている。ハーフミラー２１１は、撮像装置２１０と対向する位置に、鏡面が鉛直下方を向いた状態から撮像装置２１０の方向に向けて４５度上方に傾斜した状態で設けられている。ハーフミラー２１１の上方には、照明装置２１２が設けられている。ハーフミラー２１１と照明装置２１２は、ケーシング１９０内部の上面に固定されている。照明装置２１２からの照明は、ハーフミラー２１１を通過して下方に向けて照らされる。したがって、照明装置２１２の下方にある物体によって反射した光は、ハーフミラー２１１でさらに反射して、撮像装置２１０に取り込まれる。すなわち、撮像装置２１０は、照明装置２１２による照射領域にある物体を撮像することができる。
なお、検査装置５２の構成は、上述の検査装置５１の構成と同様である。
以上の基板処理システム１には、図１に示すように制御部３００が設けられている。制御部３００は、例えばＣＰＵやメモリ等を備えたコンピュータにより構成され、プログラム格納部（図示せず）を有している。プログラム格納部には、前述の一連の処理を構成する単位処理の処理条件を補正するプログラムを含む、基板処理システム１におけるウェハＷの処理を制御するプログラムが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御部３００にインストールされたものであってもよい。
また、制御部３００は、図１１に示すように、記憶部３１０と、第１の取得部３１１と、装置特定部３１２と、第２の取得部３１３と、第３の取得部３１４と、異常有無判定部３１５と、処理条件補正部３１６と、補正適否判定部３１７とを有する。
記憶部３１０は、各種情報を記憶する。基板処理システム１では、前述の一連の処理として、下層膜と中間層膜とレジスト膜との積層膜を形成し露光後のレジスト膜を現像する塗布現像処理が行われる。記憶部３１０は、塗布現像処理の際に用いられた処理装置の情報（以下、「履歴情報」という。）をウェハＷ毎に記憶する。履歴情報は、言い換えると、塗布現像処理の際に、複数存在する下層膜形成装置３１のうちいずれの下層膜形成装置３１を通過したか等を示す搬送経路情報である。
第１の取得部３１１は、ウェハＷそれぞれについて、塗布現像処理が開始される前の当該ウェハＷの撮像結果と、塗布現像処理が終了した後の当該ウェハＷの撮像結果とを、検査装置５１または検査装置５２の撮像装置２１０から取得する。
装置特定部３１２は、第１の取得部３１１で取得された塗布現像処理開始前と終了後の撮像結果と、ウェハＷ毎に記憶された履歴情報／搬送経路情報とに基づいて、異常があると推定される処理装置（推定異常装置Ａ）を特定する。塗布現像処理終了後のウェハＷの撮像結果だけでなく塗布現像処理開始前のウェハＷの撮像結果を用いるのは、塗布現像処理開始前からウェハＷに異常が生じているケースを除外するためである。
第２の取得部３１３は、推定異常装置Ａを制御して、当該装置における単位処理Ａを、所定の処理条件で、検査用ウェハＷに対し行わせる。なお、所定の処理条件とは、塗布現像処理時と同じ処理条件である。そして、第２の取得部３１３は、単位処理Ａが行われる前の検査用ウェハＷの撮像結果と、推定異常装置Ａによる単位処理Ａ後の検査用ウェハＷの撮像結果とを、検査装置５１または検査装置５２の撮像装置２１０から取得する。
第３の取得部３１４は、推定異常装置Ａと同じ単位処理Ａを行う同種の別の処理装置（同種別処理装置Ａ＊）を制御して、単位処理Ａを、所定の処理条件で、検査用ウェハＷに対し行わせる。そして、第３の取得部３１４は、単位処理Ａが行われる前の検査用ウェハＷの撮像結果を検査装置５１の撮像装置２１０から取得する。また、上記同種別処理装置Ａ＊による単位処理Ａ後の検査用ウェハＷの撮像結果も、検査装置５２の撮像装置２１０から取得される。
異常有無判定部３１５は、第２の取得部３１３で取得された撮像結果に基づいて、推定異常装置Ａにおける、実際の異常の有無を判定する。例えば、異常有無判定部３１５は、第２の取得部３１３で取得された、推定異常装置Ａによる単位処理Ａ前後の撮像結果と、第３の取得部３１４で取得された、同種別処理装置Ａ＊による単位処理Ａ前後の撮像結果とに基づいて、実際の異常の有無を判定する。単位処理Ａ後の検査用ウェハＷの撮像結果だけでなく単位処理Ａ前の検査用ウェハＷの撮像結果を用いるのは、単位処理Ａ前の検査用ウェハに異常が生じているケースを除外するためである。
そして、処理条件補正部３１６は、実際に異常があると判定された推定異常装置Ａ（異常装置Ａ＃）について、単位処理Ａの処理条件を以下の方法で補正する。
撮像装置２１０による撮像結果に基づく撮像画像のＲＧＢデータとレジスト膜の膜厚との間に相関があることが知られている（特許文献１参照）。
また、本発明者らが鋭意検討を重ねたところ、撮像装置２１０による撮像結果に基づく撮像画像のＲＧＢデータとウェハＷ上のレジストパターンの線幅との間に相関があることが知見された。
図１２は、撮像装置２１０による撮像画像のＲＧＢデータとウェハＷ上のレジストパターンの線幅との間に相関があることを示す図である。なお、図１２（Ａ）～（Ｄ）では、各画像Ｉ１～Ｉ４は、グレースケールで示されているが、実際はカラー画像である。
図１２（Ａ）及び図１２（Ｃ）の画像Ｉ１、Ｉ３は以下のようにして取得される。すなわち、レジストパターンが形成されたウェハＷを４３７個の領域に分割し、各領域において、当該領域上のレジストパターンの線幅をＳＥＭにより測定し、線幅の平均値を領域毎に算出する。また、算出した線幅の平均値をＲＧＢデータに変換する。ＲＧＢデータとは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）それぞれの画素値／輝度値を含むデータである。そして、領域毎に、当該領域の座標と、線幅の平均値から変換されたＲＧＢデータと、を対応づけたテーブルを作成する。該テーブルに基づいて、図１２（Ａ）及び図１２（Ｃ）に示すようなレジストパターンの線幅の分布を示すＲＧＢ画像Ｉ１、Ｉ３が取得される。
図１２（Ｂ）と図１２（Ｄ）の画像Ｉ２、Ｉ４は以下のようにして得られる。すなわち、レジストパターンが形成されたウェハＷ全体を検査装置５１の撮像装置２１０を用いて撮像する。そして、ウェハＷを４３７個の領域に分割し、各領域において、当該領域に含まれるピクセルにおけるＲ、Ｇ、Ｂそれぞれの画素値の平均値を算出する。そして、領域毎に、当該領域の座標と、上記画素値の平均値すなわちＲＧＢデータの平均値とを対応付けたテーブルを作成する。そして、該テーブルを検査装置５１における光学系等に合わせて較正する。較正したテーブルに基づいて図１２（Ｂ）及び（Ｄ）に示すようなＲＧＢ画像Ｉ２、Ｉ４が取得される。本明細書において「撮像画像」とは、例えば撮像装置２１０での撮像結果から上述のようにして取得された画像のことをいう。
なお、ウェハＷに対する処理条件（使用された各種処理装置も含む）は、図１２（Ａ）と図１２（Ｂ）とでは同じであり、図１２（Ｃ）と図１２（Ｄ）とでも同じである。ただし、ウェハＷに対する処理条件は、図１２（Ａ）と図１２（Ｃ）とで異なる。
図１２（Ａ）の画像Ｉ１と図１２（Ｂ）の画像Ｉ２との間では色の分布が同様であり、また、図１２（Ｃ）の画像Ｉ３と図１２（Ｄ）の画像Ｉ３との間でも色の分布が同様である。このことから、撮像装置２１０を用いた撮像結果から得られる、ウェハＷの表面の状態を示す撮像画像における色の情報すなわちＲＧＢデータと、ウェハＷ上のレジストパターンの線幅と、に相関があることは明らかである。
上述のように、撮像装置２１０による撮像画像のＲＧＢデータとレジスト膜の膜厚との間に相関があり、また、撮像装置２１０による撮像画像のＲＧＢデータとウェハＷ上のレジストパターンの線幅との間に相関がある。
そこで、処理条件補正部３１６は、撮像画像におけるＲＧＢデータの変化量と処理条件の変化量との相関モデルを用い、第２の取得部３１３で取得された撮像結果に基づいて、異常装置Ａ＃における処理条件を補正する。
補正適否判定部３１７は、異常装置Ａ＃を制御して、単位処理Ａを、補正後の処理条件で、検査用ウェハＷに対し行わせる。そして、補正適否判定部３１７は、補正後の処理条件に基づく単位処理Ａ後の検査用ウェハＷの撮像結果を取得し、該撮像結果に基づいて、処理条件補正部３１６による補正が適切か否か判定する。
以下、本実施形態にかかる、処理条件の補正処理を含むウェハ処理を説明する。図１３は、上記ウェハ処理の一例を説明するためのフローチャートである。
＜１．量産工程（監視用撮像工程）＞
本実施形態にかかるウェハ処理では、量産用ウェハＷに対する塗布現像処理が行われる（ステップＳ１）。この工程では、量産用ウェハＷそれぞれについて、塗布現像処理の開始前と終了後とに、検査装置５１、５２の撮像装置２１０で撮像する。
具体的には、まず、カセット載置台１２上のカセットＣから量産用ウェハＷが順次取り出され、処理ステーション３の第３のブロックＧ３の検査装置５１に搬送される。そして、塗布現像処理が開始される前の量産用ウェハＷが撮像装置２１０により撮像され、当該量産用ウェハＷの撮像画像が第１の取得部３１１により取得される。
その後、量産用ウェハＷは、第１のブロックＧ１の下層膜形成装置３１に搬送され、当該ウェハＷ上に下層膜が形成される。次いで、量産用ウェハＷは、下層膜加熱用の熱処理装置４０に搬送され、加熱処理される。
その後、量産用ウェハＷは、中間層膜形成装置３２に搬送され、当該ウェハＷの下層膜上に中間層膜が形成される。次いで、量産用ウェハＷは、中間層膜用の熱処理装置４０に搬送され、加熱処理される。
その後、量産用ウェハＷは、レジスト膜形成装置３３に搬送され、レジスト膜が形成される。次いで、量産用ウェハＷは、ＰＡＢ処理用の熱処理装置４０に搬送され、ＰＡＢ処理される。
その後、量産用ウェハＷは、露光装置４に搬送され、所定のパターンで露光処理される。
次に量産用ウェハＷは、ＰＥＢ処理用の熱処理装置４０に搬送され、ＰＥＢ処理される。その後量産用ウェハＷは、現像処理装置３０に搬送されて現像処理される。現像処理終了後、量産用ウェハＷは、ポストベーク処理用の熱処理装置４０に搬送され、ポストベーク処理される。これにより、塗布現像処理が終了する。そして、量産用ウェハＷは、検査装置５２に搬送され、塗布現像処理終了後の量産用ウェハＷが撮像装置２１０により撮像され、当該量産用ウェハＷの撮像画像が第１の取得部３１１により取得される。その後、量産用ウェハＷはカセット載置台１２上のカセットＣに搬送され、量産用ウェハＷに対する一連のフォトリソグラフィー工程が完了する。上述の一連のフォトリソグラフィー工程は全ての量産用ウェハＷに対して行われる。
＜２．装置特定工程＞
量産工程前に、各処理装置での処理条件は適正なものに調整されている。しかし、操業を続けているうちに、ある処理装置において処理条件が不適切になる場合がある。そこで、上述の量産工程後または量産工程と並行して、装置特定部３１２により、第１の取得部３１１が取得した量産用ウェハＷそれぞれについての撮像画像と一連の処理に用いられた処理装置の情報とに基づいて、推定異常装置Ａの特定が行われる（ステップＳ２）。
具体的には、まず、第１の取得部３１１が取得した量産用ウェハＷそれぞれについての、塗布現像処理開始前の撮像画像と、塗布現像処理終了後の撮像画像とに基づいて、推定異常ウェハＷが特定される。推定異常ウェハＷとは、異常な単位処理が行われたと推定される量産用ウェハＷである。
第１の取得部３１１は、例えば、以下の（Ｐ）、（Ｑ）の両方を満たす量産用ウェハＷを、推定異常ウェハＷと特定する。
（Ｐ）塗布現像処理の開始前の撮像画像と、第１の基準画像とで差異がない場合。
（Ｑ）塗布現像処理の終了後の撮像画像と、第２の基準画像とで差異がある場合。
第１の基準画像は、例えば、塗布現像処理開始前の量産用ウェハＷの撮像画像の平均画像であり、第２の基準画像は、例えば、塗布現像処理終了後の量産用ウェハＷの撮像画像の平均画像である。
また、上記（Ｐ）、（Ｑ）における「差異がない／ある」とは、例えば、画像の各座標における画素値の差が撮像画像と基準画像との間で所定の範囲内にある／ないことをいう。
そして、異常推定ウェハＷとして特定された量産用ウェハＷにかかる履歴情報、すなわち、異常推定ウェハＷとして特定された量産用ウェハＷの塗布現像処理の際に用いられた処理装置の情報に基づいて、推定異常装置Ａが特定される。
＜３．異常判定用撮像工程＞
ステップＳ２の装置特定工程で特定された推定異常装置Ａを用いて、当該装置における単位処理Ａが、所定の処理条件で、検査用ウェハＷに行われ、単位処理Ａを行う前と後とに検査用ウェハＷが撮像装置２１０により撮像される（ステップＳ３）。検査用ウェハＷは例えばベアウェハである。なお、ベアウェハとは、その表面が平坦であり且つ当該その表面においてウェハの素地のみ（ウェハがシリコンウェハの場合はシリコンのみ）が露出しているものをいう。
本例のステップＳ３では、推定異常装置Ａの他に、単位処理Ａに関連する他の単位処理Ｂにかかる他の種類の所定の処理装置（他種処理装置Ｂ）が制御され、上記単位処理Ｂも、所定の処理条件で、検査用ウェハＷに行われる。例えば、単位処理Ａがレジスト膜形成処理の場合、単位処理ＢはＰＡＢ処理であり、また、単位処理ＡがＰＥＢ処理の場合、単位処理Ｂはレジスト膜形成処理、ＰＡＢ処理及び現像処理である。なお、いずれの単位処理Ａにいずれの単位処理Ｂが対応するかの情報は記憶部３１０に記憶されている。
ステップＳ３では、具体的には、まず、検査用ウェハＷが、カセット載置台１２上のカセットＣから取り出されて、第３のブロックＧ３の検査装置５１に搬送される。そして、検査用ウェハＷが検査装置５１の撮像装置２１０により撮像され、単位処理Ａ及び単位処理Ｂのいずれもが行われていない検査用ウェハＷの撮像画像が第２の取得部３１３により取得される。次に、検査用ウェハＷは、例えば、推定異常装置Ａとしてのレジスト膜形成装置３３の１つに搬送され、単位処理Ａとしてのレジスト膜形成処理が所定の処理条件で行われる。その後、検査用ウェハＷは、例えば、他種処理装置ＢとしてのＰＡＢ処理用の熱処理装置４０の１つに搬送され、単位処理ＢとしてのＰＡＢ処理が所定の処理条件で行われる。次いで、検査用ウェハＷが第３のブロックＧ３の検査装置５２に搬送される。そして、検査用ウェハＷが検査装置５２の撮像装置２１０により撮像され、推定異常装置Ａによる単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像が、第２の取得部３１３により取得される。
＜４．比較用撮像工程＞
次いで、ステップＳ３で取得された撮像結果との比較のため、前述の同種別処理装置Ａ＊を用いて、単位処理Ａが、所定の処理条件で、検査用ウェハＷに行われ、単位処理を行う前と後とに検査用ウェハＷが撮像装置２１０により撮像される（ステップＳ４）。この比較用撮像工程は、異常判定用撮像工程の前に行われてもよい。
本例のステップＳ４では、ステップＳ３と同様、他種処理装置Ｂが制御され、単位処理Ｂも、所定の処理条件で、検査用ウェハＷに行われる。
なお、ステップＳ３で用いられる推定異常装置ＡとステップＳ４で用いられる同種別処理装置Ａ＊は同種の異なる処理装置であるのに対し、ステップＳ３で用いられる他種処理装置ＢとステップＳ４で用いられる他種処理装置Ｂは同じ処理装置である。
ステップＳ４では、具体的には、まず、検査用ウェハＷが、カセット載置台１２上のカセットＣから取り出されて、第３のブロックＧ３の検査装置５１に搬送される。そして、検査用ウェハＷが検査装置５１の撮像装置２１０により撮像され、単位処理Ａ及び単位処理Ｂのいずれもが行われていない検査用ウェハＷの撮像画像が第３の取得部３１４により取得される。次に、検査用ウェハＷは、例えば、同種別処理装置Ａ＊としてのレジスト膜形成装置３３の１つに搬送され、単位処理Ａとしてのレジスト膜形成処理が所定の処理条件で行われる。その後、検査用ウェハＷは、例えば、他種処理装置ＢとしてのＰＡＢ処理用の熱処理装置４０の１つに搬送され、単位処理ＢとしてのＰＡＢ処理が所定の処理条件で行われる。次いで、検査用ウェハＷが第３のブロックＧ３の検査装置５２に搬送される。そして、検査用ウェハＷが検査装置５２の撮像装置２１０により撮像され、同種別処理装置Ａ＊による単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像が、第３の取得部３１４により取得される。
＜５．異常有無判定工程＞
その後、異常判定用撮像工程で取得された撮像結果に基づいて、推定異常装置Ａにおける、実際の異常の有無が判定される（ステップＳ５）。
本例におけるステップＳ５では、異常判定用撮像工程で取得された撮像画像と、比較用撮像工程で取得された撮像画像とに基づいて、推定異常装置Ａにおける、実際の異常の有無が判定される。より具体的には、以下の（Ｓ）、（Ｔ）の両方を満たす場合に、推定異常装置Ａには実際に異常があると判定される。
（Ｓ）単位処理Ａ及び単位処理Ｂのいずれもが行われていない未処理の検査用ウェハＷの撮像画像について、異常判定用撮像工程で取得されたものと、比較用撮像工程で取得されたものとで差異がない場合。
（Ｔ）推定異常装置Ａによる単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像と、同種別処理装置Ａ＊による単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像とで差異がある場合。
なお、上述の（Ｓ）及び（Ｔ）において「差異がない／ある」とは、例えば、撮像画像の各座標における画素値の差が撮像画像間で所定の範囲内にある／ないことをいう。
ステップＳ５において、実際に異常がないと判定された場合、ウェハ処理はステップＳ１に戻され、実際に異常があると判定された場合、ステップＳ６に進む。
＜６．処理条件補正工程＞
ステップＳ６では、実際に異常があると判定された推定異常装置Ａである異常装置Ａ＃について、異常用撮像工程での撮像結果に基づいて、単位処理Ａの処理条件が処理条件補正部３１６により補正される。
ステップＳ６では、まず、異常用撮像工程で取得された単位処理Ａ及び単位処理Ｂ後の検査用ウェハＷの撮像画像と、比較用撮像工程で取得された同様な撮像画像とについて、両撮像画像間のＲＧＢデータのズレ量が算出される。そして、撮像画像におけるＲＧＢデータの変化量と単位処理Ａの処理条件の変化量との相関モデルを用い、上記ＲＧＢデータのズレ量に基づいて、異常装置Ａ＃における単位処理Ａの処理条件の補正量が算出される。そして、異常装置Ａ＃に対し単位処理Ａにかかる塗布現像処理の際の処理条件として現在設定されている条件が、上記算出された補正量に基づいて補正される。
＜７．補正適否判定工程＞
そして、異常装置Ａ＃を用いて、単位処理Ａが、補正後の処理条件で、新たな検査用ウェハＷに行われ、単位処理Ａを行う前と後とに検査用ウェハＷが撮像装置２１０により撮像され、撮像結果に基づいて、処理条件の補正が適切か否か判定される（ステップＳ７）。
本例のステップＳ７では、異常判定用撮像工程と同様、異常装置Ａの他に、他種処理装置Ｂが制御され、単位処理Ｂも、所定の処理条件で、検査用ウェハＷに行われる。
ステップＳ７では、具体的には、まず、検査用ウェハＷが、カセット載置台１２上のカセットＣから取り出されて、第３のブロックＧ３の検査装置５１に搬送される。そして、検査用ウェハＷが検査装置５１の撮像装置２１０により撮像され、単位処理Ａ及び単位処理Ｂのいずれもが行われていない検査用ウェハＷの撮像画像が補正適否判定部３１７により取得される。次に、検査用ウェハＷは、例えば、異常装置Ａ＃としてのレジスト膜形成装置３３の１つに搬送され、単位処理Ａとしてのレジスト膜形成処理が、補正後の処理条件で行われる。その後、検査用ウェハＷは、例えば、他種処理装置ＢとしてのＰＡＢ処理用の熱処理装置４０の１つに搬送され、単位処理ＢとしてのＰＡＢ処理が所定の処理条件で行われる。次いで、検査用ウェハＷが第３のブロックＧ３の検査装置５２に搬送される。次に、検査用ウェハＷが検査装置５２の撮像装置２１０により撮像され、補正後の処理条件での異常装置Ａ＃による単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像が、補正適否判定部３１７により取得される。そして、当該ステップＳ７において取得された撮像画像と、比較用撮像工程で取得された撮像画像とに基づいて、処理条件補正部３１６による処理条件の補正が適切か否か判定される。より具体的には、以下の（Ｕ）、（Ｖ）の両方を満たす場合に、処理条件の補正が適切であると判定される。
（Ｕ）単位処理Ａ及び単位処理Ｂのいずれもが行われていない未処理の検査用ウェハＷの撮像画像について、比較判定用撮像工程で取得されたものと、補正適否判定工程で取得されたものとで差異がない場合。
（Ｔ）同種別処理装置Ａ＊による単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像と、補正後の処理条件での異常装置Ａ＃による単位処理Ａ及び他種処理装置Ｂによる単位処理Ｂ後の検査用ウェハＷの撮像画像とで差異がない場合。
なお、上述の（Ｕ）及び（Ｖ）において「差異がない」とは、例えば、撮像画像の各座標における画素値の差が撮像画像間で所定の範囲内にあることをいう。
ステップＳ７において、処理条件の補正が適切であると判定された場合、ウェハ処理はステップＳ１に戻る。一方、適切でないと判定された場合、処理条件の補正ができない旨の報知がなされ（ステップＳ８）、ウェハ処理は終了し、量産用ウェハＷに対する塗布現像処理が中止される。なお、報知の方法は、例えば音声による方法であっても、また、画面表示による方法等であってもよい。
次に、撮像画像におけるＲＧＢデータの変化量と単位処理Ａの処理条件の変化量との相関モデルの作成方法の例を２つ説明する。
１つ目の相関モデルは、撮像画像におけるＲＧＢデータの変化量とレジスト膜形成処理の処理条件であるウェハＷの処理回転速度すなわちスピンチャック１１０の回転速度との相関モデルである。
この相関モデルの作成の際は、複数のレジスト膜形成装置３３と複数のＰＡＢ処理用の熱処理装置４０の中から、当該相関モデル作成に使用されるレジスト膜形成装置３３とＰＡＢ処理用の熱処理装置４０の組み合わせが、ユーザ入力等に応じて決定される。
また、相関モデル作成用のウェハＷが、カセット載置台１２上のカセットＣから取り出され、検査装置５１に搬送される。なお、相関モデル作成用のウェハＷは例えばベアウェハである。その後、当該ウェハＷは撮像装置２１０により撮像され、撮像画像が取得される。
次いで、ウェハＷは、前述のユーザ入力等に応じて決定されたレジスト膜形成装置３３に搬送され、相関モデル作成のための初期設定条件でレジスト膜が形成される。
その後、ウェハＷは、前述のユーザ入力などに応じて決定されたＰＡＢ処理用の熱処理装置４０に搬送され、予め定められた処理条件でＰＡＢ処理される。
次に、ウェハＷは、検査装置５２に搬送され、撮像装置２１０により撮像され、撮像画像が取得される。そして、ウェハＷはカセット載置台１２上のカセットＣに搬送される。
その後、上述の工程が複数回繰り返される。ただし、レジスト膜を形成する工程におけるウェハＷの処理回転速度が毎回異なるようにして、複数回繰り返される。これにより、ウェハＷの処理回転速度の情報が複数取得され、さらに、各処理回転速度で処理を行った後に撮像した撮像画像が取得される。そして、撮像画像のＲＧＢデータの差と、当該撮像画像が得られたときのウェハＷの回転速度の差とが算出される。この算出結果から、撮像画像におけるＲＧＢデータの変化量とウェハＷの処理回転速度の変化量と相関を示す相関モデルが作成される。なお、相関モデルの作成に用いられる、撮像画像のＲＧＢデータの差とは、例えば、ウェハＷ全面の撮像画像のＲＧＢデータの平均値の差であり、前述のテーブルに基づいて算出可能である。
２つ目の相関モデルは、撮像画像におけるＲＧＢデータの変化量とＰＥＢ処理の処理条件である熱板１４２の処理温度の変化量との相関を領域Ｒ１～Ｒ５毎に示す相関モデルである。
この相関モデルの作成の際は、当該相関モデル作成に使用される、レジスト膜形成装置３３、ＰＡＢ処理用の熱処理装置４０、ＰＥＢ処理用の熱処理装置４０及び現像処理装置３０の組み合わせが、ユーザ入力等に応じて決定される。
また、相関モデル作成用のウェハＷが、カセット載置台１２上のカセットＣから取り出され、検査装置５１に搬送される。その後、当該ウェハＷは、その表面が撮像装置２１０により撮像され、撮像画像が取得される。
次いで、ウェハＷは、前述のユーザ入力等に応じて決定されたレジスト膜形成装置３３に搬送され、相関モデル作成のための初期設定条件でレジスト膜が形成される。
その後、ウェハＷは、前述のユーザ入力などに応じて決定されたＰＡＢ処理用の熱処理装置４０に搬送され、予め定められた処理条件でＰＡＢ処理される。
次いで、当該ウェハＷは、露光装置４に搬送され、所定のパターンで露光処理される。
その後、当該ウェハＷは、前述のユーザ入力等に応じて決定されたＰＥＢ処理用の熱処理装置４０に搬送され、ＰＥＢ処理される。次いで、当該ウェハＷは、ユーザ入力等に応じて決定された現像処理装置３０に搬送されて現像処理される。
次に、当該ウェハＷは、検査装置５２に搬送され、撮像装置２１０により撮像され、撮像画像が取得される。そして、ウェハＷはカセット載置台１２上のカセットＣに搬送される。
その後、上述の工程が複数回繰り返される。ただし、ＰＥＢ処理の工程における熱板１４２の処理温度が毎回異なるようにして、複数回繰り返される。これにより、熱板１４２の各領域Ｒ１～Ｒ５の処理温度の情報が複数取得され、さらに、各処理温度でＰＥＢ処理を行った後に撮像した撮像画像が取得される。そして、領域Ｒ１～Ｒ５毎に、撮像画像間のＲＧＢデータの差と、当該撮像画像が得られたときの熱板１４２の処理温度の差とが算出される。この算出結果から、撮像装置２１０を用いた撮像結果から得られる撮像画像におけるＲＧＢデータの変化量と熱板１４２の処理温度の変化量との相関を領域Ｒ１～Ｒ５毎に示す相関モデルが作成される。なお、相関モデルの作成に用いられる、領域Ｒ１の撮像画像間のＲＧＢデータの差とは、例えば、領域Ｒ１に対応する位置に含まれる撮像画像のＲＧＢデータの平均値の差であり、前述のテーブルに基づいて算出可能である。領域Ｒ２～Ｒ５の撮像画像間のＲＧＢデータの差も同様である。
本実施形態によれば、一連の処理としての塗布現像処理の開始前と終了後のみ量産ウェハＷの撮像を行い、その撮像結果に基づいて、推定異常装置Ａを特定する。また、推定異常装置Ａを用いて当該装置Ａにおける単位処理Ａを所定の処理条件で検査用ウェハＷに行い、単位処理Ａを行う前と後に、検査用ウェハＷの撮像を行い、撮像結果に基づいて推定異常装置Ａにおける実際の異常の有無を判定する。そして、上記検査用ウェハＷにかかる撮像結果に基づいて、実際に異常があると判定された推定異常装置Ａについて、単位処理Ａの処理条件を補正する。したがって、撮像装置２１０の数が少ない基板処理システム１において、処理条件を適切に補正することができる。また、撮像装置を用いる回数が少ないため、撮像装置を利用するための待機時間が生じず、生産性が損なわれることがない。
また、本実施形態によれば、処理条件補正工程での補正の適否を判定するため、処理条件を誤って設定した後に量産工程が行われウェハＷが無駄になることがない。
また、本実施形態によれば、推定異常装置Ａを用いた単位処理Ａを行う前後の検査用ウェハＷの撮像画像と、同種別処理装置Ａ＊を用いた単位処理を行う前後の検査用ウェハＷの撮像画像とに基づいて、推定異常装置Ａにおける実際の異常の有無を判定する。そのため、実際の異常の有無の判定用に基準画像を作成する必要がないので、生産性を高めることができる。
さらに、本実施形態によれば、検査用ウェハＷとしてベアウェハを用いているため、低コストで処理条件の補正を行うことができる。
（第２の実施形態）
図１４は、第２の実施形態にかかる基板処理システム１ａの内部構成の概略を示す説明図である。図１５は、基板処理システム１ａの内部構成の概略を示す、正面図である。
第１の実施形態では、検査用ウェハＷはカセット載置台１２上のカセットＣに収容されていた。それに対し、本実施形態では、図１４に示すように、基板処理システム１ａが、検査用ウェハＷを収容するウェハ収容部４０１を有する。したがって、カセットＣ内に検査用ウェハＷを収容しておく必要がないため、カセットに搭載する量産ウェハＷの数を増やすことができる。なお、本例では、ウェハ収容部４０１は、カセットステーション２のウェハ搬送部１１の側方に設けられている。
また、基板処理システム１ａは、図１５に示すように、剥離装置としてのレジスト膜剥離装置４０２を有する。したがって、検査用ウェハＷとしてのベアウェハにレジスト膜が形成されたときに、撮像後の検査用ウェハＷからレジスト膜剥離装置４０２によってレジスト膜を剥離することで、ベアウェハを再利用することができ、コストを削減することができる。また、レジスト膜剥離装置４０２に代えて、または、レジスト膜剥離装置４０２に加えて、中間層膜を剥離する中間層膜形成装置および下層膜を剥離する下層膜剥離装置の少なくとも１つを設けてもよい。なお、レジスト膜剥離装置４０２を設けずに、ベアウェハからのレジスト膜の剥離をレジスト膜形成装置３３で行ってもよい。
検査用ウェハＷとしてベアウェハからレジスト膜等の層状膜の剥離を行う場合は、上記剥離後に検査装置５１または検査装置５２の撮像装置２１０でベアウェハの表面を撮像することが好ましい。そして、撮像結果に基づいて、ベアウェハの表面の状態を確認し、層状膜が残っていなければ、ベアウェハはカセットＣに戻され再利用される。一方、層状帯が残っていれば、例えば、レジスト膜剥離装置４０２等の剥離装置に再搬送され、剥離処理が追加で行われ、以後、層状膜がベアウェハの表面からなくなるまで繰り返される。
このように、ベアウェハを再利用する場合においても、当該ベアウェハの表面に層状膜が残っていないので、処理条件の適切な補正を行うことができる。
なお、第１の実施形態のように検査用ウェハＷとしてのベアウェハをカセットに収容する場合も、レジスト膜剥離装置４０２等の剥離装置を設けてもよい。この場合は、検査用ウェハＷとしてのベアウェハから上記剥離装置で層状膜を剥離し、剥離後のベアウェハがカセットＣに戻され再利用に供される。また、この場合も、剥離後に検査装置５１または検査装置５２の撮像装置２１０でベアウェハの表面を撮像することが好ましい。
なお、以上の説明では、レジストパターンの線幅やレジスト膜の膜厚と相関があるものとして撮像画像のＲＧＢデータを用いたが、レジストパターンの線幅やレジスト膜の膜厚と相関がある色情報はＲＧＢデータに限らない。なお、色情報とは、特定の波長の光の輝度情報である。上記色情報はＲ、Ｇ、Ｂのいずれか１色の輝度情報であってもよいし、Ｒ、Ｇ、Ｂ以外の色の輝度情報であってもよい。
また、以上の例の基板処理システムは、塗布現像システムとして構成され、一連の処理として塗布現像処理を行うものである。ただし、本開示にかかる技術は、減圧雰囲気下でウェハＷに対しＴｉＮ膜等の所定の層状膜の成膜処理や、減圧雰囲気下でウェハＷ上の層状膜に対しエッチング処理を含む一連の処理を行う基板処理システムにも適用することができる。この場合、本開示にかかる処理条件補正方法では、減圧雰囲気下での成膜処理における処理条件の補正や、減圧雰囲気下でのエッチング処理における処理条件の補正に用いることができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）基板処理システムにおける処理条件を補正する方法であって、
前記基板処理システムは、
基板に対する層状膜の形成及び除去がそれぞれ１回以上またはいずれか一方が複数回実行される一連の処理を行い、
前記一連の処理を構成する単位処理を行う処理装置を、前記単位処理毎に複数備え、
さらに、前記基板を撮像する撮像装置を備え、
当該方法は、
基板それぞれについて、前記一連の処理の開始前と終了後とに、当該基板を前記撮像装置で撮像する監視用撮像工程と、
前記監視用撮像工程での撮像結果と、前記一連の処理に用いられた前記処理装置の情報とに基づいて、異常があると推定される前記処理装置を特定する装置特定工程と、
前記装置特定工程で特定された前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、前記単位処理を行う前と後に、当該検査用基板を前記撮像装置で撮像する異常判定用撮像工程と、
前記異常判定用撮像工程での撮像結果に基づいて、前記装置特定工程で特定された前記処理装置における、実際の異常の有無を判定する異常有無判定工程と、
前記異常有無判定工程で実際に異常があると判定された前記処理装置について、前記異常判定用撮像工程での撮像結果に基づいて、当該処理装置における前記単位処理の処理条件を補正する処理条件補正工程とを有する、処理条件補正方法。
前記（１）では、一連の処理の開始前と終了後のみを撮像を行い、その撮像結果に基づいて、異常があると推定される処理装置を特定する。また、当該特定された処理装置を用いて当該特定された処理装置における単位処理を所定の処理条件で検査用基板に行い、検査用基板の撮像の撮像結果に基づいて、上記特定された処理装置における実際の異常の有無を判定する。そして、上記検査用基板の撮像結果に基づいて、実際に異常があると判定された処理装置について、単位処理の処理条件を補正する。したがって、撮像装置の数が少ない基板処理システムにおいて、処理条件を適切に補正することができる。また、撮像装置を用いる回数が少ないため、撮像装置を利用するための待機時間が生じず、生産性が損なわれることがない。
（２）前記異常有無判定工程で、実際に異常があると判定された前記処理装置を用いて、当該処理装置における前記単位処理を、補正後の前記処理条件で、検査用基板に行い、当該検査用基板を前記撮像装置で撮像し、撮像結果に基づいて、前記処理条件補正工程での補正の適否を判定する補正適否判定工程を有する、前記（１）に記載の処理条件補正方法。
（３）前記装置特定工程で特定された前記処理装置と同じ前記単位処理を行う別の前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、当該単位処理を行う前と後とに、当該検査用基板を前記撮像装置で撮像する比較用撮像工程を有し、
前記異常有無判定工程は、前記異常判定用撮像工程での撮像結果と、前記比較用撮像工程での撮像結果とに基づいて、前記実際の異常の有無を判定する、前記（１）または（２）に記載の処理条件補正方法。
（４）前記検査用基板は、ベアウェハである、前記（１）～（３）のいずれか１項に記載の処理条件補正方法。
（５）前記ベアウェハは、前記基板処理システム内に収容されている、前記（４）に記載の処理条件補正方法。
（６）前記ベアウェハに形成した前記層状膜は、前記撮像装置による撮像後に剥離装置により剥離される、前記（４）または（５）に記載の処理条件補正方法。
（７）前記剥離後の前記ベアウェハは、前記撮像装置により撮像される、前記（６）に記載の処理条件補正方法。
（８）基板を処理する基板処理システムであって、
基板に対する層状膜の形成及び除去を、それぞれ１回以上またはいずれか一方を複数回行う一連の処理を行うものであり、
前記一連の処理を構成する単位処理を行う処理装置を、前記単位処理毎に複数備え、
さらに、前記基板を撮像する撮像装置と、
基板それぞれについて、前記一連の処理の開始前と終了後との前記撮像装置による撮像結果を取得する第１の取得部と、
前記第１の取得部で取得された撮像結果と、前記一連の処理に用いられた前記処理装置の情報とに基づいて、異常があると推定される前記処理装置を特定する装置特定部と、
前記装置特定部で特定された前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、前記単位処理を行う前と後の当該検査用基板の前記撮像装置による撮像結果を取得する第２の取得部と、
前記第２の取得部で取得された撮像結果に基づいて、前記装置特定部で特定された前記処理装置における、実際の異常の有無を判定する異常有無判定部と、
前記異常有無判定工程で実際に異常があると判定された前記処理装置について、第２の取得部で取得された撮像結果に基づいて、当該処理装置における前記単位処理の処理条件を補正する処理条件補正部と、を有する、基板処理システム。
１，１ａ 基板処理システム
３０ 現像処理装置
３１ 下層膜形成装置
３２ 中間層膜形成装置
３３ レジスト膜形成装置
４０ 熱処理装置
２１０ 撮像装置
３００ 制御部
３１１ 第１の取得部
３１２ 装置特定部
３１３ 第２の取得部
３１５ 異常有無判定部
３１６ 処理条件補正部
Ｗ ウェハ

Claims (7)

  1. 基板処理システムにおける処理条件を補正する方法であって、
    前記基板処理システムは、
    基板に対する層状膜の形成及び除去がそれぞれ１回以上またはいずれか一方が複数回実行される一連の処理を行い、
    前記一連の処理を構成する単位処理を行う処理装置を、前記単位処理毎に複数備え、
    さらに、前記基板を撮像する撮像装置を備え、
    当該方法は、
    基板それぞれについて、前記一連の処理の開始前と終了後とに、当該基板を前記撮像装置で撮像する監視用撮像工程と、
    前記監視用撮像工程での撮像結果と、前記一連の処理に用いられた前記処理装置の情報とに基づいて、異常があると推定される前記処理装置を特定する装置特定工程と、
    前記装置特定工程で特定された前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、前記単位処理を行う前と後に、当該検査用基板を前記撮像装置で撮像する異常判定用撮像工程と、
    前記装置特定工程で特定された前記処理装置と同じ前記単位処理を行う別の前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、当該単位処理を行う前と後とに、当該検査用基板を前記撮像装置で撮像する比較用撮像工程と、
    前記異常判定用撮像工程での撮像結果と、前記比較用撮像工程での撮像結果とに基づいて、前記装置特定工程で特定された前記処理装置における、実際の異常の有無を判定する異常有無判定工程と、
    前記異常有無判定工程で実際に異常があると判定された前記処理装置について、前記異常判定用撮像工程での撮像結果に基づいて、当該処理装置における前記単位処理の処理条件を補正する処理条件補正工程とを有する、処理条件補正方法。
  2. 前記異常有無判定工程で、実際に異常があると判定された前記処理装置を用いて、当該処理装置における前記単位処理を、補正後の前記処理条件で、検査用基板に行い、当該検査用基板を前記撮像装置で撮像し、撮像結果に基づいて、前記処理条件補正工程での補正の適否を判定する補正適否判定工程を有する、請求項１に記載の処理条件補正方法。
  3. 前記検査用基板は、ベアウェハである、請求項１または２に記載の処理条件補正方法。
  4. 前記ベアウェハは、前記基板処理システム内に収容されている、請求項３に記載の処理条件補正方法。
  5. 前記ベアウェハに形成した前記層状膜は、前記撮像装置による撮像後に剥離装置により剥離される、請求項３または４に記載の処理条件補正方法。
  6. 前記剥離後の前記ベアウェハは、前記撮像装置により撮像される、請求項５に記載の処理条件補正方法。
  7. 基板を処理する基板処理システムであって、
    基板に対する層状膜の形成及び除去を、それぞれ１回以上またはいずれか一方を複数回行う一連の処理を行うものであり、
    前記一連の処理を構成する単位処理を行う処理装置を、前記単位処理毎に複数備え、
    さらに、前記基板を撮像する撮像装置と、
    基板それぞれについて、前記一連の処理の開始前と終了後との前記撮像装置による撮像結果を取得する第１の取得部と、
    前記第１の取得部で取得された撮像結果と、前記一連の処理に用いられた前記処理装置の情報とに基づいて、異常があると推定される前記処理装置を特定する装置特定部と、
    前記装置特定部で特定された前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、前記単位処理を行う前と後の当該検査用基板の前記撮像装置による撮像結果を取得する第２の取得部と、
    前記装置特定部で特定された前記処理装置と同じ前記単位処理を行う別の前記処理装置を用いて、当該処理装置における前記単位処理を、所定の処理条件で検査用基板に行い、当該単位処理を行う前と後の当該検査用基板の前記撮像装置による撮像結果を取得する第３の取得部と、
    前記第２の取得部で取得された撮像結果と、前記第３の取得部で取得された撮像結果とに基づいて、前記装置特定部で特定された前記処理装置における、実際の異常の有無を判定する異常有無判定部と、
    前記異常有無判定部で実際に異常があると判定された前記処理装置について、第２の取得部で取得された撮像結果に基づいて、当該処理装置における前記単位処理の処理条件を補正する処理条件補正部と、を有する、基板処理システム。
JP2018153396A 2018-08-17 2018-08-17 処理条件補正方法及び基板処理システム Active JP7105135B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018153396A JP7105135B2 (ja) 2018-08-17 2018-08-17 処理条件補正方法及び基板処理システム
US16/535,484 US11257206B2 (en) 2018-08-17 2019-08-08 Method for correcting processing condition and substrate processing system
TW108128184A TWI816851B (zh) 2018-08-17 2019-08-08 處理條件修正方法及基板處理系統
CN201910747666.6A CN110838453A (zh) 2018-08-17 2019-08-14 处理条件修正方法和基片处理***
KR1020190100434A KR20200020640A (ko) 2018-08-17 2019-08-16 처리 조건 보정 방법 및 기판 처리 시스템
US17/573,846 US11610298B2 (en) 2018-08-17 2022-01-12 Method for determining an abnormality and substrate processing system
JP2022111326A JP7308337B2 (ja) 2018-08-17 2022-07-11 異常判定方法及び基板処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018153396A JP7105135B2 (ja) 2018-08-17 2018-08-17 処理条件補正方法及び基板処理システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022111326A Division JP7308337B2 (ja) 2018-08-17 2022-07-11 異常判定方法及び基板処理システム

Publications (2)

Publication Number Publication Date
JP2020027915A JP2020027915A (ja) 2020-02-20
JP7105135B2 true JP7105135B2 (ja) 2022-07-22

Family

ID=69523304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018153396A Active JP7105135B2 (ja) 2018-08-17 2018-08-17 処理条件補正方法及び基板処理システム

Country Status (5)

Country Link
US (2) US11257206B2 (ja)
JP (1) JP7105135B2 (ja)
KR (1) KR20200020640A (ja)
CN (1) CN110838453A (ja)
TW (1) TWI816851B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211781B1 (ko) * 2018-11-23 2021-02-05 세메스 주식회사 기판 처리 장치, 편심 검사 장치 및 방법
TWI772697B (zh) * 2019-10-23 2022-08-01 華邦電子股份有限公司 半導體製程的監控方法
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102503287B1 (ko) * 2020-10-29 2023-02-23 세메스 주식회사 이송 장치 및 그 제어 방법
JP2023056708A (ja) * 2021-10-08 2023-04-20 東京エレクトロン株式会社 エッチング処理システム、エッチング品質予測方法及びエッチング品質予測プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104593A (ja) 2010-11-09 2012-05-31 Tokyo Electron Ltd 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP2014195122A (ja) 2014-06-17 2014-10-09 Tokyo Electron Ltd 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP2015159261A (ja) 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2018056574A (ja) 2017-11-13 2018-04-05 東京エレクトロン株式会社 基板処理システム
WO2018142840A1 (ja) 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP2005308615A (ja) * 2004-04-23 2005-11-04 Olympus Corp 表面欠陥検査装置
KR100755372B1 (ko) * 2006-08-25 2007-09-04 삼성전자주식회사 웨이퍼 검사방법
KR100814410B1 (ko) * 2007-01-16 2008-03-18 삼성전자주식회사 반도체 소자가 형성된 기판의 결함 검출방법
JP5127328B2 (ja) * 2007-07-11 2013-01-23 オムロンレーザーフロント株式会社 ホトマスクの白欠陥修正方法
JP5156452B2 (ja) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
US8941809B2 (en) * 2008-12-22 2015-01-27 Screen Semiconductor Solutions Co., Ltd. Substrate processing apparatus and substrate processing method
JP5421597B2 (ja) * 2009-01-14 2014-02-19 三菱電機株式会社 画像監視装置
JP5338757B2 (ja) * 2010-07-09 2013-11-13 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5479253B2 (ja) * 2010-07-16 2014-04-23 東京エレクトロン株式会社 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
KR101885392B1 (ko) * 2010-10-26 2018-08-03 가부시키가이샤 니콘 검사 장치, 검사 방법, 노광 방법, 및 반도체 디바이스의 제조 방법
JP2012114409A (ja) * 2010-11-04 2012-06-14 Tokyo Electron Ltd 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
US20130005056A1 (en) * 2011-06-30 2013-01-03 Semes Co., Ltd. Method and apparatus for processing wafer edge portion
TWI550686B (zh) * 2011-11-04 2016-09-21 東京威力科創股份有限公司 基板處理系統、基板運送方法及電腦記憶媒體
JP5993625B2 (ja) * 2012-06-15 2016-09-14 株式会社Ｓｃｒｅｅｎホールディングス 基板反転装置、および、基板処理装置
TWI614586B (zh) * 2012-12-20 2018-02-11 Nikon Corp 評估方法及裝置、加工方法、以及曝光系統
JP6209546B2 (ja) * 2015-02-06 2017-10-04 東京エレクトロン株式会社 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
US10261521B2 (en) * 2015-06-16 2019-04-16 Tokyo Electron Limited Processing apparatus, processing method, and storage medium
JP6405290B2 (ja) 2015-07-22 2018-10-17 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
JP6611652B2 (ja) * 2016-03-30 2019-11-27 東京エレクトロン株式会社 基板処理装置の管理方法、及び基板処理システム
JP6717081B2 (ja) * 2016-06-30 2020-07-01 東京エレクトロン株式会社 基板の欠陥検査装置、基板欠陥検査用の感度パラメータ値の調整方法及び記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104593A (ja) 2010-11-09 2012-05-31 Tokyo Electron Ltd 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP2015159261A (ja) 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2014195122A (ja) 2014-06-17 2014-10-09 Tokyo Electron Ltd 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
WO2018142840A1 (ja) 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2018056574A (ja) 2017-11-13 2018-04-05 東京エレクトロン株式会社 基板処理システム

Also Published As

Publication number Publication date
JP2020027915A (ja) 2020-02-20
US20200058121A1 (en) 2020-02-20
US11610298B2 (en) 2023-03-21
CN110838453A (zh) 2020-02-25
US20220138930A1 (en) 2022-05-05
KR20200020640A (ko) 2020-02-26
TW202013071A (zh) 2020-04-01
US11257206B2 (en) 2022-02-22
TWI816851B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
JP7105135B2 (ja) 処理条件補正方法及び基板処理システム
TWI649557B (zh) 基板之檢查方法、基板處理系統及電腦記錄媒體
KR102314721B1 (ko) 막 두께 측정 장치, 막 두께 측정 방법 및 비일시적인 컴퓨터 기억 매체
TWI658341B (zh) Substrate processing device, substrate processing method, and memory medium
TWI823942B (zh) 基板的缺陷檢測方法及基板的缺陷檢測裝置
JP6775084B2 (ja) 処理条件設定方法、記憶媒体及び基板処理システム
JP7154416B2 (ja) 基板処理装置及び処理条件調整方法
JP7308337B2 (ja) 異常判定方法及び基板処理システム
JP7220625B2 (ja) 基板検査方法、基板検査システム及び制御装置
CN110268509B (zh) 成膜***、成膜方法和计算机存储介质
TWI839541B (zh) 基板處理裝置及處理條件調整方法
TWI784143B (zh) 加熱處理裝置及加熱處理方法
CN118280883A (zh) 处理条件设定方法、存储介质和基板处理***

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R150 Certificate of patent or registration of utility model

Ref document number: 7105135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150