JP6269573B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6269573B2
JP6269573B2 JP2015100822A JP2015100822A JP6269573B2 JP 6269573 B2 JP6269573 B2 JP 6269573B2 JP 2015100822 A JP2015100822 A JP 2015100822A JP 2015100822 A JP2015100822 A JP 2015100822A JP 6269573 B2 JP6269573 B2 JP 6269573B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
heat sink
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015100822A
Other languages
English (en)
Other versions
JP2016219532A (ja
Inventor
憲司 小野田
憲司 小野田
翔一朗 大前
翔一朗 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015100822A priority Critical patent/JP6269573B2/ja
Priority to US15/547,583 priority patent/US10002837B2/en
Priority to PCT/JP2016/002043 priority patent/WO2016185666A1/ja
Priority to CN201680019716.3A priority patent/CN107534032B/zh
Publication of JP2016219532A publication Critical patent/JP2016219532A/ja
Application granted granted Critical
Publication of JP6269573B2 publication Critical patent/JP6269573B2/ja
Priority to US15/981,956 priority patent/US10366957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、互いにヤング率の異なる材料を用いて形成された第１半導体チップ及び第２半導体チップが、金属部材の同じ一面上に配置され、はんだを介して金属部材に接続されてなる半導体装置に関する。
たとえば特許文献１には、互いにヤング率の異なる材料を用いて形成された第１半導体チップ及び第２半導体チップが、金属部材の同じ一面上に配置され、はんだを介して金属部材に接続されてなる半導体装置が開示されている。
この半導体装置では、Ｓｉよりなるチップ（以下、第１半導体チップと示す）と、ＳｉＣよりなるチップ（以下、第２半導体チップと示す）が、絶縁基板の片面に配置された導体パターン（以下、金属部材と示す）に対して、同じ一面上に配置されている。そして、第１半導体チップの第１金属層が第１はんだを介して金属部材に接続され、第２半導体チップの第２金属層が第２はんだを介して金属部材に接続されている。また、第１はんだの厚みと第２はんだの厚みが、互いに等しくされている。
特開２０１３−８９７６３号公報
上記したように、第１半導体チップはＳｉよりなり、第２半導体チップはＳｉＣよりなる。ＳｉＣはＳｉよりもヤング率が大きく、このため第２半導体チップは第１半導体チップよりも変形しにくい（硬い）。したがって、使用環境の温度変化などによって第２はんだに作用する熱応力は、第１はんだに作用する熱応力よりも大きくなる。
また、上記した半導体装置では、第１半導体チップの発熱量が第２半導体チップの発熱量よりも大きい場合、第１はんだの厚みを薄くし、第２はんだの厚みを第１はんだの厚みに合わせることになる。しかしながら、第２はんだに作用する熱応力が第１はんだに作用する熱応力よりも大きいため、第２はんだの接続信頼性が低下してしまう。
そこで、本発明は上記問題点に鑑み、第１半導体チップ側の放熱性を確保しつつ第２半導体チップ側の接続信頼性を向上できる半導体装置を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、金属部材（１５）と、金属部材の一面上に配置され、金属部材との対向面に第１金属層（１３ａ）を有する第１半導体チップ（１３）と、第１半導体チップよりもヤング率が大きい材料を用いて形成されるとともに、一面上において第１半導体チップとは別の位置に配置され、金属部材との対向面に第２金属層（１４ａ）を有する第２半導体チップ（１４）と、金属部材と第１半導体チップの第１金属層との間に介在し、金属部材と第１金属層とを接続する第１はんだ（２４）と、金属部材と第２半導体チップの第２金属層との間に介在し、金属部材と第２金属層とを接続する第２はんだ（２５）と、を備え、第１半導体チップの発熱量が第２半導体チップの発熱量よりも大きい半導体装置であって、第２はんだのうち、第２金属層の少なくとも外周端の一部に対応する厚みが、第１はんだの最大厚みよりも厚くされていることを特徴とする。
熱応力は、第１はんだ及び第２はんだにおいて、第１金属層及び第２金属層の外周端に対応する部分に集中する。第２半導体チップは、第１半導体チップよりもヤング率が大きい材料を用いて形成されているため、第２はんだに集中する熱応力は、第１はんだに集中する熱応力よりも大きい。これに対し、本発明では、第２はんだのうち、第２金属層の少なくとも外周端の一部に対応する厚みを、第１はんだの最大厚みよりも厚くしているので、厚くしない構成に較べて、第２はんだの接続信頼性を向上することができる。
また、第１はんだ及び第２はんだを一様に厚くするのではなく、第１はんだに対して第２はんだを厚くする。したがって、第２はんだの接続信頼性を向上しつつも、発熱量の大きい第１半導体チップ側の放熱性を確保することができる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 第１実施形態に係る半導体装置の概略構成を示す平面図である。 半導体装置において、封止樹脂体を省略した平面図である。 図２のIV-IV線に沿う断面図である。 図３のV-V線に沿う断面図である。 第２半導体チップと凹部の位置関係を示す平面図である。 第２実施形態に係る半導体装置において、第１半導体チップ及び第２半導体チップの接続構造を示す断面図であり、図５に対応している。 第２半導体チップと凹部の位置関係を示す平面図である。 第３実施形態に係る半導体装置において、第２半導体チップと凹部の位置関係を示す平面図である。 第４実施形態に係る半導体装置において、第１半導体チップ及び第２半導体チップの接続構造を示す断面図であり、図５に対応している。 第１半導体チップと凸部の位置関係を示す平面図である。 第５実施形態に係る半導体装置において、第１半導体チップ及び第２半導体チップの接続構造を示す断面図であり、図５に対応している。 第２半導体チップと凸部の位置関係を示す平面図である。 第６実施形態に係る半導体装置において、第２半導体チップと凸部の位置関係を示す平面図である。 第７実施形態に係る半導体装置において、第１半導体チップ及び第２半導体チップの接続構造を示す断面図であり、図５に対応している。 第２半導体チップと抑制部の位置関係を示す平面図である。 第８実施形態に係る半導体装置において、第１半導体チップ及び第２半導体チップの接続構造を示す断面図であり、図５に対応している。 第１変形例を示す断面図である。 第２変形例を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、金属部材に相当するヒートシンクの厚み方向をＺ方向と示す。Ｚ方向に直交し、上アームを構成する半導体チップと下アームを構成する半導体チップの並び方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。上記したＸ方向及びＹ方向により規定されるＸＹ面が、Ｚ方向に直交する面であり、特に断わりのない限り、ＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置の一例について説明する。
図１に示す電力変換装置１は、直流電源２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。このような電力変換装置１は、例えば電気自動車やハイブリッド車に搭載される。なお、電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２（バッテリ）に充電することもできる。このため、モータ３は、モータジェネレータとも称される。図１に示す符号４は、平滑コンデンサである。
電力変換装置１は、三相インバータを有している。三相インバータは、直流電源２の正極（高電位側）に接続された高電位電源ライン５と、負極（低電位側）に接続された低電位電源ライン６との間に設けられた三相分の上下アームを有している。そして、各相の上下アームが、それぞれ半導体装置１０によって構成されている。すなわち、本実施形態において、半導体装置１０により一相分の上下アームが構成される。
半導体装置１０は、２つのＩＧＢＴ１１と、２つのＭＯＳＦＥＴ１２と、を有している。２つのＩＧＢＴ１１は、高電位電源ライン５と低電位電源ライン６との間で直列に接続されている。各ＩＧＢＴ１１には、ＭＯＳＦＥＴ１２がそれぞれ並列に接続されている。なお、ＩＧＢＴ１１には、図示しない還流用のＦＷＤが逆並列に接続されており、ＦＷＤにより還流させることができる。ＭＯＳＦＥＴ１２は、図示しない寄生ダイオードを有しており、この寄生ダイオードにより電流が還流される。
本実施形態では、ｎチャネル型のＩＧＢＴ１１とｎチャネル型のＭＯＳＦＥＴ１２を採用している。ＦＷＤのカソード電極は、ＩＧＢＴ１１のコレクタ電極と共通化され、アノード電極はエミッタ電極と共通化されている。寄生ダイオードのカソード電極は、ＭＯＳＦＥＴ１２のドレイン電極と共通化され、アノード電極はソース電極と共通化されている。
半導体装置１０において、上アーム（ハイサイド）側のＩＧＢＴ１１のコレクタ電極は、高電位電源ライン５と電気的に接続され、エミッタ電極は、モータ３への出力ライン７に接続されている。一方、下アーム（ローサイド）側のＩＧＢＴ１１のコレクタ電極は、出力ライン７に接続され、エミッタ電極は、低電位電源ライン６と電気的に接続されている。また、上アーム側のＭＯＳＦＥＴ１２のドレイン電極は、上アーム側のＩＧＢＴ１１のコレクタ電極、すなわち高電位電源ライン５と電気的に接続され、ソース電極は、上アーム側のＩＧＢＴ１１のエミッタ電極、すなわち出力ライン７に接続されている。一方、下アーム側のＭＯＳＦＥＴ１２のドレイン電極は、下アーム側のＩＧＢＴ１１のコレクタ電極、出力ライン７と電気的に接続され、ソース電極は、下アーム側のＩＧＢＴ１１のエミッタ電極、すなわち低電位電源ライン６と電気的に接続されている。
なお、電力変換装置１００は、上記した三相インバータに加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、三相インバータを構成するＩＧＢＴ１１及びＭＯＳＦＥＴ１２や昇圧コンバータを構成するスイッチング素子に駆動信号を出力する駆動回路、駆動回路に対して制御信号を出力する制御部を有してもよい。
上記したように、ＩＧＢＴ１１とＭＯＳＦＥＴ１２が並列に接続される構成は周知である。オン時の飽和電圧は、小電流領域においてＭＯＳＦＥＴ１２の方が小さく、大電流領域においてＩＧＢＴ１１の方が小さい。たとえば小電流領域ではＭＯＳＦＥＴ１２に電流を流し、大電流領域ではＩＧＢＴ１１に電流を流すようにＩＧＢＴ１１及びＭＯＳＦＥＴ１２のオンオフを制御することで、オン損失を低減することができる。また、ターンオフ損失は、スイッチング性能に優れるＭＯＳＦＥＴ１２の損失のみになるため、テール電流が減少し、ターンオフ損失を低減することもできる。
次に、図２〜図５に基づき、半導体装置１０の概略構成について説明する。図３は、図２に対して、封止樹脂体を省略した図である。図５は、図３のV-V線に沿う断面図であるため、封止樹脂体の図示を省略している。なお、図５は、厳密には上アーム側の第１半導体チップ１３１及び第２半導体チップ１４１の接続構造を示すものであるが、下アーム側も同様の構成であるため、第１半導体チップ１３及び第２半導体チップ１４の接続構造として示している。
図２〜図５に示すように、半導体装置１０は、第１半導体チップ１３と、第２半導体チップ１４と、ヒートシンク１５，１６と、ターミナル１７，１８と、封止樹脂体１９と、を備えている。加えて、本実施形態の半導体装置１０は、外部接続用の端子として、高電位電源端子２０、低電位電源端子２１、出力端子２２、及び信号端子２３を備えている。以下、高電位電源端子２０をＰ端子２０とも称する。同様に、低電位電源端子２１についてはＮ端子２１、出力端子２２についてはＯ端子２２とも称する。これらＰ端子２０、Ｎ端子２１、Ｏ端子２２を、端子２０，２１，２２とも称する。
第１半導体チップ１３は、半導体基板に、ＩＧＢＴ１１と該ＩＧＢＴ１１に逆並列に接続されるＦＷＤが形成されてなる。すなわち、第１半導体チップ１３には、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。ＩＧＢＴ１１及びＦＷＤは、第１半導体チップ１３の厚み方向、すなわちＺ方向に電流を流すように所謂縦型構造をなしている。
本実施形態では、第１半導体チップ１３として、上アーム側のＩＧＢＴ１１及びＦＷＤが形成された第１半導体チップ１３１と、下アーム側のＩＧＢＴ１１及びＦＷＤが形成された第１半導体チップ１３２と、を有している。第１半導体チップ１３の一面側にコレクタ電極１３ａが形成され、コレクタ電極形成面と反対の面に、エミッタ電極１３ｂが形成されている。コレクタ電極１３ａは、ヒートシンク１５との対向面のほぼ全面に形成されている。エミッタ電極形成面のうち、エミッタ電極１３ｂが形成されたアクティブ領域とは異なる周辺領域には、ゲート電極に電気的に接続されたパッドを含む複数のパッドが設けられている。コレクタ電極１３ａが第１金属層に相当する。
第１半導体チップ１３１，１３２は、互いにほぼ同じ平面形状をなすとともに、互いにほぼ同じ大きさを有している。ちなみに、平面略矩形状をなしている。また、第１半導体チップ１３１，１３２は、図４に示すようにＺ方向においてほぼ同じ高さに位置するとともに、図２及び図３に破線で示すように、Ｘ方向に並んで配置されている。第１半導体チップ１３１，１３２は、コレクタ電極１３ａがヒートシンク１５に対向するように配置されている。
本実施形態では、第１半導体チップ１３（１３１，１３２）が、Ｓｉ（シリコン）を用いて形成されている。このように、第１半導体チップ１３は、Ｓｉよりなる半導体基板に、ＩＧＢＴ１１及びＦＷＤが形成されてなる。
第２半導体チップ１４は、第１半導体チップ１３よりもヤング率の大きい半導体材料を用いて形成された半導体基板に、ＭＯＳＦＥＴ１２が形成されてなる。ＭＯＳＦＥＴ１２は、第２半導体チップ１４の厚み方向、すなわちＺ方向に電流を流すように所謂縦型構造をなしている。
本実施形態では、第２半導体チップ１４として、上アーム側のＭＯＳＦＥＴが形成された第２半導体チップ１４１と、下アーム側のＭＯＳＦＥＴが形成された第２半導体チップ１４２と、を有している。第２半導体チップ１４の一面側にドレイン電極１４ａが形成され、ドレイン電極形成面と反対の面に、ソース電極１４ｂが形成されている。ドレイン電極１４ａは、ヒートシンク１５との対向面のほぼ全面に形成されている。第２半導体チップ１４のドレイン電極形成面は、Ｚ方向において、第１半導体チップ１３のコレクタ電極形成面と同じ側となっている。ソース電極形成面のうち、ソース電極１４ｂが形成されたアクティブ領域とは異なる周辺領域には、ゲート電極に電気的に接続されたパッドを含む複数のパッドが設けられている。ドレイン電極１４ａが第２金属層に相当する。以下においては、コレクタ電極１３ａ、ドレイン電極１４ａを、電極１３ａ，１４ａとも称する。
第２半導体チップ１４１，１４２は、互いにほぼ同じ平面形状をなすとともに、互いにほぼ同じ大きさを有している。ちなみに、平面略矩形状をなしており、その大きさは、図２及び図３に破線で示すように、第１半導体チップ１３よりも小さい。また、第２半導体チップ１４１，１４２は、図５に示すようにＺ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。第２半導体チップ１４１，１４２は、ドレイン電極１４ａがヒートシンク１５に対向するように配置されている。また、たとえば図２に示すように、Ｘ方向において、第１半導体チップ１３１、第２半導体チップ１４１、第１半導体チップ１３２、第２半導体チップ１４２の順に並んで配置されている。
本実施形態では、第２半導体チップ１４が、ＳｉＣ（シリコンカーバイド）を用いて形成されている。このように、第２半導体チップ１４は、ＳｉＣよりなる半導体基板に、ＭＯＳＦＥＴ１２が形成されてなる。以下において、第１半導体チップ１３、第２半導体チップ１４を、半導体チップ１３，１４とも称する。
Ｚ方向において、第１半導体チップ１３におけるコレクタ電極形成面側及び第２半導体チップ１４におけるドレイン電極形成面側には、ヒートシンク１５が配置されている。一方、第１半導体チップ１３におけるエミッタ電極形成面側及び第２半導体チップ１４におけるソース電極形成面側には、ヒートシンク１６が配置されている。上記したように、本実施形態では、ヒートシンク１５，１６として、上アーム側の第１半導体チップ１３１及び第２半導体チップ１４１を間に挟むヒートシンク１５１，１６１と、下アーム側の第１半導体チップ１３２及び第２半導体チップ１４２を間に挟むヒートシンク１５２，１６２を有している。すなわち、ヒートシンク１５として、ヒートシンク１５１，１５２を有し、ヒートシンク１６として、ヒートシンク１６１，１６２を有している。
上アームに対応するヒートシンク１５１，１６１は、Ｚ方向からの投影視において、上アーム側の第１半導体チップ１３１及び第２半導体チップ１４１を内包するようにそれぞれ配置されている。下アームに対応するヒートシンク１５２，１６２は、Ｚ方向からの投影視において、下アーム側の第１半導体チップ１３２及び第２半導体チップ１４２を内包するようにそれぞれ配置されている。本実施形態において、各ヒートシンク１５１，１５２，１６１，１６２は、平面略矩形状をなしている。
これらヒートシンク１５，１６は、対応する半導体チップ１３，１４の生じる熱を半導体装置１０の外部に放熱する機能を果たす。本実施形態では、放熱機能に加えて、電気的に接続する機能、すなわち配線としての機能も果たす。このため、ヒートシンク１５，１６は、熱伝導性及び電気伝導性を確保すべく、銅などの金属材料を用いて形成されている。
ヒートシンク１５における一面１５ａ上には、第１半導体チップ１３及び第２半導体チップ１４が配置されている。そして、図４及び図５に示すように、ヒートシンク１５と第１半導体チップ１３のコレクタ電極１３ａとの間にはんだ２４が介在し、このはんだ２４により、ヒートシンク１５とコレクタ電極１３ａとが熱的且つ電気的に接続されている。また、図５に示すように、ヒートシンク１５の一面１５ａと第２半導体チップ１４のドレイン電極１４ａとの間にはんだ２５が介在し、このはんだ２５により、ヒートシンク１５とドレイン電極１４ａとが熱的且つ電気的に接続されている。ヒートシンク１５は、金属部材に相当し、はんだ２４は第１はんだに相当する。また、はんだ２５は、第２はんだに相当する。
具体的には、ヒートシンク１５１における一面１５ａ上には、上アーム側の第１半導体チップ１３１及び第２半導体チップ１４１が配置されている。そして、ヒートシンク１５１と第１半導体チップ１３１のコレクタ電極１３ａとの間にはんだ２４が介在し、このはんだ２４により、ヒートシンク１５１と第１半導体チップ１３１のコレクタ電極１３ａとが熱的且つ電気的に接続されている。また、ヒートシンク１５１と第２半導体チップ１４１のドレイン電極１４ａとの間にはんだ２５が介在し、このはんだ２５により、ヒートシンク１５１と第２半導体チップ１４１のドレイン電極１４ａとが熱的且つ電気的に接続されている。
同じく、ヒートシンク１５２における一面１５ａ上には、下アーム側の第１半導体チップ１３２及び第２半導体チップ１４２が配置されている。そして、ヒートシンク１５２と第１半導体チップ１３２のコレクタ電極１３ａとの間にはんだ２４が介在し、このはんだ２４により、ヒートシンク１５２と第１半導体チップ１３２のコレクタ電極１３ａとが熱的且つ電気的に接続されている。また、ヒートシンク１５２と第２半導体チップ１４２のドレイン電極１４ａとの間にはんだ２５が介在し、このはんだ２５により、ヒートシンク１５２と第２半導体チップ１４２のドレイン電極１４ａとが熱的且つ電気的に接続されている。
なお、各ヒートシンク１５（１５１，１５２）における一面１５ａと反対の面が、Ｚ方向において封止樹脂体１９の一面１９ａから露出される放熱面１５ｂとなっている。本実施形態では、放熱面１５ｂと一面１９ａとが略面一とされている。
なお、ヒートシンク１５のうち、下アーム側のヒートシンク１５２は、図３及び図４に示すように、継ぎ手部１５２ａを有している。継ぎ手部１５２ａは、ヒートシンク１５２の他の部分（本体部）よりも薄く設けられている。また、継ぎ手部１５２ａは、ヒートシンク１５２におけるヒートシンク１５１側の側面の一部分から、屈曲部を２箇所有してヒートシンク１６１側に延設されている。すなわち、Ｘ方向に延びるとともにＺ方向にも延びている。
また、上アーム側のヒートシンク１５１には、図３に示すようにＰ端子２０が連結されている。Ｐ端子２０は、上記した高電位電源ライン５と電気的に接続される。Ｐ端子２０は、ヒートシンク１５と一体的に設けられてもよいし、ヒートシンク１５と別部材として設けられ、ヒートシンク１５に接続されてもよい。Ｐ端子２０は、Ｙ方向に延設されて、図２に示すように封止樹脂体１９の側面１９ｃから外部に突出している。
また、下アーム側のヒートシンク１５２には、図３に示すようにＯ端子２１が連結されている。Ｏ端子２１は、上記した出力ライン７と電気的に接続される。Ｏ端子２１は、ヒートシンク１５２と一体的に設けられてもよいし、ヒートシンク１５２と別部材として設けられ、ヒートシンク１５２に接続されてもよい。Ｏ端子２１は、Ｙ方向に延設されて、封止樹脂体１９におけるＰ端子２０と同じ側面１９ｃから外部に突出している。なお、Ｏ端子２１は、上アーム側のヒートシンク１６１に連結されてもよい。ヒートシンク１５２，１６１それぞれ連結された２本のＯ端子２１を有してもよい。
一方、第１半導体チップ１３のエミッタ電極形成面及び第２半導体チップ１４のソース電極形成面側には、ヒートシンク１６が配置されている。そして、第１半導体チップ１３とヒートシンク１６の間には、図４及び図５に示すように、ターミナル１７が介在している。第２半導体チップ１４とヒートシンク１６の間には、図５に示すように、ターミナル１８が介在している。ターミナル１７が第１ターミナルに相当し、ターミナル１８が第２ターミナルに相当する。
ターミナル１７により、信号端子２３と第１半導体チップ１３のパッドとを、ボンディングワイヤ２６により接続するための高さが確保される。ターミナル１７は、第１半導体チップ１３のエミッタ電極１３ｂとヒートシンク１６とを熱的及び電気的に中継するために、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。ターミナル１７は、第１半導体チップ１３のエミッタ電極形成面のうち、エミッタ電極１３ｂに対向配置され、はんだ２７を介して、エミッタ電極１３ｂと電気的に接続されている。
同じく、ターミナル１８により、信号端子２３と第２半導体チップ１４のパッドとを、ボンディングワイヤ２６により接続するための高さが確保される。ターミナル１８は、第２半導体チップ１４のソース電極１４ｂとヒートシンク１６とを熱的及び電気的に中継するために、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。ターミナル１８は、第２半導体チップ１４のソース電極形成面のうち、ソース電極１４ｂに対向配置され、はんだ２８を介して、ソース電極１４ｂと電気的に接続されている。
ヒートシンク１６は、Ｚ方向からの投影視において、その大部分が対応するヒートシンク１５と重なるように設けられている。具体的には、上アーム側のヒートシンク１６１が、ヒートシンク１５１と重なるように設けられ、下アーム側のヒートシンク１６２がヒートシンク１５２と重なるように設けられている。ヒートシンク１６は、ターミナル１７，１８における半導体チップ１３，１４と反対の面に対向配置されている。
図４及び図５に示すように、ヒートシンク１６の一面１６ａとターミナル１７との間にはんだ２９が介在し、このはんだ２９により、ヒートシンク１６とターミナル１７とが熱的且つ電気的に接続されている。また、図５に示すように、ヒートシンク１６の一面１６ａとターミナル１８との間にはんだ３０が介在し、このはんだ３０により、ヒートシンク１６とターミナル１８とが熱的且つ電気的に接続されている。
具体的には、ヒートシンク１６１の一面１６ａと、上アーム側の第１半導体チップ１３１との間にターミナル１７が介在し、はんだ２７により、第１半導体チップ１３１のエミッタ電極１３ｂとターミナル１７が接続されている。また、はんだ２９により、ターミナル１７とヒートシンク１６１が接続されている。一方、ヒートシンク１６１の一面１６ａと、上アーム側の第２半導体チップ１４１との間にターミナル１８が介在し、はんだ２８により、第２半導体チップ１４１のソース電極１４ｂとターミナル１７が接続されている。また、はんだ３０により、ターミナル１８とヒートシンク１６１が接続されている。
同じく、ヒートシンク１６２の一面１６ａと、下アーム側の第１半導体チップ１３２との間にターミナル１７が介在し、はんだ２７により、第１半導体チップ１３２のエミッタ電極１３ｂとターミナル１７が接続されている。また、はんだ２９により、ターミナル１７とヒートシンク１６２が接続されている。一方、ヒートシンク１６２の一面１６ａと、下アーム側の第２半導体チップ１４２との間にターミナル１８が介在し、はんだ２８により、第２半導体チップ１４２のソース電極１４ｂとターミナル１７が接続されている。また、はんだ３０により、ターミナル１８とヒートシンク１６２が接続されている。
なお、一面１６ａと反対の面が、封止樹脂体１９の一面１９ａと反対の裏面１９ｂから露出される放熱面１６ｂとなっている。本実施形態では、放熱面１６ｂと裏面１９ｂとが略面一とされている。
ヒートシンク１６のうち、上アーム側のヒートシンク１６１は、継ぎ手部１６１ａを有している。継ぎ手部１６１ａは、ヒートシンク１６１の他の部分（本体部）よりも薄く設けられている。また、継ぎ手部１６１ａは、ヒートシンク１６１におけるヒートシンク１６２側の側面の一部分から、Ｘ方向に延設されている。そして、継ぎ手部１６１ａの先端部分と継ぎ手部１５２ａの先端部分とがＺ方向において対向し、はんだ３１を介して電気的に接続されている。
また、下アーム側のヒートシンク１６２は、継ぎ手部１６２ａを有している。継ぎ手部１６２ａは、ヒートシンク１６２の他の部分（本体部）よりも薄く設けられている。また、継ぎ手部１６２ａは、ヒートシンク１６２におけるヒートシンク１６１側の側面の一部分から、Ｘ方向に延設されている。この継ぎ手部１６２ａに対して、Ｎ端子２１が電気的に接続されている。
Ｎ端子２１は、上記した低電位電源ライン６と電気的に接続される。このＮ端子２１は、ヒートシンク１６２の継ぎ手部１６２ａと電気的に接続されており、Ｙ方向に延設されて、封止樹脂体１９におけるＰ端子２０及びＯ端子２２と同じ側面１９ｃから外部に突出している。なお、これら端子２０，２１，２２における封止樹脂体１９からの突出部分は、Ｚ方向において互いにほぼ同じ位置に配置されている。また、Ｙ方向において、Ｐ端子２０、Ｎ端子２１、Ｏ端子２２の順に並んで配置されている。
信号端子２３は、対応する半導体チップ１３，１４のパッドに、ボンディングワイヤ２６を介して電気的に接続されている。信号端子２３は、Ｙ方向に延設されており、封止樹脂体１９の側面のうち、側面１９ｃと反対の側面１９ｄから外部に突出している。
封止樹脂体１９は、半導体チップ１３，１４、ヒートシンク１５，１６の一部、ターミナル１７，１８、及び各端子２０，２１，２２，２３の一部を一体的に封止している。この封止樹脂体１９は、たとえば、エポキシ系樹脂からなり、トランスファモールド法により成形されている。図２に示すように、封止樹脂体１９が平面矩形状をなしており、Ｘ方向に略平行な側面１９ｃから、主端子であるＰ端子２０、Ｎ端子２１、及びＯ端子２２が引き出されている。また、側面１９ｃと反対の側面１９ｄから、信号端子２３が引き出されている。
このように構成される半導体装置１０は、２つの第１半導体チップ１３（１３１，１３２）と２つの第２半導体チップ１４（１４１，１４２）を備える所謂４ｉｎ１パッケージとなっている。また、半導体チップ１３，１４のＺ方向両側にヒートシンク１５，１６が存在し、半導体チップ１３，１４の熱を両側に放熱できるようになっている。
また、上アーム側において、Ｚ方向の配置が、一面１９ａ側から、ヒートシンク１５（１５１）、はんだ２４，２５、上アーム側の第１半導体チップ１３（１３１）及び第２半導体チップ１４（１４１）、はんだ２７，２８、ターミナル１７，１８、はんだ２９，３０、ヒートシンク１６（１６１）の順となっている。一方、下アームを構成する部分において、Ｚ方向の配置が、一面１９ａ側から、ヒートシンク１５（１５２）、はんだ２４，２５、下アーム側の第１半導体チップ１３（１３２）及び第２半導体チップ１４（１４２）、はんだ２７，２８、ターミナル１７，１８、はんだ２９，３０、ヒートシンク１６（１６２）の順となっている。すなわち、上アームと下アームとで、Ｚ方向の並びが同じとなっている。
次に、図５及び図６に基づき、第１半導体チップ１３及び第２半導体チップ１４の接続構造について説明する。図６は、第２半導体チップ１４と後述する凹部１５ｃの位置関係を示しており、便宜上、はんだ２５を省略して図示している。
図５に示すように、ヒートシンク１５は、第２半導体チップ１４に対応して一面１５ａに形成された凹部１５ｃを有している。詳しくは、ヒートシンク１５１，１５２のそれぞれに、第２半導体チップ１４１，１４２に対応して凹部１５ｃが形成されている。凹部１５ｃは、はんだ２５のうち、ドレイン電極１４ａの少なくとも外周端の一部に対応する厚みが、第１半導体チップ１３（コレクタ電極１３ａ）側のはんだ２４の最大厚みよりも厚くなるように、形成されている。
なお、はんだ２４の最大厚みとは、はんだ２４のうち、最も厚い部分の厚みを示す。本実施形態では、ヒートシンク１５の一面１５ａのうち、凹部１５ｃの形成箇所を除く部分が、平坦面となっており、この平坦面に対してコレクタ電極形成面がほぼ平行となるように、第１半導体チップ１３が配置されている。このため、はんだ２４の厚みは、ほぼ全域で均一となっている。また、ドレイン電極１４ａの外周端とは、Ｚ方向からドレイン電極１４ａを見たときの端部である。
本実施形態では、図５及び図６に示すように、Ｚ方向からの投影視において、第２半導体チップ１４の全体を内包するように凹部１５ｃが形成されている。すなわち、ドレイン電極１４ａを内包するように凹部１５ｃが形成されている。このため、ドレイン電極１４ａの外周端だけでなく、ドレイン電極１４ａの全体において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。
次に、上記した半導体装置１０の製造方法の一例について説明する。
先ず、半導体チップ１３，１４、ヒートシンク１５，１６、及びターミナル１７，１８を準備する。このとき、凹部１５ｃを有するヒートシンク１５を準備する。
次いで、第１リフロー工程を実施する。
先ずヒートシンク１５の一面１５ａ上に、はんだ２４（たとえば、はんだ箔）を介して第１半導体チップ１３を配置するとともに、はんだ２５を介して第２半導体チップ１４を配置する。このとき、コレクタ電極１３ａ及びドレイン電極１４ａが一面１５ａ側となるように配置する。次いで、第１半導体チップ１３上に、たとえば予め両面にはんだ２７，２９が迎えはんだとして配置されたターミナル１７を、はんだ２７が第１半導体チップ１３側となるように配置する。同じく、第２半導体チップ１４上に、たとえば予め両面にはんだ２８，３０が迎えはんだとして配置されたターミナル１８を、はんだ２８が第２半導体チップ１４側となるように配置する。はんだ２９，３０は、半導体装置１０における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。
そして、この積層状態で、はんだ２４，２５，２７，２８をリフロー（１ｓｔリフロー）させることにより、第１半導体チップ１３のコレクタ電極１３ａとヒートシンク１５とをはんだ２４を介して接続し、第１半導体チップ１３のエミッタ電極１３ｂとターミナル１７とをはんだ２７を介して接続する。はんだ２９については、接続対象であるヒートシンク１６がまだないので、表面張力により、ターミナル１７におけるヒートシンク１６との対向面の中心を頂点として盛り上がった形状となる。同じく、１ｓｔリフローにより、第２半導体チップ１４のドレイン電極１４ａとヒートシンク１５とをはんだ２５を介して接続し、第２半導体チップ１４のソース電極１４ｂとターミナル１８とをはんだ２８を介して接続する。はんだ３０についても、ターミナル１８におけるヒートシンク１６との対向面の中心を頂点として盛り上がった形状となる。
次いで、信号端子２３と半導体チップ１３，１４のパッドとを、ボンディングワイヤ２６により接続する。
次いで、ヒートシンク１６の一面１６ａ上に、１ｓｔリフローによる接続体（以下、単位接続体と示す）を配置する。そして、ヒートシンク１６を下にしてリフロー（２ｎｄリフロー）を行う。このとき、ヒートシンク１６上に接続体を積層してなる構造体に荷重を加えつつ、スペーサなどを用いて半導体装置１０の高さが所定の高さとなるようにしつつリフローを行う。これにより、ターミナル１７とヒートシンク１６とをはんだ２９を介して接続し、ターミナル１８とヒートシンク１６とをはんだ３０を介して接続する。上記したように、多めのはんだ２９，３０をターミナル１７，１８とヒートシンク１６の間に供給しているため、２ｎｄリフローにおいてはんだ２９、３０は不足せず、確実な接続を行うことができる。
次いで、トランスファモールド法により封止樹脂体１９の成形を行う。本実施形態では、各ヒートシンク１５，１６が完全に被覆されるように、封止樹脂体１９を形成する。そして、成形後において、封止樹脂体１９を一面１９ａ側からヒートシンク１５（１５１，１５２）の一部ごと切削することにより、ヒートシンク１５の放熱面１５ｂを露出させる。同様に、封止樹脂体１９を裏面１９ｂ側からヒートシンク１６（１６１，１６２）の一部ごと切削することにより、ヒートシンク１６の放熱面１６ｂを露出させる。これにより、放熱面１５ｂが封止樹脂体１９の一面１９ａと略面一となり、放熱面１６ｂが裏面１９ｂと略面一となる。この両面切削により、放熱面１５ｂ，１６ｂの平面度、及び、放熱面１５ｂ，１６ｂ同士の平行度を確保することができる。
なお、各ヒートシンク１５，１６の放熱面１５ｂ，１６ｂを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体１９を成形してもよい。この場合、封止樹脂体１９を成形した時点で、放熱面１５ｂ，１６ｂが封止樹脂体１９から露出される。このため、成形後の切削が不要となる。
そして、リードフレームの不要部分を除去することで、半導体装置１０を得ることができる。なお、不要部分の除去は、切削の前に実施することもできる。
次に、上記した半導体装置１０の効果について説明する。
半導体チップ１３，１４とヒートシンク１５との間に介在するはんだ２４，２５において、半導体チップ１３，１４とヒートシンク１５との線膨張係数差に基づく熱応力は、特に対応する電極１３ａ，１４ａの外周端に対応する部分に集中する。また、第１半導体チップ１３はＳｉにより形成され、第２半導体チップ１４はＳｉＣにより形成されている。このため、第２半導体チップ１４は第１半導体チップ１３よりも変形しにくく（硬く）、周囲の変形に追従しにくい。以上により、はんだ２５に集中する熱応力は、はんだ２４に集中する熱応力よりも大きくなる。これに対し、本実施形態では、はんだ２５（第２はんだ）のうち、ドレイン電極１４ａ（第２金属層）の少なくとも外周端の一部に対応する厚みを、はんだ２４（第１はんだ）の最大厚みよりも厚くしている。したがって、はんだ２５を厚くしない構成に較べて、はんだ２５の接続信頼性を向上することができる。
ところで、第１半導体チップ１３には、大電流領域で電流が流れるＩＧＢＴ１１が形成され、第２半導体チップ１４には、小電流領域で電流が流れるＭＯＳＦＥＴ１２が形成されている。すなわち、第１半導体チップ１３の発熱量は、第２半導体チップ１４の発熱量よりも大きい。これに対し、本実施形態では、同じヒートシンク１５の一面１５ａ上に配置されるはんだ２４及びはんだ２５を一様に厚くするのではなく、はんだ２５の少なくとも一部の厚みを、はんだ２４の最大厚みよりも厚くする。したがって、はんだ２５の接続信頼性を向上しつつも、第２半導体チップ１４に較べて発熱量の大きい第１半導体チップ１３側の放熱性を確保することができる。
特に本実施形態では、ドレイン電極１４ａの外周端だけでなく、ドレイン電極１４ａの全体、すなわち第２半導体チップ１４の全体において、はんだ２５の厚みがはんだ２４の最大厚みよりも厚くなっている。このため、はんだ２５の一部の厚くされる構成に較べて、はんだ２５の接続信頼性をより向上することができる。
また本実施形態では、ヒートシンク１５に局所的に凹部１５ｃを設けることで、第２半導体チップ１４のドレイン電極形成面とヒートシンク１５の一面１５ａとの対向距離を、第１半導体チップ１３のコレクタ電極形成面と一面１５ａとの対向距離よりも長くし、はんだ２５の厚みを厚くしている。したがって、簡素な構造で、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性を確保することができる。
（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、図７に示すように、ドレイン電極１４ａの外周端の全周において、はんだ２５の厚みが、第１はんだ２４の最大厚みよりも厚くされている。具体的には、図８に示すように、凹部１５ｃが、ドレイン電極１４ａの外周端、すなわち第２半導体チップ１４の外周端を全周にわたって内包するように、環状に形成されている。図８では、凹部１５ｃの内周端を破線で示している。図８でも、図６同様、はんだ２５を省略して図示している。
これによっても、第１実施形態同様の効果を奏することができる。特に本実施形態では、熱応力が集中するドレイン電極１４ａの外周端の全周において、はんだ２５の厚みを厚くするため、はんだ２５の接続信頼性をより向上することができる。また、ドレイン電極１４ａの全体において、はんだ２５の厚みを厚くする構成に較べて、はんだ２５の塗布量を低減しつつ、はんだ２５の接続信頼性を向上することができる。
なお、図７及び図８に示す例では、凹部１５ｃが矩形環状の例を示した。しかしながら、凹部１５ｃの平面形状は矩形環状に限定されない。たとえば、ドレイン電極１４ａの外周端を全周にわたって内包しつつ、各隅部を丸めた形状としてもよい。また、断面形状についても特に限定されない。たとえば半円状を採用することもできる。
（第３実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、平面略矩形状をなすドレイン電極１４ａの隅部（角部）において、はんだ２５の厚みが第１はんだ２４の最大厚みよりも厚くされている。なお、第２半導体チップ１４におけるヒートシンク１５との対向面のほぼ全面にドレイン電極１４ａが形成されており、ドレイン電極１４ａの隅部と、第２半導体チップ１４の隅部１４ｃはほぼ一致する。したがって、平面略矩形状をなす第２半導体チップ１４の隅部１４ｃにおいて、はんだ２５の厚みが第１はんだ２４の最大厚みよりも厚くされているとも言える。
具体的には、図９に示すように、凹部１５ｃが、第２半導体チップ１４の４つの隅部１４ｃのそれぞれに対応して形成されている。各凹部１５ｃは、Ｚ方向からの投影視において、その一部が隅部１４ｃと重なるように、隅部１４ｃの直下と第２半導体チップ１４と重ならない隅部周辺とに一体的に形成されている。図９でも、図６同様、はんだ２５を省略して図示している。なお、図９に示す構成において、平面略矩形状の第２半導体チップ１４の対角線に沿う断面は、図７に示した断面と一致する。
平面略矩形状においては、ドレイン電極１４ａの外周端のうち、特に隅部に対応する部分に熱応力が集中する。上記構成によれば、ドレイン電極１４ａの外周端における隅部に対応する部分のはんだ２５が厚いため、はんだ２５の塗布量をさらに低減しつつ、はんだ２５の接続信頼性を向上することができる。
なお、ドレイン電極１４ａの平面形状は略矩形状に限定されない。ドレイン電極１４ａの平面形状が多角形状の場合、ドレイン電極１４ａの隅部に対応する外周端の部分のはんだ２５の厚みを、第１はんだ２４の最大厚みよりも厚くすると、上記効果を奏することができる。
（第４実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、図１０及び図１１に示すように、ヒートシンク１５の一面１５ａに、Ｚ方向からの投影視において第１半導体チップ１３を内包するように、凸部１５ｄが形成されている。すなわち、コレクタ電極１３ａ（第１金属層）を内包するように、凸部１５ｄが形成されている。凸部１５ｄは、第１凸部に相当する。凸部１５ｄを除く一面１５ａの部分は平坦となっている。図１１は、第１半導体チップ１１と凸部１５ｄとの位置関係を示しており、便宜上、はんだ２４を省略して図示している。
この凸部１５ｄにより、第１半導体チップ１３とヒートシンク１５の一面１５ａ（凸部１５ｄの先端面）との対向距離が、第２半導体チップ１４と一面１５ａとの対向距離よりも短くなっている。すなわち、第２半導体チップ１４と一面１５ａとの対向距離が、第１半導体チップ１３とヒートシンク１５の一面１５ａとの対向距離よりも長くなっている。以上により、ドレイン電極１４ａの全体において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。このため、第１実施形態同様、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性をより向上することができる。
（第５実施形態）
本実施形態において、第２実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、図１２及び図１３に示すように、ヒートシンク１５の一面１５ａに、第４実施形態に示した凸部１５ｄに加えて、凸部１５ｅが形成されている。凸部１５ｅは、Ｚ方向からの投影視においてドレイン電極１４ａ（第２金属層）に内包されるように形成されている。すなわち、凸部１５ｅは、第２半導体チップ１４に内包されるように形成されている。
凸部１５ｅはドレイン電極１４ａの一部と対向しており、Ｚ方向からの投影視において、ドレイン電極１４ａの外周端は凸部１５ｅと重なっていない。また、凸部１５ｅの平面形状は、略矩形状をなしており、ドレイン電極１４ａの平面形状と相似関係にある。凸部１５ｅは、第２凸部に相当する。凸部１５ｄ，１５ｅの突出高さは、互いにほぼ等しくされている。しかしながら、互いに異なる突出高さとすることもできる。図１３では、凸部１５ｅの外周端を破線で示している。図１３でも、図６同様、はんだ２５を省略して図示している。
上記したように、凸部１５ｄ，１５ｅにより、第１半導体チップ１３とヒートシンク１５の一面１５ａとの対向距離が、第２半導体チップ１４における凸部１５ｅに対向しない部分と一面１５ａとの対向距離よりも短くなっている。換言すれば、ドレイン電極１４ａの外周端と一面１５ａとの対向距離が、コレクタ電極１３ａと凸部１５ｄの先端面との対向距離よりも長くなっている。また、ドレイン電極１４ａの外周端と一面１５ａとの対向距離が、ドレイン電極１４ａと凸部１５ｅの先端面との対向距離よりも長くなっている。
以上により、ドレイン電極１４ａの外周端の全周において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。このため、第２実施形態同様、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性をより向上することができる。
（第６実施形態）
本実施形態において、第３実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、第４実施形態に示した凸部１５ｄに加えて、図１４に示すように、ヒートシンク１５の一面１５ａに凸部１５ｆが形成されている。凸部１５ｆは、Ｚ方向からの投影視において、隅部１４ｃを除く第２半導体チップ１４の部分と重なるように形成されている。すなわち、凸部１５ｆは、ドレイン電極１４ａの隅部を除く部分と重なるように形成されている。凸部１５ｆは、第３凸部に相当する。図１４でも、図６同様、はんだ２５を省略して図示している。
本実施形態において、凸部１５ｆの平面形状は略十字状とされており、平面略矩形状をなす第２半導体チップ１４に対して、４つの隅部１４ｃを除く部分と重なるように形成されている。このため、Ｚ方向からの投影視において、第２半導体チップ１４の隅部１４ｃは凸部１５ｆと重なっていない。凸部１５ｄ，１５ｆの突出高さは、互いにほぼ等しくされている。しかしながら、互いに異なる突出高さとすることもできる。
上記したように、凸部１５ｄ，１５ｆにより、第１半導体チップ１３とヒートシンク１５の一面１５ａとの対向距離が、第２半導体チップ１４における凸部１５ｆに対向しない部分と一面１５ａとの対向距離よりも短くなっている。換言すれば、ドレイン電極１４ａの隅部と一面１５ａとの対向距離が、コレクタ電極１３ａと凸部１５ｄの先端面との対向距離よりも長くなっている。また、ドレイン電極１４ａの隅部と一面１５ａとの対向距離が、ドレイン電極１４ａと凸部１５ｆの先端面との対向距離よりも長くなっている。
以上により、ドレイン電極１４ａの隅部において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。なお、図１４に示す構成において、平面略矩形状の第２半導体チップ１４の対角線に沿う断面は、図１２に示した断面と一致する。このため、第３実施形態同様、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性をより向上することができる。
（第７実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、図１５及び図１６に示すように、ヒートシンク１５の一面１５ａに、はんだ２５の濡れ拡がりを抑制する抑制部３２が設けられている。抑制部３２は、ドレイン電極１４ａを取り囲むように環状に設けられている。その一例として、抑制部３２は、Ｚ方向からの投影視において、第２半導体チップ１４を取り囲むように、第２半導体チップ１４の外周端の近傍に設けられている。なお、図１４でも、図６同様、はんだ２５を省略して図示している。
抑制部３２としては、所定高さを有することではんだ２５を堰き止める突起部、レーザ光の照射などにより形成された粗化部、はんだ２５に対する濡れ性がヒートシンク１５を構成する金属材料よりも低い低濡れ部などを採用することができる。たとえば酸化膜を形成することで低濡れ部とすることができる。
この抑制部３２により、はんだ２４の一面１５ａ上の濡れ拡がりに対して、はんだ２５の濡れ拡がりが抑制される。すなわち、はんだ２５を第２半導体チップ１４の直下、すなわちドレイン電極１４ａの直下に留めることができる。本実施形態では、上記した１ｓｔリフローにおいて、抑制部３２によりはんだ２５の濡れ拡がりが抑制され、はんだ２５がはんだ２４よりも厚くなる。このため、第１実施形態同様、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性をより向上することができる。
なお、はんだ２９，３０は、上記したように半導体装置１０における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。はんだ２４がはんだ２５よりも薄い分、はんだ２９は、はんだ３０よりも厚くなる。
また、本実施形態に示す構成を、上記した他の実施形態の構成と組み合わせることもできる。たとえば、図１０に対して、抑制部３２をさらに備える構成としてもよい。
（第８実施形態）
本実施形態において、第１実施形態に示した半導体装置１０と共通する部分についての説明は割愛する。
本実施形態では、図１７に示すように、第２半導体チップ１４側のターミナル１８が、第１半導体チップ１３側のターミナル１７よりも薄くされることで、ドレイン電極１４ａの全体において、はんだ２５の厚みがはんだ２４の最大厚みよりも厚くされている。
これによっても、第１実施形態同様、はんだ２５の接続信頼性を向上しつつ、第１半導体チップ１３側の放熱性をより向上することができる。
なお、本実施形態に示す構成を、上記した他の実施形態の構成と組み合わせることもできる。たとえば、図１７に対して、抑制部３２をさらに備える構成としてもよい。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
半導体装置１０の構成は上記例に限定されるものではない。一相分の上下アームを有する例を示したが、三相分の上下アームを有してもよいし、上下アームの一方のみ、すなわち第１半導体チップ１３と第２半導体チップ１４を１セットのみ有してもよい。
両面放熱構造の半導体装置１０としては、ターミナル１７，１８を有さない構成を採用することもできる。たとえば図１８に示す第１変形例では、第１半導体チップ１３のコレクタ電極１３ａが、はんだ２４を介してヒートシンク１５に接続され、同じヒートシンク１５に、はんだ２５を介して第２半導体チップ１４のドレイン電極１４ａが接続されている。また、第１半導体チップ１３のエミッタ電極１３ｂが、はんだ３３を介してヒートシンク１６に接続され、同じヒートシンク１６に、はんだ３４を介して第２半導体チップ１４のソース電極１４ｂが接続されている。そして、ヒートシンク１５の一面１５ａに、ドレイン電極１４ａを内包するように凹部１５ｃが形成されるとともに、ヒートシンク１６の一面１６ａに、ソース電極１４ｂを内包するように凹部１６ｃが形成されている。
第１変形例では、ドレイン電極１４ａ及びソース電極１４ｂがともに第２電極に相当し、はんだ２５，３４がともに第２はんだに相当する。すなわち、ドレイン電極１４ａの全体において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。また、ソース電極１４ｂの全体において、はんだ３４の厚みが、はんだ３３の最大厚みよりも厚くなっている。このように、両面放熱構造においては、半導体チップ１３，１４の両側において、上記した接続構造を実現することもできる。なお、上記した第１〜第７実施形態に示す構成を適用することができる。
半導体装置１０として、半導体チップ１３，１４の両側にヒートシンク１５，１６が配置される例を示した。しかしながら、半導体チップ１３，１４の片側のみにヒートシンクが配置される片面放熱構造の半導体装置にも適用することが可能である。図１９に示す第２変形例では、半導体装置１０が、第１半導体チップ１３と、第２半導体チップ１４と、ヒートシンク１５と、を備えている。第１半導体チップ１３のコレクタ電極１３ａが、はんだ２４を介してヒートシンク１５に接続され、同じヒートシンク１５に、はんだ２５を介して第２半導体チップ１４のドレイン電極１４ａが接続されている。また、ヒートシンク１５の一面１５ａに、ドレイン電極１４ａを内包するように凹部１５ｃが形成されている。そして、ドレイン電極１４ａの全体において、はんだ２５の厚みが、はんだ２４の最大厚みよりも厚くなっている。なお、片面放熱構造においても、上記した第１〜第７実施形態に示す構成を適用することができる。
金属部材としてヒートシンク１５の例を示し、第１半導体チップ１３及び第２半導体チップ１４がそれぞれ両面に電極１３ａ，１３ｂ，１４ａ，１４ｂを有する例を示した。しかしながら、金属部材はヒートシンク１５に限定されない。また、第１半導体チップは、金属部材との対向面に第１金属層を有し、第２半導体チップは、金属部材との対向面に第２金属層を有せばよい。すなわち、第１金属層及び第２金属層は電極に限定されない。放熱用の金属層でも良い。そして、金属部材と第１金属層とが第１はんだにより接続され、金属部材と第２金属層とが第２はんだにより接続される構造において、第２はんだのうち、第２金属層の少なくとも外周端の一部に対応する厚みが、第１はんだの最大厚みよりも厚くされていればよい。
第１半導体チップ１３がＳｉよりなり、第２半導体チップ１４がＳｉＣよりなる例を示したがこれに限定されない。第２半導体チップ１４が、第１半導体チップ１３よりもヤング率の大きい半導体材料を用いて形成されていればよい。
１…電力変換装置、２…直流電源、３…モータ、４…平滑コンデンサ、５…高電位電源ライン、６…低電位電源ライン、７…出力ライン、１０…半導体装置、１１…ＩＧＢＴ、１２…ＭＯＳＦＥＴ、１３，１３１，１３２…第１半導体チップ、１３ａ…コレクタ電極、１３ｂ…エミッタ電極、１４，１４１，１４２…第２半導体チップ、１４ａ…ドレイン電極、１４ｂ…ソース電極、１４ｃ…隅部、１５，１６，１５１，１５２，１６１，１６２…ヒートシンク、１５ａ，１６ａ…一面、１５ｂ，１６ｂ…放熱面、１５ｃ，１６ｃ…凹部、１５ｄ，１５ｅ，１５ｆ…凸部、１７，１８…ターミナル、１９…封止樹脂体、１９ａ…一面、１９ｂ…裏面、１９ｃ，１９ｄ…側面、２０…高電位電源端子、２１…低電位電源端子、２２…出力端子、２３…信号端子、２４，２５，２７，２８，２９，３０，３１，３３，３４…はんだ、２６…ボンディングワイヤ、３２…抑制部、１５２ａ，１６１ａ，１６２ａ…継ぎ手部

Claims (12)

  1. 金属部材（１５）と、
    前記金属部材の一面上に配置され、前記金属部材との対向面に第１金属層（１３ａ）を有する第１半導体チップ（１３）と、
    前記第１半導体チップよりもヤング率が大きい材料を用いて形成されるとともに、前記一面上において前記第１半導体チップとは別の位置に配置され、前記金属部材との対向面に第２金属層（１４ａ）を有する第２半導体チップ（１４）と、
    前記金属部材と前記第１半導体チップの前記第１金属層との間に介在し、前記金属部材と前記第１金属層とを接続する第１はんだ（２４）と、
    前記金属部材と前記第２半導体チップの前記第２金属層との間に介在し、前記金属部材と前記第２金属層とを接続する第２はんだ（２５）と、を備え、
    前記第１半導体チップの発熱量が前記第２半導体チップの発熱量よりも大きい半導体装置であって、
    前記第２はんだのうち、前記第２金属層の少なくとも外周端の一部に対応する厚みが、前記第１はんだの最大厚みよりも厚くされていることを特徴とする半導体装置。
  2. 前記第２金属層の全体において、前記第２はんだの厚みが、前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２金属層の外周端の全周において、前記第２はんだの厚みが、前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２金属層は、平面形状が多角形状をなしており、
    前記第２金属層の隅部において、前記第２はんだの厚みが、前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項１に記載の半導体装置。
  5. 前記金属部材は、前記第２金属層に対応して前記一面に形成された凹部（１５ｃ）を有し、
    前記凹部により、前記第２はんだの厚みが前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項１〜４いずれか１項に記載の半導体装置。
  6. 前記金属部材は、前記一面に直交する方向からの投影視において前記第１金属層を内包するように、前記一面に形成された第１凸部（１５ｄ）を有し、
    前記第１凸部により、前記第２金属層の全体において、前記第２はんだの厚みが前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項２に記載の半導体装置。
  7. 前記金属部材は、前記一面に直交する方向からの投影視において前記第１金属層を内包するように、前記一面に形成された第１凸部（１５ｄ）と、平面形状が前記第２金属層と相似形状をなすとともに、前記一面に直交する方向からの投影視において前記第２金属層に内包されるように、前記一面に形成された第２凸部（１５ｅ）と、を有し、
    前記第１凸部及び第２凸部により、前記第２金属層の外周端の全周において、前記第２はんだの厚みが前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項３に記載の半導体装置。
  8. 前記金属部材は、前記一面に直交する方向からの投影視において前記第１金属層を内包するように、前記一面に形成された第１凸部（１５ｄ）と、前記一面に直交する方向からの投影視において前記隅部を除く前記第２金属層の部分と重なるように、前記一面に形成された第３凸部（１５ｆ）と、を有し、
    前記第１凸部及び第３凸部により、前記第２金属層の隅部において、前記第２はんだの厚みが前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項４に記載の半導体装置。
  9. 前記金属部材は、前記第２はんだの濡れ拡がりを抑制する抑制部（３２）を前記一面に有し、
    前記抑制部により、前記第２はんだの厚みが前記第１はんだの最大厚みよりも厚くされていることを特徴とする請求項１〜４いずれか１項に記載の半導体装置。
  10. 前記第１はんだを介して前記第１半導体チップの前記第１金属層が前記金属部材に電気的に接続され、前記第２はんだを介して前記第２半導体チップの前記第２金属層が前記金属部材に電気的に接続される請求項１〜９いずれか１項に記載の半導体装置であって、
    前記金属部材の前記一面との間に前記第１半導体チップ及び前記第２半導体チップが配置されるヒートシンク（１６）と、
    前記ヒートシンクと前記第１半導体チップとの間に介在し、前記第１半導体チップと前記ヒートシンクとを電気的に中継する第１ターミナル（１７）と、
    前記ヒートシンクと前記第２半導体チップとの間に介在し、前記第２半導体チップと前記ヒートシンクとを電気的に中継する第２ターミナル（１８）と、
    をさらに備えることを特徴とする半導体装置。
  11. 前記第１はんだを介して前記第１半導体チップの前記第１金属層が前記金属部材に電気的に接続され、前記第２はんだを介して前記第２半導体チップの前記第２金属層が前記金属部材に電気的に接続される請求項２に記載の半導体装置であって、
    前記金属部材の前記一面との間に前記第１半導体チップ及び前記第２半導体チップが配置されるヒートシンク（１６）と、
    前記ヒートシンクと前記第１半導体チップとの間に介在し、前記第１半導体チップと前記ヒートシンクとを電気的に中継する第１ターミナル（１７）と、
    前記ヒートシンクと前記第２半導体チップとの間に介在し、前記第２半導体チップと前記ヒートシンクとを電気的に中継する第２ターミナル（１８）と、
    をさらに備え、
    前記第２ターミナルの厚みが前記第１ターミナルよりも薄くされることで、前記第２金属層の全体において、前記第２はんだの厚みが、前記第１はんだの最大厚みよりも厚くされていることを特徴とする半導体装置。
  12. 前記第１半導体チップはシリコンにより形成され、
    前記第２半導体チップは、シリコンカーバイドにより形成されていることを特徴とする請求項１〜１１いずれか１項に記載の半導体装置。
JP2015100822A 2015-05-18 2015-05-18 半導体装置 Active JP6269573B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015100822A JP6269573B2 (ja) 2015-05-18 2015-05-18 半導体装置
US15/547,583 US10002837B2 (en) 2015-05-18 2016-04-15 Semiconductor device
PCT/JP2016/002043 WO2016185666A1 (ja) 2015-05-18 2016-04-15 半導体装置
CN201680019716.3A CN107534032B (zh) 2015-05-18 2016-04-15 半导体装置
US15/981,956 US10366957B2 (en) 2015-05-18 2018-05-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100822A JP6269573B2 (ja) 2015-05-18 2015-05-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2016219532A JP2016219532A (ja) 2016-12-22
JP6269573B2 true JP6269573B2 (ja) 2018-01-31

Family

ID=57319782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015100822A Active JP6269573B2 (ja) 2015-05-18 2015-05-18 半導体装置

Country Status (4)

Country Link
US (2) US10002837B2 (ja)
JP (1) JP6269573B2 (ja)
CN (1) CN107534032B (ja)
WO (1) WO2016185666A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
JP7030846B2 (ja) * 2017-02-01 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短絡故障モードを有するパワー半導体モジュール
KR102153159B1 (ko) * 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
JP6892796B2 (ja) * 2017-07-07 2021-06-23 新光電気工業株式会社 電子部品装置及びその製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP2020064908A (ja) * 2018-10-15 2020-04-23 株式会社デンソー 半導体装置
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP7230419B2 (ja) 2018-10-16 2023-03-01 富士電機株式会社 半導体装置、半導体装置の製造方法
JP2020136520A (ja) * 2019-02-20 2020-08-31 トヨタ自動車株式会社 半導体装置
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP2020170827A (ja) * 2019-04-05 2020-10-15 株式会社デンソー 半導体装置
JP7147668B2 (ja) * 2019-04-05 2022-10-05 株式会社デンソー 半導体装置
CN117410264B (zh) * 2023-12-15 2024-03-19 北京七星华创微电子有限责任公司 一种倒装芯片封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268120A (ja) 1993-03-16 1994-09-22 Hitachi Ltd パワースイッチングモジュールのヒートシンク
JP3450167B2 (ja) 1997-11-19 2003-09-22 京セラ株式会社 半導体素子収納用パッケージ
JP4302607B2 (ja) 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
KR100652549B1 (ko) * 2005-07-11 2006-12-01 삼성전기주식회사 다각형, 라운드 및 원형 플립칩 볼 그리드 어레이 기판
JP5316637B2 (ja) * 2010-05-12 2013-10-16 トヨタ自動車株式会社 半導体装置
JP5978589B2 (ja) * 2011-10-18 2016-08-24 富士電機株式会社 パワー半導体装置の製造方法
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP5800716B2 (ja) 2012-01-05 2015-10-28 三菱電機株式会社 電力用半導体装置
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
WO2016098431A1 (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6750263B2 (ja) * 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
CN107534032A (zh) 2018-01-02
WO2016185666A1 (ja) 2016-11-24
US10002837B2 (en) 2018-06-19
US20180012847A1 (en) 2018-01-11
JP2016219532A (ja) 2016-12-22
US20180269166A1 (en) 2018-09-20
CN107534032B (zh) 2020-01-24
US10366957B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
JP6269573B2 (ja) 半導体装置
JP6394489B2 (ja) 半導体装置
JP6344215B2 (ja) 半導体装置及びパワーモジュール
EP3107120B1 (en) Power semiconductor module
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5789264B2 (ja) 回路装置
JP6077773B2 (ja) パワーモジュール半導体装置
JP2007073743A (ja) 半導体装置
JP6610568B2 (ja) 半導体装置
CN109417066B (zh) 半导体装置
JP2018041769A (ja) 半導体装置
JP6354674B2 (ja) 半導体装置
JP2016004941A (ja) 半導体装置及びパワーモジュール
JP6332054B2 (ja) 半導体装置の製造方法
JP2018067611A (ja) 半導体装置および電力変換装置
JP2020092223A (ja) 半導体装置および電力変換装置
JP2017130538A (ja) 半導体装置及びその製造方法
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2019197831A (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP2013098343A (ja) 半導体装置とその製造方法
JP2014192512A (ja) 半導体素子基板の配置構造、半導体装置
JP2022123611A (ja) 半導体装置
JP2023045018A (ja) 半導体装置および半導体装置の製造方法
JP6475660B2 (ja) パワー半導体装置
JP2023037354A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R151 Written notification of patent or utility model registration

Ref document number: 6269573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250