JP7030846B2 - 短絡故障モードを有するパワー半導体モジュール - Google Patents
短絡故障モードを有するパワー半導体モジュール Download PDFInfo
- Publication number
- JP7030846B2 JP7030846B2 JP2019561371A JP2019561371A JP7030846B2 JP 7030846 B2 JP7030846 B2 JP 7030846B2 JP 2019561371 A JP2019561371 A JP 2019561371A JP 2019561371 A JP2019561371 A JP 2019561371A JP 7030846 B2 JP7030846 B2 JP 7030846B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor module
- wide bandgap
- power semiconductor
- bandgap material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 239000000463 material Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000006023 eutectic alloy Substances 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
- H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Inverter Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Die Bonding (AREA)
- Power Conversion In General (AREA)
Description
本発明は、パワー半導体装置の分野に関する。特に、本発明は、このような装置のためのパワー半導体モジュールに関する。
コンバータ、電気駆動、ＳＴＡＴＣＯＭなどのパワー半導体装置は、通常、複数のパワー半導体モジュールで組み立てられる。その各々は、１つ以上のパワー半導体要素に機械的および電気的に接触する。高電圧ＤＣ用途においては、複数のパワー半導体モジュールの直列接続は、通常、高電圧および高電流要求を満たす必要がある。故障の場合に永続的に伝導するパワー半導体モジュールは、このような直列接続において大きな利点を有し得る。
Ｓｉ（シリコン）系半導体要素を有する半導体モジュールでは、金属プリフォームが、チップのＳｉ材料と低融点共晶合金を形成するように適合され、かつ故障点を通って完全な電流負荷を運ぶための伝導経路を生じさせる、Ｓｉチップの電極上に設けられ得る。たとえば、比較的低温（５７７℃）におけるＳｉとＡｌ（アルミニウム）との間の共晶反応は、このような本質的な故障補填を可能にする。
たとえば、ＥＰ ０９８９６１１ Ａ２およびＥＰ ２ ５０３ ５９５ Ａ１は、チップのＳｉ材料と共晶合金を形成可能な、２層の間に設けられるＳｉ系の半導体チップを有するパワー半導体モジュールに関する。
それらの高い阻害能力のために、ＳｉＣ（炭化ケイ素）系の半導体要素および他の広バンドギャップ基板を有する半導体モジュールは、高電圧用途において、ますます用いられている。
ＷＯ２０１６／０６２ ４２６ Ａ１は、Ｓｉチップ１２とＳｉＣチップとの並列接続の半導体モジュールを示している。Ｓｉチップ上に押し付けるために、加圧装置が用いられる。これが短絡故障モードの提供を容易にすることが述べられている。
ＷＯ２０１３／００４ ２９７ Ａ１は、ＩＧＢＴなどのいくつかの半導体装置を有する半導体モジュールを示している。その上には、金属層が弾性要素によって押し付けられる。融解の際、金属層は、半導体装置の材料と合金を形成するために適合される。
ＷＯ２０１２／１０７ ４８２ Ａ２は、複数のシリコン系半導体チップを有する半導体モジュールを示している。その各々の上には、Ａｌから作製される第１プリフォームおよびＭｏから作製される第２プリフォームが設けられる。第１プリフォームとチップとの間の共晶合金の形成が述べられている。
本発明の目的は、広バンドギャップ半導体要素に基づく、コンパクトで頑丈なあまり複雑でないパワー半導体装置を提供することである。
この目的は、独立請求項の主題によって達成される。さらなる例示の実施形態は、従属請求項および以下の説明から明らかである。
本発明は、パワー半導体モジュールに関する。ここでおよび以下、「パワー」という用語は、１０Ａ超および／または１．０００Ｖ超の処理電流に対する能力に関し得る。パワー半導体モジュールは、一般に、トランジスタ、サイリスタ、ダイオードなどの１つ以上のパワー半導体要素のための端子を機械的に支持し提供する装置であり得る。一般に、パワー半導体モジュールは、１つ以上のパワー半導体要素が収容される、端子を提供するハウジングを備え得る。
本発明の実施形態によれば、パワー半導体モジュールは、完全な導電性の層であり得るまたは少なくとも導電性の層を含む、基部プレートを備える。
さらに、パワー半導体モジュールは、Ｓｉ基板を備えるＳｉチップを備える。Ｓｉチップは、基部プレート、およびチップの面に対して第１プレスピンで押し付けられる第１金属プリフォームに取り付けられる。たとえば、Ｓｉチップは、基部プレートに、溶接、焼結またははんだ付けされ得る。第１金属プリフォームは、Ｓｉチップに対して直接的に押し付けられる。なお、第１金属プリフォームをＳｉチップに接合するための接合層および／またはＳｉチップ上の電極層がＳｉチップの一部として見られ得る。第１プレスピンは、第１金属プリフォームと異なる材料からなり得る。
パワー半導体モジュールは、また、広バンドギャップ基板および広バンドギャップ基板に設けられる半導体スイッチを備える、広バンドギャップ材料チップを備える。広バンドギャップ材料チップは、基部プレート、および広バンドギャップ材料チップの面に対して第２プレスピンで押し付けられる第２金属プリフォームに取り付けられる。たとえば、Ｓｉチップは、基部プレートに対して、溶接、焼結またははんだ付けされ得る。なお、第２金属プリフォームを広バンドギャップ材料チップに接合するための接合層および／または広バンドギャップチップ上の電極層が、広バンドギャップ材料チップの一部として見られて得る。第２プレスピンは、第２金属プリフォームと異なる材料からなり得る。
広バンドギャップ材料は、ＳｉＣ、ＧａＮなどであり得る。少なくとも２ｅＶの半導体バンドギャップを特徴とし得る。
半導体スイッチは、半導体スイッチの２つのさらなる電極間で抵抗を制御するように適合されるゲートを有する切替要素であり得る。半導体スイッチは、トランジスタおよびサイリスタであり得る。たとえば、広バンドギャップ材料スイッチの広バンドギャップ材料は、ＳｉＣであり得る。たとえば、半導体スイッチは、ＳｉＣ ＭＯＳＦＥＴ、ＳｉＣ ＪＦＥＴ、ＳｉＣ ＩＧＢＴ、ＳｉＣ ＢＪＴまたはＳｉＣ ＧＴＯであり得る。
第１金属プリフォームおよび／第２金属プリフォームは、２つの平面を有するプレート状の本体であり得る。第１金属プリフォームおよび／または第２金属プリフォームは、対応するチップよりも厚くなり得る。
Ｓｉチップおよび／または広バンドギャップ材料チップは、いずれも、両面上に平坦な電極が設けられる、実質的にプレート状の本体を有し得る。金属プリフォームに面するおよび／または当接する面には、それぞれのチップによって提供されるスイッチのためのゲート電極が存在し得る。
Ｓｉチップおよび広バンドギャップ材料チップは、基部プレートを介して、ならびに、第１プレスピンおよび第２プレスピンを介して、電気的に並列接続される。特に、それらは、パワー半導体モジュール内で並列接続される。頂部のプレートは、第１プレスピンおよび第２プレスピンで回路を閉鎖し得る。なお、Ｓｉチップは、第１金属プリフォームおよび第１プレスピンに沿った電流経路のためにより高い抵抗を提供するのみである、完全に不活性の要素および／または層であり得る。すなわち、通常の動作の間に、電流はＳｉチップを全く通り得ない。
第１金属プリフォームは、過電流によって加熱されるとき、任意にＳｉ基板とともにＳｉチップを通る伝導経路を形成するように適合される。伝導経路は、第１金属プリフォームの材料およびＳｉ基板から形成される合金で形成され得る。Ａｌの他、他の金属がＳｉとの共晶合金を形成するために適合されてもよい。ここで、過電流は、Ｓｉチップおよび／またはたとえば第１金属プリフォームが融解するまたは融解し始めるほど高い電流であり得る。
第２金属プリフォームは、過電流によって加熱されるとき、広バンドギャップ基板とともに、広バンドギャップ材料チップを通る少なくとも一時的な伝導経路を形成するように適合される。これに関して、過電流は、第２金属プリフォームおよび／または広バンドギャップ材料が融解し始めるほどの高さの電流であり得る。第２金属プリフォームは、第１金属プロフォームの材料よりも高い融点を有する材料で作製される。このような方法では、第２金属プリフォームは、ＳｉチップのＳｉ材料の融点と比較して広バンドギャップ材料のより高い融点の要因となり得る。
この構成によれば、Ｓｉチップおよび第１金属プリフォームは、永続的なＳＣＦＭ（短絡故障モード）を提供し得る一方、広バンドギャップ材料チップおよび第２金属プリフォームは、一時的な伝導経路またはさらには開回路を提供し得る。
半導体モジュールは、たとえば、本願に説明される半導体モジュールと同じタイプからなり得る他の半導体モジュールとともに積層されることによって、直列接続され得る。この場合、広バンドギャップ材料チップは故障し、それは阻害になり得るまたは他の半導体モジュールよりもはるかに高い抵抗を有し得る。したがって、直列接続された半導体モジュールにわたる電圧は、完全にまたは実質的に、故障したチップを有する半導体モジュールに印加され得、アークおよび広バンドギャップ材料チップを通る過電流を生じ得る。
広バンドギャップ材料チップを通る一時的な伝導経路が形成されるが、これは伝導経路のために形成される材料によって劣化し得る。たとえば、ＳｉＣ基板および金属プリフォームは、安定しておらずしばらく経過すると消失する、導電物質を形成し得る。「一時的な」という用語は、「永続的な」時間スパンよりもはるかに短い時間スパンに関し得る。たとえば、一時的な時間スパンは、１秒よりも短いかもしれない。
本発明の実施形態によれば、第２金属プリフォームは、過電流によって融解されることによって、広バンドギャップ材料チップを通る少なくとも一時的な伝導経路を形成するように適合される。第２金属プリフォームは、それ自体および／または広バンドギャップ材料が融解し、伝導材料の伝導経路が広バンドギャップ材料チップを通って形成されるように、過電流によって高温まで加熱され得る。Ｓｉチップおよび第１金属プリフォームは、永続的な導電経路を形成し得る。なお、「永続的な」という用語は、たとえば１００以上の係数による、「一時的な」時間スパンよりもはるかに長い時間スパンを意味する。Ｓｉチップを通る永続的な導電経路の形成は、広バンドギャップ材料チップに対して記載されたように、専らＳｉチップにわたる電圧に起因し得る。しかしながら、Ｓｉチップのスイッチは、伝導経路を形成するための好適な温度への加熱をもたらすＳｉチップの内部抵抗を生じさせるゲート電圧で設けられることも可能であり得る。
要するに、広バンドギャップ材料チップにおける欠陥の場合、Ｓｉチップおよびその金属プリフォームは、広バンドギャップ材料よりも容易に安全な短絡故障モードの状態になり得る。Ｓｉチップは、犠牲装置として見られ得、パワー半導体モジュールの本質的な安全構成を提供する。
結果として生じる広バンドギャップ－Ｓｉ半導体モジュールは、通常の動作の間に低損失広バンドギャップ材料チップを用いるという利点を有し得るとともに、Ｓｉチップによって提供される本質的な信頼性の高いＳＣＦＭ能力の利点を有し得る。
このような方法では、広バンドギャップ材料系パワー半導体モジュールは、ＨＶＤＣ用途、ＳＴＡＴＣＯＭ用途など、複数のパワー半導体モジュールが直列接続される、高電圧用途において用いられる信頼性の高いものであり得る。このタイプのパワー半導体モジュールによれば、より低いシステムコストおよびより高いシステム効率を有して、より良好なパワーシステム設計が可能である。たとえば、機械的バイパスおよび防爆性ハウジングが省略され得る。
一般に、第１および第２金属プリフォームは、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ａｇ（銀）、Ｍｇ（マグネシウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）またはその合金などそれらの組み合わせで作製され得る。既に述べられたように、第２金属プリフォームは、第１金属プリフォームの材料よりも高い融点を有する材料で作製される。この場合、第２金属プリフォームは、広バンドギャップ基板の融点に近い温度で融解し得、広バンドギャップ材料を通る伝導経路を形成することをサポートし得る。より低い融点を有する金属プリフォーム（たとえば、Ａｌ、Ｃｕ、Ａｇ、Ｍｇなど）は、好ましくは、Ｓｉチップの頂部上に向けられ、より高い融点を有する金属プリフォーム（Ｍｏ、Ｗなど）は、好ましくは、広バンドギャップ材料（ＳｉＣなど）チップの頂部上にある。
本発明の実施形態によれば、第１金属プリフォームは、Ａｌ、Ｃｕ、Ａｇ、Ｍｇまたはその合金で作製される。たとえば、Ａｌは、どちらかといえば低い温度でＳｉを有する共晶合金を形成し得る。
本発明の実施形態によれば、第２金属プリフォームは、Ｍｏ、Ｗまたはその合金で作製される。有益な組み合わせは、第１金属プリフォームのためのＡｌと第２金属プリフォームのためのＭｏであり得る。これは、Ｍｏが、どちらかといえば高い融点に加えて、ＳｉＣなどの広バンドギャップ材料に適した機械的特性（その熱膨張率係数など）を有するためである。
本発明の実施形態によれば、基部プレートは、Ｍｏで作製される。Ｍｏは、Ｓｉ、ＳｉＣまたは他の広バンドギャップ材料と同様の熱膨張係数を有するため、有益である。さらに、また、Ｍｏは、広バンドギャップ材料チップの広バンドギャップ基板とともに、より高い温度下で、少なくとも一時的に伝導経路を形成し得る。この場合、第２金属プリフォームは、また、Ｍｏで作製され得る。
Ｓｉチップは、ダミーＳｉチップまたは機能的Ｓｉチップであり得る。ダミーＳｉチップは、切り替えられないまたは欠陥の場合に切り替えられるのみであるチップであり得る。機能的Ｓｉチップは、広バンドギャップ材料チップとともに切り替えられるＳｉチップであり得る。
機能的Ｓｉチップの場合、Ｓｉチップと広バンドギャップ材料チップの伝導された電流の比率は、システム設計要求に応じて変化し得る。機能的Ｓｉチップは、別々に制御され得、必要とされるときのみ機能する。Ｓｉチップおよび広バンドギャップ材料チップのためのゲートユニットは同じであってもよく、またはＳｉチップおよび広バンドギャップ材料チップは異なるゲートユニットを有してもよい。
本発明の実施形態によれば、Ｓｉチップは、Ｓｉ基板に設けられる半導体スイッチを含む。たとえば、スイッチは、トランジスタ、サイリスタ、たとえばＩＧＢＴもしくはＩＧＣＴ、または１つの基板におけるその組み合わせであり得る。この場合、Ｓｉチップは、機能的またはダミーであり得る。それは外側端子へのゲート接続を有してもよく、または、そのゲートはパワー半導体モジュールの電気回路から接続解除されてもよい。
本発明の実施形態によれば、Ｓｉチップの半導体スイッチのゲートは、広バンドギャップ材料チップの半導体スイッチのゲートとともに半導体モジュールに電気的に接続される。両方のスイッチが同じゲート制御ユニットに接続されてもよい。この場合、Ｓｉスイッチおよび広バンドギャップスイッチはいずれも通常の動作モードにおいてモジュールを通る電流を切り替えるために用いられ得る。
本発明の実施形態によれば、Ｓｉチップの半導体スイッチが広バンドギャップ材料チップの半導体スイッチとは独立して切替可能であるように、Ｓｉチップの半導体スイッチのゲートは半導体モジュールの第１ゲート端子に電気的に接続され、広バンドギャップ材料チップの半導体スイッチのゲートは半導体モジュールの第２ゲート端子に電気的に接続される。この場合、通常の動作モードの間、両方のスイッチは、類似的に切り替えられ得る。故障モード動作の間、Ｓｉスイッチは、導電経路を形成するように切り替えられ得る。Ｓｉスイッチは故障モード動作の間に切り替えられるのみであってもよい。
本発明の実施形態によれば、Ｓｉチップの半導体スイッチのゲートは、半導体モジュールによって提供されるゲート端子に接続されない。この場合、Ｓｉチップはダミーであり、通常動作および故障モード動作のいずれにおいても、半導体モジュールを通る電流を切り替えるために用いられない。
本発明の実施形態によれば、Ｓｉチップは、アクティブな切替可能スイッチを備えない。アクティブなスイッチまたはアクティブな切替可能なスイッチは、異なる電位に設定されたときにスイッチを通る電流を阻害または許可し得るゲートを有するスイッチであり得る。たとえば、Ｓｉチップは、ダイオードを備え得る。広バンドギャップ材料チップのスイッチと逆行的に接続されるフローホイールのダイオードは、パワー半導体モジュールのＳＣＦＭ要素として用いられ得る。
本発明の実施形態によれば、Ｓｉチップは不活性Ｓｉ層である。不活性Ｓｉ層は、ドープされていないＳｉ層および／または半導体モジュールの通常動作状態の間に両方向に電流を伝導しないＳｉ層であり得る。Ｓｉチップが第１金属プリフォームとともに伝導経路を形成するためのＳｉ材料を提供するためにのみ存在することも可能であり得る。
なお、Ｓｉチップを通る伝導経路が不活性にのみ形成される場合（Ｓｉチップに存在するまたは存在しないスイッチの切替を有しない）、Ｓｉチップの厚さは、Ｓｉチップを通ってアークを生じさせる電圧に適合される必要があり得る。Ｓｉチップのアーク抵抗は、直列接続されたパワー半導体モジュールによって提供可能である電圧よりも低くされる必要がある。
本発明の実施形態によれば、パワー半導体モジュールは、Ｓｉチップと並列接続される少なくとも２つの広バンドギャップ材料チップを備える。パワー半導体モジュールは１つ以上の広バンドギャップ材料チップおよび／または１つ以上のＳｉチップを備えてもよい。ＳｉチップのＳＣＦＭ能力は複数の広バンドギャップ材料チップのために用いられてもよい。
本発明の実施形態によれば、パワー半導体モジュールは、第１プレスピンおよび第２プレスピンに接続される導電性頂部プレートをさらに備える。頂部プレートは、ＣｕまたはＡｌで作製され得る。
本発明の実施形態によれば、第１プレスピンおよび／または第２プレスピンは、ばね要素を備える。たとえば、ばね要素は、導電性材料で作製され得る、１つ以上のディスクばねを備え得る。
本発明のこれらのおよび他の局面は、以下に説明される実施形態から明らかであり、以下に説明される実施形態を参照して明らかにされる。
本発明の主題は、添付の図面に示される例示の実施形態を参照して、以下の本文においてより詳細に説明される。
図面において用いられる参照符合、およびそれらの意味は、参照符合の一覧で簡潔な形で挙げられる。原則として、図面において、同一の部分には同じ参照符合が付されている。
図１は、基部プレート１２と、頂部プレート１４と、それらの間に挟まれる２つの半導体チップ１６ａ，１６ｂとを備える、パワー半導体モジュール１０を通る断面を概略的に示す。
基部プレート１２は、たとえばＭｏから作製される、導電性プレートであり得る。また、頂部プレートは、たとえばＣｕまたはＡｌから作製される、導電性プレートであり得る。
第１半導体チップ１６ａは、半導体としてＳｉ基板に基づくＳｉチップである。第２半導体チップ１６ｂは、ＳｉＣなどの広バンドギャップ半導体基板に基づく広バンドギャップ材料チップである。
第１および第２半導体チップ１６ａ，１６ｂは、第１および第２底部電極１８ａ，１８ｂと、第１および第２頂部電極２０ａ，２０ｂとを備え得る。「頂部」および「底部」という用語は、絶対的な幾何学上の位置ではなく、２つの対向して存在する電極の間で区別するために用いられるにすぎない。すべての電極は、対応するチップ１６ａ，１６ｂの厚さよりもはるかに薄い金属層によって提供され得る。両方の半導体チップ１６ａ，１６ｂは、たとえば焼結、はんだ付けまたは溶接によって、基部プレート１２に取り付けられ得る。
Ｓｉチップ１６ａの頂部の真上には、第１金属プリフォーム２２ａがあり、チップ１６ｂの頂部の真上には、第２金属プリフォーム２２ｂがある。金属プリフォーム２２ａ，２２ｂは、上記に示唆されるように、同じ材料から作製されてもよいし、異なる材料から作製されてもよい。一方または両方の金属プリフォーム２２ａ，２２ｂは、（焼結、はんだ付け、もしくは溶接によって）それぞれのチップ１６ａ，１６ｂに取り付けられ得る、および／または、それぞれのチップ１６ａ，１６ｂに対して、たとえばそれぞれの電極２０ａ，２０ｂに対して押し付けられ得る。
押付力は、それぞれの金属プリフォーム２２ａ，２２ｂに対して押し付けられる導電性プレスピン２４ａ，２４ｂによって印加され得る。たとえば、第１および／または第２プレスピン２４ａ，２４ｂは、たとえば皿ばねを備え得るばね要素２６ａ，２６ｂを備え得る。金属プリフォーム２２ａ，２２ｂ、プレスピン２４ａ，２４ｂ、および／またはばね要素２６ａ，２６ｂは、基部プレート１２と頂部プレート１４との間に収容され得る。
金属プリフォーム２２ａ，２２ｂは、たとえば、プレスピン２４ａ，２４ｂを介しておよび／またはばね要素２６ａ，２６ｂを介して、頂部プレートと電気的に接触され得る。このような方法では、２つのチップ１６ａ，１６ｂは、互いに並列接続される。各電流経路には金属プリフォーム２２ａ，２２ｂが存在する。
金属プリフォーム２２ａは、過電流によって加熱されるとき、Ｓｉチップ１６ａを通る伝導経路を形成するように適合される。このような方法では、短絡故障モードが提供され、Ｓｉチップ１６ａへの永続的な伝導経路を形成する。
金属プリフォーム２２ｂは、過電流によって加熱されるとき、広バンドギャップ材料チップ１６ｂを通る少なくとも一時的な伝導経路を形成すように適合される。このような方法では、短絡故障モードが提供され、広バンドギャップ材料チップ１６ｂへの一時的な導電経路を形成する。
組み合わせで、パワー半導体モジュール１０における故障が生じるとき、広バンドギャップ材料チップ１６ｂを通る電流は、一時的な導電経路、またはさらには開回路を形成し得る。同時にまたはその後、伝導経路は、Ｓｉチップ１６ａを通って形成され得、半導体モジュール１０のための永続的な短絡故障モードを提供し得る。このような方法では、信頼性があまり高くない広バンドギャップ材料チップ１６ｂのための短絡故障モードは、より信頼性の高いＳｉチップ１６ａによって提供される短絡故障モードによって支持され得る。
Ｓｉの融点は広バンドギャップ材料（ＳｉＣの場合および多くの他の広バンドギャップ材料）の融点よりも低いものであり得るため、第１金属プリフォーム２２ａは、第２金属プリフォーム２２ｂの金属材料よりも低い融点を有する金属材料から作製され得る。たとえば、金属プリフォーム２２ａはＡｌから作製され得、金属プリフォーム２２ｂはＭｏから作製され得る。
Ａｌの場合、ＡｌがＳｉチップ１６ａのＳｉ材料との共晶合金を形成し得るため、非常に信頼性の高い短絡故障モードが提供される。
広バンドギャップ材料チップ１６ｂは、ゲート３０ｂで制御可能である半導体スイッチ２８ｂを備える。広バンドギャップ材料チップ１６ｂは、半導体モジュール１０のゲート端子３４ｂと、たとえばワイヤボンドを介して電気的に接続され得る、電極２０ｂと同じ側の、ゲート電極３２ｂを備え得る。たとえば、半導体スイッチ２８ｂは、ＳｉＣ ＭＯＳＦＥＴであり得る。通常の動作モードの間、半導体スイッチ２８ｂは、端子３４ｂを介して接続されるゲートユニットからのゲート信号でスイッチオンまたはオフされ得る。
Ｓｉチップ１６ａは、機能的またはダミーチップであり得る。図１に示されるように、Ｓｉチップ１６ａは、半導体要素を全く含み得ないか、ダイオードなどのゲートを有しない半導体要素を含み得る。Ｓｉチップ１６ａは、ゲート接続なしでスイッチを含み得る。
図２および図３に示されるように、Ｓｉチップ１６ａは、ゲート３０ａで制御可能である半導体スイッチ２８ａを備え得る。Ｓｉチップ１６ａは、半導体モジュール１０の第１および／または第２ゲート端子３４ａ，３４ｂと、たとえばワイヤボンドを介して電気的に接続され得る、電極２０ａと同じ側の、ゲート電極３２ａを備え得る。たとえば、スイッチ２８ａは、ＩＧＢＴまたはＩＧＣＴであり得る。
図２に示されるように、Ｓｉチップ１６ａのゲート３０ａは、広バンドギャップチップ１６ｂのゲート３０ｂと同じゲート端子に接続され得る。このような方法では、両方のスイッチ２８ａ，２８ｂは、同じゲートユニットによって提供され得る同じゲート信号で制御され得る。通常の動作モードの間、両方の半導体スイッチ２８ｂは、同じゲートユニットからのゲート信号でスイッチオンまたはオフされ得る。故障動作モードの間、このゲートユニットは、Ｓｉチップ１６ａを加熱し、第１金属プリフォーム２２ａを有する伝導経路を形成するゲート信号を提供し得る。
図３に示されるように、Ｓｉチップ１６ａのゲート３０ａは、スイッチ２８ａ，２８ｂが互いに独立して制御され得るように、広バンドギャップ材料チップ１６ｂのゲート３０ｂと異なるゲート端子に接続され得る。２つの独立したゲート信号は、たとえば同じまたは２つの異なるゲートユニットから、スイッチ２８ａ，２８ｂに提供され得る。
通常の動作モードの間、スイッチ２８ｂおよび任意にスイッチ２８ａは、半導体モジュール１０を通る電流を制御するように切り替えられ得る。
故障動作モードでは、スイッチ２８ａは、Ｓｉチップ１６ａが熱くなり、第１金属プリフォーム２２ａを有する伝導経路を形成するように制御され得る。たとえば、ゲート信号は、Ｓｉチップ１６が抵抗を有するようにされ得、十分な電力が第１金属プリフォーム２２ａを融解するための熱に変換されることをもたらす。
一般に、図１～図３に示される半導体モジュール１０は、等しく設計された半導体モジュール１０を有して積層されて、たとえば高電圧用途におけるＡＣ－ＤＣ変換のための高電圧スイッチを形成し得る。
以下のシナリオは、チップ１６ａ，１６ｂの一方が他の半導体モジュール１０と直列接続される半導体モジュール１０の一部である場合に故障が起こるときに発生し得る。
Ｓｉチップ１６ａにおいて故障が発生した場合、Ｓｉ基板は、他の半導体モジュールが伝導しているとき、チップ１６ａにわたって電圧が十分に高くなり得るような故障の後すぐに、第１金属プリフォーム２２ａ有する伝導経路を形成し得る。
まず広バンドギャップチップ１６ｂで故障が発生した場合、少なくとも一時的なＳＣＦＭ（ｓｈｏｒｔ ｃｉｒｃｕｉｔ ｆａｉｌｕｒｅ ｍｏｄｅ：短絡故障モード）形成が起こり得る。伝導経路は、広バンドギャップ材料および第２金属プリフォーム２２ｂを融解し反応させることによって形成される。
広バンドギャップチップ１６ｂが故障した後の高抵抗または開回路は、たとえば、広バンドギャップチップ１６ｂにおける伝導経路が形成されていないまたは高すぎる抵抗を有するため、不活性にされたＳｉ ＳＣＦＭ形成をもたらし得る。続く電圧スパイクは、上述されるようにＳｉチップ１６ａを通る安全な伝導経路を形成し得る。
さらに、広バンドギャップチップ１６ｂを通って提供されるＳＣＦＭ伝導経路からＳｉチップ１６ａを通るＳｉ ＳＣＦＭ伝導経路への移行が可能であり得る。広バンドギャップ材料を通って形成される伝導経路は、短期間の間のみ、完全な電流負荷に耐え得る。抵抗は、増加し得るまたは開回路に負荷をかけ得る。その後、Ｓｉチップ１６ａを通る伝導経路への移行は、上述されたように形成され得る。これは、半導体モジュール１０のＳＣＦＭモードの寿命を延ばし得る。
加えて、図３に示される実施形態のために、故障の後すぐに完全な負荷電力を伝導するおよび／またはＳＣＦＭ形成を積極的に促進するために、別個のゲートユニットがスイッチ２８ａをオンにし得る。
図４は、１つのＳＩチップ１６ａが、１つの半導体モジュール１０において、１つ以上の広バンドギャップ材料チップ１６ｂと組み合わされることを示している。このような方法では、短絡故障モードは、１つのみのＳｉチップ１６ａによって１つ以上の広バンドギャップ材料チップ１６ｂのために提供され得る。図４におけるチップ１６ａ，１６ｂのすべてに、図１～図３に示されるような金属プリフォーム２２ａ，２２ｂおよびプレスピン２４ａ，２４が設けられ得る。さらに、ゲート３０ａ，３０ｂは、図１～図３に示されるように接続され得る。広バンドギャップ材料チップ１６ｂによって提供されるスイッチ２８ｂのゲート３０ｂは、同じ第２端子３４ｂに並列接続され得る。
本発明は図面および先述の記載において詳細に示され説明されたが、このような例示および記載は、例または例示であり制限的でないと考えられるべきである。本発明は、開示された実施形態に限定されない。開示された実施形態に対する他の変形が、図面、開示および添付の請求項の検討から、請求項の発明を実施する当業者によって理解され、もたらされ得る。請求項において、「備える」という単語は、他の要素または工程を排除するものではなく、「ａ」または「ａｎ」といった不定冠詞は、複数を排除しない。単一のプロセッサもしくはコントローラまたは他のユニットが、請求項に記載されたいくつかの項目の機能を満たし得る。ある手段が互いに異なる従属請求項に記載されていることは、これらの手段の組み合わせが利益を得るために用いられ得ないということを意図しない。請求項におけるあらゆる参照符合は、範囲を限定するものとして解釈されるべきではない。
１０ パワー半導体モジュール
１２ 基部プレート
１４ 頂部プレート
１６ａ 第１Ｓｉチップ
１６ａ 第２広バンドギャップ材料チップ
１８ａ 第１底部電極
１８ｂ 第２底部電極
２０ａ 第１頂部電極
２０ｂ 第２頂部電極
２２ａ 第１金属プリフォーム
２２ｂ 第２金属プリフォーム
２４ａ 第１プレスピン
２４ｂ 第２プレスピン
２６ａ 第１ばね要素
２６ｂ 第２ばね要素
２８ａ 第１半導体スイッチ
２８ｂ 第２半導体スイッチ
３０ａ 第１ゲート
３０ｂ 第２ゲート
３２ａ 第１ゲート電極
３２ｂ 第２ゲート電極
３４ａ 第１ゲート端子
３４ｂ 第２ゲート端子
１２ 基部プレート
１４ 頂部プレート
１６ａ 第１Ｓｉチップ
１６ａ 第２広バンドギャップ材料チップ
１８ａ 第１底部電極
１８ｂ 第２底部電極
２０ａ 第１頂部電極
２０ｂ 第２頂部電極
２２ａ 第１金属プリフォーム
２２ｂ 第２金属プリフォーム
２４ａ 第１プレスピン
２４ｂ 第２プレスピン
２６ａ 第１ばね要素
２６ｂ 第２ばね要素
２８ａ 第１半導体スイッチ
２８ｂ 第２半導体スイッチ
３０ａ 第１ゲート
３０ｂ 第２ゲート
３２ａ 第１ゲート電極
３２ｂ 第２ゲート電極
３４ａ 第１ゲート端子
３４ｂ 第２ゲート端子
Claims (15)
- パワー半導体モジュール（１０）であって、
基部プレート（１２）と、
Ｓｉ基板を備えるＳｉチップ（１６ａ）と、を備え、前記Ｓｉチップ（１６ａ）は、前記基部プレート（１２）に取り付けられ、前記パワー半導体モジュールはさらに、
前記Ｓｉチップ（１６ａ）の面に対して第１プレスピン（２４ａ）で押し付けられる第１金属プリフォーム（２２ａ）と、
広バンドギャップ基板および前記広バンドギャップ基板に設けられる半導体スイッチ（２８ｂ）を備える広バンドギャップ材料チップ（１６ｂ）と、を備え、前記広バンドギャップ材料チップ（１６ｂ）は、前記基部プレート（１２）に取り付けられ、前記パワー半導体モジュールはさらに、
前記広バンドギャップ材料チップ（１６ｂ）の面に対して第２プレスピン（２４ｂ）で押し付けられる第２金属プリフォーム（２２ｂ）を備え、
前記Ｓｉチップ（１６ａ）および前記広バンドギャップ材料チップ（１６ｂ）は、前記基部プレート（１２）を介して、ならびに、前記第１プレスピン（２４ａ）および前記第２プレスピン（２４ｂ）を介して、並列接続され、
前記第１金属プリフォーム（２２ａ）は、過電流によって加熱されるとき、前記Ｓｉ基板とともに合金を形成することによって前記Ｓｉチップ（１６ａ）を通る伝導経路を形成するように適合され、
前記第１金属プリフォーム（２２ａ）よりも高い融点を有する材料で作製される、前記第２金属プリフォーム（２２ｂ）は、過電流によって加熱されるとき、前記広バンドギャップ材料チップ（１６ｂ）を通る少なくとも一時的な伝導経路を形成するように適合される、パワー半導体モジュール（１０）。 - 前記第２金属プリフォーム（２２ｂ）は、前記過電流によって少なくとも部分的に融解されることによって、前記広バンドギャップ材料チップ（１６ｂ）を通る少なくとも一時的な伝導経路を形成するように適合される、請求項１に記載のパワー半導体モジュール（１０）。
- 前記第１金属プリフォーム（２２ａ）は、Ａｌ、Ｃｕ、Ａｇ、Ｍｇまたはその合金で作製される、請求項１または請求項２に記載のパワー半導体モジュール（１０）。
- 前記第２金属プリフォーム（２２ｂ）は、Ｍｏ、Ｗまたはその合金で作製される、請求項１～３のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記基部プレート（１２）は、Ｍｏで作製される、請求項１～４のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記広バンドギャップ材料チップ（１６ｂ）の広バンドギャップ材料は、ＳｉＣである、請求項１～５のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）は、前記Ｓｉ基板に設けられる半導体スイッチ（２８ａ）を備える、請求項１～６のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）の前記半導体スイッチ（２８ａ）のゲート（３０ａ）が、前記広バンドギャップ材料チップ（１６ｂ）の前記半導体スイッチ（２８ｂ）のゲート（３０ｂ）とともに前記半導体モジュール（１０）に電気的に接続される、請求項７に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）の前記半導体スイッチ（２８ａ）のゲート（３０ａ）が、前記半導体モジュール（１０）の第１ゲート端子（３４ａ）に電気的に接続され、前記広バンドギャップ材料チップ（１６ｂ）の前記半導体スイッチ（２８ｂ）のゲート（３０ｂ）が、前記半導体モジュール（１０）の第２ゲート端子（３４ｂ）に電気的に接続され、前記Ｓｉチップ（１６ａ）の前記半導体スイッチ（２８ａ）が前記広バンドギャップ材料チップ（１６ｂ）の前記半導体スイッチ（２８ｂ）とは独立して切替可能である、請求項７に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）の前記半導体スイッチ（２８ａ）のゲート（３０ａ）が、前記半導体モジュール（１０）によって提供されるゲート端子に接続されていない、請求項７に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）が、アクティブな切替可能スイッチを備えていない、請求項１から請求項６のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記Ｓｉチップ（１６ａ）が、不活性Ｓｉ層である、請求項１から請求項６のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記パワー半導体モジュール（１０）は、前記Ｓｉチップ（１６ａ）と並列接続される少なくとも２つの広バンドギャップ材料チップ（１６ｂ）を備える、請求項１～１２のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記第１プレスピン（２４ａ）および前記第２プレスピン（２４ｂ）に接続される導電性頂部プレート（１４）をさらに備える、請求項１～１３のいずれか１項に記載のパワー半導体モジュール（１０）。
- 前記第１プレスピン（２４ａ）および前記第２プレスピン（２４ｂ）の少なくとも１つが、ばね要素（２６ａ，２６ｂ）を備える、請求項１～１４のいずれか１項に記載のパワー半導体モジュール（１０）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP17154197.2 | 2017-02-01 | ||
| EP17154197 | 2017-02-01 | ||
| PCT/EP2018/052559 WO2018141867A1 (en) | 2017-02-01 | 2018-02-01 | Power semiconductor module with short circuit failure mode |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020505792A JP2020505792A (ja) | 2020-02-20 |
| JP2020505792A5 JP2020505792A5 (ja) | 2021-03-11 |
| JP7030846B2 true JP7030846B2 (ja) | 2022-03-07 |
Family
ID=57956191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019561371A Active JP7030846B2 (ja) | 2017-02-01 | 2018-02-01 | 短絡故障モードを有するパワー半導体モジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10872830B2 (ja) |
| EP (1) | EP3566246B1 (ja) |
| JP (1) | JP7030846B2 (ja) |
| CN (1) | CN110268517B (ja) |
| WO (1) | WO2018141867A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3577687B1 (en) * | 2017-02-01 | 2020-10-07 | ABB Power Grids Switzerland AG | Power semiconductor device with active short circuit failure mode and method of controlling the same |
| WO2020114660A1 (en) | 2018-12-07 | 2020-06-11 | Abb Schweiz Ag | Hybrid short circuit failure mode preform for power semiconductor devices |
| JP7142183B2 (ja) * | 2019-07-09 | 2022-09-26 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 集積サージアレスタを有するパワー半導体モジュール |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500774A (ja) | 2002-09-27 | 2006-01-05 | アーベーベー・リサーチ・リミテッド | プレスパックパワー半導体モジュール |
| JP2014116478A (ja) | 2012-12-11 | 2014-06-26 | Meidensha Corp | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 |
| WO2016062426A1 (en) | 2014-10-24 | 2016-04-28 | Abb Technology Ag | Semiconductor module and stack arrangement of semiconductor modules |
| WO2016165843A1 (en) | 2015-04-13 | 2016-10-20 | Abb Technology Ag | Power electronics module |
| JP2016219532A (ja) | 2015-05-18 | 2016-12-22 | 株式会社デンソー | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19843309A1 (de) * | 1998-09-22 | 2000-03-23 | Asea Brown Boveri | Kurzschlussfestes IGBT Modul |
| US7034345B2 (en) * | 2003-03-27 | 2006-04-25 | The Boeing Company | High-power, integrated AC switch module with distributed array of hybrid devices |
| EP2528092A1 (en) * | 2011-05-27 | 2012-11-28 | ABB Research Ltd. | Semiconductor device |
| EP2673803B1 (en) | 2011-02-08 | 2021-04-14 | ABB Power Grids Switzerland AG | Power semiconductor module and method to produce a power semiconductor module |
| EP2503595A1 (en) | 2011-02-18 | 2012-09-26 | ABB Research Ltd. | Power semiconductor module and method of manufacturing a power semiconductor module |
| EP2530711A1 (en) * | 2011-05-30 | 2012-12-05 | ABB Research Ltd. | Power semiconductor arrangement |
| WO2013004297A1 (en) | 2011-07-05 | 2013-01-10 | Abb Technology Ag | Short-circuit failure mode with multiple device breakdown |
| WO2013118415A1 (ja) * | 2012-02-09 | 2013-08-15 | 富士電機株式会社 | 半導体装置 |
| US20140185346A1 (en) * | 2012-12-28 | 2014-07-03 | Eaton Corporation | Hybrid power devices and switching circuits for high power load sourcing applications |
| US9385111B2 (en) * | 2013-11-22 | 2016-07-05 | Infineon Technologies Austria Ag | Electronic component with electronic chip between redistribution structure and mounting structure |
| WO2015176985A1 (en) * | 2014-05-20 | 2015-11-26 | Abb Technology Ag | Semiconductor power module with low stray inductance |
| CN104241372B (zh) * | 2014-08-04 | 2020-05-26 | 台州市一能科技有限公司 | 宽禁带半导体器件及其制备方法 |
| WO2016136457A1 (ja) * | 2015-02-25 | 2016-09-01 | 三菱電機株式会社 | パワーモジュール |
| JP6634945B2 (ja) * | 2016-04-19 | 2020-01-22 | 株式会社デンソー | 半導体モジュール |
| EP3352213B1 (en) * | 2017-01-23 | 2021-10-06 | ABB Power Grids Switzerland AG | Semiconductor power module comprising graphene |
| JP6881238B2 (ja) * | 2017-10-31 | 2021-06-02 | 三菱電機株式会社 | 半導体モジュール、その製造方法及び電力変換装置 |
-
2018
- 2018-02-01 CN CN201880009810.XA patent/CN110268517B/zh active Active
- 2018-02-01 JP JP2019561371A patent/JP7030846B2/ja active Active
- 2018-02-01 WO PCT/EP2018/052559 patent/WO2018141867A1/en unknown
- 2018-02-01 EP EP18704192.6A patent/EP3566246B1/en active Active
-
2019
- 2019-08-01 US US16/529,295 patent/US10872830B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500774A (ja) | 2002-09-27 | 2006-01-05 | アーベーベー・リサーチ・リミテッド | プレスパックパワー半導体モジュール |
| JP2014116478A (ja) | 2012-12-11 | 2014-06-26 | Meidensha Corp | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 |
| WO2016062426A1 (en) | 2014-10-24 | 2016-04-28 | Abb Technology Ag | Semiconductor module and stack arrangement of semiconductor modules |
| WO2016165843A1 (en) | 2015-04-13 | 2016-10-20 | Abb Technology Ag | Power electronics module |
| JP2016219532A (ja) | 2015-05-18 | 2016-12-22 | 株式会社デンソー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110268517A (zh) | 2019-09-20 |
| WO2018141867A1 (en) | 2018-08-09 |
| US20190355634A1 (en) | 2019-11-21 |
| EP3566246A1 (en) | 2019-11-13 |
| EP3566246B1 (en) | 2020-11-18 |
| CN110268517B (zh) | 2023-03-21 |
| JP2020505792A (ja) | 2020-02-20 |
| US10872830B2 (en) | 2020-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538436B2 (en) | Press pack power semiconductor module | |
| JP7008912B2 (ja) | 能動的な短絡故障モードを有するパワー半導体装置 | |
| JP7030846B2 (ja) | 短絡故障モードを有するパワー半導体モジュール | |
| EP3276661B1 (en) | Semiconductor device | |
| US20070040260A1 (en) | Power semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| US20120211799A1 (en) | Power semiconductor module and method of manufacturing a power semiconductor module | |
| JP2013089948A (ja) | 半導体装置およびその製造方法 | |
| EP2530711A1 (en) | Power semiconductor arrangement | |
| CN112786573A (zh) | 交流电固态开关 | |
| JP5899952B2 (ja) | 半導体モジュール | |
| JP4096741B2 (ja) | 半導体装置 | |
| US20110156094A1 (en) | Electrical module | |
| CN109478543B (zh) | 半导体装置 | |
| JP2014032985A (ja) | 半導体装置およびその製造方法 | |
| JP2012084621A (ja) | 電極端子及び半導体モジュール | |
| CN107112312B (zh) | 具有短路故障模式的功率半导体模块 | |
| JP2013042142A (ja) | 電力半導体装置、複数の電力半導体装置を備えた電力半導体モジュール、及び複数の電力半導体モジュールを有するモジュール・アセンブリ | |
| JP2015115349A (ja) | 半導体装置 | |
| JP7218564B2 (ja) | 半導体装置 | |
| JP3240772U (ja) | パワー半導体モジュール | |
| Hohlfeld | Perspective of power module packaging technology | |
| JP2015088571A (ja) | 半導体モジュールの製造方法 | |
| JP2002076261A (ja) | パワー半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211129 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7030846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |