CN117410264B - 一种倒装芯片封装结构 - Google Patents
一种倒装芯片封装结构 Download PDFInfo
- Publication number
- CN117410264B CN117410264B CN202311724318.XA CN202311724318A CN117410264B CN 117410264 B CN117410264 B CN 117410264B CN 202311724318 A CN202311724318 A CN 202311724318A CN 117410264 B CN117410264 B CN 117410264B
- Authority
- CN
- China
- Prior art keywords
- liquid cooling
- chip
- circuit substrate
- layer
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 238000003466 welding Methods 0.000 claims abstract description 70
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000010949 copper Substances 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 239000004033 plastic Substances 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000007788 liquid Substances 0.000 claims description 103
- 238000001816 cooling Methods 0.000 claims description 94
- 230000017525 heat dissipation Effects 0.000 claims description 56
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 238000013016 damping Methods 0.000 claims description 20
- 239000003292 glue Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 230000007774 longterm Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 229910052759 nickel Inorganic materials 0.000 abstract description 3
- 239000000945 filler Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000035939 shock Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 239000005022 packaging material Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003912 environmental pollution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16F—SPRINGS; SHOCK-ABSORBERS; MEANS FOR DAMPING VIBRATION
- F16F15/00—Suppression of vibrations in systems; Means or arrangements for avoiding or reducing out-of-balance forces, e.g. due to motion
- F16F15/02—Suppression of vibrations of non-rotating, e.g. reciprocating systems; Suppression of vibrations of rotating systems by use of members not moving with the rotating systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Acoustics & Sound (AREA)
- Aviation & Aerospace Engineering (AREA)
- Mechanical Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请涉及芯片封装的技术领域,尤其是涉及一种倒装芯片封装结构,包括线路基板及芯片,所述芯片的表面设置有多个焊盘,所述焊盘包括依次层叠在所述芯片上的第一焊层、第二焊层及第三焊层,所述第一焊层及所述第三焊层的材质为金属铜,所述第二焊层的材质为金属镍,且所述第三焊层的厚度小于所述第一焊层的厚度,所述第三焊层与所述线路基板之间通过焊点连接固定;所述线路基板上设置有塑封层,塑封层用于密封所述芯片。本申请具有提高焊点的长期可靠性的效果。
Description
技术领域
本申请涉及芯片封装的技术领域,尤其是涉及一种倒装芯片封装结构。
背景技术
目前,倒装芯片(flip chip)技术是电子器件封装、LED封装、微***封装、功率组件封装中的核心技术之一,是一种采用焊点将晶片或芯片连接到载体、基板或线路基板的一种封装技术,而无需使用金属引线。其主要特点是芯片的电路面朝下,通过微小的焊点连接到线路基板上的金属焊盘或导线上,从而实现电路的连接和封装。
焊点的种类较多,如焊球、锡帽铜柱、金凸点、导电胶等,出于成本、可制造性、可靠性等方面的因素,焊球凸点和锡帽铜柱凸点应用最为广泛。其中,焊球凸点的制作分为电镀法和植球法两种,电镀法出于光刻胶厚度的限制,凸点直径一般小于120um,120um及以上的直径的凸点一般通过植球法制作。植球法常用的倒装芯片焊盘结构主要有Cu、Cu/Ni(P)/Pd/Au、Cu/Ni(P)/Au、Cu/Ni/Au。
上述内容中,Cu焊盘的制作工艺最为简单,一般通过电镀工艺制作,但Cu焊盘和Sn之间的反应速度很快,在高温下短时间内就会长出厚度较大的脆性IMC(金属间化合物层),使得焊点可靠性降低,不适用于高可靠性场合。Ni与Sn反应的很慢,可大幅提升焊点的寿命,但Ni层很容易氧化,且在后续焊接过程中氧化层很难被去除,需要在其表面加入防氧化层,Au是最常用的材料。Cu/Ni(P)/Pd/Au及Cu/Ni(P)/Au结构的焊盘Ni层均通过化镀工艺制作,Ni层中不可避免的引入P,P焊接时会发生富集形成脆性层,影响焊接质量,另外镀Au会带来成本增加及环境污染的问题。Cu/Ni/Au结构的焊盘通过电镀工艺制作,避免了P对焊点可靠性的影响,但Au槽的电镀液一般使用氰化物体系,成本更高、环境污染问题更严重。
因此,亟需一种倒装芯片封装结构。
发明内容
为了提高焊点的长期可靠性,本申请提供一种倒装芯片封装结构。
本申请提供的一种倒装芯片封装结构,采用如下的技术方案:
一种倒装芯片封装结构,包括:
线路基板;
芯片,所述芯片的表面设置有多个焊盘,所述焊盘包括依次层叠在所述芯片上的第一焊层、第二焊层及第三焊层,所述第一焊层及所述第三焊层的材质为金属铜,所述第二焊层的材质为金属镍,且所述第三焊层的厚度小于所述第一焊层的厚度,所述第三焊层与所述线路基板之间通过焊点连接固定;以及
塑封层,设置于所述线路基板上且密封所述芯片。
通过采用上述技术方案,第一焊层、第二焊层及第三焊层依次层叠设置,使得第三焊层能够保护第二焊层不被氧化,且第三焊层的厚度小于第一焊层的厚度,从而使得芯片依次通过焊盘及焊点固定于线路基板上后,焊点与第三焊层之间反应生成的IMC的厚度较小,以减小生成的IMC对焊点与第三焊层之间的连接可靠性造成不利影响的可能性。当第三焊层耗尽后,第二焊层不易与焊点之间发生反应,进而有利于提高焊点的长期可靠性。
可选的,所述芯片上形成有绝缘层,所述绝缘层中开设有凹槽,所述凹槽内壁上形成有种子层,所述焊盘形成于所述种子层的表面。
通过采用上述技术方案,种子层设置在凹槽内壁上,焊盘形成于种子层的表面,使得焊点与焊盘连接后,芯片能够依次通过焊盘及焊点与线路基板电性连接,且当需要向焊盘与焊点之间填充填料时,凹槽的设计,能够使得填料在毛细作用下自动填充至焊盘与焊点之间,并包裹焊点,从而便于在线路基板与焊盘之间填充填料,进而有利于提高线路基板与焊盘的连接稳定性。
可选的,所述线路基板能弯折为Z字形,所述线路基板的至少一表面设置有所述焊盘,所述芯片位于所述线路基板的平面部。
通过采用上述技术方案,线路基板能弯折为Z字形,且芯片位于线路基板的平面部,从而使得一个线路基板能够同时与多个芯片电性连接,进而有利于提高倒装芯片封装结构的空间利用率。
可选的,还包括多个液冷片,所述液冷片内开设有液冷腔,所述液冷腔内填充有散热介质,所述液冷片弯折为Z字形,所述线路基板设置有多个,所述线路基板与所述液冷片依次交错设置,每个芯片的发热面贴设于所述液冷片的平坦部设置。
通过采用上述技术方案,液冷腔内填充有散热介质,且液冷片的平坦部与芯片的发热面贴合,从而一方面使得液冷片与线路基板相互配合,能够对芯片进行限位,一定程度上提高了芯片与线路基板之间的连接稳定性;另一方面便于对芯片进行散热,以减小芯片因温度过高而发生损坏的可能性。
可选的,所述液冷片的相对两端弯折形成限位部,所述限位部与所述芯片的侧面抵触。
通过采用上述技术方案,限位部的设置,一方面能够对芯片进行限位,另一方面便于对芯片的侧面进行散热,从而进一步减小了芯片因温度过高而发生损坏的可能性。
可选的,所述液冷片包括第一散热部、第二散热部以及连接所述第一散热部和所述第二散热部的倾斜部,所述倾斜部显露于所述塑封层之外,且所述第一散热部为Z字形的首段,所述第二散热部为Z字形的尾段;
所述液冷片包括第一片体、与所述第一片体相对设置的第二片体以及位于所述液冷腔内的多个金属棱,所述液冷腔形成于所述第一片体与所述第二片体之间,多个所述金属棱交叉形成网格结构,且所述网格结构形成于所述第二片体的表面,所述网格结构与所述第一片体间隔设置,所述网格结构位于所述第一散热部处,所述散热介质能充满所述第二散热部以及部分所述第一散热部。
通过采用上述技术方案,网格结构与第一片体间隔设置,使得散热介质在液冷腔内流动时,部分散热介质能够被网格结构截留在第一散热部内,以便于使第一散热部始终对芯片进行散热,且倾斜部显露于塑封层之外,使得倾斜部能够与外部空气直接接触,从而有利于提高倾斜部与空气的换热效率。当散热介质在受热转变为气体后能够与第一片体接触,并在第一片体上重新凝结成液体,进而有利于提高散热介质的散热效率,以便于对芯片进行更好地散热。
可选的,还包括主板,所述主板与每个所述线路基板电性连接,所述倾斜部在所述主板上的投影位于所述线路基板的平坦部在所述主板上的投影之外。
通过采用上述技术方案,主板能够同时与多个线路基板电性连接,从而便于利用主板同步控制多个线路基板,且液冷片的倾斜部在主板上的投影位于线路基板的平坦部在主板上的投影之外,使得液冷片的倾斜部与线路基板的平坦部之间存在间隙,从而使得封装材料能够快速填充至线路基板与液冷片之间,进而便于对芯片进行封装。
可选的,还包括支撑底板,所述支撑底板与所述主板相对设置,所述线路基板与所述液冷片位于所述主板与所述支撑底板之间;及/或
多个所述线路基板中位于最边沿的所述线路基板上设置有第一减震件,所述第一减震件夹设在所述线路基板与所述支撑底板之间,多个所述液冷片中位于最边沿的所述液冷片上设置有第二减震件,所述第二减震件夹设在所述液冷片与所述主板之间。
通过采用上述技术方案,第一减震件夹设在线路基板与支撑底板之间,使得第一减震件能够对线路基板进行缓冲,第二减震件夹设在液冷片与主板之间,使得第二减震件能够对液冷片与主板进行缓冲,从而有利于减小支撑底板、线路基板、液冷片及主板在受到震动作用后发生损坏的可能性。
可选的,所述支撑底板为壳体形状,所述支撑底板朝向所述主板的表面开设有多个出胶孔,所述出胶孔设置在所述线路基板和所述液冷片之间。
通过采用上述技术方案,出胶孔的设置,便于封装材料通过出胶孔流至线路基板与液冷片之间,以对线路基板与液冷片之间的芯片进行封装。
可选的,所述支撑底板为框体结构,所述芯片、所述线路基板、所述液冷片及所述主板均位于所述支撑底板内。
通过采用上述技术方案,支撑底板为框体结构,从而便于利用支撑底板对线路基板、液冷片以及主板进行支撑。
综上所述,本申请包括以下至少一种有益技术效果:
1.通过第一焊层、第二焊层及第三焊层的相互配合,使得第三焊层能够保护第二焊层不被氧化,且第三焊层的厚度小于第一焊层的厚度,使得焊点与第三焊层之间反应生成的IMC的厚度较小,从而有利于减小生成的IMC对焊点与第三焊层之间的连接可靠性造成不利影响的可能性,进而有利于提高焊点的长期可靠性;
2.通过线路基板与液冷片的相互配合,使得芯片能够被固定在线路基板与液冷片之间,并使得芯片所产生的热量能够通过液冷片进行散发,从而有利于减小芯片因温度过高而发生损坏的可能性;
3.通过主板、线路基板、液冷片、支撑底板、第一减震件及第二减震件的相互配合,使得多个线路基板与多个液冷片能够稳定设置在主板与支撑底板之间,以便于主板同步控制多个线路基板,且每个线路基板均能与多个芯片电性连接,从而有利于提高倒装芯片封装结构的空间利用率,并使得封装材料能够快速填充至线路基板与液冷片之间,进而便于对芯片进行封装。
附图说明
图1是本申请实施例1的一种倒装芯片封装结构的整体结构示意图。
图2是本申请实施例1的焊盘的结构示意图。
图3是本申请实施例1的芯片通过焊盘及焊点安装在线路基板上的部分结构示意图。
图4是本申请实施例1的液冷片的结构示意图。
图5是本申请实施例2的一种倒装芯片封装结构的整体结构示意图。
附图标记说明:
1、线路基板;2、芯片;21、焊点;22、绝缘层;221、凹槽;23、种子层;3、焊盘;31、第一焊层;32、第二焊层;33、第三焊层;4、塑封层;5、主板;6、支撑底板;61、出胶孔;7、液冷片;71、第一散热部;72、第二散热部;73、倾斜部;74、第一片体;75、第二片体;76、金属棱;77、液冷腔;78、限位部;8、第一减震件;9、第二减震件。
具体实施方式
以下结合附图1-5对本申请作进一步详细说明。
本申请实施例公开一种倒装芯片封装结构。
需要说明的是,在本发明的描述中,需要理解的是,术语“中心”、 “纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
实施例1
参照图1-3,倒装芯片封装结构包括多个线路基板1及芯片2。其中,芯片2的表面设置有多个焊盘3,焊盘3包括依次层叠在芯片2上的第一焊层31、第二焊层32及第三焊层33,且第三焊层33与线路基板1之间通过焊点21连接固定。线路基板1上设置有塑封层4,塑封层4用于密封芯片2。
参照图3,本实施例中,第一焊层31、第三焊层33的材质均为金属铜,第二焊层32的材质为金属镍。且第三焊层33采用溅射或气相沉积技术制成,从而使得第三焊层33的致密度足够高,能够阻碍氧气通过,进而便于用第三焊层33对第二焊层32进行保护,以有效保护第二焊层32不被氧化。
第三焊层33的厚度小于第一焊层31的厚度,从而使得焊点21与第三焊层33反应生成的IMC的厚度小,进而使得生成的IMC不易对焊点21与第三焊层33之间的连接可靠性造成不利影响。
需要说明的是,本申请实施例中,焊点21的材质为金属锡。而金属锡与金属镍的反应较慢,从而当第三焊层33耗尽后,第二焊层32会阻碍焊点21发生进一步反应,进而有利于提高焊点21的长期可靠性,一定程度上延长了焊盘3的使用寿命。
参照图3,本实施例中,线路基板1的材质为有机材料,且线路基板1中形成有导电线路层(图中未展示)。芯片2的表面形成有绝缘层22,且绝缘层22的材质为液态光刻胶。
需要说明的是,本申请实施例中的导电线路层的设置,对于本领域技术人员来说,属于常规技术手段,在此不做过多赘述。
绝缘层22中开设有凹槽221。凹槽221内壁上形成有种子层23,焊盘3形成于种子层23的表面。
参照图3,当芯片2依次通过焊盘3及焊点21与线路基板1连接固定时,芯片2能够依次通过种子层23、焊盘3及焊点21与导电线路层电性连接。且凹槽221的设计,使得需要向焊盘3与线路基板1之间填充填料时,填料能够在毛细作用下自动填充至焊盘3与线路基板1之间,并包裹焊点21,从而便于在线路基板1与焊盘3之间填充填料,进而有利于提高线路基板1与焊盘3的连接稳定性。
需要说明的是,本申请实施例中,如何向线路基板1与焊盘3之间填充填料,以及填料具体为何种填充胶,对于本领域技术人员来说,均属于常规技术手段,在此不做过多赘述。
参照图1,本实施例中,线路基板1能弯折呈Z字形,且当芯片2固定于线路基板1上时,芯片2位于线路基板1的平面部,从而使得一个线路基板1上的导电线路层能够同时与多个芯片2电性连接,进而有利于提高倒装芯片2封装结构的空间利用率。
参照图3,当需要在芯片2上制备焊盘3时,先在芯片2表面涂布液态光刻胶,并采用光刻工艺对液态光刻胶进行图形化,以制作出图形化的绝缘层22。再通过化镀、溅射、或蒸镀的方式在芯片2及绝缘层22的表面制备出用于电镀的种子层23。接着,使用液态光刻胶对种子层23上非焊盘区域进行遮挡,再通过电镀的方式在裸露的液态光刻胶处依次沉积第一焊层31、第二焊层32及第三焊层33。最后,使用湿法或干法刻蚀工艺去除非焊盘区域的液态光刻胶和种子层23,完成焊盘3的制备。
其他实施例中,液态光刻胶也可替换为固态光刻胶。
参照图1,倒装芯片封装结构包括主板5、支撑底板6及多个液冷片7。其中,主板5与支撑底板6相对设置,线路基板1与液冷片7分别位于主板5与支撑底板6之间,且多个线路基板1分别与主板5电性连接,从而使得主板5能够同步控制多个线路基板1。
参照图1和图4,液冷片7弯折成Z字形,且从位置角度阐述,液冷片7包括第一散热部71、第二散热部72及倾斜部73。其中,倾斜部73分别与第一散热部71和第二散热部72固定连接,且第一散热部71位于Z字形的首段,第二散热部72位于Z字形的尾段。多个液冷片7与多个线路基板1依次交错设置。
从结构角度阐述,液冷片7包括第一片体74、第二片体75及多个金属棱76。其中,第一片体74与第二片体75相对设置并固定连接,且第一片体74与第二片体75密封连接形成液冷腔77,液冷腔77内填充有散热介质。
参照图1和图4,当液冷片7与线路基板1分别设置在主板5与支撑底板6之间时,每个线路基板1上的芯片2的发热面均能贴设于第一散热部71或第二散热部72,从而一方面使得液冷片7能够对芯片2进行限位,以提高芯片2与线路基板1之间的连接稳定性;另一方面使得液冷片7能够对芯片2进行散热,以减小芯片2因温度过高而发生损坏的可能性。
本实施例中,第一散热部71远离倾斜部73的一端、第二散热部72远离倾斜部73的一端均弯折形成有限位部78,散热介质能够流至限位部78内,且限位部78能够贴合在芯片2的侧面,从而一方面便于对芯片2进行限位,另一方面便于对芯片2的侧面进行散热。
当液冷片7与线路基板1分别设置在主板5与支撑底板6之间时,倾斜部73在主板5上的投影位于线路基板1的平坦部在主板5上的投影之外,从而使得倾斜部73与线路基板1的平坦部之间存在间隙,进而便于将封装材料填充至线路基板1与液冷片7之间,以形成塑封层4,完成对芯片2的密封。本实施例中,封装材料为环氧树脂。
且倾斜部73位于塑封层4之外,使得倾斜部73能够与外部空气直接接触,从而有利于提高倾斜部73与空气的换热效率,一定程度上提高了液冷片7的散热性能,进而便于利用液冷片7对芯片2进行散热。
参照图1和图4,多个金属棱76分别位于液冷腔77内,且多个金属棱76相互交叉形成网格结构,网格结构形成于第二片体75的表面并位于第一散热部71内。本实施例中,网格结构与第一片体74间隔设置,且散热介质能充满第二散热部72以及部分第一散热部71。
当散热介质在液冷腔77内流动时,部分散热介质能够被网格结构截留在第一散热部71内,也即散热介质主要分布在第一散热部71及第二散热部72内,且第一散热部71内的散热介质在吸收芯片2产生的热量后升温,能转变为蒸汽后在第一散热部71内扩散,并在遇到温度较低的第一片体74后迅速冷凝回流至第一散热部71,从而使第一散热部71能够始终对芯片2进行散热;第二散热部72内充满散热介质,且第二散热部72内的散热介质在吸收与其接触的芯片2产生的热量后升温,也会有蒸汽产生,蒸汽在遇到温度较低的倾斜部73,也会冷凝回流,也逐步实现了与第二散热部72接触的芯片2的散热。
参照图1,多个线路基板1中位于最边沿的线路基板1上设置有第一减震件8,第一减震件8夹设在线路基板1与支撑底板6之间,使得第一减震件8能够对线路基板1进行支撑和缓冲;且多个液冷片7中位于最边沿的液冷片7上设置有第二减震件9,第二减震件9夹设在液冷片7与主板5之间,使得第二减震件9能够对液冷片7进行支撑和缓冲。
本实施例中,第一减震件8与第二减震件9为橡胶,从而使得第一减震件8与第二减震件9相互配合,能够对线路基板1与液冷片7进行支撑,使得线路基板1与液冷片7在主板5与支撑底板6之间能够保持相对的稳定,以减小线路基板1与液冷片7的位置发生偏移的可能性,且一定程度上减小了支撑底板6、线路基板1、液冷片7及主板5在受到震动作用后发生损坏的可能性。
参照图1,本实施例中,支撑底板6为壳体形状,且支撑底板6朝向主板5的表面开设有多个出胶孔61,每个出胶孔61均位于线路基板1与液冷片7的倾斜部73之间,从而使得封装材料能够通过出胶孔61流至线路基板1与液冷片7之间,以对线路基板1与液冷片7之间的芯片2进行封装。
本申请实施例的一种倒装芯片封装结构的实施原理为:当需要对芯片2进行封装时,先将芯片2固定于线路基板1上,再将线路基板1与液冷片7依次交错放置在主板5与支撑底板6之间,并使得液冷片7的平坦部与芯片2的发热面贴合。
接着,在多个线路基板1中位于最边沿的线路基板1与支撑底板6之间放置第一减震件8,以对线路基板1进行支撑,并在多个液冷片7中位于最边沿的液冷片7与主板5之间放置第二减震件9,以对液冷片7进行支撑。
最后,向出胶孔61内注入封装材料,使得封装材料通过出胶孔61流至线路基板1与液冷片7之间,并包裹芯片2。待封装材料固化后,即可完成对芯片2的封装。
实施例2
实施例2与实施例1的区别之处在于:支撑底板6为框体结构。
参照图5,芯片2、线路基板1、液冷片7、主板5、第一减震件8及第二减震件9均位于支撑底板6内,从而便于利用支撑底板6对线路基板1、液冷片7、主板5、第一减震件8及第二减震件9进行限位。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (7)
1.一种倒装芯片封装结构,其特征在于,包括:
线路基板(1);
芯片(2),所述芯片(2)的表面设置有多个焊盘(3),所述焊盘(3)包括依次层叠在所述芯片(2)上的第一焊层(31)、第二焊层(32)及第三焊层(33),所述第一焊层(31)及所述第三焊层(33)的材质为金属铜,所述第二焊层(32)的材质为金属镍,且所述第三焊层(33)的厚度小于所述第一焊层(31)的厚度,所述第三焊层(33)与所述线路基板(1)之间通过焊点(21)连接固定;以及
塑封层(4),设置于所述线路基板(1)上且密封所述芯片(2);
所述线路基板(1)能弯折为Z字形,所述芯片(2)位于所述线路基板(1)的平面部;
还包括多个液冷片(7),所述液冷片(7)内开设有液冷腔(77),所述液冷腔(77)内填充有散热介质,所述液冷片(7)弯折为Z字形,所述线路基板(1)设置有多个,所述线路基板(1)与所述液冷片(7)依次交错设置,每个芯片(2)的发热面贴设于所述液冷片(7)的平坦部设置;
所述液冷片(7)包括第一散热部(71)、第二散热部(72)以及连接所述第一散热部(71)和所述第二散热部(72)的倾斜部(73),所述倾斜部(73)显露于所述塑封层(4)之外,且所述第一散热部(71)为Z字形的首段,所述第二散热部(72)为Z字形的尾段;
所述液冷片(7)包括第一片体(74)、与所述第一片体(74)相对设置的第二片体(75)以及位于所述液冷腔(77)内的多个金属棱(76),所述液冷腔(77)形成于所述第一片体(74)与所述第二片体(75)之间,多个所述金属棱(76)交叉形成网格结构,且所述网格结构形成于所述第二片体(75)的表面,所述网格结构与所述第一片体(74)间隔设置,所述网格结构位于所述第一散热部(71)处,所述散热介质能充满所述第二散热部(72)以及部分所述第一散热部(71)。
2.根据权利要求1所述的倒装芯片封装结构,其特征在于:所述芯片(2)上形成有绝缘层(22),所述绝缘层(22)中开设有凹槽(221),所述凹槽(221)内壁上形成有种子层(23),所述焊盘(3)形成于所述种子层(23)的表面。
3.根据权利要求1所述的倒装芯片封装结构,其特征在于:所述液冷片(7)的相对两端弯折形成限位部(78),所述限位部(78)与所述芯片(2)的侧面抵触。
4.根据权利要求1所述的倒装芯片封装结构,其特征在于:还包括主板(5),所述主板(5)与每个所述线路基板(1)电性连接,所述倾斜部(73)在所述主板(5)上的投影位于所述线路基板(1)的平坦部在所述主板(5)上的投影之外。
5.根据权利要求4所述的倒装芯片封装结构,其特征在于:还包括支撑底板(6),所述支撑底板(6)与所述主板(5)相对设置,所述线路基板(1)与所述液冷片(7)位于所述主板(5)与所述支撑底板(6)之间;及/或
多个所述线路基板(1)中位于最边沿的所述线路基板(1)上设置有第一减震件(8),所述第一减震件(8)夹设在所述线路基板(1)与所述支撑底板(6)之间,多个所述液冷片(7)中位于最边沿的所述液冷片(7)上设置有第二减震件(9),所述第二减震件(9)夹设在所述液冷片(7)与所述主板(5)之间。
6.根据权利要求5所述的倒装芯片封装结构,其特征在于:所述支撑底板(6)为壳体形状,所述支撑底板(6)朝向所述主板(5)的表面开设有多个出胶孔(61),所述出胶孔(61)设置在所述线路基板(1)和所述液冷片(7)之间。
7.根据权利要求5所述的倒装芯片封装结构,其特征在于:所述支撑底板(6)为框体结构,所述芯片(2)、所述线路基板(1)、所述液冷片(7)及所述主板(5)均位于所述支撑底板(6)内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311724318.XA CN117410264B (zh) | 2023-12-15 | 2023-12-15 | 一种倒装芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311724318.XA CN117410264B (zh) | 2023-12-15 | 2023-12-15 | 一种倒装芯片封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117410264A CN117410264A (zh) | 2024-01-16 |
CN117410264B true CN117410264B (zh) | 2024-03-19 |
Family
ID=89498394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311724318.XA Active CN117410264B (zh) | 2023-12-15 | 2023-12-15 | 一种倒装芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117410264B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199665A (ja) * | 1996-01-12 | 1997-07-31 | Fujitsu Ltd | 実装装置 |
JP2000012740A (ja) * | 1998-06-18 | 2000-01-14 | Denso Corp | 樹脂封止型半導体装置 |
KR20130118635A (ko) * | 2012-04-20 | 2013-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
CN104241218A (zh) * | 2014-06-25 | 2014-12-24 | 中国科学院微电子研究所 | 一种带有散热结构的倒装芯片塑封结构及制造方法 |
CN219534513U (zh) * | 2022-12-27 | 2023-08-15 | 成都复锦功率半导体技术发展有限公司 | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 |
CN116741713A (zh) * | 2022-12-30 | 2023-09-12 | 芯瑞半导体(中山)有限公司 | 芯片封装结构和封装方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476301B1 (ko) * | 2002-07-27 | 2005-03-15 | 한국과학기술원 | 전기도금법에 의한 반도체 소자의 플립칩 접속용 ubm의형성방법 |
US20070029669A1 (en) * | 2005-08-05 | 2007-02-08 | Frank Stepniak | Integrated circuit with low-stress under-bump metallurgy |
JP6269573B2 (ja) * | 2015-05-18 | 2018-01-31 | 株式会社デンソー | 半導体装置 |
-
2023
- 2023-12-15 CN CN202311724318.XA patent/CN117410264B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199665A (ja) * | 1996-01-12 | 1997-07-31 | Fujitsu Ltd | 実装装置 |
JP2000012740A (ja) * | 1998-06-18 | 2000-01-14 | Denso Corp | 樹脂封止型半導体装置 |
KR20130118635A (ko) * | 2012-04-20 | 2013-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
CN104241218A (zh) * | 2014-06-25 | 2014-12-24 | 中国科学院微电子研究所 | 一种带有散热结构的倒装芯片塑封结构及制造方法 |
CN219534513U (zh) * | 2022-12-27 | 2023-08-15 | 成都复锦功率半导体技术发展有限公司 | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 |
CN116741713A (zh) * | 2022-12-30 | 2023-09-12 | 芯瑞半导体(中山)有限公司 | 芯片封装结构和封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117410264A (zh) | 2024-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
JP4336642B2 (ja) | 鉛直実装された半導体チップパッケージを有する半導体モジュール | |
JP5205867B2 (ja) | 半導体装置及びその製造方法 | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
US20050133897A1 (en) | Stack package with improved heat radiation and module having the stack package mounted thereon | |
JP2004031607A (ja) | 半導体装置及びその製造方法 | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
JPH09293808A (ja) | 半導体装置 | |
JP4422411B2 (ja) | ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法 | |
JP2001085603A (ja) | 半導体装置 | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP2002373968A (ja) | 電子回路装置およびその製造方法 | |
CN117410264B (zh) | 一种倒装芯片封装结构 | |
US6465876B1 (en) | Semiconductor device and lead frame therefor | |
CN115249664A (zh) | 用于芯片封装的弹性散热盖板、封装结构及封装方法 | |
CN114334857A (zh) | 一种芯片封装结构和方法 | |
JP3634048B2 (ja) | 半導体装置 | |
JP2734381B2 (ja) | 半導体装置の実装構造およびその製造方法 | |
KR20000031820A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
JP3938017B2 (ja) | 電子装置 | |
JPH0817975A (ja) | 半導体装置 | |
JP3265544B2 (ja) | 半導体チップの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |