JP7230419B2 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP7230419B2
JP7230419B2 JP2018195029A JP2018195029A JP7230419B2 JP 7230419 B2 JP7230419 B2 JP 7230419B2 JP 2018195029 A JP2018195029 A JP 2018195029A JP 2018195029 A JP2018195029 A JP 2018195029A JP 7230419 B2 JP7230419 B2 JP 7230419B2
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor device
semiconductor element
bonding material
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018195029A
Other languages
English (en)
Other versions
JP2020064925A (ja
Inventor
一雄 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018195029A priority Critical patent/JP7230419B2/ja
Priority to US16/584,354 priority patent/US11456275B2/en
Publication of JP2020064925A publication Critical patent/JP2020064925A/ja
Application granted granted Critical
Publication of JP7230419B2 publication Critical patent/JP7230419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。この種の半導体装置は、絶縁基板の表面に形成された金属箔上に上記のような半導体素子を配置して構成される（特許文献１－４参照）。半導体素子は、例えば、半田等の接合材を介して金属箔上に固定される。
例えば、電力変換用の半導体装置にあっては、その寿命に至るまで常に同一負荷で運転されるわけではなく、運転・停止が連続的、あるいは断続的又は不定期に繰り返され、電力量が運転条件によって様々に変化する。また運転環境は、定温環境もあれば、屋外等一年を通じて寒暖の差が激しい場合も想定される。このため、長期にわたる電気的な耐久性だけでなく、使用温度等の環境的な耐久性も併せ持つ必要がある。
特開２０１３－１２３０１６号公報 特開２０１６－２１９５３２号公報 特開２０１４－６０２１１号公報 特開２００９－７０９０７号公報
従来の構造で電力変換用の半導体装置を長期間運転すると、半導体装置は高温と低温に晒されることによる熱履歴から、半導体素子と接合材との界面端部において破断が発生するおそれがある。この破断が熱履歴の蓄積と共に接合材界面内部に進行することで、電気回路内の抵抗上昇や放熱機能の低下を招き、装置の故障に至る可能性がある。
本発明はかかる点に鑑みてなされたものであり、長期間の運転によっても熱履歴に伴う応力集中を抑制して寿命を延ばすことができる半導体装置、半導体装置の製造方法を提供することを目的の１つとする。
本発明の一態様の半導体装置は、絶縁板の一方の面に金属層が形成された絶縁回路基板と、前記金属層に接合材を介して接合された平面視多角形状の半導体素子と、を備え、前記絶縁回路基板の前記金属層は、前記半導体素子の少なくとも１つの角部に対応する位置に前記絶縁板が露出する凹部を有し、前記凹部は、平面視において前記角部を規定する前記半導体素子の二辺に接するように湾曲する円弧部を有することを特徴とする。
本発明の一態様の半導体装置の製造方法は、絶縁板の一方の面に金属層により回路パターンが形成された絶縁回路基板を準備し、前記金属層上に接合材を介して平面視多角形状の半導体素子を配置し、前記接合材を溶融して前記半導体素子を前記金属層に接合し、前記絶縁回路基板は、前記回路パターンにおいて、前記半導体素子の少なくとも１つの角部に対応する位置に前記金属層により前記絶縁板が露出する凹部が形成されており、前記凹部は、平面視において前記角部を規定する前記半導体素子の二辺に接するように湾曲する円弧部を有することを特徴とする。
本発明によれば、長期間の運転によっても熱履歴に伴う応力集中を抑制して半導体装置の寿命を延ばすことができる。
本実施の形態に係る半導体装置の一例を示す平面模式図である。 図１に示す半導体装置の一部を抜き出した平面模式図である。 図２のＡ－Ａ線に沿って切断した断面模式図である。 比較例に係る半導体装置を示す断面模式図である。 本実施の形態に係る半導体製造装置の製造方法を示す模式図である。 変形例に係る凹部を示す平面模式図である。
以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の一例を示す模式図である。図１Ａは半導体装置全体の平面模式図を示し、図１Ｂは図１Ａに示す半導体装置の等価回路図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
図１Ａに示すように、半導体装置１は、例えばパワーモジュールに適用されるものであり、筐体１０内にベース板１１と、絶縁回路基板２と、半導体素子３、４と、を配置して構成される。ベース板１１は、平面視方形状を有し、ベース板１１上には、矩形状の２つの絶縁回路基板２が配置されている。
絶縁回路基板２は、金属層と絶縁層とを積層して構成される。具体的に絶縁回路基板２は、上面（一方の面）と上面と反対側の下面（他方の面）を備える絶縁板２０と、絶縁板２０の上面に形成される金属層２１と、絶縁板２０の下面に形成される金属層２２（図３参照）と、を有している。金属層２１により回路パターンが形成される。絶縁板２０は、セラミック等の絶縁体で形成され、金属層２１、２２は、例えば銅箔で形成される。図１Ａにおいて、絶縁回路基板２は、短手方向に２つ並んで配置される。絶縁回路基板２は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板であってよい。絶縁板２０は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてよい。
各絶縁回路基板２の金属層２１上には、２つの半導体素子３、４が配置されている。半導体素子３、４は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視方形状に形成され、絶縁回路基板２の長手方向に並んで配置される。半導体素子３、４は、それぞれ半田等の接合材Ｓ（図３参照）を介して金属層２１上に配置される。
なお、半導体素子３、４としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。また、半導体素子３、４として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。以下、本実施の形態では、半導体素子３をＩＧＢＴ素子３で表記し、半導体素子４をダイオード素子４で表記するものとする。
図１Ａに示すように、絶縁回路基板２の金属層２１は、配線部材Ｗ１を介してベース板１１上の第１電極１２に接続される。ＩＧＢＴ素子３のゲート電極３０は、配線部材Ｗ２を介して筐体１０上のゲート端子１３に接続される。ＩＧＢＴ素子３のセンスエミッタ電極３１は、配線部材Ｗ３を介して筐体１０上のエミッタ端子１４に接続される。また、ＩＧＢＴ素子３のエミッタ電極とダイオード素子４のアノード電極とは、配線部材Ｗ４により接続される。更にダイオード素子４は、配線部材Ｗ５を介して筐体１０上の第２電極１５に接続される。
一方（図１Ａの左方）の第１電極１２は、不図示の配線部材を介してＰ端子１６（高電圧側の入力端子）に接続される。一方の第２電極１５及び他方（図１Ａの右方）の第１電極１２は、不図示の配線部材を介してＣ端子１７（中間端子）に接続される。他方の第２電極１５は、不図示の配線部材を介してＮ端子１８（低電圧側の入力端子）に接続される。
このようにして、図１Ｂに示す通り、一方のＩＧＢＴ素子３のコレクタ側とダイオード素子４のカソード側が、Ｐ端子１６と電気的に接続される。また、一方のＩＧＢＴ素子３のエミッタ側とダイオード素子４のアノード側、及び他方のＩＧＢＴ素子３のコレクタ側とダイオード素子４のカソード側が、Ｃ端子１７と電気的に接続される。更に、他方のＩＧＢＴ素子３のエミッタ側とダイオード素子４のアノード側が、Ｎ端子１８と電気的に接続される。一方のＩＧＢＴ素子３及びダイオード素子４は逆並列接続され、上アームを構成する。他方のＩＧＢＴ素子３及びダイオード素子４は逆並列接続され、下アームを構成する。上アームおよび下アームはレグを構成する。
なお、上記した各配線部材には、導体ワイヤが用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。
次に、図２から図４を参照して本実施の形態に係る半導体装置について従来例と比較しながら説明する。図２Ａは、図１に示す半導体装置の一部を抜き出した平面模式図であり、図２Ｂは図２Ａにおける凹部２３の拡大図である。図３Ａは、図２のＡ－Ａ線に沿って切断した断面模式図であり、図３Ｂは図３ＡのＢ部拡大図である。図４は、比較例（従来例）に係る半導体装置を示す断面模式図であり、特に半導体素子の外縁部周辺の拡大図を表している。また、図４Ａから図４Ｄは、半導体素子の接合面近傍における亀裂発生までの動作遷移図を示している。なお、以下においては、半導体素子としてＩＧＢＴ素子（ダイオード素子）を例に挙げて説明する。
図２から図４に示すように、絶縁板２０の表面に形成される金属層２１上には、接合材Ｓを介してＩＧＢＴ素子３が配置されている。このように構成される半導体装置１は、運転環境に応じて様々な温度に晒されることになる。例えば、図４Ａに示すように比較例においては、接合材ＳがＩＧＢＴ素子３の端部から外側にはみ出ており、接合材Ｓは、ＩＧＢＴ素子３の端部（外周縁）から接合材Ｓの表面に滑らかに連なるようにフィレットＦを形成している。この場合、高温環境下と低温環境下における運転が繰り返されると、ＩＧＢＴ素子３と接合材Ｓとの界面Ｂにおいて熱応力の蓄積（これを熱履歴と呼ぶ）により、その端部に亀裂が発生して破断する可能性がある。
ＩＧＢＴ素子３が発熱すると、金属層２１と金属層２２の間に温度差が生じ、金属層２１，２２と絶縁板２０との熱膨張率の差に起因して絶縁回路基板２がＩＧＢＴ素子３側が凸となるように反る。更にＩＧＢＴ素子３の材料と接合材Ｓの材料との熱膨張率の差に起因して界面Ｂの端部にずれが生じる。例えば、ＩＧＢＴ素子３に比べて接合材Ｓの熱膨張率が大きい。図４Ｂに示すように、高温環境下においては、ＩＧＢＴ素子３に比べて接合材Ｓが絶縁回路基板２の面方向外側に向かって大きく膨張する。このため、接合材Ｓに対してＩＧＢＴ素子３側が凸となるように半導体装置１全体に反りが発生する。このとき、ＩＧＢＴ素子３は絶縁回路基板２の中心に向かって内側にずれる一方、接合材Ｓは絶縁回路基板２の外側に向かってずれる。これにより、界面Ｂにおいて破線矢印に示す方向（面方向に沿う方向）へせん断応力が発生する。また、界面Ｂの端部においては、実線矢印に示すように、ＩＧＢＴ素子３と接合材Ｓとが剥がれる方向（互いに離れる方向）に引張応力が発生する。
また、図４Ｃに示すように、低温環境下においては、ＩＧＢＴ素子３に比べて接合材Ｓが絶縁回路基板２の面方向内側に向かって大きく収縮する。このため、接合材Ｓに対してＩＧＢＴ素子３側が凹となるように半導体装置１全体に反りが発生する。このとき、ＩＧＢＴ素子３は絶縁回路基板２の外側に向かってずれる一方、接合材Ｓは絶縁回路基板２の中心に向かって内側に向かってずれる。これにより、界面Ｂにおいて破線矢印に示す方向へせん断応力が発生する。また、界面Ｂの端部においては、実線矢印に示すように、ＩＧＢＴ素子３と接合材Ｓとが圧縮する方向（互いに近づく方向）に圧縮応力が発生する。
図４Ｂ及び図４Ｃの現象が複数回繰り返されることで、図４Ｄに示すように、チップの欠けや金属組織の肥大化に起因した界面Ｂの端部の破断が、徐々に絶縁回路基板２の内側にまで進展する。この結果、装置内の回路抵抗の上昇や放熱機能の低下を招き、半導体装置１の故障に至ることになる。これが、いわゆる半導体装置１の寿命である。これらの現象は、上記したように、界面Ｂを挟んだＩＧＢＴ素子３と接合材Ｓ等の装置構成材料の熱膨張率の差に基づいて発生するものであり、あるときは熱膨張率の差で引っ張られたり、押されたりする力が界面Ｂの端部に加わることで起こるものである。更には、これらの力と熱エネルギーにより、接合材Ｓの金属結晶粒が肥大化して強度が低下する、いわゆる金属疲労によるものであるとも考えられている。また、上記現象は、ＩＧＢＴ素子３の角部（四隅）で最も起こり易いとされている。
そこで、本件発明者は、ＩＧＢＴ素子３やダイオード素子４等の半導体素子と接合材Ｓとの材質違いによる熱膨張率の差、金属層２１や絶縁板２０に対する接合材Ｓの濡れ性や表面張力、及び接合面の亀裂が発生し得る箇所等に着目し、本発明に想到した。具体的に本実施の形態では、図２及び図３に示すように、金属層２１に対し、ＩＧＢＴ素子３の四隅の角部３２（ダイオード素子４の角部４２）に対応する位置に凹部２３を形成する構成とした。
図２Ａ及び図２Ｂに示すように、凹部２３は、平面視において、ＩＧＢＴ素子３の四隅の角部３２に重なるように直角三角形状に形成されている。また、ＩＧＢＴ素子３の一辺と凹部２３の斜辺との成す角θが１３５度となっている。
また、図３Ａ及び図３Ｂに示すように、凹部２３は、絶縁板２０が露出する深さに形成されている。すなわち、凹部２３の底面２３ａは、絶縁板２０の表面となっている。また、絶縁回路基板２の面方向内側に位置する凹部２３の側面２３ｂは、ＩＧＢＴ素子３の角部３２よりも絶縁回路基板２の中心側である内側に位置している。一方、絶縁回路基板２の面方向外側に位置する凹部２３の側面２３ｃは、ＩＧＢＴ素子３の角部３２よりも絶縁回路基板２の中心側とは反対側の外側に位置している。凹部２３は底面２３ａ、内側の側面２３ｂ、及び外側の側面２３ｃにより規定される。平面視において側面２３ｂ及び側面２３ｃは直角三角形をなすように配置されてよい。側面２３ｂは斜辺として、側面２３ｃは直角を挟む辺として配置されてよい。
ＩＧＢＴ素子３と金属層２１とを接合する接合材Ｓは、その端部において凹部２３に対向するＩＧＢＴ素子３の対向面（下面３２ａ）から凹部を規定する金属層２１の内側の側
面２３ｂに滑らかに連なるようにフィレットＦを形成する。より具体的にフィレットＦは、図３Ｂに示すように、ＩＧＢＴ素子３の下面３２ａから金属層２１の側面２３ｂに向かって内側に凹むフィレットＦ１と、側面２３ｂに沿って凹部２３下端の隅に連なるフィレットＦ２と、によって構成される。
フィレットＦ１は、絶縁回路基板２の中心に向かって凹むような曲率を有する円弧状に形成される。フィレットＦ２は、フィレットＦ１の下端に連なり、側面２３ｂに対して所定の厚みで膨らむように形成される。また、フィレットＦ２は、凹部２３下端の隅（底面２３ａと側面２３ｂとが交差する箇所）において、底面２３ａに滑らかに連なるような曲率を有する円弧状に形成される。
このようにフィレットＦは、角部３２の下方空間を避けるように形成される。これは、接合材Ｓが金属層２１に対しては馴染みやすい（濡れやすい）一方、絶縁板２０に対しては馴染みにくい（濡れにくい）という接合材Ｓの物理的及び化学的な性質によるものである。すなわち、凹部２３と当該凹部２３に対向するＩＧＢＴ素子３の角部３２との間には、接合材Ｓが介在しない空間Ｘが形成されている。
上記の構成によれば、図２に示すＩＧＢＴ素子３の一辺と凹部２３の斜辺との成す角θが１３５度となることで、角部３２の界面Ｂにおける応力集中を緩和することが可能である。また、角部３２に対応する金属層２１の所定箇所に凹部２３を形成したことで、角部３２の下方において接合材Ｓが介在しない空間Ｘを形成することができ、角部３２の界面Ｂにおける応力集中を効果的に緩和することが可能である。更には、接合材ＳのフィレットＦが絶縁回路基板２の内側に向かって凹むような形状とすることにより、高温環境下及び定温環境下に晒された際の界面Ｂのずれを抑制することができ、亀裂の進展を抑制することが可能である。すなわち、本実施の形態では、ＩＧＢＴ素子３の角部３２の界面Ｂにおける応力集中を金属層２１に形成された凹部２３によって分散・緩和することが可能である。よって、長期間の運転によっても、従来構造に比べて、熱履歴に伴う応力集中を抑制して寿命を延ばすことが可能である。
なお、接合材Ｓの量は、接合材Ｓが適切なフィレットを形成し、絶縁回路基板２のセラミック部分（絶縁板２０）にはみ出さないよう、半導体素子の面積、接合材Ｓの種類やプロセスに応じて適切に選択されてよい。
次に、図５を参照して、本実施の形態に係る半導体装置の製造方法について説明する。図５は、本実施の形態に係る半導体装置の製造方法を示す模式図である。図５Ａ－Ｄは、本実施の形態に係る半導体装置の製造方法の各工程図を表している。なお、以下に示す半導体装置の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
図５に示すように、本実施の形態に係る半導体装置の製造方法は、絶縁板２０に金属層２１により回路パターンを形成した絶縁回路基板２を準備する工程と、金属層２１上にＩＧＢＴ素子３を配置する半導体素子配置工程と、ＩＧＢＴ素子３を金属層２１に接合する接合工程と、から構成される。
図５Ａに示すように、先ず、予め絶縁板２０を準備しておく。次に、回路パターンが形成される。回路パターン形成工程においては、図５Ｂに示すように、絶縁板２０の上面及び下面にそれぞれ金属層２１、２２を形成する。例えば、金属層２１の回路パターンは、回路パターンの形状に対応したマスク処理を絶縁板２０の表面に施した後、銅箔エッチング処理を実施することで形成することができる。このとき、ＩＧＢＴ素子３の角部３２に対応する位置に所定形状のマスクを形成することにより、絶縁板２０の表面が露出する凹部２３を形成することが可能である。このようにして絶縁回路基板２が準備される。
次に、半導体素子配置工程が実施される。半導体素子配置工程においては、図５Ｃに示すように、金属層２１上に接合材Ｓを介してＩＧＢＴ素子３を配置する。接合材Ｓは、ＩＧＢＴ素子３の接合面（下面）から凹部２３に対応する箇所を除いた面積で金属層２１上に配置される。
次に、接合工程が実施される。接合工程においては、接合材Ｓを加熱溶融した後、冷却固化してＩＧＢＴ素子３を金属層２１に接合する。例えば、図５Ｃに示す状態で絶縁回路基板２及びＩＧＢＴ素子３が炉に投入され、接合材Ｓの溶融温度まで加熱される。接合材Ｓは溶融してＩＧＢＴ素子３と絶縁回路基板２との間にフィレットＦを形成し（図５Ｄ参照）、その後に冷却固化することで接続部材５が金属層２１と電気的に接続される。以上の工程を経ることで、半導体装置１が製造される。
上記構成によれば、回路パターン形成工程において、金属層２１による回路パターンと同時に凹部２３を形成することができる。また、既存の製造装置を変えることなく、単にマスク治具等を凹部２３に応じて変更するだけで凹部２３を形成することができる。このため、製造装置のスループット及び製造コストに影響を与えることなく、簡易な構成で半導体装置の寿命延長という効果を得ることが可能である。
次に、変形例について説明する。上記実施の形態では、凹部２３が平面視三角形状に形成され、ＩＧＢＴ素子３の一辺と円弧部２５との成す角θが１３５となる場合について説明したが、この構成に限定されない。図６に示す構成も可能である。図６は、変形例に係る凹部を示す平面模式図である。上記実施の形態で凹部２３の斜辺に相当する部分が、図６に示す凹部２４において円弧状に形成される点で相違する。具体的に凹部２４は、平面視において角部３２を規定するＩＧＢＴ素子３の二辺に接するように湾曲する円弧部２５を有することを特徴とする。この構成によれば、ＩＧＢＴ素子３の一辺と円弧部２５との成す角θを限りなく１８０度に近づけることができ、上記実施の形態に比べてより効果的に応力集中を抑制することが可能である。また、凹部の大きさは、ＩＧＢＴ素子３と金属層２１との接合力との関係から適宜変更が可能である。例えば、当該接合力と応力集中緩和の程度との調和点から凹部２３の大きさを設定することが考えられる。
また、上記実施の形態では、１つの絶縁回路基板２に対し、半導体素子を２つ（ＩＧＢＴ素子３とダイオード素子４をそれぞれ１つずつ）配置する構成としたが、この構成に限定されない。半導体素子の数は、１つでも３つ以上であってもよい。
また、上記実施の形態では、半導体素子が平面視方形状に形成される構成としたが、この構成に限定されない。半導体素子は、矩形以外の多角形状に形成されてもよい。
また、上記実施の形態では、凹部２３が半導体素子の四隅にそれぞれ４つ形成される場合について説明したが、この構成に限定されない。凹部２３は少なくとも半導体素子の角部に対応して１つ設けられればよい。この場合、絶縁回路基板２の最も外周側に位置する角部に対応して凹部２３を形成することが好ましい。外周側の方が、応力集中の抑制効果が高いためである。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体装置は、絶縁板の一方の面に金属層が形成された絶縁回路基板と、前記金属層に接合材を介して接合された半導体素子と、を備え、前記半導体素子は、平面視多角形状を有し、前記絶縁回路基板の前記金属層は、前記半導体素子の少なくとも１つの角部に対応する位置に前記絶縁板が露出する凹部を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記凹部と当該凹部に対向する前記半導体素子の前記角部との間に、前記接合材が介在しない空間が形成されることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記半導体素子は一方の面と、前記一方の面の反対側の対向面を有し、前記金属層は前記凹部を規定する内側の側面を有し、前記接合材は、前記凹部に対向する前記対向面から前記内側の側面に連なるようにフィレットを形成することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記半導体素子は、平面視矩形状を有し、前記凹部は、前記半導体素子の四隅に対応する位置に形成されることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記凹部は、平面視において前記角部に重なる三角形状を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記凹部は、平面視において前記角部を規定する前記半導体素子の二辺に接するように湾曲する円弧部を有することを特徴とする。
また、上記実施の形態に係る半導体装置の製造方法は、絶縁板の一方の面に金属層により回路パターンが形成された絶縁回路基板を準備し、前記金属層上に接合材を介して平面視多角形状の半導体素子を配置し、前記接合材を溶融して前記半導体素子を前記金属層に接合し、前記絶縁回路基板は、前記回路パターンにおいて、前記半導体素子の少なくとも１つの角部に対応する位置に前記金属層により前記絶縁板が露出する凹部が形成されることを特徴とする。
以上説明したように、本発明は、長期間の運転によっても熱履歴に伴う応力集中を抑制して寿命を延ばすことができるという効果を有し、特に、半導体装置、半導体装置の製造方法に有用である。
１ ：半導体装置
２ ：絶縁回路基板
３ ：ＩＧＢＴ素子（半導体素子）
４ ：ダイオード素子（半導体素子）
５ ：接続部材
１０ ：筐体
１１ ：ベース板
１２ ：第１電極
１３ ：ゲート端子
１４ ：エミッタ端子
１５ ：第２電極
１６ ：Ｐ端子
１７ ：Ｃ端子
１８ ：Ｎ端子
２０ ：絶縁板
２１ ：金属層
２２ ：金属層
２３ ：凹部
２３ａ ：底面
２３ｂ ：側面
２３ｃ ：側面
２４ ：凹部
２５ ：円弧部
３０ ：ゲート電極
３１ ：センスエミッタ電極
３２ ：角部
３２ａ ：下面
４２ ：角部
Ｂ ：界面
Ｆ ：フィレット
Ｆ１ ：フィレット
Ｆ２ ：フィレット
Ｓ ：接合材
Ｗ１ ：配線部材
Ｗ２ ：配線部材
Ｗ３ ：配線部材
Ｗ４ ：配線部材
Ｗ５ ：配線部材
Ｘ ：空間
θ ：角

Claims (5)

  1. 絶縁板の一方の面に金属層が形成された絶縁回路基板と、
    前記金属層に接合材を介して接合された平面視多角形状の半導体素子と、を備え、
    前記絶縁回路基板の前記金属層は、前記半導体素子の少なくとも１つの角部に対応する位置に前記絶縁板が露出する凹部を有し、
    前記凹部は、平面視において前記角部を規定する前記半導体素子の二辺に接するように湾曲する円弧部を有する
    ことを特徴とする半導体装置。
  2. 前記凹部と当該凹部に対向する前記半導体素子の前記角部との間に、前記接合材が介在しない空間が形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体素子は一方の面と、前記一方の面の反対側の対向面を有し、
    前記金属層は前記凹部を規定する内側の側面を有し、
    前記接合材は、前記凹部に対向する前記対向面から前記内側の側面に連なるようにフィレットを形成することを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体素子は、平面視矩形状を有し、
    前記凹部は、前記半導体素子の四隅に対応する位置に形成されることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
  5. 絶縁板の一方の面に金属層により回路パターンが形成された絶縁回路基板を準備し、
    前記金属層上に接合材を介して平面視多角形状の半導体素子を配置し、
    前記接合材を溶融して前記半導体素子を前記金属層に接合し、
    前記絶縁回路基板は、前記回路パターンにおいて、前記半導体素子の少なくとも１つの角部に対応する位置に前記金属層により前記絶縁板が露出する凹部が形成されており、
    前記凹部は、平面視において前記角部を規定する前記半導体素子の二辺に接するように湾曲する円弧部を有する
    半導体装置の製造方法。
JP2018195029A 2018-10-16 2018-10-16 半導体装置、半導体装置の製造方法 Active JP7230419B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018195029A JP7230419B2 (ja) 2018-10-16 2018-10-16 半導体装置、半導体装置の製造方法
US16/584,354 US11456275B2 (en) 2018-10-16 2019-09-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018195029A JP7230419B2 (ja) 2018-10-16 2018-10-16 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020064925A JP2020064925A (ja) 2020-04-23
JP7230419B2 true JP7230419B2 (ja) 2023-03-01

Family

ID=70160459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018195029A Active JP7230419B2 (ja) 2018-10-16 2018-10-16 半導体装置、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11456275B2 (ja)
JP (1) JP7230419B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009622A (ko) 2020-07-16 2022-01-25 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157918A (ja) 2015-02-25 2016-09-01 日亜化学工業株式会社 実装基板及びこれを用いた電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493142U (ja) * 1990-12-25 1992-08-13
JPH05243287A (ja) 1992-02-27 1993-09-21 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
JP2009070907A (ja) 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
DE102011003195B4 (de) * 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
TW201304092A (zh) * 2011-07-08 2013-01-16 矽品精密工業股份有限公司 半導體承載件暨封裝件及其製法
JP2013123016A (ja) 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP2014060211A (ja) 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP6242665B2 (ja) * 2013-11-08 2017-12-06 新光電気工業株式会社 半導体装置
US9627591B2 (en) 2015-02-25 2017-04-18 Nichia Corporation Mounting substrate and electronic device including the same
JP6269573B2 (ja) 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6662002B2 (ja) 2015-11-27 2020-03-11 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157918A (ja) 2015-02-25 2016-09-01 日亜化学工業株式会社 実装基板及びこれを用いた電子装置

Also Published As

Publication number Publication date
US11456275B2 (en) 2022-09-27
US20200118965A1 (en) 2020-04-16
JP2020064925A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
CN109314063B (zh) 电力用半导体装置
JP5542567B2 (ja) 半導体装置
JP6885175B2 (ja) 半導体装置
JP4645406B2 (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
EP2571053A1 (en) Power semiconductor arrangement and method of forming thereof
JPWO2020105476A1 (ja) 半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP5899952B2 (ja) 半導体モジュール
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2010147053A (ja) 半導体装置
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP5840102B2 (ja) 電力用半導体装置
JP7419781B2 (ja) 半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP7492375B2 (ja) 半導体装置
JPH1032218A (ja) 半導体装置
US20230028808A1 (en) Semiconductor device
JP2018032684A (ja) 半導体装置、パワーモジュール及びその製造方法
JP2024076763A (ja) 電子装置及び電子装置の製造方法
JP2021034701A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7230419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150