JP2020064908A - 半導体装置 - Google Patents

Abstract

【課題】ＳｉＣを用いた第２半導体チップ側の信頼性を向上できる半導体装置を提供すること。【解決手段】一面側に配置された第１金属体４１と裏面側に配置された第２金属体４２との対向領域において、複数の半導体チップ５０が第１金属体上に並んで配置されている。ＳｉＣを用いた第２半導体チップ５２と第２金属体との間に介在する第２ターミナル６２のほうが、Ｓｉを用いた第１半導体チップ５１と第２金属体との間に介在する第１ターミナル６１よりも、対向方向であるＺ方向に直交する方向の線膨張係数が小さくされている。第２ターミナルを通り、Ｚ方向に平行な第２仮想線Ｌ２上において、一面から裏面までの間に配置された各部材の厚みとＺ方向の線膨張係数との積の総和Ｓ２が、第１ターミナルを通り、Ｚ方向に平行な第１仮想線Ｌ１上において、一面から裏面までの間に配置された各部材の厚みと対向方向の線膨張係数との積の総和Ｓ１以上とされている。【選択図】図３

Description

この明細書における開示は、半導体装置に関する。

特許文献１に開示された半導体装置は、半導体チップとして、Ｓｉ基板に第１素子が形成された第１半導体チップと、ＳｉＣ基板に第２素子が形成された第２半導体チップを備えている。第１半導体チップ及び第２半導体チップは、第１金属体（第１金属部材）と第２金属体（第２金属部材）との対向領域に配置され、第１金属体に接続されている。各半導体チップと第２金属体との間には、ターミナルが個別に介在している。このようにして、第１素子及び第２素子が、第１金属体と第２金属体との間で並列接続されている。

特開２０１８−７４０８９号公報

第２半導体チップを構成するＳｉＣのヤング率は、第１半導体チップを構成するＳｉの約３倍と大きい。このため、一対の金属体によって半導体チップが上下から挟まれた上記構造においては、熱応力によって、第２半導体チップ側の接合材や第２半導体チップにクラックなどが生じる虞がある。すなわち、ＳｉＣを用いた第２半導体チップ側の信頼性が、Ｓｉを用いた第１半導体チップ側の信頼性よりも低くなる虞がある。

本開示はこのような課題に鑑みてなされたものであり、ＳｉＣを用いた第２半導体チップ側の信頼性を向上できる半導体装置を提供することを目的とする。

本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。

本開示のひとつは、
外郭をなす表面として、一面及び一面と反対の裏面を有する半導体装置であって、
一面側に配置された第１金属体（４１）と、
第１金属体と対向するように、裏面側に配置された第２金属体（４２）と、
第１金属体と第２金属体との対向領域に配置された複数の半導体チップ（５０）であって、Ｓｉ基板に第１素子が形成され、第１金属体に接続された少なくとも１つの第１半導体チップ（５１）、及び、ＳｉＣ基板に第２素子が形成され、第１金属体に接続された少なくとも１つの第２半導体チップ（５２）と、
第２金属体と半導体チップとの間に個別に介在し、第２金属体と半導体チップとを中継する複数のターミナル（６０）であって、第１半導体チップとの間に介在する第１ターミナル（６１）、及び、第２半導体チップとの間に介在する第２ターミナル（６２）と、
を備え、
第１金属体及び第２金属体の対向方向と直交する方向において、第２ターミナルの線膨張係数が第１ターミナルの線膨張係数よりも小さくされ、
対向方向の投影視において第１ターミナルと重なる領域を通り、対向方向に平行な第１仮想線上において、一面から裏面までの間に配置された各部材の厚みと対向方向の線膨張係数との積の総和を第１総和とし、対向方向の投影視において第２ターミナルと重なる領域を通り、対向方向に平行な第２仮想線上において、一面から裏面までの間に配置された各部材の厚みと対向方向の線膨張係数との積の総和を第２総和とすると、第２総和が第１総和以上とされている。

この半導体装置によれば、第２ターミナルの線膨張係数が、対向方向に直交する方向において、第１ターミナルの線膨張係数よりも小さくされている。これにより、第２半導体チップ側に作用する熱応力を低減することができる。

このような構成の半導体装置は、対向方向において挟持される。挟持部材として、たとえば一面側及び裏面側の少なくとも一方に冷却器が配置され、これにより半導体装置は冷却される。この半導体装置では、第２半導体チップ側の第２総和が、第１半導体チップ側の第１総和以上とされている。したがって、半導体チップの発熱によって各部材が膨張しても、第２半導体チップ側において半導体装置が冷却器に密着する。よって、対向方向に直交する方向の線膨張係数が小さくされた第２ターミナルを用いつつも、第２半導体チップから冷却器までの放熱経路において、熱抵抗の上昇を抑制することができる。したがって、第２半導体チップの温度上昇を抑制し、これにより第２半導体チップ側に作用する熱応力を低減することができる。

以上により、ＳｉＣを用いた第２半導体チップ側の信頼性を向上することができる。

第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 半導体装置を示す平面図である。 図２のIII-III線に沿う断面図である。 図２のIV-IV線に沿う断面図である。 封止樹脂体を省略した平面図である。 下アーム側の半導体装置を示す平面図である。 冷却器との積層構造を示す平面図である。 素子発熱時における半導体装置を示す模式図であり、図３に対応している。 第１変形例を示す断面図であり、図３に対応している。 第２変形例を示す断面図であり、図３に対応している。 第２実施形態の半導体装置を示す平面図である。 図１１のXII-XII線に沿う断面図である。 下アーム側の半導体装置を示す平面図である。 その他変形例を示す断面図である。 その他変形例を示す断面図である。

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、金属体の対向方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。

（第１実施形態）
先ず、本実施形態の半導体装置が適用される電力変換装置の概略構成について説明する。

＜電力変換装置＞
図１に示す電力変換装置１０は、たとえば電気自動車（ＥＶ）やハイブリッド自動車（ＨＶ）などの車両に適用可能である。電力変換装置１０は、直流電源１とモータジェネレータ２との間で電力変換を行う。

直流電源１は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ２は、三相交流方式の回転電機である。本実施形態のモータジェネレータ２は、車両の走行駆動源、すなわち電動機として機能する。また、回生時には発電機として機能する。なお、モータジェネレータ２としては、走行駆動源として機能するものに限定されない。図示しないエンジンにより駆動されて発電する発電機（オルタネータ）、及び、エンジンを始動させる電動機（スタータ）として機能するものを採用することもできる。

電力変換装置１０は、電力変換部を少なくとも備えている。本実施形態の電力変換装置１０は、平滑コンデンサ１１と、電力変換部としてのインバータ１２と、制御回路１３と、駆動ＩＣ１４を備えている。

平滑コンデンサ１１は、高電位側の電力ラインであるＰライン１５と低電位側の電力ラインであるＮライン１６との間に接続されている。Ｐライン１５は直流電源１の正極に接続され、Ｎライン１６は直流電源１の負極に接続されている。このため、Ｎライン１６は、接地ラインとも称される。平滑コンデンサ１１は、主として、直流電源１から供給される直流電圧を平滑化する。

インバータ１２は、ＤＣ−ＡＣ変換部である。インバータ１２は、三相分の上下アーム回路１７を備えて構成されている。Ｕ相の上下アーム回路１７の接続点は、モータジェネレータ２の固定子に設けられたＵ相巻線に接続されている。同様に、Ｖ相の上下アーム回路１７の接続点は、モータジェネレータ２のＶ相巻線に接続されている。Ｗ相の上下アーム回路１７の接続点は、モータジェネレータ２のＷ相巻線に接続されている。上下アーム回路１７の接続点は、相ごとに設けられた出力ライン１８を介して対応する相の巻線に接続されている。出力ライン１８や、上記したＰライン１５及びＮライン１６は、バスバーなどによって構成される。

各相の上下アーム回路１７は、上アーム１７Ｕと、下アーム１７Ｌを有している。上アーム１７Ｕと下アーム１７Ｌは、上アーム１７ＵをＰライン１５側として、Ｐライン１５とＮライン１６との間で直列接続されている。各アーム、すなわち上アーム１７Ｕ及び下アーム１７Ｌのそれぞれは、スイッチング素子Ｑ１，Ｑ２と、ダイオードＤ１を有している。スイッチング素子Ｑ１，Ｑ２は、互いに並列接続されている。本実施形態では、スイッチング素子Ｑ１としてｎチャネル型のＩＧＢＴを採用し、スイッチング素子Ｑ２としてｎチャネル型のＭＯＳＦＥＴを採用している。ダイオードＤ１は、還流のため、スイッチング素子Ｑ１であるＩＧＢＴに逆並列に接続されている。

たとえば上アーム１７Ｕにおいて、スイッチング素子Ｑ１のコレクタ電極及びスイッチング素子Ｑ２のドレイン電極が、Ｐライン１５に接続されている。また、下アーム１７Ｌにおいて、スイッチング素子Ｑ１のエミッタ電極及びスイッチング素子Ｑ２のソース電極が、Ｎライン１６に接続されている。上アーム１７Ｕにおけるスイッチング素子Ｑ１のエミッタ電極及びスイッチング素子Ｑ２のソース電極と、下アーム１７Ｌにおけるスイッチング素子Ｑ１のコレクタ電極及びスイッチング素子Ｑ２のドレイン電極とが、互いに接続されるとともに、出力ライン１８に接続されている。後述する半導体装置２０は、１つのアームを構成する。すなわち、２つの半導体装置２０によって上下アーム回路１７が構成され、６つの半導体装置２０によってインバータ１２が構成される。

インバータ１２は、制御回路１３によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ２へ出力する。これにより、モータジェネレータ２は、所定のトルクを発生するように駆動される。また、インバータ１２は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ２が発電した三相交流電圧を、制御回路１３によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン１５へ出力することもできる。このように、インバータ１２は、直流電源１とモータジェネレータ２との間で双方向の電力変換を行う。

制御回路１３は、インバータ１２のスイッチング素子Ｑ１，Ｑ２を動作させるための駆動指令を生成し、駆動ＩＣ１４に出力する。制御回路１３は、図示しない上位ＥＣＵから入力されるトルク要求や各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとしては、モータジェネレータ２の各相の巻線に流れる相電流を検出する電流センサ、モータジェネレータ２の回転子の回転角を検出する回転角センサ、平滑コンデンサ１１の両端電圧、すなわちＰライン１５の電圧を検出する電圧センサなどがある。電力変換装置１０は、これらの図示しないセンサを有している。制御回路１３は、具体的には、駆動指令としてＰＷＭ信号を出力する。制御回路１３は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。

駆動ＩＣ１４は、制御回路１３からの駆動指令に基づいて駆動信号を生成する。駆動ＩＣ１４は、生成した駆動信号を、対応するアームのスイッチング素子Ｑ１，Ｑ２に出力する。同じアームを構成するスイッチング素子Ｑ１，Ｑ２それぞれのゲート電極は、互いに同じ駆動ＩＣ１４に電気的に接続されている。

このように、駆動ＩＣ１４は、並列接続されたスイッチング素子Ｑ１，Ｑ２を駆動、すなわちオン駆動、オフ駆動させる。駆動ＩＣ１４は、ドライバとも称される。本実施形態では、駆動ＩＣ１４が、インバータ１２を構成する各アームに対して個別に設けられている。駆動ＩＣ１４については、上下アーム回路１７ごとに設けてもよいし、制御回路１３と一体的に設けてもよい。

後述するように、スイッチング素子Ｑ１であるＩＧＢＴはＳｉ基板に形成され、スイッチング素子Ｑ２であるＭＯＳＦＥＴはＳｉＣ基板に形成される。小電流域では、ＳｉＣ−ＭＯＳＦＥＴのほうがＳｉ−ＩＧＢＴよりも電圧Ｖが低く、損失特性が良い。一方、大電流域では、Ｓｉ−ＩＧＢＴのほうがＳｉＣ−ＭＯＳＦＥＴよりも電圧Ｖが低く、損失特性が良い。本実施形態では、小電流域においてＳｉＣ−ＭＯＳＦＥＴのみがオンし、大電流域においてＳｉ−ＩＧＢＴのみ、若しくは、Ｓｉ−ＩＧＢＴとＳｉＣ−ＭＯＳＦＥＴの両方がオンするように、制御回路１３及び駆動ＩＣ１４が、インバータ１２を動作させる。並列接続されたスイッチング素子Ｑ１，Ｑ２それぞれの損失特性に優れる領域を用いるため、全体として損失を低減することができる。

電力変換装置１０は、電力変換部として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ−ＤＣ変換部である。コンバータは、直流電源１と平滑コンデンサ１１の間に設けられる。コンバータは、たとえば上記した上下アーム回路１７とリアクトルを備えて構成される。この場合、コンバータの上下アーム回路１７も、２つの半導体装置２０によって構成されることとなる。また、直流電源１からの電源ノイズを除去するフィルタコンデンサをさらに備えてもよい。フィルタコンデンサは、直流電源１とコンバータとの間に設けられる。

＜半導体装置の概略構成＞
図２〜図５に示すように、半導体装置２０は、封止樹脂体３０と、金属体４０と、半導体チップ５０と、ターミナル６０と、主端子７０と、信号端子８０と、はんだ９０を備えている。はんだ９０が接合材に相当する。はんだ９０は、後述する第１半導体チップ５１側で用いられるはんだ９１ａ，９１ｂ，９１ｃと、第２半導体チップ５２側で用いられるはんだ９２ａ，９２ｂ，９２ｃを有している。はんだ９１ａ，９１ｂ，９１ｃが第１接合材に相当し、はんだ９２ａ，９２ｂ，９２ｃが第２接合材に相当する。

封止樹脂体３０は、たとえばエポキシ系樹脂からなる。封止樹脂体３０は、たとえばトランスファモールド法により成形されている。図２、図３、及び図４に示すように、封止樹脂体３０は、Ｚ方向において、一面３０ａと、一面３０ａと反対の裏面３０ｂを有している。一面３０ａ及び裏面３０ｂは、たとえば平坦面となっている。封止樹脂体３０は、一面３０ａと裏面３０ｂとをつなぐ側面を有している。本実施形態では、封止樹脂体３０が、平面略矩形状をなしている。

金属体４０は、たとえば、半導体チップ５０の生じた熱を一面３０ａ側又は裏面３０ｂ側から外部に放熱すべく機能する。金属体４０は、たとえば、半導体チップ５０と主端子７０とを電気的に中継する。すなわち、主電極の配線として機能する。本実施形態では、金属体４０が、放熱機能及び配線機能の両方を有している。金属体４０は、電気伝導性や熱伝導性に優れる金属材料、たとえばＣｕを少なくとも用いて形成されている。このような金属体４０としては、金属板材、基板（たとえばＤＢＣ基板）に形成された配線などを採用することができる。

金属体４０は、半導体チップ５０を挟むように対をなして設けられている。金属体４０は、一面３０ａ側に配置された第１金属体４１と、裏面３０ｂ側に配置された第２金属体４２を有している。第１金属体４１と第２金属体４２は、互いに対向している。この対向する方向が、Ｚ方向となっている。第１金属体４１と第２金属体４２とは、少なくとも一部が対向していればよい。

第１金属体４１は、Ｚ方向において、半導体チップ５０側の面である実装面４１ａと、実装面４１ａとは反対の面である放熱面４１ｂを有している。同様に、第２金属体４２は、Ｚ方向において、半導体チップ５０側の面である実装面４２ａと、実装面４２ａとは反対の面である放熱面４２ｂを有している。第１金属体４１と第２金属体４２とは、実装面４１ａ，４２ａ同士が対向している。

本実施形態では、Ｚ方向の投影視において、第１金属体４１と第２金属体４２とが互いにほぼ一致する、すなわち、ほぼ全域が重なるように設けられている。また、各金属体４０は、厚みがほぼ一定の平板状をなしており、後述する主端子７０及び信号端子８０よりも厚肉とされている。このような金属体４０は、ヒートシンクとも称される。各金属体４０は、Ｘ方向を長手とする平面略長方形において、四隅を切り欠いた形状をなしている。実装面４１ａ，４２ａは、Ｚ方向に略直交する面、すなわちＸＹ平面に略平行な面となっている。

第１金属体４１は、封止樹脂体３０によって大部分が覆われている。第１金属体４１の放熱面４１ｂは、封止樹脂体３０から露出されている。放熱面４１ｂは、一面３０ａと略面一とされている。第１金属体４１の表面のうち、はんだ９０との接続部、放熱面４１ｂ、及び主端子７０の連なる部分を除く部分が、封止樹脂体３０によって覆われている。同様に、第２金属体４２は、封止樹脂体３０によって大部分が覆われている。第２金属体４２の放熱面４２ｂは、封止樹脂体３０から露出されている。放熱面４２ｂは、裏面３０ｂと略面一とされている。第２金属体４２の表面のうち、はんだ９０との接続部、放熱面４２ｂ、及び主端子７０の連なる部分を除く部分が、封止樹脂体３０によって覆われている。Ｚ方向において半導体装置２０の外郭をなす表面は、一方において一面３０ａ及び放熱面４１ｂにより構成され、他方において裏面３０ｂ及び放熱面４２ｂにより構成されている。

半導体チップ５０は、半導体基板に、上記したアームを構成する素子が形成されてなる。半導体装置２０は、複数の半導体チップ５０を備えている。複数の半導体チップ５０は、第１金属体４１と第２金属体４２との対向領域において、第１金属体４１の実装面４１ａ上に並んで配置されている。そして、各半導体チップ５０は、はんだ９０を介して、第１金属体４１に接続されている。半導体チップ５０は、その厚み方向がＺ方向と略平行となるように配置されている。そして、素子は、Ｚ方向に主電流が流れるように縦型構造をなしている。よって、半導体チップ５０は、Ｚ方向の両面に主電極を有している。半導体チップ５０は、Ｓｉ基板に第１素子が形成された第１半導体チップ５１と、ＳｉＣ基板に第２素子が形成された第２半導体チップ５２を有している。半導体チップ５０は、第１半導体チップ５１及び第２半導体チップ５２のそれぞれを、少なくとも１つ有している。

本実施形態では、第１半導体チップ５１及び第２半導体チップ５２を１つずつ有している。第１半導体チップ５１と第２半導体チップ５２との並び方向は、Ｘ方向に略平行とされている。図２及び図５に二点鎖線で示す中心線ＣＬは、複数の半導体チップ５０全体の中心である素子的中心を通り、半導体チップ５０の厚み方向及び並び方向に直交する仮想線である。本実施形態の中心線ＣＬは、第１半導体チップ５１の中心と第２半導体チップ５２の中心との間の中央位置を通る。

金属体４０の対向領域は、上記した中心線ＣＬによって二等分される対称性を有している。中心線ＣＬによってＸ方向に二等分された金属体４０の対向領域のうち、第１の領域に第１半導体チップ５１が配置され、第１の領域とは別の第２の領域に第２半導体チップ５２が配置されている。第１半導体チップ５１には、上記したスイッチング素子Ｑ１、すなわちＩＧＢＴと、ダイオードＤ１が一体的に形成されている。すなわち、第１素子として、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。第２半導体チップ５２には、第２素子として、上記したスイッチング素子Ｑ２、すなわちＭＯＳＦＥＴが形成されている。図示を省略するが、いずれの素子もゲート電極を有している。ゲート電極はトレンチ構造をなしている。

第１半導体チップ５１は、第１金属体４１側の面に主電極としてコレクタ電極５１ｃを有し、第２金属体４２側の面に主電極としてエミッタ電極５１ｅを有している。コレクタ電極５１ｃはダイオードＤ１のカソード電極も兼ねており、エミッタ電極５１ｅはダイオードＤ１のアノード電極も兼ねている。コレクタ電極５１ｃは、ほぼ全面に形成されており、エミッタ電極５１ｅは、面の一部に形成されている。第１半導体チップ５１のコレクタ電極５１ｃが、はんだ９１ａを介して、第１金属体４１の実装面４１ａに接続されている。第２半導体チップ５２は、第１金属体４１側の面に主電極としてドレイン電極５２ｄを有し、第２金属体４２側の面に主電極としてソース電極５２ｓを有している。ドレイン電極５２ｄは、ほぼ全面に形成されており、ソース電極５２ｓは、面の一部に形成されている。第２半導体チップ５２のドレイン電極５２ｄが、はんだ９２ａを介して、第１金属体４１の実装面４１ａに接続されている。

図５に示すように、第１半導体チップ５１は、エミッタ電極形成面に信号用の電極であるパッド５１ｐを有している。パッド５１ｐは、エミッタ電極５１ｅとは別の位置に形成され、エミッタ電極５１ｅと電気的に分離されている。パッド５１ｐは、Ｙ方向において、エミッタ電極５１ｅの形成領域とは反対側の端部に形成されている。図４及び図５に示すように、第２半導体チップ５２は、ソース電極形成面にパッド５２ｐを有している。パッド５２ｐは、ソース電極５２ｓとは別の位置に形成され、ソース電極５２ｓと電気的に分離されている。パッド５２ｐは、Ｙ方向において、ソース電極５２ｓの形成領域とは反対側の端部に形成されている。Ｙ方向において、エミッタ電極５１ｅ及びソース電極５２ｓは互いに同じ側に形成され、パッド５１ｐ，５２ｐは互いに同じ側に形成されている。

本実施形態では、第１半導体チップ５１が、５つのパッド５１ｐを有している。具体的には、５つのパッド５１ｐとして、ゲート電極用、エミッタ電極５１ｅの電位検出用、電流センス用、第１半導体チップ５１の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。複数のパッド５１ｐは、平面略矩形状の第１半導体チップ５１において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。同様に、第２半導体チップ５２が、５つのパッド５２ｐを有している。具体的には、５つのパッド５２ｐとして、ゲート電極用、ソース電極５２ｓの電位検出用、電流センス用、第２半導体チップ５２の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。複数のパッド５２ｐは、平面略矩形状の第２半導体チップ５２において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。

ターミナル６０は、第２金属体４２と半導体チップ５０との間に所定の距離を確保すべく、第２金属体４２と半導体チップ５０との間に介在している。ターミナル６０の厚みは、半導体チップ５０の厚みに較べて十分に長くされている。第２金属体４２が放熱機能を有する場合、ターミナル６０は、半導体チップ５０から第２金属体４２への放熱経路において、伝熱機能を果たす。第２金属体４２が配線機能を有する場合、ターミナル６０は、半導体チップ５０から第２金属体４２への電気伝導経路において、電気的な中継機能を果たす。ターミナル６０は、金属材料を用いて形成されている。ターミナル６０は、金属ブロック、金属スペーサとも称される。

ターミナル６０は、半導体チップ５０ごとに個別に介在しており、半導体装置２０は半導体チップ５０と同数、すなわち複数のターミナル６０を備えている。ターミナル６０は、第１半導体チップ５１側に配置された第１ターミナル６１と、第２半導体チップ５２側に配置された第２ターミナル６２を有している。

本実施形態では、後述するボンディングワイヤ９３が第２金属体４２の実装面４２ａに接触しないように、ターミナル６０によって第２金属体４２と半導体チップ５０との間に所定の距離が確保されている。また、各ターミナル６０は、略直方体をなしている。第１ターミナル６１の平面形状はエミッタ電極５１ｅにほぼ一致しており、第２ターミナル６２の平面形状はソース電極５２ｓにほぼ一致している。第１ターミナル６１のＺ方向の一面は、はんだ９１ｂを介して、第１半導体チップ５１のエミッタ電極５１ｅに接続され、一面と反対の裏面は、はんだ９１ｃを介して第２金属体４２の実装面４２ａに接続されている。第２ターミナル６２のＺ方向の一面は、はんだ９２ｂを介して、第２半導体チップ５２のソース電極５２ｓに接続され、一面と反対の裏面は、はんだ９２ｃを介して第２金属体４２の実装面４２ａに接続されている。ターミナル６０の詳細については後述する。

主端子７０は、半導体装置２０と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。半導体装置２０は、複数の主端子７０を備えている。主端子７０は、対応する金属体４０に連なっている。同一の金属部材を加工することで、主端子７０を対応する金属体４０と一体的に設けてもよいし、別部材である主端子７０を接続によって金属体４０に連なる構成としてもよい。主端子７０は、封止樹脂体３０の内部で、対応する金属体４０に連なっている。

図４及び図５に示すように、主端子７０のそれぞれは、対応する金属体４０からＹ方向に延設され、封止樹脂体３０の１つの側面３０ｃから外部に突出している。主端子７０は、封止樹脂体３０の内外にわたって延設されている。主端子７０は、半導体チップ５０における第１金属体４１側の主電極と電気的に接続された端子である。半導体装置２０は、主端子７０として、コレクタ電極５１ｃ及びドレイン電極５２ｄと電気的に接続された第１主端子７１と、エミッタ電極５１ｅ及びソース電極５２ｓと電気的に接続された第２主端子７２を有している。

第１主端子７１は、第１金属体４１に連なっており、側面３０ｃに近い第１金属体４１の側面からＹ方向に延設されている。第２主端子７２は、第２金属体４２に連なっており、側面３０ｃに近い第２金属体４２の側面からＹ方向に延設されている。本実施形態では、同一の金属板を加工することで、第１主端子７１が第１金属体４１と一体的に設けられている。また、同一の金属板を加工することで、第２主端子７２が第２金属体４２と一体的に設けられている。

第１主端子７１及び第２主端子７２は、ともに封止樹脂体３０内に屈曲部を有しており、側面３０ｃにおいてＺ方向のほぼ同じ位置から突出している。第１主端子７１の突出部分及び第２主端子７２の突出部分は、側面同士が対向するように、所定の間隙を有しつつＸ方向に並んで配置されている。上記した中心線ＣＬに対し、第１主端子７１は第１半導体チップ５１側に配置され、第２主端子７２は第２半導体チップ５２側に配置されている。

信号端子８０は、対応する半導体チップ５０のパッドに接続されている。信号端子８０は、第１半導体チップ５１のパッド５１ｐに接続される第１信号端子８１と、第２半導体チップ５２のパッド５２ｐに接続される第２信号端子８２を有している。本実施形態では、第１信号端子８１及び第２信号端子８２が、ボンディングワイヤ９３を介して、対応するパッド５１ｐ，５２ｐに接続されている。信号端子８０は、封止樹脂体３０の内部でボンディングワイヤ９３と接続されている。信号端子８０は、それぞれＹ方向に延設されており、封止樹脂体３０における側面３０ｃとは反対の側面３０ｄから外部に突出している。信号端子８０は、第１主端子７１及び第１金属体４１を含むリードフレームの一部として設けられている。

以上のように構成される半導体装置２０では、封止樹脂体３０により、金属体４０それぞれの一部、半導体チップ５０、ターミナル６０、主端子７０それぞれの一部、及び信号端子８０それぞれの一部が、一体的に封止されている。すなわち、１つのアームを構成する要素が封止されている。このため、半導体装置２０は、１ｉｎ１パッケージとも称される。

また、第１金属体４１の放熱面４１ｂが、封止樹脂体３０の一面３０ａと略面一とされている。また、第２金属体４２の放熱面４２ｂが、封止樹脂体３０の裏面３０ｂと略面一とされている。半導体装置２０は、放熱面４１ｂ，４２ｂがともに封止樹脂体３０から露出された両面放熱構造をなしている。このような半導体装置２０は、たとえば、金属体４０を、封止樹脂体３０とともに切削加工することで形成することができる。また、放熱面４１ｂ，４２ｂが、封止樹脂体３０を成形する型のキャビティ壁面に接触するようにして、封止樹脂体３０を成形することによって形成することもできる。

なお、上記した半導体装置２０を、上アーム１７Ｕと下アーム１７Ｌとで共通部品としてもよい。これによれば、部品点数を削減することができる。本実施形態では、上記した半導体装置２０を上アーム１７Ｕ用の半導体装置２０Ｕとして用いる。図６は、下アーム１７Ｌ用の半導体装置２０Ｌを示している。半導体装置２０Ｌでは、上記した中心線ＣＬに対し、第１主端子７１が第２半導体チップ５２側に配置され、第２主端子７２が第１半導体チップ５１側に配置されている。それ以外の構成は、上アーム１７Ｕ側の半導体装置２０Ｕ（図２参照）と同じである。なお、図２〜図６は、室温の状態を示している。

＜冷却器との積層構造＞
上記した半導体装置２０は、図７に示すように、冷却器１００と交互に積層される。半導体装置２０は、冷却器１００とともにパワーモジュール１１０を構成する。

冷却器１００は、冷媒の流路を内部に有している。冷却器１００は、Ｚ方向において所定間隔を有しつつ多段に配置されている。多段の冷却器１００は、Ｘ方向の一端側で、供給管１０１により連結されている。供給管１０１は、その内部に流路が形成された筒状体であり、Ｚ方向に延設されている。供給管１０１は、冷却器１００のそれぞれに接続されており、供給管１０１の流路は冷却器１００それぞれの流路に連通している。

多段の冷却器１００は、供給管１０１とは反対の端部側で、排出管１０２により連結されている。排出管１０２も、その内部に流路が形成された筒状体であり、Ｚ方向に延設されている。排出管１０２は、冷却器１００のそれぞれに接続されており、排出管１０２の流路は冷却器１００それぞれの流路に連通している。供給管１０１から流入した冷媒は、冷却器１００それぞれの流路を拡がり、排出管１０２から排出される。なお、冷却器１００の流路内に、図示しないインナーフィンを配置してもよい。インナーフィンは、波型に屈曲形成された金属板である。インナーフィンの配置により、冷却器１００と冷媒との間における熱伝達を促進することができる。

冷媒としては、水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。冷却器１００は、主として半導体装置２０を冷却するものである。しかしながら、冷却機能に加えて、環境温度が低い場合に温める機能を持たせてもよい。この場合、冷却器１００は温度調節器と称される。また、冷媒は熱媒体と称される。

パワーモジュール１１０は、インバータ１２を構成する６つの半導体装置２０と、半導体装置２０のそれぞれを両面側から冷却するように、半導体装置２０と交互に積層された複数（多段）の冷却器１００を備えている。半導体装置２０は、Ｚ方向において両面側から冷却器１００により挟持されている。封止樹脂体３０の大部分は、隣り合う冷却器１００の対向領域内に配置されている。主端子７０のそれぞれは、図示しないバスバーなどとの接続のため、たとえばＹ方向において対向領域外まで延設されている。

各半導体装置２０は、Ｚ方向の投影視において互いに重なるように配置されている。半導体装置２０は、ＳｉＣを用いた第２半導体チップ５２が上流側となり、Ｓｉを用いた第１半導体チップ５１が下流側となるように配置されている。すなわち、Ｘ方向において、供給管１０１側に第２半導体チップ５２が配置され、排出管１０２側に第１半導体チップ５１が配置されている。これにより、第２半導体チップ５２を効果的に冷却することができる。

また、インバータ１２の各相を構成する上アーム１７Ｕ用の半導体装置２０Ｕと、下アーム１７Ｌ用の半導体装置２０Ｌとが、Ｚ方向において隣り合うように配置されている。これにより、同じ相を構成する半導体装置２０Ｕの第２主端子７２と、半導体装置２０Ｌの第１主端子７１とが、Ｚ方向の投影視において重なる配置とされている。したがって、上アーム１７Ｕと下アーム１７Ｌとの接続距離を短くすることができる。また、接続性を向上することができる。

このように、半導体装置２０（２０Ｕ，２０Ｌ）は、対向方向であるＺ方向において挟持された状態で、冷却器１００により冷却される。

＜半導体装置の細部構造＞
半導体装置２０において、第１ターミナル６１と第２ターミナル６２の構成が異なっている。すなわち、第１ターミナル６１と第２ターミナル６２とで、互いに異なる金属部材を用いている。

第２ターミナル６２の線膨張係数は、Ｚ方向に直交する方向、すなわちＸＹ平面に平行な方向において、第１ターミナル６１の線膨張係数よりも小さくされている。さらに、第２ターミナル６２の線膨張係数は、Ｚ方向に直交する方向において、Ｚ方向よりも小さくされている。このように、第２ターミナル６２は、線膨張係数の異方性を有している。第２ターミナル６２としては、たとえば図３に示すように複数種類の金属層が積層され、隣り合う層同士が接合されたクラッド材を用いることができる。

本実施形態では、第２ターミナル６２として、Ｃｕ層とＭｏ層とがＺ方向に交互に積層されたＣｕＭｏクラッド材を用いている。また、第１ターミナル６１として、Ｃｕを用いている。第１ターミナル６１を構成するＣｕの線膨張係数は、１７×１０^−６／Ｋ程度である。第２ターミナル６２の線膨張係数は、Ｚ方向においてＣｕとほぼ等しくされ、Ｚ方向に直交する方向において６〜１０×１０^−６／Ｋとされている。

このようなターミナル６０を備えつつ、本実施形態の半導体装置２０は、図３に二点鎖線で示す第１仮想線Ｌ１上、第２仮想線Ｌ２上、及び第３仮想線Ｌ３上において、以下に示す関係が成り立つように構成されている。第１仮想線Ｌ１は、Ｚ方向に平行とされ、Ｚ方向の投影視において第１ターミナル６１と重なる領域、換言すればエミッタ電極５１ｅと重なる領域を通る仮想的な線である。第２仮想線Ｌ２は、Ｚ方向に平行とされ、Ｚ方向の投影視において第２ターミナル６２と重なる領域、換言すればソース電極５２ｓと重なる領域を通る仮想的な線である。第３仮想線Ｌ３は、Ｚ方向に平行とされ、Ｚ方向の投影視において半導体チップ５０、ターミナル６０、及びはんだ９０と重ならず、第１金属体４１、第２金属体４２、及び封止樹脂体３０と重なる領域を通る仮想的な線である。

第１仮想線Ｌ１は、第１金属体４１、はんだ９１ａ、第１半導体チップ５１、はんだ９１ｂ、第１ターミナル６１、はんだ９１ｃ、第２金属体４２を通過する。第１仮想線Ｌ１が通過する上記した各要素が、第１仮想線Ｌ１上において、半導体装置２０の一面から裏面までの間に配置された部材である。第２仮想線Ｌ２は、第１金属体４１、はんだ９２ａ、第２半導体チップ５２、はんだ９２ｂ、第２ターミナル６２、はんだ９２ｃ、第２金属体４２を通過する。第２仮想線Ｌ２が通過する上記した各要素が、第２仮想線Ｌ２上において、半導体装置２０の一面から裏面までの間に配置された部材である。本実施形態では、第１仮想線Ｌ１が第１半導体チップ５１のエミッタ電極５１ｅの中心を通り、第２仮想線Ｌ２が第２半導体チップ５２のソース電極５２ｓの中心を通る。

第３仮想線Ｌ３は、第１金属体４１、封止樹脂体３０、第２金属体４２を通過する。第３仮想線Ｌ３が通過する上記した各要素が、第３仮想線Ｌ３上において、半導体装置２０の一面から裏面までの間に配置された部材である。本実施形態では、第３仮想線Ｌ３が、半導体チップ５０の並び方向であるＸ方向において、第１半導体チップ５１の上記したエミッタ中心と第２半導体チップ５２の上記したソース中心との中間位置を通る。

ここで、半導体装置２０の外郭をなすＺ方向の一面から裏面までの総和Ｓ１〜Ｓ３を定義する。第１総和Ｓ１は、第１仮想線Ｌ１上において、部材ごとの厚みとＺ方向の線膨張係数との積の、各部材での総和、すなわち足し合わせである。第２総和Ｓ２は、第２仮想線Ｌ２上において、部材ごとの厚みとＺ方向の線膨張係数との積の、各部材での総和である。第３総和Ｓ３は、第３仮想線Ｌ３上において、部材ごとの厚みとＺ方向の線膨張係数との積の、各部材での総和である。たとえば第３総和Ｓ３は、第３仮想線Ｌ３上において、第１金属体４１の厚み及び線膨張係数の積と、金属体４０間の封止樹脂体３０の厚み及び線膨張係数の積と、第２金属体４２の厚み及び線膨張係数の積との和である。

先ず本実施形態では、ＳｉＣ側の第２総和Ｓ２がＳｉ側の第１総和Ｓ１以上となるように、半導体装置２０が構成されている。半導体装置２０は、Ｓ２≧Ｓ１の関係を、少なくとも半導体装置２０（半導体チップ５０）が冷却される温度範囲内で満たす。本実施形態では、室温を含む所定の温度範囲、具体的には０℃〜最大接合温度Ｔｊｍａｘ（たとえば１５０℃）の範囲において、上記した関係を満たす。なお、車両の使用温度域（たとえば−４０℃〜１５０℃）の全域で、上記した関係を満たすようにしてもよい。

具体的には、Ｓｉを用いた第１半導体チップ５１とＳｉＣを用いた第２半導体チップ５２の線膨張係数は、それぞれ４×１０^−６／Ｋ程度とされ、第１半導体チップ５１と第２半導体チップ５２の厚みがほぼ等しくされている。上記したように、第２ターミナル６２の線膨張係数は、Ｚ方向において第１ターミナル６１とほぼ等しくされており、第１ターミナル６１と第２ターミナル６２の厚みがほぼ等しくされている。上記したように、第１金属体４１は厚みがほぼ一定の平板状とされ、第２金属体４２も厚みがほぼ一定の平板状とされている。また、はんだ９０として同一材料を用いており、線膨張係数が互いに等しくされている。そして、はんだ９１ａ，９１ｂ，９１ｃの厚みの和が、はんだ９２ａ，９２ｂ，９２ｃの厚みの和とほぼ等しくされている。

これにより、たとえば室温において、第２総和Ｓ２は第１総和Ｓ１とほぼ等しい値を示す。また、素子の発熱時（たとえば１００℃）においても、第２総和Ｓ２は第１総和Ｓ１とほぼ等しい値を示す。

さらに本実施形態では、第３総和Ｓ３がＳｉ側の第１総和Ｓ１以下となるように、半導体装置２０が構成されている。すなわち、Ｓ２≧Ｓ１≧Ｓ３を満たすように、半導体装置２０が構成されている。半導体装置２０は、Ｓ３≦Ｓ１の関係を、上記した所定の温度範囲において満たす。

上記したように、第１金属体４１は厚みがほぼ一定の平板状とされ、第２金属体４２も厚みがほぼ一定の平板状とされている。また、封止樹脂体３０の線膨張係数は、半導体チップ５０よりも大きく、金属体４０よりも小さい値とされている。具体的には、６〜１４×１０^−６／Ｋの範囲内となるように調整されている。すなわち、Ｚ方向において、ターミナル６０よりも小さい値とされている。これにより、たとえば室温において、第３総和Ｓ３は第１総和Ｓ１とほぼ等しい値を示す。また、素子の発熱時（たとえば１００℃）において、第３総和Ｓ３は第１総和Ｓ１よりも小さい値を示す。

＜半導体装置の効果＞
上記した半導体装置２０によれば、第２ターミナル６２の線膨張係数が、Ｚ方向に直交する方向において、第１ターミナル６１の線膨張係数よりも小さくされている。これにより、Ｚ方向に直交する方向において、第２ターミナル６２の線膨張係数が、第２半導体チップ５２の線膨張係数に近い値とされている。したがって、ＳｉＣ側のはんだ９２ａ，９２ｂ，９２ｃや第２半導体チップ５２に対し、Ｚ方向に直交する方向の線膨張係数差に基づいて作用する熱応力を、低減することができる。特に、第２半導体チップ５２と第２ターミナル６２と間のはんだ９２ｂに作用する熱応力を効果的に低減することができる。

よって、Ｓｉを用いた第１半導体チップ５１と、Ｓｉよりもヤング率の大きいＳｉＣを用いた第２半導体チップ５２とを並設した構成を採用しつつ、第２半導体チップ５２側の信頼性が第１半導体チップ５１側の信頼性に対して劣るのを抑制することができる。なお、第２半導体チップ５２側の信頼性の対象とは、第２半導体チップ５２及びはんだ９２ａ，９２ｂ，９２ｃである。第１半導体チップ５１側の信頼性の対象とは、第１半導体チップ５１及びはんだ９１ａ，９１ｂ，９１ｃである。

また、半導体装置２０は、Ｚ方向において冷却器１００により両面側から挟持される。このように挟持状態で冷却される半導体装置２０において、第２半導体チップ５２側の第２総和Ｓ２が、第１半導体チップ５１側の第１総和Ｓ１以上とされている。図８に示すように、半導体チップ５０（素子）の発熱によって各部材が膨張しても、半導体装置２０はＳ２≧Ｓ１の関係を満たす。したがって、半導体チップ５０の冷却が必要な温度域において、半導体装置２０の第２半導体チップ５２側の部分を冷却器１００に密着させることができる。

よって、Ｚ方向に直交する方向の線膨張係数が小さくされた第２ターミナル６２を用いつつも、第２半導体チップ５２から冷却器１００までの放熱経路において、熱抵抗の上昇を抑制することができる。これにより、第２半導体チップ５２の温度上昇を抑制し、ひいては第２半導体チップ５２側に作用する熱応力を低減することができる。

以上により、本実施形態の半導体装置２０によれば、ＳｉＣを用いた第２半導体チップ５２側の信頼性を向上することができる。これにより、第２半導体チップ５２側の信頼性を、第１半導体チップ５１側に近づけることができる。したがって、寿命の偏りを抑制することができる。なお、図８は、素子発熱時の半導体装置２０を示す模式図であり、図３に対応している。

また、本実施形態では、第２ターミナル６２の線膨張係数が、Ｚ方向に直交する方向において、Ｚ方向よりも小さくされている。このように、Ｚ方向に膨張しやすい異方性を有すると、第２半導体チップ５２の発熱時において第２半導体チップ５２側を冷却器１００に密着させやすくなる。これにより、ヤング率が大きいことで熱応力の低減がより望まれる第２半導体チップ５２について、効果的に冷却することができる。

なお、ターミナル６０の厚みは、たとえば１ｍｍ程度であり、仮想線Ｌ１，Ｌ２上における金属体４０間の他の要素に対して十分に厚い。他の要素は、ｕｍオーダの厚みである。特に本実施形態では、厚みに対して支配的なターミナル６０において、第１ターミナル６１と第２ターミナル６２とで、Ｚ方向の線膨張係数がほぼ等しくされ、厚みもほぼ等しくされている。よって、Ｓｉ側とＳｉＣ側とでターミナル６０の膨張時の厚みもほぼ等しい。したがって、第１半導体チップ５１側についても、熱抵抗の上昇を抑制することができる。

また、本実施形態では、封止樹脂体３０による封止構造において、第３総和Ｓ３が第１総和Ｓ１以下とされている。このため、Ｚ方向の投影視において、半導体チップ５０やターミナル６０と重ならない部分、すなわち金属体４０間に封止樹脂体３０のみが介在する部分が、ターミナル６０と重なる部分より大きく膨張するのを抑制することができる。これにより、半導体装置２０において、第２半導体チップ５２側の部分を冷却器１００により確実に密着させることができる。

第１半導体チップ５１及び第２半導体チップ５２の厚みの関係は、上記例に限定されない。たとえば第２半導体チップ５２が第１半導体チップ５１よりも薄い構成において、上記した総和の関係を満たすようにしてもよい。また、厚み方向に直交する面積についても、互いにほぼ等しい構成に限定されない。たとえば第２半導体チップ５２のほうが第１半導体チップ５１よりも面積が小さい構成において、上記した総和の関係を満たすようにしてもよい。

第２ターミナル６２の構成は、上記例に限定されない。線膨張係数が異方性を示す第２ターミナル６２として、Ｃｕ層とＭｏ層が交互に積層されたクラッド材の例を示したが、これ以外のクラッド材を用いることもできる。たとえばＣｕ層とＷ（タングステン）層が交互に積層されたクラッド材を用いてもよい。また、Ｃｕ層と、Ｃｕを含む合金層とのクラッド材を採用することもできる。合金層として、たとえばＣｕＭｏ層、ＣｕＣｒ層などを採用することができる。

また、線膨張係数が等方性を示す第２ターミナル６２を採用することもできる。このような第２ターミナル６２としては、たとえばＣｕＷの金属ブロックを用いることができる。第２ターミナル６２の線膨張係数は、少なくともＺ方向に直交する方向において、第１ターミナル６１の線膨張係数よりも小さくされていればよい。第１ターミナル６１の線膨張係数が上記したＣｕのように等方性を示す場合、Ｚ方向の線膨張係数も、第１ターミナル６１に対して第２ターミナル６２が小さくされることとなる。この場合には、第２仮想線Ｌ２上に配置された複数の部材の少なくとも１つの厚みを、第１仮想線Ｌ１上に配置された対応する部材の厚みよりも厚くすることで、Ｓ２≧Ｓ１を満たすようにすればよい。

たとえば、図９に示す第１変形例のように、第２ターミナル６２を第１ターミナル６１より厚くしてもよい。図９では、ターミナル６０よりも線膨張係数が小さい半導体チップ５０において、第２半導体チップ５２の厚みが第１半導体チップ５１より薄くされている。また、半導体チップ５０より線膨張係数が大きいターミナル６０において、第２ターミナル６２の厚みが、第１ターミナル６１より厚くされている。これにより、等方性を示す第２ターミナル６２を採用しつつ、室温時及び膨張時のいずれにおいてもＳ２≧Ｓ１を満たす構成が可能となる。

また、図１０に示す第２変形例のように、金属体４０に凸部４１ｃ，４２ｃを設け、金属体４０における第２半導体チップ５２側の部分を局所的に厚くしてもよい。凸部４１ｃ，４２ｃは、実装面４１ａ，４２ａであって、Ｚ方向の投影視において第２ターミナル６２と重なる領域に設けられている。これにより、等方性を示す第２ターミナル６２を採用しつつ、室温時及び膨張時のいずれにおいてもＳ２≧Ｓ１を満たす構成が可能となる。なお、凸部４１ｃ，４２ｃを放熱面４１ｂ，４２ｂ側に設けてもよい。また、凸部４１ｃ，４２ｃの一方のみを設けてもよい。第１金属体４１に凸部４１ｃを設けるとともに、第２金属体４２に凸部４２ｃを設けたほうが、冷却器１００が両面に配置される構成において、冷却器１００への密着の偏りを抑制することができる。

第２半導体チップ５２の厚みを、図９及び図１０に示したように第１半導体チップ５１より薄くしてもよい。同じ耐圧において、ＳｉＣのほうがＳｉよりもドリフト層を薄くすることができる。半導体チップ５０の厚み方向に直交する面積は、上記例に限定されない。ＳｉＣを用いた第２半導体チップ５２の面積を、Ｓｉを用いた第１半導体チップ５１の面積より小さくしてもよい。

Ｓｉを用いた第１半導体チップ５１にＩＧＢＴ（ＲＣ−ＩＧＢＴ）が形成され、ＳｉＣを用いた第２半導体チップ５２にＭＯＳＦＥＴが形成される例を示したが、これに限定されない。第１半導体チップ５１にＩＧＢＴが形成され、第２半導体チップ５２にショットキーバリアダイオード（ＳＢＤ）が形成された構成としてもよい。ショットキーバリアダイオードは、ＩＧＢＴに対して逆並列に接続され、上記したダイオードＤ１の代わりに機能する。これによれば、リカバリー損失を低減することができる。また、第１半導体チップ５１に真正半導体層を備えるＰＩＮダイオードが形成され、第２半導体チップ５２にＭＯＳＦＥＴが形成された構成としてもよい。ＭＯＳＦＥＴの寄生ダイオードとは別にＳｉ−ＰＩＮダイオードを設けることで、第２半導体チップ５２（ＳｉＣ基板）の面積を小さくすることができる。

（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置２０と共通する部分についての説明は省略する。

本実施形態の半導体装置２０は、３つの半導体チップ５０と、半導体チップ５０に対応する３つのターミナル６０を備えている。具体的には、図１１及び図１２に示すように、半導体チップ５０として、２つの第１半導体チップ５１と、１つの第２半導体チップ５２を備えている。また、ターミナル６０として、２つの第１ターミナル６１と、１つの第２ターミナル６２を備えている。以下において、第１半導体チップ５１の１つを第１半導体チップ５１ａ、別の１つを第１半導体チップ５１ｂとも示す。第１ターミナル６１の１つを第１ターミナル６１ａ、別の１つを第１ターミナル６１ｂとも示す。第１ターミナル６１ａは第１半導体チップ５１ａに対応し、第１ターミナル６１ｂは第１半導体チップ５１ｂに対応している。

本実施形態でも、Ｓｉを用いた第１半導体チップ５１（５１ａ，５１ｂ）にＲＣ−ＩＧＢＴが形成され、ＳｉＣを用いた第２半導体チップ５２にＭＯＳＦＥＴが形成されている。２つの第１半導体チップ５１は、互いに同じ構成とされており、２つの第１ターミナル６１も互いに同じ構成とされている。なお、第１半導体チップ５１ａ側と第１半導体チップ５１ｂ側とで、第１総和Ｓ１が互いに等しくなるように構成されている。また、先行実施形態同様、第１ターミナル６１としてＣｕを用い、第２ターミナル６２としてＣｕＭｏクラッド材を用いている。

本実施形態では、第２半導体チップ５２の厚みが、第１半導体チップ５１よりも薄くされている。また、第２半導体チップ５２のＺ方向に直交する方向の面積が、第１半導体チップ５１よりも小さくされている。そして、第２半導体チップ５２が薄い分、第２ターミナル６２の厚みが第１ターミナル６１よりも厚くされている。これにより、室温時及び膨張時のいずれにおいても、第２仮想線Ｌ２上の第２総和Ｓ２が第１仮想線Ｌ１上の第１総和Ｓ１以上の関係を満たすようにされている。したがって、先行実施形態同様、ＳｉＣを用いた第２半導体チップ５２側の信頼性を向上することができる。

また、本実施形態でも、異方性を有する第２ターミナル６２を採用しているため、先行実施形態同様、ヤング率が大きいことで熱応力の低減がより望まれる第２半導体チップ５２について、効果的に冷却することができる。

また、室温時及び膨張時のいずれにおいても、第３仮想線Ｌ３上の第３総和Ｓ３が第１総和Ｓ１以上の関係を満たす。すなわち、Ｓ２≧Ｓ１≧Ｓ３の関係を満たす。したがって、先行実施形態同様、金属体４０間に封止樹脂体３０のみが介在する部分が、ターミナル６０と重なる部分より大きく膨張するのを抑制することができる。これにより、半導体装置２０において、第２半導体チップ５２側の部分を冷却器１００により確実に密着させることができる。

さらに本実施形態では、半導体チップ５０、ターミナル６０、及び主端子７０の配置に対称性をもたせている。３つの半導体チップ５０は、Ｘ方向に並んで配置されている。具体的には、第１半導体チップ５１の間に第２半導体チップ５２が配置されている。中心線ＣＬは、第１半導体チップ５１ａの中心と第１半導体チップ５１ｂの中心との間の中央位置を通る。第２半導体チップ５２は、自身の幅の中心が中心線ＣＬ上に位置するように配置されている。このように、半導体チップ５０は、中心線ＣＬに対して線対称配置とされている。同様に、ターミナル６０も、中心線ＣＬに対して線対称配置とされている。

半導体装置２０は、３本の主端子７０を備えている。具体的には、２本の第１主端子７１と、１本の第２主端子７２を備えている。３本の主端子７０は、板幅方向であるＸ方向に並んで配置されている。第１主端子７１の間に第２主端子７２が配置されている。第２主端子７２は、自身の幅の中心が上記した中心線ＣＬ上に位置するように配置されている。主端子７０は、中心線ＣＬに対して線対称配置とされている。

図１１に示す破線矢印は、第１半導体チップ５１ａ側の主電流の流れを示しており、一点鎖線の矢印は第１半導体チップ５１ｂ側の主電流の流れを示している。上記した線対称配置により、第１半導体チップ５１ａの主電流と第１半導体チップ５１ｂの主電流とは、中心線ＣＬに対して線対称となるように流れる。したがって、第１半導体チップ５１ａ側の第１主端子７１→第１半導体チップ５１ａ→第２主端子７２の通電経路の配線長と、第１半導体チップ５１ｂ側の第１主端子７１→第１半導体チップ５１ｂ→第２主端子７２の通電経路の配線長がほぼ等しい。これにより、第１半導体チップ５１ａ側の主回路インダクタンスと、第１半導体チップ５１ｂ側の主回路インダクタンスがほぼ等しくなり、電流アンバランスを抑制することができる。

なお、上記した半導体装置２０を、上アーム１７Ｕと下アーム１７Ｌとで共通部品としてもよいが、本実施形態では、上アーム１７Ｕ用の半導体装置２０Ｕとして用いる。図１３は、下アーム１７Ｌ用の半導体装置２０Ｌを示している。半導体装置２０Ｌは、２本の第２主端子７２と、１本の第１主端子７１を備えている。そして、半導体装置２０Ｕの第２主端子７２の位置に半導体装置２０Ｌの第１主端子７１が配置され、半導体装置２０Ｕの第１主端子７１の位置に半導体装置２０Ｌの第２主端子７２が配置されている。これによれば、上アーム１７Ｕと下アーム１７Ｌとの接続距離を短くすることができる。また、接続性を向上することができる。

半導体装置２０が３つの半導体チップ５０を備える例を示したが、これに限定されない。第１半導体チップ５１及び第２半導体チップ５２の少なくとも一方を複数有せばよい。たとえば、ＳｉＣを用いた第２半導体チップ５２を複数有してもよい。複数の第２半導体チップ５２を設ける場合も、Ｘ方向に並び、且つ、中心線ＣＬに対して線対称となるように配置するとよい。

Ｓｉを用いた第１半導体チップ５１にＩＧＢＴ（ＲＣ−ＩＧＢＴ）が形成され、ＳｉＣを用いた第２半導体チップ５２にＭＯＳＦＥＴが形成される例を示したが、これに限定されない。第１半導体チップ５１にＩＧＢＴが形成され、第２半導体チップ５２にショットキーバリアダイオード（ＳＢＤ）が形成された構成としてもよい。第１半導体チップ５１にＰＩＮダイオードが形成され、第２半導体チップ５２にＭＯＳＦＥＴが形成された構成としてもよい。第１半導体チップ５１にＩＧＢＴが形成され、第２半導体チップ５２の１つにＭＯＳＦＥＴが形成され、第２半導体チップ５２の別の１つにショットキーバリアダイオードが形成された構成としてもよい。

第１半導体チップ５１ａと第１半導体チップ５１ｂとで、主回路インダクタンスを揃える例を示したが、さらに、第１半導体チップ５１と第２半導体チップ５２とで、上記した通電経路の配線長、すなわち主回路インダクタンスを揃えるようにしてもよい。これによれば、Ｓｉ側の第１半導体チップ５１とＳｉＣ側の第２半導体チップ５２とを同時にスイッチングする場合において、電流アンバランスを抑制することができる。

この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。

上記したように、ＳｉＣのヤング率は、Ｓｉの約３倍である。したがって、Ｓｉを用いた第１半導体チップ５１の厚みが、ＳｉＣを用いた第２半導体チップ５２の厚みの３倍よりも厚いと、第１半導体チップ５１側に作用する熱応力のほうが、第２半導体チップ５２側に作用する熱応力よりも大きくなる。すなわち、第１半導体チップ５１側の信頼性が問題となる。このようにＳｉＣの厚みがＳｉに対して十分に薄い場合には、第１ターミナル６１の線膨張係数を、Ｚ方向に直交する方向において、第２ターミナル６２の線膨張係数よりも小さくするとよい。これにより、第１半導体チップ５１側に作用する熱応力を、低減することができる。また、第１半導体チップ５１側の第１総和Ｓ１を、第２半導体チップ５２側の第２総和Ｓ２以上にするとよい。これによれば、半導体チップ５０の冷却が必要な温度域において、半導体装置２０の第１半導体チップ５１側の部分を冷却器１００に密着させることができる。一例として示す図１４では、第１ターミナル６１としてＣｕＭｏクラッド材を用い、第２ターミナル６２としてＣｕを用いている。

半導体装置２０として、１つのアームを構成する要素単位でパッケージ化された１ｉｎ１パッケージの例を示したが、これに限定されない。各アームが、Ｓｉを用いた第１半導体チップ５１とＳｉＣを用いた第２半導体チップ５２との並列接続構造をなすものであれば、適用できる。たとえば上下アームを構成する要素単位でパッケージ化された２ｉｎ１パッケージにも適用できる。

半導体装置２０をインバータ１２に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ１２及びコンバータの両方に適用することもできる。

放熱面４１ｂ，４２ｂが、封止樹脂体３０から露出される例を示したが、封止樹脂体３０から露出されない構成としてもよい。たとえば図示しない絶縁部材によって放熱面４１ｂ，４２ｂを完全に覆ってもよい。この場合、絶縁部材が、半導体装置２０の外郭をなすこととなる。また、半導体装置２０がＤＢＣ基板を備え、第１金属体４１及び第２金属体４２の少なくとも一方に代えて、ＤＢＣ基板のＣｕ層を用いてもよい。

半導体装置２０が両面側から冷却器１００によって挟持される例を示したが、これに限定されない。半導体装置２０を挟持する挟持部材の１つが冷却器１００とされ、別の１つが冷却器１００以外の部材とされてもよい。

半導体装置２０が封止樹脂体３０を備える例を示したが、これに限定されない。封止樹脂体３０を備えない構成において、Ｚ方向に直交する方向の線膨張係数を第１ターミナル６１より第２ターミナル６２で小さくし、且つ、第２総和Ｓ２≧第１総和Ｓ１を満たすようにしてもよい。

ターミナル６０が、はんだ９０を介して第２金属体４２に接続される例を示したが、これに限定されない。第２金属体４２を基部、ターミナル６０を基部に一体的に設けられた凸部とする金属部材を採用することができる。すなわち、ターミナル６０と第２金属体４２を一体的に設けてもよい。この場合、はんだ９０（９１ｃ，９２ｃ）は不要となる。

複数の半導体チップ５０が、共通の第１金属体４１に接続されるとともに、共通の第２金属体４２に接続される例を示したが、これに限定されない。半導体チップ５０を挟む第１金属体４１及び第２金属体４２の少なくとも一方が、半導体チップ５０ごとに複数に分割された構成を採用することができる。たとえば図１５に示す例では、半導体装置２０が、第１半導体チップ５１が接続される第１金属体４１と、第２半導体チップ５２が接続される第１金属体４１を有している。２つの第１金属体４１は、材料や厚みが互いに等しくされており、Ｘ方向に並んで配置されている。２つの第１金属体４１は、たとえば共通の第１主端子７１を介して外部との電気的な接続が可能となっている。図１５について、それ以外の構成は、先行実施形態（たとえば図３参照）と同じである。

１…直流電源、２…モータジェネレータ、１０…電力変換装置、１１…平滑コンデンサ、１２…インバータ、１３…制御回路、１４…駆動ＩＣ、１５…Ｐライン、１６…Ｎライン、１７…上下アーム回路、１７Ｕ…上アーム、１７Ｌ…下アーム、１８…出力ライン、２０，２０Ｌ，２０Ｕ…半導体装置、３０…封止樹脂体、３０ａ…一面、３０ｂ…裏面、３０ｃ，３０ｄ…側面、４０…金属体、４１…第１金属体、４１ａ…実装面、４１ｂ…放熱面、４１ｃ…凸部、４２…第２金属体、４２ａ…実装面、４２ｂ…放熱面、４２ｃ…凸部、５０…半導体チップ、５１，５１ａ，５１ｂ…第１半導体チップ、５１ｃ…コレクタ電極、５１ｅ…エミッタ電極、５１ｐ…パッド、５２…第２半導体チップ、５２ｄ…ドレイン電極、５２ｓ…ソース電極、５２ｐ…パッド、６０…ターミナル、６１，６１ａ，６１ｂ…第１ターミナル、６２…第２ターミナル、６２ａ…Ｃｕ層、６２ｂ…合金層、７０…主端子、７１…第１主端子、７２…第２主端子、８０…信号端子、８１…第１信号端子、８２…第２信号端子、９０…はんだ、９１ａ，９１ｂ，９１ｃ…第１はんだ、９２ａ，９２ｂ，９２ｃ…第２はんだ、９３…ボンディングワイヤ、１００…冷却器、１０１…供給管、１０２…排出管、１０３…熱交換部、１１０…パワーモジュール

Claims (5)

1. 外郭をなす表面として、一面及び前記一面と反対の裏面を有する半導体装置であって、
   前記一面側に配置された第１金属体（４１）と、
   前記第１金属体と対向するように、前記裏面側に配置された第２金属体（４２）と、
   前記第１金属体と前記第２金属体との対向領域に配置された複数の半導体チップ（５０）であって、Ｓｉ基板に第１素子が形成され、前記第１金属体に接続された少なくとも１つの第１半導体チップ（５１）、及び、ＳｉＣ基板に第２素子が形成され、前記第１金属体に接続された少なくとも１つの第２半導体チップ（５２）と、
   前記第２金属体と前記半導体チップとの間に個別に介在し、前記第２金属体と前記半導体チップとを中継する複数のターミナル（６０）であって、前記第１半導体チップとの間に介在する第１ターミナル（６１）、及び、前記第２半導体チップとの間に介在する第２ターミナル（６２）と、
   を備え、
   前記第１金属体及び前記第２金属体の対向方向と直交する方向において、前記第２ターミナルの線膨張係数が前記第１ターミナルの線膨張係数よりも小さくされ、
   前記対向方向の投影視において前記第１ターミナルと重なる領域を通り、前記対向方向に平行な第１仮想線上において、前記一面から前記裏面までの間に配置された各部材の厚みと前記対向方向の線膨張係数との積の総和を第１総和とし、前記対向方向の投影視において前記第２ターミナルと重なる領域を通り、前記対向方向に平行な第２仮想線上において、前記一面から前記裏面までの間に配置された各部材の厚みと前記対向方向の線膨張係数との積の総和を第２総和とすると、前記第２総和が前記第１総和以上とされている半導体装置。
2. 前記第２ターミナルの線膨張係数は、前記対向方向と比較して前記直交する方向のほうが小さくされている請求項１に記載の半導体装置。
3. 前記第１金属体、前記第２金属体、前記半導体チップ、前記ターミナルを一体的に封止する封止樹脂体（３０）をさらに備える請求項１又は請求項２に記載の半導体装置。
4. 前記対向方向の投影視において、前記半導体チップ、前記ターミナルと重ならず、前記第１金属体、前記第２金属体、及び前記封止樹脂体と重なる領域を通り、前記対向方向に平行な第３仮想線上において、前記一面から前記裏面までの間に配置された各部材の厚みと前記対向方向の線膨張係数との積の総和を第３総和とすると、前記第３総和が前記第１総和以下とされている請求項３に記載の半導体装置。
5. 前記第１半導体チップには、前記第１素子としてＩＧＢＴが形成され、
   前記第２半導体チップには、前記第２素子としてＭＯＳＦＥＴが形成され、
   前記半導体チップとして、２つの前記第１半導体チップと、１つの前記第２半導体チップを含んでいる請求項１〜４いずれか１項に記載の半導体装置。

Images