KR101341566B1 - 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 - Google Patents

소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101341566B1
KR101341566B1 KR1020070069259A KR20070069259A KR101341566B1 KR 101341566 B1 KR101341566 B1 KR 101341566B1 KR 1020070069259 A KR1020070069259 A KR 1020070069259A KR 20070069259 A KR20070069259 A KR 20070069259A KR 101341566 B1 KR101341566 B1 KR 101341566B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
device package
pads
pins
socket
Prior art date
Application number
KR1020070069259A
Other languages
English (en)
Other versions
KR20090005875A (ko
Inventor
조병환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070069259A priority Critical patent/KR101341566B1/ko
Priority to US12/215,769 priority patent/US7737710B2/en
Priority to JP2008178063A priority patent/JP5308086B2/ja
Priority to CN2008101361143A priority patent/CN101344571B/zh
Publication of KR20090005875A publication Critical patent/KR20090005875A/ko
Priority to US12/783,722 priority patent/US20100231248A1/en
Priority to US13/087,590 priority patent/US8242794B2/en
Priority to US13/484,845 priority patent/US9459281B2/en
Application granted granted Critical
Publication of KR101341566B1 publication Critical patent/KR101341566B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 하면에 제 1 연결 단자들이 형성되고, 상면에 제 2 연결 단자들이 형성된 반도체 소자 패키지의 전기적 특성을 검사하는 장치를 제공한다. 검사 장치는 일면에 제 1 패드들이 형성된 테스트 보드, 반도체 소자 패키지와 테스트 보드를 전기적으로 연결하는 소켓을 가진다. 상기 소켓은 제 1 연결 단자들과 전기적으로 연결되는 제 1 연결 유닛과 상기 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 가진다. 상기 테스트 보드의 상기 제 1 패드들과 상기 제 1 연결 단자를 전기적으로 연결하는 제 1 핀들을 가지고, 상기 제 2 연결 유닛은 서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판, 상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들, 상기 소켓 기판의 상기 제 2 패드들과 전기적으로 연결되며 상기 검사 대상물과 전기 신호를 주고받는 양품의 전자 부품을 가진다.
Figure R1020070069259
반도체 소자 패키지, 소켓, 기판, 테스트 보드

Description

소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법{A SOCKET, A TEST EQUIPMENT, AND METHOD FOR MANUFACTURING A MULTI-CHIP SEMICONDUCTOR DEVICE PACKAGE}
본 발명은 검사 장치 및 방법에 관한 것으로, 특히 반도체 소자 패키지의 전기적 특성을 검사하는 장치 및 방법에 관한 것이다.
반도체 산업에서 집적 회로에 대한 패키징(packaging) 기술은 소형화 및 실장 신뢰성 향상을 만족시키는 방향으로 계속적으로 발전하고 있다. 예컨대, 소형화에 대한 요구는 반도체 칩(semiconductor chip) 크기에 근접한 패키지(package)에 대한 기술 개발을 가속화시키고 있다. 또한, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 제품을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 제품을 제공하기 위한 방법으로는 메모리 칩(memory chip)의 용량 증대, 즉, 메모리 칩의 고집적화가 있다. 이러한 메모리 칩의 고집적화는 한정된 반도체 공간 내에 보다 많은 수의 셀(cell)을 집적해 넣는 것에 의해 실현된다.
이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등의 고난도 기술과 많은 개발 시간을 필요로 한다. 이에 따라 고용량의 반도체 제품을 제공하기 위한 다른 방법으로서 적층(stack) 기술이 제안되고 있다. 여기서 적층이란 적어도 두 개 이상의 반도체 칩 또는 반도체 소자 패키지를 수직으로 쌓아 올리는 것이다. 이러한 적층 기술에 의하면, 예컨대, 두 개의 64M 메모리를 적층 하여 128M 메모리가 구성될 수 있으며, 두 개의 128M 메모리를 적층 하여 256M 메모리가 구성될 수 있다. 또한, 적층형 반도체 소자 패키지는 메모리 용량의 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 이점이 있다.
일반적으로, 적층형 반도체 소자 패키지는 제 1 반도체 소자 패키지와 제 2 반도체 소자 패키지를 가진다. 제 1 반도체 소자 패키지의 하면에는 시스템 기판 등과 같은 외부 회로와 연결되는 볼 그리드 어레이(ball grid array, BGA)와 같은 연결 단자들이 형성되고, 상면에는 제 2 반도체 소자 패키지와 전기적 접속을 위한 패드(pad)와 같은 연결 단자들이 형성된다. 제 2 반도체 소자 패키지는 하면에 제 1 반도체 소자 패키지와 전기적 접속을 위한 패드와 같은 연결 단자들이 형성된다. 제 1 반도체 소자 패키지와 제 2 반도체 소자 패키지는 솔더 볼들에 의해 연결된다.
이와 같은 적층형 반도체 소자 패키지에서 제 1 반도체 소자 패키지의 연결 단자들의 전기적 연결 상태 등과 같은 전기적 특성을 테스트하는 방법은 다음과 같다. 처음에 검사 장치(Test Equipment)를 사용하여 제 1 반도체 소자 패키지의 하면에 형성된 연결 단자들의 전기적 연결 상태가 양호한지 여부를 테스트한다. 하면 에 형성된 연결 단자들의 전기적 연결 상태가 양호한 것으로 판단되면, 상면에 형성된 연결 단자들의 전기적 연결 상태가 양호한지 여부를 테스트한다. 이를 위해 양품인 제 2 반도체 소자 패키지와 제 1 반도체 소자 패키지를 솔더 볼들을 이용하여 전기적으로 연결하여 적층형 반도체 소자 패키지를 제조한다. 이후에, 제 1 반도체 소자 패키지로 입력 신호를 인가하여 제 2 반도체 소자 패키지가 원활하게 구동되는지 여부를 측정함으로써 제 1 반도체 소자 패키지의 상면에 제공된 연결 단자의 전기적 연결 상태를 테스트한다.
상술한 검사 방법은 제 1 반도체 소자 패키지의 하면 및 상면의 검사가 각각 이루어지고 있으므로, 검사에 소요되는 시간이 길다.
또한, 제 1 반도체 소자 패키지에 양품인 제 2 반도체 소자 패키지를 적층한 후 제 1 반도체 소자 패키지의 상면에 제공된 패드의 전기적 연결 상태를 테스트하므로, 테스트 결과 제 1 반도체 소자 패키지의 상면에 제공된 패드가 불량으로 판단된 경우 양품인 제 2 반도체 소자 패키지도 폐기된다.
본 발명은 하면 및 상면 각각에 전기적 연결 단자를 가지는 반도체 소자 패키지의 전기적 연결 상태 등과 같은 전기적 특성 검사를 효율적으로 수행할 수 있는 검사 장치 및 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 상술한 반도체 소자 패키지의 상면 및 하면 각각에 제공된 전기적 연결 단자들의 전기적 연결 상태 검사에 소요되는 시간을 단축할 수 있는 검사 장치 및 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 적층형 반도체 소자 패키지에서 하부에 제공되는 반도체 소자 패키지의 전기적 연결 상태를 검사하는 과정에서, 양품으로 판정된 상부에 제공되는 반도체 소자 패키지가 낭비되는 것을 방지할 수 있는 검사 장치 및 방법을 제공하는 것을 일 목적으로 한다.
본 발명의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 하면에 제 1 연결 단자들이 형성되고, 상면에 제 2 연결 단자들이 형성된 검사 대상물의 전기적 특성을 검사하는 장치를 제공한다. 상기 검사 장치는 일면에 제 1 패드들이 형성된 테스트 보드, 상기 검사 대상물과 상기 테스트 보드를 전기적으로 연결하는 소켓, 그리고 상기 소켓으로 상기 검사 대상물을 이송하는 핸들러를 구비한다. 상기 소켓은 상기 제 1 연결 단자들과 전기적으로 연결되는 제 1 연결 유닛과 상기 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 가진다.
본 발명의 일 실시예에 의하면, 상기 제 1 연결 유닛은 상기 테스트 보드의 상기 제 1 패드들과 상기 제 1 연결 단자를 전기적으로 연결하는 제 1 핀들을 가지고, 상기 제 2 연결 유닛은 서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판, 상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들, 상기 소켓 기판의 상기 제 2 패드들과 전기적으로 연결되며 상기 검사 대상물과 전기 신호를 주고받는 양품의 전자 부품을 가진다.
상기 소켓은 제 1 몸체와 상기 제 1 몸체에 착탈 가능한 제 2 몸체를 가지고, 상기 제 1 핀들은 상기 제 1 몸체를 상하로 관통하도록 형성된 제 1 홀들에 삽입 설치되고, 상기 제 2 핀들은 상기 제 2 몸체를 상하로 관통하도록 형성된 제 2 홀들에 삽입 설치되며, 상기 소켓 기판은 상기 제 2 몸체의 상부에 배치될 수 있다. 상기 제 1 몸체의 상면 또는 상기 제 2 몸체의 하면에는 상기 검사 대상물이 삽입되는 홈이 형성될 수 있다.
일 예에 의하면 상기 양품의 전자 부품은 상기 소켓 기판에 납땜에 의해 고정 설치될 수 있다. 다른 예에 의하면, 상기 양품의 전자 부품은 상기 소켓 기판에 탈착 가능하게 설치될 수 있다.
일 예에 의하면, 상기 소켓 기판과 상기 제 2 몸체는 상기 핸들러에 고정 설치된다. 상기 제 1 몸체와 상기 제 2 몸체 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성될 수 있다. 또한, 상기 검사 장치에는 상기 제 1 몸체가 삽입되는 통공이 형성되며 상기 제 1 몸체를 상기 테스트 유닛에 고정하는 지지대가 제공되고, 상기 지지대와 상기 핸들러 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성될 수 있다.
일 예에 의하면, 상기 검사 대상물은 제 1 반도체 소자가 내장된 패키지이고, 상기 양품의 전자 부품은 상기 제 1 반도체 소자와 전기적 신호를 주고받는 제 2 반도체 소자를 포함한다.
일 예에 의하면, 상기 검사 대상물은 제 1 반도체 소자가 내장된 제 1 반도체 소자 패키지이고, 상기 양품의 전자 부품은 상기 제 1 반도체 소자 패키지에 적층하고자 하는 제 2 반도체 소자 패키지에 제공되는 제 2 반도체 소자를 포함한다. 상기 1 반도체 소자는 로직 칩을 포함하고, 상기 제 2 반도체 소자는 메모리 칩을 포함할 수 있다.
제 2 실시예에 의하면, 상기 테스트 보드는 제 2 패드들을 포함하며, 상기 제 1 연결 유닛은 상기 테스트 보드와 제 1 패드와 상기 제 1 연결 단자를 전기적으로 연결하는 제 1 핀들을 가지고, 상기 제 2 연결 유닛은 서로 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판, 상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들, 상기 소켓 기판의 상기 제 2 패드들과 상기 테스트 보드의 제 2 패드들을 전기적으로 연결하는 제 3 핀들을 가진다.
일 예에 의하면, 상기 소켓은 상기 제 1 핀들이 삽입 설치되도록 상하로 관통된 제 1 홀들이 형성된 제 1 몸체와 상기 제 2 핀들이 삽입 설치되도록 상하로 관통된 제 2 홀들이 형성된 제 2 몸체를 가지며, 상기 제 1 몸체의 상면 또는 상기 제 2 몸체의 하면에는 상기 검사 대상물이 위치되는 홈이 형성되고, 상기 제 1 몸체와 상기 제 2 몸체 중 상기 홈이 형성된 몸체에는 상기 홈 외측에 상기 제 3 핀들이 삽입 설치되는 제 3 홀들이 형성된다.
상기 소켓 기판과 상기 제 2 몸체는 상기 핸들러에 고정 설치될 수 있다. 또한, 상기 제 1 몸체와 상기 제 2 몸체 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성될 수 있다. 또한, 상기 검사 장치에는 상기 제 1 몸체가 삽입되는 통공이 형성되며 상기 제 1 몸체를 상기 테스트 유닛에 고정하는 지지대가 제공되고, 상기 제 1 몸체와 상기 핸들러 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성될 수 있다.
상기 검사 대상물은 반도체 소자 패키지일 수 있다.
또한, 본 발명은 검사 대상물의 전기적 특성을 검사하는 장치에 사용되는 소켓을 제공한다. 상기 소켓은 검사 대상물이 놓이는 하우징, 상기 하우징에 놓인 상기 검사 대상물의 하면에 제공된 제 1 연결 단자들과 전기적으로 연결되도록 제공되는 제 1 연결 유닛, 상기 하우징에 놓인 상기 검사 대상물의 상면에 제공된 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 포함한다.
제 1 실시예에 의하면, 상기 하우징은 제 1 몸체, 상기 제 1 몸체와 결합 및 분리가 가능한 제 2 몸체를 가지고, 상기 제 1 연결 유닛은 상기 제 1 몸체에 상하방향으로 형성된 홀 내에 삽입설치되는 제 1 핀들을 가지며, 상기 제 2 연결 유닛은 서로 전기적으로 연결되는 제 1 패드들과 제 2 패드를 가지는 소켓 기판, 상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들, 상기 소켓 기판의 상기 제 2 패드들과 전기적으로 연결되며 상기 검사 대상물과 전기 신호를 주고받는 양품의 전자 부품을 가진다.
제 2 실시예에 의하면, 상기 하우징은 제 1 몸체와 상기 제 1 몸체와 결합 및 분리가 가능한 제 2 몸체를 가지고, 상기 제 1 연결 유닛은 상기 제 1 몸체에 상하방향으로 형성된 제 1 홀들 내에 삽입설치되는 제 1 핀들을 가지며, 상기 제 2 연결 유닛은 서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판, 상기 제 2 몸체에 상하 방향으로 형성된 제 2 홀들 내에 삽입 설치되며 상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들, 그리고 상기 소켓 기판의 상기 제 2 패드들과 전기적으로 연결되며 상기 제 1 몸체 또는 상기 제 2 몸체에 형성된 제 3 홀에 삽입 설치되는 제 3 핀들을 가진다.
또한, 본 발명은 하면에 제 1 연결 단자들이 형성되고 상면에 제 2 연결 단자들이 형성된 검사 대상물의 전기적 특성을 검사하는 방법을 제공한다. 상기 검사 방법에 의하면, 상기 검사 대상물이 놓이는 소켓에 상기 제 1 연결 단자와 전기적으로 접촉되는 제 1 핀들과 상기 제 2 연결 단자와 전기적으로 접촉되는 제 2 핀들을 동시에 제공하고, 테스트 보드를 통해 상기 제 1 핀들로 전기 신호를 인가함으 로써 상기 검사 대상물의 상기 제 1 연결 단자 및 상기 제 2 연결 단자의 양호 여부를 동시에 검사한다.
제 1 실시예에 의하면, 상기 검사 대상물과 전기 신호를 주고 받는 양품의 전자 부품과 상기 제 2 핀들 및 상기 양품의 전자 부품을 전기적으로 연결하는 소켓 기판을 제공하고, 상기 테스트 보드에서 인가되는 신호는 순차적으로 상기 제 1 핀들, 상기 검사 대상물, 상기 제 2 핀들, 상기 소켓 기판, 상기 전자 부품, 상기 소켓 기판, 상기 제 2 핀들, 상기 검사 대상물, 그리고 상기 제 1 핀들을 통해 상기 테스트 보드로 출력된다.
제 2 실시예에 의하면, 상기 테스트 보드와 접촉되는 제 3 핀들, 및 상기 제 2 핀들과 상기 제 3 핀들을 전기적으로 연결하는 소켓 기판을 제공하고, 상기 테스트 보드에서 인가되는 신호는 순차적으로 상기 제 1 핀들, 상기 검사 대상물, 상기 제 2 핀들, 상기 소켓 기판, 그리고 제 3 핀들을 통해 상기 테스트 보드로 출력된다.
본 발명에 의하면, 검사 대상물의 하면에 제공된 연결 단자의 연결 상태와 상면에 제공된 연결 단자의 연결 상태를 동시에 검사할 수 있다.
또한, 본 발명에 의하면, 검사 대상물인 제 1 반도체 소자 패키지와 제 2 반도체 소자 패키지가 솔더 볼을 매개로 하여 직접 적층이 이루어지지 않은 상태에서도, 적층이 이루어진 것과 유사한 조건에서 검사를 수행할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 7을 참조하여 더욱 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.
본 실시예에서는 검사 대상물(10)이 적층형 반도체 소자 패키지(1)에서 하부에 제공된 반도체 소자 패키지인 경우를 예로 들어 설명한다. 그러나 이와 달리 본 발명의 기술적 사상은 반도체 소자 패키지 이외에 상면 및 하면 각각에 연결 단자가 형성된 다양한 종류의 전자 부품을 검사하는 장치에 적용 가능하다.
도 1은 본 발명의 실시예에 기재된 적층형 반도체 소자 패키지(1)의 개략적인 구성을 보여주는 정면도이다. 도 1을 참조하면, 적층형 반도체 소자 패키지(1)는 하부에 위치되는 제 1 반도체 소자 패키지(10)와 상부에 위치되는 제 2 반도체 소자 패키지(20)를 가진다. 제 1 반도체 소자 패키지(10)는 제 1 반도체 소자(12) 및 기판(13)을 가진다. 제 1 반도체 소자 패키지(10)의 하면에는 시스템 기판 등과 같은 외부 회로와 적층형 반도체 소자 패키지(1)의 전기적 연결을 위한 제 1 연결 단자(14)가 제공되고, 제 1 반도체 소자 패키지(10)의 상면에는 제 1 반도체 소자 패키지(10)와 제 2 반도체 소자 패키지(20)와 전기적 연결을 위한 제 2 연결 단자(16)가 제공된다. 제 1 연결 단자(14)는 볼 그리드 어레이(ball grid array, BGA)와 같은 볼 형상으로 제공되고, 제 2 연결 단자(16)는 패드의 형태로 제공될 수 있다.
제 2 반도체 소자 패키지(20)는 제 2 반도체 소자(22) 및 기판(23)을 가진다. 제 2 반도체 소자 패키지(20)의 하면에는 제 1 반도체 소자 패키지(10)와 전기적 연결을 위한 연결 단자들(24)이 제공된다. 제 1 반도체 소자 패키지(10)와 제 2 반도체 소자 패키지(20)는 솔더 볼들(30)에 의해서 서로 간에 연결된다.
일 예에 의하면, 제 1 반도체 소자(12)는 로직 칩을 포함하고, 제 2 반도체 소자(22)는 메모리 칩을 포함할 수 있다. 이와 같은 경우, 제 1 반도체 소자 패키지(10)의 제 1 연결 단자(14)와 제 2 연결 단자(16) 각각을 제 1 반도체 소자(12)와 전기적으로 연결하는 배선(도시되지 않음)이 기판에 형성된다. 메모리 칩은 디디알(DDR, double date rate) 메모리 일 수 있다. 이와 달리 메모리 칩은 플래시 메모리 등과 같이 다른 종류의 메모리일 수 있다.
본 실시예들에서 검사 대상물은 상술한 제 1 반도체 소자 패키지이며, 검사 장치(2)는 제 1 반도체 소자 패키지(10)의 상면 및 하면에 각각 제공된 연결 단자들(14, 16)의 전기적 연결 상태 등과 같은 전기적 특성을 검사한다.
도 2는 본 발명의 제 1 실시예에 따른 검사 장치(2)의 분해도이고, 도 3은 검사 대상물인 제 1 반도체 소자 패키지(10)가 제공된 상태의 검사 장치(2)의 결합도이다.
도 2와 도 3을 참고하면, 검사 장치(2)는 테스트 유닛(test unit)(100), 핸들러(handler)(200), 그리고 소켓(socket)(400)을 가진다. 테스트 유닛(100)은 검사 대상물(10)로 소정의 입력 신호를 인가하고, 검사 대상물(10)로부터 출력되는 신호를 받는다. 테스트 유닛(100)은 출력 신호로부터 검사 대상물(10)의 양호 여부를 판독한다. 테스트 유닛(100)은 상면에 제 1 패드들(122)이 형성된 테스트 보드(test board)(120)를 가진다. 테스트 유닛(100)으로는 자동 테스트 장비(automatic test equipment)가 사용될 수 있다. 소켓(400)은 검사 대상물(10)과 테스트 보드(120)를 전기적으로 연결한다. 핸들러(200)는 검사 대상물(10)을 소켓(400)으로 이동시킨다. 이하에서는 테스트 유닛(100)의 일반적인 구조 및 핸들러(200)에 대한 구체적인 설명은 생략하며, 본 발명의 주된 특징인 소켓(400)을 중심으로 설명한다. 테스트 유닛(100)과 핸들러(200)는 일반적인 구조와 상이한 부분에 대해서만 설명한다.
소켓(400)은 하우징(420), 제 1 연결 유닛(440), 그리고 제 2 연결 유닛(460)을 가진다. 하우징(420)은 핸들러(200)와 테스트 보드(120) 사이에 위치되며, 검사 진행시 검사 대상물(10)이 놓이는 공간을 제공한다. 제 1 연결 유닛(440)은 검사 대상물(10)의 제 1 연결 단자(14)의 전기적 연결 상태를 측정하기 위해 제공된다. 제 2 연결 유닛(460)은 검사 대상물(10)의 제 2 연결 단자(16)의 전기적 연결 상태를 측정하기 위해 제공된다.
제 1 연결 유닛(440)은 검사 대상물(10)의 제 1 연결 단자(14)와 테스트 보드(120)의 제 1 패드(122)를 전기적으로 직접 연결하는 복수의 제 1 핀들(330)을 가진다. 제 1 핀들(330)로는 내부에 탄성체가 제공된 포고 핀들(pogo pins)이 사용된다. 각각의 제 1 핀(330)의 일단은 검사 대상물(10)의 제 1 연결 단자(14)와 접촉되고, 각각의 제 1 핀(330)의 타단은 테스트 보드(120)의 제 1 패드(122)와 접촉 된다.
제 2 연결 유닛(460)은 소켓 기판(360), 제 2 핀들(350), 그리고 양품의 전자 부품(380)을 가진다. 양품의 전자 부품(380)은 검사 대상물(10)과 전기적 신호를 주고 받을 수 있는 반도체 소자이다. 본 실시예의 경우, 양품의 전자 부품(380)은 제 1 반도체 소자 패키지(10) 상에 적층하고자 하는 제 2 반도체 소자 패키지(20)일 수 있다. 선택적으로 양품의 전자 부품(380)은 제 2 반도체 소자 패키지(20)에 내장된 제 2 반도체 소자(22)일 수 있다. 양품의 전자 부품(380)은 제 1 반도체 소자 패키지(10)에 제공된 제 1 반도체 소자(12)와 전기적으로 연결되는 메모리 칩을 포함한다.
소켓 기판(360)은 제 1 패드들(362)과 제 2 패드들(364)을 가지며, 소켓 기판(360)에는 제 1 패드들(362)과 제 2 패드들(364)을 전기적으로 연결하는 배선들(도시되지 않음)이 형성된다. 제 2 핀들(350)은 소켓 기판(360)의 제 1 패드들(362)과 검사 대상물(10)의 제 2 연결 단자(16)들을 전기적으로 직접 연결한다. 제 2 핀들(350)로는 내부에 탄성체(도시되지 않음)가 제공된 포고 핀들이 사용된다. 각각의 제 2 핀(350)의 일단은 검사 대상물(10)의 제 2 연결 단자(16)와 접촉되고, 각각의 제 2 핀(350)의 타단은 소켓 기판(360)의 제 1 패드들(362)과 접촉된다.
양품의 전자 부품(380)은 소켓 기판(360)의 제 2 패드들(364)과 전기적으로 접촉되도록 소켓 기판(360)에 장착된다. 양품의 전자 부품(380)은 납땜에 의해 소켓 기판(360)에 고정 장착될 수 있다. 이는 소켓 기판(360)의 제 2 패드들(364)과 양품의 전자 부품(380) 간에 접촉 신뢰도를 향상시킨다. 선택적으로 양품의 전자 부품(380)은 나사 등과 같은 체결 부재에 의해 소켓 기판(360)에 탈착 가능하게 장착될 수 있다. 이는 양품의 전자 부품(380)의 교체가 용이하도록 한다.
이와 같은 구성을 가지는 검사 장치(2)를 사용하여 검사 대상물(10)의 연결 단자들의 전기적 연결 상태를 검사하는 방법은 다음과 같다. 일 예에 의하면, 테스트 보드(120)로부터 제공된 입력된 신호는 순차적으로 제 1 핀들(330), 검사 대상물(10)의 제 1 연결 단자(14), 검사 대상물(10) 내의 제 1 반도체 소자(12), 제 2 연결 단자(16), 제 2 핀들(350), 소켓 기판(360), 양품의 전자 부품(380)을 거친 후, 다시 소켓 기판(360), 제 2 핀들(350), 제 2 연결 단자(16), 검사 대상물(10) 내의 제 1 반도체 소자(12), 그리고 제 1 연결 단자(14)를 통해 테스트 보드(120)로 출력된다. 테스트 유닛(100)은 출력 신호로부터 검사 대상물(10)의 제 1 연결 단자(14) 및 제 2 연결 단자(16)의 연결 상태 등과 같은 전기적 특성의 양호 여부를 판별한다.
다음에는 상술한 소켓(400)의 구성들의 구조를 상세히 설명한다.
하우징(420)은 제 1 몸체(320)와 제 2 몸체(340)를 가지며, 제 1 몸체(320)와 제 2 몸체(340)는 서로 간에 탈착 가능한 구조를 가진다. 제 1 몸체(320)는 테스트 유닛(100)에 고정 설치되고, 제 2 몸체(340)는 핸들러(200)에 고정 설치된다. 테스트 유닛(100) 상에는 제 1 몸체(320)를 테스트 유닛(100)에 고정하는 지지대(240)가 장착된다. 지지대(240)는 대체로 중앙에 통공이 형성된 직육면체 형상을 가진다. 제 1 몸체(320)는 지지대(240) 내에 제공된 통공에 삽입 설치된다. 제 1 몸체(320)의 상면 중앙에는 검사 대상물(10)이 놓이는 홈(328)이 형성된다. 제 1 몸체(320)에는 복수의 제 1 홀들(322)이 형성된다. 제 1 홀들(322)은 홈(328)의 저면과 제 1 몸체(320)의 저면을 상하 방향으로 관통하도록 형성된다. 제 1 홀들(322)은 테스트 보드(120)의 제 1 패드들(122) 및 제 1 몸체(320)의 홈(328) 내에 놓인 검사 대상물(10)의 제 1 연결 단자(14)들과 대향 되게 위치된다. 제 1 홀들(322)에는 상술한 제 1 핀들(330)이 삽입된다.
소켓 기판(360)은 제 2 몸체(340)와 핸들러(200) 사이에 위치된다. 소켓 기판(360)과 제 2 몸체(340)는 나사(도시되지 않음) 등과 같은 체결 수단에 의해 핸들러(200)에 고정 설치된다.
제 2 몸체(340)에는 복수의 제 2 홀들(342)이 형성된다. 제 2 홀들(342)은 제 2 몸체(340)의 상면과 하면을 상하 방향으로 관통하도록 형성된다. 제 2 홀들(342)은 제 1 몸체(320)의 홈(328) 내에 놓인 검사 대상물(10)의 상면에 제공된 제 2 연결 단자(16)들 및 소켓 기판(360)의 제 1 패드들(122)과 대향 되게 위치된다. 제 2 홀들(342)에는 제 2 핀들(350)이 삽입된다. 소켓 기판(360)과 제 2 몸체(340)의 중앙에는 핸들러(200)에 의해 검사 대상물(10)이 진공 흡착될 수 있도록 진공홀들(202)이 제공된다. 도 2 및 도 3에 도시된 바와 같이, 제 2 몸체(340)의 상면에는 양품의 전자 부품(380)이 삽입되는 홈(348)이 제공될 수 있다. 이와 달리 소켓 기판(360)은 제 2 몸체(340)에 비해 더 넓은 표면적을 가지고, 양품의 전자 부품(380)은 제 2 몸체(340)의 외측에 위치되도록 소켓 기판(360)에 장착될 수 있다.
상술한 예에서는 양품의 전자 부품(380)이 소켓 기판(360)의 제 2 패드(364)에 직접 접촉되는 구조를 가지는 것으로 설명하였다. 그러나 이와 달리 양품의 전자 부품(380)과 소켓 기판(360)의 제 2 패드(364)는 포고 핀들(도시되지 않음)을 통하여 서로 전기적으로 연결되도록 제공될 수 있다.
검사 대상물(10)과 제 1 핀들(330)의 전기적 접촉 신뢰도를 향상시키기 위해, 제 2 몸체(340)가 제 1 몸체(320) 상의 기설정된 위치에 정확하게 결합하여야 한다. 이를 위해 제 2 몸체(340)의 하면에는 정렬 핀들(344)이 아래 방향으로 돌출되도록 설치되고, 제 1 몸체(320)의 상면에는 정렬 핀들(344)이 삽입되는 정렬 홀들(324)이 형성된다. 이와 반대로 제 1 몸체(320)에 정렬 핀들이 설치되고, 제 2 몸체(340)에 정렬 홈들이 형성될 수 있다. 또한, 핸들러(200)에는 아래 방향으로 돌출되도록 정렬 핀들(220)이 설치되고, 지지대(240)의 상면에는 정렬 핀들(220)이 삽입되는 정렬 홀들(242)이 형성된다. 이와 반대로 핸들러(200)에 정렬 홈들이 형성되고, 지지대(240)에 정렬 핀들이 설치될 수 있다. 정렬 홈들과 정렬 핀은 제 1 몸체(320)와 제 2 몸체(340)에만 제공되거나, 지지대(240)와 핸들러(200)에만 제공될 수 있다.
도 2와 도 3에서는 제 1 몸체(320)에 검사 대상물(10)이 위치되는 홈(328)이 형성되는 것으로 설명하였다. 그러나 이와 달리 도 4에 도시되는 바와 같이 제 2 몸체(340)의 저면에 홈(328)이 형성되고, 검사 대상물(10)은 제 2 몸체(340)에 형성된 홈(328) 내에 위치될 수 있다.
또한, 상술한 실시예에는 검사 대상물(10)이 로직 칩을 가지는 반도체 소자 를 포함하고, 양품의 전자 부품(380)이 메모리 칩을 가지는 반도체 소자를 포함하여, 검사 대상물(10)과 양품의 전자 부품(380)이 서로 전기적으로 신호를 주고받는 구조인 것으로 설명하였다. 그러나 이와 달리, 검사 대상물(10)과 양품의 전자 부품(380)은 모두 메모리 칩을 가지는 반도체 소자일 수 있다. 이 경우, 검사 대상물(10) 내에는 제 1 연결 단자(14)와 제 2 연결 단자(16)를 직접 연결하는 배선들이 형성될 수 있다.
제 1 실시예에 의하면, 검사 대상물(10)의 하면에 제공된 연결 단자(14)의 전기적 연결 상태와 상면에 제공된 연결 단자(16)의 전기적 연결 상태를 동시에 검사할 수 있다. 또한, 검사 대상물(10)인 제 1 반도체 소자 패키지(10)와 제 2 반도체 소자 패키지(20)가 솔더 볼(30)을 매개로 하여 직접 적층이 이루어지지 않은 상태에서도, 적층이 이루어진 것과 유사한 조건에서 검사를 수행할 수 있다. 또한, 검사 대상물(10)이 적층형 반도체 소자 패키지(1)에서 로직 칩을 가지는 반도체 소자를 포함하는 반도체 소자 패키지인 경우, 소켓(400)에 메모리 칩을 직접 제공함으로써 앳 스피드 테스트(At speed Test)까지 가능하다.
도 5는 본 발명의 제 2 실시예에 따른 검사 장치(3)의 분해도이고, 도 6은 검사 대상물(10)이 제공된 상태의 검사 장치(3)의 결합도이다.
도 5와 도 6을 참고하면, 검사 장치(3)는 테스트 유닛(100), 핸들러(200), 그리고 소켓(400a)을 가진다. 테스트 유닛(100)은 검사 대상물(10)로 소정의 입력 신호를 인가하고, 검사 대상물(10)로부터 출력되는 신호를 받는다. 테스트 유닛(100)은 출력 신호로부터 검사 대상물(10)의 불량 여부를 판독한다. 테스트 유 닛(100)에는 제 1 패드들(122) 및 제 2 패드들(124)이 형성된 테스트 보드(120)가 제공된다. 제 1 패드들(122)은 검사 대상물(10)로 입력 신호를 인가하기 위해 주로 이용되고, 제 2 패드들(124)은 검사 대상물(10)로부터 출력 신호를 받기 위해 주로 이용된다. 소켓(400a)은 검사 대상물(10)과 테스트 보드(120)를 전기적으로 연결한다. 핸들러(200)는 검사 대상물(10)을 소켓(400a)으로 이동시킨다. 이하에서는 테스트 유닛(100)의 일반적인 구조 및 핸들러(200)에 대한 구체적인 설명은 생략하며, 본 발명의 주된 특징인 소켓(400a)을 중심으로 설명하며, 테스트 유닛(100)과 핸들러(200)는 일반적인 구조와 상이한 부분에 대해서만 설명한다.
소켓(400a)은 하우징(420a), 제 1 연결 유닛(440), 그리고 제 2 연결 유닛(460a)을 가진다. 하우징(420a)은 핸들러(200)와 테스트 보드(120) 사이에 위치되며, 검사 진행시 검사 대상물(10)이 놓이는 공간을 제공한다. 제 1 연결 유닛(440)은 검사 대상물(10)의 제 1 연결 단자(14)의 전기적 연결 상태를 측정하기 위해 제공된다. 제 2 연결 유닛(460a)은 검사 대상물(10)의 제 2 연결 단자(16)의 전기적 연결 상태를 측정하기 위해 제공된다.
제 1 연결 유닛(440)은 검사 대상물(10)의 제 1 연결 단자(14)와 테스트 보드(120)의 제 1 패드(122)를 전기적으로 직접 연결하는 복수의 제 1 핀들(330)을 가진다. 제 1 핀들(330)로는 내부에 탄성체가 제공된 포고 핀들이 사용된다. 각각의 제 1 핀(330)의 일단은 검사 대상물(10)의 제 1 연결 단자(14)와 접촉되고, 각각의 제 1 핀(330)의 타단은 테스트 보드(120)의 제 1 패드(122)와 접촉된다.
제 2 연결 유닛(460a)은 소켓 기판(360), 제 2 핀들(350), 그리고 제 3 핀 들(380a)을 가진다. 소켓 기판(360)은 제 1 패드들(362)과 제 2 패드들(364)을 가지며, 소켓 기판(360)에는 제 1 패드들(362)과 제 2 패드들(364)을 전기적으로 연결하는 배선들(도시되지 않음)이 형성된다. 제 2 핀들(350)은 소켓 기판(360)의 제 1 패드들(362)과 검사 대상물(10)의 제 2 연결 단자들(16)을 전기적으로 직접 연결한다. 제 2 핀들(350)로는 내부에 탄성체가 제공된 포고 핀들이 사용된다. 각각의 제 1 핀(330)의 일단은 검사 대상물(10)의 제 2 연결 단자(16)와 접촉되고, 각각의 제 2 핀(350)의 타단은 소켓 기판(360)의 제 1 패드들(362)과 접촉된다. 제 3 핀들(380a)은 소켓 기판(360)의 제 2 패드들(364)과 테스트 보드(120)의 제 2 패드들(124)을 전기적으로 직접 연결한다. 각각의 제 3 핀(380a)의 일단은 소켓 기판(360)의 제 2 패드들(364)과 접촉되고, 각각의 제 3 핀(380a)의 타단은 테스트 보드(120)의 제 2 패드들(124)과 접촉된다.
이와 같은 구성에 의해 검사 대상물(10)의 연결 단자들(12, 14)의 전기적 연결 상태를 검사하는 방법은 다음과 같다. 테스트 보드(120)로부터 입력된 신호는 순차적으로 제 1 핀들(330), 검사 대상물(10)의 제 1 연결 단자(14), 검사 대상물(10) 내의 제 1 반도체 소자(12), 제 2 연결 단자(16), 제 2 핀들(350), 소켓 기판(360), 그리고 제 3 핀들(380a)을 통해 테스트 보드(120)로 출력된다. 테스트 유닛(100)은 출력 신호로부터 검사 대상물(10)의 제 1 연결 단자(14) 및 제 2 연결 단자(16)의 연결 상태 등과 같은 전기적 특성의 양호 여부를 판별한다.
다음에는 상술한 소켓(400a)의 구성들의 구조를 상세히 설명한다.
하우징(420a)은 제 1 몸체(320)와 제 2 몸체(340)를 가지며, 제 1 몸체(320) 와 제 2 몸체(340)는 서로 간에 탈착 가능한 구조를 가진다. 제 1 몸체(320)는 테스트 유닛(100)에 고정 설치되고, 제 2 몸체(340)는 핸들러(200)에 고정 설치된다. 테스트 유닛(100) 상에는 제 1 몸체(320)를 테스트 유닛(100)에 고정하는 지지대(240)가 장착된다. 지지대(240)는 대체로 중앙에 통공이 형성된 직육면체 형상을 가진다. 제 1 몸체(320)는 지지대(240) 내에 제공된 통공에 삽입 설치된다. 제 1 몸체(320)의 상면 중앙에는 검사 대상물(10)이 놓이는 홈(328)이 형성된다. 제 1 몸체(320)에는 복수의 제 1 홀들(322)이 형성된다. 제 1 홀들(322)은 홈(328)의 저면과 제 1 몸체(320)의 저면을 상하 방향으로 관통하도록 형성된다. 제 1 홀들(322)은 테스트 보드(120)의 제 1 패드들 및 제 1 몸체(320)의 홈(328) 내에 놓인 검사 대상물(10)의 하면에 제공된 제 1 연결 단자들(14)과 대향 되게 위치된다. 제 1 홀들(322)에는 상술한 제 1 핀들(330)이 삽입된다. 제 1 몸체(320)에서 홈(328)이 형성된 영역 바깥쪽에는 제 3 홀들(326)이 형성된다. 제 3 홀들(326)은 제 1 몸체(320)의 상면과 하면을 상하 방향으로 관통하도록 형성된다. 제 3 홀들(326)은 소켓 기판(360)의 제 2 패드들(364) 및 테스트 보드(120)의 제 2 패드들(124)과 대향 되게 위치된다. 제 3 홀들(326)에는 상술한 제 3 핀들(380a)이 삽입된다.
소켓 기판(360)은 제 2 몸체(340)와 핸들러(200) 사이에 위치된다. 소켓 기판(360)과 제 2 몸체(340)는 나사(도시되지 않음) 등과 같은 체결 수단에 의해 핸들러(200)에 고정 설치된다.
제 1 몸체(320)와 제 2 몸체(340)가 결합될 때, 제 2 몸체(340)는 제 1 몸 체(320)의 홈(328) 내에 위치된다. 제 1 몸체(320)의 상면과 제 2 몸체(340)의 상면은 대체로 동일 수평면상에 위치된다. 제 2 몸체(340)에는 복수의 제 2 홀들(342)이 형성된다. 제 2 홀들(342)은 제 2 몸체(340)의 상면과 하면을 상하 방향으로 관통하도록 형성된다. 제 2 홀들(342)은 제 1 몸체(320)의 홈(328) 내에 놓인 검사 대상물(10)의 제 2 연결 단자(16)들 및 소켓 기판(360)의 제 1 패드들(362)과 대향 되게 위치된다. 제 2 홀들(342)에는 제 2 핀들(350)이 삽입된다. 소켓 기판(360)과 제 2 몸체(340)의 중앙에는 핸들러(200)에 의해 검사 대상물(10)이 진공 흡착될 수 있도록 진공 홀들(202)이 제공된다.
검사 대상물(10)과 제 1 핀들(330), 그리고 소켓 기판(360)과 제 3 핀들(380a) 간의 전기적 접촉 신뢰도를 향상시키기 위해, 제 2 몸체(340)가 제 1 몸체(320) 상의 기설정된 위치에 정확하게 결합되어야 한다. 이를 위해 제 2 몸체(340)의 하면에는 정렬 핀들(344)이 아래 방향으로 돌출되도록 설치되고, 제 1 몸체(320)의 홈(328) 저면에는 정렬 핀들(344)이 삽입되는 정렬 홀들(324)이 형성된다. 이와 반대로 제 1 몸체(320)에 정렬 핀들이 설치되고, 제 2 몸체(340)에 정렬 홀들이 형성될 수 있다. 또한, 핸들러(200)에는 아래 방향으로 돌출되도록 정렬 핀들(220)이 설치되고, 지지대(240)의 상면에는 정렬 핀들(220)이 삽입되는 정렬 홀들(242)이 형성된다. 이와 반대로, 핸들러(200)에 정렬 홀들이 형성되고, 지지대(240)에 정렬 핀들이 설치될 수 있다. 정렬 홈들과 정렬 핀들은 제 1 몸체(320)와 제 2 몸체(340)에만 제공되거나, 지지대(240)와 핸들러(200)에만 제공될 수 있다.
도 5와 도 6에서는 제 1 몸체(320)에 검사 대상물(10)이 위치되는 홈(328)이 형성되는 것으로 설명하였다. 그러나 이와 달리 도 7에 도시되는 바와 같이 제 2 몸체(340)의 저면에 홈(328)이 형성되고, 검사 대상물(10)은 제 2 몸체(340)에 형성된 홈(328) 내에 위치될 수 있다. 이 경우, 제 1 몸체(320)의 저면과 제 2 몸체(340)의 저면은 동일 수평면에 위치된다. 또한, 이 경우, 제 3 홀들(326)은 제 2 몸체(340)에서 홈(328)의 외측 영역에 제공된다.
제 2 실시예에 의하면, 검사 대상물(10)의 하면에 제공된 연결 단자(14)의 연결 상태와 상면에 제공된 연결 단자(16)의 연결 상태를 동시에 검사할 수 있다.
도 1은 적층형 반도체 소자 패키지의 일 예를 개략적으로 보여주는 정면도이다.
도 2는 본 발명의 제 1 실시예에 의한 검사 장치의 분해 단면도이다.
도 3은 검사 대상물인 반도체 소자 패키지가 제공된 도 2의 검사 장치의 결합 단면도이다.
도 4는 도 3의 검사 장치의 변형 예이다.
도 5는 본 발명의 제 2 실시예에 의한 검사 장치의 분해 단면도이다.
도 6은 검사 대상물인 반도체 소자 패키지가 제공된 도 5의 검사 장치의 결합 단면도이다.
도 7은 도 6의 검사 장치의 변형 예이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 적층형 반도체 소자 패키지 2, 3 : 검사 장치
10 : 제 1 반도체 소자 패키지 20 : 제 2 반도체 소자 패키지
100 : 테스트 유닛 120 : 테스트 보드
200 : 핸들러 300, 300a : 소켓
320, 320a : 제 1 몸체 340, 340a : 제 2 몸체
350, 350a : 제 2 핀들 360, 360a : 소켓 기판
380 : 양품의 전자 부품 380a : 제 3 핀들
440, 440a : 제 1 핀들

Claims (36)

  1. 하면에 제 1 연결 단자들이 형성되고, 상면에 제 2 연결 단자들이 형성된 검사 대상물의 전기적 특성을 검사하는 장치에 있어서,
    일면에 제 1 패드들이 형성된 테스트 보드와;
    상기 검사 대상물과 상기 테스트 보드를 전기적으로 연결하는 소켓과; 그리고
    상기 소켓으로 상기 검사 대상물을 이송하는 핸들러를 구비하되,
    상기 소켓은,
    상기 검사 대상물의 상기 제 1 연결 단자들과 전기적으로 연결되는 제 1 연결 유닛과;
    상기 검사 대상물의 상기 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 포함하되,
    상기 제 1 연결 유닛은,
    상기 테스트 보드의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 1 연결 단자를 전기적으로 직접 연결하는 제 1 핀들을 가지고,
    상기 제 2 연결 유닛은,
    서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판과;
    상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 직접 전기적으로 연결하는 제 2 핀들과;
    상기 소켓 기판의 상기 제 2 패드들과 전기적으로 연결되며, 상기 검사 대상물과 전기 신호를 주고받는 양품의 전자 부품을 구비하되,
    상기 양품의 전자 부품은 상기 검사 대상물과는 다른 위치에 제공되는 검사 장치.
  2. 제 1 항에 있어서,
    상기 소켓은,
    제 1 몸체와;
    상기 제 1 몸체에 착탈 가능한 제 2 몸체를 가지고,
    상기 제 1 연결 유닛의 상기 제 1 핀들은 상기 제 1 몸체를 상하로 관통하도록 형성된 제 1 홀들에 삽입 설치되고,
    상기 제 2 연결 유닛의 상기 제 2 핀들은 상기 제 2 몸체를 상하로 관통하도록 형성된 제 2 홀들에 삽입 설치되며,
    상기 소켓 기판은 상기 제 2 몸체의 상부에 배치되고,
    상기 소켓 기판과 상기 제 2 몸체는 상기 핸들러에 고정 설치되고,
    상기 검사 장치는 상기 제 1 몸체가 삽입되는 통공이 형성되며, 상기 제 1 몸체를 상기 테스트 보드에 고정하는 지지대를 더 포함하고,
    상기 지지대와 상기 핸들러 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성되는 검사 장치.
  3. 제 1 항에 있어서,
    상기 양품의 전자 부품은 상기 소켓 기판에 납땜에 의해 고정 설치되는 검사 장치.
  4. 제 1 항에 있어서,
    상기 양품의 전자 부품은 상기 소켓 기판에 탈착 가능하게 설치되는 검사 장치.
  5. 제 1 항에 있어서,
    상기 검사 대상물은 제 1 반도체 소자가 내장된 패키지이고,
    상기 양품의 전자 부품은 상기 제 1 반도체 소자와 전기적 신호를 주고받는 제 2 반도체 소자를 포함하는 검사 장치.
  6. 제 1 항에 있어서,
    상기 검사 대상물은 제 1 반도체 소자가 내장된 제 1 반도체 소자 패키지이고,
    상기 양품의 전자 부품은 상기 제 1 반도체 소자 패키지에 적층하고자 하는 제 2 반도체 소자 패키지에 제공되는 제 2 반도체 소자를 포함하는 검사 장치.
  7. 제 6 항에 있어서,
    상기 제 1 반도체 소자는 로직 칩을 포함하고, 상기 제 2 반도체 소자는 메모리 칩을 포함하는 검사 장치.
  8. 하면에 제 1 연결 단자들이 형성되고, 상면에 제 2 연결 단자들이 형성된 검사 대상물의 전기적 특성을 검사하는 장치에 있어서,
    일면에 제 1 패드들이 형성된 테스트 보드와;
    상기 검사 대상물과 상기 테스트 보드를 전기적으로 연결하는 소켓과; 그리고
    상기 소켓으로 상기 검사 대상물을 이송하는 핸들러를 구비하되,
    상기 소켓은,
    상기 검사 대상물의 상기 제 1 연결 단자들과 전기적으로 연결되는 제 1 연결 유닛과;
    상기 검사 대상물의 상기 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 포함하되,
    상기 테스트 보드는 제 2 패드들을 더 포함하고,
    상기 제 1 연결 유닛은 상기 테스트 보드의 상기 제 1 패드들을 상기 검사 대상물의 상기 제 1 연결 단자에 전기적으로 연결하도록 제공되는 제 1 핀들을 포함하고,
    상기 제 2 연결 유닛은,
    서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판과;
    상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들과;
    상기 소켓 기판의 상기 제 2 패드들을 상기 테스트 보드의 상기 제 2 패드들에 전기적으로 연결시키는 제 3핀들을 가지고,
    상기 소켓은,
    상기 제 1 연결 유닛의 상기 제 1 핀들이 삽입 설치되도록 상하로 관통된 제 1 홀들이 형성된 제 1 몸체와;
    상기 제 2 연결 유닛의 상기 제 2 핀들이 삽입 설치되도록 상하로 관통된 제 2 홀들이 형성된 제 2 몸체를 가지며,
    상기 제 1 몸체의 상면 또는 상기 제 2 몸체의 하면에는 상기 검사 대상물이 위치되는 홈이 형성되고,
    상기 제 1 몸체와 상기 제 2 몸체 중 상기 홈이 형성된 몸체에는 상기 홈 외측에 상기 제 2 연결 유닛의 상기 제 3 핀들이 삽입 설치되는 제 3 홀들이 형성되고,
    상기 소켓 기판과 상기 제 2 몸체는 상기 핸들러에 고정 설치되고,
    상기 검사 장치에는 상기 제 1 몸체가 삽입되는 통공이 형성되며 상기 제 1 몸체를 상기 테스트 보드에 고정하는 지지대가 제공되고,
    상기 지지대와 상기 핸들러 중 어느 하나에는 정렬 핀이 설치되고, 다른 하나에는 상기 정렬 핀이 삽입되는 정렬 홀이 형성되는 검사 장치.
  9. 하면에 제 1 연결 단자들이 형성되고, 상면에 제 2 연결 단자들이 형성된 검사 대상물의 전기적 특성을 검사하는 장치에 있어서,
    일면에 제 1 패드들이 형성된 테스트 보드와;
    상기 검사 대상물과 상기 테스트 보드를 전기적으로 연결하는 소켓과; 그리고
    상기 소켓으로 상기 검사 대상물을 이송하는 핸들러를 구비하되,
    상기 소켓은,
    상기 검사 대상물의 상기 제 1 연결 단자들과 전기적으로 연결되는 제 1 연결 유닛과;
    상기 검사 대상물의 상기 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 포함하되,
    상기 테스트 보드는 제 2 패드들을 더 포함하고,
    상기 제 1 연결 유닛은 상기 테스트 보드의 상기 제 1 패드들을 상기 검사 대상물의 상기 제 1 연결 단자에 전기적으로 연결하도록 제공되는 제 1 핀들을 포함하고,
    상기 제 2 연결 유닛은,
    서로 간에 전기적으로 연결되는 제 1 패드들과 제 2 패드들을 가지는 소켓 기판과;
    상기 소켓 기판의 상기 제 1 패드들과 상기 검사 대상물의 상기 제 2 연결 단자를 전기적으로 연결하는 제 2 핀들과;
    상기 소켓 기판의 상기 제 2 패드들을 상기 테스트 보드의 상기 제 2 패드들에 전기적으로 연결시키는 제 3핀들을 가지고,
    상기 검사 대상물은 반도체 소자 패키지인 검사 장치.
  10. 적층형 반도체 소자 패키지를 제조하는 방법에 있어서,
    제 1 반도체 소자 패키지를 검사하는 단계와;
    제 2 반도체 소자 패키지를 상기 제 1 반도체 소자 패키지의 제 2 면 상에 적층하는 단계를 포함하되,
    상기 검사하는 단계는,
    검사 장치의 제 1 핀을 상기 제 1 반도체 소자 패키지의 제 1 면의 제 1 연결 단자에 연결하는 동안 상기 검사 장치의 제 2 핀을 상기 제 1 반도체 소자 패키지의 상기 제 2 면의 제 2 연결 단자에 연결하는 단계를 포함하되, 상기 제 2면은 상기 제 1 면의 반대면이고,
    상기 적층하는 단계는,
    상기 제 2 반도체 소자 패키지를 상기 제 1 반도체 소자 패키지의 상기 제 2 연결 단자에 전기적으로 연결하는 단계를 포함하는 적층형 반도체 소자 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 반도체 소자 패키지의 제 1 연결 단자는 상기 적층형 반도체 소자 패키지의 단자인 적층형 반도체 소자 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 검사하는 단계는,
    한 세트의 상기 제 1 핀들을 상기 제 1 반도체 소자 패키지의 상기 제 1 면에 있는 한 세트의 상기 제 1 연결 단자들에 연결하는 동안, 한 세트의 상기 제 2 핀들을 상기 제 1 반도체 소자 패키지의 상기 제 2 면에 있는 한 세트의 상기 제 2 연결 단자들에 연결하는 단계를 포함하는 적층형 반도체 소자 패키지 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 연결 단자들의 일부를 대응하는 상기 제 2 연결 단자들의 일부에 연결하는 배선들을 형성하는 단계를 더 포함하는 적층형 반도체 소자 패키지 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 2 반도체 소자 패키지는 메모리 칩을 포함하는 적층형 반도체 소자 패키지 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 1 반도체 소자 패키지는 로직 칩을 포함하는 적층형 반도체 소자 패키지 제조 방법.
  16. 제 10 항에 있어서,
    상기 제 2 반도체 소자 패키지를 상기 제 1 반도체 소자 패키지의 상기 제 2 연결 단자에 전기적으로 연결하는 단계는,
    상기 제 2 반도체 소자 패키지의 저면에 배치된 연결 단자를 상기 제 1 반도체 소자 패키지의 제 2 연결 단자에 결합하는 단계를 포함하는 적층형 반도체 소자 패키지 제조 방법.
  17. 제 10 항에 있어서,
    상기 제 1 반도체 소자 패키지를 검사하는 단계는, 상기 제 1 반도체 소자 패키지를 상기 검사 장치의 핀들을 가지고 제 1 반도체 소자에 전기적으로 연결하는 단계를 포함하고,
    상기 제 2 반도체 소자 패키지는 상기 제 1 반도체 소자와 같은 종류의 제 2 반도체 소자를 포함하는 적층형 반도체 소자 패키지 제조 방법.
  18. 제 16 항에 있어서,
    상기 검사하는 단계에서 상기 제 1 반도체 소자 패키지와 상기 제 1 반도체 소자 간의 논리적 연결은, 상기 제 1 반도체 소자 패키지의 상기 제 2 면에 상기 제 2 반도체 소자 패키지를 적층한 이후에 상기 제 1 반도체 소자 패키지와 상기 제 2 반도체 소자 사이의 논리적 연결들과 동일한 적층형 반도체 소자 패키지 제조 방법.
  19. 제 17 항에 있어서,
    상기 검사하는 동안에 상기 제 1 반도체 소자 패키지에 대한 제 1 반도체 소자의 상대 위치는, 상기 제 2 반도체 소자 패키지가 상기 제 1 반도체 소자 패키지의 상기 제 2 면에 적층된 이후에 상기 제 1 반도체 소자 패키지에 대한 상기 제 2 반도체 소자의 상대 위치와는 다른 적층형 반도체 소자 패키지 제조 방법.
  20. 적층형 반도체 소자 패키지를 제조하는 방법에 있어서,
    제 1 반도체 소자 패키지를 검사하는 단계와;
    상기 제 1 반도체 소자 패키지를 가지고 제 2 반도체 소자 패키지에 적층하는 단계를 포함하되,
    상기 검사하는 단계는,
    검사 장치의 제 1 핀을 가지고 상기 제 1 반도체 소자 패키지의 연결 단자들을 상기 검사 장치의 제 1 반도체 소자에 전기적으로 연결하는 단계를 포함하고,
    상기 적층하는 단계는,
    상기 제 2 반도체 소자 패키지를 상기 제 1 반도체 소자 패키지의 연결 단자에 전기적으로 연결하는 단계를 포함하되,
    상기 제 2 반도체 소자 패키지는 상기 검사 장치의 제 1 반도체 소자와 같은 종류의 제 2 반도체 소자를 포함하는 적층형 반도체 소자 패키지 제조 방법.
  21. 제 20 항에 있어서,
    상기 검사하는 단계에서 상기 제 1 반도체 소자 패키지와 상기 제 1 반도체 소자의 논리적 연결은 상기 제 1 반도체 소자 패키지를 상기 제 2 반도체 소자 패키지와 적층한 이후에 상기 제 1 반도체 소자 패키지와 상기 제 2 반도체 소자 사이의 논리적 연결들과 동일한 적층형 반도체 소자 패키지 제조 방법.
  22. 제 20 항에 있어서,
    상기 검사하는 단계는,
    한 세트의 제 1 핀들을 상기 제 1 반도체 소자 패키지의 제 1 면에 있는 한 세트의 제 1 연결 단자들에 연결하는 동안, 한 세트의 제 2 핀들을 상기 제 1 반도체 소자 패키지의 제 2 면에 있는 한 세트의 제 2 연결 단자들에 연결하는 단계를 포함하되,
    상기 제 2 면은 상기 제 1 면과 반대 면인 적층형 반도체 소자 패키지 제조 방법.
  23. 제 22 항에 있어서,
    상기 제 1 연결 단자들의 일부를 대응하는 상기 제 2 연결 단자들의 일부에 에 연결하는 배선들을 형성하는 단계를 더 포함하는 적층형 반도체 소자 패키지 제조 방법.
  24. 제 22 항에 있어서,
    상기 한 세트의 상기 제 1 반도체 소자 패키지의 상기 제 1 연결 단자는 상기 적층형 반도체 소자 패키지의 단자들인 적층형 반도체 소자 패키지 제조 방법.
  25. 제 20 항에 있어서,
    상기 검사하는 동안에 상기 제 1 반도체 소자 패키지에 대한 제 1 반도체 소자의 상대 위치는, 상기 제 2 반도체 소자 패키지가 상기 제 1 반도체 소자 패키지에 적층된 이후에 상기 제 1 반도체 소자 패키지에 대한 상기 제 2 반도체 소자의 상대 위치와는 다른 적층형 반도체 소자 패키지 제조 방법.
  26. 검사 대상물의 전기적 특성을 검사하는 소켓에 있어서,
    상기 검사 대상물의 하면에 제공된 제 1 연결 단자들과 전기적으로 연결되도록 제공되는 제 1 연결 유닛과;
    상기 검사 대상물의 상면에 제공된 제 2 연결 단자들과 전기적으로 연결되는 제 2 연결 유닛을 포함하되,
    상기 제 2 연결 유닛은,
    상기 검사 대상물의 상기 제 2 연결 단자들과 전기적으로 연결되도록 제공되는 소켓 기판과;
    상기 검사 대상물과 전기 신호를 주고받기 위해 상기 소켓 기판과 전기적으로 연결되도록 제공되는 양품의 전자 부품을 구비하는 소켓.
  27. 삭제
  28. 제 26 항에 있어서,
    상기 소켓 기판은 서로 전기적으로 연결되는 제 1 패드들과 제 2 패드를 가지고,
    상기 제 1 패드들은 상기 제 2 연결 유닛에 제공된 제 2 핀들을 통해 상기 검사 대상물의 상기 제 2 연결 단자들에 연결되도록 제공되고,
    상기 제 2 패드들은 상기 양품의 전자 부품에 전기적으로 연결되도록 제공되는 소켓.
  29. 제 28 항에 있어서,
    상기 제 1 연결 유닛은 상기 검사 대상물의 상기 제 1 연결 단자에 전기적으로 연결되도록 제공되는 제 1 핀들을 가지는 소켓.
  30. 제 29 항에 있어서,
    상기 검사 대상물이 놓이는 하우징을 더 포함하는 소켓.
  31. 제 30 항에 있어서,
    상기 하우징은,
    제 1 몸체와;
    상기 제 1 몸체에 탈착 가능한 제 2 몸체를 가지는 소켓.
  32. 제 26 항에 있어서,
    상기 제 2 연결 유닛은,
    상기 검사 대상물의 상기 제 2 연결 단자들에 전기적으로 연결되도록 제공되는 소켓 기판과;
    상기 제 1 연결 유닛과 상기 제 2 연결 유닛 중 어느 하나에 제공되는 제 3 핀들을 가지는 소켓.
  33. 제 32 항에 있어서,
    상기 소켓 기판은 서로 전기적으로 연결되는 제 1 패드들과 제 2 패드를 가지고,
    상기 제 1 패드들은 상기 제 2 연결 유닛에 제공된 제 2 핀들을 통해 상기 검사 대상물의 상기 제 2 연결 단자들에 연결되도록 제공되고,
    상기 제 2 패드들은 상기 제 3 핀들에 전기적으로 연결되도록 제공되는 소켓.
  34. 제 33 항에 있어서,
    상기 제 1 연결 유닛은 상기 검사 대상물의 상기 제 1 연결 단자에 전기적으로 연결되도록 제공되는 제 1 핀들을 가지는 것을 특징으로 하는 소켓.
  35. 제 34 항에 있어서,
    상기 검사 대상물이 놓이는 하우징을 더 포함하는 소켓.
  36. 제 35 항에 있어서,
    상기 하우징은,
    제 1 몸체와;
    상기 제 1 몸체에 탈착 가능한 제 2 몸체를 가지는 소켓.
KR1020070069259A 2007-07-10 2007-07-10 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 KR101341566B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070069259A KR101341566B1 (ko) 2007-07-10 2007-07-10 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
US12/215,769 US7737710B2 (en) 2007-07-10 2008-06-30 Socket, and test apparatus and method using the socket
JP2008178063A JP5308086B2 (ja) 2007-07-10 2008-07-08 ソケット及びこれを有する検査装置及び方法
CN2008101361143A CN101344571B (zh) 2007-07-10 2008-07-09 插座以及使用该插座的测试设备和方法
US12/783,722 US20100231248A1 (en) 2007-07-10 2010-05-20 Socket, and test apparatus and method using the socket
US13/087,590 US8242794B2 (en) 2007-07-10 2011-04-15 Socket, and test apparatus and method using the socket
US13/484,845 US9459281B2 (en) 2007-07-10 2012-05-31 Socket, and test apparatus and method using the socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070069259A KR101341566B1 (ko) 2007-07-10 2007-07-10 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20090005875A KR20090005875A (ko) 2009-01-14
KR101341566B1 true KR101341566B1 (ko) 2013-12-16

Family

ID=40246606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069259A KR101341566B1 (ko) 2007-07-10 2007-07-10 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법

Country Status (4)

Country Link
US (4) US7737710B2 (ko)
JP (1) JP5308086B2 (ko)
KR (1) KR101341566B1 (ko)
CN (1) CN101344571B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102095946B (zh) * 2009-12-15 2013-03-27 日月光封装测试(上海)有限公司 通用型封装构造电性测试装置
JP5621313B2 (ja) * 2010-05-14 2014-11-12 セイコーエプソン株式会社 電子部品検査装置及び電子部品搬送方法
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP5599748B2 (ja) * 2011-03-25 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
US8952516B2 (en) * 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8808010B2 (en) * 2011-06-06 2014-08-19 Interconnect Devices, Inc. Insulated metal socket
KR101246182B1 (ko) * 2013-01-22 2013-03-22 프라임텍 주식회사 카메라모듈 검사용 소켓
US9341671B2 (en) 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
CN103412212A (zh) * 2013-07-24 2013-11-27 昆山迈致治具科技有限公司 一种具有定位功能的pcb板性能检测治具
CN103412252A (zh) * 2013-07-24 2013-11-27 昆山迈致治具科技有限公司 一种具有定位限行程功能的pcb板性能检测治具
CN103487740A (zh) * 2013-09-27 2014-01-01 昆山迈致治具科技有限公司 一种具有定位散热功能的pcb板性能检测治具
CN103487738A (zh) * 2013-09-27 2014-01-01 昆山迈致治具科技有限公司 一种具有散热定位限行程功能的pcb板性能检测治具
KR101437092B1 (ko) * 2013-09-30 2014-09-03 주식회사 엔티에스 반도체 칩 검사장치
KR101514304B1 (ko) * 2013-10-01 2015-04-22 (주)매트릭스 가성불량 방지를 위한 핀 블록 및 이를 이용한 부품검사기
JP6109032B2 (ja) * 2013-10-02 2017-04-05 三菱電機株式会社 半導体試験治具およびその搬送治具、ならびにそれらを用いた異物除去方法
US9772373B2 (en) * 2014-03-25 2017-09-26 Advantest Corporation Handler apparatus, device holder, and test apparatus
KR102102830B1 (ko) * 2014-04-10 2020-04-23 (주)테크윙 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
CN105575836B (zh) * 2014-10-08 2018-06-12 慧荣科技股份有限公司 测试装置
KR101599049B1 (ko) 2014-11-28 2016-03-04 주식회사 세미코어 반도체 칩 검사장치
US9425313B1 (en) 2015-07-07 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102332339B1 (ko) * 2015-07-08 2021-12-01 삼성전자주식회사 진공 소켓 및 이를 포함하는 반도체 검사 장비
KR102402669B1 (ko) * 2015-08-20 2022-05-26 삼성전자주식회사 접속 구조체 및 접속 구조체 모듈, 및 이를 이용하는 프로브 카드 어셈블리 및 웨이퍼 테스트 장치
CN105489589B (zh) * 2016-01-26 2018-06-01 兰微悦美（北京）科技有限公司 可堆叠的集成电路及其封装方法
US9837747B2 (en) * 2016-03-23 2017-12-05 Texas Instruments Incorporated Burn-in socket for packaged integrated circuits
KR101864939B1 (ko) * 2016-08-31 2018-06-05 세메스 주식회사 반도체 소자 테스트 장치
KR101907448B1 (ko) * 2016-12-13 2018-10-12 퀄맥스시험기술 주식회사 전자 부품 검사 소켓
KR101949873B1 (ko) * 2017-07-10 2019-02-20 주식회사 미콘 전자모듈 검사블록
KR102361639B1 (ko) * 2017-07-10 2022-02-10 삼성전자주식회사 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법
TWI682588B (zh) * 2017-08-02 2020-01-11 英研智能移動股份有限公司 可攜式電子裝置
CN111316109B (zh) * 2017-10-26 2023-04-07 赛灵思公司 用于集成电路封装工作压力机测试***的平衡适配力机构
US10564212B2 (en) 2017-11-02 2020-02-18 Xilinx, Inc. Integrated circuit package testing system
US10910746B2 (en) * 2017-12-01 2021-02-02 Intel Corporation Memory and power mezzanine connectors
KR101967401B1 (ko) * 2017-12-29 2019-04-10 에스케이하이닉스 주식회사 테스트 소켓
KR102642193B1 (ko) * 2018-10-24 2024-03-05 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
KR102016504B1 (ko) * 2019-03-14 2019-10-21 안병호 회로기판 검사용 지그
TWI701438B (zh) * 2019-05-06 2020-08-11 美商第一檢測有限公司 檢測設備
US11609244B2 (en) * 2020-03-26 2023-03-21 Tse Co., Ltd. Test apparatus for semiconductor package
KR102319388B1 (ko) * 2020-07-16 2021-11-01 주식회사 아이에스시 검사용 커넥팅 장치
KR102629074B1 (ko) * 2021-08-27 2024-01-24 주식회사 티에스이 반도체 패키지의 테스트 장치
KR102644477B1 (ko) * 2021-10-12 2024-03-07 주식회사 티에스이 반도체 패키지의 테스트 장치
CN117491738A (zh) * 2023-10-31 2024-02-02 海光信息技术(成都)有限公司 芯片插座安装接触电阻测试装置及方法
KR102651424B1 (ko) * 2023-12-19 2024-03-26 주식회사 피엠티 칩 테스트 소켓

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163463A (ja) * 2005-11-16 2007-06-28 Matsushita Electric Ind Co Ltd 検査装置および検査方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262974A (ja) 1988-08-30 1990-03-02 Fanuc Ltd 印刷配線基板の両面同時検査装置
US5905382A (en) * 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
JP3099254B2 (ja) * 1994-02-28 2000-10-16 安藤電気株式会社 浮動機構つき吸着ハンドおよび搬送接触機構
JPH07244116A (ja) * 1994-03-07 1995-09-19 Hitachi Chem Co Ltd 半導体特性測定用治具とその製造法並びにその使用方法
US6204680B1 (en) * 1997-04-15 2001-03-20 Delaware Capital Formation, Inc. Test socket
JPH11233216A (ja) * 1998-02-16 1999-08-27 Nippon Denki Factory Engineering Kk テスト用ｉｃソケット
US6134685A (en) * 1998-03-16 2000-10-17 Advanced Micro Devices, Inc. Package parallel test method and apparatus
JP3157782B2 (ja) * 1998-07-23 2001-04-16 茨城日本電気株式会社 Ｉｃソケット
KR100314135B1 (ko) * 1999-03-08 2001-11-16 윤종용 Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
KR100564564B1 (ko) 2000-03-08 2006-03-28 삼성전자주식회사 패키지의 양면에 존재하는 접속패드에 접속이 가능한검사용 소켓
US6583636B2 (en) * 2000-05-12 2003-06-24 Delaware Capitol Formation BGA on-board tester
JP2002071749A (ja) * 2000-08-29 2002-03-12 Molex Inc Ｉｃパッケージの試験評価用ソケット
DE10301124A1 (de) * 2003-01-14 2004-07-29 Infineon Technologies Ag Universal-Messadapter-System
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
KR100547656B1 (ko) 2003-05-27 2006-01-31 (주) 핸들러월드 마이크로 모듈 검사용 핸들러 장치
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP2006186247A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体装置
JP4769538B2 (ja) * 2005-02-22 2011-09-07 富士通セミコンダクター株式会社 電子部品用コンタクタ及びコンタクト方法
EP1869330B1 (de) * 2005-04-07 2009-08-19 LuK Lamellen und Kupplungsbau Beteiligungs KG Elektrohydraulische steuereinrichtung
KR100652416B1 (ko) * 2005-07-07 2006-12-01 삼성전자주식회사 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법
KR100652417B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
TW200729373A (en) * 2006-01-20 2007-08-01 Advanced Semiconductor Eng Test module for wafer
KR100681156B1 (ko) * 2006-01-25 2007-02-09 삼성전자주식회사 전기적 검사 장치용 소켓
US7484698B2 (en) * 2006-04-21 2009-02-03 Michael Budagher Stackable transmission line hanger
KR100843202B1 (ko) * 2006-09-06 2008-07-02 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
KR100827654B1 (ko) * 2006-10-24 2008-05-07 삼성전자주식회사 스택형 반도체 패키지 소켓 및 스택형 반도체 패키지테스트 시스템
US20080197867A1 (en) * 2007-02-15 2008-08-21 Texas Instruments Incorporated Socket signal extender
JP2011013049A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd 回路試験用治具および回路試験方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163463A (ja) * 2005-11-16 2007-06-28 Matsushita Electric Ind Co Ltd 検査装置および検査方法

Also Published As

Publication number Publication date
CN101344571B (zh) 2013-05-29
US8242794B2 (en) 2012-08-14
US7737710B2 (en) 2010-06-15
US20120235695A1 (en) 2012-09-20
US20100231248A1 (en) 2010-09-16
US20090015279A1 (en) 2009-01-15
CN101344571A (zh) 2009-01-14
US20110193582A1 (en) 2011-08-11
JP2009020105A (ja) 2009-01-29
JP5308086B2 (ja) 2013-10-09
KR20090005875A (ko) 2009-01-14
US9459281B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
KR101341566B1 (ko) 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
JP5914541B2 (ja) プローブカード
KR0175268B1 (ko) 수평 하향식 접속 방식의 베어 칩 테스트 장치
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US7129730B2 (en) Probe card assembly
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
USRE41516E1 (en) Socketless/boardless test interposer card
JP2004138405A (ja) 半導体装置測定用プローブ
CN207281106U (zh) 小管脚间距半导体器件裸芯片老化测试插座
CN103887193A (zh) 用于三维集成电路测试的装置
US20070170935A1 (en) Test module for wafer
JP2010156569A (ja) 積層ｌｓｉチップのシステム検査のための方法および装置
KR100681156B1 (ko) 전기적 검사 장치용 소켓
KR102124550B1 (ko) 전기 특성의 검사 방법
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2004138391A (ja) 半導体装置の製造方法
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
KR100871378B1 (ko) Ｆｂｇａ 패키지 테스트 장치
KR20170119452A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
US8044498B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
JP4754458B2 (ja) 電子部品の試験装置
KR20090047314A (ko) 기판 검사 장치
KR100844486B1 (ko) 반도체 칩 테스트 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant