KR100690247B1 - 이중 봉합된 반도체 패키지 및 그의 제조 방법 - Google Patents

이중 봉합된 반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100690247B1
KR100690247B1 KR1020060004298A KR20060004298A KR100690247B1 KR 100690247 B1 KR100690247 B1 KR 100690247B1 KR 1020060004298 A KR1020060004298 A KR 1020060004298A KR 20060004298 A KR20060004298 A KR 20060004298A KR 100690247 B1 KR100690247 B1 KR 100690247B1
Authority
KR
South Korea
Prior art keywords
pad
window
wiring board
normal
chip
Prior art date
Application number
KR1020060004298A
Other languages
English (en)
Inventor
전병석
김길백
이용진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060004298A priority Critical patent/KR100690247B1/ko
Priority to US11/464,359 priority patent/US20070164407A1/en
Priority to CNA2007100923505A priority patent/CN101034689A/zh
Application granted granted Critical
Publication of KR100690247B1 publication Critical patent/KR100690247B1/ko
Priority to US12/237,273 priority patent/US20090017583A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 이중 봉합된 반도체 패키지 및 그의 제조 방법에 관한 것으로, 노말 패드와 랜덤 패드를 갖는 복합 칩이 페이스 다운(face down) 형태로 배선기판의 제 1 면에 부착된 반도체 패키지의 경우, 배선기판의 제 1 면에 부착된 복합 칩과 배선기판의 창들을 통하여 배선기판의 제 2 면으로 노출되는 노말 패드와 랜덤 패드를 외부 환경으로부터 보호하는 수지 봉합부를 한 번의 성형 공정으로 형성하기 위해서는 새로운 성형 금형의 제작을 필요로 한다. 본 발명은 상기한 문제점을 해결하기 위해서, 배선기판의 제 1 면에 실장된 복합 칩을 포함하는 반도체 칩과 배선기판의 제 2 면의 제 1 창으로 노출된 노말 패드는 성형 방법으로 형성된 제 1 수지 봉합부로 보호하고, 배선기판의 제 2 창으로 노출된 랜덤 패드는 포팅 방법으로 형성된 제 2 수지 봉합부로 보호하는 이중 봉합된 반도체 패키지 및 그의 제조 방법을 제공한다. 본 발명에 따르면, 새로운 성형 금형의 제작없이 기존의 성형 금형을 이용한 성형 방법과 포팅 방법을 이용하여 제 1 및 제 2 수지 봉합부를 형성할 수 있다.
몰딩(molding), 포팅(potting), 이중(double), 봉합(encapsulation), 복합 칩(complex chip)

Description

이중 봉합된 반도체 패키지 및 그의 제조 방법{Double encapsulated Semiconductor package and manufacturing method thereof}
도 1은 복합 칩이 실장된 반도체 패키지의 일 예를 보여주는 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 이중 봉합된 반도체 패키지의 배선기판을 보여주는 평면도이다.
도 3은 본 발명의 제 1 실시예에 따른 이중 봉합된 반도체 패키지를 보여주는 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선 단면도이다.
도 5 내지 도 7은 도 3의 반도체 패키지의 제조 방법에 따른 단계를 보여주는 도면들이다.
도 8은 본 발명의 제 2 실시예에 따른 이중 봉합된 반도체 패키지를 보여주는 단면도이다.
도 9는 본 발명의 제 3 실시예에 따른 이중 봉합된 반도체 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
110, 210, 310 : 복합 칩 112, 212, 312, 322, 326 : 활성면
114, 214, 314, 323, 327 : 노말 패드 116, 216, 316 : 랜덤 패드
130, 230, 330 : 배선기판 131, 231, 331 : 제 1 면
133, 233, 333 : 제 2 면 135, 235, 335 : 제 1 창
137, 237, 337 : 제 2 창 140, 240, 340 : 본딩 와이어
151, 251, 351 : 제 1 수지 봉합부 153, 253, 353 : 제 2 수지 봉합부
160, 260, 360 : 솔더 볼 170 : 성형 금형
171 : 상부 금형 175 : 하부 금형
180 : 시린지 200, 300, 400 : 반도체 패키지
321, 325 : 노말 칩
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 배선기판을 중심으로 양면에 수지 봉합부가 형성된 반도체 패키지 및 그의 제조 방법에 관한 것이다.
현재의 전자제품 시장은 휴대용으로 급격히 그 수요를 늘려 가고 있으며 이를 만족하기 위해서는 이들 시스템에 실장되는 부품들의 경박단소화가 필수적이다. 경박단소화의 경우 실장 부품인 반도체 패키지의 개별 크기를 줄이는 방법과, 다수개의 개별 반도체 칩들을 원 칩(one chip)화하는 시스템 온 칩(System On Chip; SOC)기술과, 다수개의 개별 반도체 칩들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package; SIP) 기술들이 필요하다.
SOC용 반도체 칩의 경우, 칩 패드의 배열이 일반적인 패드 배열 형태인 에지 패드(edge pad)형 또는 센터 패드(center pad)형에서 벗어나 활성면의 임의의 영역에 형성되는 랜덤(random) 배열 형태를 포함할 수 있다. 또한 SIP에 사용되는 반도체 칩 중에서 랜덤 배열 형태를 포함하는 반도체 칩이 존재할 수 있다.
이하의 설명에 있어서, 일반적인 패드 배열 형태의 칩 패드는 노말 패드(normal pad)라 하고, 랜덤 배열 형태의 칩 패드는 랜덤 패드(random pad)라 하고, 노말 패드만을 갖는 반도체 칩은 노말 칩(normal chip)이라 하고, 랜덤 패드를 포함하는 반도체 칩은 복합 칩(complex chip)이라 한다.
이와 같은 복합 칩(10)이 페이스 다운(face down) 형태로 배선기판(30)에 부착되는 반도체 패키지(100)는, 도 1에 도시된 바와 같은 구조를 가질 수 있다. 즉 배선기판(30)의 제 1 면(31)에 복합 칩(10)의 활성면(12)이 부착된다. 복합 칩(10)의 노말 패드(14)와 랜덤 패드(16)는 배선기판(30)에 형성된 제 1 및 제 2 창(35, 37)을 통하여 노출된다. 제 1 및 제 2 창(35, 37)에 각각 노출된 노말 패드(14)와 랜덤 패드(16)는 본딩 와이어(40)에 의해 배선기판(30)과 전기적으로 연결된다. 복합 칩(10)을 포함하여 제 1 및 제 2 창(35, 37)에 설치된 본딩 와이어(40)는 수지 봉합부(51, 53)에 의해 외부환경으로부터 보호된다. 그리고 배선기판(30)의 제 2 면(33)에는 솔더 볼(60)들이 형성되어 있다. 이와 같은 반도체 패키지(100)를 보드 온 칩(Board On Chip; BOC) 패키지라고도 한다.
특히 배선기판(30)을 중심으로 양면(31, 33)에 수지 봉합부(51, 53)를 형성하는 방법으로 성형 금형(mold die)을 이용한 트랜스퍼 몰딩 방법(transfer molding method)이 이용된다. 수지 봉합부(51, 53)는 제 1 수지 봉합부(51)와 제 2 수지 봉합부(53)로 구성된다. 제 1 수지 봉합부(51)는 복합 칩(10)이 부착된 배선기판(30)의 제 1 면(31)과 제 2 면(33)의 제 1 창(35)을 봉합한다. 이때 제 1 수지 봉합부(51)는 제 1 창(35) 또는 제 1 면(31)으로 주입된 액상의 성형 수지에 의해 함께 형성된다. 그리고 제 2 수지 봉합부(53)는 복합 칩(10)의 랜덤 패드(16)가 노출되는 배선기판(30)의 제 2 창(37)을 봉합하며, 제 1 수지 봉합부(51)와 분리되어 형성된다.
이와 같이 한 번의 성형 공정으로 제 1 수지 봉합부(51)와 제 2 수지 봉합부(53)를 형성하기 위해서는, 액상의 성형 수지의 주입이 분리되어 이루어져야 한다. 즉 제 1 창(35)과 제 2 창(37)으로 각각 액상의 성형 수지를 주입할 수 있는 성형로(runner)를 갖는 새로운 성형 금형이 필요하다.
그리고 제 1 창(35)에 비해서 제 2 창(37)은 랜덤 패드(16)의 형성 영역에 따라서 다양하게 배치될 수 있는데, 제 2 창(37)의 위치에 맞는 성형로를 갖는 성형 금형을 각각 제작하여 구비하는 데에 따른 비용적인 부담도 존재한다.
따라서, 본 발명의 목적은 새로운 성형 금형의 제작없이 기존의 봉합 방법을 이용하여 제 1 및 제 2 수지 봉합부를 형성할 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 복합 칩의 활성면이 배선기판의 제 1 면에 부착된 이중 봉합된 반도체 패키지를 제공한다. 복합 칩은 활성면에 형성된 복수의 노말 패드와 랜덤 패드를 갖는다. 배선기판은 제 1 면과 제 2 면을 가지며, 제 1 면에 부착된 복합 칩의 노말 패드 및 랜덤 패드가 각각 노출되게 제 1 및 제 2 창이 형성되어 있다. 제 1 및 제 2 창을 통하여 노말 패드 및 랜덤 패드는 본딩 와이어에 의해 배선기판에 전기적으로 연결된다. 제 1 수지 봉합부는 제 1 면의 반도체 칩과 제 2 면의 제 1 창을 함께 성형으로 봉합하여 형성된다. 그리고 제 2 수지 봉합부는 제 2 면의 제 2 창을 포팅으로 봉합하여 형성된다.
본 발명에 따른 반도체 패키지에 있어서, 제 1 수지 봉합부의 소재는 에폭시 수지이고, 제 2 수지 봉합부의 소재는 실리콘계 수지이다.
본 발명에 따른 반도체 패키지에 있어서, 노말 패드는 활성면의 가장자리 영역에 형성되며, 랜덤 패드는 활성면의 가장자리 영역 안쪽에 형성될 수 있다. 또는 노말 패드는 활성면의 중심 영역에 형성되며, 랜덤 패드는 활성면의 중심 영역에서 이격되게 형성될 수 있다.
본 발명에 따른 반도체 패키지는 제 2 면에 형성된 복수개의 솔더 볼을 더 포함한다. 이때 솔더 볼은 제 2 면에 형성된 제 1 및 제 2 수지 봉합부의 높이보다는 높게 형성하는 것이 바람직하다.
그리고 본 발명에 따른 반도체 패키지에 있어서, 제 2 수지 봉합부는 제 2 창을 포함하는 섬 형태로 형성될 수 있다.
본 발명은 또한 이중 봉합된 반도체 패키지의 제조 방법을 제공한다. 즉, 본 발명은 (a) 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 준비하는 단계와, (b) 복합 칩의 활성면이 배선기판의 제 1 면을 향하도록 부착하되, 배선기판의 제 1 창에 노말 패드가 노출되고, 배선기판의 제 2 창에 상기 랜덤 패드가 노출되게 부착하는 단계와, (c) 제 1 및 제 2 창을 통하여 노말 및 랜덤 패드와 배선기판을 본딩 와이어로 전기적으로 연결하는 단계와, (d) 제 1 면의 반도체 칩과 제 2 면의 제 1 창을 함께 성형으로 봉합하여 제 1 수지 봉합부를 형성하는 단계와, (e) 제 2 창을 포팅으로 봉합하여 제 2 수지 봉합부를 형성하는 단계 및 (f) 제 2 면에 솔더 볼들을 형성하는 단계를 포함하는 이중 봉합된 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 제조 방법에 있어서, (d) 단계는 에폭시 수지를 이용한 트랜스퍼 몰딩 방법으로 진행된다.
그리고 본 발명에 따른 제조 방법에 있어서, (e) 단계는 실리콘계 수지를 이용한 포팅 방법으로 진행된다.
본 발명은 또한 노말 칩과 복합 칩이 함께 실장된 멀티 칩(multi chip) 형태의 반도체 패키지를 제공한다. 즉, 활성면에 노말 패드가 형성된 노말 칩과, 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 갖는 반도체 칩들을 포함한다. 배선기판은 제 1 면과 제 2 면을 가지며, 반도체 칩의 활성면이 제 1 면을 향하도록 부착되며, 반도체 칩의 노말 패드에 대응되게 제 1 창이 형성되어 있고, 복합 칩의 랜덤 패드에 대응되게 제 2 창이 형성되어 있다. 본딩 와이어는 제 1 및 제 2 창을 통하여 노말 및 랜덤 패드와 배선기판을 전기적으로 연결한다. 제 1 수지 봉합부는 제 1 면에 실장된 반도체 칩들과, 제 2 면의 제 1 창을 함께 성형으로 봉합하여 형성된다. 제 2 수지 봉합부는 제 2 면의 제 2 창을 포팅으로 봉합하여 형성된다. 그 리고 배선기판의 제 2 면에 형성된 복수개의 솔더 볼을 포함한다.
본 발명에 따른 반도체 패키지에 있어서, 반도체 칩은 배선기판의 제 1 면에 수평적으로 실장되거나 수직적으로 실장될 수 있다. 이때 배선기판의 제 1 면에 복합 칩을 부착하는 것이 바람직하다.
그리고 본 발명은 또한 멀티 칩 형태의 반도체 패키지를 제조하는 방법을 제공한다. 즉 본 발명은 (a) 활성면에 노말 패드가 형성된 노말 칩과, 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 갖는 반도체 칩들을 준비하는 단계와, (b) 반도체 칩의 활성면이 배선기판의 제 1 면을 향하도록 부착하되, 배선기판의 제 1 창에 노말 패드가 노출되고, 배선기판의 제 2 창에 랜덤 패드가 노출되게 부착하는 단계와, (c) 제 1 및 제 2 창을 통하여 노말 및 랜덤 패드와 배선기판을 본딩 와이어로 전기적으로 연결하는 단계와, (d) 제 1 면에 실장된 반도체 칩들과, 제 2 면의 제 1 창을 함께 성형으로 봉합하여 제 1 수지 봉합부를 형성하는 단계와, (e) 제 2 면의 제 2 창을 포팅으로 봉합하여 제 2 수지 봉합부를 형성하는 단계 및 (f) 제 2 면에 솔더 볼들을 형성하는 단계를 포함하는 이중 봉합된 반도체 패키지의 제조 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 따른 이중 봉합된 반도체 패키지의 배선기 판(130)을 보여주는 평면도이다. 도 3은 본 발명의 제 1 실시예에 따른 이중 봉합된 반도체 패키지(200)를 보여주는 평면도이다. 그리고 도 4의 도 3의 Ⅳ-Ⅳ선 단면도이다.
도 2 내지 도 4를 참조하면, 제 1 실시예에 따른 반도체 패키지(200)는 복합 칩(110)이 페이스 다운 형태로 배선기판(130)에 부착된 BOC 패키지이다.
복합 칩(110)은 활성면(112)의 가장자리 영역에 형성된 노말 패드(114)와, 활성면(112)의 가장자리 영역 안쪽에 형성된 랜덤 패드(116)를 포함한다. 이때 노말 패드(114)는 마주보는 양쪽의 가장자리 영역을 따라서 형성되며, 랜덤 패드(116)는 일정 간격을 두고 두 그룹으로 형성된다.
배선기판(130)은 제 1 면(131)과, 제 1 면(131)에 반대되는 제 2 면(133)을 갖는다. 제 1 면(131)에 복합 칩(110)의 활성면(112)이 부착되며, 노말 패드(114)와 랜덤 패드(116)가 각각 노출되게 제 1 및 제 2 창(135, 137)이 형성되어 있다. 이때 제 1 창(135)은 노말 패드(114)가 형성된 복합 칩(110)의 가장자리 영역을 포함할 수 있는 크기로 형성된다.
특히 제 1 창(135)을 통하여 액상의 에폭시 수지가 제 1 면(131) 또는 제 2 면(133)으로 이동할 수 있도록, 제 1 창(135)은 노말 패드(114)가 형성된 복합 칩(110)보다는 길게 형성될 수 있다. 이로 인해 복합 칩(110) 외측으로 제 1 창(135)의 양끝부분이 노출된다. 그리고 제 2 창(137)은 두 그룹으로 형성된 랜덤 패드(116)가 각각 노출되게 형성된다.
이때 배선기판(130)으로는 인쇄회로기판, 테이프 배선기판, 세라믹 배선기 판, 실리콘 배선기판 등이 사용될 수 있다.
배선기판(130)의 제 1 및 제 2 창(135, 137)을 통하여 노말 패드(114) 및 랜덤 패드(116)와 배선기판(130)은 본딩 와이어(140)로 연결된다.
복합 칩(110)을 포함하여 제 1 및 제 2 창(135, 137)에 형성된 본딩 와이어(140)는 제 1 및 제 2 수지 봉합부(151, 153)에 의해 외부환경으로부터 보호된다. 제 1 수지 봉합부(151)는 배선기판(130)의 제 1 면(131)의 복합 칩(110)과 제 2 면(133)의 제 1 창(135)을 봉합한다. 그리고 제 2 수지 봉합부(153)는 배선기판(130)의 제 2 창(137)을 봉합한다.
그리고 외부접속용 솔더 볼(160)들이 제 1 및 제 2 수지 봉합부(151, 153) 외측의 배선기판(130)의 볼 패드(139)에 형성된다. 이때 솔더 볼(160)은 제 2 면(133)에 형성된 제 1 및 제 2 수지 봉합부(151, 153)보다는 상대적으로 높게 형성된다.
특히 제 1 수지 봉합부(151)는 성형 방법으로 형성되며, 제 2 수지 봉합부(153)는 포팅(potting) 방법으로 형성된다. 이때 제 1 수지 봉합부(151)의 소재로는 성형 방법에 사용되는 에폭시 수지가 사용될 수 있다. 제 2 수지 봉합부(153)의 소재로는 포팅 방법에 사용되는 실리콘계 수지가 사용될 수 있다.
따라서 제 1 실시예에 따른 반도체 패키지(200)는 새로운 성형 금형의 제작없이 기존의 성형 금형을 이용하여 제 1 수지 봉합부(151)를 형성하고, 기존의 포팅 방법을 이용하여 제 2 수지 봉합부(153)를 형성할 수 있다.
제 1 실시예에 따른 반도체 패키지(200)의 제조 방법을 도 4 내지 도 7을 참조하여 설명하면 다음과 같다.
본 제조 방법은, 도 5에 도시된 바와 같이, 복합 칩(110)을 준비하는 단계로부터 출발한다. 배선기판(130)의 제 1 면(131)에 복합 칩(110)의 활성면(112)을 부착한다. 이때 복합 칩(110)의 노말 패드(114)는 제 1 창(135)을 통하여 배선기판(130)의 제 2 면(133)으로 노출되고, 복합 칩(110)의 랜덤 패드(116)는 제 2 창(137)을 통하여 배선기판(130)의 제 2 면(133)으로 노출된다. 그리고 제 1 창(135)과 제 2 창(137)을 통하여 노말 패드(114)와 랜덤 패드(116)는 배선기판(130)의 기판 패드(138)에 본딩 와이어(140)로 전기적으로 연결된다. 한편 기판 패드(138)는 각각 볼 패드(139)에 연결되어 있다.
이때 배선기판(130)으로 단일 반도체 패키지를 제조할 수 있는 부분만을 도시하였지만, 복수의 반도체 패키지를 동시에 제조할 수 있는 스트립(strip) 형태로 제공될 수 있음은 물론이다.
다음으로 도 6a 내지 도 7에 도시된 바와 같이, 두 단계로 봉합 공정을 진행하여 제 1 및 제 2 수지 봉합부(151, 153)를 형성한다.
먼저 도 6a 및 도 6b에 도시된 바와 같이, 성형 금형(170)을 이용한 트랜스퍼 몰딩 방법으로 배선기판 제 1 면(131)의 복합 칩(110)과 배선기판 제 2 면(133)의 제 1 창(135)을 봉합하여 제 1 수지 봉합부(151)를 형성하는 단계가 진행된다. 즉 상부 및 하부 금형(171, 175) 사이에 배선기판(130)을 이송한다. 상부 금형(171)과 하부 금형(175)이 맞물려 배선기판(130)을 고정한 상태에서 캐버티 (cavity; 173, 177) 안으로 액상의 에폭시 수지를 주입하여 배선기판(130)의 제 1 면(131)에 부착된 복합 칩(110)과 제 1 창(135)을 봉합하여 제 1 수지 봉합부(151)를 형성한다.
이때 액상의 에폭시 수지는 상부 금형(171)의 캐버티(173)로 주입된 후 복합 칩(110)으로 가려지지 않은 제 1 창(135)의 양끝단을 통하여 하부 금형(175)의 캐버티(177)로 주입되어 성형 금형(170)의 캐버티(173, 177)를 충전함으로써, 제 1 수지 봉합부(151)를 형성한다. 반대로 액상의 에폭시 수지가 하부 금형(175)의 캐버티(177)로 주입된 후 제 1 창(135)을 통하여 상부 금형(171)의 캐버티(173)로 주입되어 성형 금형(170)의 캐버티(173, 177)를 충전함으로써, 제 1 수지 봉합부(151)를 형성할 수 있다.
한편 제 1 수지 봉합부(151)를 형성하는 공정에서 하부 금형(175)에 의해 제 2 창(137)에 설치된 본딩 와이어(140)가 손상되는 것을 방지하기 위해서, 제 2 창(137)에 대응되는 하부 금형(175) 부분에는 더미 캐버티(179)가 형성되어 있다. 더미 캐버티(179)는 제 2 창(137)과 본딩 와이어(140)를 포함할 수 있는 크기로 형성하는 것이 바람직하다.
다음으로 도 7에 도시된 바와 같이, 포팅 방법으로 배선기판(130)의 제 2 창(137)을 봉합하여 제 2 수지 봉합부(153)를 형성하는 단계가 진행된다. 즉 배선기판(130)의 제 2 면(133)에 노출된 제 2 창(137)에 시린지(180; syringe)로 액상을 실리콘계 수지를 포팅으로 봉합하여 제 2 수지 봉합부(153)를 형성한다. 이때 제 2 수지 봉합부(153)는 배선기판(130)의 제 2 면(133)에 일종의 섬(island) 형태로 형 성된다.
특히 제 2 수지 봉합부(153)는 포팅 방법으로 형성되기 때문에, 배선기판(130)에 형성되는 제 2 창(137)의 위치에 상관 없이 봉합 공정을 진행할 수 있다. 즉 포팅 공정을 진행하는 시린지(180)를 배선기판(130)의 제 2 창(137)의 위치로 쉽게 이동시킬 수 있기 때문에, 제 2 창(137)의 위치에 상관 없이 제 2 수지 봉합부를 형성하는 공정을 진행할 수 있다.
마지막으로 배선기판(130)의 볼 패드(도 7의 139)에 솔더 볼(160)을 형성하는 공정을 진행함으로써, 도 4에 도시된 바와 같은, 반도체 패키지(200)를 얻을 수 있다. 솔더 볼(160)은 볼 패드(도 7의 139)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 형성된다. 솔더 볼(160) 대신에 니켈(Ni) 또는 금(Au) 범프가 형성될 수도 있다.
한편 배선기판(130)이 스트립 형태로 제공된 경우, 절단기를 이용하여 개별 반도체 패키지(200)로 분리하는 공정을 더 진행할 수 있다.
따라서 제 1 실시예에 따른 반도체 패키지(200)는 새로운 성형 금형의 제작없이 기존의 성형 금형을 이용한 성형 방법을 이용하여 제 1 수지 봉합부(151)를 형성하고, 기존의 포팅 방법을 이용하여 제 2 수지 봉합부(153)를 형성할 수 있다.
제 2 실시예
제 1 실시예에서는 복합 칩의 노말 패드가 에지 패드형으로 형성된 예를 개시하였지만, 도 8에 도시된 바와 같이, 센터 패드형으로 형성될 수 있다. 즉 제 2 실시예에 따른 반도체 패키지(300)는 복합 칩(210)이 페이스 다운 형태로 배선기판(230)의 제 1 면(231)에 부착된다는 점에서 제 1 실시예와 동일한 구조를 갖는다.
복합 칩(210)의 노말 패드(214)는 활성면(212)의 중심 영역에 형성된다. 복합 칩(210)의 랜덤 패드(216)는 활성면(212)의 중심 영역에서 이격되게 형성된다. 물론 배선기판(230)에는 복합 칩(210)의 노말 패드(214)와 랜덤 패드(216)에 대응되게 제 1 및 제 2 창(235, 237)이 형성된다. 그리고 제 1 수지 봉합부(251)는 성형 방법으로 형성되고, 제 2 수지 봉합부(253)는 포팅 방법으로 형성된다.
본 실시예에서는 노말 패드(214)를 중심으로 양쪽에 랜덤 패드(216)가 형성된 예를 개시하였지만, 이에 한정되는 것은 아니다. 그 외 복합 칩으로 활성면의 가장자리 영역과 중심 영역에 함께 노말 패드가 형성된 반도체 칩도 사용될 수 있다. 이때 랜덤 패드는 노말 패드가 형성된 영역에서 이격된 활성면 부분에 형성된다.
제 3 실시예
제 1 및 제 2 실시예에서 단일 복합 칩이 실장된 형태의 반도체 패키지를 예시하였지만, 도 9에 도시된 바와 같이, 노말 칩(321, 325)과 복합 칩(310)이 함께 실장된 멀티 칩(multi chip) 형태의 반도체 패키지(400)로 구현될 수 있다.
제 3 실시예에 따른 반도체 패키지(400)는 배선기판(330)의 제 1 면(331)에 두 개의 노말 칩(321, 325)과 한 개의 복합 칩(310)이 수평 및 수직 방향으로 부착된 멀티 칩 패키지(multi chip package)이다.
배선기판(330)의 제 1 면(331)에 일정 간격을 두고 복합 칩(310)과 제 1 노말 칩(321)이 수평적으로 부착된다. 제 1 노말 칩(321)은 활성면(322)의 양쪽 가장자리 영역에 노말 패드(323)가 형성된 에지 패드형 반도체 칩이다. 복합 칩(310)은 활성면(312)의 양쪽 가장자리 영역에 노말 패드(314)가 형성되고, 노말 패드(314)가 형성된 영역 안쪽에 랜덤 패드(316)가 형성되어 있다. 이때 제 1 노말 칩(321)의 노말 패드(323)와 복합 칩(310)의 노말 패드(314)는 실질적으로 서로 평행하게 형성되어 있다.
배선기판(330)에는 복합 칩(310)과 제 1 노말 칩(321)의 노말 패드(314, 323)가 노출되게 제 1 창(335)이 형성되어 있고, 복합 칩(310)의 랜덤 패드(316)가 노출되게 제 2 창(337)이 형성되어 있다. 이때 제 1 창(335)은 이웃하는 복합 칩(310)과 제 1 노말 칩(321)의 노말 패드(314, 323)가 함께 노출되는 제 1-1 창(335a)과, 그 외 복합 칩(310)과 제 1 노말 칩(321)의 노말 패드(314, 323)가 각각 노출되는 제 1-2 창(335b)을 포함한다. 물론 제 1-1 창(335a) 및 제 1-2 창(335b)은 실질적으로 서로 평행하게 형성되어 있다.
제 2 노말 칩(325)이 복합 칩(310)과 제 1 노말 칩(321)에 적층된다. 즉 복합 칩(310)과 제 1 노말 칩(321)의 배면에 제 2 노말 칩(325)의 활성면(326)이 부착된다. 제 2 노말 칩(325)은 활성면(326)의 중심 부분에 노말 패드(327)가 형성된 센터 패드형 반도체 칩으로, 복합 칩(310)과 제 1 노말 칩(321) 사이로 노말 패드(327)가 노출된다. 즉 제 2 노말 칩(325)의 노말 패드(327)는 제 1-1 창(335a)으로 노출된다.
이때 제 2 노말 칩(325)이 복합 칩(310)과 제 1 노말 칩(321)의 배면에 안정적으로 부착될 수 있도록, 복합 칩(310)과 제 1 노말 칩(321)은 실질적으로 동일한 두께로 형성하는 것이 바람직하다.
배선기판(330)의 제 1 및 제 2 창(335, 337)에 노출된 노말 패드(314, 323, 327)와 랜덤 패드(316)는 본딩 와이어(340)에 의해 배선기판(330)과 전기적으로 연결된다.
제 1 수지 봉합부(351)는 배선기판(330)의 제 1 면(331)에 실장된 반도체 칩들(310, 321, 325)과 제 2 면(333)의 제 1 창(335)을 외부 환경으로부터 보호하며, 성형 방법으로 형성된다. 제 2 수지 봉합부(353)는 배선기판(330)의 제 2 창(337)을 외부 환경으로부터 보호하며, 포팅 방법으로 형성된다.
그리고 솔더 볼(360)들이 제 1 및 제 2 수지 봉합부(351, 353) 외측의 배선기판(330)의 제 2 면(333)에 형성된다. 이때 솔더 볼(360)은 제 2 면(333)에 형성된 제 1 및 제 2 수지 봉합부(351, 353)보다는 상대적으로 높게 형성된다.
한편 제 3 실시예에서는 수평 및 수직 방향으로 복합 칩(310)과 노말 칩(321, 325)이 배선기판(330)에 실장된 예를 개시하였지만, 이에 한정되는 것은 아니다. 예컨대 배선기판의 제 1 면에 수평 방향으로만 복합 칩과 노말 칩이 부착될 수 있다. 또는 배선기판의 제 1 면에 수직 방향으로만 복합 칩과 노말 칩이 적층될 수 있다.
그리고 제 3 실시예에서는 복합 칩(310) 한 개가 배선기판(330)에 실장된 예를 개시하였지만, 이에 한정되는 것은 아니며 하나 이상의 복합 칩이 배선기판의 제 1 면에 수평적으로 실장될 수 있다.
따라서, 본 발명의 구조를 따르면 배선기판의 제 1 면에 실장된 복합 칩을 포함하는 반도체 칩과 배선기판의 제 2 면의 제 1 창으로 노출된 반도체 칩의 노말 패드는 성형 방법으로 형성된 제 1 수지 봉합부에 의해 봉합되고, 배선기판의 제 2창으로 노출된 복합 칩의 랜덤 패드는 포팅 방법으로 형성된 제 2 수지 봉합부에 의해 봉합되기 때문에, 새로운 성형 금형의 제작없이 기존의 봉합 방법을 이용하여 수지 봉합부를 형성할 수 있다.
그리고 제 2 수지 봉합부는 포팅 방법으로 형성되기 때문에, 배선기판에 형성되는 제 2 창의 위치에 상관 없이 봉합 공정을 진행할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (20)

  1. 활성면에 형성된 복수의 노말 패드와 랜덤 패드를 갖는 복합 칩과;
    제 1 면과 제 2 면을 가지며, 상기 제 1 면에 상기 복합 칩의 활성면이 부착되며, 상기 노말 패드 및 랜덤 패드가 각각 노출되게 제 1 및 제 2 창이 형성된 배선기판과;
    상기 제 1 및 제 2 창을 통하여 상기 노말 패드 및 랜덤 패드와 배선기판을 전기적으로 연결하는 복수개의 본딩 와이어와;
    상기 제 1 면의 반도체 칩과 상기 제 2 면의 제 1 창을 함께 성형으로 봉합하여 형성된 제 1 수지 봉합부; 및
    상기 제 2 면의 상기 제 2 창을 포팅으로 봉합하여 형성된 제 2 수지 봉합부;를 포함하는 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  2. 제 1항에 있어서, 상기 제 1 수지 봉합부의 소재는 에폭시 수지이고, 상기 제 2 수지 봉합부의 소재는 실리콘계 수지인 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  3. 제 1항에 있어서, 상기 노말 패드는 상기 활성면의 가장자리 영역에 형성되며, 상기 랜덤 패드는 상기 활성면의 가장자리 영역 안쪽에 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  4. 제 1항에 있어서, 상기 노말 패드는 상기 활성면의 중심 영역에 형성되며, 상기 랜덤 패드는 상기 활성면의 중심 영역에서 이격되게 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 제 2 면에 형성된 복수개의 솔더 볼;을 더 포함하는 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  6. 제 5항에 있어서, 상기 솔더 볼은 상기 제 2 면에 형성된 상기 제 1 및 제 2 수지 봉합부의 높이보다는 높게 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  7. 제 5항에 있어서, 상기 제 2 수지 봉합부는 상기 제 2 창을 포함하는 섬 형태로 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  8. (a) 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 준비하는 단계와;
    (b) 상기 복합 칩의 활성면이 배선기판의 제 1 면을 향하도록 부착하되, 상기 배선기판의 제 1 창에 상기 노말 패드가 노출되고, 상기 배선기판의 제 2 창에 상기 랜덤 패드가 노출되게 부착하는 단계와;
    (c) 상기 제 1 및 제 2 창을 통하여 상기 노말 및 랜덤 패드와 상기 배선기 판을 본딩 와이어로 전기적으로 연결하는 단계와;
    (d) 상기 제 1 면의 반도체 칩과 상기 제 2 면의 제 1 창을 함께 성형으로 봉합하여 제 1 수지 봉합부를 형성하는 단계와;
    (e) 상기 제 2 창을 포팅으로 봉합하여 제 2 수지 봉합부를 형성하는 단계; 및
    (f) 상기 제 2 면에 솔더 볼들을 형성하는 단계;를 포함하는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
  9. 제 8항에 있어서, 상기 (d) 단계는 에폭시 수지를 이용한 트랜스퍼 몰딩 방법으로 진행되는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
  10. 제 9항에 있어서, 상기 (e) 단계는 실리콘계 수지를 이용한 포팅 방법으로 진행되는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
  11. 활성면에 노말 패드가 형성된 노말 칩과, 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 갖는 반도체 칩들과;
    제 1 면과 제 2 면을 가지며, 상기 반도체 칩의 활성면이 상기 제 1 면을 향하도록 부착되며, 상기 반도체 칩의 노말 패드에 대응되게 제 1 창이 형성되어 있고, 상기 복합 칩의 랜덤 패드에 대응되게 제 2 창이 형성된 배선기판과;
    상기 제 1 및 제 2 창을 통하여 상기 노말 및 랜덤 패드와 상기 배선기판을 전기적으로 연결하는 복수의 본딩 와이어와;
    상기 제 1 면에 실장된 상기 반도체 칩들과, 상기 제 2 면의 제 1 창을 함께 성형으로 봉합하여 형성된 제 1 수지 봉합부와;
    상기 제 2 면의 제 2 창을 포팅으로 봉합하여 형성된 제 2 수지 봉합부; 및
    상기 제 2 면에 형성된 복수개의 솔더 볼;을 포함하는 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  12. 제 11항에 있어서, 상기 반도체 칩은 상기 배선기판의 제 1 면에 수평적으로 실장된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  13. 제 11항 또는 제 12항에 있어서, 상기 반도체 칩은 상기 배선기판의 제 1 면에 수직적으로 실장된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  14. 제 13항에 있어서, 상기 배선기판의 제 1 면에 상기 복합 칩이 부착된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  15. 제 11항에 있어서, 상기 제 1 수지 봉합부의 소재는 에폭시 수지이고, 상기 제 2 수지 봉합부의 소재는 실리콘계 수지인 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  16. 제 11항에 있어서, 상기 복합 칩의 노말 패드는 상기 활성면의 가장자리 영역에 형성되며, 상기 복합 칩의 랜덤 패드는 상기 활성면의 가장자리 영역 안쪽에 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  17. 제 11항에 있어서, 상기 제 2 수지 봉합부는 상기 제 2 창을 포함하는 섬 형태로 형성된 것을 특징으로 하는 이중 봉합된 반도체 패키지.
  18. (a) 활성면에 노말 패드가 형성된 노말 칩과, 활성면에 노말 패드와 랜덤 패드가 형성된 복합 칩을 갖는 반도체 칩들을 준비하는 단계와;
    (b) 상기 반도체 칩의 활성면이 배선기판의 제 1 면을 향하도록 부착하되, 상기 배선기판의 제 1 창에 상기 노말 패드가 노출되고, 상기 배선기판의 제 2 창에 상기 랜덤 패드가 노출되게 부착하는 단계와;
    (c) 상기 제 1 및 제 2 창을 통하여 상기 노말 및 랜덤 패드와 상기 배선기판을 본딩 와이어로 전기적으로 연결하는 단계와;
    (d) 상기 제 1 면에 실장된 상기 반도체 칩들과, 상기 제 2 면의 제 1 창을 함께 성형으로 봉합하여 제 1 수지 봉합부를 형성하는 단계와;
    (e) 상기 제 2 면의 제 2 창을 포팅으로 봉합하여 제 2 수지 봉합부를 형성하는 단계; 및
    (f) 상기 제 2 면에 솔더 볼들을 형성하는 단계;를 포함하는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
  19. 제 18항에 있어서, 상기 (d) 단계는 에폭시 수지를 이용한 트랜스퍼 몰딩 방법으로 진행되는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
  20. 제 19항에 있어서, 상기 (e) 단계는 실리콘계 수지를 이용한 포팅 방법으로 진행되는 것을 특징으로 하는 이중 봉합된 반도체 패키지의 제조 방법.
KR1020060004298A 2006-01-16 2006-01-16 이중 봉합된 반도체 패키지 및 그의 제조 방법 KR100690247B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060004298A KR100690247B1 (ko) 2006-01-16 2006-01-16 이중 봉합된 반도체 패키지 및 그의 제조 방법
US11/464,359 US20070164407A1 (en) 2006-01-16 2006-08-14 Double encapsulated semiconductor package and manufacturing method thereof
CNA2007100923505A CN101034689A (zh) 2006-01-16 2007-01-16 双密封半导体封装及其制造方法
US12/237,273 US20090017583A1 (en) 2006-01-16 2008-09-24 Double encapsulated semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004298A KR100690247B1 (ko) 2006-01-16 2006-01-16 이중 봉합된 반도체 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100690247B1 true KR100690247B1 (ko) 2007-03-12

Family

ID=38102542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004298A KR100690247B1 (ko) 2006-01-16 2006-01-16 이중 봉합된 반도체 패키지 및 그의 제조 방법

Country Status (3)

Country Link
US (2) US20070164407A1 (ko)
KR (1) KR100690247B1 (ko)
CN (1) CN101034689A (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000457B1 (ko) * 2007-08-17 2010-12-13 유택(타이완) 코포레이션 다중 기판 영역 기반의 패키지 및 이의 제조 방법
KR101118711B1 (ko) * 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8466564B2 (en) 2010-12-17 2013-06-18 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
KR101811738B1 (ko) 2011-03-18 2017-12-22 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926380A (en) * 2007-12-10 2009-06-16 Powertech Technology Inc Semiconductor package and substrate for the same
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
KR101963883B1 (ko) 2012-07-05 2019-04-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20210130363A (ko) * 2020-04-22 2021-11-01 삼성전자주식회사 보안 성능 향상 및 데이터 제거를 위한 구조를 갖는 스토리지 장치 및 그 구동 방법
US11362071B2 (en) * 2020-08-24 2022-06-14 Micron Technology, Inc. Stacked semiconductor dies for semiconductor device assemblies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
JPH09293742A (ja) * 1996-04-24 1997-11-11 Kyocera Corp 半導体装置及びその製造方法
KR19990080278A (ko) * 1998-04-15 1999-11-05 최완균 멀티 칩 패키지
JP2005217221A (ja) 2004-01-30 2005-08-11 Sony Corp 半導体パッケージ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TWI241697B (en) * 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
JPH09293742A (ja) * 1996-04-24 1997-11-11 Kyocera Corp 半導体装置及びその製造方法
KR19990080278A (ko) * 1998-04-15 1999-11-05 최완균 멀티 칩 패키지
JP2005217221A (ja) 2004-01-30 2005-08-11 Sony Corp 半導体パッケージ及びその製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000457B1 (ko) * 2007-08-17 2010-12-13 유택(타이완) 코포레이션 다중 기판 영역 기반의 패키지 및 이의 제조 방법
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101118711B1 (ko) * 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9461015B2 (en) 2010-12-17 2016-10-04 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
US8466564B2 (en) 2010-12-17 2013-06-18 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US8787032B2 (en) 2010-12-17 2014-07-22 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
US8885356B2 (en) 2010-12-17 2014-11-11 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
KR101811738B1 (ko) 2011-03-18 2017-12-22 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US8436458B2 (en) 2011-04-21 2013-05-07 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9293444B2 (en) 2013-10-25 2016-03-22 Invensas Corporation Co-support for XFD packaging
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging

Also Published As

Publication number Publication date
US20070164407A1 (en) 2007-07-19
CN101034689A (zh) 2007-09-12
US20090017583A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
US9615456B2 (en) Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
TWI495082B (zh) 多層半導體封裝
US7772687B2 (en) Multiple electronic component containing substrate
US6838754B2 (en) Multi-chip package
US7727817B2 (en) Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit
US9041199B2 (en) Semiconductor device and method of fabricating the same
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
US20050121805A1 (en) Semiconductor device and a method of manufacturing the same
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
KR100521279B1 (ko) 적층 칩 패키지
US9177941B2 (en) Semiconductor device with stacked semiconductor chips
JP2002110718A (ja) 半導体装置の製造方法
JP2015106602A (ja) 半導体装置および半導体装置の製造方法
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
JP5205173B2 (ja) 半導体装置及びその製造方法
JP2014204082A (ja) 半導体装置の製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
JP2007095964A (ja) 半導体装置の製造方法
KR20050063052A (ko) 멀티칩 패키지 구조 및 그 제조방법
KR20110004107A (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee