TWI479630B - 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 - Google Patents

具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 Download PDF

Info

Publication number
TWI479630B
TWI479630B TW100146943A TW100146943A TWI479630B TW I479630 B TWI479630 B TW I479630B TW 100146943 A TW100146943 A TW 100146943A TW 100146943 A TW100146943 A TW 100146943A TW I479630 B TWI479630 B TW I479630B
Authority
TW
Taiwan
Prior art keywords
microelectronic
component
lead
dielectric
microelectronic component
Prior art date
Application number
TW100146943A
Other languages
English (en)
Other versions
TW201241984A (en
Inventor
Belgacem Haba
Wael Zohni
Richard Dewitt Crisp
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201241984A publication Critical patent/TW201241984A/zh
Application granted granted Critical
Publication of TWI479630B publication Critical patent/TWI479630B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
本發明係關於堆疊微電子總成及製造此等總成之方法，且係關於有用於此等總成中之部件。
本申請案主張2010年12月17日申請之韓國專利申請案第10-2010-0129890號的權利，該申請案之揭示內容在此以引用之方式併入本文中。
半導體晶片通常被提供為個別預封裝單元。標準晶片具有平坦矩形本體，其中大前面具有連接至晶片之內部電路的接觸件。每一個別晶片通常安裝於一封裝中，該封裝又安裝於諸如印刷電路板之電路面板上且將晶片之接觸件連接至電路面板之導體。在許多習知設計中，晶片封裝佔據相當大地大於晶片自身之面積的電路面板之面積。如在本發明中參考具有前面之平坦晶片所使用，「晶片之面積」應被理解為指代前面之面積。在「覆晶」設計中，晶片之前面面臨封裝基板(亦即，晶片載體)之面，且晶片上之接觸件係藉由焊球或其他連接元件而直接結合至晶片載體之接觸件。又，晶片載體可經由上覆晶片之前面之端子而結合至電路面板。「覆晶」設計提供相對緊密配置；每一晶片佔據等於或稍微大於晶片之前面之面積的電路面板之面積，諸如在(例如)共同讓渡之美國專利第5,148,265號、第5,148,266號及第5,679,977號中所揭示，該等專利之揭示內容以引用之方式併入本文中。
某些創新性安裝技術提供近似或等於習知覆晶結合之緊密性的緊密性。可在等於或稍微大於單一晶片自身之面積的電路面板之面積中容納該晶片的封裝通常被稱作「晶片大小之封裝(chip-sized package)」。
除了最小化由微電子總成所佔據的電路面板之平面面積以外，亦需要生產呈現垂直於電路面板之平面之低總高度或尺寸的晶片封裝。此等薄微電子封裝允許將具有安裝於其中之封裝的電路面板置放成極近接於相鄰結構，因此產生併入電路面板之產品的總大小。已提出用於在單一封裝或模組中提供複數個晶片之各種建議。在習知「多晶片模組」中，晶片並列地安裝於單一封裝基板上，該封裝基板又可安裝至電路面板。此途徑僅提供由晶片所佔據的電路面板之聚集面積的有限縮減。該聚集面積仍大於模組中之個別晶片的總表面積。
亦已建議以「堆疊」配置(亦即，複數個晶片置放於彼此之頂部上的配置)來封裝複數個晶片。在堆疊配置中，若干晶片可安裝於小於該等晶片之總面積的電路面板之面積中。舉例而言，前述美國專利第5,679,977號、第5,148,265號及美國專利第5,347,159號之某些實施例中揭示某些堆疊晶片配置，該等專利之揭示內容以引用之方式併入本文中。亦以引用之方式併入本文中之美國專利第4,941,033號揭示一種配置，在該配置中，晶片堆疊於彼此之頂部上且藉由與晶片相關聯之所謂「配線膜(wiring film)」上的導體而彼此互連。
儘管在先前技術中存在此等成果，但在用於晶片(其具有實質上定位於該等晶片之中心區域中之接觸件)之多晶片封裝的狀況下，將需要進一步改良。諸如一些記憶體晶片之某些半導體晶片通常被製造成使得呈一或兩個列之接觸件實質上沿著晶片之中心軸線而定位。
根據本發明之一態樣，一種微電子總成可包括一介電元件、一第一微電子元件、一第二微電子元件，及引線，該等引線自該第一微電子元件及該第二微電子元件之接觸件延伸至該介電元件之端子。該介電元件可具有一第一表面、一第二表面、第一孔隙及第二孔隙，該第一孔隙及該第二孔隙延伸於該第一表面與該第二表面之間且在該第一孔隙與該第二孔隙之間界定該第一表面之一中心區域，該介電元件在其上進一步具有包括曝露於該中心區域處之中心端子之導電元件。該第一微電子元件可具有一後表面及面對該介電元件之該第二表面之一前表面，該第一微電子元件具有曝露於該第一微電子元件之該前表面處之複數個接觸件。該第二微電子元件可具有面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有突出超過該第一微電子元件之一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件。該等引線可自該第一微電子元件及該第二微電子元件之該等接觸件延伸至該等端子，該等引線之至少第一引線及第二引線使該等中心端子之一第一中心端子與該第一微電子元件及該第二微電子元件中每一者電互連。該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件中每一者之間攜載一信號或一參考電位中至少一者。
在一例示性實施例中，該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件之間攜載一共用時序信號。在一實施例中，該第一引線及該第二引線可用以攜載至少一時脈信號。在一特定實施例中，該微電子總成可進一步包括使該等中心端子之一第二中心端子與該第一微電子元件及該第二微電子元件中每一者電互連的第三引線及第四引線。該第一引線及該第二引線可用以攜載一第一差動時脈信號。該第三引線及該第四引線可用以在該第二中心端子與該第一微電子元件及該第二微電子元件之間攜載一第二差動時脈信號。該第一差動時脈信號及該第二差動時脈信號集體地傳輸一差動時脈。
在一特定實施例中，該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件中每一者之間攜載一資料信號。在一實施例中，該第一微電子元件及該第二微電子元件中每一者可具有接觸件，該等接觸件可用於使由該第一微電子元件及該第二微電子元件所共用之複數個資料信號經由包括該第一引線及該第二引線之一引線集合而輸入或輸出至該複數個中心端子之一共用端子集合，該等共用端子包括該第一中心端子。在一例示性實施例中，該第一微電子元件及該第二微電子元件中每一者可包括一記憶體儲存元件，且該第一引線及該第二引線可用以攜載可用以定址該第一微電子元件及該第二微電子元件中每一者中之記憶體之一位址信號。
在一實施例中，該介電元件之該第一表面可具有一第一周邊邊緣及在該第一孔隙與該第一邊緣之間的一第一周邊區域。該微電子總成可進一步包括自曝露於該第一周邊區域處之一第一端子延伸至該第一微電子元件之該等接觸件中至少一者的一第三引線。該第三引線可用以在該至少一第一端子與該第一微電子元件之間攜載一第一資料信號。在一特定實施例中，該介電元件之該第一表面可具有一第二周邊邊緣及在該第二孔隙與該第二邊緣之間的一第二周邊區域。該微電子總成可進一步包括自曝露於該第二周邊區域處之一第二端子延伸至該第一微電子元件之該等接觸件中至少一者的一第四引線。該第三引線可用以在該第二端子與該第二微電子元件之間攜載一第二資料信號。在一特定實施例中，該第一微電子元件可具有可用於該第一資料信號之輸入或輸出而不可用於該第二資料信號之輸入或輸出的接觸件。該第二微電子元件可具有可用於該第二資料信號之輸入或輸出而不可用於該第一資料信號之輸入或輸出的接觸件。
根據本發明之另一態樣，一種微電子總成可包括一介電元件、一第一微電子元件、一第二微電子元件、一第一信號引線及一第一參考引線。該介電元件可具有對置面對之第一表面及第二表面以及延伸於該第一表面與該第二表面之間的至少一第一孔隙，該介電元件在其上進一步具有包括曝露於該第一表面處之複數個端子之導電元件。該第一微電子元件可具有一後表面及面對該介電元件之一前表面，該第一微電子元件具有曝露於該第一微電子元件之該前表面處之複數個接觸件。該第二微電子元件可包括一後表面及面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有突出超過該第一微電子元件之一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件。該第一信號引線可通過該至少一孔隙而延伸至該介電元件上之一導電元件，且可電連接於該第一微電子元件之一第一接觸件與該介電元件之一第一端子之間。一第一參考引線可連接至該介電元件上之至少一導電元件，該第一參考引線之一部分實質上平行於該第一信號引線之一實質部分且與該第一信號引線之該實質部分間隔一實質上均一距離，使得可針對該第一信號引線而達成一所要阻抗。該第一參考引線可用以連接至一參考電位且可電連接至該第一微電子元件之至少一接觸件。
在一特定實施例中，該第一參考引線可橫越該介電元件之該第一孔隙而延伸。在一例示性實施例中，該微電子總成可進一步包括一第二孔隙，其延伸通過該介電元件；及一第二信號引線，其通過該第二孔隙而延伸至該介電元件上之一導電元件且電連接於該第二微電子元件之一接觸件與該介電元件上之一端子之間。在一實施例中，該微電子元件可進一步包括電連接至該介電元件上之導電元件的一第二參考引線，該第二參考引線之至少一部分與該第二信號引線間隔一實質上均一距離，使得可針對該第二信號引線而達成一所要阻抗。在一特定實施例中，該第一參考引線可橫越該介電元件之該第一孔隙及該第二孔隙而延伸。在一例示性實施例中，該第一參考引線之一第一部分可延伸成與該第一信號引線相隔一實質上均一距離，且該第一參考引線之第二部分可延伸成與該第二信號引線相隔一實質上均一距離。
根據本發明之又一態樣，一種微電子總成可包括一介電元件、一第一微電子元件、一第二微電子元件，以及第一結合導線及第二結合導線。該介電元件可具有對置面對之第一表面及第二表面以及延伸於該第一表面與該第二表面之間的至少一孔隙，該介電元件在其上進一步具有包括複數個接觸件及複數個端子之導電元件，該等接觸件及該等端子曝露於該介電元件之該第一表面處。該第一微電子元件可具有一後表面及面對該介電元件之一前表面，該第一微電子元件具有曝露於該第一微電子元件之該前表面處之複數個接觸件。該第二微電子元件可具有一後表面及面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有曝露於該前表面處且突出超過該第一微電子元件之一邊緣之複數個接觸件。第一結合導線及第二結合導線可通過該至少一孔隙而延伸至該介電元件上之導電元件，該第一結合導線及該第二結合導線具有電連接至該第一微電子元件之一第一接觸件的第一末端及電連接至該介電元件之一第一端子的第二末端，且提供電並聯導電路徑。
在一例示性實施例中，該第一結合導線可接合至該等導電元件中之一第一者且可接合至該第二結合導線之一末端，使得該第一結合導線不觸碰該第一接觸件或該第一導電元件中至少一者。在一實施例中，該微電子總成可進一步包括通過該至少一孔隙而延伸至該介電元件上之導電元件的第三導電結合導線及第四導電結合導線。該第三結合導線及該第四結合導線可電連接於該第二微電子元件之一第一接觸件與該介電元件之一第二端子之間，且可提供電並聯導電路徑。在一特定實施例中，該微電子總成可進一步包括安裝於該介電元件上之至少一被動部件。
根據本發明之又一態樣，一種微電子總成可包括一介電元件、一第一微電子元件、一第二微電子元件、第一引線及第二引線。該介電元件可具有對置面對之第一表面及第二表面以及延伸於該等表面之間的一孔隙，該介電元件在其上進一步具有導電元件。該第一微電子元件可具有一後表面及面對該介電元件之一前表面，該第一微電子元件具有一第一邊緣及遠離於該第一邊緣的曝露於該第一微電子元件之該前表面處之複數個接觸件。該第二微電子元件可具有一後表面及面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有曝露於該第二微電子元件之該前表面處且突出超過該第一微電子元件之該第一邊緣的複數個接觸件，該介電元件中之該孔隙包圍該第一微電子元件及該第二微電子元件之該等接觸件。該等第一引線可自該第一微電子元件之接觸件通過該孔隙而延伸至該等導電元件中至少一些。該等第二引線可自該第二微電子元件之接觸件通過該孔隙而延伸至該等導電元件中至少一些。
根據本發明之另一態樣，一種微電子總成可包括一介電元件、一第一微電子元件及一第二微電子元件。該介電元件可具有對置面對之第一表面及第二表面以及延伸於該等表面之間的一孔隙。該第一微電子元件可具有一後表面、面對該介電元件之一前表面及一第一邊緣，該第一微電子元件具有遠離於該第一邊緣的曝露於該第一微電子元件之該前表面處之複數個接觸件，及沿著該前表面而自該等接觸件延伸至鄰近於該第一邊緣的曝露於該前表面處之重新分佈焊墊的重新分佈導體。該第二微電子元件可具有一後表面及一前表面，該第二微電子元件具有突出超過該第一微電子元件之該第一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件。該第一微電子元件之該等重新分佈焊墊及該第二微電子元件之該等接觸件可與該介電元件中之該孔隙對準。
在一實施例中，該介電元件可在其上具有包括曝露於該介電元件之該第一表面處之端子的導電元件。該微電子總成可進一步包括自該第一微電子元件之該等重新分佈焊墊通過該孔隙而延伸至該介電元件上之該等導電元件中之一些的第一引線，及自該第二微電子元件之該等接觸件通過該孔隙而延伸至該介電元件上之該等導電元件中之一些的第二引線。
本發明之另外態樣提供系統，該等系統併入根據本發明之前述態樣的微電子結構、根據本發明之前述態樣的複合晶片，或連同其他電子裝置的該等微電子結構及該等複合晶片兩者。舉例而言，該系統可安置於單一外殼中，該單一外殼可為一攜帶型外殼。根據本發明之此態樣中之較佳實施例的系統可比可比較之習知系統更緊密。
本發明之另外態樣提供模組，該等模組可包括根據本發明之前述態樣的複數個微電子總成。每一模組可具有用於將信號輸送至該等微電子總成中每一者及自該等微電子總成中每一者輸送信號之一共同電介面。
本發明之另外態樣提供配置，該等配置併入根據本發明之前述態樣的至少一微電子總成，及與該至少一微電子總成垂直地堆疊且與該至少一微電子總成電互連之至少一第三微電子元件。該第三微電子元件可具有不同於該至少一微電子總成之一功能的一功能。
參看圖1，根據本發明之一實施例的堆疊微電子總成10包括第一微電子元件12及第二微電子元件14。在一些實施例中，第一微電子元件12及第二微電子元件14可為半導體晶片、晶圓或其類似者。舉例而言，第一微電子元件12及第二微電子元件14中之一者或其兩者可包括記憶體儲存元件。如本文所使用，「記憶體儲存元件」指代以一陣列而配置之多個記憶胞，連同可用以自該多個記憶胞儲存及擷取資料(諸如，用於經由電介面而輸送資料)之電路。
第一微電子元件12具有前表面16、遠離於前表面16之後表面18，以及延伸於該前表面與該後表面之間的第一邊緣27及第二邊緣29。第一微電子元件12之前表面16包括第一末端區域15及第二末端區域17，以及定位於第一末端區域15與第二末端區域17之間的中心區域13。第一末端區域15延伸於中心區域13與第一邊緣27之間，且第二末端區域17延伸於中心區域13與第二邊緣29之間。電接觸件20曝露於第一微電子元件12之前表面16處。如本發明所使用，導電元件「曝露於」結構之表面處的敍述指示該導電元件可用於與在垂直於該表面之方向上自該結構外部朝向該表面移動之理論點的接觸。因此，曝露於結構之表面處的端子或其他導電元件可自此表面突出；可與此表面齊平；或可相對於此表面而凹入且通過該結構中之孔或凹陷而曝露。第一微電子元件12之接觸件20在中心區域13內曝露於前表面16處。舉例而言，接觸件20可以一或兩個平行列而經配置成鄰近於第一表面16之中心。
第二微電子元件14具有前表面22、遠離於前表面22之後表面24，以及延伸於該前表面與該後表面之間的第一邊緣35及第二邊緣37。第二微電子元件14之前表面22包括第一末端區域21及第二末端區域23，以及定位於第一末端區域21與第二末端區域23之間的中心區域19。第一末端區域21延伸於中心區域19與第一邊緣35之間，且第二末端區域23延伸於中心區域19與第二邊緣37之間。電接觸件26曝露於第二微電子元件14之前表面22處。第二微電子元件14之接觸件26在中心區域19內曝露於前表面22處。舉例而言，接觸件26可以一或兩個平行列而經配置成鄰近於第一表面22之中心。
如在圖1中所見，第一微電子元件12及第二微電子元件14相對於彼此而堆疊。在一些實施例中，第二微電子元件14之前表面22及第一微電子元件12之後表面18彼此面對。第二微電子元件14之第二末端區域23之至少一部分上覆第一微電子元件12之第二末端區域17之至少一部分。第二微電子元件14之中心區域19之至少一部分突出超過第一微電子元件12之第二邊緣29。因此，第二微電子元件14之接觸件26定位於超過第一微電子元件12之第二邊緣29的部位中。
微電子總成10進一步包括具有對置面對之第一表面32及第二表面34的介電元件30。雖然圖1展示僅一個介電元件30，但微電子總成10可包括一個以上介電元件。一或多個導電元件或端子36曝露於介電元件30之第一表面32處。至少一些端子36可相對於第一微電子元件12及/或第二微電子元件14而移動。
介電元件30可進一步包括一或多個孔隙。在圖1所描繪之實施例中，介電元件30包括與第一微電子元件12之中心區域13實質上對準的第一孔隙33及與第二微電子元件14之中心區域19實質上對準的第二孔隙39，藉此提供對接觸件20及26之接取。
如在圖1中所見，介電元件30可延伸超過第一微電子元件12之第一邊緣27及第二微電子元件14之第二邊緣35。介電元件30之第二表面34可與第一微電子元件12之前表面16毗鄰。介電元件30可由任何合適介電材料部分地或全部地製成。舉例而言，介電元件30可包含可撓性材料層，諸如，聚醯亞胺層、BT樹脂層，或通常用於製造捲帶式自動結合(「tape automated bonding,TAB」)捲帶之其他介電材料層。或者，介電元件30可包含相對剛性類板材料，諸如，厚纖維加強型環氧樹脂層(諸如，Fr-4或Fr-5板)。不管所使用之材料如何，介電元件30皆可包括單一介電材料層或多個介電材料層。
介電元件30亦可包括曝露於第一表面32上之導電元件40及導電跡線42。導電跡線42將導電元件40電耦接至端子36。
諸如黏接劑層之間隔層31可定位於第二微電子元件14之第一末端區域21與介電元件30之部分之間。若間隔層31包括黏接劑，則黏接劑將第二微電子元件14連接至介電材料30。另一間隔層60可定位於第二微電子元件14之第二末端區域23與第一微電子元件12之第二末端區域17之間。此間隔層60可包括用於將第一微電子元件12及第二微電子元件14結合在一起之黏接劑。在此狀況下，間隔層60可由晶粒附接黏接劑部分地或全部地製成，且可包含諸如聚矽氧彈性體之低彈性模數材料。然而，若兩個微電子元件12及14為由相同材料形成之習知半導體晶片，則間隔層60可由薄高彈性模數黏接劑或焊料層全部地或部分地製成，此係因為該等微電子元件將傾向於回應於溫度改變而一致地膨脹及收縮。不顧所使用之材料如何，間隔層31及60中每一者皆可包括單一層或多個層。
如在圖1及圖2中所見，電連接件或引線70將第一微電子元件12之接觸件20電連接至一些導電元件40。電連接件70可包括多個導線結合件72、74。導線結合件72、74延伸通過第一孔隙33且經定向成彼此實質上平行。導線結合件72及74中每一者將接觸件20電耦接至介電元件之對應元件40。根據此實施例之多導線結合結構可藉由提供用於使電流流動於經連接接觸件之間的額外路徑而實質上減少導線結合連接件之電感。此多導線結合結構可在接觸件20與介電元件之對應元件40之間提供電並聯導電路徑。如本文所使用，「引線」為延伸於兩個導電元件之間的電連接件之部分或延伸於兩個導電元件之間的整個電連接件，諸如，包含導線結合件72、74及跡線42之引線，跡線42自第一微電子元件12之接觸件20中之一者通過導電元件40中之一者而延伸至端子36中之一者。
其他電連接件或引線50將第二微電子元件14之接觸件26電耦接至一些元件40。電連接件50可包括多個導線結合件52、54。導線結合件52、54延伸通過第二孔隙39且經定向成彼此實質上平行。導線結合件52及54中每一者將接觸件26電耦接至介電元件30之對應元件40。根據此實施例之多結合導線結構可藉由提供用於使電流流動於經連接接觸件之間的額外路徑而實質上減少導線結合連接件之電感。
如在圖3中所見，在電連接件70中，第一結合導線52可具有與晶片接觸件20以冶金方式接合之末端52A，及與導電元件40以冶金方式接合之另一末端(未圖示)。舉例而言，結合導線可包括諸如金之金屬，該金屬可使用超音波能量、熱或其兩者而熔接至接觸件以形成與該接觸件之冶金聯結或結合。與此對比，第二結合導線54可具有以冶金方式結合至第一結合導線52之末端52A的一末端54A，及以冶金方式結合至第一結合導線52之末端的對置末端(未圖示)。
第二結合導線54不需要觸碰導電元件140，第一結合導線52以冶金方式結合至導電元件140。取而代之，在一特定實施例中，第二結合導線54之末端54A可以使得該第二結合導線在該第二結合導線之至少一末端處不觸碰接觸件且在任一末端處可能不觸碰接觸件的方式而以冶金方式結合至第一結合導線52之末端52A。
每一結合導線52、56之末端52A、54A可包括在導線結合程序期間所形成之球。導線結合工具通常藉由使金導線之尖端自線軸前進至工具之尖端而操作。在一處理實例中，當工具在用於在第一接觸件(例如，晶片接觸件20)處形成第一導線結合件之位置中時，工具可接著將超音波能量、熱或其兩者施加至導線，直至導線之尖端熔融且形成球為止。經加熱球接著與接觸件之表面以冶金方式結合。接著，當導線結合工具之尖端移動離開第一接觸件時，球保持結合至接觸件，而在此接觸件與第二接觸件之間的結合導線之長度被放出。導線結合工具可接著將導線之第二末端附接至第二接觸件，從而在彼末端處形成與第二接觸件之冶金聯結。
可接著以略微不同方式來重複以上程序以形成第二結合導線。在此狀況下，導線結合工具可移動至一位置中，且可接著用以加熱導線之尖端以形成球，該球接著將第二結合導線之末端54A以冶金方式結合至第一結合導線之末端52A。導線結合工具可接著將第二結合導線之另一末端附接至第一結合導線之第二末端，從而在彼末端處形成與至少第一結合導線之冶金聯結。
導電元件40中之一些可攜載信號，亦即，隨著時間而變化且通常傳送資訊之電壓或電流。舉例而言，在無限制之情況下，隨著時間而變化且表示狀態、改變、量測、時脈或時序輸入或控制或回饋輸入之電壓或電流為信號之實例。導電元件40中之其他者可提供連接至接地或電力供應電壓之連接件。連接至接地或電力供應電壓之連接件通常提供遍及為電路之操作所關注之頻率隨著時間而至少相當地穩定的電壓。當各別接觸件對之間的雙或多導線結合連接件係連接至接地或電力供應電壓時，該等連接件可尤其有益。在一實例中，雙導線連接件72、74及52、54可將各別微電子元件12、14連接至介電元件30上之接地端子。相似地，雙導線結合連接件72A、74A及52A、54A可將各別微電子元件連接至介電元件上之電力供應端子(用於經由電路面板而進一步互連至電力供應器，未圖示)。增加連接至接地或電力端子之此等連接件中導線結合件之數目可縮減接地及電力電路中之電感，此情形可幫助縮減系統中之雜訊。
根據此實施例之多結合導線結構及方法之另一可能益處係在用於將結合導線附接至諸如晶片或基板上之結合焊墊之接觸件的面積有限時縮減電感。一些晶片具有特別高之接觸密度及細微間距。此等晶片上之結合焊墊具有極有限之面積。一結構(其中第二結合導線具有附接至第一結合導線之末端的末端，但其自身不觸碰接觸件)可在不需要增加結合焊墊之大小的情況下達成雙或多結合導線結構。因此，即使當形成連接至以細微間距而配置之接觸件或具有小面積之接觸件的導線結合連接件時，亦可達成如關於圖3所描述之多結合導線結構。
此外，具有高密度之一些微電子元件亦可具有高輸入及輸出速率，亦即，將信號傳輸至晶片上或傳輸離開晶片的高頻率。在足夠高之頻率下，連接件之電感可實質上增加。根據此實施例之多結合導線結構可藉由提供用於使電流流動於經連接接觸件之間的額外路徑而實質上減少用於接地、電力或信號傳輸之導線結合連接件之電感。
圖4說明在第一結合導線51與第二結合導線53之間於該兩者之末端處的連接件。如在圖4中所見，在結合導線之第一末端處，球51A及53A可以冶金方式接合在一起，但以使得第二導線53之球不觸碰接觸件20的方式接合。在第二接觸件40處之結合導線之第二末端51B、53B處，可在無球形成於第二末端51B、53B處的情況下在該等導線之間製造電連接件。在此狀況下，接觸件20、40中之一者可為曝露於晶片之表面處的晶片接觸件，且接觸件20、40中之另一者可為曝露於基板之表面處的基板接觸件。如在圖4中進一步所見，第二導線結合件之第二末端53B在第二結合導線不觸碰接觸件40之情況下在51B處接合至第一結合導線。
圖5說明此實施例(圖4)之變化，其中第一結合導線55具有接合至第一接觸件20之球末端55A。第二結合導線57之導線末端57B在第一接觸件20上方以冶金方式接合至第一結合導線之球末端55A。另外，第二結合導線57之球末端57A在第二接觸件40處接合至第一結合導線55之導線末端55B。
在上文所描述之實施例之另一變化中，複數個結合導線可被形成且與現有結合導線(已經在其末端處接合至接觸件)接合以在接觸件之間形成三個或三個以上並聯路徑。在此實施例中，第三結合導線可經配置成使得在第三結合導線與第一或第二結合導線(例如，導線51、53(圖4)或導線55、57(圖5))之間的聯結件不觸碰第一結合導線之末端被接合至之接觸件。必要時，可使用甚至更大數目個結合導線，其以此方式而以冶金方式接合至其他結合導線，以便提供用於使電流流動於一接觸件對之間的並聯電路徑。
圖6說明代替結合導線而使用結合帶狀物41的電連接件，其中結合帶狀物41具有以冶金方式接合至接觸件中之一者(例如，接觸件20)的第一末端43。結合導線41具有以冶金方式接合至另一接觸件40之中間部分45，且具有接合至結合帶狀物之第一末端43的第二末端47。在結合帶狀物之第一末端43與第二末端47之間的聯結件可使得第二末端47不觸碰該第一末端被接合至之接觸件20。或者，在一變化(未圖示)中，第二末端47可觸碰第一末端43被接合至之同一接觸件20或直接與第一末端43被接合至之同一接觸件20接合。接觸件中之一者(例如，接觸件20、40中之一者)可為基板接觸件，且接觸件20、40中之另一者可為晶片接觸件。或者，接觸件20、40兩者皆可為曝露於基板之表面處的基板接觸件，或接觸件20、40兩者皆可為曝露於晶片之表面處的晶片接觸件。
微電子總成10(圖1)亦可包括第一囊封物80及第二囊封物82。第一囊封物80覆蓋電連接件70及介電元件30之第一孔隙33。第二囊封物82覆蓋電連接件70及介電元件30之第二孔隙39。
微電子總成10可進一步包括複數個接合單元，諸如，焊球81。焊球81附接至端子36且因此電互連至元件40、引線50及70以及接觸件20及26中至少一些。
圖7展示上文所描述之實施例之變化。在此變化中，電連接器170包括將第一微電子元件112之接觸件120電連接至對應導電元件140的第一導線結合件172，及使介電元件130之兩個導電元件140電互連的第二導線結合件174。第二導線結合件174橫越介電元件130之第一孔隙133而延伸。第二導線結合件174可經定位成與第一導線結合件172之長度之實質部分相隔均一距離。導線結合件172、174中之一者可連接至用以將信號攜載至晶片上或攜載離開晶片或其兩者的微電子元件及基板之接觸件。導線結合件172、174中之另一者可連接至用以連接至諸如接地或電力供應器或其他參考電位之參考電位的微電子元件及基板之接觸件。在一實施例中，長度之實質部分可為至少一毫米之長度或可為此導線結合件172之總長度的25%。相似地，電連接件150可包括將第二微電子元件114之接觸件126電連接至對應導電元件140的第一導線結合件152，及使介電元件130之兩個導電元件140互連的第二導線結合件154。第二導線結合件154橫越介電元件130之第二孔隙139而延伸。第二導線結合件154可經定位成與第一導線結合件152之部分相隔均一距離，亦即，至少一毫米之長度或更大，或個別導線結合件152之總長度的至少25%。根據此實施例之多結合導線結構可輔助達成用於藉由導線結合件172、152攜載之信號的所要受控制阻抗。因此，舉例而言，在一實例中，可使用諸如25微米之標準直徑的導線來形成導線結合件172、174，且其中導線結合件172之實質部分與導線結合件174間隔達自30微米至70微米之距離且平行於導線結合件174，以達成約50歐姆之特性阻抗。在一特定實施例中，導線結合件172、174可在包括相對於基板之至少一垂直分量的方向上間隔開。亦即，在導線結合件172、174之此等實質上平行部分之間的分離係至少部分地在垂直於微電子元件112之前表面的垂直方向158上，使得導線結合件172、174中任一者相比於導線結合件172、174中之另一者而與微電子元件112之彼前表面相隔較大高度。可以相似於導線結合件172、174之方式來配置提供於鄰近於微電子元件114之孔隙139處的導線結合件152、154。
圖8展示圖7所描繪之實施例的變化。在此變化中，介電元件230包括與第一微電子元件212之接觸件220及第二微電子元件214之接觸件226兩者實質上對準的單一孔隙233，使得連接至接觸件220、226或微電子元件212、214兩者之導線結合件252、254延伸通過同一孔隙233。舉例而言，此變化包括第一導線結合件252，第一導線結合件252將第一微電子元件212之接觸件220超過孔隙233之第一邊緣235而連接至介電元件230之導電元件240。第二導線結合件254亦可將第二微電子元件214之接觸件226超過孔隙233之第一邊緣235而連接至導電元件240。儘管未圖示，但其他導線結合件可將第一微電子元件及第二微電子元件之各別接觸件220及接觸件226與超過孔隙之第二邊緣237而安置的介電元件之接觸件260電連接。囊封物280覆蓋及保護電連接件250及整個孔隙233。
圖9展示圖8所描繪之實施例的變化。在此變化中，介電元件330具有與第一微電子元件312之接觸件320實質上對準的第一孔隙333，及與第二微電子元件314之接觸件326實質上對準的第二孔隙339。囊封物380覆蓋介電元件330之第一孔隙333及第二孔隙339兩者。參考導線結合件352可將鄰近於第一孔隙333之導電元件340與鄰近於第二孔隙339之另一導電元件340電連接。導電元件340中之一或多者可經進一步調適用於經由總成310之一或多個端子336而與諸如接地或電力輸入之參考電位互連。參考導線結合件352可橫越第一孔隙333及第二孔隙339兩者而延伸。在圖9所示之實例中，電連接件350可進一步包括第一信號導線結合件354及第二信號導線結合件356。第一信號導線結合件354延伸通過第一孔隙333且將第一微電子元件312之接觸件320電連接至鄰近於第一孔隙333之另一導電元件340。第二信號導線結合件356延伸通過第二孔隙339且將第二微電子元件314之接觸件326電連接至鄰近於第二孔隙339的介電元件330之另一導電元件340。如上文所描述，參考導線結合件可與各別導線結合件354、356之至少實質部分間隔，以便准許達成所要特性阻抗。囊封物380覆蓋及保護參考結合導線352、第一信號導線結合件354、第二導線結合件256以及第一孔隙333及第二孔隙339。
一或多個參考導線結合件352可在介電元件之第一末端部分362與第二末端部分364之間輔助維持穩定接地或電力供應電壓。在其變化中，一或多個參考導線結合件368可電連接介電元件330之中心部分364及第二部分366上之各別接觸件。
圖10為圖1所描繪之實施例之變化。在此變化中，介電元件430包括與第二微電子元件414之接觸件426及第一微電子元件412之邊緣429實質上對準的單一孔隙433。第一微電子元件412包括重新分佈層443，重新分佈層443將中心區域中之各別接觸件420與經定位成鄰近於邊緣429之導電元件448(例如，重新分佈焊墊)連接。
舉例而言，複數個導電跡線或重新分佈導體442可(諸如)藉由電鍍至表面416上、蝕刻結合至或層壓至表面416之金屬層或電鍍步驟與蝕刻步驟之組合而形成於第一微電子元件412之前表面416上。此等重新分佈導體442可沿著前表面416而自接觸件420延伸至曝露於鄰近於邊緣429之前表面處之各別重新分佈焊墊或導電元件448。此等重新分佈焊墊或導電元件448可與孔隙433對準。
如在圖10中所見，第一導線結合件452將鄰近於第一微電子元件412之邊緣429的元件448與介電元件430之導電元件440連接。第一導線結合件452延伸通過孔隙433。第二導線結合件454將第二微電子元件414之接觸件426與導電元件440連接。第二導線結合件454延伸通過介電元件430之孔隙433。第二微電子元件414之一或多個接觸件426可與介電元件430中之孔隙433對準。
圖11描繪包括至少兩個堆疊且電互連之微電子總成900之配置1000。微電子總成900可為上文所描述之總成中任一者。接合單元981(例如，焊球)可曝露於微電子總成中至少一者之表面處以用於將該配置電連接至(例如)電路面板。兩個微電子總成900係經由任何合適電連接器而彼此電連接。舉例而言，該等總成可經由焊料柱(solder column)990而電互連，焊料柱990接合至各別微電子元件之介電元件930A、930B上之焊墊(未圖示)。在亦展示於圖11中之特定實施例中，可使用導電支柱992及焊料994以使兩個微電子總成900A及900B電互連。支柱992可自第一總成或自第二總成朝向另一者延伸，或提供於兩個總成上之支柱可朝向彼此延伸，且在一些狀況下，可為連接兩個總成之同一垂直柱之部分。
圖12描繪包括垂直地堆疊且與至少一微電子總成900B電互連之第三微電子元件940的配置1010，至少一微電子總成900B具有第一微電子元件912及第二微電子元件914。微電子總成900B可為上文所描述之總成中任一者。配置1010相似於圖11所示之配置1000，惟微電子總成900B係與微電子元件940堆疊除外。接合單元941(例如，焊球)可曝露於第三微電子元件940之表面處以用於將該第三微電子元件電連接至(例如)介電元件930A。第三微電子元件940可經由諸如焊料柱990及/或導電支柱992及焊料994之任何合適電連接器而與微電子總成900B電連接。
第三微電子元件940可具有不同於至少一微電子總成900B之功能的功能。舉例而言，第一微電子元件912及第二微電子元件914中之一者或其兩者可各別包括一記憶體儲存元件，且第三微電子元件940可具有一邏輯功能。舉例而言，第三微電子元件可在其中包括作為主要或實質功能元件之邏輯功能單元。在一特定實例中，邏輯功能元件可為處理器，處理器可為通用或專用處理器。舉例而言，處理器可尤其包括可以各種方式被稱作微處理器、中央處理單元、共同處理器或諸如圖形處理器之專用處理器的處理器。在一實例中，當第三微電子元件940包括處理器時，該第三微電子元件可經配置以連同微電子總成900B內之微電子元件中之一或多者中的至少一記憶體儲存元件而操作。以此方式，處理器可經由輸送於處理器與微電子總成900B中之記憶體儲存元件之間的信號而將資料儲存至記憶體儲存元件。舉例而言，可經由上文所描述之電連接件而將信號自微電子元件940內之處理器輸送至總成900B內之記憶體儲存元件，該等電連接件包括焊料凸塊941，及導電元件，諸如，沿著介電元件930A而延伸至與其連接之焊料柱990或支柱992之引線(未圖示)。自焊料柱990或支柱992，可沿著微電子總成900B之引線而將信號輸送至第一微電子元件912或第二微電子元件914中至少一者。
現參看圖13，根據本發明之一實施例的堆疊微電子總成500包括第一半字寬微電子元件501及第二半字寬微電子元件502。第一微電子元件501及第二微電子元件502可以相似於如上文所描述的圖1、圖7或圖11中任一者所示之堆疊組態的堆疊組態而配置，藉以，第二微電子元件之至少一部分上覆第一微電子元件，且兩個微電子元件皆上覆介電元件503。
介電元件503包括與第一微電子元件501之前表面之接觸軸承區域實質上對準的第一孔隙511，藉此提供對曝露於第一孔隙511處之電接觸件521之接取。介電元件503進一步包括與第二微電子元件502之前表面之接觸軸承區域實質上對準的第二孔隙512，藉此提供對曝露於第二孔隙512處之電接觸件522之接取。如上文所描述(圖1)，接觸軸承區域可安置於每一微電子元件之中心區域中。如上文參看圖1至圖7所描述，孔隙511及512可經填充有囊封物。
介電元件503可具有曝露於其表面504處之導電元件531及533a，導電元件531及533a可(例如)藉由諸如導線結合件505、引線結合件或其他構件之引線部分而電耦接至第一微電子元件501之電接觸件521。介電元件503可進一步包括曝露於表面504處之導電元件532及533b，導電元件532及533b可(例如)藉由諸如導線結合件505、引線結合件或其他構件之引線部分而電耦接至第二微電子元件502之電接觸件522。在上文關於圖1至圖11所描述之實施例而描述之組態中任一者中，引線部分505可將電接觸件521耦接至導電元件531及533a且可將電接觸件522耦接至導電元件532及533b。
介電元件503可進一步具有曝露於其表面504處之導電端子541、561及571，導電端子541、561及571上覆第一微電子元件501。此等端子可電耦接至第一微電子元件501之電接觸件521。端子541、561及571可以各別端子群組546、566及576而配置。可經由(例如)群組546中之端子541而在第一微電子元件501與電路面板702或其他部件(圖17)之間傳輸資料輸入/輸出信號。可經由群組566中之端子561而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之電連接件。在一特定實例中，第一參考電位端子561可電連接至(例如)電路面板702或其他部件(圖17)上之第一參考電位信號，且第二參考電位端子561可電連接至電路面板或其他部件上之第二分離參考電位信號。可經由群組576中之端子571而傳輸在第一微電子元件501與外部裝置之間的位址信號。群組546、566或576中每一者中之端子541、561及571可僅電耦接至第一微電子元件501而不電耦接至第二微電子元件502，且此等端子中之一或多者可或者連接至兩個微電子元件。
介電元件503可進一步具有曝露於其表面504處之導電端子542、562及572，導電端子542、562及572上覆第二微電子元件502。此等端子可電耦接至第二微電子元件502之電接觸件522。端子542、562及572可以各別端子群組547、567及577而配置。可經由(例如)群組547中之端子542而在第二微電子元件502與電路面板702或其他部件(圖17)之間傳輸資料輸入/輸出信號。可經由群組567中之端子562而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之電連接件。可經由群組577中之端子572而傳輸在第二微電子元件502與外部裝置之間的位址信號。群組547、567或577中每一者中之端子542、562及572可僅電耦接至第二微電子元件502而不電耦接至第一微電子元件501，且此等端子中之一或多者可或者連接至兩個微電子元件。
介電元件503可具有曝露於其表面504處且上覆第一微電子元件及第二微電子元件之至少部分的導電元件或端子553、563及573，但第一微電子元件可安置於該介電元件與第二微電子元件之間。端子553、563及573中每一者可電耦接至第一微電子元件501之電接觸件521及第二微電子元件502之電接觸件522兩者。端子553、563及573可以各別端子群組558、568及578而配置。舉例而言，可經由群組558中之特定端子553而在外部裝置與微電子元件501及502之間傳輸共用時脈信號、共用資料選通信號或其他共用信號。可經由群組568中之端子563而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之共用電連接件。可經由群組578中之端子573而傳輸在第一微電子元件及第二微電子元件與外部裝置之間的共用位址信號。群組558、568或578中每一者中之端子553、563及573可電連接至第一微電子元件501及第二微電子元件502中任一者或其兩者。
儘管在圖13中將端子群組546、547、558、566、567、568、576、577及578中每一者展示為包含四個鄰近各別端子541、542、553、561、562、563、571、572及573，但在其他實施例中，每一端子群組可包含以任何幾何組態而配置之任何數目個端子，且包含任何特定群組之端子不需要彼此鄰近。此外，兩個或兩個以上群組中之端子可重疊或彼此穿插。舉例而言，群組546中之端子541可與群組566中之端子561穿插。
在一較佳實施例中，定位於第一孔隙511與第二孔隙512之間的端子553、563及573為電耦接至微電子元件501及502兩者之共用端子。然而，視堆疊微電子總成500之所要特性而定，端子553、563及573中之一或多者可僅電耦接至微電子元件501或502中之單一者。相似地，在一較佳實施例中，定位至第一孔隙511之左側的端子541、561及571僅電耦接至第一微電子元件501，且定位至第二孔隙512之右側的端子542、562及572僅電耦接至第二微電子元件502。然而，如在如圖17進一步所描述之總成或系統中，當進一步連接至電路面板或其他部件時，端子561、562、571及572中之一或多者可(例如)經由電路面板702或其他部件(圖17)中之電連接件而電耦接至微電子元件501及502兩者。
介電元件503可進一步具有在其表面504下方或安置於第二表面34(圖1)上或曝露於第二表面34處(圖1)之接地平面或電力平面509。此平面509可下伏位址信號端子571、572及573中之一或多者。此平面509可縮減傳遞通過端子571、572及573之信號中之雜訊，及/或可允許堆疊微電子總成500滿足一或多個適用標準(例如，JEDEC標準)。儘管在圖13中將平面509展示為橫越整個介電元件503而延伸之單一元件，但在其他實施例中，平面509可為離散接地平面或電力平面片段。舉例而言，平面509可包括下伏端子群組576、577及578中每一者之離散平面片段，其中平面片段之間的間隙係在孔隙511及512之部位處。儘管將堆疊微電子總成500展示為具有接地平面或電力平面509，但此接地平面或電力平面係可選的，且在一特定實施例中，可自該堆疊微電子總成省略此接地平面或電力平面。
堆疊微電子總成500(藉以，第一微電子元件501或第二微電子元件502上覆該第一微電子元件或該第二微電子元件中之另一者之至少一部分)之一可能益處係提供將介電元件503之表面504處之特定端子(例如，端子541)電連接至曝露於特定微電子元件(例如，第一微電子元件501)之前表面處之特定電接觸件(例如，電接觸件521)的相對短跡線506。在諸如跡線506及507之鄰近跡線之間(特別是在具有高接觸密度及細微間距之微電子總成中)，寄生電容可相當大。在諸如堆疊微電子總成500(其中跡線相對短)之微電子總成中，可縮減寄生電容(特別是在諸如跡線506及507之鄰近跡線之間)。
堆疊微電子總成500(藉以，第一微電子元件501或第二微電子元件502上覆該第一微電子元件或該第二微電子元件中之另一者之至少一部分)之另一可能益處係提供(例如)跡線506及508之相似長度，跡線506及508將介電元件503之表面504處之資料輸入/輸出信號端子(例如，各別端子541及542)與電接觸件531、532電連接，電接觸件531、532又與各別第一微電子元件及第二微電子元件之前表面處之各別電接觸件521及522電連接。在諸如可包括半字寬微電子元件501及502之堆疊微電子總成500的微電子總成中，具有相對相似長度之跡線506及508可允許使資料輸入/輸出信號在每一微電子元件與各別端子541及542之間的傳播延遲相對接近地匹配。此外，可提供(例如)跡線516及517之相似長度，跡線516及517將鄰近資料輸入/輸出信號端子542與各別電接觸件532電連接，電接觸件532又與各別電接觸件522電連接。
堆疊微電子總成500(藉以，第一微電子元件501或第二微電子元件502上覆該第一微電子元件或該第二微電子元件中之另一者之至少一部分)之又一可能益處係提供跡線518及519之相似長度，跡線518及519將共用時脈信號端子553及/或共用資料選通信號端子553電連接至接觸件533a、533b，接觸件533a、533b又與各別微電子元件電連接。資料選通信號端子553或時脈信號端子553或其兩者可具有實質上相同負載及至各別微電子元件501及502之實質上相同電路徑長度，且至每一微電子元件之路徑長度可相對短。
現參看圖14，根據本發明之一實施例的堆疊微電子總成600包括第一全字寬微電子元件601及第二全字寬微電子元件602。微電子總成600相似於圖13所示之堆疊微電子總成500，惟如下情形除外：微電子總成600可具有各自可連接至相同共用資料輸入/輸出信號端子之全字寬微電子元件，而非具有各自電連接至分離資料輸入/輸出信號端子之半字寬微電子元件。
第二微電子元件602之至少一部分上覆第一微電子元件601，且兩個微電子元件皆上覆介電元件603。介電元件603可具有曝露於其表面604處之導電端子651、661及671，導電端子651、661及671上覆第一微電子元件601。此等端子可電耦接至第一微電子元件601之電接觸件621。端子651、661及671可以各別端子群組656、666及676而配置。舉例而言，可經由群組656中之特定端子651而在外部裝置與第一微電子元件601之間傳輸時脈信號、資料選通信號或其他信號。可經由群組666中之端子661而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之電連接件。可經由群組676中之端子671而傳輸在第一微電子元件601與外部裝置之間的位址信號。
介電元件603可進一步具有曝露於其表面604處之導電元件或端子652、662及672，導電元件或端子652、662及672上覆第二微電子元件602。此等端子可電耦接至第二微電子元件602之電接觸件622。端子652、662及672可以各別端子群組657、667及677而配置。舉例而言，可經由群組657中之特定端子652而在外部裝置與第二微電子元件602之間傳輸時脈信號、資料選通信號或其他信號。可經由群組667中之端子662而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之電連接件。可經由群組677中之端子672而傳輸在第二微電子元件602與外部裝置之間的位址信號。
介電元件603可具有曝露於其表面604處且上覆第一微電子元件及第二微電子元件之至少部分的導電元件或端子643、653、663及673，但第一微電子元件可安置於該介電元件與第二微電子元件之間。端子643、653、663及673中之一些或全部可電耦接至第一微電子元件601之電接觸件621及第二微電子元件602之電接觸件622。端子643、653、663及673可以各別端子群組648、658、668及678而配置。可經由(例如)群組648中之端子643而在微電子元件601及602與電路面板702或其他部件(圖17)之間傳輸共用資料輸入/輸出信號。可經由群組658中之特定端子653而在外部裝置與微電子元件601及602之間傳輸共用時脈信號、共用資料選通信號或其他共用信號。可經由群組668中之端子663而製造連接至一或多個電力供應電壓、參考電壓或其他參考電位(例如，接地)之共用電連接件。可經由群組678中之端子673而傳輸在第一微電子元件及第二微電子元件與外部裝置之間的共用位址信號。
現參看圖15，堆疊微電子總成500'相似於圖13所示之堆疊微電子總成500，惟替代跡線佈線配置經展示為將第一微電子元件501之電接觸件521電耦接至以端子群組546而配置之導電端子541a及541b除外。圖15為在藉由圖13所示之參考數字14所指示之部位處圖13之部分的放大圖。在圖13中，將介電元件503之表面504處之端子541電耦接至各別電接觸件521的跡線506及507經展示為具有不等長度。圖15展示具有相等長度的將端子541a及541b電耦接至各別電接觸件521之替代引線。
介電層503'可為兩金屬層基板，藉以，可將跡線佈線於沿著介電層503'之表面504及沿著第二層(諸如，圖1所示之第二表面34)的兩個實質上平行平面中。此第二層或表面可下伏端子541a及541b，使得跡線506'及507'可延伸於端子541a之下而不直接接觸端子541a。
跡線506'及507'可經由不同引線佈線替代例而電耦接至各別電接觸件521。在一特定實施例中，耦接至各別導線結合件505之導電元件531可通過可下伏導電元件531之導電介層孔而電連接至第二表面上之跡線506'及507'。在一實例中，跡線506'及507'可通過延伸於表面504與第二層(未圖示)之間的分離導電介層孔而電耦接至導電元件531。在另一實施例中，導電元件531可曝露於第二層(例如，第二表面34)處，且導線結合件505可直接延伸於導電元件531與各別電接觸件521之間。
如圖15所示，跡線506'可通過延伸於表面504與第二層之間的導電介層孔536且接著通過延伸於導電介層孔536與端子541a之間的跡線506"而電耦接至端子541a。跡線507'可通過延伸於表面504與第二層之間的導電介層孔537且接著通過延伸於導電介層孔537與端子541b之間的跡線507"而電耦接至端子541b。藉由在端子541a與端子541b之間中途形成導電介層孔536及537，使得跡線506'及507'可具有相等長度且跡線506"及507"可具有相等長度，可使在端子541a及541b與各別電接觸件521之間的總引線長度相同。
圖16描繪模組700，模組700包括以一個單元而配置在一起之至少兩個微電子總成710，其具有用於將信號輸送至微電子總成710中每一者或自微電子總成710中每一者輸送信號之電介面720。該電介面可包括一或多個接觸件，該一或多個接觸件可用於輸送為其中之微電子元件中每一者所共有的信號或參考電位(例如，電力及接地)。微電子總成710可為上文所描述之總成中任一者。在一特定實例中，模組700可為雙排記憶體模組(「dual in-line memory module.DIMM」)或單排記憶體模組(「single in-line memory module,SIMM」)，該雙排記憶體模組(「DIMM」)或單排記憶體模組(「SIMM」)使其一或多個部分經定大小以用於***至一系統(諸如，可提供於主機板上)之其他連接器之對應槽中。在此DIMM或SIMM中，電介面可具有適於與此槽連接器內之複數個對應彈簧接觸件配合的接觸件730。此等彈簧接觸件可安置於每一槽之單一側或多個側上以與對應模組接觸件配合。各種其他模組及互連配置係可能的，其中一模組可具有未堆疊或堆疊(例如，圖11、圖12)微電子總成，或其可具有用於將電信號輸送至該模組或自該模組輸送電信號之並聯或串聯電介面，或並聯電介面與串聯電介面之組合。在模組700與另外系統介面之間的任何種類之電互連配置皆係由本發明所涵蓋。
在前文所描述之微電子總成中任一者或全部中，在完成製作之後，第一微電子元件或第二微電子元件中之一或多者之後表面可至少部分地曝露於微電子總成之外部表面處。因此，在上文關於圖1所描述之總成中，第一微電子元件12之後表面18或第二微電子元件14之後表面24中之一者或其兩者可部分地或完全地曝露於已完成之總成中。後表面可部分地或完全地曝露，但一包覆成型物(overmold)或其他囊封或封裝結構可接觸微電子元件或經安置成鄰近於微電子元件。
在上文所描述之實施例中任一者中，微電子總成可包括由金屬、石墨或任何其他合適導熱材料製成之熱散播器。在一實施例中，熱散播器包括經安置成鄰近於第一微電子元件之金屬層。金屬層可曝露於第一微電子元件之後表面上。或者，熱散播器包括至少覆蓋第一微電子元件之後表面的包覆成型物或囊封物。
如圖17所示，上文所描述之微電子總成可用於互異電子系統之建構中。舉例而言，根據本發明之一另外實施例的系統800包括如上文所描述之微電子總成806，連同其他電子部件808及810。在所描繪實例中，部件808為半導體晶片，而部件810為顯示螢幕，但可使用任何其他部件。當然，儘管圖17中出於說明清楚性起見而描繪僅兩個額外部件，但該系統可包括任何數目個此等部件。微電子總成806可為上文所描述之總成中任一者。在一另外變體中，可使用任何數目個此等微電子總成。
微電子總成806以及部件808及810安裝於共同外殼801(以虛線示意性地描繪)中，且在必要時彼此電互連以形成所要電路。在所示例示性系統中，該系統包括諸如可撓性印刷電路板之電路面板802，且該電路面板包括使部件彼此互連之眾多導體804，其中僅一個導體被描繪於圖17中。然而，此情形僅僅係例示性的；可使用用於製造電連接件之任何合適結構。
外殼801被描繪為可用於(例如)蜂巢式電話或個人數位助理中之類型的攜帶型外殼，且螢幕810曝露於該外殼之表面處。在結構806包括諸如成像晶片之感光元件的情況下，亦可提供透鏡811或其他光學裝置以用於將光路由至該結構。再次，圖17所示之簡化系統僅僅係例示性的；可使用上文所論述之結構來製造包括通常被視為固定結構之系統(諸如，桌上型電腦、路由器及其類似者)的其他系統。
儘管本文已參考特定實施例而描述本發明，但應理解，此等實施例僅僅說明本發明之原理及應用。因此，應理解，可對說明性實施例進行眾多修改，且可在不脫離如藉由附加申請專利範圍所界定的本發明之精神及範疇的情況下設計其他配置。
應瞭解，可以不同於初始請求項中所呈現之方式的方式來組合各種附屬請求項及在各種附屬請求項中所闡述之特徵。亦應瞭解，連同個別實施例所描述之特徵可與所描述實施例中之其他者共用。
工業適用性
本發明享有廣泛的工業適用性，包括(但不限於)微電子總成及製作微電子總成之方法。
10．．．堆疊微電子總成
12．．．第一微電子元件
13．．．中心區域
14．．．第二微電子元件
15．．．第一末端區域
16．．．前表面/第一表面
17．．．第二末端區域
18．．．後表面
19．．．中心區域
20．．．電接觸件/第一接觸件/晶片接觸件
21．．．第一末端區域
22．．．前表面/第一表面
23．．．第二末端區域
24．．．後表面
26．．．電接觸件
27．．．第一邊緣
29．．．第二邊緣
30．．．介電元件/介電材料
31．．．間隔層
32．．．第一表面
33．．．第一孔隙
34．．．第二表面
35．．．第一邊緣
36．．．導電元件或端子
37．．．第二邊緣
39．．．第二孔隙
40．．．導電元件/第二接觸件
41．．．結合帶狀物/結合導線
42．．．導電跡線
43．．．第一末端
45．．．中間部分
47．．．第二末端
50．．．電連接件或引線
51．．．導線
51A．．．球
51B．．．第二末端
52．．．導線結合件/第一結合導線/雙導線連接件
52A．．．末端/雙導線結合連接件
53．．．導線
53A．．．球
53B．．．第二末端
54．．．導線結合件/雙導線連接件
54A．．．末端/雙導線結合連接件
55．．．導線
55A．．．球末端
55B．．．導線末端
57．．．導線
57A．．．球末端
57B．．．導線末端
60．．．間隔層
70．．．電連接件或引線
72．．．導線結合件/雙導線連接件
72A．．．雙導線結合連接件
74．．．導線結合件/雙導線連接件
74A．．．雙導線結合連接件
80．．．第一囊封物
81．．．焊球
82．．．第二囊封物
112．．．第一微電子元件
114．．．第二微電子元件
120．．．接觸件
126．．．接觸件
130．．．介電元件
133．．．第一孔隙
139．．．第二孔隙
140．．．導電元件
150．．．電連接件
152．．．第一導線結合件
154．．．第二導線結合件
158．．．垂直方向
170．．．電連接器
172．．．第一導線結合件
174．．．第二導線結合件
212．．．第一微電子元件
214．．．第二微電子元件
220．．．接觸件
226．．．接觸件
230．．．介電元件
233．．．孔隙
235．．．第一邊緣
237．．．第二邊緣
240．．．導電元件
250．．．電連接件
252．．．第一導線結合件
254．．．第二導線結合件
260．．．接觸件
280．．．囊封物
310．．．總成
312．．．第一微電子元件
314．．．第二微電子元件
320．．．接觸件
326．．．接觸件
330．．．介電元件
333．．．第一孔隙
336．．．端子
339．．．第二孔隙
340．．．導電元件
350．．．電連接件
352．．．參考導線結合件/參考結合導線
354．．．第一信號導線結合件
356．．．第二信號導線結合件
362．．．第一末端部分
364．．．第二末端部分/中心部分
366．．．第二部分
368．．．參考導線結合件
412．．．第一微電子元件
414．．．第二微電子元件
416．．．前表面
420．．．接觸件
426．．．接觸件
429．．．邊緣
430．．．介電元件
433．．．孔隙
440．．．導電元件
443．．．重新分佈層
448．．．導電元件
452．．．第一導線結合件
454．．．第二導線結合件
500．．．堆疊微電子總成
500'．．．堆疊微電子總成
501．．．第一半字寬微電子元件/第一微電子元件
502．．．第二半字寬微電子元件/第二微電子元件
503．．．介電元件
504．．．表面
505．．．導線結合件/引線部分
506．．．跡線
506'．．．跡線
506"．．．跡線
507．．．跡線
507'．．．跡線
507"．．．跡線
508．．．跡線
509．．．接地平面或電力平面
511．．．第一孔隙
512．．．第二孔隙
516．．．跡線
517．．．跡線
518．．．跡線/引線
519．．．跡線/引線
521．．．電接觸件
522．．．電接觸件
531．．．導電元件/電接觸件
532．．．導電元件/電接觸件
533a．．．導電元件
533b．．．導電元件
536．．．導電介層孔
537．．．導電介層孔
541．．．導電端子
541a．．．導電端子
541b．．．導電端子
542．．．導電端子/鄰近資料輸入/輸出信號端子
546．．．端子群組
547．．．端子群組
553．．．導電元件或端子/共用時脈信號端子/共用資料選通信號端子/第一中心端子
558．．．端子群組/中心端子
561．．．導電端子/第一參考電位端子
562．．．導電端子
563．．．導電元件或端子
566．．．端子群組
567．．．端子群組
568．．．端子群組
571．．．導電端子/第二參考電位端子/位址信號端子
572．．．導電端子/位址信號端子
573．．．導電元件或端子/位址信號端子
576．．．端子群組
577．．．端子群組
578．．．端子群組
600．．．堆疊微電子總成
601．．．第一全字寬微電子元件/第一微電子元件
602．．．第二全字寬微電子元件/第二微電子元件
603．．．介電元件
604．．．表面
621．．．電接觸件
622．．．電接觸件
643．．．導電元件或端子
648．．．端子群組
651．．．導電端子
652．．．導電元件或端子
653．．．導電元件或端子
656．．．端子群組
657．．．端子群組
658．．．端子群組
661．．．導電端子
662．．．導電元件或端子
663．．．導電元件或端子
666．．．端子群組
667．．．端子群組
668．．．端子群組
671．．．導電端子
672．．．導電元件或端子
673．．．導電元件或端子
676．．．端子群組
677．．．端子群組
678．．．端子群組
700．．．模組
710．．．微電子總成
720．．．電介面
730．．．接觸件
800．．．系統
801．．．外殼
802．．．電路面板
804．．．導體
806．．．微電子總成/結構
808．．．電子部件
810．．．電子部件/螢幕
811．．．透鏡
900A．．．微電子總成
900B．．．微電子總成
912．．．第一微電子元件
914．．．第二微電子元件
930A．．．介電元件
930B．．．介電元件
940．．．第三微電子元件
941．．．接合單元/焊料凸塊
981．．．接合單元
990．．．焊料柱
992．．．導電支柱
994．．．焊料
1000．．．配置
1010．．．配置
圖1為根據本發明之一實施例之堆疊微電子總成的圖解剖視立面圖；
圖2為圖1之堆疊總成的仰視圖；
圖3為說明本文之一實施例中微電子總成中之結合元件之間的連接件的片斷部分剖視圖；
圖4為進一步說明本文之一實施例中微電子總成中之結合元件之間的連接件的片斷部分剖視圖；
圖5為說明本文之一實施例中微電子總成之變化中之結合元件之間的連接件的片斷部分剖視圖；
圖6為特定地說明包括有帶狀結合件之環圈狀連接件之微電子總成的片斷部分透視圖；
圖7為根據本發明之另一實施例之堆疊微電子總成的圖解剖視立面圖；
圖8為根據本發明之又一實施例之堆疊微電子總成的圖解剖視立面圖；
圖9為根據本發明之一另外實施例之堆疊微電子總成的圖解剖視立面圖；
圖10為根據本發明之另一實施例之堆疊微電子總成的圖解剖視立面圖；
圖11為根據本發明之一另外實施例之堆疊微電子配置的圖解剖視圖；
圖12為根據本發明之一另外實施例之堆疊微電子配置的圖解剖視圖；
圖13為根據本發明之又一實施例之堆疊微電子總成的圖解仰視圖；
圖14為根據本發明之另一實施例之堆疊微電子總成的圖解仰視圖；
圖15為具有替代跡線佈線配置之圖13之部分的圖解放大圖；及
圖16為根據本發明之一實施例之模組的示意性描繪；及
圖17為根據本發明之一實施例之系統的示意性描繪。
10．．．堆疊微電子總成
12．．．第一微電子元件
13．．．中心區域
14．．．第二微電子元件
15．．．第一末端區域
16．．．前表面/第一表面
17．．．第二末端區域
18．．．後表面
19．．．中心區域
20．．．電接觸件/第一接觸件/晶片接觸件
21．．．第一末端區域
22．．．前表面/第一表面
23．．．第二末端區域
24．．．後表面
26．．．電接觸件
27．．．第一邊緣
29．．．第二邊緣
30．．．介電元件/介電材料
31．．．間隔層
32．．．第一表面
33．．．第一孔隙
34．．．第二表面
35．．．第一邊緣
36．．．導電元件或端子
37．．．第二邊緣
39．．．第二孔隙
40．．．導電元件/第二接觸件
42．．．導電跡線
50．．．電連接件或引線
52．．．導線結合件/第一結合導線/雙導線連接件
54．．．導線結合件/雙導線連接件
60．．．間隔層
70．．．電連接件或引線
72．．．導線結合件/雙導線連接件
74．．．導線結合件/雙導線連接件
80．．．第一囊封物
81．．．焊球
82．．．第二囊封物

Claims (21)

  1. 一種微電子總成，其包含：一介電元件，其具有一第一表面、一第二表面、第一孔隙及第二孔隙，該第一孔隙及該第二孔隙延伸於該第一表面與該第二表面之間且在該第一孔隙與該第二孔隙之間界定該第一表面之一中心區域，該介電元件在其上進一步具有包括曝露於該中心區域處之中心端子之導電元件；一第一微電子元件，其具有一後表面及面對該介電元件之該第二表面之一前表面，該第一微電子元件具有曝露於該第一微電子元件之該前表面處之複數個接觸件；一第二微電子元件，其具有面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有突出超過該第一微電子元件之一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件；及引線，其自該第一微電子元件及該第二微電子元件之該等接觸件延伸至該等端子，該等引線之至少第一引線及第二引線使該等中心端子之一第一中心端子與該第一微電子元件及該第二微電子元件中每一者電互連，其中該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件中每一者之間攜載一信號或一參考電位中至少一者，其中該介電元件之該第一表面具有一第一周邊邊緣及在該第一孔隙與該第一周邊邊緣之間的一第一周邊區域，該微電子總成進一步 包含自曝露於該第一周邊區域處之一第一端子延伸至該第一微電子元件之該等接觸件中至少一者的一第三引線，該第三引線可用以在該至少一第一端子與該第一微電子元件之間攜載一第一資料信號，且其中該介電元件之該第一表面具有一第二周邊邊緣及在該第二孔隙與該第二周邊邊緣之間的一第二周邊區域，該微電子總成進一步包含自曝露於該第二周邊區域處之一第二端子延伸至該第二微電子元件之該等接觸件中至少一者的一第四引線，該第四引線可用以在該第二端子與該第二微電子元件之間攜載一第二資料信號，其中該第一微電子元件具有可用於該第一資料信號之輸入或輸出而不可用於該第二資料信號之輸入或輸出的接觸件，且該第二微電子元件具有可用於該第二資料信號之輸入或輸出而不可用於該第一資料信號之輸入或輸出的接觸件。
  2. 如請求項1之微電子總成，其中該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件之間攜載一共用時序信號。
  3. 如請求項2之微電子總成，其中該第一引線及該第二引線可用以攜載至少一時脈信號。
  4. 如請求項3之微電子總成，其進一步包含使該等中心端子之一第二中心端子與該第一微電子元件及該第二微電子元件中每一者電互連的第五引線及第六引線，其中該第一引線及該第二引線可用以攜載一第一差動時脈信號，該第五引線及該第六引線可用以在該第二中心端子 與該第一微電子元件及該第二微電子元件之間攜載一第二差動時脈信號，其中該第一差動時脈信號及該第二差動時脈信號集體地傳輸一差動時脈。
  5. 如請求項1之微電子總成，其中該第一引線及該第二引線可用以在該第一中心端子與該第一微電子元件及該第二微電子元件中每一者之間攜載一資料信號。
  6. 如請求項5之微電子總成，其中該第一微電子元件及該第二微電子元件中每一者具有接觸件，該等接觸件可用於使由該第一微電子元件及該第二微電子元件所共用之複數個資料信號經由包括該第一引線及該第二引線之一引線集合而輸入或輸出至該複數個中心端子之一共用端子集合，該等共用端子包括該第一中心端子。
  7. 如請求項1之微電子總成，其中該第一微電子元件及該第二微電子元件中每一者包括一記憶體儲存元件，且該第一引線及該第二引線可用以攜載可用以定址該第一微電子元件及該第二微電子元件中每一者中之記憶體之一位址信號。
  8. 一種微電子總成，其包含：一介電元件，其具有對置面對之第一表面及第二表面以及延伸於該第一表面與該第二表面之間的至少一第一孔隙，該介電元件在其上進一步具有包括曝露於該第一表面處之複數個端子之導電元件；一第一微電子元件，其具有一後表面及面對該介電元件之一前表面，該第一微電子元件具有曝露於該第一微 電子元件之該前表面處之複數個接觸件；一第二微電子元件，其包括一後表面及面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有突出超過該第一微電子元件之一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件；一第一信號引線，其通過該至少一孔隙而延伸至該介電元件上之一導電元件，且電連接於該第一微電子元件之一第一接觸件與該介電元件之一第一端子之間；及一第一參考引線，其連接至該介電元件上之至少一導電元件，其中該第一參考引線橫越該介電元件之該第一孔隙而延伸，該第一參考引線之一部分實質上平行於該第一信號引線之一實質部分且與該第一信號引線之該實質部分間隔一實質上均一距離，使得針對該第一信號引線而達成一所要阻抗，該第一參考引線用以連接至一參考電位且電連接至該第一微電子元件之至少一接觸件。
  9. 如請求項8之微電子總成，其進一步包含：一第二孔隙，其延伸通過該介電元件；及一第二信號引線，其通過該第二孔隙而延伸至該介電元件上之一導電元件且電連接於該第二微電子元件之一接觸件與該介電元件上之一端子之間。
  10. 如請求項9之微電子總成，其進一步包含電連接至該介電元件上之導電元件的一第二參考引線，該第二參考引線之至少一部分與該第二信號引線間隔一實質上均一距離，使得針對該第二信號引線而達成一所要阻抗。
  11. 如請求項9之微電子總成，其中該第一參考引線橫越該介電元件之該第一孔隙及該第二孔隙而延伸。
  12. 如請求項11之微電子總成，其中該第一參考引線之一第一部分延伸成與該第一信號引線相隔一實質上均一距離，且該第一參考引線之第二部分延伸成與該第二信號引線相隔一實質上均一距離。
  13. 一種微電子總成，其包含：一介電元件，其具有對置面對之第一表面及第二表面以及延伸於該第一表面與該第二表面之間的至少一孔隙，該介電元件在其上進一步具有包括複數個接觸件及複數個端子之導電元件，該等接觸件及該等端子曝露於該介電元件之該第一表面處；一第一微電子元件，其具有一後表面及面對該介電元件之一前表面，該第一微電子元件具有曝露於該第一微電子元件之該前表面處之複數個接觸件；一第二微電子元件，其具有一後表面及面對該第一微電子元件之該後表面之一前表面，該第二微電子元件具有曝露於該前表面處且突出超過該第一微電子元件之一邊緣之複數個接觸件；及第一結合導線及第二結合導線，其通過該至少一孔隙而延伸至該介電元件上之導電元件，該第一結合導線及該第二結合導線具有電連接至該第一微電子元件之一第一接觸件的第一末端及電連接至該介電元件之一第一端子的第二末端，且提供電並聯導電路徑，其中該第一結 合導線接合至該等導電元件中之一第一者且接合至該第二結合導線之一末端，使得該第一結合導線不觸碰該第一接觸件或該第一導電元件中至少一者。
  14. 如請求項13之微電子總成，其進一步包含通過該至少一孔隙而延伸至該介電元件上之導電元件的第三導電結合導線及第四導電結合導線，該第三結合導線及該第四結合導線電連接於該第二微電子元件之一第一接觸件與該介電元件之一第二端子之間，且提供電並聯導電路徑。
  15. 如請求項13之微電子總成，其進一步包含安裝於該介電元件上之至少一被動部件。
  16. 一種微電子總成，其包含：一介電元件，其具有對置面對之第一表面及第二表面以及延伸於該等表面之間的一孔隙；一第一微電子元件，其具有一後表面、面對該介電元件之一前表面及一第一邊緣，該第一微電子元件具有遠離於該第一邊緣的曝露於該第一微電子元件之該前表面處之複數個接觸件，及沿著該前表面而自該等接觸件延伸至鄰近於該第一邊緣的曝露於該前表面處之重新分佈焊墊的重新分佈導體；及一第二微電子元件，其具有一後表面及一前表面，該第二微電子元件具有突出超過該第一微電子元件之該第一邊緣的曝露於該第二微電子元件之該前表面處之複數個接觸件，該第一微電子元件之該等重新分佈焊墊及該第二微電 子元件之該等接觸件係與該介電元件中之該孔隙對準。
  17. 如請求項16之微電子總成，其中該介電元件在其上具有包括曝露於該介電元件之該第一表面處之端子的導電元件，該總成進一步包含自該第一微電子元件之該等重新分佈焊墊通過該孔隙而延伸至該介電元件上之該等導電元件中之一些的第一引線，及自該第二微電子元件之該等接觸件通過該孔隙而延伸至該介電元件上之該等導電元件中之一些的第二引線。
  18. 一種微電子系統，其包含根據請求項1、8、13或16中任一項之一結構，及電連接至該結構之一或多個其他電子部件。
  19. 如請求項18之微電子系統，其進一步包含一外殼，該結構及該等其他電子部件安裝至該外殼。
  20. 一種微電子模組，其包括根據請求項1、8、13或16中任一項之複數個微電子總成，該模組具有用於將信號輸送至該等微電子總成中每一者及自該等微電子總成中每一者輸送信號之一共同電介面。
  21. 一種微電子配置，其包括根據請求項1、8、13或16中任一項之至少一微電子總成，及與該至少一微電子總成垂直地堆疊且與該至少一微電子總成電互連之至少一第三微電子元件，該第三微電子元件具有不同於該至少一微電子總成之一功能的一功能。
TW100146943A 2010-12-17 2011-12-16 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 TWI479630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100129890A KR101118711B1 (ko) 2010-12-17 2010-12-17 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US13/080,876 US8787032B2 (en) 2010-12-17 2011-04-06 Enhanced stacked microelectronic assemblies with central contacts

Publications (2)

Publication Number Publication Date
TW201241984A TW201241984A (en) 2012-10-16
TWI479630B true TWI479630B (zh) 2015-04-01

Family

ID=44168899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146943A TWI479630B (zh) 2010-12-17 2011-12-16 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置

Country Status (8)

Country Link
US (2) US8787032B2 (zh)
EP (1) EP2652783A1 (zh)
JP (1) JP2013546197A (zh)
KR (1) KR101118711B1 (zh)
CN (1) CN103370785B (zh)
BR (1) BR112013015111A2 (zh)
TW (1) TWI479630B (zh)
WO (1) WO2012082177A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896126B2 (en) * 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8338963B2 (en) * 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法
TWI567844B (zh) * 2013-01-18 2017-01-21 聯華電子股份有限公司 電子元件的佈局結構及其測試方法
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US10418330B2 (en) 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9543277B1 (en) * 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
EP3343600A1 (de) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
CN108037816A (zh) * 2017-12-21 2018-05-15 曙光信息产业(北京)有限公司 通流器件和浸没式液冷服务器
US11876067B2 (en) * 2021-10-18 2024-01-16 Nanya Technology Corporation Semiconductor package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127775A1 (en) * 1999-12-23 2002-09-12 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US20040145054A1 (en) * 2002-09-06 2004-07-29 Tessera, Inc. Components, methods and assemblies for stacked packages
US20050116358A1 (en) * 2003-11-12 2005-06-02 Tessera,Inc. Stacked microelectronic assemblies with central contacts
TW201044536A (en) * 2009-03-13 2010-12-16 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174255A (ja) 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
KR19990022014A (ko) 1995-05-26 1999-03-25 테이트 지오프 반도체 칩용 칩 파일 조립체 및 칩 소켓 조립체
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
SE519108C2 (sv) 1999-05-06 2003-01-14 Sandvik Ab Belagt skärverktyg för bearbetning av grått gjutjärn
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6385049B1 (en) 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
TW557556B (en) 2002-09-10 2003-10-11 Siliconware Precision Industries Co Ltd Window-type multi-chip semiconductor package
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2005251957A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
US7078808B2 (en) 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
KR100690247B1 (ko) * 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
US20080088030A1 (en) * 2006-10-16 2008-04-17 Formfactor, Inc. Attaching and interconnecting dies to a substrate
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127775A1 (en) * 1999-12-23 2002-09-12 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US20040145054A1 (en) * 2002-09-06 2004-07-29 Tessera, Inc. Components, methods and assemblies for stacked packages
US20050116358A1 (en) * 2003-11-12 2005-06-02 Tessera,Inc. Stacked microelectronic assemblies with central contacts
TW201044536A (en) * 2009-03-13 2010-12-16 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element

Also Published As

Publication number Publication date
EP2652783A1 (en) 2013-10-23
BR112013015111A2 (pt) 2016-09-20
US20140239513A1 (en) 2014-08-28
US9461015B2 (en) 2016-10-04
TW201241984A (en) 2012-10-16
WO2012082177A1 (en) 2012-06-21
CN103370785B (zh) 2016-11-23
US20120155049A1 (en) 2012-06-21
KR101118711B1 (ko) 2012-03-12
JP2013546197A (ja) 2013-12-26
US8787032B2 (en) 2014-07-22
CN103370785A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US9640515B2 (en) Multiple die stacking for two or more die
US8436457B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
TWI503947B (zh) 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9281266B2 (en) Stacked chip-on-board module with edge connector
CN103620774A (zh) 倒装芯片、正面和背面线键合相组合的封装
JP2003110084A (ja) 半導体装置
TW202125758A (zh) 用於積體電路封裝之有機中介件
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR101088353B1 (ko) 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR20120068685A (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR20120068664A (ko) 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees