JP5120266B6 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5120266B6
JP5120266B6 JP2008555983A JP2008555983A JP5120266B6 JP 5120266 B6 JP5120266 B6 JP 5120266B6 JP 2008555983 A JP2008555983 A JP 2008555983A JP 2008555983 A JP2008555983 A JP 2008555983A JP 5120266 B6 JP5120266 B6 JP 5120266B6
Authority
JP
Japan
Prior art keywords
semiconductor device
shield member
sealing resin
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008555983A
Other languages
English (en)
Other versions
JP5120266B2 (ja
JPWO2008093414A1 (ja
JPWO2008093414A6 (ja
Inventor
森屋 晋
晋 森屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008093414A1 publication Critical patent/JPWO2008093414A1/ja
Publication of JPWO2008093414A6 publication Critical patent/JPWO2008093414A6/ja
Publication of JP5120266B2 publication Critical patent/JP5120266B2/ja
Application granted granted Critical
Publication of JP5120266B6 publication Critical patent/JP5120266B6/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、シールド構造を備える半導体装置及びその製造方法に関する。
半導体素子を配線基板に搭載し、これを電子機器に組み込んで使用する際に、当該半導体素子から放射される電磁波に因り、近接する電子部品或いは電気回路に誤動作を生じたり、人体に悪影響を与える恐れがある。特に近年の電子機器にあってはデジタル方式への移行が進み、その信号源はパルス信号を扱うため、その高周波成分がノイズ源となり易くなっている。また、高周波化、高速信号化が進むことによりその影響度も加速する方向にある。
一方、当該半導体素子が、隣接する電子部品及び/或いは電気回路、又は外部環境に於いて発生した電磁波により悪影響を受ける恐れもある。
このため、半導体素子を、周囲の環境と電磁的にシールド(遮蔽)することが求められており、例えば、図1に示す態様が提案されている。
図1を参照するに、半導体装置10は、所謂BGA(Ball Grid Array)型半導体装置であり、下面に外部接続用の球状バンプ1が複数個配設された配線基板2上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して半導体素子3が載置・固着されている。当該半導体素子3の電極(図示せず)は、ボンディングワイヤ4により、配線基板2上の電極(図示せず)に接続されている。そして、半導体素子3及びボンディングワイヤ4等は、封止樹脂5により気密封止されている。
当該半導体装置10は、配線回路基板(マザーボード)11上に、半田等を介して搭載され、配線回路基板11に於ける配線部に接続される。例えば、配線基板2の下面に配設され、当該配線基板2内の接地導電層12に接続された球状バンプ1(図1に示す例では2つの球状バンプ1)は、当該配線回路基板11の接地配線パターン13に接続されている。
かかる構造において、半導体素子1から発生する電磁波が外部に放出されるのを阻止し、また外部環境からの電磁波による影響を遮断する必要があるが、当該半導体装置10構造にあっては、電磁波に対するシールド(遮蔽)効果は有しない。
そこで、配線回路基板11に於ける、半導体装置10搭載箇所を含む当該配線回路基板11の表面を覆って、断面が略コの字型を有する大形・大判の金属製シールド部材14を配設している。当該シールド部材14は、配線回路基板11の上面に設けられ当該配線回路基板11の接地配線パターン13に接続された電極15に、半田等を介して接続されている。
尚、シールド部材12を配線回路基板11上に配設する処置は、半導体装置10を当該配線回路基板11上に搭載した後に行われる。
また、作業の効率化を図り、またシールド部材14の数を削減するために、配線回路基板11上に複数の半導体装置10を実装した後、当該配線回路基板11上にこれら複数個の半導体装置を一括して覆うシールド部材を配設して、シールドする方式も採用されている。
その他、電子部品の接地電位となる端子電極に到達する導通穴を有する樹脂被覆部材と、前記樹脂被覆部材を被覆するシールド金属膜とを含む高周波モジュール部品が提案されている(例えば、特許文献1参照。)。また、素子電極を主面に有する半導体基板の裏面にプレートが接合された半導体装置も提案されている(例えば、特許文献2参照1。)。更に、基板のリードパターン形成面とは反対側の面に電磁シールド用のシールド金属層が配設されてなる半導体素子パッケージも提案されている(例えば、特許文献3参照。)。
特開2001−244688号公報 特開2001−7252号公報 特開平3−120746号公報
しかしながら、前記図1に示す構造にあっては、配線回路基板11に、シールド部材14の接続・固着領域、即ち、シールド部材14の端部と半田を介して接続される電極15を配設する領域を確保する必要があるため、配線回路基板11の小形化が困難となり、従ってこれを組み込む電子機器の小型化が困難となる。
また、配線回路板11上に搭載された半導体装置10を、シールド部材14により被覆する処置は、当該半導体装置10を配線回路基板11上に搭載した後に行われる為、組み立て工程が煩雑となる。
更に、配線回路基板11上に複数個の半導体装置10を実装し、当該複数個の半導体装置を一括してシールド部材により被覆した構成とした場合、当該シールド部材により被覆された複数の半導体装置10相互間に於いて電磁波の影響が生じ、誤動作を生じる場合もある。
本発明は、上記の点に鑑みてなされたものであって、配線回路基板(マザーボード)の大形化を招くことなく、簡易な構造で確実に電磁波をシールド(遮蔽)することができる半導体装置、及びその製造方法を提供することを目的とするものである。
本発明の一つの観点によれば、配線基板と、当該配線基板上に搭載された半導体素子と、前記半導体素子を被覆する封止用樹脂と、一端が前記配線基板の配線層に接続され、且つその一部が前記封止用樹脂の表面に露出された接地用電極と、前記封止用樹脂を被覆し、且つ前記接地用電極に接続されたシールド部材とを有することを特徴とする半導体装置が提供される。
前記接地用電極の前記一部は、前記樹脂の側面において露出し、前記シールド部材と接触していてもよい。前記接地用電極は、前記配線基板の上面に設けられたボンディングワイヤであって、前記接地用電極の側面が、前記樹脂の前記側面において露出し、前記シールド部材と接触していてもよい。前記接地用電極は、前記樹脂の上面において露出し、前記シールド部材と接触していてもよい。
本発明の別の観点によれば、配線基板と、当該配線基板上に搭載された半導体素子と、前記半導体素子を被覆する封止用樹脂と、一端が前記配線基板の配線層に接続され、且つその一部が前記封止用樹脂の表面に露出された接地用電極とを有することを特徴とする半導体装置が提供される。
本発明の更に別の観点によれば、基板上に複数個の半導体素子を搭載する工程、隣り合う半導体素子の配線基板領域間を跨ぐように接地電極用部材を配設する工程、前記半導体素子並びに接地電極用部材を封止用樹脂により被覆する工程、前記配線基板、封止用樹脂並びに前記接地電極用部材を分離して個片化された半導体装置を形成する工程、個片化された半導体装置の前記封止用樹脂を被覆してシールド部材を配設する工程を有することを特徴とする半導体装置の製造方法が提供される。
本発明の更に別の観点によれば、複数の半導体素子が配置された基板であって、隣接する半導体素子との分離ライン上に、接地電極用部材を設け、前記接地電極用部材と前記半導体素子とを、樹脂を用いて封止し、前記複数の半導体素子が配置された基板を個片化する際に前記接地電極用部材を前記分離ラインに沿って切断して、前記接地電極用部材の一部を前記樹脂の側面から露出させ、前記樹脂を被覆する金属部材を、前記樹脂の側面から露出している前記接地用電極の一部と接触するように設けることを特徴とする半導体装置の製造方法が提供される。
本発明の更に別の観点によれば、複数の半導体素子が配置された基板に、接地用電極部材を、前記基板から略鉛直方向に所定長さ設け、前記接地電極用部材と前記半導体素子とを、樹脂を用いて封止し、前記樹脂の表面を研削して、前記接地電極用部材の一部を前記樹脂の上面から露出させ、前記複数の半導体素子が配置された基板を個片化し、前記樹脂を被覆する金属部材を、前記樹脂の上面から露出している前記接地用電極と接触するように設けることを特徴とする半導体装置の製造方法が提供される。
本発明の更に別の観点によれば、基板上に複数個の半導体素子を搭載する工程、隣り合う半導体素子の配線基板領域間を跨ぐように接地電極用部材を配設する工程、前記半導体素子並びに接地電極用部材を封止用樹脂により被覆する工程、前記配線基板、封止用樹脂並びに前記接地電極用部材を切断して個片化された半導体装置を形成する工程、を有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、配線回路基板の大形化を招くことなく、簡易な構造で確実に電磁波をシールド(遮蔽)することができる半導体装置及びその製造方法を提供することができる。
配線回路基板上に搭載された半導体装置をシールドする、従来の構成を示す断面図である。 本発明の第1の実施態様にかかる半導体装置を示す外観斜視図である。 本発明の第1の実施態様にかかる半導体装置の構成を示す断面図である。 本発明の第1の実施態様にかかる半導体装置に、シールド部材を配設した状態を示す断面図である。 シールド部材が配設された本発明の第1の実施態様にかかる半導体装置を、配線回路基板に実装した状態を示す断面図である。 配線回路基板に実装された本発明の第1の実施態様にかかる半導体装置複数個に対し、これらを共通して被覆するシールド部材を配設した状態を示す断面図である。 本発明の第2の実施態様にかかる半導体装置を示す外観斜視図である。 本発明の第2の実施態様にかかる半導体装置の構成を示す断面図である。 本発明の第2の実施態様にかかる半導体装置に、シールド部材を配設した状態を示す断面図である。 シールド部材が配設された本発明の第2の実施態様にかかる半導体装置を、配線回路基板に実装した状態を示す断面図である。 本発明の第3の実施態様にかかる半導体装置を示す外観斜視図である。 本発明の第3の実施態様にかかる半導体装置の構成を示す断面図である。 本発明の第3の実施態様にかかる半導体装置に、シールド部材を配設した状態を示す断面図である。 シールド部材が配設された本発明の第3の実施態様にかかる半導体装置を、配線回路基板に実装した状態を示す断面図である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その1)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その2)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その3)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その4)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その5)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その6)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その7)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その8)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その9)である。 本発明の第1の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その10)である。 本発明の第2の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その1)である。 本発明の第2の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その2)である。 本発明の第2の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その3)である。 本発明の第2の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その4)である。 本発明の第3の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その1)である。 本発明の第3の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その2)である。 本発明の第3の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その3)である。 本発明の第3の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その4)である。 本発明の第3の実施態様にかかる半導体装置の製造方法を説明する工程断面図(その5)である。
30、30S、30SS,50,70,70S 半導体装置
32 配線基板
33 半導体素子
36 樹脂
38、38A、38B 接地用電極
39 シールド部材
40 接着部材
41 配線回路基板
88 ダイシングソー
89 接着剤
91 砥石
以下、本発明の実施の形態について詳細に説明する。説明の便宜上、本発明による半導体装置の実施の形態について説明し、次いで当該半導体装置の製造方法について説明する。
[半導体装置]
1.半導体装置の第1の実施態様
本発明による半導体装置の第1の実施態様を図2に示す。また、当該半導体装置の断面を図3に示す。当該断面は、図2に示す線A−A'に於ける断面である。
当該第1の実施態様に於ける半導体装置30は、所謂BGA(Ball Grid Array)型半導体装置である。
図3に示すように、下面に外部接続端子である球状バンプ31が複数形成された配線基板32上に、図示を省略するダイボンディングフィルム等のダイボンディング材(図示せず)を介して半導体素子33が載置されている。
当該半導体素子33の電極パッド(図示せず)は、金(Au)線或いは銅(Cu)線等からなるボンディングワイヤ34を介して配線基板32上の電極(図示せず)に接続されている。当該ボンディングワイヤ34は、約18μm乃至30μmの径を有する。
かかる構成に於いて、配線基板32の表面及び/或いは内部には、接地配線パターン35が配設されており、配線基板32の下面に形成された複数の球状バンプ31の一部(図3に示す例では2つの球状バンプ)が当該接地配線パターン35に接続されている。
そして、当該半導体素子33、ボンディングワイヤ34等は、配線基板32の一方の主面(上面)に於いて、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等からなる封止用樹脂36により気密封止されている。
当該半導体装置30にあっては、その特徴的構成として、前記配線基板32の上面であって、当該配線基板32の四辺それぞれに於いて、半導体素子33及びボンディングワイヤ34が配置されない領域、即ち当該配線基板32の周縁部近傍に、前記接地配線パターン35に接続された電極パッド37が配設されている。
そして、当該電極パッド37には、ワイヤ状の接地用電極38の一端がワイヤボンディグ法により接続されている。そして、当該接地用電極38の他端38−1は、前記封止用樹脂36の外側面に延在されて表出している。当該接地用電極38は、前記ボンディングワイヤ34と同様に、金(Au)線、銅(Cu)線等から形成される。
かかる第1の実施態様にあっては、当該接地用電極38は、前記配線基板32の各辺に於いてそれぞれ3本(個)配置設定され、前記電極パッド37から上方に延出され、半導体素子33から離間する方向に緩やかに曲げられて、前記封止用樹脂36の外側面に至っている。
当該接地用電極38の太さ(径)は、前記ボンディングワイヤ34の径と同等或いは同等以上の太さとされ、例えば約100μmΦ乃至500μmΦに設定される。
即ち、本発明思想に基づく半導体装置の第1の実施態様にあっては、一端が接地電位に接続される導体、即ち接地用電極38の他端が、封止用樹脂36の側面に於いて表出されている。
従って、当該封止用樹脂36の外表面を被覆して電磁シールド部材(導電体、以下シールド部材と称する)を配設し、当該シールド部材を前記接地用電極38の端部に接続することにより、半導体装置30の動作時、当該半導体装置30は前記シールド部材により有効に電磁シールド(遮蔽)される。
この様に、封止用樹脂36の外表面を被覆してシールド部材を配設することにより、当該半導体装置30の外形寸法の不要な増加を招くことなく、有効な電磁シールド(遮蔽)がなされる。
前記封止用樹脂36の外表面を被覆するシールド部材としては、予め箱型(断面コ字型)に形成された金属体、或いは樹脂体の表面に導電層が被覆されたものを準備し、これを半導体装置30に対して、封止用樹脂36部分を覆って嵌装することにより配設することができる。
また、シールド部材及びその配設手段として、箔状の金属を貼り付けるなどして装着する方法、或いは導電性樹脂を塗布法などにより選択的に被着する方法を用いることもできる。
従って、かかるシールド部材は、半導体装置を電子機器の配線基板(所謂マザーボード)上に搭載する前の段階、或いは当該半導体装置を配線基板(マザーボード)上に搭載した後に、必要に応じて配設することもできる。
一方、当該シールド部材は、当該半導体装置の放熱に適用される放熱体(ヒートシンク)と熱的に結合されてもよい。更に、当該シールド部材自体が放熱体としても利用される様に、その外表面の面積が拡大されてもよい。
前記構造を有する半導体装置30に、シールド部材を配設した状態を図4に示す。かかる形態を半導体装置30Sとする。
即ち、前記半導体装置30に於ける封止用樹脂36上を覆って、箱型(断面が略コの字型)の電磁シールド(遮蔽)部材39が配設されている。当該電磁シールド部材39は、銅(Cu)或いはアルミニウム(Al)等の金属板から形成されるが、勿論他の材料、例えば樹脂から形成され、その表面に金属被覆が施されたものであってもよい。
当該シールド部材39の内側面及び/或いは内部底面と、封止用樹脂36の表面は、接着剤(図示せず)を介して固着されている。
そして、当該シールド部材39の内側面と、前記半導体装置30の封止用樹脂36の側面に導出された接地用電極38の端部38−1は、半田又は銀(Ag)ペースト等の導電性接着剤からなる接着部材40を介して接続され、電気的導通がなされる。尚、当該シールド部材39の内側面には、接地用電極38の端部38−1に対応して、凸部が配設されている。
かかる構成により、当該シールド部材39には、少なくとも当該半導体装置30の動作時、接地電位が付与される。
この様に、シールド部材39が被覆・配設された半導体装置30を、配線基板(マザーボード)に実装した状態を図5に示す。
図5を参照するに、配線回路基板(マザーボード)41に、球状バンプ31を介して実装された半導体装置30Sに於いては、半導体装置30を覆って配設されたシールド部材39は、配線回路基板41に於ける接地配線パターン42に電気的に接続される。
即ち、かかる構成にあっては、半導体装置30に於ける配線基板32の下面に配設されている複数の球状バンプ31のうち、当該配線基板32の接地配線パターン35に接続されている球状バンプ32は、配線回路基板41に設けられている接地配線パターン42に接続される。
この結果、半導体装置32を被覆して配設されたシールド部材39は、接着部材40、接地用電極38、電極パッド37、配線基板32の接地配線パターン35、及び球状バンプ31を介して、配線回路基板41の接地配線パターン42に接続され、接地電位が付与される。従って、当該半導体素子33から発生する電磁波の外部への放出が阻止され、また、当該半導体装置30に対する外部環境からの電磁波による影響も遮断される。
この様な第1の実施態様に於ける半導体装置30あっては、半導体素子33の封止用樹脂36の表面を覆って箱型(断面が略コの字型)のシールド部材39が配設される。従って、当該シールド部材39の配設による占有面積の増加を招かず、前記配線回路基板(マザーボード)41の小形化を図ることができる。
当該シールド部材39は、個々の半導体装置30に対して配設される。即ち、個々にシールドされた半導体装置を提供することができることから、配線回路基板41上に搭載された複数の半導体装置に対して一括してシールドを施す必要が無い。従って、配線回路基板41の設計の自由度も高まり、電子機器の小型化を図ることができる。
更に、半導体装置30の動作に伴い発せられる熱を、接地用電極38及び金属からなるシールド部材39を介して外部に放散することができ、当該半導体装置30の動作の安定化を図ることができる。
尚、本発明によれば、配線回路基板41上に搭載された複数個の半導体装置30に対して、一括して、即ち共通するシールド(遮蔽)構造を配設することも勿論可能である。
電子機器の形態、電子回路構成によっては、かかる構成が選択される場合もある。
即ち、図5Aに示されるように、配線回路基板41上に近接して搭載された複数個、例えば2個の半導体装置30を、一つの箱型(断面が略コの字型)のシールド部材39により共通に被覆することができる。かかる形態を半導体装置30SSとする。
かかる構成にあっては、シールド部材39は、少なくとも一つの半導体装置30に於いて、その封止用樹脂36の外側面に導出された接地用電極38の端部38−1に接着部材40を介して接続され、接地電位が付与される。尚、ここでは、当該シールド部材39の内側面には、接地用電極38の端部38−1に対応する凸部は設けられていないが、前記図4に示す構成の如く、必要に応じて配設することができる。
また、かかる構成にあっては、当該シールド部材39は、複数個の半導体装置30を一括して(共通に)被覆し、これら複数個の半導体装置30のなす外形寸法と略等しい外形寸法をもって配設される。従って、かかる構成を適用しても、当該シールド部材39の配設によって配線回路基板41の大形化を招く恐れは殆ど無い。
更に、かかる構成にあっては、当該シールド部材39により被覆される複数個の半導体装置30の相互の間隔は、必要に応じて選択される。この為、当該複数個の半導体装置30相互間に隙間を設け、シールド部材39の一部を、当該隙間に横方向或いは垂直方向に延在して配置することもできる。これにより、当該シールド部材39により被覆された半導体装置相互間の電磁シールド(遮蔽)がなされる。
一方、第1の実施態様にあっては、接地用電極38は、前記電極パッド37部から上方(略垂直方向)に延出された後、半導体素子33から離間する方向に緩やかに曲げられているが、本発明はかかる構成に限定されない。
当該接地用電極38は、前記電極パッド37から略垂直方向に延出された後、半導体素子33から離間する方向にほぼ直角に折曲された形状を有する金属線或いは金属板から構成され、その端部38−1が封止用樹脂36の側面に導出されて、表出されてもよい。
また、前記実施の形態にあっては、接地用電極38が、配線基板32の上面に於いて、その四辺それぞれに於いて3個配設されているが、当該接地用電極38の設置数について制限はない。少なくとも1つの接地用電極38が、封止用樹脂36の側面に於いて表出され、シールド部材39に接続されればよい。当該接地用電極38とシールド部材39との接続が複数の箇所に於いてなされれば、電気抵抗を降下させることができ、安定した電気的接続を可能とし、更に放熱効果も大きい。
2.半導体装置の第2の実施態様
本発明による半導体装置の第2の実施態様を図6に示す。また、当該半導体装置の断面を図7に示す。当該断面は、図6に示す線A−A'に於ける断面である。
この第2の実施態様に於ける半導体装置50も、所謂BGA(Ball Grid Array)型半導体装置である。
尚、以下の説明にあっては、前記第1の実施態様に於ける構成と対応する箇所については同一の符号を付し、その説明を省略する。
当該半導体装置の第2の実施態様にあっては、図6及び図7に示すように、一つの配線基板32に於いて接地配線パターン35に接続されている2つの電極パッド37間を、金(Au)線或いは銅(Cu)線等からなる接地用電極38Aより接続している。当該接地用電極38Aは、ほぼ円弧状のワイヤーループを有して、2つの電極パッド37間を接続している。当該接地用電極38Aは、例えば約300μmΦ乃至400μmΦの直径を有するワイヤ、或いは同等の幅を有する帯状体から形成される。
かかるループ状の接地用電極38Aは、配線基板32の四辺の夫々に沿って、それぞれ1つ配設されている。そして、当該接地用電極38Aは、その円弧状部の側面部が、封止用樹脂36の側面に於いて外部に表出されている。尚、シールド部材38Aについては、配線基板32の辺に沿って円弧状に延びる状態を示す為、図7にあっては、その高さ方向に延びる部分を含めて図示している。また、当該接地用電極38Aの円弧状部が、封止用樹脂36の側面に於いて外部に表出する為の手段については後述する。
かかる第2の実施態様にあっては、端部が接地電位に接続される導体、即ち接地用電極38Aが、封止用樹脂36の側面に於いて円弧状に表出されている。
従って、当該封止用樹脂36の外表面を被覆してシールド部材を配設し、当該シールド部材を、円弧状に表出された接地用電極38Aに接続することにより、半導体装置50の動作時、当該半導体装置50は前記シールド部材により有効に電磁シールド(遮蔽)される。
この様に、封止用樹脂36の外表面を被覆してシールド部材を配設することにより、当該半導体装置50の外形寸法の不要な大形化を招くことなく、有効な電磁シールド(遮蔽)がなされる。
この時、シールド部材の形態、被着時期、並びにヒートシンクへの対応については、前記第1の実施態様に於ける構成と同様の構成を採ることができる。
かかる構造を有する半導体装置50に、シールド部材39を配設した状態を図8に示す。かかる形態を半導体装置50Sとする。
尚、シールド部材38Aは、配線基板32の辺に沿って円弧状に延びる状態を示す為、当該図8にあっても、その高さ方向に延びる部分を含めて図示している。
即ち、半導体装置50に於ける封止用樹脂36上を覆って、箱型(断面が略コの字型)のシールド(遮蔽)部材39が配設される。
前述の如く、当該シールド部材39は、銅(Cu)或いはアルミニウム(Al)等の金属板から形成されるが、勿論他の材料、例えば樹脂から形成され、その表面に金属被覆が施されたものであってもよい。
当該シールド部材39の内部底面及び/或いは内側面と、封止用樹脂36の表面は、接着剤(図示せず)を介して固着されている。
そして、当該シールド部材39の内側面と、前記半導体装置50の封止用樹脂36の側面に導出された接地用電極38Aの円弧状部は、半田又は銀(Ag)ペースト等の導電性接着剤からなる接着部材40を介して接続され導通している。
即ち、当該シールド部材39は、当該半導体装置50の動作時、接地電位が付与される。
かかる構成にあっては、接地用電極38Aはその円弧状部をもってシールド部材39に接触或いは接続される。従って、当該接地用電極38Aとシールド部材39は、より広い接触面積をもって接触し、良好な電気的接続がなされる。
当該シールド部材39が被覆・配設された半導体装置50を、配線基板(マザーボード)に実装した状態を図9に示す。
前述の如く、シールド部材38Aについては、配線基板32の辺に沿って円弧状に延びる状態を示す為、当該図9にあっても、その高さ方向に延びる部分を含めて図示している。
図9を参照するに、配線回路基板(マザーボード)41に、球状バンプ32を介して実装された半導体装置50Sに於いては、半導体装置50を覆って配設されたシールド部材39は、配線回路基板41に於ける接地配線パターン42に電気的に接続される。
かかる構成によれば、半導体装置50に於ける配線基板32の下面に配設されている複数の球状バンプ31のうち、当該配線基板32の接地配線パターン35に接続されている球状バンプ31は、配線回路基板41に設けられている接地配線パターン42に接続される。
即ち、半導体装置50を被覆して配設されたシールド部材39は、接着部材40、円弧状の接地用電極38A、電極パッド37、配線基板32の接地配線パターン35、及び球状バンプ31を介して、配線回路基板(マザーボード)41の接地配線パターン42に接続され、接地電位が付与される。従って、当該半導体素子50から発生する電磁波の外部への放出が阻止され、また、当該半導体装置50に対する外部環境からの電磁波による影響も遮断される。
この様な第2の実施態様に於ける半導体装置50にあっても、封止用樹脂36の表面を覆って箱型(断面が略コの字型)のシールド部材39が配設される。従って、前記配線回路基板41のより小形化を図ることができる。
また、当該シールド部材39は、個々の半導体装置50に対して配設される。即ち、個々にシールドされた半導体装置を提供することができることから、配線回路基板41上に搭載された複数の半導体装置に対して一括してシールドを施す必要が無く、配線回路基板41の設計の自由度も高まり、電子機器の小型化を図ることができる。
更に、半導体装置50の動作に伴い発せられる熱を、より広い接触面積をもって接続された接地用電極38A及びシールド部材39を介して外部に効果的に放散することができ、当該半導体装置50の動作の安定化を図ることができる。
また、前述の如く、当該半導体装置50にあっては、接地用電極38Aとシールド部材39は、広い接触面積をもって接続され得ることから、一つの円弧状接地用電極38Aをシールド部材39に接続することにより、シールド効果を得ることができる。従って、略同一のシールド効果を奏する半導体装置を、前記第1の実施の態様に於ける半導体装置30に比して、少ない工程をもって製造することができる。但し、接地用電極38Aが複数個配設されれば、当然電気抵抗を降下させることができ、安定した電気的接続を可能とし、また、より大きな放熱性を得ることができる。
尚、前記図5Aに示した構成と同様に、当該第2の実施態様にあっても、配線回路基板41上に搭載された複数個の半導体装置50に対して、一括してシールド部材39を配設することが可能である。(図示せず)
3.半導体装置の第3の実施態様
本発明による半導体装置の第3の実施態様を図10に示す。また、当該半導体装置の断面を図11に示す。当該断面は、図10に示す線A−A'に於ける断面である。
この第3の実施態様に於ける半導体装置70も、所謂BGA(Ball Grid Array)型半導体装置である。
尚、以下の説明にあっては、前記第1の実施態様に於ける構成と対応する箇所については同一の符号を付し、その説明を省略する。
当該第3の実施態様に於ける半導体装置70にあっては、図10及び図11に示されるように、配線基板32の各辺の略中央に配設され、接地配線パターン35に接続されている電極パッド37上に、柱状の接地用電極38Bが配置・接続され、当該接地用電極38Bの他端部38B−1は、封止用樹脂36の上面に表出されている。
即ち、金(Au)線或いは銅(Cu)線等からなる柱状の接地用電極38Bは、電極パッド37上にほぼ垂直に延在されて、その先端部38B−1が封止用樹脂36の上面に表出されている。
当該接地用電極38Bは、例えばワイヤボンディング法により配設され、半導体装置70の封止用樹脂36の上面に於いて表出する長さとされる。
当該接地用電極38Bの形成方法としては、当該ワイヤボンディング法の他、所定の長さを有する柱状(棒状)金属ピンを電極パッド37上に植立させてもよく、また、複数個のボールバンプを積み上げ、最上段のボールバンプが封止用樹脂36の上面に表出する構成としてもよい。
かかる第3の実施態様にあっては、一端が接地電位に接続される導体、即ち接地用電極38Bの端部38B−1が、封止用樹脂36の上面に於いて表出されている。
従って、当該封止用樹脂36の外表面を被覆してシールド部材を配設し、当該シールド部材を前記接地用電極38Bに接続することにより、半導体装置50の動作時、当該半導体装置50は前記シールド部材により有効に電磁シールド(遮蔽)される。
この様に、封止用樹脂36の外表面を被覆してシールド部材を配設することにより、当該半導体装置50の外形寸法の不要な大形化を招くことなく、有効な電磁シールド(遮蔽)がなされる。
尚、シールド部材の形態、被着時期、並びにヒートシンクへの対応については、前記第1の実施態様に於ける構成と同様の構成を採ることができる。
当該半導体装置70に対し、シールド部材を配設した状態を図12に示す。かかる形態を半導体装置70Sとする。
即ち、半導体装置70に於ける封止用樹脂36上を覆って、箱型(断面が略コの字型)のシールド(遮蔽)部材39が配設される。
前述の如く、当該シールド部材39は、銅(Cu)或いはアルミニウム(Al)等の金属板から形成されるが、勿論他の材料、例えば樹脂から形成され、その表面に金属被覆が施されたものであってもよい。
当該シールド部材39の内側面及び/或いは底面と、封止用樹脂36の表面は、接着剤(図示せず)を介して固着されている。
そして、当該シールド部材39の内面と、前記半導体装置70の封止用樹脂36の上面に導出された接地用電極38Bの端部38B−1は、半田又は銀(Ag)ペースト等の導電性接着剤等の接着部材40を介して接続され導通している。
即ち、当該シールド部材39は、当該半導体装置70の動作時、接地電位が付与される。
かかる構成にあっては、接地用電極38Bはその端部38B−1をもってシールド部材39に接続される。
この様に、シールド部材39が被覆・配設された半導体装置70を、配線基板(マザーボード)に実装した状態を図13に示す。
図13を参照するに、配線回路基板(マザーボード)41に、球状バンプ32を介して実装された半導体装置70Sに於いて、半導体装置70を覆って配設されたシールド部材39は、配線回路基板41に於ける接地配線パターン42に電気的に接続される。
かかる構成によれば、半導体装置70に於ける配線基板32の下面に配設されている複数の球状バンプ31のうち、当該配線基板32の接地配線パターン35に接続されている球状バンプ31は、配線回路基板41に設けられている接地配線パターン42に接続される。
即ち、半導体装置70を被覆して配設されたシールド部材39は、接着部材40、接地用電極38B、電極パッド37、配線基板32の接地配線パターン35、及び球状バンプ31を介して、配線回路基板(マザーボード)41の接地配線パターン42に接続され、接地電位が付与される。従って、当該半導体素子70から発生する電磁波の外部への放出が阻止され、また、当該半導体装置70に対する外部環境からの電磁波による影響も遮断される。
この様な第3の実施態様に於ける半導体装置70にあっても、封止用樹脂36の表面を覆って箱型(断面が略コの字型)のシールド部材39が配設される。従って、前記配線回路基板41のより小形化を図ることができる。
また、当該シールド部材39は、個々の半導体装置70に対して配設される。即ち、個々にシールドされた半導体装置を提供することができることから、配線回路基板41上に搭載された複数の半導体装置に対して一括してシールドを施す必要が無く、配線回路基板41の設計の自由度も高まり、電子機器の小型化を図ることができる。
更に、半導体装置70の動作に伴い発せられる熱は、直線状の接地用電極38Bを介して効率的にシールド部材39へ伝導され、外部に効果的に放散することができ、当該半導体装置70の動作の安定化を図ることができる。
また、当該第3の実施態様にあっては、接地用電極38Bが、配線基板32の上面に於いて、その四辺それぞれに於いて配設されているが、当該接地用電極38Bの設置数について制限はない。少なくとも1個の接地用電極38Bが、封止用樹脂36の上面に於いて表出され、シールド部材39に接続されればよい。但し、接地用電極38Bとシールド部材39との接続が複数の箇所に於いてなされれば、電気抵抗を降下させることができ、安定した電気的接続を可能とし、更に放熱効果も大きい。
更に、前記図5Aに示した構成と同様に、当該第3の実施態様にあっても、配線回路基板41上に搭載された複数個の半導体装置70に対して、一括してシールド部材39を配設することが可能である。(図示せず)
尚、前記第1の実施態様に於ける半導体装置30、並びに第3の実施態様に於ける半導体装置70に於いては、半導体素子の回路構成及び/或いは機能によっては、接地電極用電極パッド37を、ボンディングワイヤ34が接続されるに電極パッド列と同一線上に並べて配置することもできる。(図示せず)
かかる電極パッド配置構成であれば、半導体素子の小形化を可能とし、もって半導体装置として小形化を図ることができる。
[半導体装置の製造方法]
次いで、上述の本発明の実施態様にかかる半導体装置30、50及び70の製造方法について説明する。尚、以下の説明において参照する図面にあっては、配線基板32及び配線回路基板(マザーボード)41の詳細な構成を示すことを省略している。
1.半導体装置の製造方法の第1の例
前記本発明による半導体装置の第1の実施態様に於ける半導体装置の製造方法について、図14乃至図23を参照して説明する。
先ず、背面にダイボンディングフィルム等のダイボンディング材81が貼り付けられた半導体素子33の主面(電子回路素子・電子回路などの形成面)側を吸着コレット82により吸着保持し、当該半導体素子33を、後に配線基板32となる大判の基板83上に、前記ダイボンディング材81を介して、搭載・固着する。(図14−(a)参照)
当該基板83上には、複数個の半導体素子が搭載・固着される。
次いで、前記半導体素子33の電極パッドと、当該半導体素子33の電極パッドに対応して配設された基板83上の電極パッド(図示せず)とを、ボンディングワイヤ34を用いて接続する。(図14−(b)参照)
このとき、当該基板83の上面の、前記ボンディングワイヤ34が接続されている電極パッドよりも外側の領域、即ち半導体素子33から遠い位置に於いて、接地配線パターン35に接続された電極パッド(図示せず)と、隣り合う他の半導体素子33の搭載領域に於いて接地配線パターン35に接続された電極パッド(図示せず)との間を接続して、ボンディングワイヤ84Aをループ状に配設する。(図15−(c)参照)
当該ループ状ボンディングワイヤ84Aが、前記ボンディングワイヤ34と同一径、同一材料である場合には、同一のワイヤボンディング工程に於いて接続することができる。
当該ループ状ボンディングワイヤ84Aは、後の工程に於いて、半導体装置間に於いて切断・分離され、接地用電極38とされる。
当該接地用電極38は、前記ボンディングワイヤにより形成される他、略コの字形を有する金属棒或いは金属板等の導電性部材85を用い、導電性接着剤86を介して、前記接地配線パターン35に接続された電極パッド間を橋絡状に接続する形態とすることもできる。(図15−(c)'参照)
何れの場合も、前記ボンディングワイヤ34の径は例えば約18μmΦ乃至30μmΦであるのに対し、接地用電極38の径は、当該ボンディングワイヤ34の径と同一、或いはそれ以上の太さ、例えば約100μmΦ乃至500μmΦとされる。
次いで、前記基板83上に搭載された複数個の半導体素子33、個々の半導体素子に接続されたボンディングワイヤ34、並びに接地用電極38等を、封止用樹脂36Aにより封止する。(図16−(d)参照)このとき、基板83の主面上に搭載・固着された複数個の半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、並びにループ状ボンディングワイヤ84A等を一括して樹脂封止する。
当該樹脂封止処理は、金型87(上金型87A,下金型87B)を用いた、所謂トランスファーモールド法、或いはコンプレッションモールド法を適用することができる。
しかる後、前記基板83の他方の主面(裏面)に於いて、複数個の半導体素子33のそれぞれに対応して、外部接続端子たる半田ボール31を配設する。(図16−(e)参照)
次いで、当該基板83の一方の主面にあって封止用樹脂36Aにより樹脂封止された半導体素子33、及び当該半導体素子33に接続されたボンディングワイヤ34等を1つの単位として、前記ループ状ボンディングワイヤ84A(或いは、略コの字形を有する金属棒或いは金属板等の導電性部材85)の長さ方向の略中央部に於いて、前記基板83及び封止用樹脂36Aを、その厚さ方向に切断する。(図17−(f)参照)
切断・分離手段としては、ダイシングソー88を用いたブレードダイシング法を適用することができる。また、所謂レーザーダイシング法を適用することもできる。
この結果、配線基板32の主面上に、半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、接地用電極38等が配設され、封止用樹脂36により樹脂封止され、個片化された半導体装置30が形成される。(図17−(g)参照)
当該半導体装置30にあっては、封止用樹脂36の側面に、ボンディングワイヤ84Aが切断された結果である接地用電極38の端部38−1が表出している。一方、配線基板32の他方の主面には、外部接続端子たる半田ボール31が配設されている。
この様な構成を有する半導体装置30に対し、シールド部材を配設する。
前記封止用樹脂36の側面に於いて露出している接地用電極38の端部38−1に対し、半田又は銀(Ag)ペースト等の導電性接着剤からなる接着部材40を、ディスペンス法又はスクリーン印刷法等により選択的に被着する。(図18−(h)参照)
次いで、前記封止用樹脂36を覆って、箱形(断面が略コの字型)の金属からなるシールド部材39を配設する。(図18−(i)参照)このとき、シールド部材39の内側底面に予め接着剤89を配設しておくことにより、当該接着剤89によりシールド部材39は封止用樹脂36に固着される。
勿論、当該接着剤89を、予め封止用樹脂36の上面に配置することもできる。
次いで、かかる状態で加熱処理を行い、接地用電極38の端部38−1とシールド部材39とを接着部材40により接続する。(図19−(j)参照)
ここで、加熱方法としては、一つに、シールド部材39の側面に於いて接地用電極38の端部38−1が位置する箇所に対して選択的に加熱を施す方法を採ることができる。また、接着剤40が半田からなる場合には、リフローにより加熱してもよく、接着部剤40が銀(Ag)ペースト等の導電性接着剤からなる場合には、高温槽を用いて加熱硬化させてもよい。
この様にして、封止用樹脂36を被覆してシールド部材39が配設された半導体装置30Sが形成される。
当該半導体装置30Sにあっては、シールド部材39は、接着部材40、接地用電極38、電極パッド37、配線基板32の接地配線パターン34及び球状バンプ31を介して、配線回路基板(マザーボード)41の接地配線パターン42等に導通が可能となる。従って、半導体装置30は、有効にシールド(遮蔽)される。
当該半導体装置30に対するシールド部材39の配設は、前記手段に限定されるものではなく、例えば図20乃至図21に示す手段を適用することもでき、半導体装置30Sを形成することができる。
即ち、前記図17−(g)に示す工程の後、封止用樹脂36の側面に露出している接地用電極38の端部38−1に、半田又は銀(Ag)ペースト等の導電性接着剤等の接着部材40を、ディスペンス法又はスクリーン印刷法等により被着する。(図20−(h)'参照)
次いで、半導体装置の封止用樹脂36の上面に、略十字形を有する板状或いは箔状の金属製シールド部材39Aを配置する。(図20−(i)'参照)この時、封止用樹脂36の上面に接するシールド部材39Aには、予め接着剤89を選択的に配設しておくことにより、シールド部材39Aは当該接着剤89を介して、封止用樹脂36の上面に固着される。
次に、板状或いは箔状のシールド部材39Aを、封止用樹脂36の外側面に沿って、当該側面と平行となるように折曲する。(図20−(i)''参照)この結果、シールド部材39は、断面が略コの字型とされる。
しかる後、当該シールド部材39が被着・固定された半導体装置に対し、加熱処理を施す。(図21−(j)'参照)。この結果、接地用電極38の端部38−1とシールド部材39が接着部材40を介して接続される。ここで、加熱方法として、前記図19−(j)を参照して説明したと同様の手段を採ることができる。
かかる半導体装置30に対するシールド部材39の配設は上記手段に限られず、更に、図22乃至図23に示される手段を適用することによっても、半導体装置30Sを形成することができる。
即ち、前記図17−(g)に示す工程の後に、半導体装置30の封止用樹脂36の上面から、断面が略コの字型の金属製のシールド部材39を被着する。(図22参照)
このとき、当該シールド部材39の内側面であって、封止用樹脂36の側面において露出している接地用電極38の端面38−1に対応する箇所には、接続用突起部39Bが設けられている。また、対向する接続用突起部39B間の距離Lは、半導体装置30の外形寸法Pと略同一又は若干短く設定されている。更に、シールド部材39の内側底面には、接着部剤40が配設されている。
このようなシールド部材39を、半導体装置30の封止樹脂36の上方から被覆することにより、封止用樹脂36の側面において、前記接地用電極38の端部面38−1とシールド部材39の接続用突起部39Bとが接して接続される。
また、シールド部材39は、その内側底面に予め配設された接着剤89を介して、封止用樹脂36の上面に固着される。(図23参照)
尚、本例では、接地用電極38の端部38−1と、シールド部材39の内側面に設けられた接続用突起部39Bとを機械的に接触させているが、これに加え、接地用電極38の端部38−1に、半田又は銀(Ag)ペースト等の導電性接着剤等の接着部材40を、ディスペンス法又はスクリーン印刷法等により配設しておき、当該接着部材40をもって接続を強化することもできる。
また、前述の如く、板状のシールド部材39を、封止樹脂30の側面と略平行になるように折曲し、接地用電極38の端部38−1と、シールド部材39の接続用突起部39Bとを機械的に接続してもよい。
この様に、本例の製造方法によれば、簡易な工程で接地用電極38を配設し、且つシールド部材39との接続を容易に行うことができる。
特に、接地用電極38をワイヤボンディング法により形成する場合、ボンディングワイヤ34の配設工程と同一工程により、当該接地用電極31を配設することができ、製造工程を簡素化することができる。
2.半導体装置の製造方法の第2の例
次いで、前記本発明による半導体装置の第2の実施態様に於ける半導体装置の製造方法について、図24乃至図27を参照して説明する。
尚、前記図14乃至図23に示した製造方法に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
先ず、背面にダイボンディングフィルム等のダイボンディング材81が貼り付けられた半導体素子33の主面(電子回路素子・電子回路などの形成面)側を吸着コレット82により吸着保持し、当該半導体素子33を、後に配線基板32となる大判の基板83上に、前記ダイボンディング材81を介して、搭載・固着する。(図24−(a)参照)
当該基板83上には、複数個の半導体素子が搭載・固着される。
次いで、前記半導体素子33の電極パッドと基板83の電極パッド(図示せず)とを、ボンディングワイヤ34を用いて接続する。(図24−(b)参照)
このとき、当該基板83の上面の、前記ボンディングワイヤ34が接続されている電極パッド以外よりも外側の領域、即ち半導体素子33から遠い位置に於いて、配線基板32の四辺それぞれに平行して、接地配線パターン35に接続された二つの電極パッド(図示せず)間を結んで、ボンディングワイヤ84Aをループ状に配設する。(図24−(b)−1参照)
即ち、当該ループ状ボンディングワイヤ84Aは、配線基板32の四辺に対応して、且つ隣り合う他の半導体素子33の搭載領域との境界上に位置し、当該境界に平行して延在するよう配設される。(図24−(b)−2参照)
当該ループ状ボンディングワイヤ84Aが、前記ボンディングワイヤ34と同一径、同一材料である場合には、同一のワイヤボンディング工程に於いて接続することができる。
当該ループ状ボンディングワイヤ84Aは、後の工程に於いて、半導体装置間に於いて切断・分離され、接地用電極38とされる。
当該接地用電極38は、前記ボンディングワイヤ84Aにより形成される他、略コの字形を有する金属棒或いは金属板等の導電性部材85を用い、導電性接着剤86を介して、前記接地配線パターン35に接続された電極パッド間を橋絡状に接続する形態とすることもできる。
何れの場合も、前記接地用電極38の径或いは幅は、ダイシングブレードの厚さの1.5乃至2倍以上の太さ或いは幅が選択され、例えば約300μmΦ乃至500μmΦの太さとされる。
次いで、前記基板83上に搭載された複数個の半導体素子33、個々の半導体素子に接続されたボンディングワイヤ34、並びに接地用電極38等を、封止用樹脂により気密封止する。(図25−(c)参照)このとき、基板83の主面上に搭載・固着された複数個の半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、並びに接地用電極部31等を一括して樹脂封止する。
当該樹脂封止処理は、金型87(上金型87A,下金型87B)を用いた、所謂トランスファーモールド法、或いはコンプレッションモールド法を適用することができる。
しかる後、前記基板83の他方の主面(裏面)に於いて、複数個の半導体素子33のそれぞれに対応して、外部接続端子たる半田ボール31を配設する。(図25−(d)参照)
次いで、当該基板83の一方の主面にあって封止用樹脂により樹脂封止された半導体素子33、及び当該半導体素子33に接続されたボンディングワイヤ34等を1つの単位として、前記基板83及び封止用樹脂36Aをその厚さ方向に切断する。(図26−(e)参照)
切断・分離手段としては、ダイシングソー88を用いたブレードダイシング法を適用することができる。また、所謂レーザーダイシング法を適用することもできる。
この時、当該ダイシング処理は、隣り合う半導体素子33が載置された回路基板の境界部に対してなされる。従って、当該境界部に配設されていたループ状ボンディングワイヤ84B(或いは、略コの字形を有する金属棒或いは金属板等の導電性部材85)は、その長さ方向に沿って、且つその幅(径)方向の略中央部に於いて分離される。
この結果、配線基板32の主面上に、半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、接地用電極38A等が配設され、封止用樹脂36により樹脂封止された半導体装置50が形成される。(図26−(f)参照)
当該半導体装置50にあっては、封止用樹脂36の側面部に、前記ボンディングワイヤ84Aがその長さ方向に切断された結果である接地用電極38が、その幅(径)断面をループ状に露出して配置されている。一方、配線基板32の他方の主面には、外部接続端子たる半田ボール31が配設されている。
次いで、前記封止用樹脂36を覆って、箱形(断面が略コの字型)の金属からなるシールド部材39を配設すれる。(図27参照)
この様にして、封止用樹脂36を被覆してシールド部材39が配設された半導体装置50Sが形成される。
ここに示す形態にあっては、前記図22に示した構成と同様に、当該シールド部材39の内側面であって、封止用樹脂36の側面において露出している接地用電極38に対応する箇所に、接続用突起部39Bが設けられている。対向する接続用突起部39B間の距離Lは、半導体装置30の外形寸法と略同一又は若干短く設定される。
尚、このとき、シールド部材39の内側底面に接着剤(図示せず)を配設しておくことにより、当該接着剤によりシールド部材39を封止用樹脂36に固着することもできる。
勿論、当該接着剤を、予め封止用樹脂36の上面に配置することもできる。
この様に、本例の製造方法によれば、比較的簡易な工程により接地用電極38を配置することができる。
特に、接地用電極38を、ワイヤボンディング法より設ける場合には、ボンディングワイヤ15の形成工程と同一工程により、接地用電極38を配設することができ、製造工程を簡素化することができる。
更に、本例の製造方法によれば、接地用電極38は、その長さ方向に沿って、即ちループ状或いはコ字状の形態をもって、封止用樹脂36の側面に露出する。
従って、シールド部材39との接触面積を大きく得ることができる。この為、封止用樹脂36の側面から露出する接地用電極38の数は少数であってよく、接地用電極38の配設工程を簡略化することができる。従って、より少ない工程、時間により半導体装置を製造することができる。勿論、接地用電極38Aが複数個配設されれば、当然電気抵抗を降下させることができ、安定した電気的接続を可能とし、また、より大きな放熱性を得ることができる。
3.半導体装置の製造方法の第3の例
次いで、前記本発明による半導体装置の第3の実施態様に於ける半導体装置の製造方法について、図28乃至図32を参照して説明する。
尚、ここでも、前記図14乃至図27に示した製造方法に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
先ず、背面にダイボンディングフィルム等のダイボンディング材81が貼り付けられた半導体素子33の主面(電子回路素子・電子回路などの形成面)側を吸着コレット82により吸着保持し、当該半導体素子33を、後に配線基板32となる大判の基板83上に、前記ダイボンディング材81を介して、搭載・固着する。(図28−(a)参照)
当該基板83上には、複数個の半導体素子が搭載・固着される。
次いで、前記半導体素子33の電極パッドと基板83の電極パッド(図示せず)とを、ボンディングワイヤ34を用いて接続する。(図28−(b)参照)
このとき、当該基板83の上面の、前記ボンディングワイヤ34が接続されている電極パッドよりも外側の領域、即ち半導体素子33から遠い位置に於いて、接地配線パターン35に接続された電極パッド(図示せず)に、ボンディングツール90を用いて、略垂直方向に伸びるボンディングワイヤ84Cを配設する。(図29−(c)参照)
当該垂直方向に伸びるボンディングワイヤ84Cが、前記ボンディングワイヤ34と同一径、同一材料である場合には、同じワイヤボンディング工程に於いて配設することができる。即ち、電極パッド37(例えば図3参照)に対し、周知のボンディングツールを適用してワイヤボンディングを行い、当該ボンディングツールを垂直方向に引き上げ、前記ボンディングワイヤ34のワイヤーループの最上部よりも高い位置に於いて、当該ワイヤを切断することにより形成する。
当該垂直方向に伸びるボンディングワイヤ84Cは、後の工程に於いて、接地用電極38とされる。
尚、かかる接地用電極38としては、前記ボンディングワイヤに代えて、金属からなり所定の長さ(高さ)の柱状ピンを適用することもできる。
或いは、前記電極パッド37上に、所謂ボールバンプ84Dを複数個積み上げ、最上段のボールバンプの上面が所定の高さに位置するようにして、接地用電極38を形成することもできる。(図29−(c)'参照)
何れの場合も、接地用電極38の高さ(長さ)は、当該半導体装置に於ける封止用樹脂36の外表面に表出する高さに設定される。
次いで、前記基板83上に搭載された複数個の半導体素子33、個々の半導体素子に接続されたボンディングワイヤ34、並びに接地用電極38等を、封止用樹脂により封止する。(図30−(d)参照)
このとき、基板83の主面上に搭載・固着された複数個の半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、並びに接地用電極部31等を一括して樹脂封止する。
当該樹脂封止処理は、金型87(上金型87A,下金型87B)を用いた、所謂トランスファーモールド法、或いはコンプレッションモールド法を適用することができる。
次いで、前記封止用樹脂に対し研削処理を施し、当該封止用樹脂の上面に、前記接地用電極38を表出せしめる。(図30−(e)参照)
当該研削処理は、砥石91を用いて行うことができる。
しかる後、前記基板83の他方の主面(裏面)に於いて、複数個の半導体素子33のそれぞれに対応して、外部接続端子たる半田ボール31を配設する。(図31−(f)参照)
次いで、当該基板83の一方の主面にあって封止用樹脂により樹脂封止された半導体素子33、及び当該半導体素子33に接続されたボンディングワイヤ34等を1つの単位として、前記基板83及び封止用樹脂36Aをその厚さ方向に切断する。(図31−(g)参照)
切断・分離手段としては、ダイシングソー88を用いたブレードダイシング法を適用することができる。また、所謂レーザーダイシング法を適用することもできる。
この結果、配線基板32の主面上に、半導体素子33、当該半導体素子33に接続されたボンディングワイヤ34、接地用電極38等が配設され、封止用樹脂36により樹脂封止された半導体装置70が形成される。(図31−(g)参照)
当該半導体装置70にあっては、前記封止用樹脂36の上面に、接地用電極38がその端部38−1を表出している。一方、配線基板32の他方の主面には、外部接続端子たる半田ボール31が配設されている。(図31−(h)参照)
次いで、前記封止用樹脂36を覆って、箱形(断面が略コの字型)の金属からなるシールド部材39を配設する。
即ち、前記封止用樹脂36の上面に表出している接地用電極38の端部38−1部に、導電性接着剤からなる接着部材40を被着する。
しかる後、当該半導体装置70に於ける封止用樹脂36上を覆って、箱型(断面が略コの字型)のシールド(遮蔽)部材39を配設する。(図32参照)
この様にして、封止用樹脂36を被覆してシールド部材39が配設された半導体装置70Sが形成される。
この結果、当該シールド部材39の内面と、前記半導体装置70の封止用樹脂36の上面に導出された接地用電極38Bの端部38B−1は、半田又は銀(Ag)ペースト等の導電性接着剤からなる接着部材40を介して接続され導通する。
即ち、当該シールド部材39は、当該半導体装置70の動作時、接地電位が付与される。
かかる構成にあっては、接地用電極38Bはその端部38B−1をもってシールド部材39に接続される。
尚、当該シールド部材39の内側面及び/或いは底面と、封止用樹脂36の表面は、接着剤(図示せず)を介して固着される。
この様な製造方法によれば、簡易な工程をもって接地用電極38を配設することができる。特に、接地用電極38をワイヤボンディング法により配設することにより、ボンディングワイヤ34の形成工程と同一工程により、接地用電極31を形成することができ、製造工程を簡素化することができる。
尚、前述の如く、第1の実施態様に於ける半導体装置30ならびに第3の実施態様に於ける半導体装置70にあっては、半導体素子の回路構成・機能によっては、接地電極用電極パッド37を、ボンディングワイヤ34が接続されるに電極パッド列と同一線上に並べて配置することもできる。
従って、前記半導体装置の製造方法の第1の例、並びに第3の例にあっては、かかる構成に対応して、電極パッド、ボンディングワイヤ、接地用電極の配設がなされる場合もある。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形ならびに改良が可能である。
例えば、LGA(Land Grid Array)型半導体装置に適用することもできる。
本発明は、半導体装置及びその製造方法に関し、より具体的には、シールド構造を備えることができる半導体装置、シールド構造を備えた半導体装置、並びに当該半導体装置の製造方法に適用することができる。

Claims (7)

  1. 基板と、
    当該基板上に搭載された半導体素子と、
    当該半導体素子を被覆する封止用樹脂と、
    一端が前記基板の配線層に接続され、且つその一部が前記封止用樹脂の表面に露出された接地用電極と、
    前記封止用樹脂の上及び側壁上を被覆し、且つ前記接地用電極に接続されたシールド部材と
    を有し、
    前記シールド部材の下端が、前記基板の上面より低いか同じ高さの位置にあり、
    前記シールド部材は突起部を有し、
    前記突起部と前記接地用電極の一部とが接続することを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記接地用電極は、前記基板の上面に設けられたボンディングワイヤであって、
    前記接地用電極の側面が、前記封止用樹脂の前記側面において露出し、前記シールド部材と接触していることを特徴とする半導体装置。
  3. 請求項1または2記載の半導体装置であって、
    前記シールド部材は、複数の前記半導体素子の前記封止用樹脂の上及び側壁上を被覆することを特徴とする半導体装置。
  4. 基板上に複数個の半導体素子を搭載する工程と、
    隣り合う前記半導体素子の配線基板領域間を跨ぐように接地電極用部材を配設する工程と、
    前記半導体素子並びに前記接地電極用部材を封止用樹脂により被覆する工程と、
    前記基板、前記封止用樹脂並びに前記接地電極用部材を分離して前記封止用樹脂の表面に露出面を有する接地用電極を有する個片化された半導体装置を形成する工程と、
    前記個片化された半導体装置の前記封止用樹脂の上及び側壁上にシールド部材を配設する工程と
    を有し、
    前記接地用電極の一部と接触する前記シールド部材の箇所には突起部が形成されており、
    前記シールド部材を前記封止用樹脂の上及び側壁上に配設することにより、前記接地用電極の一部が前記シールド部材の前記突起部に接続することを特徴とする半導体装置の製造方法。
  5. 複数の半導体素子が配置された基板の、隣接する半導体素子との分離ライン上に、接地
    電極用部材を設ける工程と、
    前記接地電極用部材と前記半導体素子とを、樹脂を用いて封止する工程と、
    前記基板、前記封止用樹脂並びに前記接地電極用部材を、前記分離ラインに沿って分離して前記封止用樹脂の表面に露出面を有する接地用電極を有する個片化された半導体装置を形成する工程と、
    前記個片化された半導体装置の前記封止用樹脂の上及び側壁上にシールド部材を配設して、前記接地用電極と前記シールド部材とを接触させる工程と
    を有し、
    前記接地用電極の一部と接触する前記シールド部材の箇所には突起部が形成されており、
    前記シールド部材を前記封止用樹脂の上及び側壁上に配設することにより、前記接地用電極の一部が前記シールド部材の前記突起部に接続することを特徴とする半導体装置の製造方法。
  6. 請求項記載の半導体装置の製造方法であって、
    前記接地用電極の一部に半田又は導電性接着剤を設け、
    前記シールド部材を、前記導電接着剤を介して前記接地用電極の一部と接触させ、
    前記シールド部材を加熱することにより、前記シールド部材と前記接地用電極の一部とを接続することを特徴とする半導体装置の製造方法。
  7. 請求項4乃至のいずれか1項に記載の半導体装置の製造方法であって、
    前記シールド部材の下端が、前記基板の上面より低いか同じ高さの位置にあることを特徴とする半導体装置の製造方法。
JP2008555983A 2007-01-31 2007-01-31 半導体装置及びその製造方法 Expired - Fee Related JP5120266B6 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/051601 WO2008093414A1 (ja) 2007-01-31 2007-01-31 半導体装置及びその製造方法

Publications (4)

Publication Number Publication Date
JPWO2008093414A1 JPWO2008093414A1 (ja) 2010-05-20
JPWO2008093414A6 JPWO2008093414A6 (ja) 2010-05-20
JP5120266B2 JP5120266B2 (ja) 2013-01-16
JP5120266B6 true JP5120266B6 (ja) 2018-06-27

Family

ID=39673734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008555983A Expired - Fee Related JP5120266B6 (ja) 2007-01-31 2007-01-31 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US8018033B2 (ja)
JP (1) JP5120266B6 (ja)
KR (1) KR101057368B1 (ja)
CN (1) CN101617400A (ja)
WO (1) WO2008093414A1 (ja)

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20110180933A1 (en) * 2008-05-30 2011-07-28 Yasunori Inoue Semiconductor module and semiconductor module manufacturing method
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5481701B2 (ja) * 2009-06-19 2014-04-23 新光電気工業株式会社 電子装置および電子装置の製造方法
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
CN102576696B (zh) * 2009-10-09 2015-10-07 住友电木株式会社 半导体装置
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI523158B (zh) * 2010-10-11 2016-02-21 日月光半導體製造股份有限公司 雙面封裝結構及應用其之無線通訊系統
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US20120162930A1 (en) * 2010-12-23 2012-06-28 Azurewave Technologies, Inc. Module ic package structure with electrical shield function and method for making the same
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
EP2666344B1 (en) * 2011-01-20 2019-03-13 Hewlett-Packard Enterprise Development LP Chip carrier support systems
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
TWI474462B (zh) * 2011-12-16 2015-02-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP2013197209A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP6163421B2 (ja) 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
JP6199724B2 (ja) * 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US10026701B1 (en) * 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI585937B (zh) * 2014-08-01 2017-06-01 乾坤科技股份有限公司 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
CN104409446A (zh) * 2014-10-24 2015-03-11 苏州日月新半导体有限公司 采用引线键合的仿形屏蔽结构及其制作工艺
JP6444707B2 (ja) * 2014-11-28 2018-12-26 Towa株式会社 電子部品、その製造方法及び製造装置
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN107006138B (zh) * 2014-12-12 2019-07-05 名幸电子有限公司 模制电路模块及其制造方法
US9673150B2 (en) * 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
CN105990317A (zh) * 2015-02-25 2016-10-05 晟碟信息科技(上海)有限公司 具有电磁干扰屏蔽层和半导体装置和其制造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US20170141278A1 (en) * 2015-11-17 2017-05-18 Toshiba Corporation Led assembly for led package with sidewall electrodes
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9824979B2 (en) * 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
JP6524003B2 (ja) 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
CN109153239B (zh) * 2016-05-20 2021-05-04 昭和电工材料株式会社 脱模膜
US10373916B2 (en) 2016-07-28 2019-08-06 Universal Scientific Industrial (Shanghai) Co., Ltd. Semiconductor device packages
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10546819B2 (en) 2016-09-15 2020-01-28 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
WO2018067578A1 (en) 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
US9953930B1 (en) 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN110392923A (zh) * 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
CN109891584A (zh) * 2017-09-14 2019-06-14 深圳市汇顶科技股份有限公司 芯片封装结构及方法、电子设备
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体
US10157834B1 (en) * 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置
JP7010372B2 (ja) * 2018-06-01 2022-01-26 株式会社村田製作所 高周波モジュール
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
WO2020110578A1 (ja) 2018-11-30 2020-06-04 株式会社村田製作所 モジュール
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
JP7367352B2 (ja) * 2019-06-24 2023-10-24 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
JP2023130249A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120740A (ja) 1989-10-04 1991-05-22 Hitachi Ltd 半導体チップのためのパッケージ、パッケージの着脱方法および検査方法、並びに、治具
KR100379835B1 (ko) * 1998-12-31 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지및그제조방법
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
JP2001007252A (ja) 1999-06-25 2001-01-12 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2003174122A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
JP4489575B2 (ja) * 2004-12-17 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding

Also Published As

Publication number Publication date
JP5120266B2 (ja) 2013-01-16
KR101057368B1 (ko) 2011-08-18
US8497156B2 (en) 2013-07-30
KR20090087076A (ko) 2009-08-14
JPWO2008093414A1 (ja) 2010-05-20
US8018033B2 (en) 2011-09-13
WO2008093414A1 (ja) 2008-08-07
US20110294261A1 (en) 2011-12-01
US20090236700A1 (en) 2009-09-24
CN101617400A (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
JP5120266B6 (ja) 半導体装置及びその製造方法
JPWO2008093414A6 (ja) 半導体装置及びその製造方法
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
TWI484603B (zh) 具有散熱結構及電磁干擾屏蔽之半導體封裝件及其製造方法
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6586834B1 (en) Die-up tape ball grid array package
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US5939784A (en) Shielded surface acoustical wave package
US8053872B1 (en) Integrated shield for a no-lead semiconductor device package
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
US8963298B2 (en) EMI shielding package structure and method for fabricating the same
US10008432B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
US6876087B2 (en) Chip scale package with heat dissipating part
KR100606295B1 (ko) 회로 모듈
KR20180119763A (ko) 방열구조를 갖는 반도체 패키지
JP7096741B2 (ja) 半導体装置の製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US6489667B1 (en) Semiconductor device and method of manufacturing such device
JP6597499B2 (ja) 半導体装置およびその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP4994883B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5120266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees