JP5749551B2

JP5749551B2 - チャージポンプ型の昇圧システム及び半導体チップ

Info

Publication number: JP5749551B2
Application number: JP2011093828A
Authority: JP
Inventors: 卓川添
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2011-04-20
Filing date: 2011-04-20
Publication date: 2015-07-15
Anticipated expiration: 2031-04-20
Also published as: JP2012226572A; CN102751865B; US8619444B2; CN102751865A; US20120268096A1

Description

本発明は、チャージポンプ型の昇圧システム及び半導体チップに関する。

液晶表示装置では、液晶パネルを駆動するために電源電圧より高い電圧が必要とされており、液晶パネルの駆動回路を構成する半導体集積回路内に電源電圧を昇圧するチャージポンプ型の昇圧システムが備えられる。

図１は従来のチャージポンプ型の昇圧システムの構成を示している。この従来の昇圧システムはレギュレータ１１とチャージポンプ回路１２とを備えている。レギュレータ１１は定電圧を出力を生成するためにオペアンプ１５及び抵抗Ｒ１，Ｒ２を備えている。オペアンプ１５は電源電圧ＶＤＤで動作し、オペアンプ１５の非反転入力端子に電圧源１４の基準電圧Ｖｒｅｆが印加される。オペアンプ１５の出力端子と基準電位（グランド）端子との間に抵抗Ｒ１，Ｒ２が直列に接続されている。抵抗Ｒ１，Ｒ２は分圧回路を構成しており、抵抗Ｒ１，Ｒ２の接続点の電圧が分圧電圧としてされている。分圧電圧はオペアンプ１５の反転入力端子に供給される。チャージポンプ回路１２はスイッチ素子ＳＷ１〜ＳＷ４と外部接続のコンデンサ（キャパシタ）Ｃ１〜Ｃ３とを備えている。また、チャージポンプ回路１２は接続端子Ａ１〜Ａ４を有しており、接続端子Ａ１はオペアンプ１５の出力端子と接続されている。スイッチ素子ＳＷ１は接続端子Ａ１と接続端子Ａ３との間に接続され、スイッチ素子ＳＷ２は接続端子Ａ１と接続端子Ａ４との間に接続され、スイッチ素子ＳＷ３は接続端子Ａ２と接続端子Ａ３との間に接続され、スイッチ素子ＳＷ４は接続端子Ａ４と基準電位端子との間に接続されている。コンデンサＣ１は接続端子Ａ１と基準電位端子との間に接続され、コンデンサＣ２は接続端子Ａ２と基準電位端子との間に接続され、コンデンサＣ３は接続端子Ａ３とＡ４との間に接続されている。

かかる従来の昇圧システムにおいて、レギュレータ１１ではオペアンプ１５の出力電圧ＶＬ１は抵抗Ｒ１，Ｒ２によって分圧され、その分圧電圧がオペアンプ１５の反転入力端子に供給される。オペアンプ１５は分圧電圧が非反転入力端子に印加された基準電圧Ｖｒｅｆに等しくなるように動作するので、出力電圧ＶＬ１が安定化される。出力電圧ＶＬ１はチャージポンプ回路１２のコンデンサＣ１に印加されるので、コンデンサＣ１に電荷が蓄電される。これにより、出力電圧ＶＬ１の安定化がより図られる。

チャージポンプ回路１２では、図２に示すように、スイッチ素子ＳＷ１〜ＳＷ４がオンオフする。すなわち、スイッチ素子ＳＷ１，ＳＷ４がオンとなる第１行程の期間ではスイッチ素子ＳＷ２，ＳＷ３がオフとなる。一方、スイッチ素子ＳＷ１，ＳＷ４がオフする第２行程の期間ではスイッチ素子ＳＷ２，ＳＷ３がオンする。第１行程及び第２行程に亘りコンデンサＣ１にはオペアンプ１５の出力電圧ＶＬ１が印加される。第１行程において、スイッチ素子ＳＷ１，ＳＷ４がオンすると、出力電圧ＶＬ１がコンデンサＣ３に印加されてポンプ電流が流れてコンデンサＣ３に電荷が蓄電されるので、コンデンサＣ３の両端間電圧がＶＬ１となる。第２行程において、スイッチ素子ＳＷ１，ＳＷ４がオフして代わってスイッチ素子ＳＷ２，ＳＷ３がオンすると、コンデンサＣ２にはコンデンサＣ３とコンデンサＣ１との加算電圧が印加され、コンデンサＣ２にコンデンサＣ３の電荷が流れ込む。この第１行程と第２行程とが繰り返されることによりコンデンサＣ２、すなわち接続端子Ａ２の電圧ＶＬ２は電圧ＶＬ１の２倍となる。

一方、特許文献１には、チャージポンプの後段に設けられたレギュレータの立ち上がり時にチャージポンプにて昇圧された電圧が平滑コンデンサによって降下することを防止するために、レギュレータ内にスイッチを並列に設けてオン抵抗の高いスイッチから順次オンする技術が開示されている。

特開２００５−４４２０３号公報

ところで、上述した従来の昇圧システムにおいては、オペアンプ１５の出力端子が接続端子Ａ１を介してコンデンサＣ１に接続されているので、電源電圧ＶＤＤがオペアンプ１５に投入された直後に、コンデンサＣ１を蓄電させるためにオペアンプ１５からコンデンサＣ１に突入電流が流れ込む。また、スイッチ素子ＳＷ１，ＳＷ４がオンする第１行程の開始直後にはコンデンサＣ３を蓄電させるためにオペアンプ１５からスイッチ素子ＳＷ１を介してコンデンサＣ３に突入電流が流れ込む。このような突入電流が流れると、突入電流による電源電圧ＶＤＤの降下が特に、電池等の容量の小さい電源で起きることがある。電源電圧ＶＤＤの降下は、電源を共用する装置内の駆動回路等の他の回路の誤動作を引き起こす虞がある。

ここで、本願の発明者は、レギュレータ１１の起動直後のチャージポンプによる電源電圧の降下を抑制するために、レギュレータ１１内に複数のトランジスタを並列に設けてオン抵抗の高いトランジスタから順次動作する技術が検討した。

しかしながら、この場合、チャージポンプ回路には、第１行程では図１に示されるようなコンデンサＣ３を蓄電させる電流を流す必要があるため、この第１行程の動作による電源電圧の降下を抑制するためには、コンデンサＣ３を蓄電させる毎にレギュレータのその２つのトランジスタの動作タイミングを制御する必要が生じるが、その場合には、その度にレギュレータの駆動能力が落ちてしまう。このため、レギュレータの出力電圧を利用する他の回路が存在している場合には、該他の回路の動作を不安定にしてしまうという新たな問題が生じることが判明した。

そこで、本発明の目的は、レギュレータの出力電圧がチャージポンプ回路だけでなく他の回路に供給される場合において他の回路の動作を不安定にすることなくチャージポンプ回路がポンプ動作を行うことができる昇圧システム及び半導体チップを提供することである。

本発明のチャージポンプ型の昇圧システムは、定電圧を出力するレギュレータと、前記レギュレータの出力電圧を昇圧するチャージポンプ回路と、前記レギュレータ及び前記チャージポンプ回路を制御する制御部と、を備える昇圧システムであって、前記レギュレータは、前記出力電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記レギュレータの出力に接続されて前記差動増幅部の出力信号に応じて制御され、内部抵抗が可変な出力段と、を備え、前記チャージポンプ回路は、前記レギュレータに接続される第１コンデンサと、一端が第１スイッチ素子を介して前記レギュレータに接続される第２コンデンサと、一端が第３スイッチ素子を介して前記第１スイッチ素子に接続される第３コンデンサと、前記第１スイッチ素子と、前記第２コンデンサの他端とグラウンドとの間に接続され抵抗値が可変な第４スイッチ素子と、を有する第１スイッチ手段と、前記レギュレータと前記第２コンデンサの前記他端との間に接続された第２スイッチ素子と、前記第２コンデンサの前記一端と前記第３コンデンサの前記一端との間に接続された第３スイッチ素子と、を有する第２スイッチ手段と、を備え、前記制御部は、前記出力電圧を前記第２コンデンサに印加させて前記第２コンデンサを蓄電する場合に前記第１スイッチ手段をオンさせる第１スイッチ信号及び前記第２スイッチ手段をオフさせる第２スイッチ信号を出力し、前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第３コンデンサに印加させて前記第３コンデンサを蓄電する場合には前記第１スイッチ手段をオフさせる第１スイッチ信号及び前記第２スイッチ手段をオンさせる第２スイッチ信号を出力するとともに、前記レギュレータの起動時から第１所定時間に亘って前記第１所定時間経過後に比して前記出力段の前記内部抵抗を高くする第１制御信号を出力し、前記第２コンデンサの蓄電開始から第２所定時間に亘って前記第２所定時間経過後に比して前記第４スイッチ素子の前記抵抗値を高くする第２制御信号を出力することを特徴としている。

本発明の半導体チップは、定電圧を出力するレギュレータと、前記レギュレータの出力電圧を昇圧するチャージポンプ回路と、を備えた半導体チップであって、前記レギュレータは、前記出力電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記レギュレータの出力に接続されて前記差動増幅部の出力信号に応じて制御され、内部抵抗が可変な出力段と、を備え、前記チャージポンプ回路は、前記レギュレータに接続される第１コンデンサの一端を外部接続する第１端子と、第２コンデンサの両端を外部接続する第２端子及び第３端子と、第３コンデンサを外部接続する第４端子と、第１スイッチ手段と、第２スイッチ手段と、を備え、前記第１スイッチ手段がオン且つ前記第２スイッチ手段がオフの場合には、前記出力電圧を前記第１スイッチ手段を介して前記第２コンデンサに印加させて前記第２コンデンサを蓄電する第１昇圧動作と、前記第１スイッチ手段がオフ且つ前記第２スイッチ手段がオンの場合には、前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第２スイッチ手段を介して第３コンデンサに印加させて前記第３コンデンサを蓄電する第２昇圧動作と、を実行し、前記出力段は、前記レギュレータの起動時から第１所定時間経過するまでは前記第１所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第１コンデンサへ流れる電流を制限し、前記第１スイッチ手段は、前記第１昇圧動作の開始から第２所定時間経過するまでは前記第２所定時間経過後に比してオン抵抗を高くして前記レギュレータの出力から前記第２コンデンサへ流れる電流を制限することを特徴としている。

本発明の昇圧システム及び半導体チップによれば、レギュレータの起動直後には、レギュレータの出力段では出力電流が制限されるので、レギュレータの出力電圧が第１コンデンサに印加されても突入電流が大きくなることがなく、電源電圧の電圧降下を防止することができる。また、チャージポンプ回路の昇圧動作（ポンプ動作）の第１工程の開始直後には第１スイッチ手段のオン抵抗が高くなるので、第２コンデンサを蓄電させる電流は第１スイッチ手段によって制限される。よって、第１工程の開始直後に第２コンデンサの蓄電のために突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。この結果、レギュレータの出力電圧が安定化されるので、そのレギュレータの出力電圧が供給される液晶駆動回路等の他の回路が不安定になったり誤動作することが防止される。

従来の昇圧システムの構成を示す回路図である。図１のシステム中のチャージポンプ回路のスイッチ素子のオンオフタイミングを示す図である。本発明の実施例１を示す回路図である。図３のシステム内のチャージポンプ回路のスイッチ素子のオンオフタイミングを示す図である。本発明の実施例２を示す回路図である。本発明の他の実施例として図３のシステム中の出力段及びスイッチ素子の内部構成を示す回路図である。本発明の他の実施例として図３のシステム内のチャージポンプ回路のスイッチ素子の内部構成を示す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図３(a)〜(d)は本発明の実施例１としてチャージポンプ型の昇圧システムの構成を示している。この本発明による昇圧システムは、図３に示したように、レギュレータ１１とチャージポンプ回路１２とを備えている。レギュレータ１１はオペアンプ１６及び抵抗Ｒ１，Ｒ２を備えている。オペアンプ１６は電源電圧ＶＤＤで動作し、オペアンプ１６の非反転入力端子に電圧源１４の基準電圧Ｖｒｅｆが印加される。オペアンプ１６の出力端子と基準電位（グランド）端子との間に抵抗Ｒ１，Ｒ２が直列に接続されている。抵抗Ｒ１，Ｒ２は分圧回路を構成しており、抵抗Ｒ１，Ｒ２の接続点の電圧が分圧電圧としてされている。分圧電圧は帰還電圧としてオペアンプ１６の反転入力端子に供給される。

チャージポンプ回路１２はスイッチ素子（第１スイッチ素子〜第４スイッチ素子）ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ａと外部接続のコンデンサＣ１〜Ｃ３とを備えている。スイッチ素子ＳＷ１，ＳＷ４ａが第１スイッチ手段に相当し、スイッチ素子ＳＷ２，ＳＷ３が第２スイッチ手段に相当する。コンデンサＣ１が第１コンデンサに相当し、コンデンサＣ２が第３コンデンサに相当し、コンデンサＣ３が第２コンデンサに相当する。

チャージポンプ回路１２は接続端子Ａ１〜Ａ４を有しており、接続端子Ａ１（第１端子）はオペアンプ１６の出力端子と接続されている。スイッチ素子ＳＷ１は接続端子Ａ１と接続端子Ａ３（第２端子）との間に接続され、スイッチ素子ＳＷ２は接続端子Ａ１と接続端子Ａ４（第３端子）との間に接続され、スイッチ素子ＳＷ３は接続端子Ａ２（第４端子）と接続端子Ａ３との間に接続され、スイッチ素子ＳＷ４ａは接続端子Ａ４と基準電位（固定電位）端子との間に接続されている。コンデンサＣ１は接続端子Ａ１と基準電位端子との間に接続され、コンデンサＣ２は接続端子Ａ２と基準電位端子との間に接続され、コンデンサＣ３は接続端子Ａ３とＡ４との間に接続されている。

また、本発明の昇圧システムは例えば、ＣＰＵからなる制御部１３を備えている。この制御部１３は液晶表示装置の駆動回路の制御部として備えられても良い。制御部１３は後述する制御動作によってスイッチ素子ＳＷ１，ＳＷ４ａ各々をオンオフさせる第１スイッチ信号と、スイッチ素子ＳＷ２，ＳＷ３各々をオンオフさせる第２スイッチ信号を生成する。

オペアンプ１６は図３(b)に示すように、差動増幅部２４と、出力段２０と、電流源２５とを少なくとも備えている。差動増幅部２４の反転入力端子及び非反転入力端子は図３(a)のオペアンプ１６の反転入力端子及び非反転入力端子に対応し、分圧電圧と基準電圧Ｖｒｅｆとの差電圧に応じた出力信号を生成する。出力段２０は差動増幅部２４と電流源２５に接続され、差動増幅部２４の出力信号に応じて出力端子ｏｕｔに出力電圧ＶＬ１を生成する。電流源２５は出力段２０に電流を供給する。

出力段２０は図３(b)に示すように、２つのＰＭＯＳ（Ｐチャネル型ＭＯＳ）トランジスタ２１，２２と、切替スイッチＳＷ５（第１切替スイッチ）とを備えている。ＰＭＯＳトランジスタ２１（第２ＭＯＳトランジスタ）のソース・ドレイン間のオン抵抗（飽和時の内部抵抗）はＰＭＯＳトランジスタ２２（第１ＭＯＳトランジスタ）のソース・ドレイン間のオン抵抗（飽和時の内部抵抗）より高い。各トランジスタ２１，２２のソースは電源電圧ＶＤＤの接続ラインに接続され、ドレインはオペアンプ１６の出力端子ｏｕｔに接続されている。トランジスタ２１のゲートは差動増幅部２４の出力に接続されている。切替スイッチＳＷ５はトランジスタ２２のゲートを差動増幅部２４の出力と電源電圧ＶＤＤの接続ラインとのうちのいずれか一方に制御部１３からの第１切替制御信号のレベルに応じて電気的に接続する。切替スイッチＳＷ５は電源電圧ＶＤＤが投入されていない初期状態においてトランジスタ２２のゲートを電源電圧ＶＤＤの接続ラインに接続した状態となり、電源電圧ＶＤＤの投入後、第１所定時間が経過すると、第１切替制御信号に応じてトランジスタ２２のゲートを差動増幅部２４の出力に接続する。

図３(c)はスイッチ素子ＳＷ４ａの構成を示している。スイッチ素子ＳＷ４ａは２つのＮＭＯＳ（Ｎチャネル型ＭＯＳ）トランジスタ３１，３２と切替スイッチＳＷ６（第２切替スイッチ）とを備えている。スイッチ素子ＳＷ４ａではその一端には正電位が印加され、他端には基準電位（０Ｖ）が印加されるので、ＮＭＯＳトランジスタ３１，３２が用いられる。ＮＭＯＳトランジスタ３１（第４ＭＯＳトランジスタ）のドレイン・ソース間のオン抵抗はＮＭＯＳトランジスタ３２（第３ＭＯＳトランジスタ）のドレイン・ソース間のオン抵抗より高い。各トランジスタ３１，３２のドレインは接続端子Ａ４の接続ラインに接続され、ソースは接地端子に接続されている。トランジスタ３１のゲートには制御部１３からスイッチ信号が供給される。切替スイッチＳＷ６はトランジスタ３２のゲートを接地端子のうちのいずれか一方に制御部１３からの第２切替制御信号のレベルに応じて電気的に接続する。

図３(d)はスイッチ素子ＳＷ１の具体的構成を示している。スイッチ素子ＳＷ１はインバータ３５と、ＮＭＯＳトランジスタ３６と、ＰＭＯＳトランジスタ３７とを備えている。ＮＭＯＳトランジスタ３６とＰＭＯＳトランジスタ３７とは接続端子Ａ１に接続されたラインと接続端子Ａ３に接続されたラインとの間に並列に設けられている。インバータ３５は、ＮＭＯＳトランジスタ３６のゲートに供給される第１スイッチ信号を反転させてＰＭＯＳトランジスタ３７のゲートに供給するように配置されている。この構成により、制御部１３からオンを示す第１スイッチ信号が供給されたときＮＭＯＳトランジスタ３６及びＰＭＯＳトランジスタ３７の少なくとも一方がオンとなり、オフを示す第１スイッチ信号が供給されたときＮＭＯＳトランジスタ３６及びＰＭＯＳトランジスタ３７の双方がオフとなるようにされている。なお、スイッチＳＷ２及びＳＷ３各々の構成はスイッチ素子ＳＷ１の構成と同一である。また、スイッチＳＷ１〜ＳＷ３各々は双方の端子の電位の大小関係が逆転する場合があるので、チャネル型が異なるＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを備えており、オンすべきときにはそのＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのいずれか一方がオンするようになっている。

制御部１３は上記した第１及び第２スイッチ信号と共に上記の第１及び第２切替制御信号を発生する。

なお、レギュレータ１１の電源１４以外の部分、及びチャージポンプ１２のコンデンサＣ１〜Ｃ３以外の部分は半導体チップとして一体に形成される。また、その半導体チップには制御部１３を含んでも良い。

また、電源電圧ＶＤＤを生成する電源は電池である場合を含む。

かかる本発明による昇圧システムにおいては、起動時には切替スイッチＳＷ５がトランジスタ２２のゲートを電源電圧ＶＤＤの接続ラインに接続している。よって、電源電圧ＶＤＤが本昇圧システムに投入されると、オペアンプ１６では差動増幅部２４の出力信号に応じて出力段２０のトランジスタ２１がオンとなり、またトランジスタ２２はゲートへの電源電圧ＶＤＤによってオフとなる。オペアンプ１６の出力段２０はオン抵抗が高いトランジスタ２１だけによる電流出力動作となるので、電流出力能力が抑えられる。すなわち、トランジスタ２１の飽和電流はトランジスタ２２の飽和電流より低いために出力段２０から出力される電流が制限される。よって、オペアンプ１６の出力電圧ＶＬ１が未蓄電のコンデンサＣ１に印加されても突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。その後、制御部１３が第１切替制御信号のレベルを変化させて切替スイッチＳＷ５を切替制御してトランジスタ２２のゲートが差動増幅部２４の出力に接続されると、トランジスタ２２がオンとなり、トランジスタ２１，２２が共に電流を出力するので、オペアンプ１６の電流出力能力が高くなる。

次いで、チャージポンプ回路１２の動作が開始されて図４に示すように、第１工程となると、制御部１３はスイッチ素子ＳＷ１，ＳＷ４ａにオンを示す第１スイッチ信号を供給し、スイッチ素子ＳＷ２，ＳＷ３にオフを示す第２スイッチ信号を供給する。スイッチ素子ＳＷ１はオンとなり、スイッチ素子ＳＷ２，ＳＷ３はオフとなる。スイッチ素子ＳＷ４ａではオン抵抗が高いトランジスタ３１がオンとなり、またトランジスタ３２はそのゲートが切替スイッチＳＷ６を介して接地されるのでオフとなる。よって、第１工程の開始時から第２所定時間まではオペアンプ１６の出力ラインから電流はスイッチ素子ＳＷ１、コンデンサＣ３、そしてスイッチ素子ＳＷ４ａのトランジスタ３１を介してグラウンドに流れ、コンデンサＣ３に電荷を蓄電させる。このとき、スイッチ素子ＳＷ４ａではオン抵抗が高いトランジスタ３１だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ１６の出力電圧ＶＬ１が未蓄電のコンデンサＣ１に印加されても突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。

オンを示す第１スイッチ信号の発生開始時点から第２所定時間経過後、制御部１３が切替スイッチＳＷ６を切替制御し、切替スイッチＳＷ６によってトランジスタ３２のゲートがトランジスタ３１のゲートに接続される。トランジスタ３１のゲートに供給されているオンを示す第１スイッチ信号に応じてトランジスタ３２がオンとなり、トランジスタ３１，３２が共に電流をグラウンドに出力するので、コンデンサＣ３への蓄電が途中であるならば、早急にその蓄電を終了させることができ、これによりコンデンサＣ３の両端間電圧がＶＬ１となる。

第２工程において、スイッチ素子ＳＷ１，ＳＷ４ａ（トランジスタ３１，３２）がオフして代わってスイッチ素子ＳＷ２，ＳＷ３がオンすると、コンデンサＣ２にはコンデンサＣ３とコンデンサＣ１との加算電圧が印加され、コンデンサＣ２にコンデンサＣ３の電荷が流れ込む。

この第１工程と第２工程とが繰り返され、それによりコンデンサＣ２、すなわち接続端子Ａ２の電圧ＶＬ２は電圧ＶＬ１の２倍となる。昇圧電圧ＶＬ２は接続端子Ａ２から他の回路に供給される。また、第２工程において、制御部１３からの第２切替制御信号のレベルに応じてスイッチＳＷ６はトランジスタ３２のゲートをトランジスタ３１のゲートに接続する。

このように実施例１によれば、本昇圧システムのレギュレータ１１の起動直後には、オペアンプ１６の出力段２０はオン抵抗が高いトランジスタ２１だけによる電流出力動作となって出力電流が制限されるので、オペアンプ１６の出力電圧ＶＬ１がコンデンサＣ１に印加されても突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。また、チャージポンプ回路１２の昇圧動作の第１工程の開始直後には、オペアンプ１６の出力ラインからコンデンサＣ３を蓄電させる電流はスイッチ素子ＳＷ４ａのオン抵抗が高いトランジスタ３１によって抑えられる。すなわち、出力段２０のＰＮ接合素子は、レギュレータ１１の起動時から第１所定時間経過するまでは第１所定時間経過後に比して内部抵抗を高くして電源電圧の印加端子から第１コンデンサＣ１へ流れる電流を制限し、第１スイッチ手段は、昇圧動作の開始から第２所定時間経過するまでは第２所定時間経過後に比してオン抵抗を高くして出力端子から第２コンデンサＣ３へ流れる電流を制限する。よって、第１工程の開始直後にコンデンサＣ３の蓄電のために突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。以上により、レギュレータ１１の後段に設けられたチャージポンプ１２を用いて電圧の昇圧を行う場合であっても、レギュレータ１１は常に安定した動作を行うことができるので、レギュレータ１１の出力電圧が供給される他の回路が不安定になる等の誤動作を防止することができる。

なお、上記の実施例１の出力段２０には複数のトランジスタとして２つのトランジスタ２１，２２が備えられているが、本発明はこれに限定されず、２より多くのトランジスタが並列に設けられてそれらが切り替えることより内部抵抗を変化させるようにしても良い。同様に、スイッチＳＷ４ａには複数のスイッチ素子として２つのトランジスタ３１，３２が備えられているが、本発明はこれに限定されず、２より多くのトランジスタが並列に設けられてそれらが切り替えることよりオン抵抗を変化させるようにしても良い。

また、上記した実施例１においては、チャージポンプ回路１２の昇圧動作の第１工程が実行される毎に第１工程の開始から第２所定時間が経過するまでのスイッチ素子ＳＷ４ａのオン抵抗が高くされるが、本発明はこれに限定されず、チャージポンプ回路１２の昇圧動作の開始（最初の第１工程の実行開始）から第２所定時間が経過するまでだけスイッチ素子ＳＷ４ａのオン抵抗が高くされても良い。

図５は本発明の実施例２としてチャージポンプ型の昇圧システムの構成を示している。図５の昇圧システムは図３(a)に示した実施例１の構成の他に、コンパレータ１７と抵抗Ｒ３，Ｒ４を備えている。抵抗Ｒ３，Ｒ４は分圧回路を構成しており、基準電圧Ｖｒｅｆを分圧して閾値電圧を生成する。コンパレータ１７はオペアンプ１６の出力ラインの電圧ＶＬ１を閾値電圧と比較する。コンパレータ１７の出力は制御部１３に接続されている。

その他のオペアンプ１６、抵抗Ｒ１，Ｒ２、スイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ａ、コンデンサＣ１〜Ｃ３は図３(a)に示した実施例１の構成と同一である。

この構成の実施例２においては、オペアンプ１６の出力ラインの電圧ＶＬ１がコンパレータ１７によって閾値電圧と比較される。本昇圧システムの起動時に電圧ＶＬ１が閾値電圧より低いときにはコンパレータ１７の出力レベルは高レベルとなり、この高レベルに応じて制御部１３は切替スイッチＳＷ５を切り替えてトランジスタ２２のゲートを電源電圧ＶＤＤの接続ラインに接続させる。オペアンプ１６では差動増幅部２４の出力信号に応じて出力段２０のトランジスタ２１がオンとなり、またトランジスタ２２はゲートへの電源電圧ＶＤＤによってオフとなる。オペアンプ１６の出力段２０はオン抵抗が高いトランジスタ２１だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ１６の出力電圧ＶＬ１が未蓄電のコンデンサＣ１に印加されても突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。その後、電圧ＶＬ１が閾値電圧以上となるとコンパレータ１７の出力レベルは低レベルとなり、この低レベルに応じて制御部１３が第１切替制御信号のレベルを変化させて切替スイッチＳＷ５を切替制御する。これによりトランジスタ２２のゲートが差動増幅部２４の出力に接続されるので、トランジスタ２２がオンとなり、トランジスタ２１，２２が共に電流を出力するので、オペアンプ１６の電流出力能力が高くなる。

次いで、チャージポンプ回路１２の動作が開始されて第１工程となると、制御部１３はスイッチ素子ＳＷ１，ＳＷ４ａにオンを示す第１スイッチ信号を供給し、スイッチ素子ＳＷ２，ＳＷ３にオフを示す第２スイッチ信号を供給する。スイッチ素子ＳＷ１はオンとなり、スイッチ素子ＳＷ２，ＳＷ３はオフとなる。その第１工程の開始時にスイッチ素子ＳＷ４ａ内の切替スイッチＳＷ６がいずれの接続状態であっても第１工程の開始直後には電圧ＶＬ１が閾値電圧より低下するので、コンパレータ１７の出力レベルは高レベルとなり、この高レベルに応じて制御部１３は切替スイッチＳＷ６を切り替えてトランジスタ３２はそのゲートが切替スイッチＳＷ６を介して接地されるのでオフとなる。よって、オペアンプ１６の出力ラインから電流はスイッチ素子ＳＷ１、コンデンサＣ３、そしてスイッチ素子ＳＷ４ａのトランジスタ３１を介してグラウンドに流れ、コンデンサＣ３に電荷を蓄電させる。このとき、スイッチ素子ＳＷ４ａではオン抵抗が高いトランジスタ３１だけによる電流出力動作となるので、電流出力能力が抑えられる。

その後、コンデンサ３への蓄電により電圧ＶＬ１が閾値電圧に達すると、コンパレータ１７の出力レベルは低レベルとなり、この低レベルに応じて制御部１３が第２切替制御信号のレベルを変化させて切替スイッチＳＷ６を切替制御する。切替スイッチＳＷ６によってトランジスタ３２のゲートがトランジスタ３１のゲートに接続される。トランジスタ３１のゲートに供給されているオンを示す第１スイッチ信号に応じてトランジスタ３２がオンとなり、トランジスタ３１，３２が共に電流をグラウンドに出力するので、コンデンサＣ３への蓄電が途中であるならば、早急にその蓄電を終了させることができ、これによりコンデンサＣ３の両端間電圧がＶＬ１となる。

第２工程においては、オフを示す第１スイッチ信号及びオンを示す第２スイッチ信号に応じてスイッチ素子ＳＷ１，ＳＷ４ａ（トランジスタ３１，３２）がオフして代わってスイッチ素子ＳＷ２，ＳＷ３がオンすると、コンデンサＣ２にはコンデンサＣ３とコンデンサＣ１との加算電圧が印加され、コンデンサＣ２にコンデンサＣ３の電荷が流れ込むことは実施例１と同様である。

実施例２では、電源電圧ＶＤＤの投入時から電圧ＶＤ１が閾値電圧を上回るまでが第１所定時間であり、第１工程の開始時から電圧ＶＤ１が閾値電圧を上回るまでが第２所定時間である。

このように実施例２によれば、本昇圧システムの起動直後には、電圧ＶＬ１が閾値電圧より低下するので、これをコンパレータ１７によって検出してオペアンプ１６の出力段２０はオン抵抗が高いトランジスタ２１だけによる電流出力動作となる。よって、起動直後にオペアンプ１６の出力電圧ＶＬ１がコンデンサＣ１に印加されても突入電流が大きくなることがなく、大なる突入電流による電源電圧ＶＤＤの電圧降下を防止することができる。また、チャージポンプ回路１２のポンプ動作の第１工程の開始直後には、電圧ＶＬ１が閾値電圧より低下するので、これをコンパレータ１７によって検出して切替スイッチＳＷ６を切り替えることによりオペアンプ１６の出力ラインからコンデンサＣ３を蓄電させる電流はスイッチ素子ＳＷ４ａのオン抵抗が高いトランジスタ３１によって抑えられる。よって、第１工程の開始直後にコンデンサＣ３の蓄電のために突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。以上により、レギュレータの後段に設けられたチャージポンプを用いて電圧の昇圧を行う場合であっても、レギュレータ１１は常に安定した動作を行うことができるので、レギュレータ１１の出力電圧が供給される他の回路が不安定になる等の誤動作を防止することができる。

上記した実施例１及び２においては、レギュレータの出力段及びチャージポンプ回路の第１スイッチ手段では並列に接続された２つのスイッチングトランジスタのうちの一方をオン抵抗が大なるトランジスタとしているが、本発明はこれに限定されない。例えば、出力段２０を図６(a)に示すように、ＰＭＯＳトランジスタ３８のドレインに抵抗Ｒ６とオンオフスイッチ素子ＳＷ７との並列回路を接続した構成にして昇圧システムの起動時から第１所定時間まではスイッチ素子ＳＷ７をオフにしてその第１所定時間経過後にオンにするようにしても良い。同様に、スイッチ素子４ａを図６(b)に示すように、ＮＭＯＳトランジスタ３９のドレインに抵抗Ｒ７とオンオフスイッチ素子ＳＷ８との並列回路を接続した構成にして、第１工程の開始時から第２所定時間まではスイッチ素子ＳＷ８をオフにしてその第２所定時間経過後にオンにするようにしても良い。

また、上記した実施例１及び２においては、スイッチ素子ＳＷ４ａによって第１工程の開始直後にコンデンサＣ３を蓄電させる電流を抑制しているが、スイッチ素子ＳＷ４ａに代えてスイッチ素子ＳＷ１にのみそのような抑制機能を持たせる、又は両方のスイッチ素子ＳＷ４ａ，ＳＷ１に抑制機能を持たせても良い。図７は図３(a)のスイッチ素子ＳＷ１に抑制機能を持たせたスイッチ素子ＳＷ１ａの構成を示している。スイッチ素子ＳＷ１ａはインバータ４１、ＮＭＯＳトランジスタ４２，４３、ＰＭＯＳトランジスタ４４，４５、及び切替スイッチＳＷ９，ＳＷ１０を備えている。ＮＭＯＳトランジスタ４２のドレイン・ソース間のオン抵抗はＮＭＯＳトランジスタ４３のドレイン・ソース間のオン抵抗より高い。ＰＭＯＳトランジスタ４４のソース・ドレイン間のオン抵抗はＰＭＯＳトランジスタ４５のソース・ドレイン間のオン抵抗より高い。なお、図３(a)のスイッチＳＷ４ａの位置には図１のスイッチＳＷ４が配置される。このスイッチＳＷ４は１つのＮＭＯＳトランジスタで構成することができる。

スイッチ素子ＳＷ１ａを用いた昇圧システムにおいては、第１工程の開始時から第２所定時間まではオペアンプ１６の出力ラインから電流はスイッチ素子ＳＷ１ａのトランジスタ４２又は４４、コンデンサＣ３、そしてスイッチ素子ＳＷ４を介してグラウンドに流れ、コンデンサＣ３に電荷を蓄電させる。このとき、スイッチ素子ＳＷ１ではオン抵抗が高いトランジスタ４２又は４４だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ１６の出力電圧ＶＬ１が未蓄電のコンデンサＣ１に印加されても突入電流が大きくなることがなく、電源電圧ＶＤＤの電圧降下を防止することができる。第２所定時間経過後、制御部１３が切替スイッチＳＷ９及びＳＷ１０を切替制御し、切替スイッチＳＷ９によってトランジスタ４２のゲートがトランジスタ４３のゲートに接続され、トランジスタ４２のゲートに供給されているオンを示す第１スイッチ信号に応じてトランジスタ４３がオンとなる。また、切替スイッチＳＷ１０によってトランジスタ４４のゲートがトランジスタ４５のゲートに接続され、トランジスタ４４のゲートに供給されているインバータ４１による第１スイッチ信号の反転信号に応じてトランジスタ４４がオンとなる。これによりコンデンサＣ３に十分の電流を供給してその蓄電を進めることができる。

１１レギュレータ
１２チャージポンプ回路
１３制御部
１５，１６オペアンプ
２０出力段
Ａ１〜Ａ４接続端子
Ｃ１〜Ｃ３コンデンサ

Claims

定電圧を出力するレギュレータと、前記レギュレータの出力電圧を昇圧するチャージポンプ回路と、前記レギュレータ及び前記チャージポンプ回路を制御する制御部と、を備える昇圧システムであって、
前記レギュレータは、
前記出力電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、
一端が電源電圧の印加端子に接続され、他端が前記レギュレータの出力に接続されて前記差動増幅部の出力信号に応じて制御され、内部抵抗が可変な出力段と、を備え、
前記チャージポンプ回路は、
前記レギュレータに接続される第１コンデンサと、
一端が第１スイッチ素子を介して前記レギュレータに接続される第２コンデンサと、
一端が第３スイッチ素子を介して前記第１スイッチ素子に接続される第３コンデンサと、
前記第１スイッチ素子と、前記第２コンデンサの他端とグラウンドとの間に接続され抵抗値が可変な第４スイッチ素子と、を有する第１スイッチ手段と、
前記レギュレータと前記第２コンデンサの前記他端との間に接続された第２スイッチ素子と、前記第２コンデンサの前記一端と前記第３コンデンサの前記一端との間に接続された第３スイッチ素子と、を有する第２スイッチ手段と、を備え、
前記制御部は、
前記出力電圧を前記第２コンデンサに印加させて前記第２コンデンサを蓄電する場合に前記第１スイッチ手段をオンさせる第１スイッチ信号及び前記第２スイッチ手段をオフさせる第２スイッチ信号を出力し、前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第３コンデンサに印加させて前記第３コンデンサを蓄電する場合には前記第１スイッチ手段をオフさせる第１スイッチ信号及び前記第２スイッチ手段をオンさせる第２スイッチ信号を出力するとともに、
前記レギュレータの起動時から第１所定時間に亘って前記第１所定時間経過後に比して前記出力段の前記内部抵抗を高くする第１制御信号を出力し、前記第２コンデンサの蓄電開始から第２所定時間に亘って前記第２所定時間経過後に比して前記第４スイッチ素子の前記抵抗値を高くする第２制御信号を出力すること
を特徴とする昇圧システム。
前記第４スイッチ素子は、並列に接続されたオン抵抗の異なる複数のトランジスタを備え、
前記トランジスタの切り替えによって前記抵抗値の高低を切り替えることを特徴とする請求項１記載の昇圧システム。
前記出力段は、並列に接続されたオン抵抗の異なる複数のトランジスタを備え、
前記トランジスタの切り替えによって前記内部抵抗の高低を切り替えることを特徴とする請求項１又は２記載の昇圧システム。
前記チャージポンプ回路は、前記第１スイッチ信号及び前記第２スイッチ信号に応じて、
前記出力電圧を前記第１スイッチ手段を介して前記第２コンデンサに印加させて前記第２コンデンサを蓄電する第１昇圧動作と、
前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第２スイッチ手段を介して前記第３コンデンサに印加させて前記第３コンデンサを蓄電する第２昇圧動作と、
を実行することを特徴とする請求項１乃至３のいずれか１記載の昇圧システム。
前記レギュレータは、前記第１制御信号に応じて、前記出力段の前記内部抵抗を高くして前記電源電圧の印加端子から前記第１コンデンサへ流れる電流を制限し、
前記第１スイッチ手段は、前記第２制御信号に応じて、前記レギュレータの出力から前記第２コンデンサへ流れる電流を制限することを特徴とする請求項１乃至４のいずれか１記載の昇圧システム。
前記出力段は、
ソースが前記電源電圧の印加端子に接続され、ドレインが前記レギュレータの出力に接続されたＰチャネルの第１ＭＯＳトランジスタと、ソースが前記電源電圧の印加端子に接続され、ドレインが前記レギュレータの出力に接続され、ゲートに前記差動増幅部の出力信号が供給され、かつ前記第１ＭＯＳトランジスタよりオン抵抗が高いＰチャネルの第２ＭＯＳトランジスタと、からなるトランジスタ対と、
前記第１制御信号に応じて、前記第１ＭＯＳトランジスタのゲートに前記第１所定時間に亘って前記電源電圧を印加し、前記第１所定時間経過後、前記第１ＭＯＳトランジスタのゲートに前記差動増幅部の出力信号を供給するべく切り替えを行う第１切替スイッチと、
を備えることを特徴とする請求項５記載の昇圧システム。
前記第４スイッチ素子は、ドレインが前記第２コンデンサの他端に接続され、ソースが前記グラウンドに接続されたＮチャネルの第３ＭＯＳトランジスタと、
ドレインが前記第２コンデンサの他端に接続され、ソースが前記グラウンドに接続され、ゲートに前記第１スイッチ信号が供給されかつ前記第３ＭＯＳトランジスタよりオン抵抗が高いＮチャネルの第４ＭＯＳトランジスタと、
前記第２制御信号に応じて、前記第３ＭＯＳトランジスタのゲートに前記第２所定時間に亘って前記グラウンドの電位を印加し、前記第２所定時間経過後、前記第３ＭＯＳトランジスタのゲートに前記第１スイッチ信号を供給するべく切り替えを行う第２切替スイッチと、からなることを特徴とする請求項５記載の昇圧システム。
前記レギュレータは、前記出力電圧を分圧して前記帰還電圧を生成する第１分圧回路を有することを特徴とする請求項１記載の昇圧システム。
前記レギュレータは、
前記基準電圧を分圧して閾値電圧を生成する第２分圧回路と、
前記出力電圧を前記閾値電圧と比較するコンパレータと、を備え、
前記制御部は、
前記電源電圧の投入時から前記出力電圧が前記閾値電圧を上回るまでを前記第１所定時間とし、
前記第２コンデンサの蓄電開始時から前記出力電圧が前記閾値電圧を上回るまでを前記第２所定時間とすることを特徴とする請求項１記載の昇圧システム。
前記電源電圧を生成する電源は電池であることを特徴とする請求項１記載の昇圧システム。
定電圧を出力するレギュレータと、前記レギュレータの出力電圧を昇圧するチャージポンプ回路と、を備えた半導体チップであって、
前記レギュレータは、
前記出力電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、
一端が電源電圧の印加端子に接続され、他端が前記レギュレータの出力に接続されて前記差動増幅部の出力信号に応じて制御され、内部抵抗が可変な出力段と、
を備え、
前記チャージポンプ回路は、
前記レギュレータに接続される第１コンデンサの一端を外部接続する第１端子と、第２コンデンサの両端を外部接続する第２端子及び第３端子と、第３コンデンサを外部接続する第４端子と、第１スイッチ手段と、第２スイッチ手段と、を備え、
前記第１スイッチ手段がオン且つ前記第２スイッチ手段がオフの場合には、前記出力電圧を前記第１スイッチ手段を介して前記第２コンデンサに印加させて前記第２コンデンサを蓄電する第１昇圧動作と、
前記第１スイッチ手段がオフ且つ前記第２スイッチ手段がオンの場合には、前記第１コンデンサの両端電圧と前記第２コンデンサの両端電圧との加算電圧を前記第２スイッチ手段を介して第３コンデンサに印加させて前記第３コンデンサを蓄電する第２昇圧動作と、
を実行し、
前記出力段は、前記レギュレータの起動時から第１所定時間経過するまでは前記第１所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第１コンデンサへ流れる電流を制限し、
前記第１スイッチ手段は、前記第１昇圧動作の開始から第２所定時間経過するまでは前記第２所定時間経過後に比してオン抵抗を高くして前記レギュレータの出力から前記第２コンデンサへ流れる電流を制限することを特徴とする半導体チップ。
前記第１スイッチ手段は、前記第１端子と前記第２端子との間に接続された第１スイッチ素子と、前記第３端子とグラウンドとの間に接続された第４スイッチ素子と、を有し、
前記第２スイッチ手段は、前記第１端子と前記第３端子との間に接続された第２スイッチ素子と、前記第４端子と前記第２端子との間に接続された第３スイッチ素子と、を有し、
前記第１コンデンサの他端及び前記第３コンデンサの他端が外部でグランドに接続され、
前記半導体チップは、前記第１昇圧動作の間に前記第１スイッチ素子及び前記第４スイッチ素子をオンせしめ、かつ前記第２昇圧動作の間に前記第１スイッチ素子及び前記第４スイッチ素子をオフせしめる第１スイッチ信号を前記第１スイッチ素子及び前記第４スイッチ素子に供給し、
前記第１昇圧動作の間に前記第２スイッチ素子及び前記第３スイッチ素子をオフせしめ、かつ前記第２昇圧動作の間に前記第２スイッチ素子及び前記第３スイッチ素子をオンせしめる第２スイッチ信号を前記第２スイッチ素子及び前記第３スイッチ素子に供給する制御部を有し、
前記第１スイッチ素子又は前記第４スイッチ素子が前記第１昇圧動作の開始から前記第２所定時間に亘ってオン抵抗を前記第２所定時間経過後よりも高くすることを特徴とする請求項１１記載の半導体チップ。