JP4791094B2 - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP4791094B2
JP4791094B2 JP2005196376A JP2005196376A JP4791094B2 JP 4791094 B2 JP4791094 B2 JP 4791094B2 JP 2005196376 A JP2005196376 A JP 2005196376A JP 2005196376 A JP2005196376 A JP 2005196376A JP 4791094 B2 JP4791094 B2 JP 4791094B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
output
power supply
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005196376A
Other languages
English (en)
Other versions
JP2007020247A (ja
Inventor
博史 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005196376A priority Critical patent/JP4791094B2/ja
Priority to CN2006101031407A priority patent/CN1893245B/zh
Priority to US11/480,458 priority patent/US7505290B2/en
Publication of JP2007020247A publication Critical patent/JP2007020247A/ja
Application granted granted Critical
Publication of JP4791094B2 publication Critical patent/JP4791094B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明はチャージポンプを備えた電源回路に関し、特に、スキップモードレギュレータによりチャージポンプ出力をレギュレートする電源回路に関する。この電源回路は、携帯電話やＰＤＡなどの携帯機器の表示装置を駆動するドライバＩＣ等に内蔵されるのに好適である。
従来のこの種の電源回路１００（例えば、特許文献１を参照。）について、電源電圧を昇圧変換する電源回路を例にして、図３を参照して説明する。電源回路１００は、クロック信号ＣＬＫ１に同期してスイッチ動作して昇圧電圧を出力するチャージポンプ１０と、チャージポンプ１０の出力電圧に応じてクロック信号ＣＬＫ１のパルスをスキップさせることによりチャージポンプ１０の出力をレギュレートさせるレギュレータ２０とで構成されている。
チャージポンプ１０は、図４に一例を示すように、コンデンサＣ１，Ｃ２とスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを有している。電源端子ＶＤＤと接地端子Ｇｎｄ間にスイッチＳＷ１、コンデンサＣ１およびスイッチＳＷ２が直列接続されている。電源端子ＶＤＤとコンデンサＣ１およびスイッチＳＷ２の接続点間にスイッチＳＷ３が接続されている。スイッチＳＷ１およびコンデンサＣ１の接続点と接地端子Ｇｎｄ間にスイッチＳＷ４およびコンデンサＣ２が直列接続され、その直列接続点をチャージポンプ１０の出力端として出力端子Ｖoutに接続されている。スイッチＳＷ１，ＳＷ２とスイッチＳＷ３，ＳＷ４とは、クロック信号ＣＬＫ２入力により相補的にオン／オフ制御される。
チャージポンプ１０の昇圧動作について説明する。先ず、"Ｌ"レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４がオフになり、電源電圧VDDによりコンデンサC１が充電される（スタンバイ状態）。次に、"Ｈ"レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオフ、スイッチＳＷ３，ＳＷ４がオンになり、コンデンサC１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサC２が充電される（昇圧状態）。このオン／オフ制御が繰り返されて、チャージポンプ１０の出力端に昇圧電圧が出力される。コンデンサC１，Ｃ２の充電電圧が飽和するようにオン／オフ制御される場合は、チャージポンプ１０の出力端に電源電圧VDDの2倍の昇圧電圧が出力される。この電源回路１００では、コンデンサC１，Ｃ２の充電電圧が不飽和となるように、スイッチＳＷ１〜ＳＷ４のオン時間が制御され、チャージポンプ１０の出力端に電源電圧VDDの2倍より低い昇圧電圧が出力される。
レギュレータ２０は、図３に示すように、分圧回路２１、コンパレータ２２、基準電圧源２３およびＡＮＤ回路２４を有している。分圧回路２１は、チャージポンプ１０の出力端と接地端子Ｇｎｄ間に直列接続された分圧抵抗Ｒ１，Ｒ２からなり分圧点Ｐから分圧電圧Ｖｄを出力する。コンパレータ２２は、反転入力端に分圧点Ｐが接続され、非反転入力端に基準電圧源２３が接続されて、分圧電圧Ｖｄを基準電圧Ｖrefと比較し、基準電圧Ｖrefより分圧電圧Ｖｄが高いとき"Ｌ"レベル、低いとき"Ｈ"レベルのコンパレータ出力ＣＰＳとなる。ＡＮＤ回路２４は、一入力端にクロック信号入力端子ＣＬＫ１が接続され、他入力端にコンパレータ２２の出力端が接続され、クロック信号入力端子ＣＬＫ１からの第１クロック信号ＣＬＫ１とコンパレータ出力ＣＰＳとで論理積され、第２クロック信号ＣＬＫ２としてチャージポンプ１０に供給される。
上記構成の電源回路１００の動作を図５および図６を参照して説明する。尚、起動時の動作説明は省略する。
（ａ）重負荷時（図５（ａ）参照）：時刻Ｔ１において、クロック信号ＣＬＫ１が"Ｌ"レベルにより、クロック信号ＣＬＫ２も"Ｌ"レベル であり、チャージポンプ１０はスタンバイ状態である。
時刻Ｔ２において、コンパレータ２２の出力ＣＰＳは"Ｈ"レベルであり、クロック信号ＣＬＫ１が"Ｈ"レベルになると、クロック信号ＣＬＫ２も"Ｈ"になり、チャージポンプ１０は昇圧状態となる。そして、時刻Ｔ２から時刻Ｔ３までのクロック信号ＣＬＫ１が"Ｈ"レベルの期間において、時間の経過とともに、出力電圧Ｖoutは目標電圧に近づいていくが、重負荷時では、コンデンサＣ１に溜まったエネルギーをコンデンサＣ２に放電しても、出力電圧Ｖoutは目標電圧に到達しない。従って時刻Ｔ２から時刻Ｔ３までの期間、分圧電圧Ｖｄ１が基準電圧Ｖｒｅｆを超えないため、コンパレータ２２の出力ＣＰＳは"Ｈ"レベルのままとなり、チャージポンプ１０は昇圧状態に固定される。
時刻Ｔ３においてクロック信号ＣＬＫ１が"Ｌ"レベルになると、クロック信号ＣＬＫ２も"Ｌ"になり、チャージポンプ１０はスタンバイ状態となる。
以下、クロック信号ＣＬＫ１が"Ｈ"レベルになるごとに、時刻Ｔ２からの動作が繰り返される。
（ｂ）軽負荷（コンパレータ高速応答）時（図６（ｂ）参照）：時刻Ｔ１において、重負荷時と同様に、チャージポンプ１０はスタンバイ状態である。
時刻Ｔ２において、重負荷時と同様に、チャージポンプ１０は昇圧状態となる。
時刻Ｔ２１において、出力電圧Ｖoutが目標電圧まで昇圧したのをコンパレータ２２が検出すると、コンパレータ出力ＣＰＳは動作速度に依存した遅延時間経過後に"Ｌ"レベルになり、クロック信号ＣＬＫ２も"Ｌ"レベルとなり、チャージポンプ１０はスタンバイ状態となる。
時刻Ｔ２２において、出力電圧Ｖoutが目標電圧より降圧したのをコンパレータ２２が検出すると、コンパレータ出力ＣＰＳは動作速度に依存した遅延時間経過後に"Ｈ"レベルになり、クロック信号ＣＬＫ２も再び"Ｈ"レベルとなり、チャージポンプ１０は再び昇圧状態となる。以下同様に、クロック信号ＣＬＫ１が"Ｌ"レベルになる時刻Ｔ３までスタンバイ状態と昇圧状態が繰り返される。
時刻Ｔ３において、重負荷時と同様に、チャージポンプ１０はスタンバイ状態となる。以下、クロック信号ＣＬＫ１が"Ｈ"レベルになるごとに、時刻Ｔ２からの動作が繰り返される。
特開２００５−２０９７１号公報（図３〜５）
上述したように、電源回路１００の軽負荷（コンパレータ高速応答）時での昇圧動作は、クロック信号ＣＬＫ１が"Ｈ"レベルの間に、コンパレータ２２の動作速度に依存した周波数で"Ｌ"レベルと"Ｈ"レベルを繰り返すクロック信号ＣＬＫ２により行われる。このクロック信号ＣＬＫ２は高周波となる場合が多く、高周波動作による動消費電流増加の対策として、コンパレータ２２の応答速度を遅くしたり、コンパレータ２２にヒステリシスを持たせることが考えられる。ところが、コンパレータ２２の応答速度を遅くしたり、ヒステリシスを持たせると、図６（ｃ）に示すように、時刻Ｔ２１に出力電圧Ｖoutが目標電圧まで昇圧してから、コンパレータ２２の出力が"Ｌ"レベルになるまでの時間が長くなり、出力電圧Ｖoutのオーバーシュートが大きくなってしまう。このオーバーシュートにより出力電圧Ｖoutがこの出力電圧Ｖoutを受ける回路素子の絶対最大定格を超え素子が劣化する虞がある。また、出力電圧Ｖoutのリップルも大きくなる。
本発明の電源回路は、クロック信号のパルス入力によりスイッチ動作して、第１のコンデンサを使用したチャージポンプ動作により電源電圧から昇圧された電圧が第２のコンデンサに充電され、第２のコンデンサに充電された電圧が出力電圧として出力されるチャージポンプと、チャージポンプの出力電圧に応じた電圧をコンパレータで基準電圧と比較し、コンパレータの出力に応じてクロック信号のパルスをスキップして出力電圧を目標電圧にレギュレートするレギュレータとを有する電源回路において、出力電圧が目標電圧より所定値低い電圧以上では、第２のコンデンサの充電を抵抗手段を介して行うことにより、所定の時定数を付与して充電カーブが緩やかになるようにしたことを特徴とする。
上記手段によれば、チャージポンプの出力電圧が目標電圧より所定値低い電圧以上では、第２のコンデンサの充電が、抵抗手段の抵抗値と第２のコンデンサの容量値とによる時定数で行われ、充電カーブが緩やかになる。
本発明によれば、チャージポンプの出力電圧が目標電圧より所定値低い電圧以上での第２のコンデンサの充電カーブが緩やかになり、軽負荷時での出力電圧のオーバーシュートやリップルを低減できる電源回路を提供することができる。また、第２のコンデンサの充電時間が、コンパレータの動作速度に依存せず、抵抗手段と第２のコンデンサによる時定数に依存して長くなるため、スイッチ動作がコンパレータの動作速度に依存した周波数より低くなり、動消費電流を低減させることができる。その結果、出力電圧Ｖoutを受ける回路素子の劣化を防止でき、かつ、安定した目標電圧を低消費電流で供給できる。
以下に、本発明の一実施形態について図１を参照して説明する。尚、図３に示した電源回路１００と同一構成のものについては同一符号を付してその説明を省略する。電源回路３００は、チャージポンプ５０と、レギュレータ６０とで構成されている。
チャージポンプ５０がチャージポンプ１０と異なるのは、スイッチＳＷ４（チャージポンプ５０ではＳＷ４ａと表示）に並列にスイッチＳＷ４ｂを介した抵抗Ｒ３が接続されている点である。スイッチＳＷ１，ＳＷ２とスイッチＳＷ３とは、クロック信号ＣＬＫ２入力により相補的にオン／オフ制御される。スイッチＳＷ４ａ，ＳＷ４ｂは、"Ｈ"レベルのクロック信号ＣＬＫ２入力のとき、後述するコンパレータ出力ＣＰＳ２の入力により相補的にオン／オフ制御され、"Ｌ"レベルのクロック信号ＣＬＫ２入力のとき、オフ制御される。
チャージポンプ５０の昇圧動作について説明する。先ず、"Ｌ"レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４ａ，ＳＷ４ｂがオフになり、電源電圧VDDによりコンデンサC１が充電される（スタンバイ状態）。次に、"Ｈ"レベルのクロック信号ＣＬＫ２およびコンパレータ出力ＣＰＳ２の入力により、スイッチＳＷ１，ＳＷ２，ＳＷ４ｂがオフ、スイッチＳＷ３，ＳＷ４ａがオンになり、コンデンサC１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサC２が充電される（第１の昇圧状態）。"Ｈ"レベルのクロック信号ＣＬＫ２および"Ｌ"レベルのコンパレータ出力ＣＰＳ２の入力により、スイッチＳＷ１，ＳＷ２，ＳＷ４ａがオフ、スイッチＳＷ３，ＳＷ４ｂがオンになり、コンデンサC１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサC２が抵抗Ｒ３を介して充電される（第２の昇圧状態）。コンデンサＣ２の充電カーブは、第１の昇圧状態より第２の昇圧状態のほうが、抵抗Ｒ３の抵抗値とコンデンサＣ２の容量値による時定数の付与により緩やかになる。
次に、レギュレータ６０がレギュレータ２０と異なるのは、分圧回路２１の替わりに分圧回路６１を有し、コンパレータ６２を新たに有している点である。
分圧回路６１は、分圧回路２１と同様に分圧抵抗Ｒ１，Ｒ２で構成されるが、分圧抵抗Ｒ１がさらに分圧抵抗Ｒ１ａ，Ｒ１ｂで構成されている。分圧回路２１の分圧点Ｐおよび分圧電圧Ｖｄは、分圧回路６１では分圧点Ｐ１および分圧電圧Ｖｄ１と表示されている。分圧抵抗Ｒ１ａ，Ｒ１ｂの分圧点Ｐ２から分圧電圧Ｖｄ１より高い分圧電圧Ｖｄ２を出力する。
コンパレータ６２は、反転入力端に分圧点Ｐ２が接続され、非反転入力端に基準電圧源２３が接続されている。コンパレータ６２により分圧電圧Ｖｄ２が基準電圧Ｖrefと比較され、基準電圧Ｖrefより分圧電圧Ｖｄ２が高いとき"Ｌ"レベル、低いとき"Ｈ"レベルのコンパレータ出力ＣＰＳ２となる。コンパレータ出力ＣＰＳ２はチャージポンプ５０に供給される。分圧点Ｐ２は、出力電圧Ｖoutが目標電圧より所定値低い電圧になったときをコンパレータ６２が検出するように設定される。
上記構成の電源回路３００の動作について図２を参照して説明する。尚、重負荷の状態では、従来の電源回路１００でもオーバーシュートが発生しないので、重負荷の状態での動作説明は省略し、軽負荷時での動作についてのみ説明する。時刻Ｔ１において、クロック信号ＣＬＫ１が"Ｌ"レベルにより、クロック信号ＣＬＫ２も"Ｌ"レベル であり、チャージポンプ５０は、スタンバイ状態である。
時刻Ｔ２において、コンパレータ２２，６２の出力ＣＰＳ１，ＣＰＳ２は"Ｈ"レベルであり、クロック信号ＣＬＫ１が"Ｈ"レベルになると、クロック信号ＣＬＫ２も"Ｈ"になり、チャージポンプ５０は、第１の昇圧状態となる。
時刻Ｔ２３において、クロック信号ＣＬＫ１，ＣＬＫ２およびコンパレータ出力ＣＰＳ１は"Ｈ"レベルであり、コンパレータ出力ＣＰＳ２が"Ｌ"レベルになると、チャージポンプ５０は、第２の昇圧状態となる。
時刻Ｔ２４において、出力電圧Ｖoutが目標電圧に到達すると、コンパレータ出力ＣＰＳ１が"Ｌ"レベルとなり、クロック信号ＣＬＫ２も"Ｌ"レベルとなり、チャージポンプ５０はスタンバイ状態となる。そして、時刻Ｔ２４からコンパレータ２２の動作速度に依存した遅延時間経過後の時刻Ｔ２５にコンパレータ出力ＣＰＳ１は再び"Ｈ"レベルになりチャージポンプ５０は第２の昇圧状態となる。以下同様に、クロック信号ＣＬＫ１が"Ｌ"レベルになる時刻Ｔ３までスタンバイ状態と第２の昇圧状態とが繰り返される。
時刻Ｔ３においてクロック信号ＣＬＫ１が"Ｌ"レベルになると、クロック信号ＣＬＫ２も"Ｌ"になり、チャージポンプ５０はスタンバイ状態となる。以下、クロック信号ＣＬＫ１が"Ｈ"レベルになるごとに、時刻Ｔ２からの動作が繰り返される。
コンパレータ出力ＣＰＳ２が"Ｌ"レベルのときのコンデンサC２の充電は、抵抗Ｒ３を介して行われるため、抵抗Ｒ３の抵抗値とコンデンサＣ２の容量値とによる時定数により充電カーブが緩やかになり、電源回路３００の出力電圧Ｖoutのオーバーシュートが低減される。コンパレータ２２の遅延を、例えば、１usecとする。従来の電源回路１００では、抵抗Ｒ３を介さないでコンデンサＣ２が充電されるが、この場合の充電の傾きを、例えば、０．５V／usecとした場合、コンパレータ２２が目標電圧を検出し、遅延時間１usec後にチャージポンプ１０がスタンバイ状態となるので、出力電圧Ｖoutは０．５Ｖオーバーシュートする計算になる。これに対して、電源回路３００では、抵抗Ｒ３を介してコンデンサＣ２が充電されるためその時定数により充電カーブが緩やかになり、この場合の充電の傾きを、例えば、０．１Ｖ／usecにした場合、出力電圧Ｖoutのオーバーシュートは０．１Ｖに低減できる計算になる。
また、電源回路１００では、軽負荷時において、クロック信号ＣＬＫ１の"Ｈ"レベルの期間にクロック信号ＣＬＫ２がコンパレータ２２の動作速度に依存した高周波となり、動消費電流が大きくなる。これに対して、電源回路３００では、クロック信号ＣＬＫ２が、"Ｌ"レベルはコンパレータ２２の動作速度に依存した高周波となるが、"Ｈ"レベルは抵抗Ｒ３とコンデンサＣ２による時定数に依存するため、電源回路１００より周期が長くなり、電源回路１００より動消費電流を低減することができる。
以上に説明したように、コンパレータ２２で目標電圧を検出する前にコンパレータ６２で目標電圧より所定値だけ低い電圧を検出し、検出後のコンデンサＣ２への充電動作をスイッチＳＷ４ａとＳＷ４ｂとの切り替えにより抵抗Ｒ３を介して行うようにしたので、目標電圧に到達する直前でのコンデンサＣ２への充電カーブが緩やかとなり出力電圧のオーバーシュートおよびリップルを低減させることができる。また、クロック信号ＣＬＫ２の"Ｈ"レベルの周期がコンパレータ２２の動作速度に依存せず、抵抗Ｒ３およびコンデンサＣ２による時定数に依存して長くなるためクロック信号ＣＬＫ２による動消費電流を低減させることができる。その結果、電源回路３００は、抵抗Ｒ３、コンパレータ６２およびスイッチＳＷ４ａ，ＳＷ４ｂを追加するだけの低コストの構成で、出力電圧Ｖoutを受ける回路素子の劣化を防止でき、かつ、安定した目標電圧を低消費電流で供給できる。
尚、上記実施形態において、電源電圧から昇圧された電圧のコンデンサＣ２への充電経路に設けられた抵抗手段として、抵抗Ｒ３を例に説明したが、可変抵抗器であってもよい。この可変抵抗器は、出力電圧と出力目標電圧との電位差に応じて制御することができる。チャージポンプ１０の各スイッチＳＷ１〜ＳＷ４をＭＯＳトランジスタで構成し、ＳＷ４のＭＯＳトランジスタのゲート電圧を出力電圧と出力目標電圧との電位差に応じて制御するようにして、ＳＷ４のＭＯＳトランジスタを上記可変抵抗器として用いることができる。また、上記実施形態において、コンパレータ２２，６２はヒステリシス機能を有するものを用いることもできる。
本発明の一実施形態の電源回路３００の回路図。 図１に示す電源回路３００の動作を示す信号波形図。 従来の電源回路１００の回路図 図３に示す電源回路１００に用いられるチャージポンプ１０の一例の回路図。 図３に示す電源回路１００の重負荷時の動作を示す信号波形図。 図３に示す電源回路１００の軽負荷時の動作を示す信号波形図。
符号の説明
２２、６２ コンパレータ
２３ 基準電圧源
２４ ＡＮＤ回路
５０ チャージポンプ
６０ レギュレータ
６１ 分圧回路
３００ 電源回路
スイッチ ＳＷ４ａ，ＳＷ４ｂ
抵抗 Ｒ３

Claims (5)

  1. クロック信号のパルス入力によりスイッチ動作して、第１のコンデンサを使用したチャージポンプ動作により電源電圧から昇圧された電圧が第２のコンデンサに充電され、第２のコンデンサに充電された電圧が出力電圧として出力されるチャージポンプと、
    前記チャージポンプの出力電圧に応じた電圧をコンパレータで基準電圧と比較し、前記コンパレータの出力に応じて前記クロック信号のパルスをスキップして前記出力電圧を目標電圧にレギュレートするレギュレータとを有する電源回路において、
    前記出力電圧が前記目標電圧より所定値低い電圧以上では、前記第２のコンデンサの充電を抵抗手段を介して行うことにより、所定の時定数を付与して充電カーブが緩やかになるようにしたことを特徴とする電源回路。
  2. 前記第１のコンデンサと第２のコンデンサとの間に、第１のスイッチと、前記抵抗手段としての抵抗素子を介した第２のスイッチとが並列接続され、前記第２のコンデンサの充電が、前記所定値低い電圧以下で前記第１のスイッチのオン制御により行われ、前記所定値低い電圧以上で前記第１のスイッチのオフ制御および前記第２のスイッチのオン制御により行われることを特徴とする請求項１記載の電源回路。
  3. 前記所定値低い電圧を検出する第２のコンパレータを有し、前記第１および第２のスイッチが前記第２のコンパレータの出力により制御されることを特徴とする請求項２記載の電源回路。
  4. 第１のコンデンサと、
    前記第１のコンデンサを使用したチャージポンプ動作により、電源電圧から昇圧された電圧が充電される第２のコンデンサと、
    前記電源電圧から昇圧された電圧の第２のコンデンサへの充電経路に設けられた可変抵抗器とを備えることを特徴とする電源回路。
  5. 前記可変抵抗器を、出力電圧と出力目標電圧との電位差に応じて制御することを特徴とする請求項４記載の電源回路。



JP2005196376A 2005-07-05 2005-07-05 電源回路 Expired - Fee Related JP4791094B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005196376A JP4791094B2 (ja) 2005-07-05 2005-07-05 電源回路
CN2006101031407A CN1893245B (zh) 2005-07-05 2006-07-05 包括具不同放电时间常数的电荷泵型升压电路的电源设备
US11/480,458 US7505290B2 (en) 2005-07-05 2006-07-05 Power supply apparatus including charge-pump type step-up circuit having different discharging time constants

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196376A JP4791094B2 (ja) 2005-07-05 2005-07-05 電源回路

Publications (2)

Publication Number Publication Date
JP2007020247A JP2007020247A (ja) 2007-01-25
JP4791094B2 true JP4791094B2 (ja) 2011-10-12

Family

ID=37597827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196376A Expired - Fee Related JP4791094B2 (ja) 2005-07-05 2005-07-05 電源回路

Country Status (3)

Country Link
US (1) US7505290B2 (ja)
JP (1) JP4791094B2 (ja)
CN (1) CN1893245B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
WO2008027038A1 (en) * 2006-08-28 2008-03-06 Semiconductor Components Industries, L.L.C. Charge pump controller and method therefor
US7733160B2 (en) * 2007-01-29 2010-06-08 Seiko Epson Corporation Power supply circuit, display driver, electro-optical device, and electronic instrument
JP5160820B2 (ja) * 2007-03-01 2013-03-13 ルネサスエレクトロニクス株式会社 昇圧電源回路および昇圧電圧制御方法
JP5154152B2 (ja) * 2007-07-04 2013-02-27 ルネサスエレクトロニクス株式会社 昇圧電源回路
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
JP2009055722A (ja) * 2007-08-28 2009-03-12 Seiko Npc Corp チャージポンプ方式電源回路
TWI358884B (en) * 2008-06-13 2012-02-21 Green Solution Tech Co Ltd Dc/dc converter circuit and charge pump controller
WO2010008586A2 (en) * 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9030248B2 (en) 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8369115B2 (en) * 2009-06-16 2013-02-05 Greenliant Llc Time domain voltage step down capacitor based circuit
US8115457B2 (en) 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US8207577B2 (en) * 2009-09-29 2012-06-26 Power Integrations, Inc. High-voltage transistor structure with reduced gate capacitance
CN102035369B (zh) * 2009-09-30 2014-08-20 意法半导体研发(深圳)有限公司 具有电流保护的负电荷泵
JP2011083141A (ja) * 2009-10-08 2011-04-21 Renesas Electronics Corp 昇圧電源回路
US8134403B2 (en) * 2009-12-22 2012-03-13 Fairchild Semiconductor Corporation Reduced current charge pump
CN102223060A (zh) * 2010-04-14 2011-10-19 鸿富锦精密工业（深圳）有限公司 电压提升电路
CN101882924B (zh) * 2010-06-08 2012-05-30 北京思比科微电子技术股份有限公司 时钟信号检测装置
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
JP5749551B2 (ja) * 2011-04-20 2015-07-15 ラピスセミコンダクタ株式会社 チャージポンプ型の昇圧システム及び半導体チップ
KR102021415B1 (ko) * 2012-12-14 2019-09-16 에스케이하이닉스 주식회사 전압 생성 회로
JP6224365B2 (ja) * 2013-07-10 2017-11-01 サイプレス セミコンダクター コーポレーション 電源装置及び半導体装置
CN103389771B (zh) * 2013-07-26 2016-08-10 上海华虹宏力半导体制造有限公司 低功耗电压调节电路
CN106664011B (zh) * 2014-08-26 2019-06-11 东芝存储器株式会社 电压产生电路
US11701163B2 (en) 2017-05-31 2023-07-18 Intuitive Surgical Operations, Inc. Electrosurgical output stage with integrated DC regulator
CN107834845A (zh) * 2017-11-15 2018-03-23 珠海市魅族科技有限公司 一种升压电路、升压方法及电子设备
JP7098464B2 (ja) * 2018-07-24 2022-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP7001636B2 (ja) * 2019-06-05 2022-01-19 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06351229A (ja) * 1993-06-08 1994-12-22 Sony Corp 出力電圧安定化機能付チャージポンプ式昇圧回路
US5680300A (en) * 1995-12-22 1997-10-21 Analog Devices, Inc. Regulated charge pump DC/DC converter
US5757632A (en) * 1996-02-29 1998-05-26 Sanyo Electric Co., Ltd. Switched capacitance voltage multiplier
JP2000152498A (ja) * 1998-11-06 2000-05-30 Tohoku Ricoh Co Ltd 突入電流防止回路及び直流作動装置
JP2003018822A (ja) * 2001-04-24 2003-01-17 Seiko Instruments Inc チャージポンプ用ラッシュカレント制限回路
JP2004274861A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 昇圧回路
JP2005020971A (ja) * 2003-06-30 2005-01-20 Nec Kansai Ltd 電源回路
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
JP2005287101A (ja) * 2004-03-26 2005-10-13 Olympus Corp Ｄｃ／ｄｃコンバータ回路

Also Published As

Publication number Publication date
CN1893245A (zh) 2007-01-10
JP2007020247A (ja) 2007-01-25
CN1893245B (zh) 2010-06-09
US7505290B2 (en) 2009-03-17
US20080007980A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP4791094B2 (ja) 電源回路
JP4425727B2 (ja) 電源回路
JP5684987B2 (ja) スイッチングレギュレータ
JP4693047B2 (ja) 電源回路
JP4823604B2 (ja) ソフトスタート回路、電源装置、電気機器
JP5287030B2 (ja) Ｄｃ−ｄｃコンバータおよび制御方法
JP4666345B2 (ja) チャージポンプ回路
US8754580B2 (en) Semiconductor apparatus and method of controlling operation thereof
US8618867B2 (en) Controlled charge pump arrangement and method for controlling a clocked charge pump
JP2007174744A (ja) チャージポンプ回路及び電源装置
US9997123B2 (en) Switching power supply circuit, liquid crystal driving device, and liquid crystal display device
JP2004274861A (ja) 昇圧回路
CN109391140B (zh) 电荷泵电路及其运作方法
JP4941911B2 (ja) 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP4624134B2 (ja) ピエゾアクチュエータの駆動回路
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP5588891B2 (ja) 圧電素子の駆動装置
US7969232B2 (en) Booster and voltage detection method thereof
JP3713267B2 (ja) チャージポンプ回路
JP7216846B1 (ja) 電力変換装置の制御回路
JP4400145B2 (ja) 電源装置
JP2005184900A (ja) 降圧回路
JP2020010563A (ja) ゲートドライバ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees