JP7098464B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7098464B2 JP7098464B2 JP2018138167A JP2018138167A JP7098464B2 JP 7098464 B2 JP7098464 B2 JP 7098464B2 JP 2018138167 A JP2018138167 A JP 2018138167A JP 2018138167 A JP2018138167 A JP 2018138167A JP 7098464 B2 JP7098464 B2 JP 7098464B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
実施形態1に係る半導体装置を説明する。まず、実施形態1に係る半導体装置の構成を説明する。図1は、実施形態1に係る半導体装置1を例示した構成図である。図1に示すように、半導体装置1は、安定化電源回路10、チャージポンプ回路20、ダミー負荷回路30、及び、メモリ回路40を備えている。
本実施形態の半導体装置1は、アクティブ状態において、チャージポンプ回路20の昇圧段23の動作と停止の繰り返しにより、負荷電流IDDが変動しても、ダミー負荷回路30に負荷電流IDDの少なくとも一部が流れ込むように制御されている。これにより、内部電圧VDDの変動を抑えることができる。
次に、実施形態2に係る半導体装置を説明する。実施形態2の半導体装置は、実施形態1の半導体装置1と比べて、ダミー負荷回路30aの構成が異なっている。図5は、実施形態2に係る半導体装置のダミー負荷回路30aを例示した構成図である。
次に、実施形態3に係る半導体装置を説明する。実施形態3の半導体装置は、実施形態1及び2の半導体装置と比べて、ダミー負荷回路30bの構成が異なっている。図6は、実施形態3に係る半導体装置のダミー負荷回路を例示した構成図である。
次に、実施形態4に係る半導体装置を説明する。実施形態4の半導体装置は、実施形態1~3の半導体装置と比べて、ダミー負荷回路30cの構成が異なっている。図7は、実施形態4に係る半導体装置のダミー負荷回路を例示した構成図である。
次に、実施形態5に係る半導体装置を説明する。実施形態5の半導体装置は、実施形態1~4の半導体装置と比べて、ダミー負荷回路30dの構成が異なっている。図10は、実施形態5に係る半導体装置のダミー負荷回路30dを例示した回路図である。
次に、実施形態6に係る半導体装置を説明する。実施形態6の半導体装置は、実施形態1~5の半導体装置と比べて、安定化電源回路10e及びダミー負荷回路30eの構成が異なっている。図12は、実施形態6に係る半導体装置6の安定化電源回路10e、チャージポンプ回路20及びダミー負荷回路30eを例示した回路図である。
10、10e 安定化電源回路
11 増幅回路
12、12e 分圧回路
20 チャージポンプ回路
21 発振器
22 ドライバ
23 昇圧段
24 分圧回路
25 比較回路
30、30a、30b、30c、30d、30e ダミー負荷回路
31、31c カウンタ
32 レベルシフタ
33 1ショットパルス発生回路
40 メモリ回路
41 メモリセルアレイ
42 ワード線駆動回路
43 ソース線駆動回路
44 読出回路
51 比較回路
311、312、313 F/F
AG30 AND論理回路
AOUT1 増幅信号
C30 容量素子
COUT2、COUT5 比較結果信号
CK クロック信号
CKD ドライバ出力信号
DCTL3 ダミー制御信号
DCTLC カウンタ出力信号
DCTLD 1ショットパルス信号
DIV1、DIV2 分圧レベル信号
G30、G31、G32、G3n 論理ゲート回路
I30 電流源
IDD 電流
L10、L11、L20 配線
Q10、Q30、Q33、Q34 トランジスタ
R10、R20 可変抵抗
R30 抵抗素子
R11、R12、R13、R21、R22、R23 端子
S20、S21、S22、S23、S24、S25 信号線
VCC 外部電源
VDD 内部電圧
VPP 昇圧電圧
VR1、VR2、VR5 基準電圧
VR3 定電圧
Claims (19)
- 第1電圧を生成する安定化電源回路と、
前記第1電圧を用いて前記第1電圧と異なる第2電圧を生成するチャージポンプ回路であって、前記第2電圧を基準電圧と比較する比較回路を含んだチャージポンプ回路と、
前記比較回路から出力された比較結果信号を受けて、オン状態またはオフ状態になるように制御されるダミー負荷回路と、
を備え、
前記ダミー負荷回路は、前記比較結果信号を受けて、一定期間だけ前記オン状態になり、これにより、前記第1電圧に基づく電流の少なくとも一部が前記ダミー負荷回路に流れこみ、
前記チャージポンプ回路は、前記第2電圧の変化に合わせた分圧レベル信号を出力する分圧回路を含み、
前記比較回路は、前記分圧レベル信号を介して、前記第2電圧を基準電圧と比較する半導体装置。 - 前記第2電圧で動作するメモリ回路をさらに備えた、
請求項1に記載の半導体装置。 - 第1電圧を生成する安定化電源回路と、
前記第1電圧を用いて前記第1電圧と異なる第2電圧を生成するチャージポンプ回路であって、前記第2電圧を基準電圧と比較する比較回路を含んだチャージポンプ回路と、
前記比較回路から出力された比較結果信号を受けて、オン状態またはオフ状態になるように制御されるダミー負荷回路と、
を備え、
前記ダミー負荷回路は、前記比較結果信号を受けて、一定期間だけ前記オン状態になり、これにより、前記第1電圧に基づく電流の少なくとも一部が前記ダミー負荷回路に流れこみ、
前記チャージポンプ回路は、クロック信号を発振する発振器をさらに含み、
前記ダミー負荷回路は、前記比較結果信号に加えて、前記クロック信号を受けて、前記オン状態または前記オフ状態にするように制御される半導体装置。 - 前記チャージポンプ回路は、
前記クロック信号及び前記比較結果信号を受けて、ドライバ出力信号を出力するように制御されるドライバと、
前記ドライバ出力信号を受けて、前記第1電圧を用いて前記第2電圧を生成する昇圧段と、をさらに含み、
前記比較結果信号に基づいて、前記ドライバが前記ドライバ出力信号を停止するように制御される場合に、前記ダミー負荷回路が一定期間だけ前記オン状態となる、
請求項3に記載の半導体装置。 - 前記ダミー負荷回路は、
前記比較結果信号及び前記クロック信号を受けて、前記オン状態にするダミー制御信号を、前記一定期間だけカウントして出力するカウンタと、
前記ダミー制御信号を受けて、前記一部が流れ込むようにする流入用トランジスタと、
を含む、
請求項3に記載の半導体装置。 - 前記カウンタは、
複数のフリップフロップ及び論理ゲート回路を含む、
請求項5に記載の半導体装置。 - 前記オン状態において、前記一部の大きさは、略一定値である、
請求項5に記載の半導体装置。 - 前記ダミー負荷回路は、前記流入用トランジスタに流れ込む前記一部を前記略一定値にする電流源を含む、
請求項7に記載の半導体装置。 - 前記ダミー負荷回路は、前記流入用トランジスタのゲートに定電圧を付加するレベルシフタを含む、
請求項7に記載の半導体装置。 - 前記ダミー負荷回路は、
前記比較結果信号及び前記クロック信号を受けて、前記オン状態にする複数のダミー制御信号を、相互に異なる期間だけカウントして出力するカウンタと、
前記カウンタが出力する前記複数のダミー制御信号の対応するものを受ける複数の流入用トランジスタと、
を含み、
前記ダミー負荷回路は、各前記ダミー制御信号を受けて、各前記異なる期間だけ前記一部が流れ込むように制御される、
請求項3に記載の半導体装置。 - 前記カウンタは、複数のフリップフロップ及び各フリップフロップに接続された複数の論理回路を含む、
請求項10記載の半導体装置。 - 前記オン状態において、前記一部の大きさは、段階的に変化する、
請求項10に記載の半導体装置。 - 前記安定化電源回路は、
ソース及びドレインのいずれか一方に外部電源が接続された電源用トランジスタと、
前記電源用トランジスタの他方に一端が接続され、他端が接地された可変抵抗を有する電源用分圧回路と、
電源用基準電圧が入力された非反転入力端子、前記電源用分圧回路の可変用の端子に接続された反転入力端子、及び、前記電源用トランジスタのゲートに接続された出力端子を有する増幅回路と、
を含み、
前記一定期間は、前記電源用トランジスタの相互コンダクタンスに依存した前記安定化電源回路の応答時間に基づいて設定される、
請求項1に記載の半導体装置。 - 前記ダミー負荷回路は、
前記比較結果信号を受けて、1ショットパルス信号を出力する1ショットパルス発生回路と、
前記1ショットパルス信号を受けて、前記オン状態にするダミー制御信号を出力する第1トランジスタと、
前記ダミー制御信号を受けて、前記一部が流れ込むようにする流入用トランジスタと、
抵抗素子を介して容量素子に接続され、前記ダミー制御信号を、前記オン状態にする信号から前記オフ状態にする信号へと時定数を有するように変動させる第2トランジスタと、
を含む、
請求項1に記載の半導体装置。 - 前記オン状態において、前記一部の大きさは、前記時定数を有するように変動する、
請求項14に記載の半導体装置。 - 第1電圧を生成する安定化電源回路と、
前記第1電圧を用いて前記第1電圧と異なる第2電圧を生成するチャージポンプ回路であって、前記第2電圧を基準電圧と比較する比較回路を含んだチャージポンプ回路と、
前記比較回路から出力された比較結果信号を受けて、オン状態またはオフ状態になるように制御されるダミー負荷回路と、
を備え、
前記安定化電源回路は、
ソース及びドレインのいずれか一方に外部電源が接続された電源用トランジスタと、
前記電源用トランジスタの他方に一端が接続され、他端が接地された可変抵抗を有する電源用分圧回路と、
電源用基準電圧が入力された非反転入力端子、前記電源用分圧回路の可変用の第1端子に接続された反転入力端子、及び、前記電源用トランジスタのゲートに接続された出力端子を有する増幅回路と、
を含み、
前記ダミー負荷回路は、前記比較結果信号を受けて、前記オン状態になり、これにより、前記第1電圧に基づく電流の少なくとも一部が前記ダミー負荷回路に流れこむ半導体装置。 - 前記電源用分圧回路は、可変用の第2端子をさらに有し、
前記ダミー負荷回路は、
ダミー用基準電圧が入力された非反転入力端子、及び、前記電源用分圧回路の可変用の第2端子に接続された反転入力端子を有するダミー用比較回路と、
前記ダミー用比較回路から出力されたダミー用比較結果信号、及び、前記比較結果信号を受けて、前記オン状態にするダミー制御信号を出力する論理回路と、
前記ダミー制御信号を受けて、前記一部を流れ込むようにする流入用トランジスタと、
を含む、
請求項16に記載の半導体装置。 - 前記第1電圧を所定の検出レベルの範囲内になるように、前記ダミー用基準電圧を設定する、
請求項17に記載の半導体装置。 - 所定の回路をさらに備え、
前記第1電圧は、所定の回路が動作する内部電圧である、
請求項1に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138167A JP7098464B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置 |
US16/456,253 US10992223B2 (en) | 2018-07-24 | 2019-06-28 | Semiconductor device having power supply voltage circuit, charge pump, comparator, and load circuit for controlling memory device |
CN201910606554.9A CN110780699B (zh) | 2018-07-24 | 2019-07-05 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138167A JP7098464B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020018050A JP2020018050A (ja) | 2020-01-30 |
JP7098464B2 true JP7098464B2 (ja) | 2022-07-11 |
Family
ID=69177939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018138167A Active JP7098464B2 (ja) | 2018-07-24 | 2018-07-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10992223B2 (ja) |
JP (1) | JP7098464B2 (ja) |
CN (1) | CN110780699B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI666647B (zh) * | 2018-09-03 | 2019-07-21 | 瑞昱半導體股份有限公司 | 記憶體裝置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006293802A (ja) | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007202267A (ja) | 2006-01-25 | 2007-08-09 | Rohm Co Ltd | 電源装置及びこれを用いた電気機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4524645B2 (ja) * | 2005-06-01 | 2010-08-18 | エルピーダメモリ株式会社 | 半導体装置 |
JP4791094B2 (ja) * | 2005-07-05 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 電源回路 |
JP2007089242A (ja) * | 2005-09-20 | 2007-04-05 | Seiko Instruments Inc | チャージポンプ式昇圧回路を有する半導体装置 |
KR100791072B1 (ko) * | 2006-07-18 | 2008-01-02 | 삼성전자주식회사 | 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치 |
JP4997891B2 (ja) * | 2006-09-15 | 2012-08-08 | 富士通セミコンダクター株式会社 | Dc−dcコンバータ及びdc−dcコンバータの制御方法 |
JP5554910B2 (ja) * | 2008-09-08 | 2014-07-23 | ローム株式会社 | チャージポンプ回路の制御回路およびそれらを利用した電源回路 |
JP2012123862A (ja) * | 2010-12-07 | 2012-06-28 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP5749551B2 (ja) * | 2011-04-20 | 2015-07-15 | ラピスセミコンダクタ株式会社 | チャージポンプ型の昇圧システム及び半導体チップ |
JP2018195362A (ja) * | 2017-05-17 | 2018-12-06 | セイコーエプソン株式会社 | 不揮発性記憶装置、半導体装置、及び、電子機器 |
-
2018
- 2018-07-24 JP JP2018138167A patent/JP7098464B2/ja active Active
-
2019
- 2019-06-28 US US16/456,253 patent/US10992223B2/en active Active
- 2019-07-05 CN CN201910606554.9A patent/CN110780699B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006293802A (ja) | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007202267A (ja) | 2006-01-25 | 2007-08-09 | Rohm Co Ltd | 電源装置及びこれを用いた電気機器 |
Also Published As
Publication number | Publication date |
---|---|
CN110780699A (zh) | 2020-02-11 |
JP2020018050A (ja) | 2020-01-30 |
US10992223B2 (en) | 2021-04-27 |
US20200036285A1 (en) | 2020-01-30 |
CN110780699B (zh) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908161B2 (ja) | 電源回路および半導体記憶装置 | |
US7795952B2 (en) | Regulation of recovery rates in charge pumps | |
US8675422B2 (en) | Semiconductor device | |
JP4711287B2 (ja) | 半導体集積回路装置 | |
US10096367B2 (en) | Power supply circuit and semiconductor storage device | |
KR101038624B1 (ko) | 발진 회로 및 메모리 시스템 | |
US7042788B2 (en) | Power supply circuit and semiconductor storage device with the power supply circuit | |
KR101559908B1 (ko) | 반도체 메모리 장치의 내부전압 발생회로 | |
US20120293243A1 (en) | Semiconductor device including boosting circuit | |
JP7001636B2 (ja) | 電圧生成回路 | |
US20140307499A1 (en) | Booster circuit | |
JP7098464B2 (ja) | 半導体装置 | |
JP5045294B2 (ja) | カスコードカレントミラー回路を有する内部電源回路 | |
US20080061749A1 (en) | Power supply step-down circuit and semiconductor device | |
KR20120098169A (ko) | 반도체 장치의 내부전압 생성회로 | |
JP2012234591A (ja) | 不揮発性半導体記憶装置 | |
JP2014187838A (ja) | 半導体集積回路 | |
CN112331248B (zh) | 用于建立nor存储器读电压的电荷泵电路和nor存储器 | |
KR100825021B1 (ko) | 내부전압 생성기 | |
KR20090066039A (ko) | 내부전압 발생 회로 | |
JP2023141195A (ja) | 電圧生成回路及び半導体記憶装置 | |
KR100728903B1 (ko) | 반도체 메모리 장치의 내부 전압 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7098464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |