JP2004180364A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2004180364A JP2004180364A JP2002340884A JP2002340884A JP2004180364A JP 2004180364 A JP2004180364 A JP 2004180364A JP 2002340884 A JP2002340884 A JP 2002340884A JP 2002340884 A JP2002340884 A JP 2002340884A JP 2004180364 A JP2004180364 A JP 2004180364A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- booster circuit
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】昇圧回路への入力電圧の切換えをスイッチ回路を用いずに行い、昇圧回路の出力インピーダンスを極力小さくした電源回路を実現する。
【解決手段】高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられ、複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５と複数のコンデンサＣ１，Ｃ２とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路は、入力電圧として高電位側の第１，第２の電源電圧Ｖ１，ＶＣを切り換えて入力し、出力電圧ＶＯＵＴとして前記第１，第２の電源電圧に基づいて昇圧された第１，第２の出力電圧を生成するものであり、制御手段は、前記複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５のうちの前記第１又は第２の電源電圧を入力する所定のトランジスタＱＰ２又はＱＰ１をオフ状態に固定するよう制御することで、第１又は第２の電源電圧Ｖ１又はＶＣの入力切換えを行って複数の所望の出力電圧を出力させる。
【選択図】 図１
【解決手段】高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられ、複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５と複数のコンデンサＣ１，Ｃ２とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路は、入力電圧として高電位側の第１，第２の電源電圧Ｖ１，ＶＣを切り換えて入力し、出力電圧ＶＯＵＴとして前記第１，第２の電源電圧に基づいて昇圧された第１，第２の出力電圧を生成するものであり、制御手段は、前記複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５のうちの前記第１又は第２の電源電圧を入力する所定のトランジスタＱＰ２又はＱＰ１をオフ状態に固定するよう制御することで、第１又は第２の電源電圧Ｖ１又はＶＣの入力切換えを行って複数の所望の出力電圧を出力させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電源回路に関し、特に、昇圧回路を用いた電源回路で、スイッチ回路を用いることなく昇圧回路への入力電圧を切り換えるようにした電源回路に関する。
【０００２】
【従来の技術】
一般的に、液晶表示装置の駆動装置においては、液晶駆動用の高圧電源が必要であり、この高圧電源をＤＣ−ＤＣ変換方式の昇圧回路によって作成することが多い。
【０００３】
このような液晶駆動用ドライバにおける電源回路では、液晶表示装置の各種機能における負荷に応じた各種の電圧を作成するために、昇圧回路へ入力する電源電圧として、第１の電圧Ｖ１（例えば２．６Ｖ）とこれより低い第２の電圧ＶＣ（例えば１．３Ｖ）の２種類を用意し、この２つの電圧Ｖ１，ＶＣをスイッチ回路などを用いて切り換えていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の液晶駆動用ドライバにおける電源回路では、前段に入力電圧切換え用のスイッチ回路を配し、その後段に昇圧回路を配置するので、スイッチ回路を構成するスイッチ用トランジスタのスイッチ抵抗による影響で、昇圧回路の出力インピーダンスが大きくなるという問題があった。
【０００５】
そこで、本発明は、上記の問題に鑑みてなされたもので、昇圧回路への入力電圧の切換えをスイッチ回路を用いずに行い、昇圧回路の出力インピーダンスを極力小さくすることが可能な電源回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路を制御する制御手段と、を備えた電源回路であって、前記電源回路は前記高電位側の電源電圧を含む所定数の電源電圧をさらに備え、前記昇圧回路の一部への入力電圧として前記所定数の電源電圧の中から１つを選択的に切り換えて入力し、前記制御手段は前記複数のスイッチングトランジスタのうちの前記所定数の電源電圧を入力する複数のトランジスタのうち１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記所定数の電源電圧の入力切換えを行い、前記昇圧回路から所定数の出力電圧を選択的に出力することを特徴とするものである。
【０００７】
本発明のこのような構成によれば、チャージポンプ動作に関与する複数のスイッチングトランジスタのうちの前記所定数の電源電圧を入力可能とする複数のトランジスタのうち１つのトランジスタを除いた他のトランジスタをオフ状態に固定することで、前記昇圧回路への所定数の電源電圧の入力切換えを行うことができ、入力切換え用のスイッチ回路をなくし、昇圧回路の出力インピーダンスを小さくすることができる。３つ以上の電源電圧の入力切換えを行うことも可能である。
【０００８】
本発明による電源回路は、高電位側の第１の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として高電位側の第１，第２の電源電圧を切り換えて入力し、出力電圧として前記第１の電源電圧、又は第１の電源電圧と第２の電源電圧に基づいて昇圧された第１の出力電圧又は第２の出力電圧を出力する昇圧回路と、前記昇圧回路における複数のスイッチングトランジスタのうちの前記第１の電源電圧又は第２の電源電圧を入力する一方のトランジスタをオフ状態に固定し、その他のスイッチングトランジスタを所定の周波数でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への前記第１の電源電圧又は第２の電源電圧の入力切換えを行って前記昇圧回路から前記第１の出力電圧又は第２の出力電圧を出力させる制御手段と、を具備したものである。
【０００９】
本発明のこのような構成によれば、チャージポンプ動作に関与する複数のスイッチングトランジスタのうちの第１又は第２の電源電圧を入力する所定のトランジスタをオフ状態に固定することで、前記昇圧回路への第１又は第２の電源電圧の入力切換えを行うことができ、入力切換え用のスイッチ回路をなくし、昇圧回路の出力インピーダンスを小さくすることができる。
【００１０】
また、本発明において、前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の出力端子と、該多段昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることが好ましい。
【００１１】
このような構成によれば、入力電圧としての複数の電源電圧からの選択と、昇圧段数の選択とが可能となり、複数レベルの出力電圧を生成することが可能となる。
【００１２】
また、本発明において、前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことが好ましい。
【００１３】
このような構成によれば、多段昇圧回路の最終段の出力電圧だけでなく途中の段の出力電圧を安定に取り出すことが可能となる。最終段を除いた途中の段の出力電位に相当する出力電圧を、専用の昇圧回路を設けることなく生成できる。
【００１４】
また、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、前記昇圧回路の出力端子と、前記昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることを特徴とするものである。
【００１５】
本発明のこのような構成によれば、多段昇圧回路において、最大の昇圧段数に設計しておき、実際の使用条件に合わせて昇圧段数を減じることで、出力電圧のレベルを任意に選択することができる。
【００１６】
さらに、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、前記昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことを特徴とするものである。
【００１７】
本発明のこのような構成によれば、多段昇圧回路の最終段の出力電圧だけでなく途中の段の出力電圧を安定に取り出すことが可能となる。最終段を除いた途中の段の出力電位に相当する出力電圧を、専用の昇圧回路を設けることなく生成することができる。
【００１８】
さらに、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に、複数のスイッチングトランジスタと複数のコンデンサとを用いて構成されるチャージポンプ方式の昇圧回路と、前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことにより前記昇圧回路から昇圧された第１の出力電圧を出力させ、前記複数のスイッチングトランジスタの一部のトランジスタをオン状態に固定し残りのトランジスタをオフ状態に固定する制御を行うことにより前記昇圧回路から前記高電位側の電源電圧と等しい第２の出力電圧を出力させる制御手段と、を具備したものである。
【００１９】
本発明のこのような構成によれば、高電位側の電源電圧を昇圧して本来必要な第１の出力電圧を出力させることができると共に、前記高電位側の電源電圧と等しい第２の出力電圧を出力させることが可能となる。この電源回路を、液晶ドライバで原理駆動を行う場合のセグメント電圧生成回路に使用すれば、コモン電圧として使用可能な電源電圧に基づいて、セグメント電圧として必要な第１の出力電圧を生成できる一方、セグメント電圧をコモン電圧として使用可能な電源電圧（＝第２の出力電圧）と等しくでき、液晶のセグメント電圧とコモン電圧を同等として画面表示オフ時の所謂無バイアス状態を作成することが可能となる。
【００２０】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
本実施の形態では、液晶駆動用ドライバ等に用いられる昇圧回路について説明する。以下に述べる全ての実施の形態について同様である。
図１は本発明の第１の実施の形態の電源回路を示す回路図である。
この第１の実施の形態では、負方向２段昇圧回路を例として説明する。
【００２１】
図１に示す昇圧回路は、高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられており、（図では８つ）のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５と複数（図では３つ）のコンデンサＣ１，Ｃ２，Ｃ０とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として前記高電位側の電源電圧Ｖ１を含む所定数（図では２つ）の電源電圧Ｖ１，ＶＣを用意しこれら所定数の電源電圧Ｖ１，ＶＣの中から１つを選択的に切り換えて入力し、前記高電位側の電源電圧Ｖ１と、前記選択的に切換え入力した１つの電源電圧Ｖ１又はＶＣとに基づいて、出力電圧ＶＯＵＴとして、昇圧された所定数（図では２つ）の出力電圧−２Ｖ１又は−Ｖ１−ＶＣを選択的に出力することが可能となっている。
【００２２】
そして、図示しない制御手段は、前記昇圧回路における複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５のうちの前記所定数の電源電圧Ｖ１，ＶＣを入力可能とする複数のトランジスタＱＰ２，ＱＰ１のうち１つのトランジスタ（ＱＰ２又はＱＰ１例えばＱＰ２）を除いた他のトランジスタ（例えばＱＰ１）をオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタ（例えばＱＰ１以外のトランジスタＱＰ２，ＱＰ３，ＱＮ１〜ＱＮ５）を所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への入力用として用意された前記所定数の電源電圧Ｖ１，ＶＣの入力切換えを行って前記昇圧回路から所定数の出力電圧−２Ｖ１又は−Ｖ１−ＶＣを選択的に出力可能とさせる。
【００２３】
即ち、入力電圧として高電位側の第１の電源電圧Ｖ１（例えば２．６Ｖ）または第２の電源電圧ＶＣ（例えば１．３Ｖ）を切り換えて入力し、出力電圧として前記第１の電源電圧Ｖ１に基づいて昇圧された第１の出力電圧ＶＯＵＴ（例えば−５．２Ｖ）を生成して出力することが可能である一方、前記第１の電源電圧Ｖ１及び第２の電源電圧ＶＣに基づいて昇圧された第２の出力電圧ＶＯＵＴ（例えば−３．９Ｖ）を生成して出力することが可能である。
【００２４】
なお、この第１の実施の形態では、２つ入力電圧Ｖ１，ＶＣを用意しこれらを切換え可能としているが、３つ以上の入力電圧を用意しこれらを切り換える構成とすることも可能である。３つ以上の入力電圧を用意してこれらを切り換える場合には、これら３つ以上の入力電圧を入力する複数のスイッチングトランジスタを用意し、入力用兼スイッチング動作用に決めた１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の昇圧回路における全てのスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして昇圧動作を行わせる制御を行うことが必要となる。
【００２５】
図１の構成について詳細に説明する。
図１の昇圧回路において、高電位側の第１の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ２とＮチャネルトランジスタＱＮ１とが直列に接続されており、これと並行して、ＰチャネルトランジスタＱＰ３とＮチャネルトランジスタＱＮ２とが直列に接続されている。ＰチャネルトランジスタＱＰ２は、第１の電源電圧Ｖ１を入力可能とするトランジスタである。ＰチャネルトランジスタＱＰ３には常に、第１の電源電圧Ｖ１が供給されている。
【００２６】
また、ＰチャネルトランジスタＱＰ２と並列的にＰチャネルトランジスタＱＰ１が接続されている。このＰチャネルトランジスタＱＰ１は、第２の電源電圧ＶＣを入力可能とするトランジスタである。
【００２７】
ＰチャネルトランジスタＱＰ２は、そのソースとサブストレート（基板）とが共通に接続され、ソースに第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力され、ゲートには図示しない制御手段からクロック信号ＣＬ２がインバータ（反転回路）ＩＮＶ２を介して供給される。ＰチャネルトランジスタＱＰ２のドレインは、ＮチャネルトランジスタＱＮ１のドレインに接続されている。ＮチャネルトランジスタＱＮ１は、そのソース及びサブストレート（基板）が共通に基準電位ＶＳＳに接続されている。
【００２８】
ＰチャネルトランジスタＱＰ１は、そのソースに第２の電源電圧ＶＣ（例えば１．３Ｖ）が入力され、ゲートにはクロック信号ＣＬ１がインバータＩＮＶ１を介して供給され、ドレインはＮチャネルトランジスタＱＮ１のドレインに接続されている。
【００２９】
一方、ＰチャネルトランジスタＱＰ３は、そのソース及びサブストレート（基板）には第１の電源電圧Ｖ１が入力され、ゲートにはクロック信号ＣＬ４がインバータ（反転回路）ＩＮＶ３を介して供給され、ドレインはＮチャネルトランジスタＱＮ２のドレインに接続されている。そして、ＮチャネルトランジスタＱＮ２のソース及びサブストレート（基板）は基準電位ＶＳＳに接続され、ゲートにはクロック信号ＣＬ５が供給される。
【００３０】
また、基準電位ＶＳＳのラインには、ＮチャネルトランジスタＱＮ３、ＱＮ４、ＱＮ５が直列に接続されている。
【００３１】
トランジスタＱＰ３及びトランジスタＱＮ２の共通ドレインとトランジスタＱＮ３のソースとの間にはコンデンサＣ１が接続され、トランジスタＱＰ２及びトランジスタＱＮ１の共通ドレインとトランジスタＱＮ４のソースとの間にはコンデンサＣ２が接続され、前記ＮチャネルトランジスタＱＮ５のソースと基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から昇圧された出力電圧ＶＯＵＴが出力される。
【００３２】
次に、図１の回路動作を図２及び図３を参照して説明する。
まず、クロック信号ＣＬ１〜ＣＬ８の位相関係について説明する。
【００３３】
トランジスタＱＰ１のクロック信号ＣＬ１とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。また、トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。トランジスタＱＰ３のクロック信号ＣＬ４とトランジスタＱＮ３のクロック信号ＣＬ６とトランジスタＱＮ５のクロック信号ＣＬ８とは、前記トランジスタＱＮ１のクロック信号ＣＬ３と同相である。トランジスタＱＮ２のクロック信号ＣＬ５とトランジスタＱＮ４のクロック信号ＣＬ７とは、前記トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２と同相である。
【００３４】
（１）まず、図１の回路で、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、トランジスタＱＰ１のゲートに供給するクロック信号ＣＬ１をローレベル（Ｌレベル）に相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ１をオフ状態に固定する。
【００３５】
このとき、図示しない制御手段からは、トランジスタＱＰ２，ＱＮ１のクロック信号ＣＬ２，ＣＬ３として、図２に示すような所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ２，ＱＮ４のクロック信号ＣＬ５，ＣＬ７は、クロック信号ＣＬ２と同相のクロック信号であり、トランジスタＱＰ３，ＱＮ３，ＱＮ５のクロック信号ＣＬ４，ＣＬ６，ＣＬ８は、前述したようにクロック信号ＣＬ３と同相のクロック信号である。
【００３６】
クロック信号ＣＬ２がＬレベルで、クロックＣＬ３がＨレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオン、トランジスタＱＰ２，ＱＮ２，ＱＮ４がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれて、トランジスタＱＮ５のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００３７】
逆に、クロック信号ＣＬ２がＨレベルで、クロックＣＬ３がＬレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオフ、トランジスタＱＰ２，ＱＮ２，ＱＮ３がオンする。このとき、コンデンサＣ２が電源電圧Ｖ１にて充電され、またコンデンサＣ１の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれる。そして、クロック信号ＣＬ２，ＣＬ３の次の半周期での各位相の反転により、トランジスタＱＰ２がオフ、トランジスタＱＮ１がオンすることで（このときトランジスタＱＰ３はオンするが）、トランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれることになる。
【００３８】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは−２Ｖ１（即ち、−５．２Ｖ）になる。
【００３９】
（２）次に、図１の回路で、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、トランジスタＱＰ２のゲートに供給するクロック信号ＣＬ２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ２をオフ状態に固定する。
【００４０】
このとき、図示しない制御手段からは、トランジスタＱＰ１，ＱＮ１のクロック信号ＣＬ１，ＣＬ３として、図３に示すような所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ２，ＱＮ４のクロック信号ＣＬ５，ＣＬ７は、クロック信号ＣＬ１と同相のクロック信号であり、トランジスタＱＰ３，ＱＮ３，ＱＮ５のクロック信号ＣＬ４，ＣＬ６，ＣＬ８は、前述したようにクロック信号ＣＬ３と同相のクロック信号である。
【００４１】
クロック信号ＣＬ１がＬレベルで、クロックＣＬ３がＨレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオン、トランジスタＱＰ１，ＱＮ２，ＱＮ４がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれ、かつトランジスタＱＮ５のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００４２】
逆に、クロック信号ＣＬ１がＨレベルで、クロックＣＬ３がＬレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオフ、トランジスタＱＰ１，ＱＮ２，ＱＮ４がオンする。このとき、コンデンサＣ２が電源電圧ＶＣにて充電され、またコンデンサＣ１の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれる。そして、クロック信号ＣＬ１，ＣＬ３の次の半周期での各位相の反転により、トランジスタＱＰ１がオフ、トランジスタＱＮ１がオンすることで（このときトランジスタＱＰ３はオンするが）、トランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれることになる。
【００４３】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは−Ｖ１−ＶＣ（即ち、−３．９Ｖ）になる。
【００４４】
ここで、図１の回路と対比するために、図１のような構成をとらずに、トランジスタＱＰ１を取り去り、第１，第２の電源電圧Ｖ１，ＶＣを２入力のセレクタで構成されるスイッチ回路１を通して選択的に入力可能とした場合の構成を、図４を参照して説明する。
【００４５】
図４においては、図１におけるインバータＩＮ１及びＰチャネルトランジスタＱＰ１は無く、その代わりに第１，第２の電源電圧Ｖ１，ＶＣが入力されて一方の電源電圧Ｖ１または電源電圧ＶＣを選択する２入力のセレクタで構成されるスイッチ回路１が配設されている。
【００４６】
スイッチ回路１としては、図５に示すように第１，第２の電源電圧Ｖ１，ＶＣが入力される２つの入力ライン間にＮチャネルトランジスタＱＮ２１，ＱＮ２２が直列に接続され、かつこのＮチャネルトランジスタＱＮ２１，ＱＮ２２に対してそれぞれ並列にＰチャネルトランジスタＱＰ２１，ＱＰ２２が接続され、トランジスタＱＮ２１，ＱＮ２２の接続点より前記トランジスタＱＰ２（図４参照）のソースへ、選択された電源電圧Ｖ１または電源電圧ＶＣが出力されるようになっている。ＮチャネルトランジスタＱＮ２１，ＱＮ２２の各ゲートには互いに反対レベル（逆相）の切換信号ＣＬ２１，ＣＬ２３が供給されるようになっており、かつＰチャネルトランジスタＱＰ２１，ＱＰ２２の各ゲートにも互いに反対レベル（逆相）の切換信号ＣＬ２２，ＣＬ２４が供給されるようになっている。ＮチャネルトランジスタＱＮ２１とＰチャネルトランジスタＱＰ２１とは同時にオンするように切換信号ＣＬ２１と切換信号ＣＬ２２とは互いに逆相で与えられる。同様に、ＮチャネルトランジスタＱＮ２２とＰチャネルトランジスタＱＰ２２とは同時にオンするように切換信号ＣＬ２３と切換信号ＣＬ２４とは互いに逆相で与えられる。なお、ＮチャネルトランジスタＱＮ２１とＰチャネルトランジスタＱＰ２１を対として構成し、同様にＮチャネルトランジスタＱＮ２２とＰチャネルトランジスタＱＰ２２を対として構成しているのは、Ｐ，Ｎの各チャネルトランジスタを組み合わせることで各チャネルトランジスタの特性ばらつきを無くすための配慮である。
【００４７】
しかしながら、図４の構成を採用すると、選択された電源電圧Ｖ１または電源電圧ＶＣがスイッチ回路１のスイッチトランジスタを通らねばならず、その分、出力インピーダンスが高くなってしまうという問題がある。この出力インピーダンスはスイッチ回路を通過した後の昇圧回路において昇圧倍数の２乗で利いてくる（影響が出てくる）という不具合を生ずる。つまり、図４のスイッチ回路を用いた構成を採用せず、図１の第１の実施の形態の構成を採用すれば、出力インピーダンスの影響の少ない入力電圧切換え型の電源回路を実現することが可能となる。
【００４８】
即ち、以上述べた第１の実施の形態によれば、コンデンサＣ２に充電される電圧を途中にトランジスタスイッチを挿まずに選択することができ、出力電圧ＶＯＵＴの出力インピーダンスを低くすることが可能となる。
【００４９】
図６は本発明の第２の実施の形態の電源回路を示す回路図である。
この第２の実施の形態は、正方向３倍昇圧回路を示している。つまり、図示左側のコンデンサＣ１を含むトランジスタ回路部分で正方向２倍昇圧が行われ、更に図示右側のコンデンサＣ２を含むトランジスタ回路部分（入力電圧切換え部分も含む）でもう１段の昇圧が加算される結果、正方向の３倍昇圧が可能な構成となっている。
【００５０】
図６に示す昇圧回路は、高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられており、複数（図では８つ）のスイッチングトランジスタＱＰ３１〜ＱＰ３６，ＱＮ３１，ＱＮ３２と複数（図では３つ）のコンデンサＣ１，Ｃ２，Ｃ０とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として前記高電位側の電源電圧Ｖ１を含む所定数（図では２つ）の電源電圧Ｖ１，ＶＣを用意しこれら所定数の電源電圧Ｖ１，ＶＣの中から１つを選択的に切り換えて入力し、前記高電位側の電源電圧Ｖ１と、前記選択的に切換え入力した１つの電源電圧Ｖ１又はＶＣとに基づいて、出力電圧ＶＯＵＴとして、昇圧された所定数（図では２つ）の出力電圧３Ｖ１または２Ｖ１＋ＶＣを選択的に出力することが可能である。
【００５１】
そして、図示しない制御手段は、前記昇圧回路における複数のスイッチングトランジスタＱＰ３１〜ＱＰ３６，ＱＮ３１，ＱＮ３２のうちの前記所定数の電源電圧Ｖ１，ＶＣを入力可能とする複数のトランジスタＱＰ３１，ＱＰ３２のうち１つのトランジスタ（ＱＰ３２又はＱＰ３１例えばＱＰ３２）を除いた他のトランジスタ（例えばＱＰ３１）をオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタ（例えばＱＰ３１以外のトランジスタＱＰ３２〜ＱＰ３６，ＱＮ３１，ＱＮ３２）を所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への入力用として用意された前記所定数の電源電圧Ｖ１，ＶＣの入力切換えを行って前記昇圧回路から所定数の出力電圧３Ｖ１または２Ｖ１＋ＶＣを選択的に出力可能とさせる。
【００５２】
即ち、入力電圧として高電位側の第１の電源電圧Ｖ１（例えば２．６Ｖ）または第２の電源電圧ＶＣ（例えば１．３Ｖ）を切り換えて入力し、出力電圧として前記第１の電源電圧Ｖ１に基づいて昇圧された第１の出力電圧ＶＯＵＴ（例えば７．８Ｖ）を生成して出力することが可能である一方、前記第１の電源電圧Ｖ１及び第２の電源電圧ＶＣに基づいて昇圧された第２の出力電圧ＶＯＵＴ（例えば６．５Ｖ）を生成して出力することが可能である。
【００５３】
なお、この第２の実施の形態では、２つ入力電圧Ｖ１，ＶＣを用意しこれらを切換え可能としているが、３つ以上の入力電圧を用意しこれらを切り換える構成とすることも可能である。３つ以上の入力電圧を用意してこれらを切り換える場合には、これら３つ以上の入力電圧を入力する複数のスイッチングトランジスタを用意し、入力用兼スイッチング動作用に決めた１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の昇圧回路における全てのスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして昇圧動作を行わせる制御を行うことが必要となる。
【００５４】
図６の構成について詳細に説明する。
図６の昇圧回路において、高電位側の第１の電源電圧Ｖ１と低電位側の基準電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ３２とＮチャネルトランジスタＱＮ３１とが直列に接続されており、これと並行して、ＰチャネルトランジスタＱＰ３３とＮチャネルトランジスタＱＮ３２とが直列に接続されている。また、前記ＰチャネルトランジスタＱＰ３２に並列的にＰチャネルトランジスタＱＰ３１が接続されている。
【００５５】
ＰチャネルトランジスタＱＰ３２のソースには、第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力され、ゲートには図示しない制御手段からクロック信号ＣＬ３２がインバータ（反転回路）ＩＮＶ１２を介して供給される。
【００５６】
ＰチャネルトランジスタＱＰ３１は、そのソースに第２の電源電圧ＶＣ（例えば１．３Ｖ）が入力され、ゲートにはクロック信号ＣＬ３１がインバータＩＮＶ１１を介して供給される。
【００５７】
一方、ＰチャネルトランジスタＱＰ３３のゲートにはクロック信号ＣＬ３５がインバータ（反転回路）ＩＮＶ１３を介して供給され、ソースには第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力されている。ＮチャネルトランジスタＱＮ３２のゲートにはクロック信号ＣＬ３４が供給される。
【００５８】
また、第１の電源電圧Ｖ１（例えば２．６Ｖ）のラインには、ＰチャネルトランジスタＱＰ３４、ＱＰ３５、ＱＰ３６が直列に接続されている。トランジスタＱＰ３４、ＱＰ３５、ＱＰ３６の各ゲートには、図示しない制御手段からクロック信号ＣＬ３６，ＣＬ３７，ＣＬ３８がそれぞれインバータＩＮＶ１４，ＩＮＶ１５，ＩＮＶ１６を介して供給される。
【００５９】
トランジスタＱＰ３３及びトランジスタＱＮ３２の共通ドレインとトランジスタＱＰ３４のソースとの間にはコンデンサＣ１が接続され、トランジスタＱＰ３２及びトランジスタＱＮ３１の共通接続点（ドレイン）とトランジスタＱＰ３５のソースとの間にはコンデンサＣ２が接続され、前記ＰチャネルトランジスタＱＰ３６の出力端（ソース）と基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から昇圧された電圧ＶＯＵＴが出力される。
【００６０】
ここでクロック信号の位相関係について説明する。
前記トランジスタＱＰ３１のクロック信号ＣＬ３１とトランジスタＱＮ３１のクロック信号ＣＬ３３とは、互いに逆相である。また、前記トランジスタＱＰ３２のクロック信号ＣＬ３２とトランジスタＱＮ３１のロック信号ＣＬ３３とは、互いに逆相である。前記トランジスタＱＰ３２のクロック信号ＣＬ３４とトランジスタＱＰ３４のクロック信号ＣＬ３６とトランジスタＱＰ３６のクロック信号ＣＬ３８とは、前記トランジスタＱＰ３１のクロック信号ＣＬ３１またはトランジスタＱＰ３２のクロック信号ＣＬ３２と同相である。前記トランジスタＱＰ３３のクロック信号ＣＬ３５とトランジスタＱＰ３５のクロック信号ＣＬ３７とは、前記トランジスタＱＮ３１のクロック信号ＣＬ３３と同相である。
【００６１】
なお、この第２の実施の形態では、Ｐチャネルトランジスタのゲートにクロック信号を供給するのに、Ｐチャネルトランジスタのゲートの前段にインバータ（反転回路）を配置した構成としているが、このインバータを取り去り、その代わりにＰチャネルトランジスタのゲートに供給するクロック信号の極性を反転（換言すれば、クロック信号位相を逆転）させる構成としてもよい。このことは第１の実施の形態の説明における図１や図４、並びに第２の実施の形態以降に述べる実施の形態についても同様である。
【００６２】
以下簡単に動作を説明する。
（１）まず、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、前記ＱＰ３１のゲートに供給するクロック信号ＣＬ３１をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ３１をオフ状態に固定する。
【００６３】
このとき、図示しない制御手段からは、トランジスタＱＰ３２，ＱＮ３１のクロック信号ＣＬ３２，ＣＬ３３として、所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ３２，ＱＰ３４，ＱＰ３６のクロック信号ＣＬ３４，ＣＬ３６，ＣＬ３８は、クロック信号ＣＬ３２と同相のクロック信号であり、トランジスタＱＰ３３，ＱＰ３５のクロック信号ＣＬ３５，ＣＬ３７は、前述したようにクロック信号ＣＬ３３と同相のクロック信号である。
【００６４】
クロック信号ＣＬ３２がＨレベルで、クロック信号ＣＬ３３がＬレベルのときは、トランジスタＱＰ３２，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオン、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の−極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、Ｃ２の＋極側の電位即ちトランジスタＱＰ３５のソース側電位が電源電圧Ｖ１に対して＋側へ持ち上がり、トランジスタＱＰ３６のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００６５】
逆に、クロック信号ＣＬ３２がＬレベルで、クロックＣＬ３３がＨレベルのときは、トランジスタＱＰ３２，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオフ、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオンする。このとき、コンデンサＣ２の＋極側が基準電位ＶＳＳに接続され、またコンデンサＣ１の＋極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＰ３４のソース側電位が電源電圧Ｖ１に対して＋側へ持ち上げられる。そして、クロック信号ＣＬ３２，ＣＬ３３の次の半周期での各位相の反転により、トランジスタＱＰ３２がオン、トランジスタＱＮ３１がオフすることで（このときトランジスタＱＰ３３はオフするが）、トランジスタＱＰ３５のソース側電位が電極電圧Ｖ１に対して＋側へ持ち上げられることになる。
【００６６】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは３Ｖ１（即ち、７．８Ｖ）になる。
【００６７】
（２）次に、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、前記ＱＰ３２のゲートに供給するクロック信号ＣＬ３２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ３２をオフ状態に固定する。
【００６８】
このとき、図示しない制御手段からは、トランジスタＱＰ３１，ＱＮ３１のクロック信号ＣＬ３１，ＣＬ３３として、所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ３２，ＱＰ３４，ＱＰ３６のクロック信号ＣＬ３４，ＣＬ３６，ＣＬ３８は、クロック信号ＣＬ３１と同相のクロック信号であり、トランジスタＱＰ３３，ＱＰ３５のクロック信号ＣＬ３５，ＣＬ３７は、前述したようにクロック信号ＣＬ３３と同相のクロック信号である。
【００６９】
クロック信号ＣＬ３１がＨレベルで、クロック信号ＣＬ３３がＬレベルのときは、トランジスタＱＰ３１，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオン、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１（＝２．６Ｖ）にて充電され、またコンデンサＣ２の＋極側が電源電圧ＶＣ（＝１．３Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＰ３５のソース側電位が電源電圧ＶＣに対して＋側へ持ち上がり、トランジスタＱＰ３６のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００７０】
逆に、クロック信号ＣＬ３１がＬレベルで、クロックＣＬ３３がＨレベルのときは、トランジスタＱＰ３１，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオフ、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオンする。このとき、コンデンサＣ２の＋極側が基準電位ＶＳＳに接続され、またコンデンサＣ１の−極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、コンデンサＣ１の＋極側の電位即ちトランジスタＱＰ３４のソース側電位が電源電圧Ｖ１（＝２．６Ｖ）に対して＋側へ持ち上げられる。そして、クロック信号ＣＬ３１，ＣＬ３３の次の半周期での各位相の反転により、トランジスタＱＰ３１がオン、トランジスタＱＮ３１がオフすることで（このときトランジスタＱＰ３３はオフするが）、トランジスタＱＰ３５のソース側電位が電極電圧ＶＣ（＝１．３Ｖ）に対して＋側へ持ち上げられることになる。
【００７１】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは ２Ｖ１＋ＶＣ（即ち、６．５Ｖ）になる。
【００７２】
以上述べた第２の実施の形態においても、コンデンサＣ２に充電される電圧を途中にトランジスタスイッチを挿まずに選択することができ、出力電圧ＶＯＵＴの出力インピーダンスを低くすることが可能となる。
【００７３】
図７は本発明の第３の実施の形態の電源回路を示す回路図である。
この第３の実施の形態に示す電源回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の出力端子と、該多段昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減らすことを可能としたものである。
この第３の実施の形態は、負方向４段昇圧回路を示している。
【００７４】
図７に示す昇圧回路は、図１の負方向２段昇圧回路におけるＮチャネルトランジスタＱＮ５のソースと安定化コンデンサＣ０の出力端との間に、ＮチャネルトランジスタＱＮ６，ＱＮ７を直列に接続し、ＰチャネルトランジスタＱＰ３とＮチャネルトランジスタＱＮ２の共通接続点（ドレイン）と、ＮチャネルトランジスタＱＮ５，ＱＮ６の接続点との間にコンデンサＣ３を接続し、高電位側の第１の電源電圧Ｖ１と基準電位ＶＳＳとの間に、ＰチャネルトランジスタＱＰ４及びＮチャネルトランジスタＱＮ８を直列に接続し、ＱＰ４とＱＮ８の接続点（ドレイン）と、トランジスタＱＮ６，ＱＮ７の接続点との間に、コンデンサＣ４を接続する。そして、コンデンサＣ４の一端とトランジスタＱＮ６のソースとの接続点に端子Ａを設け、かつ安定化コンデンサＣ０の出力端に端子Ｂを設ける。なお、ＰチャネルトランジスタＱＰ４のゲートには、インバータＩＮＶ４を介してクロック信号ＣＬ１１を入力し、ＮチャネルトランジスタＱＮ８のゲートには、クロック信号ＣＬ１２を入力する構成としてある。
【００７５】
ここでクロック信号の位相関係を説明する。
トランジスタＱＰ１のクロック信号ＣＬ１とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。トランジスタＱＰ４のクロック信号ＣＬ１１とトランジスタＱＮ８のクロック信号ＣＬ１２とは、互いに逆相である。クロック信号ＣＬ１またはクロック信号ＣＬ２とクロック信号ＣＬ１１とは、同相である。また、トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。クロック信号ＣＬ３とクロック信号ＣＬ１２とは、同相である。トランジスタＱＰ３のクロック信号ＣＬ４とトランジスタＱＮ３のクロック信号ＣＬ６とトランジスタＱＮ５のクロック信号ＣＬ８とトランジスタＱＮ７のクロック信号ＣＬ１０とは、前記トランジスタＱＮ１のクロック信号ＣＬ３及び前記トランジスタＱＮ８のクロック信号ＣＬ１２と同相である。トランジスタＱＮ２のクロック信号ＣＬ５とトランジスタＱＮ４のクロック信号ＣＬ７とトランジスタＱＮ６のクロック信号ＣＬ９とは、前記トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２と同相である。
【００７６】
その他の構成は、図１と同様であるので説明を省略する。
次に、図７の動作を簡単に説明する。
まず、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、トランジスタＱＰ１のゲートに供給するクロック信号ＣＬ１をローレベル（Ｌレベル）に相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ１をオフ状態に固定し、前述のクロック信号ＣＬ１〜ＣＬ１２を供給すると、所定の速いスイッチング周波数でチャージポンプ動作が実行される結果、安定化コンデンサＣ０より出力される出力電圧ＶＯＵＴは４Ｖ１（即ち、−１０．４Ｖ）になる。
【００７７】
次に、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、トランジスタＱＰ２のゲートに供給するクロック信号ＣＬ２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ２をオフ状態に固定し、前述のクロック信号ＣＬ１〜ＣＬ１２を供給すると、所定の速いスイッチング周波数でチャージポンプ動作が実行される結果、安定化コンデンサＣ０より出力される出力電圧ＶＯＵＴは−３Ｖ１−ＶＣ（即ち、−９．１Ｖ）になる。
【００７８】
従って、図７の昇圧回路は、第１，第２の電源電圧Ｖ１，ＶＣのいずれかを選択し、普通に昇圧回路として動作させると、出力電圧ＶＯＵＴが−１０．４Ｖか−９．１Ｖとなる。
【００７９】
ところで、上記の図７の昇圧回路の構成で、トランジスタＱＰ１〜ＱＰ４、トランジスタＱＮ１〜ＱＮ８、及びインバータＩＮＶ１〜ＩＮＶ４は集積回路（ＩＣ）内に配設されており、コンデンサＣ１〜Ｃ４，Ｃ０と端子Ａ，ＢはＩＣの内部に設けられた外部との接続端子である。
【００８０】
そこで、図８に示すように、昇圧回路を搭載したＩＣ１０の内部に、上述の出力電圧ＶＯＵＴを出力するための端子Ｂと、上記コンデンサＣ４の一端（即ち、ＱＮ６のソース）に接続した端子Ａとを配設する。なお、端子Ｂと端子Ａとは配線抵抗がのらないように基板上で最短距離となるよう配置することが好ましい。そして、端子Ｂと端子ＡとをＩＣの外部でリードにて電気的に接続し、コンデンサＣ４を外し、トランジスタＱＮ７のゲートにＨレベルを供給することでトランジスタＱＮ７をオン状態に固定する。ただし、トランジスタＱＮ７をオン状態に固定することは必須ではない。これにより、図７の４段構成の昇圧回路の段数が３段となり、第１，第２の電源電圧Ｖ１，ＶＣの一方を選択し、昇圧回路として動作させると、出力電圧ＶＯＵＴが−７．８Ｖか−６．５Ｖとなる。
【００８１】
図９は本発明の第４の実施の形態の電源回路を示すブロック図である。
この第４の実施の形態は、正方向５倍昇圧回路を示している。
図７に示す昇圧回路は、図６の正方向３倍昇圧回路におけるＰチャネルトランジスタＱＰ３６のソースと安定化コンデンサＣ０との間に、ＰチャネルトランジスタＱＰ３７，ＱＰ３８を直列に接続し、ＰチャネルトランジスタＱＰ３６のソースと、ＰチャネルトランジスタＱＰ３３のドレインとの間にコンデンサＣ３を接続し、高電位側の第１の電源電圧Ｖ１と基準電位ＶＳＳとの間に、ＰチャネルトランジスタＱＰ３９及びＮチャネルトランジスタＱＮ３３を直列に接続し、トランジスタＱＰ４３９のドレインとトランジスタＱＰ３７のソースとの間に、コンデンサＣ４を接続する。そして、コンデンサＣ４の一端とトランジスタＱＰ３７のソースとの接続点に端子Ａを設け、かつ安定化コンデンサＣ０の出力端に端子Ｂを設ける。なお、ＰチャネルトランジスタＱＰ３９のゲートには、インバータＩＮＶ１９を介してクロック信号ＣＬ４１を入力し、ＮチャネルトランジスタＱＮ３３のゲートには、クロック信号ＣＬ４２を入力する構成としてある。
【００８２】
ここで、クロック信号の位相関係について説明する。
トランジスタＱＰ３１のクロック信号ＣＬ３１とトランジスタＱＮ３１のクロック信号ＣＬ３３とは、互いに逆相である。また、トランジスタＱＰ２のクロック信号ＣＬ３２とトランジスタＱＮ３１のロック信号ＣＬ３３とは、互いに逆相である。トランジスタＱＰ３９のクロック信号ＣＬ４１とトランジスタＱＮ３３のクロック信号ＣＬ４２とは、互いに逆相である。ランジスタＱＮ３１のロック信号ＣＬ３３とトランジスタＱＮ３３のクロック信号ＣＬ４２とは、同相である。
【００８３】
トランジスタＱＰ３２のクロック信号ＣＬ３４とトランジスタＱＰ３４のクロック信号ＣＬ３６とトランジスタＱＰ３６のクロック信号ＣＬ３８とトランジスタＱＰ３８のクロック信号ＣＬ４０とは、前記トランジスタＱＰ３１のクロック信号ＣＬ３１またはトランジスタＱＰ３２のクロック信号ＣＬ３２と同相である。前記トランジスタＱＰ３３のクロック信号ＣＬ３５とトランジスタＱＰ３５のクロック信号ＣＬ３７とトランジスタＱＰ３７のクロック信号ＣＬ３９とは、前記トランジスタＱＮ３１のクロック信号ＣＬ３３と同相である。
【００８４】
その他の構成は、図６と同様であるので説明を省略する。
このような図９の昇圧回路においては、第１，第２の電源電圧Ｖ１，ＶＣのいずれかを選択し、普通に昇圧回路として動作させると、出力電圧ＶＯＵＴが５Ｖ１（＝１３．０Ｖ）か、４Ｖ１＋ＶＣ（＝１１．７Ｖ） となる。
【００８５】
一方、上記の図９の昇圧回路の構成においても、トランジスタＱＰ３１〜ＱＰ３９、トランジスタＱＮ３１〜ＱＮ３３及びインバータＩＮＶ１１〜ＩＮＶ１９は集積回路（ＩＣ）内に配設されており、コンデンサＣ１〜Ｃ４，Ｃ０と端子Ａ，ＢはＩＣの内部に設けられた外部との接続端子である。
【００８６】
そこで、昇圧回路を搭載したＩＣの内部に、上述の出力電圧ＶＯＵＴを出力するための端子Ｂと、上記コンデンサＣ４の一端（即ち、ＱＰ３７のソース）に接続した端子Ａとを配設し、端子Ｂと端子ＡとをＩＣの外部でリードにて電気的に接続し、コンデンサＣ４を外し、トランジスタＱＰ３８のゲートにＨレベルを供給することでトランジスタＱＰ３８をオン状態に固定する。ただし、トランジスタＱＰ３８をオン状態に固定することは必須ではない。これにより、図９の４段構成の５倍昇圧回路の段数が３段となり、第１，第２の電源電圧Ｖ１，ＶＣの一方を選択し、昇圧回路として動作させると、出力電圧ＶＯＵＴが４Ｖ１（＝１０．４Ｖ）か、３Ｖ１＋ＶＣ（＝９．１Ｖ）となる。
【００８７】
以上述べた第３，第４の実施の形態によれば、多段で構成される昇圧回路を顧客の必要とするであろう最大の段数に作成しておいて実際の使用条件に合わせてＩＣの外部でショートしたり外部接続のコンデンサの数を調整したりすることで、昇圧回路の段数を減らすことができる。
【００８８】
また、図７や図９の回路では、入力電圧として第１，第２の電源電圧を選択できることに加えて、昇圧段数を変更できるので、出力電圧ＶＯＵＴとしては、２×（昇圧段数の変更数）通りの出力電圧を生成することが可能である。さらに、入力電圧の選択数を３つ以上に増せば、出力電圧ＶＯＵＴとして更に多種類の電圧を生成できる。
【００８９】
ところで、図１０（Ａ）に一般的な負方向３倍昇圧回路の構成を示す。この回路は、図１におけるＮチャネルトランジスタＱＮ５のソースと安定化コンデンサＣ０との間に、ＮチャネルトランジスタＱＮ６のドレイン・ソースを直列に接続し、図１におけるＮチャネルトランジスタＱＮ２のドレインとＮチャネルトランジスタＱＮ６のドレインとの間にコンデンサＣ３を接続し、図１における入力電圧切換えのためのＰチャネルトランジスタＱＰ１及びインバータＩＮＶ１を削除することによって、負方向の３段昇圧回路となっている。
【００９０】
入力電圧は電源電圧Ｖ１（例えば２．６Ｖ）のみとなっており、出力電圧ＶＯＵＴは−３Ｖ１（＝−７．８Ｖ）となる。この出力電圧ＶＯＵＴは安定化コンデンサＣ０を通して安定電位として取り出される。
しかしながら、図１０（Ａ）における多段昇圧回路では、ＮチャネルトランジスタＱＮ３，ＱＮ４，ＱＮ５の各ソースａ，ｂ，ｃの電位は高速スイッチングによる昇圧動作しているために図１０（Ｂ）に示すように電位が安定していない。このため、多段昇圧回路の途中の少なくとも１つの段における電位（例えば−５．２Ｖや−２．６Ｖ）を安定電位として取り出せなかった。
【００９１】
図１１は本発明の第５の実施の形態の電源回路を示すブロック図である。図１０と同一部分には同一符号を付して説明する。
この第５の実施の形態に示す電源回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の途中の少なくとも一つの段におけるコンデンサの−極側にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサより途中の電位を安定電位として取り出すようにしたものである。
【００９２】
図１１の昇圧回路では、図１０におけるＮチャネルトランジスタＱＮ４と並列的にＮチャネルトランジスタＱＮ７を配置し、トランジスタＱＮ７のドレインをトランジスタＱＮ３のソース（即ちＱＮ４のドレイン）に接続し、トランジスタＱＮ７をトランジスタＱＮ４と同じタイミングで（即ち同相で）オン・オフさせることにより、トランジスタＱＮ７のソースから出力用の安定化コンデンサＣ０１を介して１段目の出力電圧ＶＯＵＴ１として−Ｖ１（＝−２．６Ｖ）を安定的に取り出せるようにしている。勿論、同時に、安定化コンデンサＣ０からは出力電圧ＶＯＵＴとして、図１０（Ａ）の出力電圧と同様に −３Ｖ１（＝−７．８Ｖ）を取り出すことができる。
【００９３】
なお、２段目からも同様にして、コンデンサＣ２の出力端にトランジスタを介在して出力用のコンデンサを接続することより、出力電圧ＶＯＵＴ２として−２×Ｖ１（＝−５．２Ｖ）を安定的に取り出すことが可能となる。
【００９４】
一般的には−Ｖ１（＝−２．６Ｖ）が必要ならば、図１２に示すような専用の昇圧回路を構成して、−Ｖ１（＝−２．６Ｖ）を得ることが必要である。図１２におけるトランジスタＱＰ３’，ＱＮ２’，ＱＮ３’，ＱＮ７’、インバータＩＮＶ３’，コンデンサＣ１’，安定化コンデンサＣ０１’，出力電圧ＶＯＵＴ１’，及びクロック信号ＣＬ４’，ＣＬ５’，ＣＬ６’，ＣＬ７’はそれぞれ、図１１におけるトランジスタＱＰ３，ＱＮ２，ＱＮ３，ＱＮ７、インバータＩＮＶ３，コンデンサＣ１，安定化コンデンサＣ０１，出力電圧ＶＯＵＴ１，及びクロック信号ＣＬ４，ＣＬ５，ＣＬ６，ＣＬ７に対応している。クロック信号ＣＬ４’及びＣＬ６は同相であり、クロック信号ＣＬ５’及びＣＬ７’は同相であり、かつクロック信号ＣＬ４’及びＣＬ６と、クロック信号ＣＬ５’及びＣＬ７’とは互いに逆相のクロック信号である。
【００９５】
以上述べた第５の実施の形態によれば、トランジスタＱＮ７と出力用の安定化コンデンサＣ０１を追加するのみで、他の部分は負方向３段昇圧回路の部分を利用すればよく、図１２のような専用の昇圧回路を設けるのに比べて、部品点数が少なくて済む。
【００９６】
ところで、液晶表示装置の駆動方法には、原理駆動と呼ばれるものがある。これは、カラーＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃの略）などの単純マトリックス型液晶パネルなどに用いられている。
【００９７】
液晶表示装置は、図１３に示すように、液晶パネル例えば単純マトリックス型液晶パネル２０は、コモン電極Ｃ０〜Ｃｍが形成された第１の基板と、セグメント電極Ｓ０〜Ｓｎが形成された第２の基板との間に、液晶を封止することで形成されている。コモン電極の一本とセグメント電極の一本とが交差する交点が表示画素となり、液晶パネル２０には（ｍ＋１）×（ｎ＋１）の表示画素が存在する。なお、液晶パネルは、単純マトリックス型液晶パネル２０に代えて、アクティブマトリックス型液晶表示パネルなど、他の液晶パネルを用いることもできる。この液晶パネル２０を駆動する駆動回路として、コモン電極Ｃ０〜Ｃｍに接続されたコモンドライバ２１と、セグメント電極Ｓ０〜Ｓｎに接続されたセグメントドライバ２２とが設けられている。これらコモンドライバ２１，セグメントドライバ２２は、電源回路３０から所定の電圧が供給されると共に、駆動制御回路４０からの信号に基づいて、コモン電圧及びセグメント電圧をコモン電極Ｃ０〜Ｃｍ及びセグメント電極Ｓ０〜Ｓｎに供給する。
【００９８】
原理駆動では、コモン電圧はＶ２，ＶＣ，ＭＶ２の３値がとられ、セグメント電圧はＶ１，ＭＶ１の２値がとられる。コモン電圧としては例えば、Ｖ２＝１６．９Ｖ、ＶＣ＝１．３Ｖ、ＭＶ２＝−１４．３Ｖ、またセグメント電圧としては例えば、Ｖ１＝２．６Ｖ、ＭＶ１＝０Ｖとされる。これらのコモン電圧の３値、セグメント電圧の２値を組み合わせることによって液晶パネル上の画素を階調表示することができる。
【００９９】
このような原理駆動の液晶表示装置において、画面表示オフ（液晶画面に何も映さない状態）とするためには、液晶に電圧をかけない無バイアス状態を作成する必要がある。このためには、例えば、セグメント電圧のＶ１＝２．６Ｖを降下して１．３Ｖとし、コモン電圧のＶＣ＝１．３Ｖとセグメント電圧Ｖ１の降下した電圧（＝１．３Ｖ）とで無バイアス状態を作成すればよい。
【０１００】
図１４は正方向２倍昇圧回路を用いたセグメント電圧Ｖ１の生成回路の回路図であり、図１５は図１４を用いて構成される無バイアス用セグメント電圧の作成回路を示すものである。
図１４において、高電位側の電源電圧ＶＣと低電位側の基準電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ５１とＮチャネルトランジスタＱＮ５１とが直列に接続されている。
【０１０１】
ＰチャネルトランジスタＱＰ５１のゲートには図示しない制御手段からクロック信号ＣＬ５２がインバータ（反転回路）ＩＮＶ２１を介して供給され、ソースには電源電圧ＶＣ（＝１．３Ｖ）が入力されている。ＮチャネルトランジスタＱＮ５１のゲートにはクロック信号ＣＬ５１が供給される。
【０１０２】
また、電源電圧ＶＣ（＝１．３Ｖ）には、ＰチャネルトランジスタＱＰ５２、ＱＰ５３が直列に接続されている。トランジスタＱＰ５２、ＱＰ５３の各ゲートには、図示しない制御手段からインバータＩＮＶ２２，ＩＮＶ２３をそれぞれ介してクロック信号ＣＬ５３，ＣＬ５４が供給される。
【０１０３】
トランジスタＱＰ５１及びトランジスタＱＮ５１の共通接続点（ドレイン）とトランジスタＱＰ５２のソースとの間にはコンデンサＣ１が接続され、前記ＰチャネルトランジスタＱＰ５３の出力端（ソース）と基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から２倍昇圧電圧Ｖ１（＝２ＶＣ）が出力される。
【０１０４】
前記トランジスタＱＮ５１のクロック信号ＣＬ５１とトランジスタＱＰ５２のクロック信号ＣＬ５３とは、同相である。また、前記トランジスタＱＰ５１のクロック信号ＣＬ５２とトランジスタＱＰ５３のクロック信号ＣＬ５４とは、同相である。そして、クロック信号ＣＬ５１，ＣＬ５３と、クロック信号ＣＬ５２，ＣＬ５４とは、互いに逆相である。各クロック信号ＣＬ５１〜ＣＬ５４は、５０％デューティの所定周波数（例えば５０ｋＨｚ）の矩形波パルスである。
【０１０５】
上記の回路において、まず、クロック信号ＣＬ５１，ＣＬ５３の半周期にてトランジスタＱＮ５１，ＱＰ５２がオンすると、電源電圧ＶＣ（＝１．３Ｖ）に基づいてコンデンサＣ１が充電され、クロック信号の次の半周期にてＱＮ５１，ＱＰ５２がオフ、トランジスタＱＰ５１，ＱＰ５３がオンすることで、電源電圧ＶＣにコンデンサＣ１の充電電圧（＝ＶＣ）が加算され、安定化コンデンサＣ０には２倍昇圧された２ＶＣ（＝Ｖ１＝２．６Ｖ）の電圧が出力される。
【０１０６】
図１５はセグメント電圧Ｖ１として、本来必要な２．６Ｖと、画面表示オフ時の無バイアス作成用として必要な１．３Ｖとを作成するための回路構成を示している。
【０１０７】
図１５の回路では、図１４の正方向２倍昇圧回路の入力電圧ＶＣ（＝１．３Ｖ）とその出力電圧２ＶＣ（＝Ｖ１＝２．６Ｖ）とをスイッチ回路１にて切り換えてセグメント電圧Ｖ１の大きさを２．６Ｖと１．３Ｖとに切り換えることができるようしている。なお、コンデンサＣ１に並列接続したＮチャネルトランジスタＱＮ５３、コンデンサＣ１の一端と基準電位ＶＳＳとの間に接続したＮチャネルトランジスタＱＮ５２、安定化コンデンサＣ０に並列接続したＮチャネルトランジスタＱＮ５４は、トランジスタＱＮ５２〜ＱＮ５４はシステムの電源を切った後にコンデンサＣ１，Ｃ０に電荷が残っているといけないので（つまり、液晶にＤＣ電圧が印加されてしまうといけないので）、システムの電源を切る前に、コンデンサＣ１，Ｃ０の電荷を抜くために設けられている。
【０１０８】
このように画面表示のオフ時の液晶無バイアス状態を作るために、図１５のようにＶＣと２ＶＣとをスイッチ回路１にて選択し、セグメント電圧Ｖ１としていた。このため、図４の回路で説明したと同様に、トランジスタで構成されるスイッチ回路１の出力インピーダンスの影響が大きくなる。例えばスイッチ回路１の後段に昇圧回路２，３がカスケード接続されている場合には、出力インピーダンスは各昇圧回路２，３それぞれの昇圧倍数の２乗で効いてくるので非常に影響が大きくなる。
【０１０９】
図１６は本発明の第６の実施の形態の電源回路を示す回路図である。
この第６の実施の形態は、スイッチ回路を別に設けることなく、セグメント電圧Ｖ１として、電源電圧ＶＣに基づいて２ＶＣ（＝２．６Ｖ）とＶＣ（＝１．３Ｖ）を出力するようにしたものである。
【０１１０】
図１６の電源回路は、図１５に示した回路構成の一部（トランジスタＱＮ５１〜ＱＮ５４，ＱＰ５１〜ＱＰ５３、インバータＩＮＶ２１〜ＩＮＶ２３、コンデンサＣ１，Ｃ０による２倍昇圧回路）と同じ構成である。図１５と異なる点は、セグメント電圧Ｖ１として電源電圧ＶＣに等しい電圧を出力する場合には、トランジスタＱＮ５２〜ＱＮ５４のオン制御によってコンデンサＣ１，Ｃ０の充電電荷を抜いた後に、トランジスタＱＮ５１，ＱＰ５１〜ＱＰ５３の一部のトランジスタをオン状態とし残りのトランジスタをオフ状態に固定するよう各トランジスタのゲート電圧を制御するようにしたことである。
【０１１１】
以下、図１７及び図１８のタイミングチャートを参照して図１６の回路動作を説明する。
セグメント電圧Ｖ１として２ＶＣを得る時には、図１７に示すようにクリア信号ＸｓｌｐをＬレベルとし、クロック信号ＣＬ５１〜ＣＬ５４を正常に供給することで、図１６の２倍昇圧回路を普通に昇圧動作させ、Ｖ１＝２ＶＣ とする。
【０１１２】
また、セグメント電圧Ｖ１としてＶＣを得る時には、図１８に示すように通常の昇圧動作の後に、クロック信号ＣＬ５１〜ＣＬ５４を全てＬレベルとしてトランジスタＱＮ５１，ＱＰ５１〜ＱＰ５３をオフさせ（正確にはトランジスタＱＰ５１，ＱＰ５２のみをオフさせれば充分）、その状態でクリア信号Ｘｓｌｐを一定時間ＨレベルとしてコンデンサＣ１，Ｃ０の電荷を抜いた後、クロック信号ＣＬ５１，ＣＬ５３，ＣＬ５４をＨレベルとしクロック信号ＣＬ５２をＬレベルとすることで、トランジスタＱＮ５１，ＱＰ５２，ＱＰ５３がオン状態にトランジスタＱＰ５１がオフ状態に固定され、Ｖ１＝ＶＣ となる。
【０１１３】
以上述べた第６の実施の形態によれば、図１５のようにスイッチ回路を用いる必要がなく、従ってスイッチ回路の出力インピーダンスの影響を受けることがない。
本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。
【０１１４】
【発明の効果】
以上述べたように本発明によれば、昇圧回路への入力電圧の切換えをスイッチ回路を用いずに行い、昇圧回路の出力インピーダンスの影響を極力小さくすることが可能な電源回路を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電源回路を示す回路図。
【図２】図１の回路動作を説明するタイミングチャート。
【図３】図１の回路動作を説明するタイミングチャート。
【図４】図１の回路と対比するために、第１，第２の電源電圧をスイッチ回路を通して選択的に入力可能とした場合の一般的な構成を示す構成図。
【図５】図４のスイッチ回路の構成を示す回路図。
【図６】本発明の第２の実施の形態の電源回路を示す回路図。
【図７】本発明の第３の実施の形態の電源回路を示す回路図。
【図８】図７の昇圧回路を搭載したＩＣの外部に配設される、出力電圧ＶＯＵＴを出力するための端子Ｂと、コンデンサの一端に接続した端子Ａとを示す図。
【図９】本発明の第４の実施の形態の電源回路を示すブロック図。
【図１０】一般的な負方向３倍昇圧回路の構成を示す回路図及びその途中電位を示す波形図。
【図１１】本発明の第５の実施の形態の電源回路を示すブロック図。
【図１２】途中電位を作成するのに一般的に必要とされる専用の昇圧回路を示すブロック図。
【図１３】液晶表示装置の構成を示す構成図。
【図１４】正方向２倍昇圧回路を用いたセグメント電圧Ｖ１の生成回路の回路図。
【図１５】図１４を用いて構成される無バイアス用セグメント電圧の作成回路の構成を示す構成図。
【図１６】本発明の第６の実施の形態の電源回路を示す回路図。
【図１７】図１６の回路動作を説明するタイミングチャート。
【図１８】図１６の回路動作を説明するタイミングチャート。
【符号の説明】
Ｖ１…第１の電源電圧
ＶＣ…第２の電源電圧
Ｃ１，Ｃ２…コンデンサ
Ｃ０…安定化コンデンサ（出力用コンデンサ）
ＱＰ１〜ＱＰ３…Ｐチャネルトランジスタ（スイッチングトランジスタ）
ＱＮ１〜ＱＮ５…Ｎチャネルトランジスタ（スイッチングトランジスタ）
【発明の属する技術分野】
本発明は、電源回路に関し、特に、昇圧回路を用いた電源回路で、スイッチ回路を用いることなく昇圧回路への入力電圧を切り換えるようにした電源回路に関する。
【０００２】
【従来の技術】
一般的に、液晶表示装置の駆動装置においては、液晶駆動用の高圧電源が必要であり、この高圧電源をＤＣ−ＤＣ変換方式の昇圧回路によって作成することが多い。
【０００３】
このような液晶駆動用ドライバにおける電源回路では、液晶表示装置の各種機能における負荷に応じた各種の電圧を作成するために、昇圧回路へ入力する電源電圧として、第１の電圧Ｖ１（例えば２．６Ｖ）とこれより低い第２の電圧ＶＣ（例えば１．３Ｖ）の２種類を用意し、この２つの電圧Ｖ１，ＶＣをスイッチ回路などを用いて切り換えていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の液晶駆動用ドライバにおける電源回路では、前段に入力電圧切換え用のスイッチ回路を配し、その後段に昇圧回路を配置するので、スイッチ回路を構成するスイッチ用トランジスタのスイッチ抵抗による影響で、昇圧回路の出力インピーダンスが大きくなるという問題があった。
【０００５】
そこで、本発明は、上記の問題に鑑みてなされたもので、昇圧回路への入力電圧の切換えをスイッチ回路を用いずに行い、昇圧回路の出力インピーダンスを極力小さくすることが可能な電源回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路を制御する制御手段と、を備えた電源回路であって、前記電源回路は前記高電位側の電源電圧を含む所定数の電源電圧をさらに備え、前記昇圧回路の一部への入力電圧として前記所定数の電源電圧の中から１つを選択的に切り換えて入力し、前記制御手段は前記複数のスイッチングトランジスタのうちの前記所定数の電源電圧を入力する複数のトランジスタのうち１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記所定数の電源電圧の入力切換えを行い、前記昇圧回路から所定数の出力電圧を選択的に出力することを特徴とするものである。
【０００７】
本発明のこのような構成によれば、チャージポンプ動作に関与する複数のスイッチングトランジスタのうちの前記所定数の電源電圧を入力可能とする複数のトランジスタのうち１つのトランジスタを除いた他のトランジスタをオフ状態に固定することで、前記昇圧回路への所定数の電源電圧の入力切換えを行うことができ、入力切換え用のスイッチ回路をなくし、昇圧回路の出力インピーダンスを小さくすることができる。３つ以上の電源電圧の入力切換えを行うことも可能である。
【０００８】
本発明による電源回路は、高電位側の第１の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として高電位側の第１，第２の電源電圧を切り換えて入力し、出力電圧として前記第１の電源電圧、又は第１の電源電圧と第２の電源電圧に基づいて昇圧された第１の出力電圧又は第２の出力電圧を出力する昇圧回路と、前記昇圧回路における複数のスイッチングトランジスタのうちの前記第１の電源電圧又は第２の電源電圧を入力する一方のトランジスタをオフ状態に固定し、その他のスイッチングトランジスタを所定の周波数でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への前記第１の電源電圧又は第２の電源電圧の入力切換えを行って前記昇圧回路から前記第１の出力電圧又は第２の出力電圧を出力させる制御手段と、を具備したものである。
【０００９】
本発明のこのような構成によれば、チャージポンプ動作に関与する複数のスイッチングトランジスタのうちの第１又は第２の電源電圧を入力する所定のトランジスタをオフ状態に固定することで、前記昇圧回路への第１又は第２の電源電圧の入力切換えを行うことができ、入力切換え用のスイッチ回路をなくし、昇圧回路の出力インピーダンスを小さくすることができる。
【００１０】
また、本発明において、前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の出力端子と、該多段昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることが好ましい。
【００１１】
このような構成によれば、入力電圧としての複数の電源電圧からの選択と、昇圧段数の選択とが可能となり、複数レベルの出力電圧を生成することが可能となる。
【００１２】
また、本発明において、前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことが好ましい。
【００１３】
このような構成によれば、多段昇圧回路の最終段の出力電圧だけでなく途中の段の出力電圧を安定に取り出すことが可能となる。最終段を除いた途中の段の出力電位に相当する出力電圧を、専用の昇圧回路を設けることなく生成できる。
【００１４】
また、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、前記昇圧回路の出力端子と、前記昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることを特徴とするものである。
【００１５】
本発明のこのような構成によれば、多段昇圧回路において、最大の昇圧段数に設計しておき、実際の使用条件に合わせて昇圧段数を減じることで、出力電圧のレベルを任意に選択することができる。
【００１６】
さらに、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、前記昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことを特徴とするものである。
【００１７】
本発明のこのような構成によれば、多段昇圧回路の最終段の出力電圧だけでなく途中の段の出力電圧を安定に取り出すことが可能となる。最終段を除いた途中の段の出力電位に相当する出力電圧を、専用の昇圧回路を設けることなく生成することができる。
【００１８】
さらに、本発明による電源回路は、高電位側の電源電圧と低電位側の電位との間に、複数のスイッチングトランジスタと複数のコンデンサとを用いて構成されるチャージポンプ方式の昇圧回路と、前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことにより前記昇圧回路から昇圧された第１の出力電圧を出力させ、前記複数のスイッチングトランジスタの一部のトランジスタをオン状態に固定し残りのトランジスタをオフ状態に固定する制御を行うことにより前記昇圧回路から前記高電位側の電源電圧と等しい第２の出力電圧を出力させる制御手段と、を具備したものである。
【００１９】
本発明のこのような構成によれば、高電位側の電源電圧を昇圧して本来必要な第１の出力電圧を出力させることができると共に、前記高電位側の電源電圧と等しい第２の出力電圧を出力させることが可能となる。この電源回路を、液晶ドライバで原理駆動を行う場合のセグメント電圧生成回路に使用すれば、コモン電圧として使用可能な電源電圧に基づいて、セグメント電圧として必要な第１の出力電圧を生成できる一方、セグメント電圧をコモン電圧として使用可能な電源電圧（＝第２の出力電圧）と等しくでき、液晶のセグメント電圧とコモン電圧を同等として画面表示オフ時の所謂無バイアス状態を作成することが可能となる。
【００２０】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
本実施の形態では、液晶駆動用ドライバ等に用いられる昇圧回路について説明する。以下に述べる全ての実施の形態について同様である。
図１は本発明の第１の実施の形態の電源回路を示す回路図である。
この第１の実施の形態では、負方向２段昇圧回路を例として説明する。
【００２１】
図１に示す昇圧回路は、高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられており、（図では８つ）のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５と複数（図では３つ）のコンデンサＣ１，Ｃ２，Ｃ０とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として前記高電位側の電源電圧Ｖ１を含む所定数（図では２つ）の電源電圧Ｖ１，ＶＣを用意しこれら所定数の電源電圧Ｖ１，ＶＣの中から１つを選択的に切り換えて入力し、前記高電位側の電源電圧Ｖ１と、前記選択的に切換え入力した１つの電源電圧Ｖ１又はＶＣとに基づいて、出力電圧ＶＯＵＴとして、昇圧された所定数（図では２つ）の出力電圧−２Ｖ１又は−Ｖ１−ＶＣを選択的に出力することが可能となっている。
【００２２】
そして、図示しない制御手段は、前記昇圧回路における複数のスイッチングトランジスタＱＰ１〜ＱＰ３，ＱＮ１〜ＱＮ５のうちの前記所定数の電源電圧Ｖ１，ＶＣを入力可能とする複数のトランジスタＱＰ２，ＱＰ１のうち１つのトランジスタ（ＱＰ２又はＱＰ１例えばＱＰ２）を除いた他のトランジスタ（例えばＱＰ１）をオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタ（例えばＱＰ１以外のトランジスタＱＰ２，ＱＰ３，ＱＮ１〜ＱＮ５）を所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への入力用として用意された前記所定数の電源電圧Ｖ１，ＶＣの入力切換えを行って前記昇圧回路から所定数の出力電圧−２Ｖ１又は−Ｖ１−ＶＣを選択的に出力可能とさせる。
【００２３】
即ち、入力電圧として高電位側の第１の電源電圧Ｖ１（例えば２．６Ｖ）または第２の電源電圧ＶＣ（例えば１．３Ｖ）を切り換えて入力し、出力電圧として前記第１の電源電圧Ｖ１に基づいて昇圧された第１の出力電圧ＶＯＵＴ（例えば−５．２Ｖ）を生成して出力することが可能である一方、前記第１の電源電圧Ｖ１及び第２の電源電圧ＶＣに基づいて昇圧された第２の出力電圧ＶＯＵＴ（例えば−３．９Ｖ）を生成して出力することが可能である。
【００２４】
なお、この第１の実施の形態では、２つ入力電圧Ｖ１，ＶＣを用意しこれらを切換え可能としているが、３つ以上の入力電圧を用意しこれらを切り換える構成とすることも可能である。３つ以上の入力電圧を用意してこれらを切り換える場合には、これら３つ以上の入力電圧を入力する複数のスイッチングトランジスタを用意し、入力用兼スイッチング動作用に決めた１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の昇圧回路における全てのスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして昇圧動作を行わせる制御を行うことが必要となる。
【００２５】
図１の構成について詳細に説明する。
図１の昇圧回路において、高電位側の第１の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ２とＮチャネルトランジスタＱＮ１とが直列に接続されており、これと並行して、ＰチャネルトランジスタＱＰ３とＮチャネルトランジスタＱＮ２とが直列に接続されている。ＰチャネルトランジスタＱＰ２は、第１の電源電圧Ｖ１を入力可能とするトランジスタである。ＰチャネルトランジスタＱＰ３には常に、第１の電源電圧Ｖ１が供給されている。
【００２６】
また、ＰチャネルトランジスタＱＰ２と並列的にＰチャネルトランジスタＱＰ１が接続されている。このＰチャネルトランジスタＱＰ１は、第２の電源電圧ＶＣを入力可能とするトランジスタである。
【００２７】
ＰチャネルトランジスタＱＰ２は、そのソースとサブストレート（基板）とが共通に接続され、ソースに第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力され、ゲートには図示しない制御手段からクロック信号ＣＬ２がインバータ（反転回路）ＩＮＶ２を介して供給される。ＰチャネルトランジスタＱＰ２のドレインは、ＮチャネルトランジスタＱＮ１のドレインに接続されている。ＮチャネルトランジスタＱＮ１は、そのソース及びサブストレート（基板）が共通に基準電位ＶＳＳに接続されている。
【００２８】
ＰチャネルトランジスタＱＰ１は、そのソースに第２の電源電圧ＶＣ（例えば１．３Ｖ）が入力され、ゲートにはクロック信号ＣＬ１がインバータＩＮＶ１を介して供給され、ドレインはＮチャネルトランジスタＱＮ１のドレインに接続されている。
【００２９】
一方、ＰチャネルトランジスタＱＰ３は、そのソース及びサブストレート（基板）には第１の電源電圧Ｖ１が入力され、ゲートにはクロック信号ＣＬ４がインバータ（反転回路）ＩＮＶ３を介して供給され、ドレインはＮチャネルトランジスタＱＮ２のドレインに接続されている。そして、ＮチャネルトランジスタＱＮ２のソース及びサブストレート（基板）は基準電位ＶＳＳに接続され、ゲートにはクロック信号ＣＬ５が供給される。
【００３０】
また、基準電位ＶＳＳのラインには、ＮチャネルトランジスタＱＮ３、ＱＮ４、ＱＮ５が直列に接続されている。
【００３１】
トランジスタＱＰ３及びトランジスタＱＮ２の共通ドレインとトランジスタＱＮ３のソースとの間にはコンデンサＣ１が接続され、トランジスタＱＰ２及びトランジスタＱＮ１の共通ドレインとトランジスタＱＮ４のソースとの間にはコンデンサＣ２が接続され、前記ＮチャネルトランジスタＱＮ５のソースと基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から昇圧された出力電圧ＶＯＵＴが出力される。
【００３２】
次に、図１の回路動作を図２及び図３を参照して説明する。
まず、クロック信号ＣＬ１〜ＣＬ８の位相関係について説明する。
【００３３】
トランジスタＱＰ１のクロック信号ＣＬ１とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。また、トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。トランジスタＱＰ３のクロック信号ＣＬ４とトランジスタＱＮ３のクロック信号ＣＬ６とトランジスタＱＮ５のクロック信号ＣＬ８とは、前記トランジスタＱＮ１のクロック信号ＣＬ３と同相である。トランジスタＱＮ２のクロック信号ＣＬ５とトランジスタＱＮ４のクロック信号ＣＬ７とは、前記トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２と同相である。
【００３４】
（１）まず、図１の回路で、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、トランジスタＱＰ１のゲートに供給するクロック信号ＣＬ１をローレベル（Ｌレベル）に相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ１をオフ状態に固定する。
【００３５】
このとき、図示しない制御手段からは、トランジスタＱＰ２，ＱＮ１のクロック信号ＣＬ２，ＣＬ３として、図２に示すような所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ２，ＱＮ４のクロック信号ＣＬ５，ＣＬ７は、クロック信号ＣＬ２と同相のクロック信号であり、トランジスタＱＰ３，ＱＮ３，ＱＮ５のクロック信号ＣＬ４，ＣＬ６，ＣＬ８は、前述したようにクロック信号ＣＬ３と同相のクロック信号である。
【００３６】
クロック信号ＣＬ２がＬレベルで、クロックＣＬ３がＨレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオン、トランジスタＱＰ２，ＱＮ２，ＱＮ４がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれて、トランジスタＱＮ５のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００３７】
逆に、クロック信号ＣＬ２がＨレベルで、クロックＣＬ３がＬレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオフ、トランジスタＱＰ２，ＱＮ２，ＱＮ３がオンする。このとき、コンデンサＣ２が電源電圧Ｖ１にて充電され、またコンデンサＣ１の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれる。そして、クロック信号ＣＬ２，ＣＬ３の次の半周期での各位相の反転により、トランジスタＱＰ２がオフ、トランジスタＱＮ１がオンすることで（このときトランジスタＱＰ３はオンするが）、トランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれることになる。
【００３８】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは−２Ｖ１（即ち、−５．２Ｖ）になる。
【００３９】
（２）次に、図１の回路で、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、トランジスタＱＰ２のゲートに供給するクロック信号ＣＬ２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ２をオフ状態に固定する。
【００４０】
このとき、図示しない制御手段からは、トランジスタＱＰ１，ＱＮ１のクロック信号ＣＬ１，ＣＬ３として、図３に示すような所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ２，ＱＮ４のクロック信号ＣＬ５，ＣＬ７は、クロック信号ＣＬ１と同相のクロック信号であり、トランジスタＱＰ３，ＱＮ３，ＱＮ５のクロック信号ＣＬ４，ＣＬ６，ＣＬ８は、前述したようにクロック信号ＣＬ３と同相のクロック信号である。
【００４１】
クロック信号ＣＬ１がＬレベルで、クロックＣＬ３がＨレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオン、トランジスタＱＰ１，ＱＮ２，ＱＮ４がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれ、かつトランジスタＱＮ５のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００４２】
逆に、クロック信号ＣＬ１がＨレベルで、クロックＣＬ３がＬレベルのときは、トランジスタＱＮ１，ＱＰ３，ＱＮ３，ＱＮ５がオフ、トランジスタＱＰ１，ＱＮ２，ＱＮ４がオンする。このとき、コンデンサＣ２が電源電圧ＶＣにて充電され、またコンデンサＣ１の＋極側が基準電位ＶＳＳ（＝０Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれる。そして、クロック信号ＣＬ１，ＣＬ３の次の半周期での各位相の反転により、トランジスタＱＰ１がオフ、トランジスタＱＮ１がオンすることで（このときトランジスタＱＰ３はオンするが）、トランジスタＱＮ４のソース側電位が基準電位ＶＳＳに対して−側へ落とし込まれることになる。
【００４３】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは−Ｖ１−ＶＣ（即ち、−３．９Ｖ）になる。
【００４４】
ここで、図１の回路と対比するために、図１のような構成をとらずに、トランジスタＱＰ１を取り去り、第１，第２の電源電圧Ｖ１，ＶＣを２入力のセレクタで構成されるスイッチ回路１を通して選択的に入力可能とした場合の構成を、図４を参照して説明する。
【００４５】
図４においては、図１におけるインバータＩＮ１及びＰチャネルトランジスタＱＰ１は無く、その代わりに第１，第２の電源電圧Ｖ１，ＶＣが入力されて一方の電源電圧Ｖ１または電源電圧ＶＣを選択する２入力のセレクタで構成されるスイッチ回路１が配設されている。
【００４６】
スイッチ回路１としては、図５に示すように第１，第２の電源電圧Ｖ１，ＶＣが入力される２つの入力ライン間にＮチャネルトランジスタＱＮ２１，ＱＮ２２が直列に接続され、かつこのＮチャネルトランジスタＱＮ２１，ＱＮ２２に対してそれぞれ並列にＰチャネルトランジスタＱＰ２１，ＱＰ２２が接続され、トランジスタＱＮ２１，ＱＮ２２の接続点より前記トランジスタＱＰ２（図４参照）のソースへ、選択された電源電圧Ｖ１または電源電圧ＶＣが出力されるようになっている。ＮチャネルトランジスタＱＮ２１，ＱＮ２２の各ゲートには互いに反対レベル（逆相）の切換信号ＣＬ２１，ＣＬ２３が供給されるようになっており、かつＰチャネルトランジスタＱＰ２１，ＱＰ２２の各ゲートにも互いに反対レベル（逆相）の切換信号ＣＬ２２，ＣＬ２４が供給されるようになっている。ＮチャネルトランジスタＱＮ２１とＰチャネルトランジスタＱＰ２１とは同時にオンするように切換信号ＣＬ２１と切換信号ＣＬ２２とは互いに逆相で与えられる。同様に、ＮチャネルトランジスタＱＮ２２とＰチャネルトランジスタＱＰ２２とは同時にオンするように切換信号ＣＬ２３と切換信号ＣＬ２４とは互いに逆相で与えられる。なお、ＮチャネルトランジスタＱＮ２１とＰチャネルトランジスタＱＰ２１を対として構成し、同様にＮチャネルトランジスタＱＮ２２とＰチャネルトランジスタＱＰ２２を対として構成しているのは、Ｐ，Ｎの各チャネルトランジスタを組み合わせることで各チャネルトランジスタの特性ばらつきを無くすための配慮である。
【００４７】
しかしながら、図４の構成を採用すると、選択された電源電圧Ｖ１または電源電圧ＶＣがスイッチ回路１のスイッチトランジスタを通らねばならず、その分、出力インピーダンスが高くなってしまうという問題がある。この出力インピーダンスはスイッチ回路を通過した後の昇圧回路において昇圧倍数の２乗で利いてくる（影響が出てくる）という不具合を生ずる。つまり、図４のスイッチ回路を用いた構成を採用せず、図１の第１の実施の形態の構成を採用すれば、出力インピーダンスの影響の少ない入力電圧切換え型の電源回路を実現することが可能となる。
【００４８】
即ち、以上述べた第１の実施の形態によれば、コンデンサＣ２に充電される電圧を途中にトランジスタスイッチを挿まずに選択することができ、出力電圧ＶＯＵＴの出力インピーダンスを低くすることが可能となる。
【００４９】
図６は本発明の第２の実施の形態の電源回路を示す回路図である。
この第２の実施の形態は、正方向３倍昇圧回路を示している。つまり、図示左側のコンデンサＣ１を含むトランジスタ回路部分で正方向２倍昇圧が行われ、更に図示右側のコンデンサＣ２を含むトランジスタ回路部分（入力電圧切換え部分も含む）でもう１段の昇圧が加算される結果、正方向の３倍昇圧が可能な構成となっている。
【００５０】
図６に示す昇圧回路は、高電位側の電源電圧Ｖ１と低電位側の電位ＶＳＳとの間に設けられており、複数（図では８つ）のスイッチングトランジスタＱＰ３１〜ＱＰ３６，ＱＮ３１，ＱＮ３２と複数（図では３つ）のコンデンサＣ１，Ｃ２，Ｃ０とで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として前記高電位側の電源電圧Ｖ１を含む所定数（図では２つ）の電源電圧Ｖ１，ＶＣを用意しこれら所定数の電源電圧Ｖ１，ＶＣの中から１つを選択的に切り換えて入力し、前記高電位側の電源電圧Ｖ１と、前記選択的に切換え入力した１つの電源電圧Ｖ１又はＶＣとに基づいて、出力電圧ＶＯＵＴとして、昇圧された所定数（図では２つ）の出力電圧３Ｖ１または２Ｖ１＋ＶＣを選択的に出力することが可能である。
【００５１】
そして、図示しない制御手段は、前記昇圧回路における複数のスイッチングトランジスタＱＰ３１〜ＱＰ３６，ＱＮ３１，ＱＮ３２のうちの前記所定数の電源電圧Ｖ１，ＶＣを入力可能とする複数のトランジスタＱＰ３１，ＱＰ３２のうち１つのトランジスタ（ＱＰ３２又はＱＰ３１例えばＱＰ３２）を除いた他のトランジスタ（例えばＱＰ３１）をオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタ（例えばＱＰ３１以外のトランジスタＱＰ３２〜ＱＰ３６，ＱＮ３１，ＱＮ３２）を所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への入力用として用意された前記所定数の電源電圧Ｖ１，ＶＣの入力切換えを行って前記昇圧回路から所定数の出力電圧３Ｖ１または２Ｖ１＋ＶＣを選択的に出力可能とさせる。
【００５２】
即ち、入力電圧として高電位側の第１の電源電圧Ｖ１（例えば２．６Ｖ）または第２の電源電圧ＶＣ（例えば１．３Ｖ）を切り換えて入力し、出力電圧として前記第１の電源電圧Ｖ１に基づいて昇圧された第１の出力電圧ＶＯＵＴ（例えば７．８Ｖ）を生成して出力することが可能である一方、前記第１の電源電圧Ｖ１及び第２の電源電圧ＶＣに基づいて昇圧された第２の出力電圧ＶＯＵＴ（例えば６．５Ｖ）を生成して出力することが可能である。
【００５３】
なお、この第２の実施の形態では、２つ入力電圧Ｖ１，ＶＣを用意しこれらを切換え可能としているが、３つ以上の入力電圧を用意しこれらを切り換える構成とすることも可能である。３つ以上の入力電圧を用意してこれらを切り換える場合には、これら３つ以上の入力電圧を入力する複数のスイッチングトランジスタを用意し、入力用兼スイッチング動作用に決めた１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の昇圧回路における全てのスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして昇圧動作を行わせる制御を行うことが必要となる。
【００５４】
図６の構成について詳細に説明する。
図６の昇圧回路において、高電位側の第１の電源電圧Ｖ１と低電位側の基準電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ３２とＮチャネルトランジスタＱＮ３１とが直列に接続されており、これと並行して、ＰチャネルトランジスタＱＰ３３とＮチャネルトランジスタＱＮ３２とが直列に接続されている。また、前記ＰチャネルトランジスタＱＰ３２に並列的にＰチャネルトランジスタＱＰ３１が接続されている。
【００５５】
ＰチャネルトランジスタＱＰ３２のソースには、第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力され、ゲートには図示しない制御手段からクロック信号ＣＬ３２がインバータ（反転回路）ＩＮＶ１２を介して供給される。
【００５６】
ＰチャネルトランジスタＱＰ３１は、そのソースに第２の電源電圧ＶＣ（例えば１．３Ｖ）が入力され、ゲートにはクロック信号ＣＬ３１がインバータＩＮＶ１１を介して供給される。
【００５７】
一方、ＰチャネルトランジスタＱＰ３３のゲートにはクロック信号ＣＬ３５がインバータ（反転回路）ＩＮＶ１３を介して供給され、ソースには第１の電源電圧Ｖ１（例えば２．６Ｖ）が入力されている。ＮチャネルトランジスタＱＮ３２のゲートにはクロック信号ＣＬ３４が供給される。
【００５８】
また、第１の電源電圧Ｖ１（例えば２．６Ｖ）のラインには、ＰチャネルトランジスタＱＰ３４、ＱＰ３５、ＱＰ３６が直列に接続されている。トランジスタＱＰ３４、ＱＰ３５、ＱＰ３６の各ゲートには、図示しない制御手段からクロック信号ＣＬ３６，ＣＬ３７，ＣＬ３８がそれぞれインバータＩＮＶ１４，ＩＮＶ１５，ＩＮＶ１６を介して供給される。
【００５９】
トランジスタＱＰ３３及びトランジスタＱＮ３２の共通ドレインとトランジスタＱＰ３４のソースとの間にはコンデンサＣ１が接続され、トランジスタＱＰ３２及びトランジスタＱＮ３１の共通接続点（ドレイン）とトランジスタＱＰ３５のソースとの間にはコンデンサＣ２が接続され、前記ＰチャネルトランジスタＱＰ３６の出力端（ソース）と基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から昇圧された電圧ＶＯＵＴが出力される。
【００６０】
ここでクロック信号の位相関係について説明する。
前記トランジスタＱＰ３１のクロック信号ＣＬ３１とトランジスタＱＮ３１のクロック信号ＣＬ３３とは、互いに逆相である。また、前記トランジスタＱＰ３２のクロック信号ＣＬ３２とトランジスタＱＮ３１のロック信号ＣＬ３３とは、互いに逆相である。前記トランジスタＱＰ３２のクロック信号ＣＬ３４とトランジスタＱＰ３４のクロック信号ＣＬ３６とトランジスタＱＰ３６のクロック信号ＣＬ３８とは、前記トランジスタＱＰ３１のクロック信号ＣＬ３１またはトランジスタＱＰ３２のクロック信号ＣＬ３２と同相である。前記トランジスタＱＰ３３のクロック信号ＣＬ３５とトランジスタＱＰ３５のクロック信号ＣＬ３７とは、前記トランジスタＱＮ３１のクロック信号ＣＬ３３と同相である。
【００６１】
なお、この第２の実施の形態では、Ｐチャネルトランジスタのゲートにクロック信号を供給するのに、Ｐチャネルトランジスタのゲートの前段にインバータ（反転回路）を配置した構成としているが、このインバータを取り去り、その代わりにＰチャネルトランジスタのゲートに供給するクロック信号の極性を反転（換言すれば、クロック信号位相を逆転）させる構成としてもよい。このことは第１の実施の形態の説明における図１や図４、並びに第２の実施の形態以降に述べる実施の形態についても同様である。
【００６２】
以下簡単に動作を説明する。
（１）まず、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、前記ＱＰ３１のゲートに供給するクロック信号ＣＬ３１をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ３１をオフ状態に固定する。
【００６３】
このとき、図示しない制御手段からは、トランジスタＱＰ３２，ＱＮ３１のクロック信号ＣＬ３２，ＣＬ３３として、所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ３２，ＱＰ３４，ＱＰ３６のクロック信号ＣＬ３４，ＣＬ３６，ＣＬ３８は、クロック信号ＣＬ３２と同相のクロック信号であり、トランジスタＱＰ３３，ＱＰ３５のクロック信号ＣＬ３５，ＣＬ３７は、前述したようにクロック信号ＣＬ３３と同相のクロック信号である。
【００６４】
クロック信号ＣＬ３２がＨレベルで、クロック信号ＣＬ３３がＬレベルのときは、トランジスタＱＰ３２，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオン、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１にて充電され、またコンデンサＣ２の−極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、Ｃ２の＋極側の電位即ちトランジスタＱＰ３５のソース側電位が電源電圧Ｖ１に対して＋側へ持ち上がり、トランジスタＱＰ３６のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００６５】
逆に、クロック信号ＣＬ３２がＬレベルで、クロックＣＬ３３がＨレベルのときは、トランジスタＱＰ３２，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオフ、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオンする。このとき、コンデンサＣ２の＋極側が基準電位ＶＳＳに接続され、またコンデンサＣ１の＋極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、コンデンサＣ１の−極側の電位即ちトランジスタＱＰ３４のソース側電位が電源電圧Ｖ１に対して＋側へ持ち上げられる。そして、クロック信号ＣＬ３２，ＣＬ３３の次の半周期での各位相の反転により、トランジスタＱＰ３２がオン、トランジスタＱＮ３１がオフすることで（このときトランジスタＱＰ３３はオフするが）、トランジスタＱＰ３５のソース側電位が電極電圧Ｖ１に対して＋側へ持ち上げられることになる。
【００６６】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは３Ｖ１（即ち、７．８Ｖ）になる。
【００６７】
（２）次に、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、前記ＱＰ３２のゲートに供給するクロック信号ＣＬ３２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ３２をオフ状態に固定する。
【００６８】
このとき、図示しない制御手段からは、トランジスタＱＰ３１，ＱＮ３１のクロック信号ＣＬ３１，ＣＬ３３として、所定の周波数（例えば５０ｋＨｚ）を有しかつ互いに逆相のクロック信号が供給される。トランジスタＱＮ３２，ＱＰ３４，ＱＰ３６のクロック信号ＣＬ３４，ＣＬ３６，ＣＬ３８は、クロック信号ＣＬ３１と同相のクロック信号であり、トランジスタＱＰ３３，ＱＰ３５のクロック信号ＣＬ３５，ＣＬ３７は、前述したようにクロック信号ＣＬ３３と同相のクロック信号である。
【００６９】
クロック信号ＣＬ３１がＨレベルで、クロック信号ＣＬ３３がＬレベルのときは、トランジスタＱＰ３１，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオン、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオフする。このとき、コンデンサＣ１が電源電圧Ｖ１（＝２．６Ｖ）にて充電され、またコンデンサＣ２の＋極側が電源電圧ＶＣ（＝１．３Ｖ）に接続される結果、Ｃ２の−極側の電位即ちトランジスタＱＰ３５のソース側電位が電源電圧ＶＣに対して＋側へ持ち上がり、トランジスタＱＰ３６のドレイン・ソース間を通して安定化コンデンサＣ０に供給される。
【００７０】
逆に、クロック信号ＣＬ３１がＬレベルで、クロックＣＬ３３がＨレベルのときは、トランジスタＱＰ３１，ＱＮＰ３２，ＱＰ３４，ＱＰ３６がオフ、トランジスタＱＮ３１，ＱＰ３３，ＱＰ３５がオンする。このとき、コンデンサＣ２の＋極側が基準電位ＶＳＳに接続され、またコンデンサＣ１の−極側が電源電圧Ｖ１（＝２．６Ｖ）に接続される結果、コンデンサＣ１の＋極側の電位即ちトランジスタＱＰ３４のソース側電位が電源電圧Ｖ１（＝２．６Ｖ）に対して＋側へ持ち上げられる。そして、クロック信号ＣＬ３１，ＣＬ３３の次の半周期での各位相の反転により、トランジスタＱＰ３１がオン、トランジスタＱＮ３１がオフすることで（このときトランジスタＱＰ３３はオフするが）、トランジスタＱＰ３５のソース側電位が電極電圧ＶＣ（＝１．３Ｖ）に対して＋側へ持ち上げられることになる。
【００７１】
以上のクロック信号によるチャージポンプ動作が、所定の速いスイッチング周波数（例えば５０ｋＨｚ）で実行される結果、安定化コンデンサＣ０に充電されて出力される電圧ＶＯＵＴは ２Ｖ１＋ＶＣ（即ち、６．５Ｖ）になる。
【００７２】
以上述べた第２の実施の形態においても、コンデンサＣ２に充電される電圧を途中にトランジスタスイッチを挿まずに選択することができ、出力電圧ＶＯＵＴの出力インピーダンスを低くすることが可能となる。
【００７３】
図７は本発明の第３の実施の形態の電源回路を示す回路図である。
この第３の実施の形態に示す電源回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の出力端子と、該多段昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減らすことを可能としたものである。
この第３の実施の形態は、負方向４段昇圧回路を示している。
【００７４】
図７に示す昇圧回路は、図１の負方向２段昇圧回路におけるＮチャネルトランジスタＱＮ５のソースと安定化コンデンサＣ０の出力端との間に、ＮチャネルトランジスタＱＮ６，ＱＮ７を直列に接続し、ＰチャネルトランジスタＱＰ３とＮチャネルトランジスタＱＮ２の共通接続点（ドレイン）と、ＮチャネルトランジスタＱＮ５，ＱＮ６の接続点との間にコンデンサＣ３を接続し、高電位側の第１の電源電圧Ｖ１と基準電位ＶＳＳとの間に、ＰチャネルトランジスタＱＰ４及びＮチャネルトランジスタＱＮ８を直列に接続し、ＱＰ４とＱＮ８の接続点（ドレイン）と、トランジスタＱＮ６，ＱＮ７の接続点との間に、コンデンサＣ４を接続する。そして、コンデンサＣ４の一端とトランジスタＱＮ６のソースとの接続点に端子Ａを設け、かつ安定化コンデンサＣ０の出力端に端子Ｂを設ける。なお、ＰチャネルトランジスタＱＰ４のゲートには、インバータＩＮＶ４を介してクロック信号ＣＬ１１を入力し、ＮチャネルトランジスタＱＮ８のゲートには、クロック信号ＣＬ１２を入力する構成としてある。
【００７５】
ここでクロック信号の位相関係を説明する。
トランジスタＱＰ１のクロック信号ＣＬ１とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。トランジスタＱＰ４のクロック信号ＣＬ１１とトランジスタＱＮ８のクロック信号ＣＬ１２とは、互いに逆相である。クロック信号ＣＬ１またはクロック信号ＣＬ２とクロック信号ＣＬ１１とは、同相である。また、トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２とトランジスタＱＮ１のクロック信号ＣＬ３とは、互いに逆相である。クロック信号ＣＬ３とクロック信号ＣＬ１２とは、同相である。トランジスタＱＰ３のクロック信号ＣＬ４とトランジスタＱＮ３のクロック信号ＣＬ６とトランジスタＱＮ５のクロック信号ＣＬ８とトランジスタＱＮ７のクロック信号ＣＬ１０とは、前記トランジスタＱＮ１のクロック信号ＣＬ３及び前記トランジスタＱＮ８のクロック信号ＣＬ１２と同相である。トランジスタＱＮ２のクロック信号ＣＬ５とトランジスタＱＮ４のクロック信号ＣＬ７とトランジスタＱＮ６のクロック信号ＣＬ９とは、前記トランジスタＱＰ１のクロック信号ＣＬ１またはトランジスタＱＰ２のクロック信号ＣＬ２と同相である。
【００７６】
その他の構成は、図１と同様であるので説明を省略する。
次に、図７の動作を簡単に説明する。
まず、第１の電源電圧Ｖ１を選択する時は、図示しない制御手段によって、トランジスタＱＰ１のゲートに供給するクロック信号ＣＬ１をローレベル（Ｌレベル）に相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ１をオフ状態に固定し、前述のクロック信号ＣＬ１〜ＣＬ１２を供給すると、所定の速いスイッチング周波数でチャージポンプ動作が実行される結果、安定化コンデンサＣ０より出力される出力電圧ＶＯＵＴは４Ｖ１（即ち、−１０．４Ｖ）になる。
【００７７】
次に、第２の電源電圧ＶＣを選択する時は、図示しない制御手段によって、トランジスタＱＰ２のゲートに供給するクロック信号ＣＬ２をＬレベルに相当する電源電圧ＶＳＳ（＝０Ｖ）に固定することで、トランジスタＱＰ２をオフ状態に固定し、前述のクロック信号ＣＬ１〜ＣＬ１２を供給すると、所定の速いスイッチング周波数でチャージポンプ動作が実行される結果、安定化コンデンサＣ０より出力される出力電圧ＶＯＵＴは−３Ｖ１−ＶＣ（即ち、−９．１Ｖ）になる。
【００７８】
従って、図７の昇圧回路は、第１，第２の電源電圧Ｖ１，ＶＣのいずれかを選択し、普通に昇圧回路として動作させると、出力電圧ＶＯＵＴが−１０．４Ｖか−９．１Ｖとなる。
【００７９】
ところで、上記の図７の昇圧回路の構成で、トランジスタＱＰ１〜ＱＰ４、トランジスタＱＮ１〜ＱＮ８、及びインバータＩＮＶ１〜ＩＮＶ４は集積回路（ＩＣ）内に配設されており、コンデンサＣ１〜Ｃ４，Ｃ０と端子Ａ，ＢはＩＣの内部に設けられた外部との接続端子である。
【００８０】
そこで、図８に示すように、昇圧回路を搭載したＩＣ１０の内部に、上述の出力電圧ＶＯＵＴを出力するための端子Ｂと、上記コンデンサＣ４の一端（即ち、ＱＮ６のソース）に接続した端子Ａとを配設する。なお、端子Ｂと端子Ａとは配線抵抗がのらないように基板上で最短距離となるよう配置することが好ましい。そして、端子Ｂと端子ＡとをＩＣの外部でリードにて電気的に接続し、コンデンサＣ４を外し、トランジスタＱＮ７のゲートにＨレベルを供給することでトランジスタＱＮ７をオン状態に固定する。ただし、トランジスタＱＮ７をオン状態に固定することは必須ではない。これにより、図７の４段構成の昇圧回路の段数が３段となり、第１，第２の電源電圧Ｖ１，ＶＣの一方を選択し、昇圧回路として動作させると、出力電圧ＶＯＵＴが−７．８Ｖか−６．５Ｖとなる。
【００８１】
図９は本発明の第４の実施の形態の電源回路を示すブロック図である。
この第４の実施の形態は、正方向５倍昇圧回路を示している。
図７に示す昇圧回路は、図６の正方向３倍昇圧回路におけるＰチャネルトランジスタＱＰ３６のソースと安定化コンデンサＣ０との間に、ＰチャネルトランジスタＱＰ３７，ＱＰ３８を直列に接続し、ＰチャネルトランジスタＱＰ３６のソースと、ＰチャネルトランジスタＱＰ３３のドレインとの間にコンデンサＣ３を接続し、高電位側の第１の電源電圧Ｖ１と基準電位ＶＳＳとの間に、ＰチャネルトランジスタＱＰ３９及びＮチャネルトランジスタＱＮ３３を直列に接続し、トランジスタＱＰ４３９のドレインとトランジスタＱＰ３７のソースとの間に、コンデンサＣ４を接続する。そして、コンデンサＣ４の一端とトランジスタＱＰ３７のソースとの接続点に端子Ａを設け、かつ安定化コンデンサＣ０の出力端に端子Ｂを設ける。なお、ＰチャネルトランジスタＱＰ３９のゲートには、インバータＩＮＶ１９を介してクロック信号ＣＬ４１を入力し、ＮチャネルトランジスタＱＮ３３のゲートには、クロック信号ＣＬ４２を入力する構成としてある。
【００８２】
ここで、クロック信号の位相関係について説明する。
トランジスタＱＰ３１のクロック信号ＣＬ３１とトランジスタＱＮ３１のクロック信号ＣＬ３３とは、互いに逆相である。また、トランジスタＱＰ２のクロック信号ＣＬ３２とトランジスタＱＮ３１のロック信号ＣＬ３３とは、互いに逆相である。トランジスタＱＰ３９のクロック信号ＣＬ４１とトランジスタＱＮ３３のクロック信号ＣＬ４２とは、互いに逆相である。ランジスタＱＮ３１のロック信号ＣＬ３３とトランジスタＱＮ３３のクロック信号ＣＬ４２とは、同相である。
【００８３】
トランジスタＱＰ３２のクロック信号ＣＬ３４とトランジスタＱＰ３４のクロック信号ＣＬ３６とトランジスタＱＰ３６のクロック信号ＣＬ３８とトランジスタＱＰ３８のクロック信号ＣＬ４０とは、前記トランジスタＱＰ３１のクロック信号ＣＬ３１またはトランジスタＱＰ３２のクロック信号ＣＬ３２と同相である。前記トランジスタＱＰ３３のクロック信号ＣＬ３５とトランジスタＱＰ３５のクロック信号ＣＬ３７とトランジスタＱＰ３７のクロック信号ＣＬ３９とは、前記トランジスタＱＮ３１のクロック信号ＣＬ３３と同相である。
【００８４】
その他の構成は、図６と同様であるので説明を省略する。
このような図９の昇圧回路においては、第１，第２の電源電圧Ｖ１，ＶＣのいずれかを選択し、普通に昇圧回路として動作させると、出力電圧ＶＯＵＴが５Ｖ１（＝１３．０Ｖ）か、４Ｖ１＋ＶＣ（＝１１．７Ｖ） となる。
【００８５】
一方、上記の図９の昇圧回路の構成においても、トランジスタＱＰ３１〜ＱＰ３９、トランジスタＱＮ３１〜ＱＮ３３及びインバータＩＮＶ１１〜ＩＮＶ１９は集積回路（ＩＣ）内に配設されており、コンデンサＣ１〜Ｃ４，Ｃ０と端子Ａ，ＢはＩＣの内部に設けられた外部との接続端子である。
【００８６】
そこで、昇圧回路を搭載したＩＣの内部に、上述の出力電圧ＶＯＵＴを出力するための端子Ｂと、上記コンデンサＣ４の一端（即ち、ＱＰ３７のソース）に接続した端子Ａとを配設し、端子Ｂと端子ＡとをＩＣの外部でリードにて電気的に接続し、コンデンサＣ４を外し、トランジスタＱＰ３８のゲートにＨレベルを供給することでトランジスタＱＰ３８をオン状態に固定する。ただし、トランジスタＱＰ３８をオン状態に固定することは必須ではない。これにより、図９の４段構成の５倍昇圧回路の段数が３段となり、第１，第２の電源電圧Ｖ１，ＶＣの一方を選択し、昇圧回路として動作させると、出力電圧ＶＯＵＴが４Ｖ１（＝１０．４Ｖ）か、３Ｖ１＋ＶＣ（＝９．１Ｖ）となる。
【００８７】
以上述べた第３，第４の実施の形態によれば、多段で構成される昇圧回路を顧客の必要とするであろう最大の段数に作成しておいて実際の使用条件に合わせてＩＣの外部でショートしたり外部接続のコンデンサの数を調整したりすることで、昇圧回路の段数を減らすことができる。
【００８８】
また、図７や図９の回路では、入力電圧として第１，第２の電源電圧を選択できることに加えて、昇圧段数を変更できるので、出力電圧ＶＯＵＴとしては、２×（昇圧段数の変更数）通りの出力電圧を生成することが可能である。さらに、入力電圧の選択数を３つ以上に増せば、出力電圧ＶＯＵＴとして更に多種類の電圧を生成できる。
【００８９】
ところで、図１０（Ａ）に一般的な負方向３倍昇圧回路の構成を示す。この回路は、図１におけるＮチャネルトランジスタＱＮ５のソースと安定化コンデンサＣ０との間に、ＮチャネルトランジスタＱＮ６のドレイン・ソースを直列に接続し、図１におけるＮチャネルトランジスタＱＮ２のドレインとＮチャネルトランジスタＱＮ６のドレインとの間にコンデンサＣ３を接続し、図１における入力電圧切換えのためのＰチャネルトランジスタＱＰ１及びインバータＩＮＶ１を削除することによって、負方向の３段昇圧回路となっている。
【００９０】
入力電圧は電源電圧Ｖ１（例えば２．６Ｖ）のみとなっており、出力電圧ＶＯＵＴは−３Ｖ１（＝−７．８Ｖ）となる。この出力電圧ＶＯＵＴは安定化コンデンサＣ０を通して安定電位として取り出される。
しかしながら、図１０（Ａ）における多段昇圧回路では、ＮチャネルトランジスタＱＮ３，ＱＮ４，ＱＮ５の各ソースａ，ｂ，ｃの電位は高速スイッチングによる昇圧動作しているために図１０（Ｂ）に示すように電位が安定していない。このため、多段昇圧回路の途中の少なくとも１つの段における電位（例えば−５．２Ｖや−２．６Ｖ）を安定電位として取り出せなかった。
【００９１】
図１１は本発明の第５の実施の形態の電源回路を示すブロック図である。図１０と同一部分には同一符号を付して説明する。
この第５の実施の形態に示す電源回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の途中の少なくとも一つの段におけるコンデンサの−極側にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサより途中の電位を安定電位として取り出すようにしたものである。
【００９２】
図１１の昇圧回路では、図１０におけるＮチャネルトランジスタＱＮ４と並列的にＮチャネルトランジスタＱＮ７を配置し、トランジスタＱＮ７のドレインをトランジスタＱＮ３のソース（即ちＱＮ４のドレイン）に接続し、トランジスタＱＮ７をトランジスタＱＮ４と同じタイミングで（即ち同相で）オン・オフさせることにより、トランジスタＱＮ７のソースから出力用の安定化コンデンサＣ０１を介して１段目の出力電圧ＶＯＵＴ１として−Ｖ１（＝−２．６Ｖ）を安定的に取り出せるようにしている。勿論、同時に、安定化コンデンサＣ０からは出力電圧ＶＯＵＴとして、図１０（Ａ）の出力電圧と同様に −３Ｖ１（＝−７．８Ｖ）を取り出すことができる。
【００９３】
なお、２段目からも同様にして、コンデンサＣ２の出力端にトランジスタを介在して出力用のコンデンサを接続することより、出力電圧ＶＯＵＴ２として−２×Ｖ１（＝−５．２Ｖ）を安定的に取り出すことが可能となる。
【００９４】
一般的には−Ｖ１（＝−２．６Ｖ）が必要ならば、図１２に示すような専用の昇圧回路を構成して、−Ｖ１（＝−２．６Ｖ）を得ることが必要である。図１２におけるトランジスタＱＰ３’，ＱＮ２’，ＱＮ３’，ＱＮ７’、インバータＩＮＶ３’，コンデンサＣ１’，安定化コンデンサＣ０１’，出力電圧ＶＯＵＴ１’，及びクロック信号ＣＬ４’，ＣＬ５’，ＣＬ６’，ＣＬ７’はそれぞれ、図１１におけるトランジスタＱＰ３，ＱＮ２，ＱＮ３，ＱＮ７、インバータＩＮＶ３，コンデンサＣ１，安定化コンデンサＣ０１，出力電圧ＶＯＵＴ１，及びクロック信号ＣＬ４，ＣＬ５，ＣＬ６，ＣＬ７に対応している。クロック信号ＣＬ４’及びＣＬ６は同相であり、クロック信号ＣＬ５’及びＣＬ７’は同相であり、かつクロック信号ＣＬ４’及びＣＬ６と、クロック信号ＣＬ５’及びＣＬ７’とは互いに逆相のクロック信号である。
【００９５】
以上述べた第５の実施の形態によれば、トランジスタＱＮ７と出力用の安定化コンデンサＣ０１を追加するのみで、他の部分は負方向３段昇圧回路の部分を利用すればよく、図１２のような専用の昇圧回路を設けるのに比べて、部品点数が少なくて済む。
【００９６】
ところで、液晶表示装置の駆動方法には、原理駆動と呼ばれるものがある。これは、カラーＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃの略）などの単純マトリックス型液晶パネルなどに用いられている。
【００９７】
液晶表示装置は、図１３に示すように、液晶パネル例えば単純マトリックス型液晶パネル２０は、コモン電極Ｃ０〜Ｃｍが形成された第１の基板と、セグメント電極Ｓ０〜Ｓｎが形成された第２の基板との間に、液晶を封止することで形成されている。コモン電極の一本とセグメント電極の一本とが交差する交点が表示画素となり、液晶パネル２０には（ｍ＋１）×（ｎ＋１）の表示画素が存在する。なお、液晶パネルは、単純マトリックス型液晶パネル２０に代えて、アクティブマトリックス型液晶表示パネルなど、他の液晶パネルを用いることもできる。この液晶パネル２０を駆動する駆動回路として、コモン電極Ｃ０〜Ｃｍに接続されたコモンドライバ２１と、セグメント電極Ｓ０〜Ｓｎに接続されたセグメントドライバ２２とが設けられている。これらコモンドライバ２１，セグメントドライバ２２は、電源回路３０から所定の電圧が供給されると共に、駆動制御回路４０からの信号に基づいて、コモン電圧及びセグメント電圧をコモン電極Ｃ０〜Ｃｍ及びセグメント電極Ｓ０〜Ｓｎに供給する。
【００９８】
原理駆動では、コモン電圧はＶ２，ＶＣ，ＭＶ２の３値がとられ、セグメント電圧はＶ１，ＭＶ１の２値がとられる。コモン電圧としては例えば、Ｖ２＝１６．９Ｖ、ＶＣ＝１．３Ｖ、ＭＶ２＝−１４．３Ｖ、またセグメント電圧としては例えば、Ｖ１＝２．６Ｖ、ＭＶ１＝０Ｖとされる。これらのコモン電圧の３値、セグメント電圧の２値を組み合わせることによって液晶パネル上の画素を階調表示することができる。
【００９９】
このような原理駆動の液晶表示装置において、画面表示オフ（液晶画面に何も映さない状態）とするためには、液晶に電圧をかけない無バイアス状態を作成する必要がある。このためには、例えば、セグメント電圧のＶ１＝２．６Ｖを降下して１．３Ｖとし、コモン電圧のＶＣ＝１．３Ｖとセグメント電圧Ｖ１の降下した電圧（＝１．３Ｖ）とで無バイアス状態を作成すればよい。
【０１００】
図１４は正方向２倍昇圧回路を用いたセグメント電圧Ｖ１の生成回路の回路図であり、図１５は図１４を用いて構成される無バイアス用セグメント電圧の作成回路を示すものである。
図１４において、高電位側の電源電圧ＶＣと低電位側の基準電位ＶＳＳとの間には、ＰチャネルトランジスタＱＰ５１とＮチャネルトランジスタＱＮ５１とが直列に接続されている。
【０１０１】
ＰチャネルトランジスタＱＰ５１のゲートには図示しない制御手段からクロック信号ＣＬ５２がインバータ（反転回路）ＩＮＶ２１を介して供給され、ソースには電源電圧ＶＣ（＝１．３Ｖ）が入力されている。ＮチャネルトランジスタＱＮ５１のゲートにはクロック信号ＣＬ５１が供給される。
【０１０２】
また、電源電圧ＶＣ（＝１．３Ｖ）には、ＰチャネルトランジスタＱＰ５２、ＱＰ５３が直列に接続されている。トランジスタＱＰ５２、ＱＰ５３の各ゲートには、図示しない制御手段からインバータＩＮＶ２２，ＩＮＶ２３をそれぞれ介してクロック信号ＣＬ５３，ＣＬ５４が供給される。
【０１０３】
トランジスタＱＰ５１及びトランジスタＱＮ５１の共通接続点（ドレイン）とトランジスタＱＰ５２のソースとの間にはコンデンサＣ１が接続され、前記ＰチャネルトランジスタＱＰ５３の出力端（ソース）と基準電位ＶＳＳとの間には安定化コンデンサＣ０が接続されている。そして、安定化コンデンサＣ０から２倍昇圧電圧Ｖ１（＝２ＶＣ）が出力される。
【０１０４】
前記トランジスタＱＮ５１のクロック信号ＣＬ５１とトランジスタＱＰ５２のクロック信号ＣＬ５３とは、同相である。また、前記トランジスタＱＰ５１のクロック信号ＣＬ５２とトランジスタＱＰ５３のクロック信号ＣＬ５４とは、同相である。そして、クロック信号ＣＬ５１，ＣＬ５３と、クロック信号ＣＬ５２，ＣＬ５４とは、互いに逆相である。各クロック信号ＣＬ５１〜ＣＬ５４は、５０％デューティの所定周波数（例えば５０ｋＨｚ）の矩形波パルスである。
【０１０５】
上記の回路において、まず、クロック信号ＣＬ５１，ＣＬ５３の半周期にてトランジスタＱＮ５１，ＱＰ５２がオンすると、電源電圧ＶＣ（＝１．３Ｖ）に基づいてコンデンサＣ１が充電され、クロック信号の次の半周期にてＱＮ５１，ＱＰ５２がオフ、トランジスタＱＰ５１，ＱＰ５３がオンすることで、電源電圧ＶＣにコンデンサＣ１の充電電圧（＝ＶＣ）が加算され、安定化コンデンサＣ０には２倍昇圧された２ＶＣ（＝Ｖ１＝２．６Ｖ）の電圧が出力される。
【０１０６】
図１５はセグメント電圧Ｖ１として、本来必要な２．６Ｖと、画面表示オフ時の無バイアス作成用として必要な１．３Ｖとを作成するための回路構成を示している。
【０１０７】
図１５の回路では、図１４の正方向２倍昇圧回路の入力電圧ＶＣ（＝１．３Ｖ）とその出力電圧２ＶＣ（＝Ｖ１＝２．６Ｖ）とをスイッチ回路１にて切り換えてセグメント電圧Ｖ１の大きさを２．６Ｖと１．３Ｖとに切り換えることができるようしている。なお、コンデンサＣ１に並列接続したＮチャネルトランジスタＱＮ５３、コンデンサＣ１の一端と基準電位ＶＳＳとの間に接続したＮチャネルトランジスタＱＮ５２、安定化コンデンサＣ０に並列接続したＮチャネルトランジスタＱＮ５４は、トランジスタＱＮ５２〜ＱＮ５４はシステムの電源を切った後にコンデンサＣ１，Ｃ０に電荷が残っているといけないので（つまり、液晶にＤＣ電圧が印加されてしまうといけないので）、システムの電源を切る前に、コンデンサＣ１，Ｃ０の電荷を抜くために設けられている。
【０１０８】
このように画面表示のオフ時の液晶無バイアス状態を作るために、図１５のようにＶＣと２ＶＣとをスイッチ回路１にて選択し、セグメント電圧Ｖ１としていた。このため、図４の回路で説明したと同様に、トランジスタで構成されるスイッチ回路１の出力インピーダンスの影響が大きくなる。例えばスイッチ回路１の後段に昇圧回路２，３がカスケード接続されている場合には、出力インピーダンスは各昇圧回路２，３それぞれの昇圧倍数の２乗で効いてくるので非常に影響が大きくなる。
【０１０９】
図１６は本発明の第６の実施の形態の電源回路を示す回路図である。
この第６の実施の形態は、スイッチ回路を別に設けることなく、セグメント電圧Ｖ１として、電源電圧ＶＣに基づいて２ＶＣ（＝２．６Ｖ）とＶＣ（＝１．３Ｖ）を出力するようにしたものである。
【０１１０】
図１６の電源回路は、図１５に示した回路構成の一部（トランジスタＱＮ５１〜ＱＮ５４，ＱＰ５１〜ＱＰ５３、インバータＩＮＶ２１〜ＩＮＶ２３、コンデンサＣ１，Ｃ０による２倍昇圧回路）と同じ構成である。図１５と異なる点は、セグメント電圧Ｖ１として電源電圧ＶＣに等しい電圧を出力する場合には、トランジスタＱＮ５２〜ＱＮ５４のオン制御によってコンデンサＣ１，Ｃ０の充電電荷を抜いた後に、トランジスタＱＮ５１，ＱＰ５１〜ＱＰ５３の一部のトランジスタをオン状態とし残りのトランジスタをオフ状態に固定するよう各トランジスタのゲート電圧を制御するようにしたことである。
【０１１１】
以下、図１７及び図１８のタイミングチャートを参照して図１６の回路動作を説明する。
セグメント電圧Ｖ１として２ＶＣを得る時には、図１７に示すようにクリア信号ＸｓｌｐをＬレベルとし、クロック信号ＣＬ５１〜ＣＬ５４を正常に供給することで、図１６の２倍昇圧回路を普通に昇圧動作させ、Ｖ１＝２ＶＣ とする。
【０１１２】
また、セグメント電圧Ｖ１としてＶＣを得る時には、図１８に示すように通常の昇圧動作の後に、クロック信号ＣＬ５１〜ＣＬ５４を全てＬレベルとしてトランジスタＱＮ５１，ＱＰ５１〜ＱＰ５３をオフさせ（正確にはトランジスタＱＰ５１，ＱＰ５２のみをオフさせれば充分）、その状態でクリア信号Ｘｓｌｐを一定時間ＨレベルとしてコンデンサＣ１，Ｃ０の電荷を抜いた後、クロック信号ＣＬ５１，ＣＬ５３，ＣＬ５４をＨレベルとしクロック信号ＣＬ５２をＬレベルとすることで、トランジスタＱＮ５１，ＱＰ５２，ＱＰ５３がオン状態にトランジスタＱＰ５１がオフ状態に固定され、Ｖ１＝ＶＣ となる。
【０１１３】
以上述べた第６の実施の形態によれば、図１５のようにスイッチ回路を用いる必要がなく、従ってスイッチ回路の出力インピーダンスの影響を受けることがない。
本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。
【０１１４】
【発明の効果】
以上述べたように本発明によれば、昇圧回路への入力電圧の切換えをスイッチ回路を用いずに行い、昇圧回路の出力インピーダンスの影響を極力小さくすることが可能な電源回路を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電源回路を示す回路図。
【図２】図１の回路動作を説明するタイミングチャート。
【図３】図１の回路動作を説明するタイミングチャート。
【図４】図１の回路と対比するために、第１，第２の電源電圧をスイッチ回路を通して選択的に入力可能とした場合の一般的な構成を示す構成図。
【図５】図４のスイッチ回路の構成を示す回路図。
【図６】本発明の第２の実施の形態の電源回路を示す回路図。
【図７】本発明の第３の実施の形態の電源回路を示す回路図。
【図８】図７の昇圧回路を搭載したＩＣの外部に配設される、出力電圧ＶＯＵＴを出力するための端子Ｂと、コンデンサの一端に接続した端子Ａとを示す図。
【図９】本発明の第４の実施の形態の電源回路を示すブロック図。
【図１０】一般的な負方向３倍昇圧回路の構成を示す回路図及びその途中電位を示す波形図。
【図１１】本発明の第５の実施の形態の電源回路を示すブロック図。
【図１２】途中電位を作成するのに一般的に必要とされる専用の昇圧回路を示すブロック図。
【図１３】液晶表示装置の構成を示す構成図。
【図１４】正方向２倍昇圧回路を用いたセグメント電圧Ｖ１の生成回路の回路図。
【図１５】図１４を用いて構成される無バイアス用セグメント電圧の作成回路の構成を示す構成図。
【図１６】本発明の第６の実施の形態の電源回路を示す回路図。
【図１７】図１６の回路動作を説明するタイミングチャート。
【図１８】図１６の回路動作を説明するタイミングチャート。
【符号の説明】
Ｖ１…第１の電源電圧
ＶＣ…第２の電源電圧
Ｃ１，Ｃ２…コンデンサ
Ｃ０…安定化コンデンサ（出力用コンデンサ）
ＱＰ１〜ＱＰ３…Ｐチャネルトランジスタ（スイッチングトランジスタ）
ＱＮ１〜ＱＮ５…Ｎチャネルトランジスタ（スイッチングトランジスタ）
Claims (7)
- 高電位側の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、
前記昇圧回路を制御する制御手段と、
を備えた電源回路であって、
前記電源回路は前記高電位側の電源電圧を含む所定数の電源電圧をさらに備え、前記昇圧回路の一部への入力電圧として前記所定数の電源電圧の中から１つを選択的に切り換えて入力し、
前記制御手段は前記複数のスイッチングトランジスタのうちの前記所定数の電源電圧を入力する複数のトランジスタのうち１つのトランジスタを除いた他のトランジスタをオフ状態に固定し、該オフ状態に固定された以外の全てのトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、
前記所定数の電源電圧の入力切換えを行い、前記昇圧回路から所定数の出力電圧を選択的に出力することを特徴とする電源回路。 - 高電位側の第１の電源電圧と低電位側の電位との間に設けられ、複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路であって、該昇圧回路の一部への入力電圧として高電位側の第１，第２の電源電圧を切り換えて入力し、出力電圧として前記第１の電源電圧、又は第１の電源電圧と第２の電源電圧に基づいて昇圧された第１の出力電圧又は第２の出力電圧を出力する昇圧回路と、
前記昇圧回路における複数のスイッチングトランジスタのうちの前記第１の電源電圧又は第２の電源電圧を入力する一方のトランジスタをオフ状態に固定し、その他のスイッチングトランジスタを所定の周波数でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことで、前記昇圧回路の一部への前記第１の電源電圧又は第２の電源電圧の入力切換えを行って前記昇圧回路から前記第１の出力電圧又は第２の出力電圧を出力させる制御手段と、
を具備したことを特徴とする電源回路。 - 前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の出力端子と、該多段昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることを特徴とする請求項１又は２に記載の電源回路。
- 前記昇圧回路は、複数の昇圧段数を有する多段昇圧回路で構成され、該多段昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことを特徴とする請求項１又は２に記載の電源回路。
- 高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、
複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、
前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、
前記昇圧回路の出力端子と、前記昇圧回路の少なくとも最終段を構成するコンデンサの出力端側の端子とをショートし、該コンデンサを取り去ることによって、昇圧段数を減じることを特徴とする電源回路。 - 高電位側の電源電圧と低電位側の電位との間に設けられ、複数の昇圧段数を有する多段昇圧回路で構成され、前記高電位側の電源電圧に基づいて多段昇圧された出力電圧を生成する電源回路であって、
複数のスイッチングトランジスタと複数のコンデンサとで構成されるチャージポンプ方式の昇圧回路と、
前記昇圧回路の前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御手段と、を具備し、
前記昇圧回路の最終段を除いた少なくとも１つの段におけるコンデンサの出力端にトランジスタを介して出力用コンデンサを接続し、該出力用コンデンサからその段の電位を安定電位として取り出すことを特徴とする電源回路。 - 高電位側の電源電圧と低電位側の電位との間に、複数のスイッチングトランジスタと複数のコンデンサとを用いて構成されるチャージポンプ方式の昇圧回路と、
前記複数のスイッチングトランジスタを所定の周波数でかつ互いに所定の位相関係でスイッチングして前記昇圧回路に昇圧動作を行わせる制御を行うことにより前記昇圧回路から昇圧された第１の出力電圧を出力させ、前記複数のスイッチングトランジスタの一部のトランジスタをオン状態に固定し残りのトランジスタをオフ状態に固定する制御を行うことにより前記昇圧回路から前記高電位側の電源電圧と等しい第２の出力電圧を出力させる制御手段と、
を具備したことを特徴とする電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340884A JP2004180364A (ja) | 2002-11-25 | 2002-11-25 | 電源回路 |
| US10/719,893 US7088356B2 (en) | 2002-11-25 | 2003-11-21 | Power source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340884A JP2004180364A (ja) | 2002-11-25 | 2002-11-25 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004180364A true JP2004180364A (ja) | 2004-06-24 |
Family
ID=32703397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002340884A Withdrawn JP2004180364A (ja) | 2002-11-25 | 2002-11-25 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7088356B2 (ja) |
| JP (1) | JP2004180364A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295198B2 (en) | 2004-01-15 | 2007-11-13 | Seiko Epson Corporation | Voltage booster circuit, power supply circuit, and liquid crystal driver |
| JP2011025541A (ja) * | 2009-07-27 | 2011-02-10 | Seiko Epson Corp | 駆動回路、液体噴射装置、印刷装置、および医療機器 |
| JP2011067039A (ja) * | 2009-09-18 | 2011-03-31 | Yamaha Corp | チャージポンプ |
| JP2011233048A (ja) * | 2010-04-28 | 2011-11-17 | Oki Semiconductor Co Ltd | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049296A1 (en) * | 2002-11-25 | 2004-06-10 | Koninklijke Philips Electronics N.V. | Multi output dc/dc converter for liquid crystal display device |
| KR100523665B1 (ko) * | 2003-02-04 | 2005-10-24 | 매그나칩 반도체 유한회사 | 에스티엔 액정표시 패널 구동 회로 |
| JP3841083B2 (ja) * | 2004-01-20 | 2006-11-01 | セイコーエプソン株式会社 | 昇圧回路、電源回路及び液晶駆動装置 |
| JP4699851B2 (ja) * | 2005-09-30 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 昇圧回路 |
| US8686796B2 (en) | 2011-04-19 | 2014-04-01 | Qualcomm Incorporated | RF power amplifiers with improved efficiency and output power |
| JP5749551B2 (ja) * | 2011-04-20 | 2015-07-15 | ラピスセミコンダクタ株式会社 | チャージポンプ型の昇圧システム及び半導体チップ |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03118758A (ja) | 1989-09-29 | 1991-05-21 | Nec Corp | 直流電源装置 |
| JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
| CN1134693C (zh) * | 1995-01-11 | 2004-01-14 | 精工爱普生株式会社 | 电源电路、液晶显示装置和电子设备 |
| US6236394B1 (en) | 1997-03-28 | 2001-05-22 | Seiko Epson Corporation | Power supply circuit, display device, and electronic instrument |
| JP3540652B2 (ja) * | 1998-04-10 | 2004-07-07 | 三洋電機株式会社 | チャージポンプ式昇圧回路 |
| US6396772B1 (en) | 1999-01-06 | 2002-05-28 | Seiko Epson Corporation | Electronic apparatus and control method for electronic apparatus |
| JP3239357B2 (ja) * | 1999-01-29 | 2001-12-17 | 日本電気株式会社 | チャージポンプ回路 |
| JP3476384B2 (ja) * | 1999-07-08 | 2003-12-10 | Ｎｅｃマイクロシステム株式会社 | 昇圧回路とその制御方法 |
| JP3475178B2 (ja) | 2000-01-26 | 2003-12-08 | 三洋電機株式会社 | チャージポンプ回路 |
| JP2001309642A (ja) | 2000-04-26 | 2001-11-02 | New Japan Radio Co Ltd | 可変昇圧回路 |
| JP2004064937A (ja) * | 2002-07-31 | 2004-02-26 | Nec Corp | チャージポンプ型昇圧回路 |
| JP2004096881A (ja) | 2002-08-30 | 2004-03-25 | Sanyo Electric Co Ltd | 昇圧回路およびその集積回路 |
| JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3675457B2 (ja) * | 2003-06-19 | 2005-07-27 | セイコーエプソン株式会社 | 昇圧クロック生成回路及び半導体装置 |
| US7099166B2 (en) * | 2003-08-26 | 2006-08-29 | Samsung Electronics Co., Ltd. | Voltage boosting circuit and method |
| KR100524985B1 (ko) * | 2003-08-26 | 2005-10-31 | 삼성전자주식회사 | 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 |
| JP3972916B2 (ja) * | 2004-04-08 | 2007-09-05 | セイコーエプソン株式会社 | 昇圧回路及び半導体集積回路 |
-
2002
- 2002-11-25 JP JP2002340884A patent/JP2004180364A/ja not_active Withdrawn
-
2003
- 2003-11-21 US US10/719,893 patent/US7088356B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295198B2 (en) | 2004-01-15 | 2007-11-13 | Seiko Epson Corporation | Voltage booster circuit, power supply circuit, and liquid crystal driver |
| JP2011025541A (ja) * | 2009-07-27 | 2011-02-10 | Seiko Epson Corp | 駆動回路、液体噴射装置、印刷装置、および医療機器 |
| JP2011067039A (ja) * | 2009-09-18 | 2011-03-31 | Yamaha Corp | チャージポンプ |
| JP2011233048A (ja) * | 2010-04-28 | 2011-11-17 | Oki Semiconductor Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7088356B2 (en) | 2006-08-08 |
| US20040141342A1 (en) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020130704A1 (en) | Charge pump circuit | |
| EP1030288A1 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
| KR20100138146A (ko) | 고효율의 차지 펌프 | |
| JP4193462B2 (ja) | 昇圧回路 | |
| CN109658888B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US7053690B2 (en) | Voltage generating circuit with two resistor ladders | |
| JPH10319368A (ja) | 表示パネルの駆動装置 | |
| EP1030288A2 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
| JP2004180364A (ja) | 電源回路 | |
| JP2019201546A (ja) | 低ｖｉｎ高効率チャージポンプ | |
| JP4969322B2 (ja) | 電圧発生回路およびそれを備える画像表示装置 | |
| US8941635B2 (en) | Driving circuit for electrophoretic display device | |
| US20050012542A1 (en) | Power supply | |
| KR20040073338A (ko) | 표시 장치의 구동용 전원 장치 및 표시 장치 | |
| JP2015142449A (ja) | チャージポンプ回路 | |
| JP2010093919A (ja) | 昇圧回路及び半導体集積回路装置 | |
| US20130100105A1 (en) | Signal generator circuit, liquid crystal display device | |
| JP4756467B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR20060133710A (ko) | 클록 레벨 시프터 및 이를 포함하는 평판 표시 장치 | |
| JP4901252B2 (ja) | 負昇圧チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置 | |
| JP2017046587A (ja) | チャージポンプ | |
| JP4877334B2 (ja) | チャージポンプ回路 | |
| JP2005044203A (ja) | 電源回路 | |
| JP4281359B2 (ja) | チャージポンプ回路 | |
| CN111968588B (zh) | 一种多路复用显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050412 |