JP4353826B2

JP4353826B2 - 定電圧回路

Info

Publication number: JP4353826B2
Application number: JP2004051636A
Authority: JP
Inventors: 弘造伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2009-10-28
Anticipated expiration: 2024-02-26
Also published as: JP2005242665A; US7274180B2; US20050189932A1

Description

本発明は、出力電圧の立ち上がり時間を変更することができるようにした定電圧回路に関するものである。

近年、携帯電話やデジタルカメラ等の携帯機器では機能が豊富になり、これに伴って、各機能が電源に要求する性能及び仕様も多岐にわたるようになってきた。このため、同じ機器内で、電圧や電流容量の異なる何種類もの電源が必要になってきている。また、携帯機器では、使用できる時間をできるだけ長くするため、現在使われていない機能の回路を待機状態にしたり、又は電源をオフにしたりして、電池の寿命を延ばすように制御している。この結果、機器内では、多くの電源回路が頻繁に作動したり、停止したりしている。

また、基準電圧が立ち上がっている状態であってもソフトスタートを行うことができる直流安定化電源装置があった（例えば、特許文献１参照。）。ここで、複数の電源回路が同時に作動を開始するような場合、出力電圧の立ち上がり時間が各電源回路で大きく異なると、回路に思わぬ大きな無効電流が流れたり、回路がラッチアップする等のトラブルが発生してしまう。このため、電源回路の立ち上がり時間に関しては、所定の時間に収まるように設計しなければならなかった。

図６は、従来一般に使用されている定電圧回路の例を示した図である。
図６において、定電圧回路１００は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１０１と、誤差増幅回路ＡＭＰａと、出力電圧Ｖｏｕｔを検出するための２つの抵抗Ｒａ，Ｒｂと、出力制御トランジスタＭａと、過電流保護回路１０２とで構成されている。
定電圧回路１００の出力電圧Ｖｏｕｔの立ち上がり時間は、主に出力制御トランジスタＭａの電流駆動能力、過電流保護回路１０２の制限電流値、誤差増幅回路ＡＭＰａの位相補償量、負荷１１０に流れる負荷電流、及び負荷１１０に接続されたバイパスコンデンサＣａの容量等の組み合わせによって決まる。

負荷電流の電流値やバイパスコンデンサＣａの容量は回路ごとに異なるため、定電圧回路１００の出力電圧Ｖｏｕｔの立ち上がり時間を所定の時間内に設定するためには、負荷電流やバイパスコンデンサＣａの容量に合わせて、過電流保護回路１０２の制限電流値をレーザトリミング等で調整していた。
特開２００３−２１６２５１号公報

しかし、従来のレーザトリミングを使用して設定する方法では、定電圧回路内の回路定数が固定されてしまうことから汎用性がなくなっていた。このため、電源の立ち上げ時における負荷電流が該立ち上げごとに異なるような回路では、ある条件でトリミングしても、立ち上がり時の条件が変化した場合は、他の電源回路の出力電圧の立ち上がり時間と差ができてしまうという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、電源立ち上げ時に、複数の出力制御トランジスタの中から少なくとも１つの任意のトランジスタを選択することができるようにしたため、負荷の要求条件に沿った電源立ち上がり時間に近い出力電圧の立ち上がり時間にすることができる定電圧回路を得ることを目的とする。

この発明に係る定電圧回路は、入力端子に入力された電圧から所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記入力電圧から所定の定電圧を生成して前記出力端子にそれぞれ出力する、特性の異なる複数の定電圧回路部と、
あらかじめ選択設定された定電圧回路部のみを作動させ、他の定電圧回路部の動作を停止させる切替回路部と、
を備え、
前記各定電圧回路部は、
制御電極に入力された信号に応じて、前記入力端子から出力端子へ出力する電流を制御する出力制御トランジスタと、
前記出力端子からの出力電圧の検出を行い、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が該基準電圧になるように出力制御トランジスタの動作制御を行う誤差増幅回路部と、
をそれぞれ備え、
前記切替回路部は、前記各定電圧回路部の内、１つの定電圧回路部を選択するようにあらかじめ設定され、動作を停止させる前記定電圧回路部に対して、誤差増幅回路部の動作を停止させると共に前記出力電圧検出回路部及び基準電圧発生回路部への給電を停止させ、作動させる定電圧回路部における誤差増幅回路部の出力信号を、前記すべての定電圧回路部の各出力制御トランジスタの内、設定された少なくとも１つの出力制御トランジスタに出力するものである。

また、この発明に係る定電圧回路は、入力端子に入力された電圧から所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記入力電圧から所定の定電圧を生成して前記出力端子にそれぞれ出力する、特性の異なる複数の定電圧回路部と、
あらかじめ選択設定された定電圧回路部のみを作動させ、他の定電圧回路部の動作を停止させる切替回路部と、
を備え、
前記各定電圧回路部は、
制御電極に入力された信号に応じて、前記入力端子から出力端子へ出力する電流を制御する出力制御トランジスタと、
前記出力端子からの出力電圧の検出を行い、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が該基準電圧になるように出力制御トランジスタの動作制御を行う誤差増幅回路部と、
をそれぞれ備え、
前記切替回路部は、前記各定電圧回路部の内、１つの定電圧回路部を選択するように外部から随時設定され、動作を停止させる前記定電圧回路部に対して、誤差増幅回路部の動作を停止させると共に前記出力電圧検出回路部及び基準電圧発生回路部への給電を停止させ、作動させる定電圧回路部における誤差増幅回路部の出力信号を、前記すべての定電圧回路部の各出力制御トランジスタの内、設定された少なくとも１つの出力制御トランジスタに出力するものである。

本発明の定電圧回路によれば、複数の出力制御トランジスタを備え、電源立ち上げ時に、各出力制御トランジスタの中から、少なくとも１つの任意のトランジスタを選択できるようにしたことから、負荷の要求条件に沿った電源立ち上がり時間に近い出力電圧の立ち上がり時間にすることができる。
また、特性の異なる複数の定電圧回路部を備え、電源立ち上げ時に、各定電圧回路部の中から、任意の定電圧回路部を選択できるようにしたことから、負荷の要求条件に沿った電源立ち上がり時間に近い出力電圧の立ち上がり時間にすることができる。
更に、各定電圧回路部においては、それぞれの誤差増幅回路部と、それぞれの出力制御トランジスタの組み合わせを、任意に行えるようにしたことから、出力電圧の立ち上がり時間を該各組み合わせの中から選択することができ、他の電源回路との出力電圧の立ち上がり時間を更に合わせやすくすることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎから所定の定電圧Ｖ１を生成して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に供給する。

定電圧回路１は、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路２と、誤差増幅回路ＡＭＰと、出力電圧Ｖｏｕｔを検出するための２つの抵抗Ｒ１，Ｒ２と、ＰＭＯＳトランジスタからなる出力制御トランジスタＭ１，Ｍ２と、スイッチＳＷと、あらかじめ設定された通りに該スイッチＳＷの切り替えを行う切替回路３とで構成されている。なお、基準電圧発生回路２、誤差増幅回路ＡＭＰ及び抵抗Ｒ１，Ｒ２は制御回路部をなし、スイッチＳＷ及び切替回路３は切替回路部をなす。

入力端子ＩＮと出力端子ＯＵＴとの間には出力制御トランジスタＭ１及びＭ２が並列に接続され、出力制御トランジスタＭ１のゲートはスイッチＳＷの端子Ａに接続され、出力制御トランジスタＭ２のゲートはスイッチＳＷの端子Ｂに接続されている。スイッチＳＷの共通端子Ｃは誤差増幅回路ＡＭＰの出力端に接続され、スイッチＳＷは、切替回路３から入力される切替制御信号Ｓｃに応じて、共通端子Ｃと端子Ａを接続するか又は共通端子Ｃと端子Ｂを接続する。

また、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１と抵抗Ｒ２が直列に接続され、抵抗Ｒ１と抵抗Ｒ２との接続部は誤差増幅回路ＡＭＰの非反転入力端に接続され、誤差増幅回路ＡＭＰの反転入力端には基準電圧Ｖｒが入力されている。更に出力端子ＯＵＴと接地電圧との間には負荷１０とバイパスコンデンサＣ１が並列に接続されている。なお、誤差増幅回路ＡＭＰは、入力電圧Ｖｉｎと接地電圧を電源として作動する。

このような構成において、切替回路３には、電源の立ち上がり時に出力制御トランジスタＭ１又はＭ２のいずれか一方を使用するように設定されており、切替回路３は、該設定に従ってスイッチＳＷに切替制御信号Ｓｃを出力する。スイッチＳＷは、入力された切替制御信号Ｓｃに従って、誤差増幅回路ＡＭＰの出力端を出力制御トランジスタＭ１又はＭ２のいずれか一方のゲートに接続する。ここで、出力制御トランジスタＭ１及びＭ２の電流駆動能力は異なっており、例えば、出力制御トランジスタＭ２は、出力制御トランジスタＭ１よりも素子サイズが小さく電流駆動能力が小さい。

抵抗Ｒ１とＲ２の直列回路は、出力電圧Ｖｏｕｔを分圧し該分圧した電圧Ｖｄを誤差増幅回路ＡＭＰの非反転入力端に入力する。誤差増幅回路ＡＭＰは、入力された前記分圧電圧Ｖｄが基準電圧Ｖｒになるように、スイッチＳＷを介して出力端に接続された出力制御トランジスタの動作制御を行う。
電源立ち上がり時に出力制御トランジスタＭ２を用いて出力電圧Ｖｏｕｔを立ち上げると、該立ち上がり時間は、図２で示すように、出力制御トランジスタＭ１を使用したときよりも長くなる。すなわち、出力制御トランジスタＭ２を使用した場合は、出力電圧Ｖｏｕｔが所定の定電圧Ｖ１に達するまでは、出力制御トランジスタＭ２の限界のドレイン電流値に出力電流ｉｏが制限されるため、バイパスコンデンサＣ１への充電に時間がかかり、出力電圧Ｖｏｕｔは、図２に示すように直線的にゆっくりと上昇する。

このように、電源立ち上がり時の負荷１０の状態と、同時に立ち上がる他の電源回路の出力電圧の立ち上がり時間とを考慮し、他の電源回路の出力信号の立ち上がり時間に近い立ち上がり時間が得られるように、出力制御トランジスタＭ１又はＭ２のどちらを使用するかをあらかじめ切替回路３に設定しておくことにより、出力電圧Ｖｏｕｔの適切な立ち上がり特性を得ることができる。なお、出力電圧Ｖｏｕｔが立ち上がった後は、負荷電流や、負荷の求める性能に応じて、出力制御トランジスタＭ１及びＭ２の内、最適な方に切り替えて使用するように切替回路３の設定を随時変えるようにしてもよい。

また、図１では２つの出力制御トランジスタを使用した場合を例にして説明したが、これは１例であり、電流駆動能力の異なる複数の出力制御トランジスタを使用し、これらの出力制御トランジスタの内のいずれか１つを選択して使用するようにしてもよい。図３は、このようにした場合の定電圧回路の例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、複数の出力制御トランジスタＭ１〜Ｍｎと、該出力制御トランジスタＭ１〜Ｍｎに対応してスイッチＳＷ１〜ＳＷｎを設け、図１の切替回路３は、スイッチＳＷ１〜ＳＷｎの内、あらかじめ設定されたスイッチのみをオンさせるようにしたことにある。これに伴って、図１の切替回路３を切替回路３ａにし、図１の定電圧回路１を定電圧回路１ａにした。

図３において、定電圧回路１ａは、基準電圧発生回路２と、誤差増幅回路ＡＭＰと、抵抗Ｒ１，Ｒ２と、ＰＭＯＳトランジスタからなる出力制御トランジスタＭ１〜Ｍｎと、スイッチＳＷ１〜ＳＷｎと、あらかじめ設定された通りに該スイッチＳＷ１〜ＳＷｎのスイッチング制御を行う切替回路３ａとで構成されている。なお、スイッチＳＷ１〜ＳＷｎ及び切替回路３ａは切替回路部をなす。
入力端子ＩＮと出力端子ＯＵＴとの間には出力制御トランジスタＭ１〜Ｍｎが並列に接続され、出力制御トランジスタＭ１〜Ｍｎの各ゲートは対応するスイッチＳＷ１〜ＳＷｎの端子Ｂにそれぞれ接続されている。スイッチＳＷ１〜ＳＷｎの各端子Ａは誤差増幅回路ＡＭＰの出力端にそれぞれ接続され、スイッチＳＷ１〜ＳＷｎは、切替回路３ａから入力される切替制御信号ＳｃＡに応じて個別にスイッチングし、切替制御信号ＳｃＡで選択されたスイッチのみがオンして導通状態になる。

このような構成において、出力制御トランジスタＭ１〜Ｍｎの電流駆動能力はすべて同じでもよいし、一部又はすべて異なるようにしてもよい。
出力制御トランジスタＭ１〜Ｍｎの電流駆動能力をすべて異なるようにした場合、例えば、出力制御トランジスタＭ１の電流駆動能力を「１」とすると、出力制御トランジスタＭ２の電流駆動能力を２倍に、出力制御トランジスタＭｎの電流駆動能力を２^ｎ−１倍にすることで、１から（１＋２＋２^２＋…＋２^ｎ−１）倍までの範囲で電流駆動能力を設定することができる。

また、実際に負荷１０が立ち上がる場合の要求条件に合わせて、出力制御トランジスタＭ１〜Ｍｎの電流駆動能力をそれぞれ設定するようにしてもよい。また、幾つかの出力制御トランジスタを同時に使用することで、負荷１０が立ち上がる場合の要求条件に合うように設定してもよい。なお、出力電圧Ｖｏｕｔが立ち上がった後は、負荷電流や、負荷の求める性能に応じて、出力制御トランジスタＭ１〜Ｍｎの内、最適な出力制御トランジスタに切り替えて使用するように切替回路３ａの設定を随時変えるようにしてもよい。

このように、本第１の実施の形態における定電圧回路は、電源立ち上げ時に、複数の出力制御トランジスタの中から少なくとも１つの任意のトランジスタを選択して電流駆動能力を変え出力電圧Ｖｏｕｔの立ち上がり時間を変えるようにしたため、出力電圧Ｖｏｕｔの立ち上がり時間を、負荷が立ち上がる場合の要求条件に合わせた電源立ち上がり時間に近くすることができる。

第２の実施の形態．
前記第１の実施の形態では、１つの定電圧回路に複数の出力制御トランジスタを備え、負荷が立ち上がる場合の要求条件に合わせて、使用する出力制御トランジスタを選択するようにしたが、特性の異なる複数の定電圧回路を備え、負荷が立ち上がる場合の要求条件に合わせて、使用する定電圧回路を選択するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における定電圧回路の構成例を示した図である。
図４において、定電圧回路１ｂは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの各電圧変動に対して応答性がよい第１定電圧回路ＣＶ１と、自己消費電流が極めて小さい第２定電圧回路ＣＶ２と、あらかじめ設定された通りに第１定電圧回路ＣＶ１又は第２定電圧回路ＣＶ２のいずれか一方を排他的に選択して作動させる切替回路３ｂとを備えている。

第１定電圧回路ＣＶ１は、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路１１と、誤差増幅回路ＡＭＰ１と、出力電圧Ｖｏｕｔを検出するための２つの抵抗Ｒ１１，Ｒ１２と、ＰＭＯＳトランジスタからなる出力制御トランジスタＭ１１ｂと、ＮＭＯＳトランジスタＭ１２ｂとで構成されている。なお、基準電圧発生回路１１は基準電圧発生回路部を、誤差増幅回路ＡＭＰ１は誤差増幅回路部を、抵抗Ｒ１１，Ｒ１２は出力電圧検出回路部をそれぞれなす。

同様に、第２定電圧回路ＣＶ２は、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路２１と、誤差増幅回路ＡＭＰ２と、出力電圧Ｖｏｕｔを検出するための２つの抵抗Ｒ２１，Ｒ２２と、ＰＭＯＳトランジスタからなる出力制御トランジスタＭ２１ｂと、ＮＭＯＳトランジスタＭ２２ｂとで構成されている。なお、基準電圧発生回路２１は基準電圧発生回路部を、誤差増幅回路ＡＭＰ２は誤差増幅回路部を、抵抗Ｒ２１，Ｒ２２は出力電圧検出回路部をそれぞれなす。

第１定電圧回路ＣＶ１において、入力端子ＩＮと出力端子ＯＵＴとの間には出力制御トランジスタＭ１１ｂが接続され、出力制御トランジスタＭ１１ｂのゲートは誤差増幅回路ＡＭＰ１の出力端に接続されている。また、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１１、抵抗Ｒ１２及びＮＭＯＳトランジスタＭ１２ｂが直列に接続され、ＮＭＯＳトランジスタＭ１２ｂのゲート及び誤差増幅回路ＡＭＰ１のチップイネーブル信号入力端ＣＥ１には、切替回路３ｂからの切替制御信号Ｓｃ１がそれぞれ入力されている。抵抗Ｒ１１と抵抗Ｒ１２との接続部は誤差増幅回路ＡＭＰ１の非反転入力端に接続され、誤差増幅回路ＡＭＰ１の反転入力端には基準電圧Ｖｒ１が入力されている。基準電圧発生回路１１の正側電源入力端には入力電圧Ｖｉｎが入力され、基準電圧発生回路１１の負側電源入力端はＮＭＯＳトランジスタＭ１２ｂのドレインに接続されている。

次に、第２定電圧回路ＣＶ２において、入力端子ＩＮと出力端子ＯＵＴとの間には出力制御トランジスタＭ２１ｂが接続され、出力制御トランジスタＭ２１ｂのゲートは誤差増幅回路ＡＭＰ２の出力端に接続されている。また、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ２１、抵抗Ｒ２２及びＮＭＯＳトランジスタＭ２２ｂが直列に接続され、ＮＭＯＳトランジスタＭ２２ｂのゲート及び誤差増幅回路ＡＭＰ２のチップイネーブル信号入力端ＣＥ２には、切替回路３ｂからの切替制御信号Ｓｃ２がそれぞれ入力されている。抵抗Ｒ２１と抵抗Ｒ２２との接続部は誤差増幅回路ＡＭＰ２の非反転入力端に接続され、誤差増幅回路ＡＭＰ２の反転入力端には基準電圧Ｖｒ２が入力されている。基準電圧発生回路２１の正側電源入力端には入力電圧Ｖｉｎが入力され、基準電圧発生回路２１の負側電源入力端はＮＭＯＳトランジスタＭ２２ｂのドレインに接続されている。

このような構成において、第１定電圧回路ＣＶ１及び第２定電圧回路ＣＶ２は、切替回路３ｂからの切替制御信号Ｓｃ１及びＳｃ２によって駆動制御される。すなわち、切替制御信号Ｓｃ１がハイレベルのときは、第１定電圧回路ＣＶ１が作動し、切替制御信号Ｓｃ２がハイレベルのときは第２定電圧回路ＣＶ２が作動する。また、切替制御信号Ｓｃ１がローレベルのときは、ＮＭＯＳトランジスタＭ１２ｂがオフして基準電圧発生回路１１及び抵抗Ｒ１１，Ｒ１２への給電がそれぞれ停止すると共に誤差増幅回路ＡＭＰ１は動作を停止する。同様に、切替制御信号Ｓｃ２がローレベルのときは、ＮＭＯＳトランジスタＭ２２ｂがオフして基準電圧発生回路２１及び抵抗Ｒ２１，Ｒ２２への給電がそれぞれ停止すると共に誤差増幅回路ＡＭＰ２は動作を停止する。

一方、負荷１０によっては、作動状態、待機状態及び電源オフの３つの状態を有するものがある。待機状態時は、作動状態時に比べて、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔの各変動に対する応答性等といった要求される特性は厳しくなく、出力電流ｉｏが極めて小さくなることから、出力制御トランジスタの電流駆動能力が小さくても問題がない。このため、作動状態時専用で作動する第１定電圧回路ＣＶ１とは別に、消費電力を小さくした待機状態時専用で作動する第２定電圧回路ＣＶ２を設け、切替回路３ｂからの切替制御信号Ｓｃ１，Ｓｃ２によって、２つの定電圧回路を切り替えて使用することにより、待機状態時の消費電流を更に低減させることができる。

このようなことから、電源投入時に、第１定電圧回路ＣＶ１を作動させた場合と、第２定電圧回路ＣＶ２を作動させた場合とでは、出力電圧Ｖｏｕｔの立ち上がり時間が異なる。そこで、負荷１０の状態と、同時に立ち上がる他の電源回路との関連で、より適切な立ち上がり時間が得られる方の定電圧回路を最初に立ち上げることで、立ち上がり時の電圧バランスに基づく不具合をなくすることができる。なお、出力電圧Ｖｏｕｔが立ち上がった後は、負荷電流や、負荷の求める性能に応じて、第１定電圧回路部ＣＶ１及び第２定電圧回路部ＣＶ２の内、最適な方に切り替えて使用するように切替回路３ｂの設定を随時変えるようにしてもよい。また、前記説明では、定電圧回路１ｂは、第１定電圧回路ＣＶ１及び第２定電圧回路ＣＶ２の２つの定電圧回路を備えた場合を例にして説明したが、本発明はこれに限定するものではなく、複数の定電圧回路を備える場合に適用することができる。

このように、本第２の実施の形態における定電圧回路は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの各電圧変動に対する応答性がよい第１定電圧回路ＣＶ１と、自己消費電流が極めて小さい第２定電圧回路ＣＶ２とを備え、電源立ち上げ時に、第１定電圧回路ＣＶ１又は第２定電圧回路ＣＶ２のいずれかを選択して出力電圧Ｖｏｕｔの立ち上がり時間を変えるようにしたため、出力電圧Ｖｏｕｔの立ち上がり時間を、負荷が立ち上がる場合の要求条件に合わせた電源立ち上がり時間に近くすることができる。

第３の実施の形態．
前記第２の実施の形態における定電圧回路に、２つのスイッチＳＷ１ｃ及びＳＷ２ｃを追加し、切替回路からの切替制御信号Ｓｃ１〜Ｓｃ４の状態に応じて、誤差増幅回路ＡＭＰ１及びＡＭＰ２、並びに出力制御トランジスタＭ１１ｂ及びＭ２１ｂの組み合わせを任意に変えられるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図５は、本発明の第３の実施の形態における定電圧回路の構成例を示した図である。なお、図５では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。

図５における図４との相違点は、誤差増幅回路ＡＭＰ１の出力端に出力制御トランジスタＭ１１ｂ又はＭ２１ｂのいずれかを接続する接続制御を行うスイッチＳＷ１ｃを第１定電圧回路ＣＶ１に設けると共に、誤差増幅回路ＡＭＰ２の出力端に出力制御トランジスタＭ１１ｂ又はＭ２１ｂのいずれかを接続する接続制御を行うスイッチＳＷ２ｃを第２定電圧回路ＣＶ２に設けたことと、該各スイッチＳＷ１ｃ，ＳＷ２ｃを、切替回路３ｂからの対応する切替制御信号Ｓｃ３，Ｓｃ４で制御するようにしたことにある。これに伴って、図４の第１定電圧回路ＣＶ１を第１定電圧回路ＣＶ１ｃに、図４の第２定電圧回路ＣＶ２を第２定電圧回路ＣＶ２ｃに、図４の切替回路３ｂを切替回路３ｃにそれぞれし、図４の定電圧回路１ｂを定電圧回路１ｃにした。

図５において、定電圧回路１ｃは、第１定電圧回路ＣＶ１ｃと、第２定電圧回路ＣＶ２ｃと、あらかじめ設定された通りに第１定電圧回路ＣＶ１ｃ又は第２定電圧回路ＣＶ２ｃのいずれか一方を排他的に選択して作動させる切替回路３ｃとを備えている。
第１定電圧回路ＣＶ１ｃは、基準電圧発生回路１１と、誤差増幅回路ＡＭＰ１と、抵抗Ｒ１１，Ｒ１２と、出力制御トランジスタＭ１１ｂと、ＮＭＯＳトランジスタＭ１２ｂと、スイッチＳＷ１ｃとで構成されている。
同様に、第２定電圧回路ＣＶ２ｃは、基準電圧発生回路２１と、誤差増幅回路ＡＭＰ２と、抵抗Ｒ２１，Ｒ２２と、出力制御トランジスタＭ２１ｂと、ＮＭＯＳトランジスタＭ２２ｂと、スイッチＳＷ２ｃとで構成されている。なお、スイッチＳＷ１ｃ，ＳＷ２ｃ及び切替回路３ｃは切替回路部をなす。

スイッチＳＷ１ｃにおいて、共通端子Ｃには、誤差増幅回路ＡＭＰ１の出力端が接続され、端子Ａには出力制御トランジスタＭ１１ｂのゲートが、端子Ｂには出力制御トランジスタＭ２１ｂのゲートがそれぞれ接続されている。同様に、スイッチＳＷ２ｃにおいて、共通端子Ｃには、誤差増幅回路ＡＭＰ２の出力端が接続され、端子Ａには出力制御トランジスタＭ１１ｂのゲートが、端子Ｂには出力制御トランジスタＭ２１ｂのゲートがそれぞれ接続されている。

また、切替回路３ｃは、あらかじめ設定された通りにスイッチＳＷ１ｃ及びＳＷ２ｃにそれぞれ切替制御信号Ｓｃ３及びＳｃ４を対応して出力する。スイッチＳＷ１ｃは、切替回路３ｃからの切替制御信号Ｓｃ３に応じて、誤差増幅回路ＡＭＰ１の出力端に出力制御トランジスタＭ１１ｂ又はＭ２１ｂのいずれか一方のゲートを接続する。同様に、スイッチＳＷ２ｃは、切替回路３ｃからの切替制御信号Ｓｃ４に応じて、誤差増幅回路ＡＭＰ２の出力端に出力制御トランジスタＭ１１ｂ又はＭ２１ｂのいずれか一方のゲートを接続する。

このような構成において、切替回路３ｃは、負荷１０が作動状態時には、誤差増幅回路ＡＭＰ１と出力制御トランジスタＭ１１ｂの組み合わせで負荷１０に電力を供給させ、待機状態時には、誤差増幅回路ＡＭＰ２と出力制御トランジスタＭ２１ｂの組み合わせで負荷１０に電力を供給させる。なお、負荷１０が待機状態時には負荷電流ｉｏが極めて小さいことから、出力制御トランジスタＭ２１ｂの素子サイズは、出力制御トランジスタＭ１１ｂよりも小さくしてある。切替回路３ｃは、第１定電圧回路ＣＶ１ｃに切替制御信号Ｓｃ１，Ｓｃ３をそれぞれ出力し、第２定電圧回路ＣＶ２ｃに切替制御信号Ｓｃ２，Ｓｃ４をそれぞれ出力する。

切替制御信号Ｓｃ１は、ＮＭＯＳトランジスタＭ１２ｂのゲートと誤差増幅回路ＡＭＰ１のチップイネーブル端子ＣＥ１にそれぞれ入力され、ＮＭＯＳトランジスタＭ１２ｂ及び誤差増幅回路ＡＭＰ１の動作をそれぞれ制御し、基準電圧発生回路１１及び抵抗Ｒ１１，Ｒ１２への給電がそれぞれ制御される。同様に、切替制御信号Ｓｃ２は、ＮＭＯＳトランジスタＭ２２ｂのゲートと誤差増幅回路ＡＭＰ２のチップイネーブル端子ＣＥ２にそれぞれ入力され、ＮＭＯＳトランジスタＭ２２ｂ及び誤差増幅回路ＡＭＰ２の動作をそれぞれ制御し、基準電圧発生回路２１及び抵抗Ｒ２１，Ｒ２２への給電がそれぞれ制御される。

切替制御信号Ｓｃ３は、スイッチＳＷ１ｃに入力され、スイッチＳＷ１ｃに対して共通端子Ｃと端子Ａとの接続、又は共通端子Ｃと端子Ｂの接続のいずれかを行わせる。同様に、切替制御信号Ｓｃ４は、スイッチＳＷ２ｃに入力され、スイッチＳＷ２ｃに対して共通端子Ｃと端子Ａとの接続、又は共通端子Ｃと端子Ｂの接続のいずれかを行わせる。
この結果、電源立ち上げ時における出力電圧Ｖｏｕｔの立ち上がり時間が４通り得られ、その中から最適な組み合わせを選択することができるようになった。

すなわち、誤差増幅回路ＡＭＰ１と出力制御トランジスタＭ１１ｂとの組み合わせが最も出力電圧Ｖｏｕｔの立ち上がり時間を早くし、誤差増幅回路ＡＭＰ２と出力制御トランジスタＭ２１ｂの組み合わせが最も出力電圧Ｖｏｕｔの立ち上がり時間を遅くする。誤差増幅回路ＡＭＰ１と出力制御トランジスタＭ２１ｂとの組み合わせと、誤差増幅回路ＡＭＰ２と出力制御トランジスタＭ１１ｂとの組み合わせによる出力電圧Ｖｏｕｔの各立ち上がり時間はその中間になる。

なお、出力電圧Ｖｏｕｔが立ち上がった後は、負荷電流や、負荷の求める性能に応じて、第１定電圧回路部ＣＶ１ｃ及び第２定電圧回路部ＣＶ２ｃの内、最適な方に切り替えて使用すると共に、誤差増幅回路ＡＭＰ１，ＡＭＰ２と出力制御トランジスタＭ１１ｂ，Ｍ２１ｂとの組み合わせを最適に切り替えて使用するように、切替回路３ｃの設定を随時変えるようにしてもよい。また、前記説明では、定電圧回路１ｃは、第１定電圧回路ＣＶ１ｃ及び第２定電圧回路ＣＶ２ｃの２つの定電圧回路を備えた場合を例にして説明したが、本発明はこれに限定するものではなく、複数の定電圧回路を備える場合に適用することができる。

このように、本第３の実施の形態における定電圧回路は、誤差増幅回路ＡＭＰ１，ＡＭＰ２と、出力制御トランジスタＭ１１ｂ，Ｍ２１ｂとの接続の組み合わせを任意に行うことができることから、電源を立ち上げる際の組み合わせが４通り選択できるようになり、出力電圧Ｖｏｕｔの立ち上がり時間を、負荷が立ち上がる場合の要求条件に合わせた電源立ち上がり時間により近くすることができる。

本発明の第１の実施の形態における定電圧回路の構成例を示した図である。出力電圧Ｖｏｕｔの立ち上がり特性例を示した図である。本発明の第１の実施の形態における定電圧回路の他の構成例を示した図である。本発明の第２の実施の形態における定電圧回路の構成例を示した図である。本発明の第３の実施の形態における定電圧回路の構成例を示した図である。従来の定電圧回路の例を示した図である。

符号の説明

１，１ａ，１ｂ，１ｃ定電圧回路
２，１１，２１基準電圧発生回路
３，３ａ，３ｂ，３ｃ切替回路
１０負荷
Ｍ１〜Ｍｎ，Ｍ１１ｂ，Ｍ２１ｂ出力制御トランジスタ
Ｍ１２ｂ，Ｍ２２ｂＮＭＯＳトランジスタ
ＡＭＰ，ＡＭＰ１，ＡＭＰ２誤差増幅回路
ＳＷ，ＳＷ１〜ＳＷｎ，ＳＷ１ｃ，ＳＷ２ｃスイッチ
ＣＶ１，ＣＶ１ｃ第１定電圧回路
ＣＶ２，ＣＶ２ｃ第２定電圧回路
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２抵抗

Claims

入力端子に入力された電圧から所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記入力電圧から所定の定電圧を生成して前記出力端子にそれぞれ出力する、特性の異なる複数の定電圧回路部と、
あらかじめ選択設定された定電圧回路部のみを作動させ、他の定電圧回路部の動作を停止させる切替回路部と、
を備え、
前記各定電圧回路部は、
制御電極に入力された信号に応じて、前記入力端子から出力端子へ出力する電流を制御する出力制御トランジスタと、
前記出力端子からの出力電圧の検出を行い、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が該基準電圧になるように出力制御トランジスタの動作制御を行う誤差増幅回路部と、
をそれぞれ備え、
前記切替回路部は、前記各定電圧回路部の内、１つの定電圧回路部を選択するようにあらかじめ設定され、動作を停止させる前記定電圧回路部に対して、誤差増幅回路部の動作を停止させると共に前記出力電圧検出回路部及び基準電圧発生回路部への給電を停止させ、作動させる定電圧回路部における誤差増幅回路部の出力信号を、前記すべての定電圧回路部の各出力制御トランジスタの内、設定された少なくとも１つの出力制御トランジスタに出力することを特徴とする定電圧回路。
入力端子に入力された電圧から所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記入力電圧から所定の定電圧を生成して前記出力端子にそれぞれ出力する、特性の異なる複数の定電圧回路部と、
あらかじめ選択設定された定電圧回路部のみを作動させ、他の定電圧回路部の動作を停止させる切替回路部と、
を備え、
前記各定電圧回路部は、
制御電極に入力された信号に応じて、前記入力端子から出力端子へ出力する電流を制御する出力制御トランジスタと、
前記出力端子からの出力電圧の検出を行い、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が該基準電圧になるように出力制御トランジスタの動作制御を行う誤差増幅回路部と、
をそれぞれ備え、
前記切替回路部は、前記各定電圧回路部の内、１つの定電圧回路部を選択するように外部から随時設定され、動作を停止させる前記定電圧回路部に対して、誤差増幅回路部の動作を停止させると共に前記出力電圧検出回路部及び基準電圧発生回路部への給電を停止させ、作動させる定電圧回路部における誤差増幅回路部の出力信号を、前記すべての定電圧回路部の各出力制御トランジスタの内、設定された少なくとも１つの出力制御トランジスタに出力することを特徴とする定電圧回路。