JP2007089242A

JP2007089242A - チャージポンプ式昇圧回路を有する半導体装置

Info

Publication number: JP2007089242A
Application number: JP2005271466A
Authority: JP
Inventors: Kenji Yoshida; 憲治吉田; Toru Sudo; 徹須藤; Sung Hwi Park; ソンフィパク
Original assignee: DISPLAY CHIPS Inc; Seiko Instruments Inc
Current assignee: DISPLAY CHIPS Inc; Seiko Instruments Inc
Priority date: 2005-09-20
Filing date: 2005-09-20
Publication date: 2007-04-05
Also published as: US20070063762A1; CN1941578A; TW200733525A; KR20070032927A

Abstract

【課題】
チャージポンプ式昇圧回路において、入力電圧の整数倍に限定されない所望の昇圧電圧を出力し、かつ負荷変動に対して安定した昇圧電圧を出力すること。
【解決手段】
昇圧電圧をフィードバックした電圧に応じて、ポンピング用のトランジスタのゲート電圧を制御し、昇圧電圧を制御するように構成した。
【選択図】図１

Description

発明の属する技術分野

昇圧回路を有する半導体装置に関する。更に詳しくは、コンデンサとスイッチ手段を用いたチャージポンプ式昇圧回路を有する半導体装置に関する。

昇圧回路を有する半導体装置は、例えば、１．５Ｖの乾電池を電源として３Ｖの液晶表示装置の駆動電圧を昇圧生成する。昇圧回路としては、コンデンサを直並列に切り替えて昇圧するチャージポンプ式昇圧回路が知られている（例えば、特許文献１参照。）。

図６は、従来のチャージポンプ式昇圧回路である。トランジスタ２２は、ドレインと入力端子２1を接続し、ソースとポンピングコンデンサ２４を接続する。トランジスタ２３は、ドレインと入力端子２1を接続し、ソースとポンピングコンデンサ２４のもう一方の端子を接続する。トランジスタ２５は、ドレインとポンピングコンデンサ２４のもう一方の端子を接続し、ソースは接地する。トランジスタ２６は、ドレインとポンピングコンデンサ２４を接続し、ソースと出力コンデンサ２７を接続する。出力コンデンサ２７は、出力端子２８に接続し、もう一方の端子は接地する。

上記構成のチャージポンプ式昇圧回路では、入力端子２1に入力した電圧をポンピングコンデンサ２４にチャージして、その電圧を昇圧して出力コンデンサ２７にチャージすることで、出力端子２８に昇圧した電圧を出力することが出来る。図６のような２段のチャージポンプ式昇圧回路の場合は、入力電圧の２倍の電圧を得ることが出来る。
特開２００４−２３８３２号公報

しかしながら、上記従来のチャージポンプ式昇圧回路においては、昇圧電圧が入力電圧の整数倍に限定され、所望の電圧を得ることが困難であった。例えば、従来の２段のチャージポンプ式昇圧回路では、３Ｖの入力電圧に対して６Ｖの昇圧電圧となり、最大定格５Ｖの半導体装置を電源電圧４．５Ｖで使いたい時は利用することはできなかった。

また、最大負荷が接続された場合でも出力電圧の降下が許容範囲以内に収まるように設計するため、使用するコンデンサの容量を大きくするか、または昇圧用クロック信号の周波数を高くするといった方法を取る必要があった。しかしながら、コンデンサの容量を大きくする方法は、携帯情報端末などで求められる小型化には適さず、コストアップの要因にもなる。また、昇圧用クロック信号の周波数を大きくする方法は、消費電流が大きくなり電圧変換効率が低下してしまうという課題があった。

さらに、パルス状に電流を消費する負荷が接続された場合は、出力電圧の変動が大きくなると言った課題があった。

本発明は、上記課題を解決して任意の昇圧電圧を得ることが可能で、かつ負荷変動に対して安定した昇圧電圧を出力するチャージポンプ式昇圧回路を提供するものである。

本発明は、チャージポンプ式昇圧回路において、昇圧電圧に応じて昇圧動作を制御する昇圧スイッチのインピーダンスを制御して、所望の昇圧電圧を得ることが出来る構成とした。

また、昇圧コンデンサと昇圧スイッチからなる昇圧回路を２回路備え、互いの昇圧動作のタイミングをずらすことによって、負荷変動に対してより安定した昇圧電圧を出力することが出来る構成とした。

以上のような本発明のチャージポンプ式昇圧回路によれば、入力電圧の整数倍以外の所望の昇圧電圧を得ることが可能となる。

また、昇圧コンデンサを大きくすることや昇圧周波数を高くすることなく、負荷電流の変動に対して安定した電圧を出力することが出来る。

図1は、本発明の第一の実施例のチャージポンプ式昇圧回路を示すブロック図である。図1に示すように、トランジスタ２２は、ドレインと入力端子２1を接続し、ソースとポンピングコンデンサ２４を接続する。トランジスタ２３は、ドレインと入力端子２1を接続し、ソースとポンピングコンデンサ２４のもう一方の端子を接続する。トランジスタ２５は、ドレインとポンピングコンデンサ２４のもう一方の端子を接続し、ソースは接地する。トランジスタ２６は、ドレインとポンピングコンデンサ２４を接続し、ソースと出力コンデンサ２７を接続する。出力コンデンサ２７は、出力端子２８に接続し、もう一方の端子は接地する。トランジスタ２２のゲートにはＣＬＫ３が、トランジスタ２５のゲートにはＣＬＫ１が、トランジスタ２６のゲートにはＣＬＫ４が入力される。

さらに、出力端子２８の分圧電圧Ｖdivを出力する分圧抵抗１、２と、分圧電圧ＶdivとＣＬＫ２を入力し分圧電圧Ｖdivの値によって調整されたＣＬＫ２ａを出力する昇圧クロック制御回路３を備えている。トランジスタ２３のゲートにはＣＬＫ２ａが入力される。

上記構成のチャージポンプ式昇圧回路では、入力端子２1に入力した電圧をポンピングコンデンサ２４にチャージして、その電圧を昇圧して出力コンデンサ２７にチャージすることで、出力端子２８に昇圧した電圧を出力することが出来る。このとき、昇圧クロック制御回路３は分圧電圧Ｖdivの値によってＣＬＫ２をＣＬＫ２ａに調整して出力する。すなわち、トランジスタ２３のゲートは出力電圧の値によってフィードバック制御することが出来るため、ポンピングコンデンサ２４から出力コンデンサ２７にチャージされる電圧が調整でき、所望の昇圧電圧を得ることが可能となる。

図２は、本発明の実施例のチャージポンプ式昇圧回路の昇圧クロック制御回路３の一例を示す回路図である。図２に示すように昇圧クロック制御回路３は、分圧電圧Ｖdivと基準電圧回路３２が出力する基準電圧Ｖrefを入力してＣＬＫ２ａの波高値を設定するための電圧Ｖaを出力するアンプ３１と、入力したＣＬＫ２をＶＤＤとＶaに振幅変換するためのトランジスタ３３とトランジスタ３４からなる。

入力端子２1に入力した電圧をポンピングコンデンサ２４にチャージするまでは、従来のチャージポンプ式昇圧回路と同じである。ポンピングコンデンサ２４にチャージされた電圧を出力コンデンサ２７にチャージするときに、分圧電圧Ｖdivとしてフィードバックされた出力電圧の値によってアンプ３１の出力が制御され、従ってＣＬＫ２ａがローレベルのときの波高値が制御されるので、出力コンデンサ２７の電圧を制御することが出来る。

ここで、抵抗１の抵抗値をＲ１Ω、抵抗２の抵抗値をＲ２Ω、出力電圧をＶoutとすると、出力電圧は式１で表される。

Ｖout＝Ｖref×（Ｒ１＋Ｒ２）／Ｒ２式１
すなわち、基準電圧Ｖrefを可変することによって、出力コンデンサ２７にチャージされる電圧が入力端子２1に入力した電圧の２倍までの所望の電圧に制御することが可能となる。

図３は、本発明の第一の実施例のチャージポンプ式昇圧回路のタイミングチャートである。入力端子２1には電圧ＶＤＤが入力されているものとする。クロックＣＬＫ１、３、４の振幅はＶＤＤ−ＶＳＳである。ここで、出力電圧Ｖoutと基準電圧Ｖrefの関係からアンプ３１が出力する電圧Ｖａによって、ＣＬＫ２ａの振幅はＶＤＤ−Ｖaとなる。

先ずΦ１の期間では、クロックＣＬＫ１、２ａ、４はＶＤＤでありＣＬＫ３はＶＳＳであるので、トランジスタ２２及び２５がオンしてトランジスタ２３及び２６はオフしている。従って、ポンピングコンデンサ２４の両端はＶＤＤとＶＳＳに接続され、電荷がチャージされる。次にΦ２の期間では、クロックＣＬＫ１、４はＶＳＳでありＣＬＫ３はＶＤＤであるので、トランジスタ２２及び２５がオフしてトランジスタ２６はオンしている。そして、クロックＣＬＫ２ａがローレベルとなりポンピングコンデンサ２４のＶＳＳ側の電位をポンピングした電圧を、トランジスタ２６を介して出力コンデンサ２７にチャージする。ここで、クロックＣＬＫ２ａの電位はアンプ３１の出力Ｖａに制御されているので、トランジスタ２３のインピーダンスによってポンピング電圧が制御される。すなわち、設定された基準電圧Ｖrefによって式１で表される出力電圧Ｖoutとなるように制御される。そして、この動作を繰り返す事によって昇圧動作が行われる。

このとき、負荷変動によって出力電圧が低下した場合には、分圧電圧Ｖdivによって昇圧クロック制御回路３にフィードバックされる。従って、アンプ３１の出力電圧Ｖａが低下するので、クロックＣＬＫ２ａの振幅が大きくなり、すなわちポンピングの電圧が高くなるので所望の出力電圧を維持することが可能である。

以上説明したように、本発明の第一の実施例のチャージポンプ式昇圧回路によると、入力電圧の整数倍以外の出力電圧を得ることが出来る。さらに、ポンピング動作にマージンを持っているので、負荷変動による出力電圧の変動を防止する効果がある。

図４は、本発明の第二の実施例のチャージポンプ式昇圧回路を示す回路図である。図４に示すように、入力端子２1と出力端子２８と分圧抵抗１、２とを共通とする第一の実施例のチャージポンプ式昇圧回路を二組備えている。図４では、昇圧クロック制御回路３と昇圧クロック制御回路３３が別々の構成として記載されているが、基準電圧Ｖrefは共通とするほうが良い。

各回路の昇圧動作は、第一の実施例のチャージポンプ式昇圧回路と同様である。

図５は、本発明の第二の実施例のチャージポンプ式昇圧回路のタイミングチャートである。第一の実施例と同様に、入力端子２1には電圧ＶＤＤが入力され、クロックＣＬＫ１、３、４の振幅はＶＤＤ−ＶＳＳ、ＣＬＫ２ａの振幅はＶＤＤ−Ｖaとなる。そして、クロックＣＬＫ３１、３３、３４の振幅はＶＤＤ−ＶＳＳ、ＣＬＫ３２ａの振幅はＶＤＤ−Ｖa’となる。

先ず、第一のチャージポンプ式昇圧回路のΦ１の期間では、クロックＣＬＫ１、２ａ、４はＶＤＤでありＣＬＫ３はＶＳＳであるので、トランジスタ２２及び２５がオンしてトランジスタ２３及び２６はオフしている。従って、ポンピングコンデンサ２４の両端はＶＤＤとＶＳＳに接続され、電荷がチャージされる。次に第一のチャージポンプ式昇圧回路のΦ２の期間では、クロックＣＬＫ１、４はＶＳＳでありＣＬＫ３はＶＤＤであるので、トランジスタ２２及び２５がオフしてトランジスタ２６はオンしている。そして、クロックＣＬＫ２ａがローレベルとなりポンピングコンデンサ２４のＶＳＳ側の電位をポンピングした電圧を、トランジスタ２６を介して出力コンデンサ２７にチャージする。ここで、クロックＣＬＫ２ａの電位はアンプ３１の出力Ｖａに制御されているので、トランジスタ２３のインピーダンスによってポンピング電圧が制御される。すなわち、設定された基準電圧Ｖrefによって式１で表される出力電圧Ｖoutとなるように制御される。

このとき、負荷変動によって出力電圧が低下した場合には、分圧電圧Ｖdivによって昇圧クロック制御回路３にフィードバックされるが、ポンピングコンデンサ２４に電荷をチャージするΦ１の期間では対応することが出来ず、所望の出力電圧を維持することが出来ない。

そこで、第一のチャージポンプ式昇圧回路のΦ１の期間が第二のチャージポンプ式昇圧回路のΦ２の期間となるようにクロックを設定する。このようなクロックで二つのチャージポンプ式昇圧回路を動作させることで、互いにΦ１の期間を補って負荷変動による出力電圧の低下を防止して、常に所望の出力電圧を維持することが可能となる。

以上説明したように、本発明の第二の実施例のチャージポンプ式昇圧回路によると、入力電圧の整数倍以外の出力電圧を得ることが出来る。さらに、ポンピング動作にマージンを持っているので、負荷変動による出力電圧の変動を防止する効果がある。

本発明の第一の実施例のチャージポンプ式昇圧回路のブロック図である。本発明の実施例のチャージポンプ式昇圧回路の昇圧クロック制御回路の一例を示す回路図である。本発明の第一の実施例のチャージポンプ式昇圧回路のタイミングチャートである。本発明の第二の実施例のチャージポンプ式昇圧回路のブロック図である。本発明の第二の実施例のチャージポンプ式昇圧回路のタイミングチャートである。従来のチャージポンプ式昇圧回路の回路図である。

符号の説明

３、３３昇圧クロック制御回路
３１アンプ

Claims

複数の昇圧コンデンサと、複数の昇圧スイッチと、昇圧電圧をモニタして前記昇圧スイッチのインピーダンスを制御する昇圧クロック制御回路とからなるチャージポンプ式昇圧回路を有する半導体装置。
入力端子と、出力端子と、前記入力端子に入力された電圧をチャージするポンピングコンデンサと、前記ポンピングコンデンサからの昇圧された電圧をチャージする出力コンデンサと、前記ポンピングコンデンサと前記出力コンデンサの昇圧動作を制御する複数の昇圧スイッチと、前記昇圧スイッチを制御する複数の昇圧クロックを入力する昇圧クロック入力端子と、前記出力端子に出力された前記出力コンデンサの昇圧電圧に応じて前記昇圧クロックの波高値を制御する昇圧クロック制御回路とからなるチャージポンプ式昇圧回路を有する半導体装置。
前記昇圧スイッチはＭＯＳトランジスタである請求項２記載のチャージポンプ式昇圧回路を有する半導体装置。
前記昇圧クロック制御回路は、基準電圧を出力する基準電圧回路と、前記昇圧電圧を分圧した分圧電圧と前記基準電圧を比較するアンプと、前記アンプの出力によって前記昇圧クロックの波高値を制御する複数のＭＯＳトランジスタからなる請求項２記載のチャージポンプ式昇圧回路を有する半導体装置。
前記昇圧クロック制御回路は、前記ポンピングコンデンサをポンピングするＭＯＳトランジスタのゲート電圧を制御する請求項３記載のチャージポンプ式昇圧回路を有する半導体装置。
前記基準電圧を設定することにより、所望の昇圧電圧を出力する請求項４記載のチャージポンプ式昇圧回路を有する半導体装置。
入力端子と、出力端子と、前記入力端子に入力された電圧をチャージする第一のポンピングコンデンサと、前記入力端子に入力された電圧をチャージする第二のポンピングコンデンサと、前記第一および前記第二のポンピングコンデンサからの昇圧された電圧をチャージする出力コンデンサと、前記第一のポンピングコンデンサと前記出力コンデンサの昇圧動作を制御する第一の昇圧スイッチ群と、前記第二のポンピングコンデンサと前記出力コンデンサの昇圧動作を制御する第二の昇圧スイッチ群と、前記第一および第二の昇圧スイッチ群を制御する複数の昇圧クロックを入力する昇圧クロック入力端子と、前記出力端子に出力された前記出力コンデンサの昇圧電圧に応じて前記第一の昇圧スイッチ群の前記昇圧クロックの波高値を制御する第一の昇圧クロック制御回路と、前記出力端子に出力された前記出力コンデンサの昇圧電圧に応じて前記第二の昇圧スイッチ群の前記昇圧クロックの波高値を制御する第二の昇圧クロック制御回路とからなり、前記第一のポンピングコンデンサと前記第二のポンピングコンデンサに前記入力電圧をチャージする期間が重なることがないように前記昇圧クロックが制御するチャージポンプ式昇圧回路を有する半導体装置。
前記昇圧スイッチはＭＯＳトランジスタである請求項７記載のチャージポンプ式昇圧回路を有する半導体装置。
前記第一および第二の昇圧クロック制御回路は、基準電圧を出力する基準電圧回路と、前記昇圧電圧を分圧した分圧電圧と前記基準電圧を比較するアンプと、前記アンプの出力によって前記昇圧クロックの波高値を制御する複数のＭＯＳトランジスタからなる請求項７記載のチャージポンプ式昇圧回路を有する半導体装置。
前記第一および第二の昇圧クロック制御回路は、前記第一および第二のポンピングコンデンサをポンピングするＭＯＳトランジスタのゲート電圧を制御する請求項８記載のチャージポンプ式昇圧回路を有する半導体装置。
前記第一および第二の昇圧クロック制御回路は、基準電圧回路が共通である請求項９記載のチャージポンプ式昇圧回路を有する半導体装置。
前記基準電圧を設定することにより、所望の昇圧電圧を出力する請求項９または１１のいずれか記載のチャージポンプ式昇圧回路を有する半導体装置。