JP5431901B2 - インライン真空処理装置、インライン真空処理装置の制御方法、情報記録媒体の製造方法 - Google Patents

Description

本発明は、記録層としての磁性膜の上にカーボン保護膜を有する情報記録ディスクを製造するためのインライン真空処理装置、インライン真空処理装置の制御方法、情報記録媒体の製造方法に関する。

ハードディスクのような磁気記録ディスクは、アルミニウムやガラスといった基板上の表面、あるいは基板の表裏両面に、Ｃｒ等からなる金属下地膜、ＣｏＣｒＴａ等からなる磁性記録膜、及び磁性記録膜を磁気ヘッドとの接触や大気との接触による腐食から保護するためのカーボン膜等からなる保護膜を、順次積層することにより構成される。

カーボン膜を形成する場合、以前はスパッタリング成膜法が利用されていたが、記録密度の増加に伴い、カーボン保護膜には、より薄い厚さで必要な耐久性を備えることが要求されるようになっている。このため、現在は、薄くても高硬度のカーボン保護膜(ダイヤモンドライクカーボン：ＤＬＣ)を形成できるプラズマＣＶＤが用いられている。

一般的なプラズマＣＶＤ装置は、内部を真空にできるチャンバと、このチャンバ内で平行に設置された平板型電極対とを有している。そして、接地された陽極上に基板を位置させた状態で、チャンバ内に炭素を含むCH₄やC₆H₅CH₃等の反応ガスを導入し、電極間に電圧を印加してプラズマを発生させることにより、基板表面にカーボン膜を堆積させることができる。

ところが、プラズマＣＶＤによるカーボン膜は、基板表面のみならず、その周囲、つまりチャンバ内部の露出面にも堆積する。チャンバ内部に堆積したカーボン膜は、カーボン膜の形成の度に取り除かなければ、基板へのカーボン膜の形成を繰り返すことによって、次第に厚みを増す。そして、このチャンバ内部に堆積したカーボン膜は、やがて内部応力等によって剥離し、その際カーボンのパーティクルを発生させる。

磁気記録ディスクの製造においては、その生産性を向上させるために、プラズマCVDのチャンバ内に堆積したカーボン膜を除去するという、製造に直接関係がない工程は省略したいという要望がある。特に、薄膜作成や加工を行うための複数のチャンバを一列にかつ無終端となるように連結した、いわゆるインライン式の情報ディスク用作成装置では、その要望が強い。

磁気情報ディスク用作成装置では、製造ラインを構成する一のチャンバでの処理が終了した後に順次隣のチャンバへキャリアを移動させ、次のプロセスがキャリア内の基板に対して実行される。各チャンバでは、それぞれキャリアに保持された基板に対して処理が行われるように構成されているため、その生産効率は、各チャンバで行われる処理のうち、最も時間を要するものによって、製造ラインの全体的な生産性が決まる。

磁気記録ディスクの作成では、通常、プラズマＣＶＤによるカーボン保護膜の形成がもっとも時間を要する工程である。従って、最も時間を要するプラズマＣＶＤによるカーボン保護膜の形成プロセスの実行に加え、そのチャンバ内のカーボン膜を除去するプロセスを行うことは、製造ライン全体の生産性を低下させることになり、極力避けたいという要望がある。

しかしながら、カーボン膜の除去を行わなければ、そのカーボン膜の剥離によって発生するパーティクルが基板表面に付着し、基板上に形成したカーボン膜の表面に突起を形成する(局所的な膜厚異常が発生する)という問題が生じる。この突起は、のちの潤滑層の形成工程において不具合を引き起こすとともに、製品不良の原因となる。

そこで、従来の情報記録ディスク用成膜装置では、カーボン保護膜を形成するためのカーボン保護膜作成チャンバ(ＣＶＤチャンバ)を２室用意し、一方のカーボン保護膜作成チャンバでカーボン保護膜の形成（成膜）を行い、その間、他方のカーボン保護膜作成チャンバでは、その内部露出面に堆積したカーボン膜を酸素プラズマを用いたアッシングで取り除くという工程を、基板一枚毎に交互に繰り返すことにより、生産性を低下させることなく、パーティクルの発生を防止できるようにしている(例えば、特許文献１、３参照)。

さらに、カーボン保護膜作成チャンバを少なくとも３室用意し、常に、これらカーボン保護膜作成チャンバのうちいずれか1つがアッシングを行うようにキャリアの搬送を制御することによって、さらなる生産性の向上をねらった方法もとられている。この方法を用いることで、生産性の向上のほかに、カーボン保護膜形成に使用される処理ガスとアッシング用の処理ガスの置換時間を短縮することもできる(例えば、特許文献２参照)。

特開2002-133650号公報 特開2002-25047号公報 特開平11-229150号公報

従来の情報記録ディスク用成膜装置では、カーボン保護膜を形成するためにカーボン保護膜作成チャンバ(ＣＶＤチャンバ)を２室、もしくは３室以上用意し、そのうちの1つのチャンバでアッシング、残りのチャンバでカーボン保護膜の成膜を行うことにより、生産性を確保しながら、パーティクルの少ないカーボン保護膜を作成することができた。

しかしながら、カーボン保護膜作成チャンバが２室の場合、カーボン保護膜形成に使用される処理ガスとアッシング用の処理ガスの置換に時間がかかるという問題がある。

カーボン保護膜作成チャンバが３室以上の場合は、カーボン保護膜作成チャンバが２室の編成に比べて生産性が向上し、カーボン保護膜形成に使用される処理ガスとアッシング用の処理ガスの置換時間も短縮することができる。カーボン保護膜作成チャンバの数が増えてしまうため、装置の大型化(装置設置面積の拡大)やコストの増加といった問題がある。また、３室以上のカーボン保護膜作成チャンバにおいて、キャリアのない状態のチャンバを順次入れ替えていく必要があり、キャリア搬送の制御が非常に複雑になる。

また、カーボン保護膜作成チャンバが２室の編成、３室以上の編成のどちらの場合にも共通して、アッシングからプラズマＣＶＤにプロセスが移行した直後の基板で、まだチャンバ内の雰囲気が整っておらず、カーボン保護膜の特性が悪くなるという問題点がある。

さらに、通常、装置には１カセット、例えば、２５枚単位で基板が供給されるため、基板の品質管理上、同じカセット内の基板は同一カーボン保護膜作成チャンバで処理したいとの要望がある。しかし、従来の方法では、基板ごとにカーボン保護膜を作成するチャンバが入れ替わってしまうため、このような処理を行うことができない。

本発明は、装置の大型化やそれに伴うコストの増加を招くこと無く、カーボン保護膜作成時間の短縮化および生産性に優れたインライン真空処理技術の提供を目的とする。

上記の目的を達成する本発明に係るインライン真空処理装置は、ＣＶＤ処理、アッシング処理、プリ堆積処理をいずれも行うことができる第１の成膜室及び第２の成膜室と、
前記第１の成膜室及び前記第２の成膜室の内部に基板を搬送する基板搬送装置と、を備えたインライン真空処理装置であって、
前記基板をＣＶＤ処理する成膜室として前記第１の成膜室及び前記第２の成膜室からいずれか一方を選択するとともに、前記第１の成膜室及び前記第２の成膜室のそれぞれで行う処理を選択する制御手段を備え、
前記制御手段は、
ＣＶＤ処理を行う成膜室として前記第１の成膜室及び前記第２の成膜室のうちいずれか一方の成膜室を所定数の基板を連続して処理するために選択し、
前記第１の成膜室及び前記第２の成膜室のうちいずれか一方の成膜室においてＣＶＤ処理が前記所定数の基板に対して連続して行われる間、他方の成膜室で行われる処理として、前記他方の成膜室内に基板を搬入せずに、アッシング処理及び該アッシング処理に続くプリ堆積処理を選択することを特徴とする。

あるいは、インライン真空処理装置の制御方法は、ＣＶＤ処理、アッシング処理、プリ堆積処理をいずれも行うことができる第１の成膜室及び第２の成膜室と、
前記第１の成膜室及び前記第２の成膜室の内部に基板を搬送する基板搬送装置と、を備えたインライン真空処理装置の制御方法であって、
前記基板搬送装置によって連続して搬送される所定数の基板を、前記第１の成膜室及び前記第２の成膜室のうち一方の成膜室のみに成膜処理を実行させる成膜工程と、
前記一方の成膜室において前記所定数の基板の成膜処理を実行している間に、他方の成膜室内に基板を搬入せずに、成膜処理を行っていない他方の成膜室に、アッシング処理及び該アッシング処理に続くプリ堆積処理を実行させる処理実行工程と、
前記一方の成膜室で処理された前記基板の枚数を計測し、前記所定数の基板が全て成膜処理されたか否かを判定する判定工程と、
前記判定工程の判定結果に基づき、前記第１の成膜室及び前記第２の成膜室で行う処理の切替えを行う制御工程と、を有することを特徴とする。

本発明によれば、装置の大型化やそれに伴うコストの増加を招くこと無く、カーボン保護膜作成時間の短縮化および生産性に優れたインライン真空処理技術の提供が可能になる。

インライン真空処理装置を構成する各チャンバにおける処理の流れを説明する図である。 インライン真空処理装置を構成する各チャンバにおける処理の流れを説明する図である。 インライン真空処理装置を構成する各チャンバにおける処理の流れを説明する図である。 キャリア搬送の態様の変化の流れを説明するフローチャートである。 アッシング処理中のＣＶＤチャンバ内において、放電電圧（Ｖｄｃ）を測定するための測定回路の構成を例示する図である。 チャンバ内において、酸素濃度を測定するための測定回路の構成を例示する図である。 放電光によるクリーニングエンドポイントの検出を説明する図である。 最小二乗法を適用したプリデポ処理の完了検知例を説明する図である。 放電電圧（Ｖｄｃ）の測定結果を示す図である。

以下、図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

情報記録媒体（以下、「情報記録ディスク」という）の製造ラインは、キャリアに基板の搭載を行うロードロックチャンバ、キャリアから基板の回収を行うアンロードロックチャンバ、複数の製造プロセスを実行するためのチャンバにより構成される。各チャンバが直列に接続された、直線状または矩形状に配置されることにより、情報記録ディスクの製造ラインが構成される。

図１Ａ乃至図１Ｃは、本発明の実施形態にかかるインライン真空処理装置の一部の構成を例示する模式図である。インライン真空処理装置は、複数のチャンバのうち、成膜処理を行うための第１の成膜室（以下、「第１ＣＶＤ」ともいう）と第２の成膜室（以下、「第２ＣＶＤ」ともいう）と、成膜工程の前工程の処理を行う前工程チャンバと、成膜工程の後工程の処理を行う後工程チャンバと、を有する。前工程チャンバは、第１ＣＶＤの上流側に直列に接続されおり、後工程チャンバは、第２ＣＶＤの下流側に直列に接続されている。第２ＣＶＤは第１ＣＶＤの下流側に直列に接続されている。

インライン真空処理装置の全体的な動作を制御するマスタコントローラは、成膜手段として機能して、第１ロットに含まれる複数枚の基板を１つのまとまりとして、同一の成膜室で成膜処理を行うために、第１の成膜室および第２の成膜室のうち、いずれか一の成膜室に成膜処理を実行させる。マスタコントローラは、処理実行手段として機能して、一の成膜室が成膜処理を実行している間に、成膜処理を行っていない他の成膜室において、成膜処理を行うための処理を実行させる。一の成膜室で処理された基板の枚数は計測され、第１ロットに含まれる基板が全て成膜処理されたか否かが判定される。そして、マスタコントローラは、制御手段として機能して、この判定結果に基づき、他の成膜室で成膜処理を実行させ、一の成膜室で成膜処理を行うための処理を実行させるように、それぞれの成膜室で行う処理の切替えを行う。

本実施形態において、第１ＣＶＤと第２ＣＶＤのチャンバでキャリアの処理の切替えるタイミングは、例として、１カセットが通常２５枚で構成されているので、２５回の周期で行なうと良い。尚、この切替えタイミングは、２５回周期に限定されるものではなく、例えば、１ロットに含まれる複数枚の基板を１つのまとまりとして、同一のＣＶＤ装置で成膜処理を行うために設定されている切替えのタイミングとして、２５回以上のＮ回（Ｎ：自然数）の処理を同一のＣＶＤで処理をして切替えるように設定することも可能である。

キャリアに対して処理を行った処理回数は、切替えのタイミングを判定するための条件となる。アッシングを行っているチャンバは切替えのタイミングの、例えば、一つのまとまりの基板の処理を終える３回前のタイミングでアッシング処理を、ＣＶＤ環境を安定化させるための予備成膜処理（プリ堆積処理、以下、「プリデポ処理」という）に切替える。

インライン真空処理装置は、成膜処理を行うための処理（例えば、アッシング処理が含まれる）の実行中に、チャンバ内の放電電圧を測定するための放電電圧測定回路を備え、放電電圧の測定結果に基づき、アッシング処理が完了したか否かが判定される。例えば、アッシング処理中のＣＶＤチャンバ内では、放電電圧（Ｖｄｃ）が測定される（図３）。アッシング処理により、チャンバ内のカーボンが除去されるに従い、チャンバ内における放電電圧（Ｖｄｃ）の値（絶対値）は大きくなる。この放電電圧（Ｖｄｃ）の測定結果により、アッシングが十分に行われたか否かをコントローラ３０６は判定する。

また、インライン真空処理装置は、チャンバ内の酸素濃度を測定する酸素濃度測定回路（図４）を備え、酸素濃度の測定結果に基づき、プリデポ処理が完了したか否かが判定される。コントローラ３０６は、チャンバ内の酸素濃度の測定結果に基づき（図４）、プリデポ処理が十分に実行されたか否かを判定する。尚、図３、図４の説明は、後に詳細に説明するので、ここでは省略する。

コントローラ３０６は、チャンバ内における放電電圧（Ｖｄｃ）の測定結果と、酸素濃度の測定結果と、に基づき、成膜に使用するＣＶＤチャンバを切替えるための最適なタイミングを決定することができる。

図１Ａ乃至図１Ｃにおいて、参照番号１、２、３、・・・・２５は、基板を保持し、搬送するキャリアを示している。第１ロットのキャリア１からキャリア２５までが第１ＣＶＤで成膜処理が施され、次のロット（第２ロット）のキャリア１からキャリア２５までが第２ＣＶＤで成膜処理が施される。

以下、図１Ａ乃至図１Ｃの参照により、インライン真空処理装置を構成する各チャンバにおける処理の流れを説明する。図１Ａのプロセス工程（Ｓ１０１）において、第１ＣＶＤはキャリア１を処理し、キャリア２は、ＣＶＤの前工程を実行するチャンバ（以下、「前工程チャンバ」という）で処理される。第２ＣＶＤではアッシング処理が実行される。

キャリア搬送工程（Ｓ１０２）において、第１ＣＶＤで処理されたキャリア１は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、ＣＶＤの後工程を実行するチャンバ（以下、「後工程チャンバ」という）に搬送される（この搬送を「飛ばし搬送」という）。その間、第２ＣＶＤで行われていたアッシングは中断する。

例えば、マスタコントローラは、第１ＣＶＤで成膜処理された基板（キャリア）を、一の成膜室（この場合、第１ＣＶＤ）の下流側に直列に接続されている他の成膜室（この場合、第２ＣＶＤ）をそのまま通過させて、第２ＣＶＤの下流側に直列に接続されている後工程のチャンバに搬送するように、搬送機構を制御する。また、前工程チャンバで処理されたキャリア２は、第１ＣＶＤに搬送される（この搬送を「通常搬送」という）。

プロセス工程（Ｓ１０３）において、第１ＣＶＤで処理されたキャリア１は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきたキャリア２を処理し、キャリア３は、前工程チャンバで処理される。第２ＣＶＤではアッシング処理が実行される。

キャリア搬送工程（Ｓ１０４）において、第１ＣＶＤで処理されたキャリア２は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、後工程チャンバに搬送される。前工程チャンバで処理されたキャリア３は、第１ＣＶＤに搬送される。その間、第２ＣＶＤで行われていたアッシングは中断する。

プロセス工程（Ｓ１０５）において、第１ＣＶＤで処理されたキャリア２は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきたキャリア３を処理し、キャリア４は、前工程チャンバで処理される。第２ＣＶＤではアッシング処理が実行される。

以下、同様の工程がキャリア２２まで続く。プロセス工程（Ｓ１０６）において、第１ＣＶＤはキャリア２２を処理し、キャリア２３は、前工程チャンバで処理される。第２ＣＶＤではアッシング処理が実行される。キャリア２１は、後工程チャンバで処理されさている。

キャリア搬送工程（Ｓ１０７）において、第１ＣＶＤで処理されたキャリア２２は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、後工程チャンバに搬送される。前工程チャンバで処理されたキャリア２３は、第１ＣＶＤに搬送される。その間、第２ＣＶＤで行われていたアッシングは中断する。

プロセス工程（Ｓ１０８）において、第１ＣＶＤで処理されたキャリア２２は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきたキャリア２３を処理し、キャリア２４は、前工程チャンバで処理される。第２ＣＶＤではプリデポ処理が実行される。

図１Ｂのキャリア搬送工程（Ｓ１０９）において、第１ＣＶＤで処理されたキャリア２３は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、後工程チャンバに搬送される。前工程チャンバで処理されたキャリア２４は、第１ＣＶＤに搬送される。その間、第２ＣＶＤで行われていたプリデポ処理は中断される。

プロセス工程（Ｓ１１０）において、第１ＣＶＤで処理されたキャリア２３は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきたキャリア２４を処理し、キャリア２５は、前工程チャンバで処理される。第２ＣＶＤではプリデポ処理が実行される。

キャリア搬送工程（Ｓ１１１）において、第１ＣＶＤで処理されたキャリア２４は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、後工程チャンバに搬送される。前工程チャンバで処理されたキャリア２５は、第１ＣＶＤに搬送される。その間、第２ＣＶＤで行われていたプリデポ処理は中断される。

プロセス工程（Ｓ１１２）において、チャンバ切替えタイミングがＯＮになる。第１ＣＶＤで処理されたキャリア２４は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきたキャリア２５を処理し、次のロットのキャリア１は、前工程チャンバで処理される。第２ＣＶＤではプリデポ処理が実行される。

キャリア搬送工程（Ｓ１１３）において、第１ＣＶＤで処理されたキャリア２５は、第１ＣＶＤから、第２ＣＶＤをそのまま通過して、後工程チャンバに搬送される（このとき第１ＣＶＤで行われている搬送を「後工程排出搬送」という。第２ＣＶＤは飛ばし搬送。）。前工程チャンバで処理された第２ロットのキャリア１は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される（第１ＣＶＤ：飛ばし搬送、第２ＣＶＤ：通常搬送）。第２ロットのキャリア２は、前工程チャンバに搬送される。マスタコントローラは、他の成膜室（この場合は、第２ＣＶＤ）で成膜処理を行うために、一の成膜室（この場合は、第１ＣＶＤ）の上流側に直列に接続されている前工程のチャンバ内にある基板(キャリア)を、第１ＣＶＤをそのまま通過させて、第１ＣＶＤの下流側に直列に接続されている第２ＣＶＤに搬送するように、搬送機構を制御する。

プロセス工程（Ｓ１１４）において、第１ＣＶＤで処理されたキャリア２５は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア１を処理し、第２ロットのキャリア２は、前工程チャンバで処理される。第１ＣＶＤではアッシング処理が実行される。

キャリア搬送工程（Ｓ１１５）において、第２ＣＶＤで処理された第２ロットのキャリア１は、第２ＣＶＤから後工程チャンバに搬送される。前工程チャンバで処理された第２ロットのキャリア２は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される。その間、第１ＣＶＤで行われていたアッシングは中断される。

プロセス工程（Ｓ１１６）において、第２ＣＶＤで処理された第２ロットのキャリア１は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア２を処理し、第２ロットのキャリア３は、前工程チャンバで処理される。第１ＣＶＤではアッシング処理が実行される。

キャリア搬送工程（Ｓ１１７）において、第２ＣＶＤで処理された第２ロットのキャリア２は、第２ＣＶＤから後工程チャンバに搬送される。前工程チャンバで処理された第２ロットのキャリア３は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される。その間、第１ＣＶＤで行われていたアッシングは中断される。

図１Ｃのプロセス工程（Ｓ１１８）において、第２ＣＶＤで処理された第２ロットのキャリア２は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア３を処理し、第２ロットのキャリア４は、前工程チャンバで処理される。第１ＣＶＤではアッシング処理が実行される。以下、同様の工程が第２ロットのキャリア２２まで続く。

プロセス工程（Ｓ１１９）において、第２ＣＶＤで処理された第２ロットのキャリア２１は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア２２を処理し、第２ロットのキャリア２３は、前工程チャンバで処理される。第１ＣＶＤではアッシング処理が実行される。

キャリア搬送工程（Ｓ１２０）において、第２ＣＶＤで処理された第２ロットのキャリア２２は、第２ＣＶＤから後工程チャンバに搬送される。前工程チャンバで処理された第２ロットのキャリア２３は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される。その間、第１ＣＶＤで行われていたアッシングは中断される。

プロセス工程（Ｓ１２１）において、第２ＣＶＤで処理された第２ロットのキャリア２２は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア２３を処理し、第２ロットのキャリア２４は、前工程チャンバで処理される。第１ＣＶＤではプリデポ処理が実行される。

キャリア搬送工程（Ｓ１２２）において、第２ＣＶＤで処理された第２ロットのキャリア２３は、第２ＣＶＤから後工程チャンバに搬送される。前工程チャンバで処理された第２ロットのキャリア２４は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される。その間、第１ＣＶＤで行われていたプリデポ処理は中断される。

プロセス工程（Ｓ１２３）において、第２ＣＶＤで処理された第２ロットのキャリア２３は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきた第２ロットのキャリア２４を処理し、第２ロットのキャリア２５は、前工程チャンバで処理される。第１ＣＶＤではプリデポ処理が実行される。

キャリア搬送工程（Ｓ１２４）において、第２ＣＶＤで処理された第２ロットのキャリア２４は、第２ＣＶＤから後工程チャンバに搬送される。前工程チャンバで処理された第２ロットのキャリア２５は、第１ＣＶＤをそのまま通過して第２ＣＶＤに搬送される。その間、第１ＣＶＤで行われていたプリデポ処理は中断される。

プロセス工程（Ｓ１２５）において、チャンバ切り替えタイミングがＯＮになる。第２ＣＶＤで処理されたキャリア２４は、後工程チャンバで処理される。そして、第２ＣＶＤは新たに搬送されてきたキャリア２５を処理し、次の第３ロットのキャリア１は、前工程チャンバで処理される。第１ＣＶＤではプリデポ処理が実行される。

キャリア搬送工程（Ｓ１２６）において、第２ＣＶＤで処理された第２ロットのキャリア２５は、第２ＣＶＤから後工程チャンバに搬送される(第２ＣＶＤ：後工程排出搬送)。前工程チャンバで処理された第３ロットのキャリア１は、第１ＣＶＤに搬送される (第１ＣＶＤ：通常搬送)。

プロセス工程（Ｓ１２７）において、第２ＣＶＤで処理されたキャリア２５は、後工程チャンバで処理される。そして、第１ＣＶＤは新たに搬送されてきた第３ロットのキャリア１を処理し、第３ロットのキャリア２は、前工程チャンバで処理される。第２ＣＶＤではアッシング処理が実行される。

以降、先に説明したステップＳ１０１の処理と同様の処理が繰り返される。

図３は、アッシング処理中のＣＶＤチャンバ内において、放電電圧（Ｖｄｃ）を測定するための放電電圧測定回路の構成を例示する図である。

マッチングボックス３０２は、ＲＦ電源（高周波電源）３０１と接続される端子（ＲＦ ＩＮ）３０８と、Ｖｄｃモニタ用の端子（Ｖｄｃ ＭＯＮＩＴＯＲ）３０９を有する。Ｖｄｃモニタ用の端子の出力は、Ａ／Ｄ変換回路３０５を介して、コントローラ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒの略、以降「ＰＬＣ」と略記する）３０６に入力される。

本発明の成膜室では、基板の両面に一度に成膜を行う為、基板の両面に同一の電極３１０が取り付けられている。そして、これら電極３１０には同一のマッチングボックス３０２が取り付けられている。図３では、向かって右側のマッチングボックスに関してその構成を図示し説明する。マッチングボックス３０２は、ＲＦ電源（高周波電源）３０４と接続されるリアクタンスＬ１（３１１）、Ｌ２（３１２）及びコンデンサＣ１（３１３）と、Ｖｄｃ検出回路３１４とを有する。Ｖｄｃ検出回路３１４の出力は、Ａ／Ｄ変換回路３０５を介して、コントローラ（ＰＬＣ）３０６に入力される。コントローラ３０６は、Ａ／Ｄ変換回路３０５の入力に基づいて、アッシング処理により、チャンバ内のカーボンが十分に除去されたか否かを判定する。Ｖｄｃの値が所定の設定値以上になった場合、コントローラ３０６は、チャンバ内のカーボンが十分に除去されたと判定し、アッシング処理からプリデポ処理にプロセスの切替えを行うように制御する。Ｖｄｃの所定の設定値は、予め使用するプロセス条件で実験を行い十分カーボンが除去された状態の値を求めておき、その値をコントローラ３０６に保存しておき、その値と比較して判断する。

図７は、アッシング工程（２０回）、プリデポ工程（５回）、および堆積工程（デポ工程）（２５回）を行った場合におけるＶｄｃの測定結果を示す図である。アッシング工程（２０回）に着目すると、１回目から８回目までのアッシング工程では、Ｖｄｃは−１２００Ｖ台で安定している。９回目のアッシング工程でＶｄｃは−１２００Ｖ台から−４００Ｖ台まで急激に上昇し、以降のアッシング工程では−４００Ｖ台で安定する。この測定結果より、Ｖｄｃの所定の設定値（閾値）として、例えば、−５００Ｖ以上になった場合に、コントローラ３０６はアッシングが終了したと判断することが可能である。

また、アッシング終了の判断方法として、Ｖｄｃの値だけで判断するのではなく、アッシング終了の判断方法としては、Ｖｄｃが所定の設定値（閾値）に達してから、Ｎ回（Ｎ：は自然数）アッシングを行ったら終了と判断することも可能である。

アッシング後に即座にＣＶＤ処理を開始すると、処理室内に酸素が残留するため所要の特性を有する膜を得ることが出来ない。通常は、その後に成膜をする条件でＣＶＤ処理を行い雰囲気を整える。この処理をプリデポ処理という。本発明では、この処理の完了を検知する手段も提案する。

プリデポ処理が開始されると同時にチャンバ内での発光を発光検知部で検知する。本実施例では、１９０〜１１００ｎｍの波長範囲を検知できるＳｉフォトダイオードを使用した。行ったＣＶＤ処理は、ダイヤモンドライクカーボン（Diamond-Like Carbon, DLCと略記するときもある）の成膜である。材料ガスとしてＣ₂Ｈ_４を使用し、圧力１．３Ｐａで３００ＷのＲＦパワーを印加してＤＬＣ膜を成膜していたチャンバを、アッシング処理をした後に、プリデポ処理を上述のＣＶＤ処理と同一の条件で行った。もちろん、ＣＶＤ処理と異なった条件でプリデポ処理を行っても良いのはいうまでもない。

発光検知部で検知される信号の波形は図５に記載したようになる。ここで、本実施例では以下のような手段によりプリデポ処理の完了（エンドポイント）を検知した。

基本的には、プリデポ処理が進むとそれに従い酸素からの発光が減少する。それは酸素の残留量が減少し、酸素原子等からの発光である（７７７ｎｍ、６１６ｎｍ等）の発光が減少する為と考えている。このような出力より、例えば得られた信号を移動して複数点間で時間に対する傾きを求め、その傾きが所定の値（基準値）に達した時をもってプリデポ処理が完了したと判断する。上記の実施例では、負の傾きの絶対値が所定の値より小さくなった時をプリデポ処理が完了した時とする。

ここで、所定の値（基準値）は予め実験をして、プリデポ処理が完了したと判断する傾きの値を決めておけば良い。具体的に、傾きを求める手法を、図６の参照により説明する。本手法により一定時間間隔で上述の発光検知手段、例えば、フォトダイオードによりチャンバ内からの発光の強度を検知することが可能である。

まず、Ａ１乃至Ａ３の３つのデータに関して、最小二乗法を適用して３点を補完した直線ｌｉｎｅ Ａを求める。そして、そのときのｌｉｎｅ Ａの傾きＡが求まる。そして、得られた傾きの絶対値｜Ａ｜が上述の所定の値（基準値）より小さければ、その時点でプリデポ処理が終了していると判断できる。

その時点の傾きの絶対値が所定の値（基準値）より小さくない場合には、プリデポ処理を続行し、次の信号のデータ（Ｂ３）を取得する。そして、その信号（Ｂ３）とその前に取得した２つの信号に対応するデータ（Ａ２、Ａ３）との３つのデータ、即ち、Ａ２＝Ｂ１、Ａ３＝Ｂ２、Ｂ３（新しい信号）の３点間に関して、最小２乗法を適用して補完したｌｉｎｅ Ｂを求める。そして、得られたｌｉｎｅ Ｂの傾きの絶対値｜Ｂ｜が上述の所定の値（基準値）より小さければその時点でプリデポ処理が終了していると判断できる。

そして、その時点の傾きの絶対値が所定に値（基準値）より小さくない場合には、プリデポ処理を続行し、次の信号のデータ（Ｃ３）を取得する。そして、その信号（Ｃ３）とその前に取得した２つの信号（Ｂ２（＝Ａ３）、Ｂ３）との３つのデータ、即ち、Ｂ２（＝Ａ３）＝Ｃ１、Ｂ３＝Ｃ２、Ｃ３（新しい信号）の３点間に関して、最小２乗法を適用して補完したｌｉｎｅ Ｃを求める。そして、得られた直線Ｃの傾きの絶対値｜Ｃ｜が上述の所定の値（基準値）より小さければその時点でプリデポ処理が終了していると判断できる。

上述の処理を、傾きの絶対値が所定の値（基準値）より小さくなるまで繰り返す。図６の例では、補完直線を３点より求めたが、必ずしも３点に限定されるわけではない。また、また補間法に関しても、最小二乗法を用いたが、これに限定されるわけではなく、多項式近似、対数近似、累乗近似又は指数近似等を適宜適用できる。

また、簡便な方法として発光検知部からの信号が所定の値（基準値）より小さくなった時をもってプリデポ処理が完了した時点と判断しても良い。また、複数点のデータの平均値、いわゆる移動平均法、によりプリデポ処理の完了時点を判断しても良い。上述の複数点間のデータを用いることにより、ノイズにより誤ってプリデポ処理が完了したと判断することを防止できる。

図４は、プリデポ処理を実行中のチャンバ内において、酸素濃度を測定するための酸素濃度測定回路の構成を例示する図である。ＣＶＤチャンバには、酸素濃度を検出するための検出手段として機能する質量分析器４０１が接続されており、この検出結果は、ガス分析回路４０２を介して、コントローラ（ＰＬＣ）３０６に入力される。

コントローラ（ＰＬＣ）３０６は、チャンバ内の酸素濃度が所定の設定値以下になった場合、ＣＶＤの環境が整ったと判定し、プリデポ処理からＣＶＤ処理にプロセスの切替えを行うように制御する。酸素濃度の所定の設定値は、予め使用するプロセス条件で実験を行い十分酸素濃度が下がった状態の値を求めておき、その値をコントローラ３０６に保存しておき、その値と比較して判断する。

図３、図４におけるコントローラ３０６は、各チャンバに対応して設けられている。それぞれのコントローラ３０６は、不図示のネットワークを介してインライン真空処理装置の全体的な動作を制御するマスタコントローラ（不図示）に接続される。マスタコントローラは、切替えられる各チャンバのプロセス制御に応じて、キャリア搬送の切替え（通常搬送、後工程排出搬送、または飛ばし搬送）を行うように不図示の搬送機構の動作を制御する。

図２は、キャリア搬送の態様の変化の流れを説明するフローチャートである。ここで、キャリア搬送の態様が変化するとは、例えば、１ｓｔ ＣＶＤチャンバについて説明すれば、１ｓｔ ＣＶＤチャンバでキャリアが停止する通常搬送を行う態様から、キャリアが１ｓｔ ＣＶチャンバーで停止せずにより下流側のチャンバまで搬送される飛ばし搬送を行う態様に変化すること又はその逆をいう。

各チャンバに取り付けられているコントローラ３０６は当該チャンバで処理された基板の枚数を数えて、該枚数を不図示のインライン真空処理装置の全体の動作を制御するマスタコントローラに伝える。マスタコントローラはチャンバの切り替えタイミングである否かを判断する（Ｓ２０１）。ここでチャンバの切り替えタイミングであるタイミングとは、例えば、１カセットの基板の処理を終えるタイミングである。

そして、当該時点がチャンバの切り替えタイミングであるときには、処理をステップＳ２０２に進める。１ｓｔ ＣＶＤチャンバに関する処理でない場合は、処理をステップＳ２１８に進める。一方、ステップＳ２０２の判定で、１ｓｔ ＣＶＤチャンバを対象とする場合は処理をステップＳ２０３に進める。各チャンバのコントローラ３０６は当該チャンバにキャリアがあるか否かを確認する（Ｓ２０３）。１ｓｔ ＣＶＤチャンバの状態確認を行ったときに、１ｓｔ ＣＶＤチャンバにキャリアがあれば（Ｓ２０３、Ｙｅｓ）、１ｓｔ ＣＶＤチャンバでＣＶＤ処理が行われていることを意味する。そして、チャンバでＣＶＤ処理が行われた基板を載置しているキャリアを下流の後工程のチャンバに搬出する。また、その後、未処理基板を搭載したキャリアは、１ｓｔ ＣＶＤチャンバを飛ばして、２ｎｄ ＣＶＤチャンバに飛ばし搬送される（Ｓ２０４）。即ち、１ｓｔ ＣＶＤチャンバに関していえば、通常搬送から飛ばし搬送のキャリア搬送の態様に変化する。その結果、１ｓｔ ＣＶＤチャンバ内にはキャリアが無くなる（Ｓ２０５）。

そして、その後はキャリア無しで行うアッシング処理を行うプロセス態様に移行する（Ｓ２０６）。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

一方、１ｓｔ ＣＶＤチャンバにキャリアが無かった場合は（Ｓ２０３、Ｎｏ）、この後は１ｓｔ ＣＶＤチャンバでＣＶＤを行う搬送態様に変化する必要がある。なぜならば、当該時点はチャンバの切り替えタイミング（Ｓ２０１、Ｙｅｓ）だからである。

キャリア搬送についていえば、１ｓｔ ＣＶＤチャンバに関しては１ｓｔ ＣＶＤチャンバでキャリアが停止する通常搬送（Ｓ２０８）に変化する。即ち、即ち、１ｓｔ ＣＶＤチャンバに関していえば、飛ばし搬送から通常搬送のキャリア搬送の態様に変化する。

そして、以降は１ｓｔ ＣＶＤチャンバには、載置された基板に成膜を行う為にキャリアは１ｓｔ ＣＶＤチャンバで停止する。その結果、１ｓｔ ＣＶＤチャンバ内にはキャリア有りの状態となり（Ｓ２０９）、ＣＶＤ処理が実行される（Ｓ２１０）。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

一方、当該時点がチャンバの切り替えタイミングでないときには（Ｓ２０１、Ｎｏ）、今までキャリの搬送の態様が維持される。

よって、１ｓｔ ＣＶＤチャンバにキャリアがある場合には（Ｓ２１１、Ｓ２１２、Ｙｅｓ）、１ｓｔ ＣＶＤでキャリアが停止する通常搬送が維持され（Ｓ２０８）、キャリアがない場合（Ｓ２１２、Ｎｏ）には飛ばし搬送（Ｓ２１３）が維持される。通常搬送がされている１ｓｔ ＣＶＤチャンバは、キャリア有りとなり（Ｓ２０９）、ＣＶＤ処理が実行される（Ｓ２１０）。飛ばし搬送がされている１ｓｔ ＣＶＤチャンバは、キャリア無しとなり（Ｓ２１４）、アッシング又はプリデポが行われている。そして、以降で説明するアッシング完了検知部によりアッシングの完了が検知されている場合（Ｓ２１５、Ｙｅｓ）には、１ｓｔ ＣＶＤチャンバでの処理はプリデポ処理（Ｓ２１６）に移行する。一方、アッシング完了検知部によりアッシングの完了が未だ検知されていない場合（Ｓ２１５、Ｎｏ）にはアッシング工程（Ｓ２１７）が維持される。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

そして、当該時点がチャンバの切り替えタイミングであるときに、２ｎｄ ＣＶＤチャンバの状態を確認に行ったときに、そこにキャリアがあれば（Ｓ２１８、Ｙｅｓ）、まずそのチャンバでＣＶＤ処理が行われた基板を載置しているキャリアの下流の後工程チャンバに搬出する(Ｓ２１９)。

後工程チャンバにキャリアを搬出した２ｎｄ ＣＶＤチャンバ自体は、キャリア無しとなり（Ｓ２２０）、キャリアが無しの状態で行われるアッシング処理が行われるプロセス態様に移行する（Ｓ２２１）。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

以降、２ｎｄ ＣＶＤチャンバについていえば、キャリアが２ｎｄ ＣＶＤで停止せずに後工程チャンバに搬送される飛ばし搬送の態様（Ｓ２２８）に変化する。

一方、２ｎｄ ＣＶＤの状態を確認に行ったときに、そこにキャリア無ければ（Ｓ２１８、Ｎｏ）、以降２ｎｄ ＣＶＤで成膜処理を行うプロセス態様に移行する。２ｎｄ ＣＶＤチャンバに関していえば、まず、１ｓｔ ＣＶＤチャンバから来たキャリアが２ｎｄ ＣＶＤチャンバを飛ばし搬送され、後工程チャンバまで運ばれる。そして、前工程チャンバからきたキャリアが１ｓｔ ＣＶＤを飛ばして２ｎｄ ＣＶＤチャンバで停止する通常搬送の態様に変化する（Ｓ２２２）。その結果、２ｎｄ ＣＶＤチャンバは、キャリア有りとなり（Ｓ２２３）、ＣＶＤで成膜処理を行うプロセス態様に移行する（Ｓ２３３）。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

当該時点がチャンバの切り替えタイミングでないときに（Ｓ２０１、Ｎｏ）、２ｎｄ ＣＶＤチャンバの状態を確認に行ったとき２ｎｄ ＣＶＤチャンバにキャリアがあれば（Ｓ２２４、Ｙｅｓ）、以降も２ｎd ＣＶＤチャンバでＣＶＤ処理を行う状態が維持される。

即ち、２ｎｄ ＣＶＤチャンバに関していえば、前工程チャンバから１ｓｔ ＣＶＤを飛ばして２ｎｄ ＣＶＤチャンバで停止する通常搬送の搬送の態様が維持される。２ｎｄ ＣＶＤチャンバにキャリアが有る状態となり（Ｓ２２６）、ＣＶＤ処理が実行される（Ｓ２２７）。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

一方、２ｎｄ ＣＶＤチャンバにキャリアが無ければ（Ｓ２２４、Ｎｏ）、２ｎｄ ＣＶＤではアッシング処理又はプリデポ処理が行われていることを意味し、そのプロセス態様が以降も維持される。即ち、２ｎｄ ＣＶＤチャンバに関していえば、１ｓｔ ＣＶＤチャンバでＣＶＤ処理がされた基板を搭載したキャリアが２ｎｄ ＣＶＤチャンバを飛ばし搬送される（Ｓ２２８）。そして、チャンバ内にキャリアがない状態になる（Ｓ２２９）。そして、以降で説明するアッシング完了検知部によりアッシングの完了が検知されている場合（Ｓ２３０、Ｙｅｓ）には、２ｓｔ ＣＶＤチャンバでの処理はプリデポ処理（Ｓ２３１）に移行する。一方、アッシング完了検知部によりアッシングの完了が未だ検知されていない場合（Ｓ２３０、Ｎｏ）にはアッシング工程（Ｓ２３２）が維持される。

そして、２ｎｄ ＣＶＤチャンバではアッシング処理又はプリデポ処理が維持される。プロセス完了（Ｓ２０７）により、処理はＳ２０１に戻される。

情報記録媒体（情報記録ディスク）の製造方法では、上記のインライン真空処理装置を用いて基板に成膜する工程を有する。

以上説明したように、本実施形態に拠れば、装置の大型化やそれに伴うコストの増加を招くこと無く、カーボン保護膜作成時間の短縮化および生産性に優れたインライン真空処理装置を提供することが可能になる。

Claims (11)

1. ＣＶＤ処理、アッシング処理、プリ堆積処理をいずれも行うことができる第１の成膜室及び第２の成膜室と、
   前記第１の成膜室及び前記第２の成膜室の内部に基板を搬送する基板搬送装置と、を備えたインライン真空処理装置であって、
   前記基板をＣＶＤ処理する成膜室として前記第１の成膜室及び前記第２の成膜室からいずれか一方を選択するとともに、前記第１の成膜室及び前記第２の成膜室のそれぞれで行う処理を選択する制御手段を備え、
   前記制御手段は、
   ＣＶＤ処理を行う成膜室として前記第１の成膜室及び前記第２の成膜室のうちいずれか一方の成膜室を所定数の基板を連続して処理するために選択し、
   前記第１の成膜室及び前記第２の成膜室のうちいずれか一方の成膜室においてＣＶＤ処理が前記所定数の基板に対して連続して行われる間、他方の成膜室で行われる処理として、前記他方の成膜室内に基板を搬入せずに、アッシング処理及び該アッシング処理に続くプリ堆積処理を選択する
   ことを特徴とするインライン真空処理装置。
2. 前記制御手段は、前記第１の成膜室及び前記第２の成膜室のうちいずれか一方の成膜室においてＣＶＤ処理が前記所定数の基板に対して連続して行われる間、他方の成膜室で行われる処理として、アッシング処理及びプリ堆積処理を合せて所定数の処理を選択し、
   前記所定数の処理のうち、最初の処理はアッシング処理を選択し、最後の処理はプリ堆積処理を選択する
   ことを特徴とする請求項１に記載のインライン真空処理装置。
3. 前記インライン真空処理装置は、前記基板を搭載した状態で前記インライン真空処理装置内に搬入若しくは搬出される基板カセットをさらに備え、
   前記所定数は、前記基板カセットに搭載できる基板の枚数に等しく、
   前記制御手段は、
   一つの前記基板カセットに搭載される前記所定数の基板をＣＶＤ処理する成膜室として、前記第１の成膜室及び前記第２の成膜室のうち一方の成膜室のみを選択する
   ことを特徴とする請求項１に記載のインライン真空処理装置。
4. 前記アッシング処理の実行中に、前記アッシング処理を行っている成膜室内の放電電圧を測定するための放電電圧測定手段を更に備え、
   前記制御手段は、前記放電電圧測定手段の測定結果に基づき、前記アッシング処理が完了したか否かを判定する
   ことを特徴とする請求項１に記載のインライン真空処理装置。
5. 前記プリ堆積処理の実行中に、前記プリ堆積処理を行っている成膜室内の酸素濃度を測定する酸素濃度測定手段を更に備え、
   前記制御手段は、前記酸素濃度測定手段の測定結果に基づき、前記プリ堆積処理が完了したか否かを判定する
   ことを特徴とする請求項４に記載のインライン真空処理装置。
6. ＣＶＤ処理、アッシング処理、プリ堆積処理をいずれも行うことができる第１の成膜室及び第２の成膜室と、
   前記第１の成膜室及び前記第２の成膜室の内部に基板を搬送する基板搬送装置と、を備えたインライン真空処理装置の制御方法であって、
   前記基板搬送装置によって連続して搬送される所定数の基板を、前記第１の成膜室及び前記第２の成膜室のうち一方の成膜室のみに成膜処理を実行させる成膜工程と、
   前記一方の成膜室において前記所定数の基板の成膜処理を実行している間に、他方の成膜室内に基板を搬入せずに、成膜処理を行っていない他方の成膜室に、アッシング処理及び該アッシング処理に続くプリ堆積処理を実行させる処理実行工程と、
   前記一方の成膜室で処理された前記基板の枚数を計測し、前記所定数の基板が全て成膜処理されたか否かを判定する判定工程と、
   前記判定工程の判定結果に基づき、前記第１の成膜室及び前記第２の成膜室で行う処理の切替えを行う制御工程と、
   を有することを特徴とするインライン真空処理装置の制御方法。
7. 前記処理実行工程は、
   前記他方の成膜室において、アッシング処理及びプリ堆積処理を合せて所定数の処理を実行させ、前記所定数の処理のうち、最初の処理はアッシング処理を実行し、最後の処理はプリ堆積処理を実行させる
   ことを特徴とする請求項６に記載のインライン真空処理装置の制御方法。
8. 前記インライン真空処理装置は、前記基板を搭載した状態で前記インライン真空処理装置内に搬入若しくは搬出される基板カセットをさらに備え、
   前記所定数は、前記基板カセットに搭載できる基板の枚数に等しいことを特徴とする請求項６に記載のインライン真空処理装置の制御方法。
9. 前記アッシング処理の実行中に、前記アッシング処理を行っている成膜室内の放電電圧を測定するための放電電圧測定工程を更に有し、
   前記制御工程は、前記放電電圧測定工程での測定結果に基づき、前記アッシング処理が完了したか否かを判定する
   ことを特徴とする請求項６に記載のインライン真空処理装置の制御方法。
10. 前記プリ堆積処理の実行中に、前記プリ堆積処理を行っている成膜室内の酸素濃度を測定する酸素濃度測定工程を更に有し、
    前記制御工程は、前記酸素濃度測定工程での測定結果に基づき、前記プリ堆積処理が完了したか否かを判定する
    ことを特徴とする請求項９に記載のインライン真空処理装置の制御方法。
11. 請求項１に記載のインライン真空処理装置を用いて、前記第１の成膜室又は前記第２の成膜室でのＣＶＤ処理により基板に成膜する工程を有することを特徴とする情報記録媒体の製造方法。