JP2004043910A - 堆積膜形成方法および形成装置 - Google Patents

Abstract

【課題】本発明は、堆積膜形成プロセスでの温度上昇による堆積膜の特性低下を防止し、量産性に優れた、光電変換効率の高い光起電力素子を安定して作製できる生産性の高い堆積膜形成方法および形成装置を提供する。
【解決手段】原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
前記反応容器内に複数の放電手段を配置し、第１の放電手段に電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、放電により原料ガスを分解して堆積膜を形成する堆積膜形成方法および形成装置に関するものである。
【０００２】
【従来の技術】
従来、太陽電池などとして用いられる光起電力素子としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）に代表されるアモルファス材料または微結晶シリコン等の非単結晶半導体材料が、安価で、大面積化及び薄膜化が可能であり、組成の自由度が大きく、電気的及び光学的特性を広い範囲で制御できる等の理由から注目されている。このような素子の作製には、減圧条件下でプラズマＣＶＤ法により薄膜を形成する堆積膜形成装置が一般的に広く用いられており、産業に供されている。
【０００３】
太陽電池は、光電変換効率が十分に高く、特性の安定性に優れ、かつ大量生産し得るものであることが基本的に重要である。そこで、非単結晶半導体層などを用いた太陽電池の作製においては、作製する太陽電池の電気的、光学的、光導電的、機械的特性、および繰り返し使用に対する疲労特性、使用環境に対する耐性の向上を図るとともに、より大きな面積を有し、太陽電池を構成する半導体層の膜厚および膜質がより均一な光起電力素子を、再現性のある方法で高速で成膜して量産できるようにすることが求められている。
【０００４】
太陽電池において、その重要構成要素である半導体層は、いわゆるｐｎ接合、ｐｉｎ接合などの半導体接合がなされている。ａ−Ｓｉなどの薄膜状の半導体を用いる場合、ホスフィン（ＰＨ_３）、ジボラン（Ｂ_２Ｈ_６）などのドーパントとなる元素を含む原料ガスであるシラン（ＳｉＨ_４）などを混合してグロー放電することにより原料ガスを分解し、熱せられた固体表面上に付着成長させる（プラズマＣＶＤ法）ことにより所望の導電型を有する半導体層が得られる。このようにして、所望の基体上に所望の導電型の半導体層を順次積層させることによって、これらの半導体膜を容易に半導体接合させられることが知られている。このことから、非単結晶半導体層を積層して得られる太陽電池の作製方法として、各々の半導体層を作製するための独立した半導体層作製用容器を設け、この半導体層作製用容器にて各々の半導体層の作製を順次行うことにより所望の半導体接合がなされた半導体層の積層体を作製する方法が提案されている。
【０００５】
例えば、米国特許４，４００，４０９号特許明細書には、ロール・ツー・ロール（Ｒｏｌｌ　ｔｏ　Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置は、グロー放電を行い半導体層を形成するためのグロー放電領域が複数設けられた搬送経路において、所望の幅を有し、かつ十分な長さを有する可撓性の基板を連続的に搬送し、各グロー放電領域において、必要とされる導電型の半導体層を基体に順次堆積させることにより、半導体接合された複数の半導体層を有するデバイスを連続作製する装置である。
【０００６】
また、特開平０６−１８４７５５号公報、特開平０７−２３５５０４号公報では、連続プラズマＣＶＤ装置で放電領域入口近傍で基板を加熱し、出口近傍で冷却する方法が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような光起電力素子の量産装置においては、大面積で長時間にわたって放電を生起することにより反応容器内の内壁温度や電極温度が経時的に上昇してしまい、成膜の初期と後期とで反応系内の熱の収支バランスが変化し、半導体層を堆積させる基板の温度に影響を与える問題がある。具体的には、良質な半導体層を堆積させることができる温度範囲内に基板の温度を制御することが困難となり、ｐ型半導体層の膜質を劣化させたり、下地であるｉ型半導体層あるいは下地電極へダメージを与え、生産性を著しく低下させていた。特にｐ型半導体層成膜の際の温度上昇は、太陽電池特性であるＶｏｃ（開放電圧）の低下を引き起こし、変換効率の低下に大きく影響している。
【０００８】
また、量産時に基板の処理速度を上げる際には更に高いパワーの印加が必要とされるため、上述したような温度上昇がより顕著に現れてくることになる。
【０００９】
また、更なる成膜速度の向上や特性の向上、あるいは膜質の均一性向上を目的として、放電手段とその対向電極である基板との距離を小さく（例えば５〜５０ｍｍ、特に２０ｍｍ以下）、更に反応容器内の圧力を高く（例えば１０〜８００Ｐａ、特に２００Ｐａ以上）することにより、特に放電空間内に流入する熱量が急激に増加するため、上記温度上昇の問題は一層顕著となり、同時に温度制御もより困難となる。
【００１０】
基板の温度上昇を抑制するために基板裏面から冷却ガスを吹き付けたり、冷却部材を設けることは従来より知られている。しかし、特に真空装置中での熱の移動は効率が悪く、前述のような成膜条件により基板に流入する熱量が冷却可能な熱量より大きくなると実質的な温度制御が困難となってしまう。
【００１１】
これらのように、従来では基板に対する高温の加熱処理や高い電力による成膜処理が長時間おこなわれた場合には基板を所望の温度に制御できず、経時で徐々に特性の低下が生じることを余儀なくされていた。すなわち、量産時に長時間にわたって半導体デバイスを作製した場合、作製される半導体デバイスの特性に経時的なばらつきが生じてしまうという問題があった。このような問題は、光起電力素子のような半導体デバイスを製造する場合に限らず、堆積膜形成全般において、多かれ少なかれ存在する。
【００１２】
本発明は、上述したような堆積膜形成装置における長時間成膜による経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることにより、光電変換効率の高い光起電力素子を安定して作製できる、生産性の高い堆積膜形成方法および形成装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成すべく、本発明の堆積膜形成方法および装置は、
原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法および装置において、
前記反応容器内に複数の放電手段を配置し、第１の放電手段に電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする。
【００１４】
また、前記第１の放電手段に前記第２の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に第１の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする。前記第１の工程で第２の放電手段に電力を印加して成膜に影響を与えない程度の放電を生起させ、前記第２の工程で第１の放電手段に電力を印加して成膜に影響を与えない程度の放電を生起させることが好ましい。
【００１５】
また、本堆積膜形成方法および装置において、少なくとも１つの放電手段を有する複数の反応容器を配置してもよい。
【００１６】
更に、前記第１の工程と第２の工程との切り替えは成膜温度が予め設定した温度範囲内に達したことに基づき行うことを特徴とする。また、該切り替えは自己バイアス電圧が予め設定した電圧範囲内に達したことに基づき行ってもよく、また、該切り替えは自己バイアス電流が予め設定した電流範囲内に達したことに基づき行ってもよい。更に、該切り替えは予め設定した成膜時間範囲内で行ってもよい。
【００１７】
また、前記第１および第２の放電手段は、所定の温度範囲内に制御されており、前記第１の工程と第２の工程を切り替える際に、第１の放電手段の電力を徐々に減少または増加させ、第２の放電手段の電力は徐々に増加または減少させることが好ましい。
【００１８】
更に、前記第１および第２の放電手段により形成する堆積膜が、同一導電型の半導体層であることを特徴とし、前記第１および第２の放電手段と堆積膜が形成される基板との距離が５〜５０ｍｍの範囲であり、堆積膜が形成される圧力が１０〜８００Ｐａの範囲であることを特徴とする。
【００１９】
【発明の実施の形態】
以下に図を用いて、本発明について詳細に説明するが、本発明の堆積膜形成方法および形成装置はこれにより何ら限定されるものではない。
【００２０】
図２は、従来の半導体層形成装置を模式的に示す概略図である。
【００２１】
図２において、放電空間である内反応容器２００は外反応容器２０９の内部に設置されている。外反応容器２０９に設置されているヒーター２０２に密着するように基板２０１を設置し、不図示の排気装置を用いて排気管２０８から真空排気した後、基板２０１を所望の温度まで加熱する。基板温度は熱電対２１０で測定され不図示の温度制御系により所望の温度で制御されている。基板温度が安定したところでガス導入バルブ２０６を開け、マスフローコントローラー２０７で流量を調整し、ガス導入管２０５を介してシリコン原子を含有する原料ガスを内反応容器２００（放電空間）内に導入する。
【００２２】
次に、高周波電源２０４より高周波をカソード電極２０３に印加し、放電を生起させる。その際、容器壁と基板はともに接地されており、放電は反応容器内に一様に広がる。基板温度は放電開始時は制御されているが、内反応容器２００内の電極温度、内壁温度等を含む雰囲気温度は経時で上昇していく。特に量産装置の場合には、処理基板が連続して反応容器に投入されて長時間にわたり成膜されるため、後半に処理される基板の場合は雰囲気温度がかなり高い状態で成膜される。よって基板温度を安定して制御することは難しくなり、それに伴い特性の低下が見られていた。
【００２３】
図１は、本発明の堆積膜形成方法を実施するための半導体層形成装置の一例を模式的に示す概略図である。
【００２４】
図１において、外反応容器１１０に設置されたヒーター１０２に密着するように基板１０１を設置し、不図示の排気装置を用いて排気管１０８から真空排気した後、基板１０１を所望の温度まで加熱する。基板温度は熱電対１１９で測定され不図示の温度制御系により所望の温度で制御されている。基板温度が安定したところでガス導入バルブ１０６を開け、マスフローコントローラー１０７で流量を調整し、ガス導入管１０５を介してシリコン原子を含有する原料ガスを内反応容器１００（放電空間）内に導入する。
【００２５】
次に、高周波電源１０４より高周波をカソード電極１０３に印加し、放電を生起させる。この時、図２の従来装置と同様に内反応容器１００内の成膜温度は基板の成膜数に伴い経時で上昇していく。
【００２６】
ここで本発明における成膜温度とは、基板温度、電極温度、壁面温度、雰囲気温度のうち少なくとも１つの温度あるいはその平均の温度とする。
【００２７】
この成膜温度の上昇に伴い、所望の基板温度に制御することが困難となり形成された膜の特性低下の要因となる。
【００２８】
成膜数の増加に伴い、基板温度制御が難しくなり熱電対１１９の指示値が所望の温度以上になった時点で、次に処理する基板１１１は同じ外反応容器１１０に設置されているもう一方のヒーター１１２に密着するように設置し、使用していなかった方の内反応容器１０９およびカソード電極１１３に切り替えて成膜をおこなう。
【００２９】
ここで放電手段（カソード電極）を切り替えるタイミングは、例えば成膜温度に基づいておこなうことが好ましい。具体的には、成膜温度を検出する手段を設け、検出された値が予め設定された温度範囲（例えば、設定温度以上）に達した際に切り替えをおこなう。
【００３０】
本実施態様例での放電切り替えの手順としては、不図示の排気装置を用いて排気管１１８から真空排気した後、基板１１１を所望の温度まで加熱する。基板温度は熱電対１２０で測定され不図示の温度制御系により所望の温度で制御される。基板温度が安定したところでガス導入バルブ１１６を開け、マスフローコントローラー１１７で流量を調整し、ガス導入管１１５を介してシリコン原子を含有する原料ガスを内反応容器１０９（放電空間）内に導入する。
【００３１】
次に、高周波電源１１４より高周波をカソード電極１１３に印加し、放電を生起させる。この時、内反応容器１０９の雰囲気温度は十分低いため、基板温度は所望の温度に制御されており、良好な特性の半導体層が得られる。
【００３２】
なお、連続して成膜を行う装置において、上述したような電力切り替えの際には第１と第２の放電手段の放電ＯＮ・ＯＦＦを同時におこなっても良いが、切り替える瞬間のタイミングにより、成膜された膜の特性が低下する場合がある。あるいは休止していた方の放電手段で放電を生起させる際には、放電が安定するまである程度の時間を要する場合があるため、以下のように処理をおこなうことが好ましい。
１．第１と第２の放電手段が同時に放電しているタイミングを設ける。例えば１〜２０秒の間、同時に放電している時間が存在すれば良い。ただし、時間が短すぎると放電の安定性が低下し、長すぎると特性の低下が発生する。
２．あらかじめ実質的に成膜に影響を与えない程度の弱い電力を、第２の放電手段に加えて弱い放電を生起させておき、徐々に第１の放電手段と第２の放電手段を切り替える。
【００３３】
また、第１の放電手段と第２の放電手段とを切り替えるタイミングの設定については、例えば以下のような方法により決定することが好ましい。
【００３４】
まず、成膜温度と特性との関係をあらかじめ求めておき、所望の特性を得るための最適な温度範囲を把握しておく。次いで、成膜中は温度を検出し前記最適温度範囲を維持するように切り替えをおこなう。この際、実際の成膜時に温度の検出が困難な場合は、あらかじめ温度上昇と時間との関係を求めておき、切り替える時間を設定しておくことが好ましい。
【００３５】
その他に、切替をおこなうタイミング設定方法としては、プラズマ放電時の自己バイアス電圧の変化、自己バイアス電流の変化等が考えられる。具体的には自己バイアス電圧または自己バイアス電流を検出する手段を設け、検出されたいずれかの値、または両方の値が予め設定された電圧または電流範囲に達した際に切り替えをおこなう。すなわち、いずれも所望の特性を得るための最適な範囲を予め把握し、その最適範囲を維持するように切り替えをおこなうようにする。
【００３６】
また本発明においては必要に応じて放電手段を更に多数（例えば１０個）設けておき、これらを順次あるいは複数個を１セットにして交互に切り替えても良い。
【００３７】
上述した放電手段の切り替えにより、堆積膜形成装置での長時間成膜による基板温度の上昇に伴う経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることができるものである。
【００３８】
図３は、本発明の堆積膜形成方法および形成装置により作製可能なｐｉｎ型非単結晶太陽電池を模式的に表わしたものである。図３は光が図の上部から入射する構造の太陽電池であり、図に於いて３０１は基板、３０２は下部電極、３０３はｎ型半導体層、３０４はｉ型半導体層、３０５はｐ型半導体層、３０６は上部電極、３０７は集電電極を表わす。
【００３９】
（基板）
半導体層が堆積される適当な基板３０１としては、単結晶質もしくは非単結晶質のものであってもよく、さらにそれらは導電性のものであっても、また電気絶縁性のものであってもよい。さらには、それらは透光性のものであっても、また非透光性のものであってもよいが、変形、歪みが少なく、所望の強度を有するものであることが好ましい。
【００４０】
具体的にはＦｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、ステンレス鋼等の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ_２，Ｓｉ_３Ｎ_４，Ａｌ_２Ｏ_３，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものおよび、ガラス、セラミックスなどが挙げられる。
【００４１】
前記基板が金属等の電気導電性である場合には、直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には、堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真ちゅう，ニクロム，ＳｎＯ_２，Ｉｎ_２Ｏ_３，ＺｎＯ，ＩＴＯ等のいわゆる金属単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。勿論、前記基板が金属等の電気導電性のものであっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を前記基板上の堆積膜が形成される側に設けても良い。
【００４２】
また、前記基板の表面性としてはいわゆる平滑面であっても、微小の凹凸面であっても良い。微小の凹凸面とする場合にはその凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒｍａｘ）が好ましくは５０ｎｍ乃至５００ｎｍとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。基板の厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、基板の製造上及び取扱い上、機械的強度等の点から、通常は、１０μｍ以上とされる。
【００４３】
本発明の光起電力素子においては、当該素子の構成形態により適宜の電極が選択使用される。それらの電極としては、下部電極、上部電極（透明電極）、集電電極を挙げることができる（ただし、ここでいう上部電極とは光の入射側に設けられたものを示し、下部電極とは半導体層を挟んで上部電極に対向して設けられたものを示すこととする）。これらの電極について以下に詳しく説明する。
【００４４】
（下部電極）
下部電極３０２は、基板３０１とｎ型半導体層３０３との間に設けられる。しかし、基板３０１が導電性である場合には、該基板が下部電極を兼ねることができる。ただし、基板３０１が導電性であってもシート抵抗値が高い場合には、電流取り出し用の低抵抗の電極として、あるいは基板面での反射率を高め入射光の有効利用を図る目的で電極３０２を設置してもよい。
【００４５】
電極材料としては、Ａｇ，Ａｕ，Ｐｔ，Ｎｉ，Ｃｒ，Ｃｕ，Ａｌ，Ｔｉ，Ｚｎ，Ｍｏ，Ｗ等の金属又はこれらの合金が挙げられ、これらの金属の薄膜を真空蒸着、電子ビーム蒸着、スパッタリング等で形成する。また、形成された金属薄膜は光起電力素子の出力に対して抵抗成分とならぬように配慮されねばならない。
【００４６】
下部電極３０２とｎ型半導体層３０３との間に、図中には示されていないが、導電性酸化亜鉛等の拡散防止層を設けても良い。該拡散防止層の効果としては、下部電極３０２を構成する金属元素がｎ型半導体層中へ拡散するのを防止するのみならず、若干の抵抗値をもたせることで半導体層を挟んで設けられた下部電極３０２と上部電極３０６との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
【００４７】
（上部電極（透明電極））
透明電極３０６としては太陽や白色蛍光灯等からの光を半導体層内に効率良く吸収させるために光の透過率が８５％以上であることが望ましく、さらに、電気的には光起電力素子の出力に対して抵抗成分とならぬようにシート抵抗値は３００Ω／□以下であることが望ましい。このような特性を備えた材料としてＳｎＯ_２，Ｉｎ_２Ｏ_３，ＺｎＯ，ＣｄＯ，ＣｄＳｎＯ_４，ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）などの金属酸化物や、Ａｕ，Ａｌ，Ｃｕ等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。
【００４８】
透明電極３０６は図３においてｐ型半導体層３０５の上に積層されるものであるため、互いの密着性の良いものを選ぶことが好ましい。これらの作製方法としては、抵抗加熱蒸着法、電子ビーム加熱蒸着法、スパッタリング法、スプレー法等を用いることができ、所望に応じて適宜選択される。
【００４９】
（集電電極）
集電電極３０７は、透明電極３０６の表面抵抗値を低減させる目的で透明電極３０６上に設けられる。電極材料としてはＡｇ，Ｃｒ，Ｎｉ，Ａｌ，Ａｇ，Ａｕ，Ｔｉ，Ｐｔ，Ｃｕ，Ｍｏ，Ｗ等の金属またはこれらの合金の薄膜が挙げられる。これらの薄膜は積層させて用いることができる。また、半導体層への光入射光量が充分に確保されるよう、その形状及び面積が適宜設計される。
【００５０】
たとえば、その形状は光起電力素子の受光面に対して一様に広がり、且つ受光面積に対してその面積は好ましくは１５％以下、より好ましくは１０％以下であることが望ましい。また、シート抵抗値としては、好ましくは５０Ω／□以下、より好ましくは１０Ω／□以下であることが望ましい。
【００５１】
（半導体層）
半導体層３０３、３０４、３０５は通常の薄膜作製プロセスに依って作製されるもので、蒸着法、スパッタ法、高周波プラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、ＥＣＲ法、熱ＣＶＤ法、ＬＰＣＶＤ法等公知の方法を所望に応じて用いることにより作製できる。工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させるプラズマＣＶＤ法が好んで用いられる。
【００５２】
また、反応装置としては、バッチ式の装置や連続成膜装置などが所望に応じて使用できる。価電子制御された半導体を作製する場合には、リン、ボロン等を構成原子として含むＰＨ_３、Ｂ_２Ｈ_６ガス等を同時に分解することによりおこなわれる。
【００５３】
（ｉ型半導体層）
本光起電力素子において、好適に用いられるｉ型半導体層を構成する半導体材料としては、非晶質シリコンゲルマニュームのｉ層を作製する場合はａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ等のいわゆるＩＶ族合金系半導体材料が挙げられる。また、単位素子構成を積層したタンデムセル構造に於いて非晶質シリコンゲルマニューム以外のｉ型半導体層を構成する半導体材料としては、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ、ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：Ｆ、ｐｏｌｙ−Ｓｉ：Ｈ：Ｆ等いわゆるＩＶ族及びＩＶ族合金系半導体材料の他、ＩＩＩ−Ｖ及びＩＩ−ＶＩ族のいわゆる化合物半導体材料等が挙げられる。
【００５４】
ＣＶＤ法に用いる原料ガスとしては、シリコン元素を含む化合物として鎖状または環状シラン化合物が用いられ、具体的には、例えば、ＳｉＨ_４，ＳｉＦ_４，（ＳｉＦ_２）_５，（ＳｉＦ_２）_６，（ＳｉＦ_２）_４，Ｓｉ_２Ｆ_６，Ｓｉ_３Ｆ_８，ＳｉＨＦ_３，ＳｉＨ_２Ｆ_２，Ｓｉ_２Ｈ_２Ｆ_４，Ｓｉ_２Ｈ_３Ｆ_３，ＳｉＣｌ_４，（ＳｉＣｌ_２）_５，ＳｉＢｒ_４，（ＳｉＢｒ_２）_５，ＳｉＣｌ_６，ＳｉＨＣｌ_３，ＳｉＨＢｒ_２，ＳｉＨ_２Ｃｌ_２，ＳｉＣｌ_３Ｆ_３などのガス状態のもの、または容易にガス化し得るものが挙げられる。
【００５５】
また、ゲルマニューム元素を含む化合物として、鎖状ゲルマンまたはハロゲン化ゲルマニューム、環状ゲルマン、またはハロゲン化ゲルマニューム、鎖状または環状ゲルマニューム化合物及びアルキル基などを有する有機ゲルマニューム化合物、具体的にはＧｅＨ_４，Ｇｅ_２Ｈ_６，Ｇｅ_３Ｈ_８，ｎ−Ｇｅ_４Ｈ_１０，ｔ−Ｇｅ_４　Ｈ_１０，Ｇｅ_５Ｈ_１０，ＧｅＨ_３Ｃｌ，ＧｅＨ_２Ｆ_２，Ｇｅ（ＣＨ_３）_４，Ｇｅ（Ｃ_２Ｈ_５）_４，Ｇｅ（Ｃ_６Ｈ_５）_４，Ｇｅ（ＣＨ_３）_２Ｆ_２，ＧｅＦ_２，ＧｅＦ_４，などが挙げられる。
【００５６】
（ｐ型半導体層及びｎ型半導体層）
本光起電力素子において好適に用いられるｐ型またはｎ型の半導体層を構成する半導体材料としては、前述したｉ型半導体層を構成する半導体材料に価電子制御剤をドーピングすることによって得られる。作製方法は、前述したｉ型半導体層の作製方法と同様の方法が好適に利用できる。また原料としては、周期律表第ＩＶ族堆積膜を得る場合、ｐ型半導体を得るための価電子制御剤としては周期律表第ＩＩＩ族の元素を含む化合物が用いられる。第ＩＩＩ族の元素としては、Ｂが挙げられ、Ｂを含む化合物としては、具体的には、ＢＦ_３，Ｂ_２Ｈ_６，Ｂ_４Ｈ_１０，Ｂ_５Ｈ_９，Ｂ_５Ｈ_１１，Ｂ_６Ｈ_１０，Ｂ（ＣＨ_３）_３，Ｂ（Ｃ_２Ｈ_５）_３，Ｂ_６Ｈ_１２等が挙げられる。
【００５７】
ｎ型半導体を得るための価電子制御剤としては周期律表第Ｖ族の元素を含む化合物が用いられる。第Ｖ族の元素としては、Ｐ、Ｎが挙げられ、これらを含む化合物としては、具体的には、Ｎ_２，ＮＨ_３，Ｎ_２Ｈ_５Ｎ_３，Ｎ_２Ｈ_４，ＮＨ_４Ｎ_３，ＰＨ_３，Ｐ（ＯＣＨ_３）_３，Ｐ（ＯＣ_２Ｈ_５）_３，Ｐ（Ｃ_３Ｈ_７）_３，Ｐ（ＯＣ_４Ｈ_９）_３，Ｐ（ＣＨ_３）_３，Ｐ（Ｃ_２Ｈ_５）_３，Ｐ（Ｃ_３Ｈ_７）_３，Ｐ（Ｃ_４Ｈ_９）_３，Ｐ（ＯＣＨ_３）_３，Ｐ（ＯＣ_２Ｈ_５）_３，Ｐ（ＯＣ_３Ｈ_７）_３，Ｐ（ＯＣ_４Ｈ_９）_３，Ｐ（ＳＣＮ）_３，Ｐ_２Ｈ_４，ＰＨ_３等が挙げられる。
【００５８】
【実施例】
以下に本発明の堆積膜形成方法および形成装置の実施例を示すが、以下の実施例で本発明の内容が限定されるものではない。
【００５９】
（実施例１）
図４に示した装置を用いて、図３の光起電力素子を連続的に作製する方法について、以下に説明する。
【００６０】
図４は、光起電力素子を連続的に作製する製造装置を表す模式図であり、帯状基板４０６、送り出し室及び巻き取り室４０１、４０５、ｎ型半導体層作製用容器４０２、ｉ型半導体層作製用容器４０３、ｐ型半導体層作製用容器４０４、をガスゲートを介して接続した装置から構成されている。４０７、４１１、４１５、４１９、４２３、４２４は排気ポンプ、４１０、４１４、４１８、４２２はカソード電極であり、それぞれ電源４０９、４１３、４１７、４２１に接続されている。各反応容器４０２、４０３、４０４の中にはそれぞれ４０８、４１２、４１６、４２０の内側反応容器があり、特にｐ型半導体層作製用容器４０４の中には４１６、４２０の２個の内側反応容器が設置されている。
【００６１】
また、各反応容器には帯状基板４０６を挟んで成膜空間と反対側の空間に、赤外線ランプヒーター４２５、４２６、４２７、４２８が設けられ、帯状基板４０６の温度を監視するための熱電対４２９、４３０、４３１、４３２がそれぞれ帯状基板４０６に接触するように接続され、不図示の温度制御系で所望の温度に制御される。
【００６２】
まず、この製造装置の基板送り出し機構を有する真空容器４０１に、十分脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状基板４０６（幅３００ｍｍ×厚さ０．２ｍｍ）の巻きつけられたボビンをセットし、該帯状基板４０６を、ｎ型半導体層成膜容器４０２、ｉ型半導体層成膜容器４０３、ｐ型半導体層成膜容器４０４、帯状基板巻き取り機構を有する真空容器４０５まで通し、たるみのない程度に張力調整を行った。なお、この時基板とカソード電極間の距離は２０ｍｍとなるように設置されている。
【００６３】
次に、各真空容器４０１、４０２、４０３、４０４、４０５を排気ポンプ４０７、４１１、４１５、４１９、４２３、４２４で１×１０^−４Ｐａ以下まで真空引きした。成膜前の加熱処理として成膜容器４０２、４０３、４０４に不図示のガス導入管よりＨｅを各々５００ｓｃｃｍ導入し、真空容器４０１、４０２、４０３、４０４、４０５の内圧が１３０Ｐａになるようスロットルバルブの開度を調節して、各真空容器を排気ポンプで排気した。なお、ここでｓｃｃｍとは流量の単位で、１ｓｃｃｍ＝１ｃｍ^３／ｍｉｎ（標準状態）であり、以後流量の単位はｓｃｃｍで表わす。その後、加熱用ランプヒーター４２５、４２６、４２７、４２８により、帯状基板ならびに真空容器内部材を４００℃に加熱し、１時間この状態で放置した。
【００６４】
次にｎ型半導体層成膜準備として、熱電対４２９の温度指示値が２７０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター４２５により帯状基板４０６を加熱した。不図示のガス導入口より、内側反応容器４０８内にＳｉＨ_４ガスを１００ｓｃｃｍ、ＰＨ_３／Ｈ_２（１％）ガスを５００ｓｃｃｍ、Ｈ_２ガスを７００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ４１１で排気した。ＲＦ（１３．５６ＭＨｚ）電源４０９の出力値が１００Ｗになるように設定し、電極４１０を通じて内側反応容器４０８内に放電を生起させた。
【００６５】
ｉ型半導体層成膜準備として、熱電対４３０の温度指示値が３００℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター４２６により帯状基板４０６を加熱した。不図示のガス導入口より、内側反応容器４１２内にＳｉＨ_４ガスを８００ｓｃｃｍ、ＧｅＨ_４ガスを９００ｓｃｃｍ、Ｈ_２ガスを３０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ４１５で排気した。ＲＦ（１３．５６ＭＨｚ）電源４１３の出力値が１５００Ｗになるように設定し電極４１４を通じて内側反応容器４１２内に放電を生起させた。
【００６６】
ｐ型半導体層成膜準備として、熱電対４３１および４３２の温度指示値が１５０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター４２７および４２８により帯状基板４０６を加熱した。不図示のガス導入口より、内側反応容器４１６および４２０内にＳｉＨ_４ガスを１０ｓｃｃｍ、ＢＦ_３／Ｈ_２（１％）ガスを５００ｓｃｃｍ、Ｈ_２ガスを５０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ４１９および４２３で排気した。ＲＦ電源４１７の出力値が２０００Ｗになるように設定し、電極４１８を通じて内側反応容器４１６内に放電を生起させた。内側反応容器４２０内には放電を生起させていない。
【００６７】
各層の成膜準備後引き続いて、帯状基板４０６を１０００ｍｍ／ｍｉｎの速度で搬送させ、帯状基板にｎ型半導体層、ｉ型半導体層、ｐ型半導体層を作製開始した。
【００６８】
成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器４１６上の熱電対４３１指示値が設定値の１５０℃以上となった時点で、ＲＦ電源４２１の出力値が２０００Ｗになるように設定し、電極４２２を通じて内側反応容器４２０内に放電を生起させた。内側反応容器４２０内の放電生起後、ＲＦ電源４１７の電力を切り、内側反応容器４１６内の放電を消した（第１放電切替工程）。
【００６９】
この第１放電切替工程後、熱電対４３２は１５０℃を示し温度制御された状態で成膜が続けられ、１５０℃を超えていた熱電対４３１の指示値もしばらくして１５０℃で制御された状態へと戻った。
【００７０】
その後成膜を継続し、内側反応容器４２０上の熱電対４３２指示値が設定値の１５０℃以上となった時点で、ＲＦ電源４１７の出力値が２０００Ｗになるように設定し、電極４１８を通じて内側反応容器４１６内に放電を生起させ、その放電生起後ＲＦ電源４２１の電力を切り、内側反応容器４２０内の放電を消した（第２放電切替工程）。
【００７１】
その後の成膜においても放電しているｐ型半導体層成膜容器内の熱電対指示値が１５０℃以上となった時点で上記一連の第１、２放電切替工程を繰り返し、成膜を続けた。
【００７２】
前記帯状基板の１ロール分を搬送させた後、全ての放電、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、チャンバーリーク用のＮ_２ガスをチャンバーに導入し（導入用部材は不図示）大気圧に戻し、真空容器４０５内の前記帯状基板を取り出した。
【００７３】
取り出した前記帯状基板のｐ型半導体層上に透明電極として、ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）を真空蒸着にて１００ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて１μｍ蒸着し、光起電力素子を作製した。
【００７４】
実施例１の比較例（比較例１）として、ｐ型半導体層成膜において前記第１および第２放電切替工程を実施せず、成膜開始時から基板１ロールの成膜終了時までＲＦ電源４１７、電極４１８を使用し、反応容器４１６内で放電を生起させ、反応容器４２０内では放電を生起させなかったこと以外は、実施例１と同様にして光起電力素子を作製した。
【００７５】
評価として、実施例１、比較例１の試料をソーラーシミュレータを用いてＡＭ−１．５の太陽光スペクトルの光を１００ｍＷ／ｃｍ^２の強度で照射し、電圧電流曲線を求めることにより光起電力素子の初期変換効率を測定した。
【００７６】
図６は実施例１で得られた光起電力素子をある一定の成膜時間毎に抜き取り、その初期変換効率ηをプロットしたものである。初期変換効率ηを縦軸、成膜時間を横軸として示している。ここで初期変換効率η（ｎｏｒｍａｌｉｚｅｄ）は、成膜開始時の変換効率を１として規格化して表わした。また、図７は比較例１で得られた光起電力素子の初期変換効率を同様にプロットしたものである。
【００７７】
比較例１で作製された光起電力素子は成膜時間が経過するに伴い初期変換効率が減少していく傾向にあるが、実施例１で作製された光起電力素子はｐ型半導体成膜の放電切替工程をおこなう毎に初期変換効率が回復しており、Ｖｏｃが同様に回復していることも確認された。
【００７８】
（実施例２）
本例では、ｐ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例１と同様にして光起電力素子を作製した。
【００７９】
本例では、ｐ型半導体層成膜準備の際、ＲＦ電源４１７の出力値が２０００Ｗになるように設定し、電極４１８を通じて内側反応容器４１６内に放電を生起させると共に、ＲＦ電源４２１の出力値が２００Ｗになるように設定し、電極４２２を通じて内側反応容器４２０内に放電を生起させた。また、成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器４１６上の熱電対４３１指示値が設定値の１５０℃以上となった時点で、ＲＦ電源４２１の出力値が２００Ｗから２０００Ｗになるように徐々に設定を変更し、その後ＲＦ電源４１７の出力値が２０００Ｗから２００Ｗになるように徐々に設定を変更した（第１放電切替工程）。
【００８０】
その後成膜を継続し、内側反応容器４２０上の熱電対４３２指示値が設定値の１５０℃以上となった時点で、ＲＦ電源４１７の出力値を２００Ｗから２０００Ｗに徐々に設定変更し、その後ＲＦ電源４２１の出力値が２０００Ｗから２００Ｗになるように徐々に設定を変更した（第２放電切替工程）。
【００８１】
その後の成膜においても、２０００Ｗで放電しているｐ型半導体層成膜容器内の熱電対指示値が１５０℃以上となった時点で上記一連の第１、２放電切替工程を繰り返し、成膜を続け、実施例１と同様に光起電力素子を作製した。
【００８２】
実施例２の比較例（比較例２）として、ｐ型半導体層成膜において前記第１および第２放電切替工程を実施せず、成膜開始時から基板１ロールの成膜終了時までＲＦ電源４１７の印加電力を２０００Ｗ、ＲＦ電源４２１の印加電力を２００Ｗに一定にした以外は、実施例２と同様にして光起電力素子を作製した。
【００８３】
これらの光起電力素子を実施例１と同様の方法で評価した結果、比較例２で作製された光起電力素子は成膜時間が経過するに伴い初期変換効率が減少していく傾向にあるが、実施例２で作製された光起電力素子はｐ型半導体成膜の放電切替工程をおこなう毎に初期変換効率が回復していることが確認された。
【００８４】
（実施例３）
本例では、図５に示した装置を用いて、光起電力素子を連続的に作製した。図５の製造装置は、帯状基板５０７、送り出し室及び巻き取り室５０１、５０６、ｎ型半導体層作製用容器５０２、ｉ型半導体層作製用容器５０３、ｐ型半導体層作製用容器５０４、５０５をガスゲートを介して接続した装置から構成されている。
【００８５】
５０８、５１２、５１６、５２０、５２４、５２５は排気ポンプ、５１１、５１５、５１９、５２３はカソード電極であり、それぞれ電源５１０、５１４、５１８、５２２に接続されている。
【００８６】
各反応容器５０２、５０３、５０４、５０５の中にはそれぞれ５０９、５１３、５１７、５２１の内側反応容器がある。
【００８７】
また、各反応容器には帯状基板５０７を挟んで成膜空間と反対側の空間に、赤外線ランプヒーター５２６、５２７、５２８、５２９が設けられ、帯状基板５０７の温度を監視するための熱電対５３０、５３１、５３２、５３３がそれぞれ帯状基板５０７に接触するように接続され、不図示の温度制御系で所望の温度に制御される。
【００８８】
まず、この製造装置の基板送り出し機構を有する真空容器５０１に、十分脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状基板５０７（幅３００ｍｍ×厚さ０．２ｍｍ）の巻きつけられたボビンをセットし、該帯状基板５０７を、ｎ型半導体層成膜容器５０２、ｉ型半導体層成膜容器５０３、ｐ型半導体層成膜容器５０４、５０５、帯状基板巻き取り機構を有する真空容器５０６まで通し、たるみのない程度に張力調整を行った。
【００８９】
次に、各真空容器５０１、５０２、５０３、５０４、５０５、５０６を排気ポンプ５０８、５１２、５１６、５２０、５２４、５２５で１×１０^−４Ｐａ以下まで真空引きした。
【００９０】
成膜前の加熱処理として成膜容器５０２、５０３、５０４に不図示のガス導入管よりＨｅを各々５００ｓｃｃｍ導入し、真空容器５０１、５０２、５０３、５０４、５０５、５０６の内圧が１３０Ｐａになるようスロットルバルブの開度を調節して、各真空容器を排気ポンプで排気した。その後、加熱用ランプヒーター５２６、５２７、５２８、５２９により、帯状基板ならびに真空容器内部材を４００℃に加熱し、１時間この状態で放置した。
【００９１】
次にｎ型半導体層成膜準備として、熱電対５３０の温度指示値が２７０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター５２６により帯状基板５０７を加熱した。不図示のガス導入口より、内側反応容器５０９内にＳｉＨ_４ガスを１００ｓｃｃｍ、ＰＨ_３／Ｈ_２（１％）ガスを５００ｓｃｃｍ、Ｈ_２ガスを７００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ５１２で排気した。ＲＦ（１３．５６ＭＨｚ）電源５１０の出力値が１００Ｗになるように設定し電極５１１を通じて内側反応容器５０９内に放電を生起させた。
【００９２】
ｉ型半導体層成膜準備として、熱電対５３１の温度指示値が３００℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター５２７により帯状基板５０７を加熱した。不図示のガス導入口より、内側反応容器５１３内にＳｉＨ_４ガスを８００ｓｃｃｍ、ＧｅＨ_４ガスを９００ｓｃｃｍ、Ｈ_２ガスを３０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ５１６で排気した。ＲＦ（１３．５６ＭＨｚ）電源５１４の出力値が１５００Ｗになるように設定し電極５１５を通じて内側反応容器５１３内に放電を生起させた。
【００９３】
ｐ型半導体層成膜準備として、熱電対５３２および５３３の温度指示値が１５０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター５２８および５２９により帯状基板５０７を加熱した。不図示のガス導入口より、内側反応容器５１７、５２１内にそれぞれＳｉＨ_４ガスを１０ｓｃｃｍ、ＢＦ_３／Ｈ_２（１％）ガスを５００ｓｃｃｍ、Ｈ_２ガスを５０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ５２０、５２４で排気した。ＲＦ電源５１８の出力値が２０００Ｗになるように設定し、電極５１９を通じて内側反応容器５１７内に放電を生起させた。内側反応容器５２１は放電を生起させていない状態で保持した。
【００９４】
各層の成膜準備後引き続いて、帯状基板５０７を１０００ｍｍ／ｍｉｎの速度で搬送させ、帯状基板にｎ型半導体層、ｉ型半導体層、ｐ型半導体層を作製開始した。
【００９５】
成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器５１７上の熱電対５３２指示値が設定値の１５０℃以上となった時点で、ＲＦ電源５２２の出力値が２０００Ｗになるように設定し、電極５２３を通じて内側反応容器５２１内に放電を生起させた。内側反応容器５２１内の放電生起後、ＲＦ電源５１８の電力を切り、内側反応容器５１７内の放電を消した（第１放電切替工程）。
【００９６】
この第１放電切替工程後、熱電対５３３は１５０℃を示し温度制御された状態で成膜が続けられ、１５０℃を超えていた熱電対５３２の指示値もしばらくして１５０℃で制御された状態へと戻った。
【００９７】
その後成膜を継続し、内側反応容器５２１上の熱電対５３３指示値が設定値の１５０℃以上となった時点で、ＲＦ電源５１８の出力値が２０００Ｗになるように設定し、電極５１９を通じて内側反応容器５１７内に放電を生起させ、その放電生起後ＲＦ電源５２２の電力を切り、内側反応容器５２１内の放電を消した（第２放電切替工程）。
【００９８】
その後の成膜においても、放電しているｐ型半導体層成膜容器内の熱電対指示値が１５０℃以上となった時点で上記一連の第１、２放電切替工程を繰り返し、成膜を続けた。
【００９９】
前記帯状基板の１ロール分を搬送させた後、全ての放電、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、チャンバーリーク用のＮ_２ガスをチャンバーに導入し（導入用部材は不図示）大気圧に戻し、真空容器５０６内の前記帯状基板を取り出した。
【０１００】
取り出した前記帯状基板のｐ型半導体層上に透明電極として、ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）を真空蒸着にて１００ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて１μｍ蒸着し、光起電力素子を作製した。
【０１０１】
実施例３の比較例（比較例３）として、ｐ型半導体層成膜において前記第１および第２放電切替工程を実施せず、成膜開始時から基板１ロールの成膜終了時までＲＦ電源５１８、電極５１９を使用し、内側反応容器５１７内で放電を生起させ、内側反応容器５２１内では放電を生起させなかったこと以外は、実施例３と同様にして光起電力素子を作製した。
【０１０２】
評価として、実施例３、比較例３の試料をソーラーシミュレータを用いてＡＭ−１．５の太陽光スペクトルの光を１００ｍＷ／ｃｍ^２の強度で照射し、電圧電流曲線を求めることにより光起電力素子の初期変換効率を測定した。
【０１０３】
その結果、実施例１、比較例１と同様の結果が得られた。すなわち、比較例３で作製された光起電力素子は成膜時間が経過するに伴い初期変換効率が減少していく傾向にあり、実施例３で作製された光起電力素子はｐ型半導体成膜の放電切替工程をおこなう毎に初期変換効率が回復していることが確認された。
【０１０４】
（実施例４）
本例では、ｐ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例３と同様にして光起電力素子を作製した。
【０１０５】
本例では、ｐ型半導体層成膜準備の際、ＲＦ電源５１８の出力値が２０００Ｗになるように設定し、電極５１９を通じて内側反応容器５１７内に放電を生起させると共に、ＲＦ電源５２２の出力値が２００Ｗになるように設定し、電極５２３を通じて内側反応容器５２１内に放電を生起させた。また、成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器５１７上の熱電対５３２の指示値が設定値の１５０℃以上となった時点で、ＲＦ電源５２２の出力値が２００Ｗから２０００Ｗになるように徐々に設定を変更し、その後ＲＦ電源５１８の出力値が２０００Ｗから２００Ｗになるように徐々に設定を変更した（第１放電切替工程）。
【０１０６】
その後成膜を継続し、内側反応容器５２１上の熱電対５３３指示値が設定値の１５０℃以上となった時点で、ＲＦ電源５１８の出力値を２００Ｗから２０００Ｗに徐々に設定変更し、それと共にＲＦ電源５２２の出力値が２０００Ｗから２００Ｗになるように徐々に設定を変更した（第２放電切替工程）。
【０１０７】
その後の成膜においても、２０００Ｗで放電している方のｐ型半導体層成膜容器内の熱電対指示値が１５０℃以上となった時点で上記一連の第１、２放電切替工程を繰り返し、成膜を続け、光起電力素子を作製した。
【０１０８】
実施例４の比較例（比較例４）として、ｐ型半導体層成膜において前記第１および第２放電切替工程を実施せず、成膜開始時から基板１ロールの成膜終了時までＲＦ電源５１８の印加電力を２０００Ｗ、ＲＦ電源５２２の印加電力を２００Ｗに一定にした以外は、実施例４と同様にして光起電力素子を作製した。
【０１０９】
これらの光起電力素子を評価した結果、比較例４で作製された光起電力素子は成膜時間が経過するに伴い初期変換効率が減少していく傾向にあるが、実施例４で作製された光起電力素子はｐ型半導体成膜の放電切替工程をおこなう毎に初期変換効率が回復していることが確認された。
【０１１０】
（実施例５）
本例では、ｐ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例１と同様にして光起電力素子を作製した。
【０１１１】
すなわち、実施例１では成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器４１６上の熱電対４３１指示値が設定値の１５０℃以上となった時点で第１放電切替工程を実施したが、本例では温度ではなく、電極４１８の自己バイアス電圧が１５０Ｖを超えた時点で内側反応容器４１６から内側反応容器４２０に放電を切り替えた（第１放電切替工程）。
【０１１２】
放電切り替え後成膜を継続し、電極４２２の自己バイアス電圧が１５０Ｖを超えた時点で内側反応容器４１６に放電を切り替え、第２放電切替工程を実施した。
【０１１３】
作製された光起電力素子を評価した結果、実施例１と同様の結果が得られ、放電切替工程の効果が確認された。
【０１１４】
（実施例６）
本例では、ｐ型半導体層の成膜条件を以下の方法で作製した以外は、全て実施例１と同様にして光起電力素子を作製した。
【０１１５】
すなわち、実施例１では成膜開始約２．５時間後、ｐ型半導体層成膜の内側反応容器４１６上の熱電対４３１指示値が設定値の１５０℃以上となった時点で第１放電切替工程を実施したが、本例では温度ではなく、電極４１８の自己バイアス電流が２Ａを超えた時点で内側反応容器４１６から内側反応容器４２０に放電を切り替えた（第１放電切替工程）。
【０１１６】
放電切り替え後成膜を継続し、電極４２２の自己バイアス電流が２Ａを超えた時点で内側反応容器４１６に放電を切り替え、第２放電切替工程を実施した。
【０１１７】
作製された光起電力素子を評価した結果、実施例１と同様の結果が得られ、放電切替工程の効果が確認された。
【０１１８】
（実施例７）
本例では実施例１のｐ型半導体層成膜でおこなった放電切替工程を、不図示の装置を用いて、ｉ型半導体層の成膜でおこなった。すなわち、ｉ型半導体層成膜容器内の基板温度の熱電対指示値が、所望の温度である設定値を超えた際に放電する電極を別の電極に切り替える工程をおこない、光起電力素子を作製、評価した。この結果、実施例１と同様の結果が得られ、ｉ型半導体層成膜においても放電切替工程の効果が確認された。
【０１１９】
（実施例８）
本例では実施例７のｉ型半導体層成膜でおこなった放電切替工程を、不図示の装置を用いて、ｎ型半導体層の成膜でおこない、光起電力素子を作製、評価した。この結果、実施例７と同様の結果が得られ、ｎ型半導体層成膜においても放電切替工程の効果が確認された。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば堆積膜形成装置での長時間成膜による温度上昇を防止することができ、基板処理に最適な温度制御が可能である。このため、経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることにより、光電変換効率の高い光起電力素子を安定して作製できる、生産性の高い堆積膜形成方法および形成装置を提供することが可能である。
【図面の簡単な説明】
【図１】本実施形態における堆積膜形成装置を示す概略図である。
【図２】比較形態における堆積膜形成装置を示す概略図である。
【図３】本発明の堆積膜形成装置により作製されるｐｉｎ型非単結晶太陽電池の構成を模式的に示す説明図である。
【図４】本発明の堆積膜形成装置の一例を示す概略図である。
【図５】本発明の堆積膜形成装置の一例を示す概略図である。
【図６】本発明の実施例における、放電切替工程を実施した際に得られた光起電力素子をある一定の成膜時間毎に抜き取り、その初期変換効率ηをプロットした図である。
【図７】本発明の比較例における、放電切替工程を実施していない際に得られた光起電力素子をある一定の成膜時間毎に抜き取り、その初期変換効率ηをプロットした図である。
【符号の説明】
１００、１０９　内反応容器
１０１、１１１　基板
１０２、１１２　ヒーター
１０３、１１３　カソード電極
１０４、１１４　高周波電源
１０５、１１５　ガス導入管
１０６、１１６　ガス導入バルブ
１０７、１１７　マスフローコントローラー
１０８、１１８　排気管
１１０　外反応容器
１１９、１２０　熱電対
２００　内反応容器
２０１　基板
２０２　ヒーター
２０３　カソード電極
２０４　高周波電源
２０５　ガス導入管
２０６　ガス導入バルブ
２０７　マスフローコントローラー
２０８　排気管
２０９　外反応容器
２１０　熱電対
３０１　基板
３０２　下部電極
３０３　ｎ型半導体層
３０４　ｉ型半導体層
３０５　ｐ型半導体層
３０６　上部電極
３０７　集電電極
４０１、４０２、４０３、４０４、４０５　真空容器
４０６　帯状基板
４０７、４１１、４１５、４１９、４２３、４２４　真空ポンプ
４０８、４１２、４１６、４２０　内側反応容器
４０９、４１３、４１７、４２１　ＲＦ電源
４１０、４１４、４１８、４２２　電極
４２５、４２６、４２７、４２８　ヒーター
４２９、４３０、４３１、４３　熱電対
５０１、５０２、５０３、５０４、５０５、５０６　真空容器
５０７　帯状基板
５０８、５１２、５１６、５２０、５２４、５２５　真空ポンプ
５０９、５１３、５１７、５２１　内側反応容器
５１０、５１４、５１８、５２２　ＲＦ電源
５１１、５１５、５１９、５２３　電極
５２６、５２７、５２８、５２９　ヒーター
５３０、５３１、５３２、５３３　熱電対

Claims (25)

1. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
   前記反応容器内に複数の放電手段を配置し、第１の放電手段に電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする堆積膜形成方法。
2. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
   前記反応容器内に複数の放電手段を配置し、第１の放電手段に第２の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に第１の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする堆積膜形成方法。
3. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
   少なくとも１つの放電手段を有する複数の反応容器を配置し、第１の反応容器内の第１の放電手段に電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の反応容器内の第２の放電手段に電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする堆積膜形成方法。
4. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する方法において、
   少なくとも１つの放電手段を有する複数の反応容器を配置し、第１の反応容器内の第１の放電手段に第２の反応容器内の第２の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の反応容器内の第２の放電手段に第１の反応容器内の第１の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を有し、前記第１の工程と第２の工程とを所定のタイミングで切り替えることを特徴とする堆積膜形成方法。
5. 前記第１の工程で第２の放電手段に電力を印加して成膜に影響を与えない程度の放電を生起させ、前記第２の工程で第１の放電手段に電力を印加して成膜に影響を与えない程度の放電を生起させることを特徴とする請求項２または４に記載の堆積膜形成方法。
6. 前記第１の工程と第２の工程との切り替えは、成膜温度が予め設定した温度範囲内に達したことに基づき行うことを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
7. 前記第１の工程と第２の工程との切り替えは、自己バイアス電圧が予め設定した電圧範囲内に達したことに基づき行うことを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
8. 前記第１の工程と第２の工程との切り替えは、自己バイアス電流が予め設定した電流範囲内に達したことに基づき行うことを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
9. 前記第１の工程と第２の工程との切り替えは、予め設定した成膜時間範囲内で行うことを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
10. 前記第１および第２の放電手段を、所定の温度範囲内に制御することを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
11. 前記第１の工程と第２の工程を切り替える際に、第１の放電手段および第２の放電手段に電力が印加され、各々の放電手段で同時に放電が生起している工程を有することを特徴とする請求項１〜４のいずれかに記載の堆積膜形成方法。
12. 前記第１の工程と第２の工程を切り替える際に、第１の放電手段の電力を徐々に減少または増加させ、第２の放電手段の電力は徐々に増加または減少させることを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
13. 前記第１の工程により形成する堆積膜と、第２の工程により形成する堆積膜とが、同一導電型の半導体層であることを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
14. 前記第１および第２の放電手段と堆積膜が形成される基板との距離が５〜５０ｍｍの範囲であり、堆積膜が形成される圧力が１０〜８００Ｐａの範囲であることを特徴とする請求項１〜５のいずれかに記載の堆積膜形成方法。
15. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する装置であって、
    前記反応容器内に複数の放電手段を配置し、第１の放電手段で放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段で放電を生起させ堆積膜を形成する第２の工程と、を所定の成膜パラメータの検出手段により検出した値に基づき、切り替える手段を有することを特徴とする堆積膜形成装置。
16. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する装置であって、
    前記反応容器内に複数の放電手段を配置し、第１の放電手段に第２の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の放電手段に第１の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を所定の成膜パラメータの検出手段により検出した値に基づき、切り替える手段を有することを特徴とする堆積膜形成装置。
17. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する装置であって、
    少なくとも１つの放電手段を有する複数の反応容器を配置し、第１の反応容器内の第１の放電手段に電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の反応容器内の第２の放電手段に電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を所定の成膜パラメータの検出手段により検出した値に基づき、切り替える手段を有することを特徴とする堆積膜形成装置。
18. 原料ガスを反応容器の放電空間内へ導入し、電力を印加して放電を生起させ原料ガスを分解し、堆積膜を形成する装置であって、
    少なくとも１つの放電手段を有する複数の反応容器を配置し、第１の反応容器内の第１の放電手段に第２の反応容器内の第２の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第１の工程と、第２の反応容器内の第２の放電手段に第１の反応容器内の第１の放電手段よりも大きい電力を印加して放電を生起させ堆積膜を形成する第２の工程と、を所定の成膜パラメータの検出手段により検出した値に基づき、切り替える手段を有することを特徴とする堆積膜形成装置。
19. 前記所定の成膜パラメータが成膜温度であることを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
20. 前記所定の成膜パラメータが自己バイアス電圧であることを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
21. 前記所定の成膜パラメータが自己バイアス電流であることを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
22. 前記所定の成膜パラメータが成膜時間であることを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
23. 前記第１および第２の放電手段を、所定の温度範囲内に制御する手段を有することを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
24. 前記第１の工程と第２の工程を切り替える際に、第１の放電手段の電力を徐々に減少または増加させ、第２の放電手段の電力は徐々に増加または減少させる手段を有することを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。
25. 前記第１の工程により形成する堆積膜と、第２の工程により形成する堆積膜とが、同一導電型の半導体層であることを特徴とする請求項１５〜１８のいずれかに記載の堆積膜形成装置。

Images