TWI829844B - 處理方法及電漿處理裝置 - Google Patents

處理方法及電漿處理裝置 Download PDF

Info

Publication number
TWI829844B
TWI829844B TW109100466A TW109100466A TWI829844B TW I829844 B TWI829844 B TW I829844B TW 109100466 A TW109100466 A TW 109100466A TW 109100466 A TW109100466 A TW 109100466A TW I829844 B TWI829844 B TW I829844B
Authority
TW
Taiwan
Prior art keywords
voltage
peripheral member
edge ring
plasma
mentioned
Prior art date
Application number
TW109100466A
Other languages
English (en)
Other versions
TW202101578A (zh
Inventor
及川翔
橫山政司
岡野太一
河崎俊一
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202101578A publication Critical patent/TW202101578A/zh
Application granted granted Critical
Publication of TWI829844B publication Critical patent/TWI829844B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之課題在於一面抑制外周構件之消耗一面將外周構件之上之沈積物去除。 本發明提供一種處理方法，其係使用電漿處理裝置對被處理體進行處理者，該電漿處理裝置包含：載置台，其於腔室內載置被處理體；外周構件，其配置於上述載置台之周圍；及第1電源，其對上述外周構件施加電壓；且該處理方法包含如下工序：一面自上述第1電源對上述外周構件施加電壓，一面將被處理體暴露於具有沈積性之前驅物之電漿中；及於暴露於上述電漿中之工序之期間，觀測沈積於上述外周構件之上之包含碳之沈積膜之狀態，並基於觀測到之上述沈積膜之狀態而控制對上述外周構件施加之電壓。

Description

處理方法及電漿處理裝置
本發明係關於一種處理方法及電漿處理裝置。
有將藉由電漿處理產生之副產物沈積於晶圓上而形成沈積膜之工序。例如，專利文獻1提出一種技術，其交替地重複如下工序：對包含氧化矽之區域進行蝕刻，且於該區域上形成包含氟碳之沈積物；及藉由上述沈積物中包含之氟碳之自由基對上述區域進行蝕刻。副產物沈積於晶圓上，並且亦沈積於設置於晶圓之周圍之外周構件(以下，亦稱為「邊緣環」)上。 [先前技術文獻] [專利文獻]
[專利文獻2]日本專利特開2015-173240號公報
[發明所欲解決之問題]
本發明提供一種能夠抑制外周構件之消耗並且將外周構件之上之沈積物去除之技術。 [解決問題之技術手段]
根據本發明之一態樣，提供一種處理方法，其係使用電漿處理裝置對被處理體進行處理者，該電漿處理裝置包含：載置台，其於腔室內載置被處理體；外周構件，其配置於上述載置台之周圍；及第1電源，其對上述外周構件施加電壓；且該處理方法包含如下工序：一面自上述第1電源對上述外周構件施加電壓，一面將被處理體暴露於具有沈積性之前驅物之電漿中；及於暴露於上述電漿中之工序之期間，於暴露於上述處理氣體之電漿中之工序之期間，觀測沈積於上述外周構件之上之包含碳之沈積膜之狀態，並基於觀測到之上述沈積膜之狀態而控制對上述外周構件施加之電壓。 [發明之效果]
根據一態樣，能夠抑制外周構件之消耗並且將外周構件之上之沈積物去除。
以下，參照圖式對用以實施本發明之形態進行說明。於各圖式中，有對相同構成部分標註相同符號並省略重複說明之情形。
[電漿處理裝置] 參照圖1對一實施形態之電漿處理裝置1進行說明。圖1係表示一實施形態之電漿處理裝置1之一例之剖視模式圖。一實施形態之電漿處理裝置1係電容耦合型之平行平板處理裝置，具有腔室10。腔室10係例如包含表面經陽極氧化處理之鋁之圓筒狀之容器，且接地。
於腔室10之底部，介隔包含陶瓷等之絕緣板12配置圓柱狀之支持台14，於該支持台14之上例如設置有載置台16。載置台16具有靜電吸盤20與基台16a，於靜電吸盤20之上表面載置晶圓W。於晶圓W之周圍配置有例如包含矽之環狀之邊緣環24。邊緣環24亦稱為聚焦環。邊緣環24係配置於載置台16之周圍之外周構件之一例。於基台16a及支持台14之周圍設置有例如包含石英之環狀之絕緣體環26。於靜電吸盤20之中央側之內部，包含導電膜之第1電極20a夾隔於絕緣層20b之間。第1電極20a與電源22連接。藉由自電源22施加至第1電極20a之直流電壓產生靜電力，將晶圓W吸附至靜電吸盤20之晶圓載置面。再者，靜電吸盤20亦可具有加熱器，藉此控制溫度。
於支持台14之內部，形成有例如環狀或螺旋狀之冷媒室28。自冷卻器單元(未圖示)供給之特定溫度之冷媒、例如冷卻水通過配管30a、冷媒室28、配管30b返回至冷卻器單元。藉由冷媒於上述路徑循環，而可藉由冷媒之溫度控制晶圓W之溫度。進而，自傳熱氣體供給機構供給之傳熱氣體、例如He氣體經由氣體供給管線32供給至靜電吸盤20之正面與晶圓W之背面之間隙。藉由該傳熱氣體，靜電吸盤20之正面與晶圓W之背面之間之熱傳遞係數降低，而利用冷媒之溫度進行之晶圓W之溫度控制變得更有效。又，於靜電吸盤20具有加熱器之情形時，藉由加熱器之加熱與冷媒之冷卻，可響應性較高且精度較高地控制晶圓W之溫度。
上部電極34係與載置台16對向而設置於腔室10之頂壁。上部電極34與載置台16之間成為電漿處理空間。上部電極34經由絕緣性之遮蔽構件42將腔室10之頂壁之開口封閉。上部電極34具有電極板36與電極支持體38。電極板36具有形成於與載置台16之對向面之多個氣體噴出孔37，由矽或SiC等含矽物形成。電極支持體38將電極板36裝卸自如地支持，由導電性材料、例如表面經陽極氧化處理之鋁形成。於電極支持體38之內部，多個氣體通流孔41a、41b自氣體擴散室40a、40b向下方延伸，且與氣體噴出孔37連通。
氣體導入口62經由氣體供給管64連接於處理氣體供給源66。於氣體供給管64，自配置有處理氣體供給源66之上游側起依次設置有質量流量控制器(MFC)68及開閉閥70。處理氣體自處理氣體供給源66供給，藉由質量流量控制器68及開閉閥70控制流量及開閉，並經由氣體供給管64通過氣體擴散室40a、40b、氣體通流孔41a、41b自氣體噴出孔37呈射叢狀噴出。
電漿處理裝置1具有第1高頻電源90及第2高頻電源48。第1高頻電源90係產生第1高頻電力(以下，亦稱為「HF(High Frequency，高頻)功率」)之電源。第1高頻電力具有適合於產生電漿之頻率。第1高頻電力之頻率例如為27 MHz～100 MHz之範圍內之頻率。第1高頻電源90經由匹配器88及饋電線89而連接於基台16a。匹配器88具有用以使第1高頻電源90之輸出阻抗與負載側(基台16a側)之阻抗匹配之電路。再者，第1高頻電源90亦可經由匹配器88連接於上部電極34。
第2高頻電源48係產生第2高頻電力(以下，亦稱為「LF(Low frequency，低頻)功率」)之電源。第2高頻電力具有較第1高頻電力之頻率低之頻率。於使用第1高頻電力與第2高頻電力之情形時，第2高頻電力用作用以將離子引入至晶圓W之偏壓用高頻電力。第2高頻電力之頻率例如為400 kHz～13.56 MHz之範圍內之頻率。第2高頻電源48經由匹配器46及饋電線47而連接於基台16a。匹配器46具有用以使第2高頻電源48之輸出阻抗與負載側(基台16a側)之阻抗匹配之電路。
再者，亦可不使用第1高頻電力，而使用第2高頻電力，即，僅使用單一之高頻電力產生電漿。於該情形時，第2高頻電力之頻率亦可為較13.56 MHz大之頻率、例如40 MHz。電漿處理裝置1亦可不具備第1高頻電源90及匹配器88。藉由上述構成，載置台16亦作為下部電極發揮功能。又，上部電極34亦作為供給氣體之簇射頭發揮功能。
第2可變電源50與上部電極34連接，對上部電極34施加直流電壓。第1可變電源55與邊緣環24連接，對邊緣環24施加直流電壓。再者，第1可變電源55係對外周構件施加電壓之第1電源之一例。第2可變電源50係對上部電極34施加電壓之第2電源之一例。
排氣裝置84與排氣管82連接。排氣裝置84具有渦輪分子泵等真空泵，自形成於腔室10之底部之排氣口80通過排氣管82進行排氣，將腔室10內減壓至所需之真空度。又，排氣裝置84一面使用未圖示之計測腔室10內之壓力之壓力計之值，一面將腔室10內之壓力控制為固定。搬入搬出口85設置於腔室10之側壁。藉由閘閥86之開閉而自搬入搬出口85將晶圓W搬入搬出。
隔板83呈環狀設置於絕緣體環26與腔室10之側壁之間。隔板83具有複數個貫通孔，由鋁形成，且其表面由Y2 O3 等陶瓷被覆。
於上述構成之電漿處理裝置1中進行電漿蝕刻處理等特定之電漿處理時，打開閘閥86，經由搬入搬出口85將晶圓W搬入至腔室10內並載置於載置台16上，關閉閘閥86。將處理氣體供給至腔室10之內部，並藉由排氣裝置84對腔室10內進行排氣。
對載置台16施加第1高頻電力及第2高頻電力。自電源22將直流電壓施加至第1電極20a，使晶圓W吸附於載置台16。再者，亦可自第2可變電源50對上部電極34施加直流電壓。
藉由電漿處理空間中產生之電漿中之自由基或離子對晶圓W之被處理面實施蝕刻等電漿處理。
於電漿處理裝置1設置有控制裝置整體之動作之控制部200。設置於控制部200之CPU(Central Processing Unit，中央處理單元)根據ROM(Read Only Memory，唯讀記憶體)及RAM(Random Access Memory，隨機存取記憶體)等記憶體中儲存之配方，執行蝕刻等所需之電漿處理。亦可於配方中設定相對於製程條件之裝置之控制資訊即製程時間、壓力(氣體之排氣)、第1高頻電力及第2高頻電力或電壓、各種氣體流量。又，亦可於配方中設定腔室內溫度(上部電極溫度、腔室之側壁溫度、晶圓W溫度、靜電吸盤溫度等)、自冷卻器輸出之冷媒之溫度等。再者，該等程式或表示處理條件之配方亦可記憶於硬碟或半導體記憶體。又，配方亦可以收容於CD-ROM(Compact Disc Read-Only Memory，唯讀記憶光碟)、DVD(Digital Video Disc，數位影音光碟)等可攜性之可由電腦讀取之記憶媒體之狀態安裝於特定位置並被讀出。
[沈積工序及濺鍍工序] 近年來，例如，於以特定次數反覆進行沈積性之蝕刻與非沈積性之蝕刻之ALE(Atomic Layer Etching，原子層蝕刻)之技術等中沈積量之控制變得重要。尤其於將載置台16之溫度控制為例如零下幾十℃～零下一百幾十℃左右而進行蝕刻之極低溫蝕刻中，藉由蝕刻產生之副產物之沈積量增加。因此，於極低溫蝕刻中，控制沈積於晶圓上之副產物之沈積量變得更重要。
以下，利用圖2，對藉由蝕刻處理使副產物沈積之工序與一面使副產物沈積一面進行濺鍍之工序進行說明。圖2係用以說明沈積工序及濺鍍工序之圖。
例如，有對晶圓W上之包含氧化矽之區域進行蝕刻而於該區域上形成含碳之沈積物之沈積工序。於該沈積工序中，自處理氣體供給源66供給含碳之C4 F8 等碳氟化合物氣體或CH4 等烴氣之處理氣體。處理氣體亦可為CH2 F2 等氫氟碳氣體。處理氣體中亦可包含惰性氣體。以下，設為包含氬氣作為惰性氣體。
處理氣體藉由第1高頻電力及第2高頻電力而成為電漿。於電漿中，如圖2所示，例如包含CHx自由基(CHx*)、CyFz自由基(CyFz*)等自由基102及氬離子(Ar+ )101。
此處，圖2(a)係未對邊緣環24施加直流電壓之情形，圖2(b)係對邊緣環24施加直流電壓之情形。氬離子101具有各向異性，於圖2(a)中，如箭頭A1所示，朝向被施加第2高頻電力之載置台16移動，有助於晶圓W上之氧化矽之蝕刻。自由基102於晶圓W上各向同性地發揮作用。藉此，於蝕刻處理時產生之含碳之副產物沈積於晶圓W上。於製程中，邊緣環24暴露於電漿中。藉此，含碳之副產物不僅沈積於晶圓W上，亦沈積於邊緣環24上(圖2(a)之d)。
若於含碳之副產物沈積於邊緣環24上之狀態下，例如自沈積性之蝕刻至非沈積性之蝕刻依序或交替地進行，則有如下情形，即，受邊緣環24上之沈積物之影響而電漿產生偏倚，從而無法恰當地進行蝕刻。因此，自第1可變電源55對邊緣環24施加直流電壓，如圖2(b)之箭頭A2所示，將電漿中之氬離子101引入至邊緣環24，對邊緣環24上進行濺鍍。藉此，將沈積於邊緣環24上之含碳之副產物濺鍍、去除。
然而，若一直對邊緣環24施加直流電壓，則與不施加直流電壓之情形相比，邊緣環24之消耗提前。於邊緣環24為新品之情形時，邊緣環24之上表面與晶圓W之上表面為相同高度。與此相對，若邊緣環24消耗，則邊緣環24之厚度變薄，而邊緣環24之上表面低於晶圓W之上表面。其結果，於邊緣環24上之鞘層與晶圓W上之鞘層之間產生階差。
因該階差而產生傾斜，即，於晶圓W之邊緣部離子之照射角度傾斜而使得形成於晶圓W上之凹部之形狀傾斜。因此，理想的是抑制邊緣環24之消耗且將邊緣環24上之沈積物去除，使得不產生傾斜。因此，於本實施形態之電漿處理裝置1，提供一面抑制邊緣環24之消耗一面將邊緣環24上之沈積物去除之處理方法。為此，於本實施形態中，監視邊緣環24上之於蝕刻處理時產生之副產物(以下，亦稱為「沈積物」)之沈積狀態，根據沈積狀態控制是否對邊緣環24施加直流電壓。再者，沈積物之沈積狀態例如不限於沈積量，亦可為沈積膜之厚度或沈積膜之被覆率。
[沈積狀態之監視] 接下來，一面參照圖3一面對監視邊緣環24上之沈積物之厚度之方法進行說明。圖3係表示邊緣環之沈積狀態之監視方法之一例之圖。於本監視方法中，於連接第1可變電源55與邊緣環24之饋電線連接電流計100。而且，對第1可變電源55施加特定之直流電壓Vdc時於邊緣環24與電漿之間之電漿鞘產生電位差Vdc，藉此，根據引入至邊緣環24之離子之量而測定流動至電流計100之電流值i。
如圖3(a)所示，於邊緣環24上不存在沈積物之情形時，自第1可變電源55對邊緣環24施加直流電壓時流動至電流計100之電流值i1係於將電漿鞘之電阻分量設為Rs時，按照i1＝Vdc/Rs…(1)算出。
另一方面，如圖3(b)所示，於邊緣環24上存在沈積物d之情形時，電阻分量加上沈積物d之電阻分量Rd而成為合計電阻分量(Rs'＋Rd)。因此，對邊緣環24施加直流電壓Vdc時流動至電流計100之電流值i2按照i2＝Vdc/(Rs'＋Rd)…(2)算出。
沈積物d之電阻分量Rd充分大於邊緣環24之電阻分量Rs'，因此，若設為Rd＞＞Rs，則根據式(1)及式(2)得出i2＜＜i1，預測因沈積物沈積於邊緣環24而電流值i減少。因此，藉由預先收集邊緣環之沈積物之量與電流值i之相關關係之資料並記憶於記憶體，可藉由在電漿處理中監視電流值i而判定邊緣環24上有無沈積物。
例如，亦可藉由監視電流值i而計算與邊緣環24上之沈積膜之被覆率之相關資訊，如圖4之曲線圖中表示一例般，預先準備邊緣環之沈積膜之被覆率與電流值i之相關關係之資料。藉此，可根據電流值i判定邊緣環24之電壓施加之時序。
圖4所示之閾值I1 及閾值I2 係預先設定為對邊緣環24上進行濺鍍之時序。但，亦可預先僅設定閾值I1 或閾值I2 。例如，亦可於電流值i成為閾值I1 以下時，判定邊緣環24上之沈積膜之被覆率成為特定以上，開始對邊緣環施加直流電壓。於該情形時，亦可於電流值i大於閾值I1 時，判定邊緣環24上之沈積膜之被覆率未達特定，停止對邊緣環24施加直流電壓。
向邊緣環之直流電壓之施加不限於接通、斷開之2值。例如，亦可將向邊緣環之直流電壓之施加控制為低(Low)、高(High)。例如，亦可於電流值i成為閾值I1 以下時，將向邊緣環之直流電壓之施加控制為低。而且，亦可於電流值i成為閾值I2 以下時，將向邊緣環之直流電壓之施加控制為高。又，亦可於電流值i大於閾值I1 時，停止向邊緣環施加直流電壓。
再者，監視邊緣環24上之沈積物之方法不限於圖3所示之方法。例如，可藉由對邊緣環24照射光並監視其反射光而判定邊緣環24上之沈積物之厚度。又，亦可使用除此以外之公知之技術監視沈積物之狀態。
[電壓施加控制處理] 接下來，一面參照圖5，一面對一實施形態之邊緣環之電壓施加控制處理進行說明。圖5係表示電壓施加控制處理之一例之流程圖。本處理由控制部200進行控制。再者，用以使控制部200執行邊緣環之電壓施加控制處理方法之程式預先儲存於控制部200之記憶體，由CPU自記憶體讀出並執行。
再者，電壓施加控制處理係於在電漿處理裝置1中產生含碳之處理氣體之電漿而晶圓W及邊緣環24暴露於處理氣體之電漿之期間執行。
開始本處理時，控制部200藉由連接於第1可變電源55之電流計100獲取電流值i(步驟S11)。其次，控制部200判定電流值i是否為預先規定之閾值I1 以下(步驟S12)。
於電流值i為預先規定之閾值I1 以下之情形時，控制部200對邊緣環24施加直流電壓(步驟S13)。另一方面，於電流值i大於預先規定之閾值I1 之情形時，控制部200不對邊緣環24施加直流電壓(步驟S14)。
繼而，控制部200判定是否結束處理(步驟S15)。控制部200於在步驟S15中判定結束本處理之前，返回至步驟S11，進行步驟S11以後之處理。
圖6係表示以上說明之電壓施加控制之效果之一例之圖。圖6(a)之橫軸表示對邊緣環24之直流電壓之施加時間，縱軸表示邊緣環24之消耗量。
圖6(a)之線A表示連續地對邊緣環24施加直流電壓之情形時之邊緣環24之消耗量之一例。於該情形時，對應於對邊緣環24之直流電壓之施加時間而邊緣環24產生消耗。
另一方面，圖6(a)之線B表示藉由本實施形態之電壓施加控制而如圖6(b)所示般對邊緣環24斷續地施加直流電壓之情形時之邊緣環24之消耗量之一例。於該情形時，不連續地對邊緣環24施加直流電壓，因此，與連續地施加直流電壓之線A相比可降低邊緣環24之消耗量。藉此，可使邊緣環24之消耗量最小化。
[蝕刻速率之變動] 根據以上可知，藉由對邊緣環24斷續地施加直流電壓而可減少邊緣環24之消耗量。然而，若對邊緣環24施加直流電壓，則對晶圓W之製程特性帶來影響。
圖7表示對邊緣環24施加直流電壓而對晶圓W實施電漿蝕刻處理時之實驗結果之一例。以下表示該實驗中之製程條件。
＜製程條件＞ 氣體       CF4 氣體、C4 F8 氣體、N2 氣體 HF功率  固定值 LF功率  固定值 圖7之橫軸表示對邊緣環施加之直流電壓(邊緣環DC電壓)，縱軸表示晶圓W之中央部(中心)之蝕刻速率(E/R)。藉此可知，藉由對邊緣環24施加直流電壓，而晶圓W之中央部之蝕刻速率上升，對邊緣環24施加之直流電壓越大，蝕刻速率越高。
進而，於圖8中，將HF功率及LF功率按3個階段變更而進行電漿蝕刻處理。HF功率及LF功率以外之製程條件與圖7之製程條件相同。
圖8所示之線B係為了便於說明而將HF功率及LF功率設為作為基準功率之「中」之情形時之蝕刻速率之結果。線A係將HF功率及LF功率設定為高於基準功率之情形時之蝕刻速率之結果。線C係將HF功率及LF功率設定為低於基準功率之情形時之蝕刻速率之結果。
根據該結果，於使HF功率及LF功率按上述3個階段變動之任一情形時，蝕刻速率上升之傾向均相同。即，可知於對邊緣環24施加直流電壓之情形時，晶圓W之中央部之蝕刻速率上升，蝕刻速率之控制性變差。
[HF功率及LF功率之修正] 因此，根據對邊緣環24施加之直流電壓、蝕刻速率以及HF功率及LF功率之關係，相對於不對邊緣環24施加直流電壓之情形，預測施加之情形時之晶圓W之中央部之蝕刻速率之偏移量。然後，針對所獲得之蝕刻速率之偏移量，計算用以使該蝕刻速率不偏移之近似式，根據近似式求出HF功率之修正值及LF功率之修正值。
藉此，對邊緣環24施加直流電壓時，利用HF功率之修正值及LF功率之修正值對電漿處理中施加之HF功率及LF功率進行修正，藉此，可抑制晶圓W之中央部之蝕刻速率之偏移。藉此，可提高蝕刻速率之面內均勻性或控制性而防止對邊緣環24施加電壓時之對於晶圓W之製程特性之降低。
圖9(a)之橫軸係晶圓之片數，縱軸係晶圓W之中央部之蝕刻速率。圖9(a)中之「實測值」係使用實驗計劃法對每一個晶圓改變製程參數而測定晶圓W之中央部之蝕刻速率所得之結果。
圖9(a)中之「評價值(計算值)」係根據「實測值」使用多變量解析求出表示晶圓W之中央部之蝕刻速率相對於製程參數之關係之近似式，與「實測值」同樣地對每一個晶圓改變製程參數而計算晶圓W之中央部之蝕刻速率所得之結果。藉此，「評價值」與「實測值」大致相同，因此，可認為近似式之精度較高。
圖9(b)係由根據「實測值」求出之近似式，計算晶圓W之中央部之蝕刻速率相同時之對邊緣環24施加之電壓與HF功率及LF功率之修正值之關聯所得的相關資訊。
藉此，藉由本實施形態之HF功率及LF功率之修正，即便於對邊緣環24施加直流電壓之情形時，晶圓W之中央部之蝕刻速率亦不偏移，而可確保蝕刻速率之控制性。
再者，圖9(b)表示使HF功率及LF功率以同一比率變化之情形時之邊緣環之施加電壓與HF功率及LF功率之相關關係，但HF功率及LF功率不限於以同一比率變化。
[製程參數之修正] 再者，使用之近似式只要為近似於實測值之式，則可為使用一次函數之近似式，亦可為使用除此以外之函數(二次函數等)之近似式。藉由對HF功率及LF功率進行使用上述近似式之修正，可使晶圓W之中央部之蝕刻速率不變化而確保晶圓W之製程特性之面內均勻性。
應針對施加至邊緣環24之直流電壓之變動值(差分)將HF功率及LF功率修正多少係根據近似式求出。因此，將其相關資訊預先記憶於控制部200之記憶體。
例如，於圖9(b)所示之曲線圖中，相對於橫軸之施加至邊緣環24之直流電壓相對於第1可變電源55之最大輸出值(表述為邊緣環DC電壓)之比率，縱軸(左)表示自不對邊緣環24施加時之HF功率之設定值修正之比率，縱軸(右)表示自不對邊緣環24施加時之LF功率之設定值修正之比率。
於該例中，若將施加至邊緣環24之直流電壓增加「30%」，則將HF功率自設定值減去「12.5%」，將LF功率自設定值減去「12.5%」。然後，施加修正後之HF功率及修正後之LF功率。
以此方式，根據施加至邊緣環24之直流電壓或其變動量而修正HF功率及LF功率，藉此，即便於對邊緣環24施加直流電壓之情形時，亦可抑制晶圓W之中央部之蝕刻速率之上升。藉此，可抑制因施加至邊緣環24之直流電壓而導致晶圓W之邊緣部產生傾斜，並且可提高蝕刻速率之控制性。
再者，於本實施形態中，根據施加至邊緣環24之直流電壓或其變動量而修正HF功率及LF功率，但根據施加至邊緣環24之直流電壓而修正之製程參數不限於HF功率及LF功率。修正之製程參數只要為產生之電漿密度變動之製程條件，則可為任意參數。修正之製程參數例如亦可為蝕刻速率變動之製程條件。
例如，修正之製程參數可僅為LF功率，亦可僅為HF功率。修正之製程參數可為自第2可變電源50施加至上部電極34之直流電壓，亦可為自處理氣體供給源66供給之氣體之種類及/或氣體之流量，還可為腔室10內之壓力。
即，製程參數可為自第1高頻電源90施加之第1頻率之高頻電力、自第2高頻電源48施加之較第1頻率低之第2頻率之高頻電力、供給至腔室10內之氣體、腔室10內之壓力、及自第2可變電源50施加至上部電極34之電壓之至少任一者。
[處理方法及修正處理] 最後，參照圖10及圖11對一實施形態之控制部200進行之處理方法及修正處理進行說明。圖10係表示一實施形態之處理方法之一例之流程圖。圖11係表示一實施形態之修正處理之一例之流程圖。再者，用以使控制部200執行處理方法及修正處理方法之程式儲存於控制部200之記憶體，由CPU自記憶體讀出並執行。
開始圖10所示之處理時，執行邊緣環之電壓施加控制處理(步驟S10)。該電壓施加控制處理如圖5所示根據電流值i(即，邊緣環24上之沈積物之狀態)判定是否對邊緣環24施加直流電壓，控制施加直流電壓之時序。此時，於圖5之步驟S15之是否結束處理之判定中，控制部200判定已對邊緣環24施加直流電壓時，判定結束圖5之處理。
圖5之邊緣環之電壓施加控制處理結束時，返回至圖10，執行修正處理(步驟S20)。參照圖11對修正處理之一例進行說明。開始本修正處理時，控制部200獲取施加至邊緣環24之直流電壓(DC電壓)之值(步驟S21)。其次，控制部200計算施加至邊緣環24之直流電壓值中此次之直流電壓值與上一次之直流電壓值之差分(步驟S22)。再者，此次之直流電壓值與上一次之直流電壓值之獲取間隔可任意地設定。又，不限於此次之直流電壓值與上一次之直流電壓值之差分，亦可為此次之直流電壓值與上一次或此之前之直流電壓值之差分。例如，亦可使用此次之直流電壓值與上一次及上上次之直流電壓值之平均值之差分。
其次，控制部200參照記憶有圖9(b)所示之施加至邊緣環24之直流電壓之差分與HF功率及LF功率之修正值之相關資訊之記憶體，計算相對於直流電壓值之差分之HF功率及LF功率之修正值(步驟S23)。再者，圖9(b)之相關資訊之例係表示施加至邊緣環24之直流電壓與製程參數之修正值之相關關係之資訊之一例，並不限於此。上述相關資訊可為表示此次之直流電壓值及上一次之直流電壓值之變動量(差分)與製程參數之修正值之關聯的資訊，亦可為表示此次之直流電壓值與製程參數之修正值之關聯之資訊。於後者之情形時，跳過步驟S22，於步驟S3中，參照記憶於記憶體之相關資訊，計算對於步驟S21中所獲取之此次之直流電壓值的HF功率之修正值與LF功率之修正值即可。
繼而，控制部200自配方中設定之HF功率之設定值減去步驟S23中計算出之HF功率之修正值，設為修正後之HF功率(步驟S24)。又，自配方中設定之LF功率之設定值減去步驟S23中計算出之LF功率之修正值，設為修正後之LF功率(步驟S24)。
繼而，控制部200施加修正後之HF功率，並施加修正後之LF功率。控制部200針對其他製程條件控制為配方中設定之設定值，執行電漿處理(步驟S25)，結束本修正處理，返回至圖10而結束整體之處理。
如以上所說明般，根據本實施形態之修正處理，藉由斷續地控制對邊緣環24施加直流電壓之時序，可抑制邊緣環24之消耗。又，對邊緣環24施加直流電壓時，可藉由根據施加之直流電壓修正製程參數(例如HF功率等)而抑制晶圓W之中央部之蝕刻速率之上升。藉此，可一面抑制邊緣環24之消耗一面抑制因施加至邊緣環24之直流電壓而導致晶圓W之邊緣部產生傾斜，並且可一面抑制晶圓W之中央部之蝕刻速率之上升一面將邊緣環24上之沈積物去除。
尤其於將載置台16之溫度控制為例如零下幾十℃～零下一百幾十℃左右而進行蝕刻之極低溫蝕刻中，藉由蝕刻而產生之副產物之沈積量增加。因此，本實施形態之處理方法可作為於極低溫蝕刻中更有效之技術加以利用。但，本實施形態之處理方法當然不限於極低溫蝕刻。
應認為此次揭示之一實施形態之處理方法及電漿處理裝置於所有方面為例示而並非限制性者。上述實施形態可於不脫離隨附之申請專利範圍及其主旨之情況下以各種形態進行變化及改良。上述複數個實施形態中記載之事項亦可於不矛盾之範圍內採取其他構成，又，可於不矛盾之範圍內進行組合。
施加至邊緣環24之電壓不限於直流電壓，亦可為交流電壓。將交流電壓施加至邊緣環24之情形時，經由匹配器、隔直流電容器連接交流電源而代替可變直流電源55。該交流電源輸出具有電漿中之離子能夠追隨之頻率f之交流、即較離子電漿頻率低之低頻或高頻之交流AC，能夠使其功率、電壓峰值或有效值可變。於蝕刻製程中來自交流電源之交流電壓經由隔直流電容器施加至邊緣環24時，於邊緣環24產生自偏壓電壓。即，對邊緣環24施加負之直流電壓分量。
於本發明之實施例中，對蝕刻製程進行了說明，但並不限定於此。實施例係關於在蝕刻製程中對處理基板形成沈積膜之工序，於化學氣相沈積(CVD，Chemical Vapor Deposition)或物理氣相沈積(PVD，Physical Vapor Deposition)等對處理基板形成沈積膜之工序中亦能夠獲得同樣之效果。
又，本發明之沈積工序藉由使用含碳之處理氣體而進行了說明，但並不限定於此。於例如使用如CVD中使用之TEOS(tetraethoxysilane，四乙氧基矽烷)氣體般能夠產生沈積性之前驅體(前驅物)之處理氣體之電漿時，亦同樣地亦沈積於邊緣環。又，於PVD中，使藉由電漿濺鍍自靶產生之前驅體沈積於處理基板上，同樣地亦沈積於邊緣環。即，與在電漿空間存在具有沈積性之前驅體同樣地，亦沈積於邊緣環。於該等製程中，亦可藉由對邊緣環施加電壓而防止沈積於邊緣環，又，可藉由觀察沈積膜之狀態並調整施加電壓而將邊緣環之消耗抑制為最小限度。
本發明之電漿處理裝置可應用於電容耦合電漿(CCP，Capacitively Coupled Plasma)、感應耦合電漿(ICP，Inductively Coupled Plasma)、放射狀線槽孔天線(RLSA，Radial Line Slot Antenna)、電子迴旋共振電漿(ECR，Electron Cyclotron Resonance Plasma)、螺旋微波電漿(HWP，Helicon Wave Plasma)之任一類型之電漿處理裝置。
於本說明書中，作為被處理體之一例，列舉晶圓W進行了說明。但，被處理體不限於此，亦可為用於FPD(Flat Panel Display，平板顯示器)之各種基板、印刷基板等。
1:電漿處理裝置 10:腔室 12:絕緣板 14:支持台 16:載置台 16a:基台 20:靜電吸盤 20a:第1電極 20b:絕緣層 22:電源 24:邊緣環 26:絕緣體環 28:冷媒室 30a:配管 30b:配管 32:氣體供給管線 34:上部電極 36:電極板 37:氣體噴出孔 38:電極支持體 40a:氣體擴散室 40b:氣體擴散室 41a:氣體通流孔 41b:氣體通流孔 42:遮蔽構件 46:匹配器 47:饋電線 48:第2高頻電源 50:第2可變電源 55:第1可變電源 62:氣體導入口 64:氣體供給管 66:處理氣體供給源 68:質量流量控制器 70:開閉閥 80:排氣口 82:排氣管 83:隔板 84:排氣裝置 85:搬入搬出口 86:閘閥 88:匹配器 89:饋電線 90:第1高頻電源 100:電流計 101:氬離子 102:自由基 200:控制部 A:線 A1:箭頭 A2:箭頭 B:線 C:線 d:沈積物 i1:電流值 I1:閾值 I2:閾值 i2:電流值 S10:步驟 S11:步驟 S12:步驟 S13:步驟 S14:步驟 S15:步驟 S20:步驟 S21:步驟 S22:步驟 S23:步驟 S24:步驟 S25:步驟 Rd:電阻分量 Rs:電阻分量 Rs':電阻分量 Vdc:直流電壓/電位差 W:晶圓
圖1係表示一實施形態之電漿處理裝置之一例之剖視模式圖。 圖2(a)、(b)係用以說明沈積工序及濺鍍工序之圖。 圖3(a)、(b)係表示邊緣環之沈積狀態之監視方法之一例之圖。 圖4係表示一實施形態之監視值與邊緣環之沈積狀態之關聯之一例之圖。 圖5係表示一實施形態之電壓施加控制處理之一例之流程圖。 圖6(a)、(b)係表示一實施形態之電壓施加控制之效果之一例之圖。 圖7係表示對邊緣環施加電壓時之蝕刻速率之一例之圖。 圖8係表示對邊緣環施加電壓時之蝕刻速率之一例之圖。 圖9(a)、(b)係表示一實施形態之處理方法之處理結果之一例之圖。 圖10係表示一實施形態之處理方法之一例之流程圖。 圖11係表示一實施形態之修正處理之一例之流程圖。
A:線
B:線

Claims (9)

  1. 一種處理方法，其係使用電漿處理裝置對被處理體進行處理者，該電漿處理裝置包含：載置台，其於腔室內載置被處理體；外周構件，其配置於上述載置台之周圍；及第1電源，其對上述外周構件施加電壓；且該處理方法包含如下工序：一面自上述第1電源對上述外周構件施加電壓，一面將被處理體暴露於具有沈積性之前驅物之電漿中；及於暴露於上述電漿中之工序之期間，觀測沈積於上述外周構件之上之包含碳之沈積膜之狀態，並基於觀測到之上述沈積膜之狀態而控制對上述外周構件施加之電壓；其中控制對上述外周構件施加之電壓之工序係於觀測到之上述沈積膜之狀態為特定之閾值以上的情形時，對上述外周構件施加電壓；上述閾值係基於上述沈積膜之量與由自上述第1電源所施加之電壓所致之電流之大小的相關關係之資料而決定。
  2. 如請求項1之處理方法，其包含如下工序：參照記憶有對外周構件施加之電壓與製程參數之修正值之相關資訊之記憶部，基於對上述外周構件施加之電壓而修正製程參數；及按照包含經修正之上述製程參數之製程條件而執行電漿處理。
  3. 如請求項2之處理方法，其中上述製程參數係產生之電漿密度變動之製程條件。
  4. 如請求項2或3之處理方法，其中上述製程參數係蝕刻速率變動之製程條件。
  5. 如請求項2或3之處理方法，其中上述製程參數係自第1高頻電源施加之第1頻率之高頻電力、自第2高頻電源施加之較第1頻率低之第2頻率之高頻電力、供給至上述腔室內之氣體、及自第2電源對與上述載置台對向之上部電極施加之電壓之至少任一者。
  6. 如請求項1至3中任一項之處理方法，其中控制對上述外周構件施加之電壓之工序係於觀測到之上述沈積膜之狀態小於特定之閾值的情形時，不對上述外周構件施加電壓。
  7. 如請求項1至3中任一項之處理方法，其中具有上述沈積性之前驅物之電漿係藉由能夠產生沈積性之前驅物之處理氣體而產生。
  8. 如請求項7之處理方法，其中上述處理氣體包含碳。
  9. 一種電漿處理裝置，其包含：載置台，其於腔室內載置被處理體；外周構件，其配置於上述載置台之周圍；第1電源，其對上述外周構件施 加電壓；及控制部；且上述控制部執行如下工序：一面自上述第1電源對上述外周構件施加電壓，一面將被處理體暴露於包含碳之處理氣體之電漿中；於暴露於上述處理氣體之電漿中之工序之期間，觀測沈積於上述外周構件之上之包含碳之沈積膜之狀態，並基於觀測到之上述沈積膜之狀態而控制對上述外周構件施加之電壓；及參照記憶有對外周構件施加之電壓與製程參數之修正值之相關資訊之記憶部，基於對上述外周構件施加之電壓而修正製程參數。
TW109100466A 2019-01-11 2020-01-07 處理方法及電漿處理裝置 TWI829844B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-003760 2019-01-11
JP2019003760 2019-01-11
JP2020-000944 2020-01-07
JP2020000944A JP7401313B2 (ja) 2019-01-11 2020-01-07 処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW202101578A TW202101578A (zh) 2021-01-01
TWI829844B true TWI829844B (zh) 2024-01-21

Family

ID=71580285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100466A TWI829844B (zh) 2019-01-11 2020-01-07 處理方法及電漿處理裝置

Country Status (4)

Country Link
JP (1) JP7401313B2 (zh)
KR (1) KR20200087694A (zh)
CN (1) CN111435636B (zh)
TW (1) TWI829844B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230049A1 (en) * 2004-04-14 2005-10-20 Ryoji Nishio Method and apparatus for plasma processing
US20070224709A1 (en) * 2006-03-23 2007-09-27 Tokyo Electron Limited Plasma processing method and apparatus, control program and storage medium
TW201303998A (zh) * 2011-03-25 2013-01-16 Tokyo Electron Ltd 電漿處理裝置及電漿處理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183038A (ja) 1998-12-14 2000-06-30 Hitachi Ltd プラズマ処理装置
JP4486372B2 (ja) 2003-02-07 2010-06-23 東京エレクトロン株式会社 プラズマ処理装置
JP4846190B2 (ja) * 2003-05-16 2011-12-28 東京エレクトロン株式会社 プラズマ処理装置およびその制御方法
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4566789B2 (ja) * 2005-03-07 2010-10-20 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP4884047B2 (ja) 2006-03-23 2012-02-22 東京エレクトロン株式会社 プラズマ処理方法
JP5281309B2 (ja) 2008-03-28 2013-09-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5227264B2 (ja) * 2009-06-02 2013-07-03 東京エレクトロン株式会社 プラズマ処理装置，プラズマ処理方法，プログラム
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6510922B2 (ja) * 2015-07-22 2019-05-08 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230049A1 (en) * 2004-04-14 2005-10-20 Ryoji Nishio Method and apparatus for plasma processing
US20070224709A1 (en) * 2006-03-23 2007-09-27 Tokyo Electron Limited Plasma processing method and apparatus, control program and storage medium
TW201303998A (zh) * 2011-03-25 2013-01-16 Tokyo Electron Ltd 電漿處理裝置及電漿處理方法

Also Published As

Publication number Publication date
CN111435636B (zh) 2024-04-19
KR20200087694A (ko) 2020-07-21
TW202101578A (zh) 2021-01-01
CN111435636A (zh) 2020-07-21
JP7401313B2 (ja) 2023-12-19
JP2020113759A (ja) 2020-07-27

Similar Documents

Publication Publication Date Title
JP5709505B2 (ja) プラズマ処理装置、プラズマ処理方法、および記憶媒体
US20150340210A1 (en) Plasma processing method
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
JP5227264B2 (ja) プラズマ処理装置，プラズマ処理方法，プログラム
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6027492B2 (ja) エッチング方法及びエッチング装置
KR101858324B1 (ko) 플라즈마 에칭 방법
TWI837272B (zh) 處理方法及電漿處理裝置
US20170221684A1 (en) Plasma processing method
JP6643950B2 (ja) プラズマ処理方法
US11037763B2 (en) Member and plasma processing apparatus
TWI829844B (zh) 處理方法及電漿處理裝置
US11721595B2 (en) Processing method and plasma processing apparatus
US20240212979A1 (en) Method for determining amount of wear of edge ring, plasma processing apparatus, and substrate processing system
US11557485B2 (en) Plasma processing method and plasma processing apparatus
JP2020126899A (ja) 基板処理方法及び基板処理装置
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置