JP5228908B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5228908B2
JP5228908B2 JP2008514382A JP2008514382A JP5228908B2 JP 5228908 B2 JP5228908 B2 JP 5228908B2 JP 2008514382 A JP2008514382 A JP 2008514382A JP 2008514382 A JP2008514382 A JP 2008514382A JP 5228908 B2 JP5228908 B2 JP 5228908B2
Authority
JP
Japan
Prior art keywords
resin
resin substrate
substrate
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008514382A
Other languages
English (en)
Other versions
JPWO2007129458A1 (ja
Inventor
光生 杉野
悟 桂山
智絵 山代
哲也 宮本
浩行 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008514382A priority Critical patent/JP5228908B2/ja
Publication of JPWO2007129458A1 publication Critical patent/JPWO2007129458A1/ja
Application granted granted Critical
Publication of JP5228908B2 publication Critical patent/JP5228908B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、複数の半導体チップが積層された半導体装置に関するものである。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。
高密度の実装を実現する半導体パッケージとして、配線基板上に複数の半導体チップがスタックされたスタック構造がある。この構造で、大小二つの半導体チップが積層される場合、配線基板上に、大きい半導体チップが搭載され、大きい半導体チップ上にさらに小さい半導体チップが搭載される。
一方、大小二つの半導体チップが積層される構成において、実装基板側に小さい半導体チップを搭載する構造として、パッケージオンパッケージ（ＰＯＰ）構造が提案されている（特許文献１、特許文献２）。
ＰＯＰ構造においては、第一半導体チップが搭載された実装基板上に、第二半導体チップが搭載された基板が搭載される。たとえば、第一半導体チップが第二半導体チップより小さい場合、上述した大小関係の構造となる。
ＰＯＰ構造では、第一半導体チップと実装基板とを電気的に接続するとともに、実装基板に第二半導体チップを実装するための実装スペースを確保する必要がある。
そこで、特許文献１では、実装基板に搭載された半導体チップの厚さよりも高いバンプ電極を設けている。そして、このバンプ電極上に、別の半導体チップが搭載された基板を配置して、これらを電気的に接続することにより、基板上の半導体チップと実装基板との導通が確保される。
また、特許文献２に記載の半導体アセンブリにおいては、アセンブリにＪ字型のリードが設けられ、上部のアセンブリのリードの底部が、下部のアセンブリのリードの上面に接続されている。
特開平７−１８３４２６号公報 特開平７−２４９７３６号公報
ところが、上述した従来のＰＯＰ構造においては、熱履歴を受けた際に、バンプ電極やリードに応力がかかるため、破損してしまい導通不良を起こすことがある。
これは、基板の線膨張係数と上下導通をとるためのバンプ電極の線膨張係数、あるいは、リードの線膨張係数と基板の線膨張係数とが大きく異なることに加え、半導体チップの厚さよりも厚い非常に大きなバンプ電極、リードを使用しているためであると考えられる。
本発明によれば、第一半導体チップが搭載された第一樹脂基板と、第二半導体チップが搭載された第二樹脂基板と、前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接触し、前記第一樹脂基板および前記第二樹脂基板とを電気的に接合する樹脂スペーサとを備え、前記樹脂スペーサが前記第一樹脂基板の表面において前記第一半導体チップの外周に配置されるととともに、前記第一樹脂基板の表面において前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置されており、前記第一樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、前記第二樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であって、かつ、少なくともいずれか一方の基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、前記コア層の絶縁層の２５℃〜ガラス転移温度における基板面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下であって、前記ビルドアップ層の前記絶縁層及び前記コア層の前記絶縁層が、ノボラック型シアネート樹脂を含む半導体装置が提供される。
従来のように、基板間に金属製のバンプ電極や、リードを配置する場合には、樹脂を含有する基板と、金属製のバンプ電極との線膨張係数の差、あるいは、樹脂を含有する基板と、金属製のリードとの線膨張係数の差を小さくすることは難しい。
これに対し、本発明では、第一樹脂基板と第二樹脂基板との間の樹脂スペーサを配置しており、第一樹脂基板、第二樹脂基板、樹脂スペーサを何れも樹脂を含有する構成とすることができるので、第一樹脂基板と樹脂スペーサとの線膨張係数の差、第二樹脂基板と樹脂スペーサとの線膨張係数の差を小さくすることができる。
これにより、導通不良の発生を低減することができる。
また、従来のＰＯＰ構造においては、熱履歴を受けた際に基板に大きなそりが発生し、基板と半導体チップとが剥離してしまうこともあった。
これに対し、本発明では、第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下となっており、基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下となっている。
そのため、半導体装置が熱履歴を受けた際に、少なくとも第一樹脂基板あるいは第二樹脂基板の反りが低減されることとなる。これにより、第一樹脂基板と第一半導体チップとの間の導通不良の発生、あるいは第二樹脂基板と第二半導体チップとの間の導通不良の発生を低減させることができ、接続信頼性の高い半導体装置とすることができる。
また、本発明では、樹脂を含有する第一樹脂基板、樹脂スペーサ、樹脂を含有する第二樹脂基板が積層されており、第一樹脂基板から第二樹脂基板にわたる全体が厚みのある一つの樹脂の積層体となっている。そのため、半導体装置全体の剛性が向上し、半導体装置全体に反りが発生しにくく、導通不良の発生しにくい半導体装置とすることができる。
さらには、本発明では、第一樹脂基板の外周に樹脂スペーサが設けられており、第一樹脂基板と第二樹脂基板との間に設けられた空隙部に第一半導体チップが搭載されているため、第一樹脂基板と第二樹脂基板との間の第一半導体チップの設置スペースを安定的に確保することができる。
この際、前記ビルドアップ層の少なくとも一層の前記絶縁層は、シアネート樹脂を含むことが好ましく、なかでも、前記シアネート樹脂は、ノボラック型シアネート樹脂であることが好ましい。
この構成によれば、絶縁層の基板面内方向の線膨張係数、基板厚み方向の線膨張係数を確実に低減させることができる。
さらに、前記第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、前記コア層の前記絶縁層の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下であることが好ましい。この際、コア層の前記絶縁層の樹脂は、シアネート樹脂を含むことが好ましく、さらには、前記シアネート樹脂は、ノボラック型シアネート樹脂であることが好ましい。
また、前記コア層を挟んで一対の前記ビルドアップ層が配置されており、前記コア層を挟んで略対称位置に配置される前記ビルドアップ層の前記絶縁層の線膨張係数が等しいことが好ましい。
このように、コア層を挟んで対称位置に配置される絶縁層の線膨張係数を等しいものとすることで、コア層を挟んだ絶縁層の反りが対称に発生する。これにより、基板のそりの発生を抑制することができる。
ここで、ビルドアップ層の絶縁層の線膨張係数が等しいとは、コア層を挟んで対称位置に配置される絶縁層間の線膨張係数の差がゼロ、あるいは、５ｐｐｍ／℃以下であることをいう。
前記樹脂スペーサは、スルーホール中に導体層が設けられた絶縁層を含むコア層を有し、前記樹脂スペーサの前記コア層の前記絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下であることが好ましい。
このようにすることで、樹脂スペーサの変形量と、第一樹脂基板および第二樹脂基板の少なくともいずれか一方の変形量との差を小さくすることができる。
これにより、樹脂スペーサと第一樹脂基板との間、あるいは樹脂スペーサと第二樹脂基板との間の導通不良の発生を低減させることができる。
さらには、この際、前記樹脂スペーサは、前記コア層上に形成され、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、前記樹脂スペーサの前記ビルドアップ層の絶縁層のうち、少なくとも一層の絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であることが好ましい。
前記樹脂スペーサの前記コア層の前記絶縁層の樹脂、および、前記樹脂スペーサの前記ビルドアップ層の前記絶縁層の樹脂は、それぞれシアネート樹脂を含むことが好ましい。なかでも、シアネート樹脂としてノボラック型シアネート樹脂を含むことが好ましい。
この際、前記樹脂スペーサは、前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板と同種の基板材料から構成されていることが好ましい。
樹脂スペーサを第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板と同様の基板材料で構成することで、第一樹脂基板あるいは第二樹脂基板との線膨張係数の差を非常に小さくすることができる。
これにより、樹脂スペーサと第一樹脂基板との間、あるいは樹脂スペーサと第二樹脂基板との間の導通不良の発生を低減させることができる。
また、前記第一樹脂基板は平面略矩形形状であり、前記樹脂スペーサが前記第一樹脂基板の前記矩形の各辺に沿って設けられていることが好ましい。
樹脂スペーサを第一樹脂基板の各辺に沿って設けることで、第一樹脂基板の辺の一部に設ける場合に比べ、第二樹脂基板を安定的に支持することができる。
さらに、前記第一樹脂基板と第一半導体チップとはバンプにより接続され、前記第二樹脂基板と第二半導体チップとはバンプにより接続され、各バンプの周囲には充填されたアンダーフィルが設置されており、前記アンダーフィルは、１２５℃雰囲気下での弾性率が１５０ＭＰａ以上８００ＭＰａ以下の樹脂材料からなることが好ましい。
アンダーフィルの弾性率を１５０ＭＰａ以上、８００ＭＰａ以下とすることで、バンプの周囲が強固に固定され、バンプのクラックが防止される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第一の参考形態における半導体装置の構成を示す斜視図である。 図１のＡ−Ａ'断面図である。 第二の参考形態における半導体装置の構成を示す斜視図である。 図３のＢ−Ｂ'断面図である。 第二の参考形態における半導体装置の構成を説明する断面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一の参考形態における半導体装置の樹脂基材の平面形状を示す平面図である。 第一実施形態にかかる半導体装置を示す斜視図である。 図１２のII-II方向の断面図である。 第一樹脂基板の断面図である。 導体配線層を示す平面図である。 導体配線層を示す平面図である。 半導体装置の要部を示す断面図である。 本発明の第二実施形態にかかる半導体装置の断面図である。 第三実施形態にかかる半導体装置の断面図である。 第三実施形態にかかる半導体装置の製造工程を示す図である。 第三実施形態の変形例にかかる半導体装置の製造工程を示す図である。 第三の参考形態における第一樹脂基板の一例を示す断面図である。 第三の参考形態における第二樹脂基板の一例を示す断面図である。 第三の参考形態における樹脂スペーサの一例を示す上面図および断面図である。 第三の参考形態における接着フィルムを模式的に示す断面図である。 第三の参考形態における半導体装置の製造工程を示す断面図である。 第三の参考形態における半導体装置の製造工程を示す上面図である。 第三の参考形態における半導体装置の製造工程を示す上面図である。 接着フィルム中に分散している金属粒子が凝集して、導体部を形成している状態を示す図である。 第三の参考形態における半導体装置の一例を示す断面図である。 本発明の変形例にかかる第一樹脂基板の断面図である。 本発明の変形例にかかる第一樹脂基板の断面図である。 本発明の変形例にかかる半導体装置の断面図である。 実施例における半導体装置の樹脂基板および樹脂基材の平面形状を示す図である。
本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の参考形態）
図１は、第一の参考形態の半導体装置の構成を示す斜視図である。また、図２は、図１のＡ−Ａ'断面図である。
図１および図２に示した半導体装置１００においては、第一樹脂基板１０１、接着層１１９、樹脂スペーサ（樹脂基材１０９）、接着層１２１、および第二樹脂基板１１１が下からこの順に積層されている。
この半導体装置１００はＰＯＰ構造を有し、第一樹脂基板１０１の表面に第一半導体チップ１２５が搭載され、第二樹脂基板１１１の表面に第二半導体チップ１３１が搭載されている。
第一半導体チップ１２５および第二半導体チップ１３１は、それぞれ、シリコン基板等の半導体基板の素子形成面に、トランジスタ等の所定の素子が形成された半導体チップである。第一半導体チップ１２５がロジック回路を有し、第二半導体チップ１３１がメモリ素子を有する構成としてもよい。
第一半導体チップ１２５は、第一樹脂基板１０１の表面において、第一樹脂基板１０１と第二樹脂基板１１１と樹脂基材１０９との間に設けられた空隙部に配置されている。樹脂基材１０９の厚さは、第一樹脂基板１０１の表面から第一半導体チップ１２５の上面（裏面）までの厚さよりも大きく、樹脂基板間に第一半導体チップ１２５を搭載するために必要な厚さが樹脂基材１０９の厚さにより確保されている。
第一樹脂基板１０１は、コア１０５の表面および裏面にそれぞれビルトアップ１０３およびビルトアップ１０７が設けられた樹脂基板である。ビルトアップ１０３上に、第一半導体チップ１２５が搭載されており、第一半導体チップ１２５上の電極（不図示）とビルトアップ１０３上の電極（不図示）とが、ワイヤ１２９により電気的に接続されている。また、第一半導体チップ１２５およびワイヤ１２９が、封止樹脂１２７により封止されている。裏面側のビルトアップ１０７には、外部接続端子として機能する複数のバンプ電極１２３が接合されている。
第二樹脂基板１１１は、コア１１５の表面および裏面にそれぞれビルトアップ１１３およびビルトアップ１１７が設けられた樹脂基板である。ビルトアップ１１３上に第二半導体チップ１３１が搭載されており、第二半導体チップ１３１上の電極（不図示）とビルトアップ１１３上の電極（不図示）とが、ワイヤ１３５により電気的に接続されている。また、第二半導体チップ１３１およびワイヤ１３５が、封止樹脂１３３により封止されている。半導体装置１００においては、第二樹脂基板１１１の表面全面を封止樹脂１３３が被覆している。
半導体装置１００においては、第一樹脂基板１０１および第二樹脂基板１１１の平面形状が略矩形であって、さらに具体的には、正方形または長方形である。以下の参考形態では、第一樹脂基板１０１および第二樹脂基板１１１が正方形である場合を例に説明する。また、第一樹脂基板１０１および第二樹脂基板１１１の平面形状が略同一である。
これらの樹脂基板において、コア１０５およびコア１１５の材料は、特に限定されるものではないが、たとえばエポキシ樹脂やシアネート樹脂等の熱硬化性樹脂とすることができる。また、これらのコアと半導体チップの線膨張係数のミスマッチによるチップクラックや、樹脂基板と半導体チップとの剥離を抑制するために、樹脂基板の線膨張係数は１０ｐｐｍ／℃以上３０ｐｐｍ／℃以下とすることが好ましい。
樹脂基材１０９は、第一樹脂基板１０１の表面および第二樹脂基板１１１の裏面に接合されて、第一樹脂基板１０１の表面と第二樹脂基板１１１の裏面とを電気的に接続する。また、第一樹脂基板１０１と樹脂基材１０９との間、および、樹脂基材１０９と第二樹脂基板１１１との間に、それぞれ、接着層１１９および接着層１２１が設けられ、第一樹脂基板１０１と樹脂基材１０９とが接着層１１９を介して電気的に接続されるとともに、第二樹脂基板１１１と樹脂基材１０９とが接着層１２１を介して電気的に接続される。この構成において、接着層１１９および接着層１２１は、たとえば接着テープである。
樹脂基材１０９は、第一樹脂基板１０１の表面において第一半導体チップ１２５の外周に配置されている。本参考形態においては、樹脂基材１０９は、第一樹脂基板１０１の表面において第一半導体チップ１２５の外周を取り囲む枠部材である。また、樹脂基材１０９の断面形状が、中央部がくり抜かれた環状の矩形である。樹脂基材１０９は、たとえば、打ち抜き加工やくり抜き加工等の加工方法を用いて樹脂基板を所定の形状に加工されたものであってもよい。また、一つの樹脂基材１０９中に接合部を有しない構成としてもよい。
樹脂基材１０９には、樹脂基材１０９を貫通する貫通電極１４５が設けられている。貫通電極１４５は、たとえば、樹脂基材１０９を貫通するスルーホールの内壁を被覆する導電膜である。導電膜は、たとえばスルーホールめっき金属膜とする。なお、貫通電極１４５は、スルーホールめっき金属膜のような中空な構造のものには限られず、たとえば、樹脂基材１０９を貫通するスルーホールの内部全体に埋め込まれた導電材料からなる中実の電極としてもよい。
第一樹脂基板１０１の表面に貫通電極１４５に接続する第一電極１４１が設けられ、第二樹脂基板１１１の裏面に、貫通電極１４５に接続する第二電極１４３が設けられている。
樹脂基材１０９を構成する樹脂は、たとえば有機樹脂とすることができ、さらに具体的には、エポキシ樹脂等の熱硬化性樹脂とすることができる。また、樹脂基材１０９は、たとえば第一樹脂基板１０１および第二樹脂基板１１１と同種の材料により構成される。さらに具体的には、樹脂基材１０９の材料をコア１０５およびコア１１５の材料と同一とすることが好ましく、その中でもシアネート樹脂とすることが好ましい。
こうすることにより、製造時に、組み立て工程以降における加熱処理により第一樹脂基板１０１および第二樹脂基板１１１に反りが生じることをさらに効果的に抑制することができる。このため、樹脂基材１０９と樹脂基板との接合不良が生じたりすることを抑制できる。よって、第一樹脂基板１０１と第二樹脂基板１１１との接続信頼性を向上させることができる。また、シアネート樹脂を用いることにより、各樹脂基板および樹脂基材１０９の線膨張係数を、半導体チップの線膨張係数にさらに近づけることができるため、これらの効果をより一層顕著に発揮させることができる。
また、樹脂基板の反りにより半導体チップに局所的に応力が集中することを抑制できる。このため、半導体チップの劣化を抑制し、製造歩留まりを向上させることができる。
接着層１１９には、貫通電極１４５と第一電極１４１とが対向している領域に、接着層１１９を貫通する導電領域が形成されている。第一電極１４１と貫通電極１４５とが接着層１１９を介して電気的に接続されている。また、接着層１２１には、貫通電極１４５と第二電極１４３とが対向している領域に、接着層１２１を貫通する導電領域が形成されている。貫通電極１４５と第二電極１４３とが接着層１２１を介して電気的に接続されている。
接着層１１９および接着層１２１は、第一電極１４１および第二電極１４３との対向領域において積層方向の導通経路が確保されるとともに、他の領域で樹脂基材１０９と樹脂基板とを絶縁するものであればよく、たとえば、異方導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）とすることができる。また、これらの接着層として、樹脂層中に高分子核材に金属薄膜をつけた導電性粒子を分散させた接着テープや樹脂中に半田粉とフラックス活性を有する硬化剤が含まれるセルフアライメント型の接着テープを用いてもよい。
半導体装置１００においては、接着層１１９から貫通電極１４５を経由して接着層１２１にわたる導通経路が設けられているため、第一半導体チップ１２５に設けられた導電部材（不図示）が、ワイヤ１２９、第一樹脂基板１０１、接着層１１９、貫通電極１４５、接着層１２１、第二樹脂基板１１１およびワイヤ１３５を介して、第二半導体チップ１３１に設けられた導電部材（不図示）に電気的に接続される。
次に、半導体装置１００の製造方法を説明する。
まず、第一半導体チップ１２５および第二半導体チップ１３１を準備し、これらをそれぞれ第一樹脂基板１０１および第二樹脂基板１１１上に搭載してワイヤボンディングおよび樹脂封止を行う。
また、樹脂を所定の形状に加工して樹脂基材１０９を作製する。たとえば、所定の厚さの樹脂基板を所定の大きさの矩形状に打ち抜いた後、さらに矩形の中央部を打ち抜いて除去することにより、環状の樹脂基材１０９が得られる。また、切り出し加工等他の加工方法を用いて樹脂基材１０９を所定の形状に加工してもよい。得られた樹脂基材１０９の所定の領域に貫通孔を形成する。貫通孔の形成方法として、たとえばレーザ加工やドリル加工が挙げられる。また、エッチング技術を用いて貫通孔を形成してもよい。そして、たとえばめっき法により貫通孔の内壁を覆う金属膜を形成して中空状の貫通電極１４５を得る。
そして、第一樹脂基板１０１、接着層１１９、樹脂基材１０９、接着層１２１および第二樹脂基板１１１を積層し、所定の温度で加熱することにより、樹脂基板と樹脂基材１０９とを接着する。このとき、第一樹脂基板１０１と第二樹脂基板１１１とを所定の圧力で圧着してもよい。
また、得られた積層体の第一樹脂基板１０１の裏面側にバンプ電極１２３を接合する。以上により、図１および図２に示した半導体装置１００が得られる。
次に、第一の参考形態の作用効果を説明する。
第一の参考形態においては、対向する電極（第一電極１４１および第二電極１４３）間が、樹脂基材１０９中の貫通電極１４５により電気的に接続されている。樹脂基材１０９を介して樹脂基板間を接続することにより、バンプ電極を介して接続する従来の構成に比べて、樹脂基板の間隔が大きい場合にも樹脂基板間の接続信頼性を向上させることができる。これは以下の理由による。
すなわち、バンプ電極で樹脂基板間を接続する場合、前述したように、製造工程において樹脂基板に反りが発生しやすい。また、反りが発生すると、バンプ電極の接合領域に応力が集中し、バンプ電極の接合箇所において劣化が生じやすい。このため、樹脂基板間の接続信頼性に改善の余地があった。
これに対し、第一の参考形態では、対向する各樹脂基板表面の電極に接合されたバンプ電極を有しない。このため、バンプ電極を設けた場合に生じる接続信頼性の低下を抑制することができる。
また、第一の参考形態では、第一樹脂基板１０１の外周に、第一樹脂基板１０１、樹脂基材１０９および第二樹脂基板１１１を含む積層体構造が設けられている。半導体チップや樹脂基板の厚さが薄くなるにつれて、樹脂基板に反りが生じやすくなるが、第一の参考形態の構成とすることにより、個々の樹脂基板を薄型化した場合にも、第一樹脂基板１０１から第二樹脂基板１１１にわたる樹脂層全体の厚さを厚くすることができる。このため、積層体構造の剛性が高まり、第一樹脂基板１０１および第二樹脂基板１１１への反りの発生を効果的に抑制できる。樹脂基板の厚さが薄い場合にも樹脂基材１０９を設けることにより、樹脂基板の反りを抑制できる。なお、この効果は、第一樹脂基板１０１、樹脂基材１０９および第二樹脂基板１１１が同種の材料により構成される場合にさらに顕著に発揮される。
また、半導体装置１００においては、基板と樹脂基材１０９とがともに樹脂により構成されているため、樹脂基板と樹脂基材１０９との線膨張係数差が低減された構成となっている。このような構成とすることにより、製造工程中、組み立て工程以降の加熱処理において、樹脂基板に反りが生じることを効果的に抑制される。このため、樹脂基板の反りにより生じる樹脂基板と樹脂基材１０９との間の導通不良を抑制できる。また、樹脂基板の反りが抑制されることにより、樹脂基板上の半導体チップへの局所的な応力集中を抑制できる。よって、本参考形態によれば、樹脂基板間の接続信頼性を向上させるとともに、製造歩留まりを向上させることができる。
また、第一の参考形態では、樹脂基材１０９中に貫通電極１４５を設けるとともに、樹脂基材１０９と第一樹脂基板１０１および第二樹脂基板１１１とを、それぞれ、接着層１１９および接着層１２１により接着しているため、樹脂基板間を積層方向に導通させる経路を簡便な方法で形成することができる。
さらに、半導体装置１００においては、第一樹脂基板１０１の外周全体を取り囲む枠状の樹脂基材１０９が設けられているため、第一樹脂基板１０１の外周の一部に樹脂基材を設ける構成に比べて、樹脂基材１０９が樹脂基板をより一層安定的に支持することができる。このため、第一樹脂基板１０１および第二樹脂基板１１１の反りが抑制される。
また、半導体装置１００では、樹脂基材１０９が第一樹脂基板１０１の外周に沿って設けられているため、第一樹脂基板１０１のチップ搭載面のうち、第一半導体チップ１２５が搭載されない周囲の領域を基板間の接続のために有効活用することができる
また、第一の参考形態では、樹脂基材１０９の厚さを調節することにより、樹脂基板間隔を容易に設定することができるため、第一半導体チップ１２５をワイヤボンディングするスペースを樹脂基板間に確実に設けることができる。
なお、第一の参考形態では、樹脂基材１０９および第二樹脂基板１１１の平面形状が略同一の矩形であって、樹脂基材１０９の断面形状が、矩形の内部をくり抜いた環状である場合を例に説明したが、本参考形態および以降の参考形態において、樹脂基材１０９の平面形状および配置は、これには限られない。
図６〜図１１は、樹脂基材１０９の他の平面形状および配置の例を示す断面図である。こららの図においては、ビルトアップ１０３、ビルトアップ１０３上の樹脂基材１０９および第一半導体チップ１２５を示し、他の部材を不図示としている。
図６は、第一の参考形態の構成に対応する。図６では、断面環状の樹脂基材１０９が、矩形の第一樹脂基板のビルトアップ１０３の外周に沿って設けられている。
また、樹脂基材１０９の平面形状が矩形であって、樹脂基材１０９が第一樹脂基板１０１の辺に沿って設けられていてもよい。
たとえば、図７および図８は、樹脂基材１０９が、第一樹脂基板１０１の二辺に沿って設けられた例である。
図７では、矩形の第一樹脂基板１０１のビルトアップ１０３の対向する二辺に沿って、ストライプ状の樹脂基材１０９が互いに平行に配置されている。二つの樹脂基材１０９に挟まれた領域に、第一半導体チップ１２５が配置されている。
また、図８では、矩形の第一樹脂基板１０１のビルトアップ１０３の隣接する二辺に沿って、ストライプ状の樹脂基材１０９が互いに直交して配置されている。
図９は、樹脂基材１０９が、第一樹脂基板１０１の四辺に沿って配置された例である。図９では、矩形の第一樹脂基板のビルトアップ１０３の四辺に沿って、ストライプ状の樹脂基材１０９が配置されている。これらの樹脂基材１０９に取り囲まれた領域に、第一半導体チップ１２５が配置されている。
図１０は、樹脂基材１０９が、第一樹脂基板１０１の四隅に配置された例である。図１０では、矩形の第一樹脂基板のビルトアップ１０３の四つの角部に、断面正方形の角柱状の樹脂基材１０９が配置されている。なお、図１０では、四つの角部すべてに樹脂基材１０９を配置したが、すべての角部に樹脂基材１０９を設けなくてもよく、たとえば対角線上にある二つの角部に樹脂基材１０９を設け、二つの樹脂基材１０９が、第一半導体チップ１２５を介して対向していてもよい。
また、図１１は、樹脂基材１０９の平面形状が環状である例である。図１１では、矩形の第一樹脂基板のビルトアップ１０３上に、円環状の樹脂基材１０９が設けられ、樹脂基材１０９の環の内側に第一半導体チップ１２５が配置されている。
以下の参考形態においては、第一の参考形態と異なる点を中心に説明する。
（第二の参考形態）
第一の参考形態に記載の半導体装置では、半導体チップが樹脂基板にワイヤボンディングされた構成を例示したが、半導体チップがバンプ電極により樹脂基板にフリップ接続されていてもよい。第二の参考形態では、このような構成を説明する。
図３は、第二の参考形態における半導体装置の構成を示す斜視図である。また、図４は、図３のＢ−Ｂ'断面図である。
図３および図４に示した半導体装置１１０の基本構成は半導体装置１００（図１、図２）と同様であるが、半導体チップの樹脂基板への搭載方法が異なる。
半導体装置１１０においては、第一半導体チップ１２５の素子搭載面に設けられた電極（不図示）と第一樹脂基板１０１のビルトアップ１０３に設けられた電極（不図示）とがバンプ電極１５３に接合され、これらが電気的に接続されている。
また、第二半導体チップ１３１の素子搭載面に設けられた電極（不図示）と第二樹脂基板１１１のビルトアップ１１３に設けられた電極（不図示）とがバンプ電極１５７に接合され、これらが電気的に接続されている。
第一半導体チップ１２５と第一樹脂基板１０１との間には、アンダーフィル樹脂１５１が充填されている。また、第二半導体チップ１３１と第二樹脂基板１１１との間には、アンダーフィル樹脂１５５が充填されている。
第二の参考形態においても、第一樹脂基板１０１と第二樹脂基板１１１との間に樹脂基材１０９が設けられているため、第一の参考形態と同様の効果が得られる。
また、第二の参考形態においては、半導体チップと樹脂基板とがバンプ電極によりフリップ接続されるため、半導体チップ中のバンプ電極との接合箇所に応力が集中しやすい構成となっている。こうした構成の場合にも、樹脂基板間の接続に樹脂基材１０９を用いることにより、樹脂基板の反りが好適に抑制されるため、半導体チップの劣化を抑制し、製造歩留まりを向上させることができる。
以下、この点について、図５（ａ）および図５（ｂ）を参照してさらに説明する。
図５（ａ）は、半導体チップがフリップ接続された基板間が大きいバンプ電極により接続された半導体装置の構成を示す断面図である。図５（ａ）において、第一基板２０１の表面に設けられた第一電極２４１と第二基板２１１の表面に設けられた第二電極２４３とがバンプ電極２４５によって接続されている。
第一基板２０１のチップ搭載面に第一半導体チップ２２５が設けられ、第一半導体チップ２２５の素子搭載面に設けられた電極（不図示）と第一基板２０１の電極（不図示）とがバンプ電極２５３を介して接続している。第一基板２０１のチップ搭載面において、第一半導体チップ２２５が配置された領域の周囲に複数のバンプ電極２４５が配置されている。
第二基板２１１のチップ搭載面に第二半導体チップ２３１が設けられ、第二半導体チップ２３１の素子搭載面に設けられた電極（不図示）と第二基板２１１の電極（不図示）とがバンプ電極２５７を介して接続している。
第一半導体チップ２２５と第一基板２０１との間には、アンダーフィル樹脂２５１が充填されている。また、第二半導体チップ２３１と第二基板２１１との間には、アンダーフィル樹脂２５５が充填されている。
また、図５（ｂ）は、第二の参考形態の半導体装置１１０の断面構成に対応する。
ここで、図５（ａ）においては、第一基板２０１と第二基板２１１とを大きなバンプ電極２４５が接続している。この場合、バンプ電極と基板との接触面積が比較的小さいため、組み立て後の加熱工程で第一基板２０１または第二基板２１１に反りが生じると、第一基板２０１においては、バンプ電極２４５と第一電極２４１との接合領域に応力が集中しやすい。また、第二基板２１１においては、バンプ電極２４５と第二電極２４３との接合領域に応力が集中しやすい。また、この応力により、第一電極２４１または第二電極２４３とバンプ電極２４５との接続不良が比較的生じやすい。
さらに、図５（ａ）では、第一半導体チップ２２５および第二半導体チップ２３１が樹脂基板にバンプ電極により接続されているため、これらの半導体チップの電極とバンプ電極との接合領域にも応力が集中しやすい。第一半導体チップ２２５および第二半導体チップ２３１において、バンプ電極と接合される電極は、素子形成面に設けられているため、樹脂基板の反りにより、電極に応力が集中すると、当該電極はもちろんのこと、電極以外の素子形成面の他の素子にも劣化が生じる懸念がある。
これに対し、図５（ｂ）においては、まず、樹脂基板間の接続に、接合不良の原因となるバンプ電極を用いていないため、接続信頼性を向上させることができる。また、樹脂基材１０９を設けて樹脂基板の反りを抑制することにより、電極間の接続信頼性をさらに向上させることができる。また、樹脂基板の反りを抑制することにより、樹脂基板に半導体チップをフリップ接続した場合にも、半導体チップと樹脂基板との接続信頼性を向上させることができる。
（第一実施形態）
以下、本発明の実施形態を図面に基づいて説明する。
まず、図１２〜図１７を参照して、本実施形態にかかる半導体装置１の概要について説明する。
半導体装置１は、図１２および図１３に示すように、第一半導体チップ２が搭載された第一樹脂基板３と、第二半導体チップ４が搭載された第二樹脂基板５と、第一樹脂基板３の表面および第二樹脂基板５の裏面に接触し、第一樹脂基板３および第二樹脂基板５とを電気的に接合する樹脂スペーサ６とを備える。
なお、図１３は、図１２のII-II方向の断面図である。
樹脂スペーサ６は、第一樹脂基板３の表面において第一半導体チップ２の外周に配置されるととともに、第一樹脂基板３の表面において第一樹脂基板３と第二樹脂基板５と樹脂スペーサ６との間に設けられた空隙部に第一半導体チップ２が配置されている。
また、第一樹脂基板３と樹脂スペーサ６との間には、第一樹脂層７１Ａ中に第一導電体７２Ａが配置された第一接着部材７Ａが設けられている（図１７参照）。
さらに、樹脂スペーサ６と第二樹脂基板５との間には、第二樹脂層７１Ｂ中に第二導電体７２Ｂが配置された第二接着部材７Ｂが設けられている（図１７参照）。
そして、第一樹脂基板３および樹脂スペーサ６とが、第一接着部材７Ａ中の第一導電体７２Ａを介して電気的に接続され、第二樹脂基板５と樹脂スペーサ６とが第二接着部材７Ｂ中の第二導電体７２Ｂを介して電気的に接続されている。
また、図１４、図１５に示すように、第一樹脂基板３は、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層され、各導体配線層３１２が絶縁層３１１のビアホールに形成された導体層３１４で接続されてなるビルドアップ層３１Ａ，３１Ｂを有する。
また、第二樹脂基板５は、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層され、各導体配線層３１２が絶縁層３１１のビアホールに形成された導体層３１４で接続されてなるビルドアップ層３１Ａ，３１Ｂを有する。
第一樹脂基板３および第二樹脂基板５のうち、少なくともいずれか一方の基板の前記ビルドアップ層３１Ａ，３１Ｂの絶縁層３１１において、少なくとも一層の絶縁層３１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である。
以下に半導体装置１の構成に関して詳細に説明する。
［第一樹脂基板］
まず、第一樹脂基板３について説明する。
第一樹脂基板３は、第一半導体チップ２が表面に搭載されるものである。この第一樹脂基板３は平面略矩形形状である。
図１４に示すように、第一樹脂基板３は、コア層３２と、このコア層３２を挟んで配置される一対のビルドアップ層３１Ａ、３１Ｂとを備える。
ビルドアップ層３１Ａは、コア層３２の表面側に配置されており、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層されている。
本実施形態では、ビルドアップ層３１Ａは、複数（例えば、３層）の絶縁層３１１と、複数（例えば、４層）の導体配線層３１２とが交互に積層されたものとなっている。
絶縁層３１１は、炭素繊維、ガラス繊維の織物もしくは一方向に引き揃えた繊維に各種樹脂を含浸したプリプレグではなく、樹脂組成物のみからなる。すなわち、絶縁層３１１は、炭素繊維、ガラス繊維等の繊維による補強がなされていないものである。
ここで、絶縁層３１１を構成する樹脂としては、（熱）硬化性樹脂を含むことが好ましく、たとえば、エポキシ樹脂、ＢＴレジン、シアネート樹脂等が挙げられる。なかでも、シアネート樹脂を使用することが好ましい。シアネート樹脂としては、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等があげられる。なかでも、ノボラック型シアネート樹脂を使用することが好ましい。
ノボラック型シアネート樹脂としては、以下の化学式で挙げられるものを使用することができる。式中、ｎは正数を示す。
前記式（Ｉ）で示されるノボラック型シアネート樹脂の繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、繰り返し単位ｎが前記上限値を超えると架橋密度が高くなりすぎ、耐水性の低下や、硬化物が脆くなる等の現象を生じる場合がある。
このようなノボラック型のシアネート樹脂は、例えば、ノボラック型フェノールと、塩化シアン、臭化シアン等の化合物とを反応させることにより、得ることができる。
また、ノボラック型シアネート樹脂の重量平均分子量としては、例えば、５００〜４５００であることが好ましい。さらには、６００〜３０００であることが好ましい。
重量平均分子量が５００未満である場合には、機械的強度が低下することがある。また、重量平均分子量が４５００を超えると、樹脂組成物の硬化速度が速くなるため、保存性が低下する場合がある。
また、シアネート樹脂として、シアネート樹脂のプレポリマーを使用してもよい。シアネート樹脂や、プレポリマーを単独で使用してもよく、シアネート樹脂およびプレポリマーを併用してもよい。ここで、プレポリマーとは、通常、シアネート樹脂を加熱反応などにより、例えば、３量化することで得られるものである。プレポリマーとしては、特に限定されないが、たとえば、３量化率が２０〜５０重量％であるものを用いることができる。この３量化率は、例えば、赤外分光分析装置を用いて求めることができる。
また、シアネート樹脂に対し、エポキシ樹脂、フェノキシ樹脂等を添加してもよい。エポキシ樹脂としては、ビフェニルアルキレン骨格を有するものが好ましい。
さらには、シアネート樹脂に対し、無機充填材を添加してもよい。
本実施形態では、各絶縁層３１１は、同種の材料で構成され、各絶縁層３１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である。
ここで、絶縁層３１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、２０ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数は、好ましくは、２０ｐｐｍ／℃以下である。
また、絶縁層３１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上である。
本実施形態では、各絶縁層３１１の基板面内方向の平均線膨張係数、基板厚み方向の平均線膨張係数は、略等しい。
なお、絶縁層３１１の平均線膨張係数は、以下のようにして測定することができる。
絶縁層３１１から５ｍｍ角のサンプルを切り出し、ＴＭＡ（ＴＡインスツルメント（株）製）を用いて、室温（２５℃）から５℃／分でサンプルを昇温しながらサンプルの厚み方向、面内方向の変位量を計測し、厚み方向、面内方向の線膨張係数を算出する。そして、２５℃〜ガラス転移点における厚み方向、面内方向の線膨張係数を算出する。
また、絶縁層３１１は、高いガラス転移点を有していることが好ましい。例えば、絶縁層３１１のガラス転移点は、１２０℃以上であることが好ましく、さらには、１５０℃以上であることが好ましい。絶縁層３１１のガラス転移点ＴｇはＩＳＯ−１１３５９−２に準拠して測定される。絶縁層３１１から５ｍｍ角のサンプルを切り取り、このサンプルにＴＭＡ装置（ＴＡインスツルメント（株）製）のプローブを乗せ、室温（２５℃）から５℃／分でサンプルを昇温しながらサンプルの厚み方向の変位量を測定する。そして、温度と、サンプルの厚みの変位量とを示す曲線のガラス転移点前後の曲線の接線をとり、この接線の交点からガラス転移点を算出する。
このような絶縁層３１１には、ビアホールが形成されており、ビアホール中には導体層３１４が設けられている。この導体層３１４は、絶縁層３１１を挟んで上下に配置される導体配線層３１２同士を接続するものである。
導体配線層３１２は、金属層であり、例えば、銅製の配線層である。この導体配線層３１２の平面形状は、図１５に示すような形状であり、複数の略円形状の開口部３１２Ｂ１が形成されている。なお、図１５の右下の図は、導体配線層３１２の拡大図である。
開口部３１２Ｂ１の径は、例えば、５００μｍである。また。この導体配線層３１２の残銅率は、６０〜９０％であり、好ましくは、７５〜８５％である。
ここで、絶縁層３１１を挟んで配置される一対の導体配線層３１２は、絶縁層３１１のビアホールに設けられた金属製（例えば、銅製）の導体層３１４で接続されている。
図１４に示すように、ビルドアップ層３１Ｂは、コア層３２の裏面側に配置されており、ビルドアップ層３１Ａと同様の絶縁層３１１、導体層３１４、導体配線層３１２を備えるとともに、導体配線層３１３を備える。
絶縁層３１１と導体配線層（３１２，３１３）とは交互に配置されている。
ここでは、絶縁層３１１は、複数（例えば、３層）層設けられており、導体配線層３１２も複数(例えば、３層）層設けられている。なお、導体配線層３１３は、１層であり、ビルドアップ層３１Ｂの最下層に配置されている。
導体配線層３１３は、例えば、銅製の配線層であり、図１６に示すような構造となっている。図１６のうち、黒い部分が銅の配線を示している。
この導体配線層３１３の残銅率（絶縁層を被覆する導体配線層３１３の占める割合）は、８０％である。
図１４に示すように、コア層３２は、絶縁層３２１を有する。絶縁層３２１は、プリプレグを所定枚数重ね、加熱加圧成形することにより得られるものである。
プリプレグは、樹脂ワニスをガラス織布等の繊維に含浸させたものである。
絶縁層３２１を構成する樹脂としては、ビルドアップ層の絶縁層３１１を構成する樹脂と同様のものを使用することができる。絶縁層３２１は、シアネート樹脂、特にノボラック型シアネート樹脂を含有することが好ましい。
また、絶縁層３２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数は２０ｐｐｍ／℃以下であることが好ましい。
さらに好ましくは、絶縁層３２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は１１ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数は１６ｐｐｍ／℃以下である。
また、絶縁層３２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上である。
絶縁層３２１の平均線膨張係数は、絶縁層３１１の平均線膨張係数の計測方法と同様の方法で計測することができる。
このようなコア層３２の絶縁層３２１中にはスルーホールが形成され、このスルーホール中には、導体層３２２が設けられている。導体層３２２は、金属層（例えば、銅層）であり、ビルドアップ層３１Ａの導体配線層３１２に接続されるとともに、ビルドアップ層３１Ｂの導体配線層３１２に接続されている。
このような第一樹脂基板３の裏面には、半田バンプＢ１が設けられる（図１２，１３参照）。この半田バンプＢ１は、第一樹脂基板３のビルドアップ層３１Ｂの導体配線層３１３に接続される。
［第一半導体チップ］
図１３に示すように、第一半導体チップ２は、シリコン基板２１上に、いわゆるｌｏｗ−ｋ膜からなる配線層２２を備えるものである。その機能は特に限定されず、ロジックデバイス、メモリデバイスあるいはこれらの混載等が挙げられる。
ｌｏｗ−ｋ膜は、層間絶縁膜として設けられている。ここで、ｌｏｗ−ｋ膜とは、比誘電率が３．３以下の膜をいう。ｌｏｗ−ｋ膜としては、たとえば、ＳｉＯＣ、ＭＳＱ（メチルシルセスキオキサン）、ベンゾシクロブテン等の有機膜や、ＨＳＱ（ヒドロキシシルセスキオキサン）等の無機膜が挙げられ、これらを多孔質化した膜も好ましく用いられる。
このような第一半導体チップ２は、第一樹脂基板３の表面の略中央部分に載置されている。
第一半導体チップ２と、第一樹脂基板３との間には、複数の半田バンプＢ２が配置されており、第一半導体チップ２と、第一樹脂基板３とは半田バンプＢ２により接続されている。
半田バンプＢ２としては、たとえば、錫−ビスマス系、錫−亜鉛系、錫−鉛系（Ｓｎ／９５ＰｂやＳｎ／６３Ｐｂ）等を用いることができる。半田バンプＢ２としては、たとえば、線膨張率が１０ｐｐｍ／℃以上、２５ｐｐｍ／℃以下のものを用いることができる。
このような半田バンプＢ２の周囲には、アンダーフィルＵが充填されている。
［アンダーフィル］
アンダーフィルＵは、第一樹脂基板３と第一半導体チップ２とを接合する半田バンプＢ２の周囲、および、第二樹脂基板５と第二半導体チップ４とを接合する半田バンプＢ２の周囲にそれぞれ充填されている。
アンダーフィルＵの構成材料としては、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を用いることができる。このうち、液状の熱硬化性樹脂が好ましい。第一樹脂基板３と第一半導体チップ２との間の間隙、第二樹脂基板５と第二半導体チップ４との間の間隙を効率良く埋めることができるからである。本実施形態では、アンダーフィルＵを、１２５℃雰囲気下での弾性率が１５０ＭＰａ以上８００ＭＰａ以下の樹脂材料で構成している。
弾性率は、アンダーフィルＵのペーストを幅１０ｍｍ、長さ約１５０ｍｍ、厚さ４ｍｍに成形し、２００℃オーブン中３０分間硬化した後、テンシロン試験機で速度１ｍｍ／分にて、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出する。アンダーフィルＵの弾性率を１５０ＭＰａ以上、８００ＭＰａ以下とすることで、バンプＢ２の周囲が強固に固定されることとなり、バンプＢ２のクラックが防止される。
なお、半田バンプＢ２が鉛フリー半田の場合、弾性率の範囲が、１５０ＭＰａ以上、好ましくは２００ＭＰａ以上のものを用いることが好ましい。また、半田バンプＢ２が高融点半田の場合は、アンダーフィルＵとして弾性率が３０ＭＰａ以上、好ましくは４５ＭＰａ以上のものを用いてもよい。
アンダーフィルＵに用いられる樹脂材料としては、種々のものを用いることができる。たとえば、エポキシ樹脂、ＢＴレジン、シアネート樹脂等を用いることもできる。シアネート樹脂としては、基板材料の項で述べたノボラック型シアネート樹脂が好ましく用いられる。
アンダーフィルＵを構成する樹脂材料は、多官能エポキシ樹脂を含むことが好ましい。これにより、樹脂硬化体の架橋密度が向上し、高い弾性率を実現することができる。
アンダーフィルＵは、シリカ粒子等、無機フィラーを含有していてもよい。こうすることにより、線膨張率を低減し、半導体チップ２，４や、第一半導体チップ２と第一樹脂基板３との間、第二半導体チップ４と第二樹脂基板５との間の損傷をより効果的に低減することができる。
アンダーフィルＵは、カップリング剤を含むものとしてもよい。こうすることにより、バンプや無機フィラーとアンダーフィルとの密着性を向上させ、線膨張率を低減し、半導体チップや、半導体チップと基板との間の損傷をより効果的に低減することができる。カップリング剤としては、エポキシシラン、アミノシラン等のシランカップリング剤や、チタネート系カップリング剤等を用いることができる。これらを複数種類用いてもよい。カップリング剤は、アンダーフィルのバインダー部分に分散する形態であってもよいし、シリカ粒子等の無機フィラーの表面に付着した形態であってもよい。あるいは、これらの形態が混在していてもよい。たとえばシリカ粒子を配合する場合は、シリカ表面をあらかじめカップリング剤により処理してもよい。
アンダーフィルＵの２５℃〜ガラス転移点における平均線膨張率は、４０ｐｐｍ／℃以下であることが好ましく、３０ｐｐｍ／℃以下であることがより好ましい。ｌｏｗ−ｋ膜の損傷の抑制と、バンプＢ２周辺部分の損傷の抑制をより効果的に図ることができる。
なお、アンダーフィルＵの２５℃〜ガラス転移点における平均線膨張率は以下のようにして測定できる。
液状注入封止アンダーフィル材料を１５０℃×１２０分で硬化後、切削により５×５×１０ｍｍの試験片を得る。このものをセイコー製ＴＭＡ／ＳＳ１２０を用いて圧縮荷重５ｇ、昇温速度１０℃／分の条件で測定する。
［第二樹脂基板］
第二樹脂基板５は、本実施形態では、第一樹脂基板３と同様の基板材料から構成されるとともに、第一樹脂基板３と同様の層構成を有する。すなわち、第二樹脂基板５は、第一樹脂基板３と同様のビルドアップ層３１Ａ，３１Ｂと、コア層３２とを備える。
第二樹脂基板５も第一樹脂基板３と同様、平面略矩形形状となっている。
本実施形態では第二樹脂基板５は、第一樹脂基板３と同様の部材であるが、第一樹脂基板３と区別するため第二樹脂基板の符号を５とする。
［第二半導体チップ］
第二半導体チップ４は、第二樹脂基板５の表面に搭載されるものである。この第二半導体チップ４は、第一半導体チップ２と同様、シリコン基板２１上に、いわゆるｌｏｗ−ｋ膜からなる配線層２２を備えるものである。
なお、第一半導体チップ２がロジック回路を有し、第二半導体チップ４がメモリ素子を有する構成としてもよい。
第二半導体チップ４と、第二樹脂基板５との間には、第一半導体チップ２と第一樹脂基板３とを接続する半田バンプと同様の半田バンプＢ２が設けられている。この半田バンプＢ２は、第二樹脂基板５のビルドアップ層３１Ａの導体配線層３１２と、第二半導体チップ４とを電気的に接続している。
［樹脂スペーサ］
樹脂スペーサ６は、平面矩形形状の第一樹脂基板３および第二樹脂基板５の各辺に沿って配置された矩形枠状の部材である。この樹脂スペーサ６は、内部を厚さ方向に貫通する導体部（導体配線層６１２、導体層６１４）を有するものである。
この樹脂スペーサ６は、図１７に示すように矩形枠状のコア層６２と、このコア層６２を挟んで配置される矩形枠状の一対のビルドアップ層６１Ａ，６１Ｂとを有している。
ビルドアップ層６１Ａは、コア層６２の表面側に配置されており、樹脂を含有する絶縁層６１１と導体配線層６１２とが交互に積層されている。
本実施形態では、ビルドアップ層６１Ａは、複数（例えば、３層）の絶縁層６１１と、複数（例えば、４層）の導体配線層６１２とが交互に積層されたものとなっている。
ここで、絶縁層６１１を構成する樹脂は、絶縁層３１１を構成する樹脂と同じであり、絶縁層６１１のガラス転移点、厚み方向の線膨張係数、面内方向の線膨張係数は絶縁層３１１と等しい。
すなわち、絶縁層６１１の２５℃〜ガラス転移点における面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である。
ここで、絶縁層６１１の２５℃〜ガラス転移点における面内方向の平均線膨張係数は、好ましくは、２０ｐｐｍ／℃以下であり、厚み方向の平均線膨張係数は、好ましくは、２０ｐｐｍ／℃以下である。
さらに、絶縁層６１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上である。
また、絶縁層６１１には、ビアホールが形成され、ビアホール中には、導体層６１４が設けられている。導体層６１４は、導体層３１４と同様の材料で構成される。
さらに導体配線層６１２は、導体配線層３１２と同様の材料で構成されている。
ビルドアップ層６１Ｂは、コア層６２の裏面側に配置されており、ビルドアップ層３１Ｂと同様の層構成、基板材料となっている。
すなわち、ビルドアップ層６１Ｂは、絶縁層６１１と、導体層６１４と、導体配線層６１２と、導体配線層３１３と同様の材料で構成される導体配線層６１３とを備える。
絶縁層６１１と導体配線層（６１２，６１３）とは交互に配置されている。
導体配線層６１３は、導体配線層３１３と同様、ビルドアップ層６１Ｂの最下層に設けられている。
コア層６２も、コア層３２と同様の樹脂材料で構成されており、絶縁層３２１と同様の絶縁層６２１を有する。すなわち、絶縁層６２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数は２０ｐｐｍ／℃以下であることが好ましい。
さらに好ましくは、絶縁層６２１の基板面内方向の平均線膨張係数は１１ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数は１６ｐｐｍ／℃以下である。
さらに、絶縁層６２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、３ｐｐｍ／℃以上である。
このようなコア層６２の絶縁層６２１中にはスルーホールが形成され、このスルーホール中には、導体層６２２が設けられている。導体層６２２は、金属層（例えば、銅層）であり、ビルドアップ層６１Ａの導体配線層６１２に接続されるとともに、ビルドアップ層６１Ｂの導体配線層６１２に接続されている。
以上のような樹脂スペーサ６は、第一樹脂基板、第二樹脂基板と同様の層構成、基板材料で構成される基板の中央を打ち抜き加工することで得られる。
このような樹脂スペーサ６の高さ寸法は、第一半導体チップ２の厚さ寸法と半田バンプＢ２の厚み寸法との合計値よりも大きく、第一半導体チップ２の表面と、第二樹脂基板５の裏面との間には隙間が形成されている。
［第一接着部材、第二接着部材］
図１７に示すように、第一接着部材７Ａは、樹脂スペーサ６および第一樹脂基板３間に配置され、樹脂スペーサ６および第一樹脂基板３を電気的に接続するものである。この第一接着部材７Ａは、本実施形態では、フィルム状の接着テープ（接着剤）を硬化させたものである。なお、第一接着部材７Ａは、フィルム状の接着テープ（接着剤）を硬化させたものに限らず、流体状の接着剤を硬化させたものであってもよい。
第一接着部材７Ａは、第一樹脂基板３の各辺に沿って配置されている。
第一接着部材７Ａは、接着性の第一樹脂層７１Ａと、この第一樹脂層７１Ａ中に設けられた第一導電体としての半田領域７２Ａとを備える。
詳しくは後述するが、第一接着部材７Ａを構成する接着テープは、第一樹脂層７１Ａを構成する樹脂、半田領域７２Ａを構成する半田粉、およびフラックス活性を有する硬化剤を含む。
半田領域７２Ａは、第一樹脂層７１Ａを厚み方向に貫通するように柱状に設けられている。この半田領域７２Ａを介して、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３と、第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２とが接続される。
より詳細に説明すると、図１７において、符号Ｓは第一樹脂基板３の表裏面、樹脂スペーサ６の表裏面、第二樹脂基板５の表裏面に設けられた樹脂製のソルダーレジスト（絶縁膜）を示す。半田領域７２Ａは、ソルダーレジストＳから露出した樹脂スペーサ６の導体配線層６１３と金属接合するとともに、ソルダーレジストＳから露出した第一樹脂基板３の最表面の導体配線層３１２と金属接合している。
接着性の第一樹脂層７１Ａは、樹脂スペーサ６および第一樹脂基板３を接着する層である。本実施形態では、第一樹脂層７１Ａは、ソルダーレジストＳを介して樹脂スペーサ６および第一樹脂基板３に間接的に接触している。
第二接着部材７Ｂは、樹脂スペーサ６および第二樹脂基板５間に配置され、樹脂スペーサ６および第二樹脂基板５を電気的に接続するものである。
この第二接着部材７Ｂは、接着性の第二樹脂層７１Ｂと、この第二樹脂層７１Ｂ中に設けられた第二導電体としての半田領域７２Ｂとを備える。本実施形態では、第二接着部材７Ｂと第一接着部材７Ａとは同様のフィルム状の接着テープ（接着剤）を硬化させたものである。すなわち、第二樹脂層７１Ｂと第一樹脂層７１Ａとは同様の材料で構成され、半田領域７２Ｂと半田領域７２Ａとは同様の材料で構成される。
第二接着部材７Ｂは樹脂スペーサ６および第二樹脂基板５を電気的に接続するものであり、第二樹脂層７１Ｂを貫通するように設けられた柱状の半田領域７２Ｂを介して、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２と、第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３とが接続される。
また、第二接着部材７Ｂの半田領域７２Ｂは、ソルダーレジストＳから露出した樹脂スペーサ６の導体配線層６１２と金属接合するとともに、ソルダーレジストＳから露出した第二樹脂基板５の最裏面の導体配線層３１３と金属接合している。
さらに、第二接着部材７Ｂは、第二樹脂基板５の各辺に沿って配置されている。
接着性の第二樹脂層７１Ｂは、樹脂スペーサ６および第二樹脂基板５を接着する層である。本実施形態では、第二樹脂層７１Ｂは、ソルダーレジストＳを介して樹脂スペーサ６および第二樹脂基板５に間接的に接触している。
次に、以上のような半導体装置１の製造方法について説明する。
はじめに、第一樹脂基板３、第二樹脂基板５を用意する。
第一樹脂基板３の製造方法について述べる。
なお、第二樹脂基板５の製造方法は第一樹脂基板３の製造方法と同様である。
まず、はじめに、両面銅張積層板（コア層３２の絶縁層３２１の表裏面に銅層が形成された板）を用意し、所定の位置にスルーホールを形成し、さらに、導体層３２２を形成する。
次に、サブトラクティブ法により、絶縁層３２１の表裏面にそれぞれ導体配線層３１２を形成する。その後、一対の導体配線層３１２の表面を薬液により祖化し、絶縁層３１１をそれぞれラミネートする。
その後、絶縁層３１１中にレーザー加工等により、ビアホールを形成する。その後、セミアディティブ工法により、ビアホール中に導体層３１４、さらには、各絶縁層３１１上に導体配線層３１２を形成する。
このような操作を繰り返すことで、第一樹脂基板３を得ることができる。なお、第一樹脂基板３の最下層の導体配線層は導体配線層３１３とする。
次に、このようにして得られた第一樹脂基板３、第二樹脂基板５の表裏面にそれぞれソルダーレジストＳを塗布する。その後、第一樹脂基板３、第二樹脂基板５上に第一半導体チップ２、第二半導体チップ４をそれぞれ実装する。
第一半導体チップ２、第二半導体チップ４の裏面に半田バンプＢ２を設け、第一樹脂基板３、第二樹脂基板５上にそれぞれ第一半導体チップ２、第二半導体チップ４を設置し、半田バンプＢ２をリフロー炉中で溶融させることで、第一樹脂基板３、第二樹脂基板５上にそれぞれ第一半導体チップ２、第二半導体チップ４が固定されることとなる。
その後、第一樹脂基板３と第一半導体チップ２とを接合する半田バンプＢ２の周囲、および、第二樹脂基板５と第二半導体チップ４とを接合する半田バンプＢ２の周囲にそれぞれアンダーフィルＵを充填する。
次に、樹脂スペーサ６を用意する。具体的には、本実施形態では、第一樹脂基板３、第二樹脂基板５と同様の層構成、基板材料で構成される基板の表裏面にソルダーレジストＳを塗布した後、基板の中央を打ち抜き加工する。
その後、第一樹脂基板３、前述した第一接着部材７Ａを構成する接着テープ、樹脂スペーサ６、第二接着部材７Ｂを構成する接着テープ、第二樹脂基板５の順にこれらを積層し、所定の温度でこれらの積層体を加熱する。加熱温度（接着温度）は、接着テープ中の半田粉の材料および樹脂の材料に応じて設定することができる。
接着温度は、半田粉の溶融温度よりも高く、樹脂が溶融している温度とする。この観点では、接着温度をたとえば１００℃より高く、好ましくは１２０℃以上、さらに好ましくは、１５０℃以上とする。また、接着温度において、樹脂の溶融粘度が低いことが好ましく、この観点では、接着温度をたとえば２５０℃以下、好ましくは２００℃以下とする。また、樹脂の溶融粘度が低い領域を広げる観点で、接着温度を低くするとよい。
なお、接着時に所定の圧力で加圧してもよい。加圧圧力は、半田領域７２Ａ，７２Ｂをさらに確実に形成する観点では、たとえば１ＭＰａ以上とする。また、接続信頼性をさらに向上させる観点では、たとえば２０ＭＰａ以下、好ましくは１０ＭＰａ以下とする。
さらに、熱圧着時間は、１０秒以上、６００秒以下であることが好ましい。
ここで、接着テープについて述べておく。
接着テープは、前述した樹脂層７１Ａ，７１Ｂを構成する樹脂、前述した半田領域７２Ａ，７２Ｂを構成する半田粉、およびフラックス活性を有する硬化剤（フラックス活性を有する化合物）を含む。このうち、半田粉とフラックス活性を有する硬化剤とは、樹脂中に存在する。接着テープを、第一樹脂基板３と樹脂スペーサ６との間、第二樹脂基板５と樹脂スペーサ６との間に配置して加熱すると、樹脂中の半田粉が、溶融し、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３の表面および第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２の表面、さらには、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２の表面および第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３の表面に自己整合的に移動し、金属接合（すなわち半田領域）が形成される。
また、樹脂中に存在するフラックス活性を有する硬化剤（不図示）が、半田粉と各導体配線層３１２，６１３，３１３，６１２との界面に効率よく移動するとともに、半田粉の表面の酸化膜を除去するため、半田領域７２Ａと各導体配線層３１２，６１３、半田領域７２Ｂと各導体配線層３１３，６１２とが直接金属接合されて、電気的に接続される。
このように接着テープを用いると、接着時に所定の単一温度に加熱処理すればよく、基板と樹脂スペーサとの間を簡単に接着することができる。ただし、接着時の加熱処理は、単一温度での処理には限られず、たとえば、１５０℃で１００秒加熱後２００℃で１００秒加熱するステップキュアや、１８０℃で１０秒熱圧着後、２００℃で１０分オーブン硬化させるポストキュアを行ってもよい。また、半田粉を構成する半田粒子の金属接合により、各導体配線層３１２，６１３，３１３，６１２と接着テープ中の半田とが接続されるため、接続抵抗が低く、接続信頼性が高い。
ここで、接着テープに使用される樹脂としては、特に制限されるものではなく、熱可塑性樹脂、熱硬化性樹脂あるいは熱可塑性樹脂および熱硬化性樹脂の混合系が用いられる。このうち、成膜性および樹脂の溶融粘度の観点から、熱可塑性樹脂と熱硬化性樹脂の混合系が好適である。
熱可塑性樹脂としては、特に制限されるものはなく、たとえば、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン、アクリルゴム等を用いることができる。これらは、単独または２種以上を混合して用いることができる。なかでも、フェノキシ樹脂を使用することが好ましい。
また、上記熱可塑性樹脂は、接着性や他の樹脂との相溶性を向上させる目的で、ニトリル基、エポキシ基、水酸基、カルボキシル基を有するものを用いてもよく、このような樹脂として、たとえばアクリルゴムを用いることができる。これにより、接着テープの製膜安定性を向上することができる。さらに、接着テープの弾性率を低下することができ、それによって被着物に対する密着性を向上することができる。
前記熱可塑性樹脂の含有量は、特に限定されないが、半田粉を除く前記樹脂組成物全体の１０〜５０重量％とすることが好ましく、特に１５〜４５重量％とすることが好ましい。含有量が前記範囲内であると、特に製膜性を向上することができる。
熱硬化性樹脂としては、特に制限されるものではないが、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
エポキシ樹脂は、室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂のうち、いずれを用いてもよい。また、樹脂が室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂とを含んでもよい。これにより、樹脂の溶融挙動の設計の自由度をさらに高めることができる。
室温で固形のエポキシ樹脂としては、特に限定されるものではなく、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾーノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、３官能エポキシ樹脂、４官能エポキシ樹脂等が挙げられる。さらに具体的には、固形３官能エポキシ樹脂とクレゾールノボラック型エポキシ樹脂とを含んでもよい。これにより、硬化後の耐熱性を向上することができ、それによって温度サイクル試験やＰＣＴ試験においても優れた結果を示すことができる。
また、室温で液状のエポキシ樹脂は、ビスフェノールＡ型エポキシ樹脂またはビスフェノールＦ型エポキシ樹脂とすることができる。また、これらを組み合わせて用いてもよい。
前記熱硬化性樹脂の含有量は、特に限定されないが、半田粉を除く樹脂組成物全体の２０〜８０重量％とすることが好ましく、特に３０〜７０重量％とすることが好ましい。含有量が前記範囲内であると接着後の弾性率を十分に確保して、接続信頼性を向上することができる。また、接着テープの溶融粘度を高くできるので、半田粉が被接着物からはみ出すのを防止することができる。
また、樹脂がアクリルゴムを含む構成とすることにより、フィルム状の接着テープを作製する際の成膜安定性を向上させることができる。また、接着テープの弾性率を低下させ、被接着物と接着テープ間の残留応力を低減できるため、被接着物に対する密着性を向上させることができる。
接着テープ中の樹脂の配合比は、半田粉を除く接着テープの構成成分の合計に対し、たとえばアクリルゴムが１０重量％以上５０重量％以下とする。アクリルゴムの配合比を１０重量％以上とすることにより、成膜性の低下を抑制し、さらに、接着テープの硬化後の弾性率の増加が抑制されるため、被接着物との密着性をさらに向上させることができる。また、アクリルゴムの配合比を５０重量％以下とすることにより、樹脂の溶融粘度の増加を抑制し、半田粉が導電部材の表面へさらに確実に移動できるようになる。
また、エポキシ樹脂の配合比は、半田粉を除く接着テープの構成成分の合計に対し、たとえば２０重量％以上８０重量％以下とする。エポキシ樹脂の配合比を２０重量％以上とすることにより、接着後の弾性率をさらに充分に確保し、接続信頼性を向上させることができる。また、エポキシ樹脂の配合比を８０重量％以下とすることにより、溶融粘度をさらに高めることができるため、半田粉が被接着物からはみ出してしまい接続信頼性が低下することを抑制できる。
また、半田粉を樹脂中で確実に移動させる観点では、樹脂の硬化温度が、後述する半田粉の溶融温度よりも高い構成とするとよい。さらに具体的には、樹脂の硬化温度は、半田の融点よりも１０℃以上、好ましくは２０℃以上高い方がよい。また、接着温度における樹脂の溶融粘度が低い構成とするとよい。
ここで、樹脂の硬化温度は、たとえばＤＳＣ（Differential Scanning Calorimeter：示差走査熱量計）を用い、昇温速度１０℃／分で接着テープを測定した際の発熱ピーク温度とする。
接着テープにおいて、半田粉を構成する半田としては、たとえば鉛フリー半田を用いることができる。鉛フリー半田としては、特に限定されるものではないが、Ｓｎ、Ａｇ、Ｂｉ、Ｉｎ、ＺｎおよびＣｕからなる群から選択される少なくとも二種以上を含む合金であることが好ましい。その中でも、溶融温度や機械的な物性を考慮すると、Ｓｎ−Ｂｉの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金等のＳｎを含む合金であることが好ましい。
半田粉の溶融温度は、接着テープを接着する際の樹脂の流動性を充分に確保する観点では、たとえば１００℃以上、好ましくは１３０℃以上とする。また、半田粉の溶融温度は、接着時に、たとえば基板やチップ等の被接着物に設けられた素子の劣化を抑制する観点では、たとえば２５０℃以下、好ましくは２３０℃以下とする。
ここで、半田の溶融温度は、たとえばＤＳＣを用い、昇温速度１０℃／分で半田粉単体を測定した際の吸熱ピーク温度とする。
また、半田粉をさらに確実に導体配線層３１２，６１３，３１３，６１２の表面に移動させる観点では、半田粉の溶融温度を樹脂の硬化温度よりも低い温度とする。
また、半田粉の粒径は、導体配線層３１２，６１３，３１３，６１２の表面の面積および導体配線層３１２，６１３，３１３，６１２の間隔に応じて設定することができる。半田粉の平均粒径は、導体配線層３１２，６１３，３１３，６１２表面に半田粉を確実に集合させる観点では、たとえば、５μｍ以上、好ましくは１０μｍ以上とする。また、導体配線層３１２，６１３，３１３，６１２の表面に選択的に半田領域を形成するとともに、導通させたい領域以外の領域において、接着テープの絶縁性を確保する観点では、半田粉の平均粒径を、たとえば、１００μｍ以下、好ましくは５０μｍ以下とする。ここで、半田粉の平均粒径は、たとえばレーザー回折散乱法により測定される。
また、接着テープにおいて、半田粉の配合比は、半田粉以外の成分の合計１００重量部に対して、接続信頼性を向上させる観点で２０重量部以上、好ましくは４０重量部以上とする。また、接着テープの成膜性を向上させる観点では、接着テープ中の半田粉以外の成分の合計１００重量部に対して２５０重量部以下、好ましくは２３０重量部以下とする。
フラックス活性を有する硬化剤とは、半田粉表面の酸化膜を、導体配線層３１２，６１３，３１３，６１２と電気的に接合できる程度に還元する作用を示し、かつ、樹脂と結合する官能基を有する化合物である。さらに、フラックス活性を有する硬化剤は、導体配線層表面の酸化膜を還元し、酸化膜を取り除く還元力を有することが好ましい。
たとえば、樹脂がエポキシ樹脂を含む場合、フラックス活性を有する硬化剤が、カルボキシル基と、エポキシ基と反応する基と、を有していてもよい。エポキシ基と反応する基として、たとえば、カルボキシル基、水酸基、アミノ基等が挙げられる。
フラックス活性を有する硬化剤としては、接着時に半田粉の表面の酸化膜を除去する観点で、半田粉の種類に応じて適宜選択して用いることができる。
例えば安息香酸、ギ酸、酢酸、フェノール、アルキルフェノール、ナフトール等のフェノール性水酸基を１つ有する化合物、ビフェノール、ハイドロキノン、レゾルシノール、カテコール、メチリデンジフェノール、エチリデンジフェノール、イソプロピリデンジフェノール、ピロガロール、ヒドロキシヒドロキノン、フロログルシノール等の多価フェノール化合物等が挙げられる。これらの中でも多価フェノール化合物がフラックス活性に優れる点で好ましい。
また、フラックス活性を有する化合物としては、フラックス活性を有し、かつ熱硬化性樹脂の硬化剤としても作用するフラックス活性を有する硬化剤が好ましい。これにより、半田接合後のフラックス剤の洗浄が不要になる。さらに、フラックス活性を有する硬化剤が熱硬化性樹脂と反応性を有するため、アウトガスが少なく電子部品を汚染しないことや、イオン性不純物として作用をすることが無いため、導電部材が腐食されるのを防止することができる。
このようなフラックス活性を有する硬化剤としては、たとえば、カルボキシル基を含有する化合物である。
カルボキシル基を含有する化合物としては、たとえば、直鎖状または分岐鎖を有するアルキルカルボン酸、芳香族カルボン酸等のカルボン酸類が挙げられる。
アルキルカルボン酸として、具体的には、下記式（II）で示される化合物が挙げられる。
ＨＯＯＣ−（ＣＨ2）n−ＣＯＯＨ （II）
上記式（II）において、ｎは、０以上２０以下の整数である。
また、フラックス活性、接着時のアウトガス及び接着テープの硬化後の弾性率やガラス転移温度のバランスから、上記式（II）中のｎは、４以上１０以下が好ましい。ｎを４以上とすることにより、エポキシ樹脂の架橋間距離が短すぎることによる接着テープの硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、ｎを１０以下とすることにより、エポキシ樹脂の架橋間距離が長くなりすぎることによる弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
上記式（II）で示される化合物として、例えばｎ＝４のアジピン酸（ＨＯＯＣ−（ＣＨ２）４−ＣＯＯＨ）、ｎ＝８のセバシン酸（ＨＯＯＣ−（ＣＨ２）８−ＣＯＯＨ）およびｎ＝１０のＨＯＯＣ−（ＣＨ２）１０−ＣＯＯＨが挙げられる。
芳香族カルボン酸として、さらに具体的には、一分子中に少なくとも二個のフェノール性水酸基と、芳香族に直接結合したカルボキシル基を一分子中に少なくとも一個含む化合物が挙げられる。このような化合物として、たとえば、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、没食子酸（３，４，５−トリヒドロキシ安息香酸）等の安息香酸誘導体；
１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、３，７−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；
フェノールフタリン；および
ジフェノール酸等が挙げられる。
フラックス活性を有する硬化剤として、さらに具体的には、上述したセバシン酸およびゲンチジン酸が挙げられ、こららの一方またはいずれかを含んでもよい。
また、フラックス活性を有する硬化剤は、カルボキシル基および前述したフェノール性水酸基を有する化合物であることがより好ましい。なお、カルボキシル基、フェノール性水酸基のいずれか一方のみを含んでいてもよい。
フラックス活性を有する硬化剤は、半田粉の外部に存在していればよく、たとえば半田粉とフラックス活性を有する硬化剤とがそれぞれ樹脂中に分散していてもよいし、樹脂中に分散している半田粉の表面に付着していてもよい。フラックス活性を有する硬化剤は、半田粉の外部に存在しているため、接着時に、フラックス活性を有する硬化剤が半田と導体配線層３１２，６１３，３１３，６１２との界面に効率よく移動して、導体配線層３１２，６１３，３１３，６１２と半田とを直接接触させることができる。これにより、接続信頼性を向上させることができる。また、フラックス活性を有する硬化剤が樹脂中に存在するため、樹脂に効率よく付加して、樹脂の弾性率またはＴｇを高めることができる。
また、フラックス活性を有する硬化剤の配合比は、半田粉を除く接着テープの構成成分の合計に対して、フラックス活性を向上させる観点では、フラックス活性を有する硬化剤の配合比をたとえば０．１重量％以上、好ましくは１重量％以上とする。また、接着時の樹脂の溶融粘度を低下させる観点では、半田粉を除く接着テープの構成成分の合計に対して、フラックス活性を有する硬化剤の配合比をたとえば３０重量％以下、好ましくは１０重量％以下とする。
さらに具体的には、接着テープがエポキシ樹脂を含む場合、接着テープ中のエポキシ樹脂に対して、フラックス活性を有する硬化剤の配合比をたとえば５０重量％以下、好ましくは３０重量％以下とする。こうすることにより、硬化剤過多が解消され、硬化性が改善される。
なお、接着テープは、樹脂中にフラックス活性を有する硬化剤とは別の硬化剤をさらに含んでもよく、また、硬化剤として機能する樹脂を含んでいてもよい。
硬化剤としては、特に限定されるものではなく、フェノール類、アミン類、チオール類があげられるが、エポキシ樹脂との反応性や硬化後の物性を考えた場合、フェノール類が好適に用いられる。
フェノール類としては、特に限定されるものではないが、接着テープの硬化後の物性を考えた場合、２官能以上が好ましい。たとえば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリスフェノール、テトラキスフェノール、フェノールノボラック類、クレゾールノボラック類等が挙げられるが、溶融粘度、エポキシ樹脂との反応性および硬化後の物性を考えた場合、フェノールノボラック類およびクレゾールノボラック類を好適に用いることができる。
また、硬化剤の配合量は、半田粉を除く接着テープの構成成分の合計を１００としたときに、樹脂を確実に硬化させる観点では、たとえば５重量％以上、好ましくは１０重量％以上とする。また、接着時の樹脂の流動性を向上させる観点では、半田粉を除く接着テープの構成成分の合計を１００としたときに、硬化剤の配合量をたとえば４０重量％以下、好ましくは３０重量％以下とする。
また、接着テープは、硬化触媒をさらに含んでもよい。硬化触媒を含む構成とすることにより、接着テープの作製時に、樹脂をさらに確実に硬化させることができる。
硬化触媒は、樹脂の種類に応じて適宜選択できるが、たとえば、融点が１５０℃以上のイミダゾール化合物を使用することができる。イミダゾール化合物の融点が低すぎると、半田粉が導体配線層３１２，６１３，３１３，６１２表面へ移動する前に接着テープの樹脂が硬化してしまい接続が不安定になったり、接着テープの保存性が低下する懸念がある。そのため、イミダゾールの融点は１５０℃以上が好ましい。融点が１５０℃以上のイミダゾール化合物として、２−フェニルヒドロキシイミダゾール、２−フェニル−４−メチルヒドロキシイミダゾール等が挙げられる。なお、イミダゾール化合物の融点の上限に特に制限はなく、たとえば接着テープの接着温度に応じて適宜設定することができる。
また、硬化触媒の配合比は、半田粉を除く接着テープの構成成分の合計を１００としたときに、たとえば０．０１重量％以上５重量％以下とする。硬化触媒の配合比を０．０１重量％以上とすることにより、エポキシ樹脂の硬化触媒としての機能をさらに効果的に発揮させて、接着テープの硬化性を向上させることができる。また、硬化触媒の配合比を５重量％以下とすることにより、接着テープの保存性をさらに向上させることができる。
また、接着テープは、シランカップリング剤をさらに含んでもよい。シランカップリング剤を含む構成とすることにより、接着テープの被接着物への密着性をさらに高めることができる。シランカップリング剤としては、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤等が挙げられ、これらの少なくとも一方を含めばよい。また、たとえばこれらの両方を含む構成とすることができる。シランカップリング剤の配合比は、半田粉を除く接着テープの構成成分の合計を１００としたときに、たとえば０．０１〜５重量％程度とする。
次に、第一樹脂基板３、接着テープ、樹脂スペーサ６、接着テープ、第二樹脂基板５を有する積層体を冷却する。これにより、接着テープ中の樹脂が硬化し、第一樹脂基板３と樹脂スペーサ６との間、および第二樹脂基板５と樹脂スペーサ６との間がそれぞれ半田領域７２Ａ，７２Ｂにより接合された状態が維持される。
その後、第一樹脂基板３の裏面に半田バンプＢ１を設けることで半導体装置１を得ることができる。
このような半導体装置１は第一樹脂基板３の裏面の半田バンプＢ１を介してプリント配線板上に実装される。
次に、本実施形態の作用効果について説明する。
本実施形態によれば、前記参考形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、半導体装置１の第一樹脂基板３、第二樹脂基板５の各基板を構成するビルドアップ層３１Ａ，３１Ｂの各絶縁層３１１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下となっており、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下としている。
これにより、半導体装置１が熱履歴を受けた際のビルドアップ層３１Ａ，３１Ｂの基板面内方向、基板厚み方向の変形量を低減させることができる。従って、第一樹脂基板３および第二樹脂基板５の反りが低減されることとなる。
そのため、第一樹脂基板３と第一半導体チップ２との間の導通不良の発生、第二樹脂基板５と第二半導体チップ４との間の導通不良の発生を低減させることができ、接続信頼性の高い半導体装置１とすることができる。
また、第一樹脂基板３のビルドアップ層３１Ａの絶縁層３１１、第二樹脂基板５のビルドアップ層３１Ａの絶縁層３１１は、半田バンプＢ２に非常に近接しており、半田バンプＢ２を溶融する際に、熱の影響を受け易い。従って、半田バンプＢ２を溶融させる際に発生する基板３，５の反りも低減することができ、接続信頼性の高い半導体装置１とすることができる。
従来のように、基板間に金属製のバンプ電極や、リードを配置する場合には、樹脂を含有する基板と、金属製のバンプ電極との線膨張係数の差、あるいは、樹脂を含有する基板と、金属製のリードとの線膨張係数の差を小さくすることは難しい。
これに対し、本実施形態では、第一樹脂基板３と第二樹脂基板５との間の樹脂スペーサ６を配置しており、第一樹脂基板３、第二樹脂基板５、樹脂スペーサ６を何れも樹脂を含有する構成とすることができる。これにより、第一樹脂基板３と樹脂スペーサ６との線膨張係数の差、第二樹脂基板５と樹脂スペーサ６との線膨張係数の差を小さくすることができる。そのため、第一樹脂基板３および第二樹脂基板５間での導通不良の発生を低減することができる。
特に、本実施形態では、第一樹脂基板３、第二樹脂基板５を同一の層構成、同種の基板材料で構成し、さらに、樹脂スペーサ６も第一樹脂基板３、第二樹脂基板５と同種の基板で構成している。すなわち、第一樹脂基板３の基板面内方向および基板厚み方向の線膨張係数、第二樹脂基板５の基板面内方向および基板厚み方向の線膨張係数、樹脂スペーサ６の基板面内方向および基板厚み方向の線膨張係数のそれぞれを略等しい値とすることができるので、半導体装置１が熱履歴を受けた際の導通不良の発生を確実に防止することができる。
また、本実施形態では、第一樹脂基板３、第二樹脂基板５、樹脂スペーサ６の絶縁層３１１，３２１、６１１、６２１をシアネート樹脂、特にノボラック型シアネート樹脂を含むものとすることで、より確実に第一樹脂基板３、第二樹脂基板５、樹脂スペーサ６の反りの発生を低減させることができる。
さらに、樹脂を含有する第一樹脂基板３、樹脂スペーサ６、樹脂を含有する第二樹脂基板５とが積層されており、第一樹脂基板３から第二樹脂基板５にわたる全体が厚みのある一つの樹脂の積層体となっている。そのため、第一樹脂基板３、第二樹脂基板５の厚みを薄くした場合であっても、半導体装置１全体の剛性が向上し、半導体装置１全体に反りが発生しにくく、導通不良の発生しにくい半導体装置１とすることができる。
さらには、本実施形態では、第一樹脂基板３の外周に樹脂スペーサ６が設けられており、第一樹脂基板３と第二樹脂基板５との間に設けられた空隙部に第一半導体チップ２が搭載されているため、第一樹脂基板３と第二樹脂基板５との間の第一半導体チップ２の設置スペースを安定的に確保することができる。
また、本実施形態では、第一樹脂基板３、第二樹脂基板５の各コア層３２の絶縁層３２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数を１２ｐｐｍ／℃以下とし、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下としている。
これにより、第一樹脂基板３、第二樹脂基板５が熱履歴を受けた際のコア層３２の基板面内方向、基板厚み方向の変形量を低減させることができる。これにより、より確実に、第一樹脂基板３、第二樹脂基板５の反りの発生を低減させることができる。
さらに、樹脂スペーサ６をビルドアップ層６１Ａ，６１Ｂを有するものとし、さらに、ビルドアップ層６１Ａ，６１Ｂの絶縁層６１１の面内方向の２５℃〜ガラス転移点における平均線膨張係数を３０ｐｐｍ／℃以下、２５℃〜ガラス転移点における厚み方向の平均線膨張係数を３０ｐｐｍ／℃以下とすることで、半導体装置１が熱履歴を受けた際の樹脂スペーサ６の変形量を低減させることができる。
また、樹脂スペーサ６のコア層６２の絶縁層６２１の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数を１２ｐｐｍ／℃以下とし、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下としている。これにより、半導体装置１が熱履歴を受けた際の樹脂スペーサ６の変形量を低減させることができる。
また、第一樹脂基板３と樹脂スペーサ６とを接続する部材、第二樹脂基板５と樹脂スペーサ６とを接続する部材として、例えば、金属製のバンプのみを設けることも考えられる。しかしながら、金属製のバンプのみを設けた場合には、半導体装置が熱履歴を受けた際に、バンプに応力が集中し、クラックが発生する。これにより、導通不良が発生してしまう。
これに対し、本実施形態では、第一樹脂基板３と樹脂スペーサ６との間に第一樹脂層７１Ａ中に第一導電体７２Ａが配置された第一接着部材７Ａを設け、樹脂スペーサ６と第二樹脂基板５との間に、第二樹脂層７１Ｂ中に第二導電体７２Ｂが配置された第二接着部材７Ｂを設けている。
第一導電体７２Ａは、第一樹脂層７１Ａを貫通するように設けられ、その周囲が第一樹脂層７１Ａにより覆われている。同様に、第二導電体７２Ｂは第二樹脂層７１Ｂを貫通するように設けられ、その周囲が第二樹脂層７１Ｂにより覆われている。
そのため、第一導電体７２Ａ、第二導電体７２Ｂがそれぞれ第一樹脂層７１Ａ、第二樹脂層７１Ｂにより補強されるとともに、第一導電体７２Ａ、第二導電体７２Ｂにかかる応力がそれぞれ第一樹脂層７１Ａ、第二樹脂層７１Ｂに分散されることとなるので、第一導電体７２Ａ、第二導電体７２Ｂのクラックの発生を防止でき、半導体装置１での導通不良の発生を抑制することができる。
また、第一樹脂基板３と樹脂スペーサ６との間に導電体のみを配置した場合には、導電体に樹脂スペーサ６の荷重がかかる。これに対し、本実施形態では、第一樹脂基板３と樹脂スペーサ６とを接着する第一樹脂層７１Ａ中に第一導電体７２Ａを配置している。これにより、樹脂スペーサ６等からの荷重を第一導電体７２Ａのみならず、第一樹脂層７１Ａに分散させることができ、第一導電体７２Ａにかかる負荷を低減することができる。
なお、第二樹脂基板５と、樹脂スペーサ６との間に第二接着部材７Ｂを配置することによっても、同様の効果を奏することができる。
また、本実施形態では、半田領域７２Ａを介して、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３と、第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２とが接続される。また、半田領域７２Ｂを介して、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２と、第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３とが接続される。そのため、半田領域７２Ａと第一樹脂基板３の導体配線層３１２との間、半田領域７２Ａと樹脂スペーサ６の導体配線層６１３との間で金属接合を形成することができるとともに、半田領域７２Ｂと樹脂スペーサ６の導体配線層６１２との間、半田領域７２Ｂと第二樹脂基板５の導体配線層３１３との間で金属接合を形成することができる。これにより、樹脂スペーサ６と第一樹脂基板３との間での導通不良、樹脂スペーサ６と第二樹脂基板５との間での導通不良が発生しにくくなり、接続信頼性の高い半導体装置１とすることができる。
さらに、本実施形態では、半田領域７２Ａ，７２Ｂは柱状に形成されているため、第一樹脂基板３の導体配線層３１２、樹脂スペーサ６の導体配線層６１２、６１３、第二樹脂基板５の導体配線層３１３との接触面積を比較的大きくとることができ、接続抵抗値を低く抑えることもできる。
また、本実施形態では、樹脂、半田粉、およびフラックス活性を有する硬化剤を含む接着テープを使用しているため、接着テープを、第一樹脂基板３と樹脂スペーサ６との間、第二樹脂基板５と樹脂スペーサ６との間に配置して加熱すると、樹脂中の半田粉が、溶融し、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３の表面および第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２の表面、さらには、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２の表面および第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３の表面に自己整合的に移動し、金属接合が形成される。そのため、導体配線層６１３，６１２，３１３，３１２の表面の一部がソルダーレジストＳにより覆われている場合であっても、確実に導体配線層同士を接続することができる。
また、本実施形態では、樹脂スペーサ６を矩形枠状に形成し、第一樹脂基板３の各辺に沿って設けているため、第一樹脂基板３の辺の一部に設ける場合比べ、第二樹脂基板５を安定的に支持することができる。
さらに、本実施形態では、アンダーフィルＵの弾性率を１５０ＭＰａ以上、８００ＭＰａ以下としているため、バンプＢ２の周囲が強固に固定されることとなり、バンプＢ２のクラックが防止される。
また、第一半導体チップ２、第二半導体チップ４には、層間絶縁膜として低誘電率膜（Ｌｏｗ−ｋ膜）が使用されている。２５℃〜ガラス転移点におけるアンダーフィルＵの平均線膨張係数を４０ｐｐｍ／℃以下とすることで、熱履歴を受けた際のアンダーフィルＵの変形量を低減させることができ、第一半導体チップ２、第二半導体チップ４のｌｏｗ−ｋ膜の損傷を抑制することができる。
（第二実施形態）
図１８を参照して、本実施形態の半導体装置８について説明する。
第一実施形態では、第一接着部材７Ａ、第二接着部材７Ｂは、半田領域７２Ａ，７２Ｂをそれぞれ備えるものであった。
これに対し、本実施形態の半導体装置８は、第一樹脂層８１Ａと、第一樹脂層８１Ａ中に配置された第一導電体としての導電性粒子８２Ａとを含む第一接着部材８Ａを有する。また、本実施形態の半導体装置８は、第二樹脂層８１Ｂと、第二樹脂層８１Ｂ中に配置された第二導電体としての導電性粒子８２Ｂとを含む第二接着部材８Ｂを有する。
半導体装置１と、半導体装置８とでは、各接着部材の構成が異なる点以外は、同様の構成となっている。
第一接着部材８Ａは、樹脂スペーサ６と第一樹脂基板３とを電気的に接続するものである。
第一接着部材８Ａとしては、第一樹脂層８１Ａ中に導電性粒子８２Ａが分散、あるいは、第一樹脂層８１Ａの表面に導電性粒子８２Ａが固着された接着テープや、第一樹脂層８１Ａ中に導電性粒子８２Ａが分散した液状の接着剤を使用することができる。
第一樹脂層８１Ａは、接着性を有する絶縁層であり、第一樹脂基板３と樹脂スペーサ６とを接着している。第一樹脂層８１Ａは、ソルダーレジストＳを介して第一樹脂基板３と樹脂スペーサ６とに間接的に接触している。
この第一樹脂層８１Ａの組成は、特に限定されるものではないが、熱可塑性樹脂、熱硬化性樹脂、或いは、熱可塑性樹脂と熱硬化性樹脂との混合品の何れかが用いられる。
例えば、樹脂スペーサ６と、第一樹脂基板３とを接続し、熱ストレスや吸湿等の影響を受けた後の接続抵抗安定性を考慮すると、熱硬化性樹脂、或いは熱可塑性樹脂と熱硬化性樹脂との混合品を用いることが好ましい。また、フィルム形成性を勘案すると熱可塑性樹脂と熱硬化性樹脂との混合品がより好適に用いられる。
ここで、第一樹脂層８１Ａに用いられる熱硬化性樹脂としては、特に制限されるものではないが、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。
なかでも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂、（メタ）アクリレート樹脂が好適に用いられる。
さらに、熱硬化性樹脂を使用する場合には、硬化剤を添加することができる。この硬化剤としては、特に限定されるものではないが、熱硬化性樹脂として、エポキシ樹脂やオキセタン樹脂を用いる場合には、付加重合タイプ、アニオン重合タイプ、カチオン重合タイプの硬化剤を用いることが出来る。その中でも、硬化性及び保存性の両立を考えるとアニオン重合タイプ及びカチオン重合タイプを好適に用いることが出来る。
アニオン重合タイプの硬化剤としては３級アミン等が用いられ、カチオン重合タイプとしてはルイス酸等が用いられる。さらには、接着性、硬化性及び保存性に優れる潜在性硬化剤であるマイクロカプセル化されたイミダゾール系硬化剤がより好適に用いられる。例えば、マイクロカプセル化イミダゾール誘導体エポキシ化合物があげられる。
また、（メタ）アクリレート樹脂、マレイミド樹脂、ジアリルフタレート樹脂を用いる場合には、特に限定されるものではないが、熱ラジカル開始剤を用いることが出来る。その中でも、硬化性及び保存性の両立に優れるパーオキサイド系化合物またはアゾ系化合物を好適に用いることが出来る。
さらに、第一樹脂層８１Ａに使用される熱可塑性樹脂としては、特に限定されるものではないが、エラストマーを使用することができる。例えば、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン−共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン、スチレン−イソプレン共重合体アクリルゴム等の反応性エラストマーを用いることができ、単独或いは２種以上を混合して用いることができる。
また、上記熱可塑性樹脂は、接着性や他の樹脂との相溶性を向上させる目的で、ニトリル基、エポキシ基、水酸基、カルボキシル基を有するものを用いても良く、このような樹脂としては、例えばアクリルゴムを用いることができる。
また、第一樹脂層８１Ａに対し、被着材に対する接着性を高める目的で、密着性付与剤を添加することが出来る。密着性付与剤は特に限定されるものではないが、シランカップリング剤、チタネート系カップリング剤、リン酸エステル等が用いられる。
また、第一樹脂層８１Ａの硬化性、加熱時の流動性、作業性を改良するため、絶縁性接着テープに反応性希釈剤を使用しても良い。反応性希釈剤としては、特に限定されるものではないが、エポキシ樹脂やオキセタン樹脂を用いる場合は、エポキシ系の反応性希釈剤を用いることが出来る。また、（メタ）アクリレート樹脂、マレイミド樹脂、ジアリルフタレート樹脂を用いる場合は、（メタ）アクリレート樹脂系反応性希釈剤を用いることが出来る。
さらに、第一樹脂層８１Ａの耐熱性を高め、接続信頼性を改良する目的で、無機フィラーを添加することもできる。無機フィラーは特に限定されるものではないが、シリカ、アエロジル、炭酸カルシウム、酸化亜鉛、酸化チタン、硫酸バリウム、アルミナ等を用いることができる。
導電性粒子８２Ａは、樹脂スペーサ６と第一樹脂基板３とを電気的に接続するものである。この導電性粒子８２Ａとしては、特に限定されるものではないが、金属粒子、或いは、樹脂の核材や、ガラス、セラミックスの核材の周囲を導電性材料で被覆したものが採用される。
金属粒子としては、ニッケル、鉄、アルミニウム、錫、鉛、クロム、コバルト、金、銀などの各種金属や、金属合金、金属酸化物、カーボン、グラファイト等を採用することができる。
樹脂の核材としては、エポキシ樹脂、ウレタン樹脂、メラミン樹脂、フェノール樹脂、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、スチレン−ブタジエン共重合体などのポリマーの中から１種を使用することができる。また、これらのポリマーのなかから、２種以上組み合わせたものも使用することができる。
また、核材を被覆する導電性材料としては、金属薄膜皮膜が例示でき、例えば、金、ニッケル、銀、銅、亜鉛、錫、インジウム、パラジウム、アルミニウムなどの中から１種あるいは２種以上組み合わせて使用することができる。
金属薄膜皮膜の厚さに特に制限はないが、たとえば０．０１μｍ以上、１μｍ以下とすることができる。金属薄膜皮膜の厚さが薄すぎると、端子との接続が不安定になり、厚すぎると凝集が生じやすくなる。また、金属薄膜皮膜は、核材の表面に均一に被覆されていることが好ましい。均一に被覆することにより、皮膜のむらや欠けをなくし、電気的接続性を向上させることができる。
第二接着部材８Ｂは、樹脂スペーサ６と第二樹脂基板５とを電気的に接続するものである。
第二接着部材８Ｂとしては、第一接着部材８Ａと同様のものを使用することができる。すなわち、第二樹脂層８１Ｂの材料としては、第一樹脂層８１Ａと同様のものを使用することができ、第二導電体としての導電性粒子８２Ｂは導電性粒子８２Ａと同様のものを使用することができる。
第二樹脂層８１Ｂは、接着性を有する絶縁層であり、第二樹脂基板５と樹脂スペーサ６とを接着している。第二樹脂層８１Ｂは、ソルダーレジストＳを介して第二樹脂基板５と樹脂スペーサ６とに間接的に接触している。
導電性粒子８１Ｂは、樹脂スペーサ６と第二樹脂基板５とを電気的に接続する。
ここで、樹脂スペーサ６と第一樹脂基板３との間に配置された第一接着部材８Ａの導電性粒子８２Ａのうち、一部の導電性粒子８２Ａは、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３の表面と、第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２の表面との間に配置される。導電性粒子８２Ａの表面が樹脂スペーサ６の導体配線層６１３の表面および第一樹脂基板３のビルドアップ層３１Ａの導体配線層３１２の表面に直接接触することで、第一樹脂基板３と樹脂スペーサ６とが電気的に接続されることとなる。
また、樹脂スペーサ６と第一樹脂基板３との間に配置された第一接着部材８Ａの導電性粒子８２Ａのうち、他の導電性粒子８２Ａは、樹脂スペーサ６表面に設けられたソルダーレジストＳと、第一樹脂基板３の表面に設けられたソルダーレジストＳとの間に配置される。そして、この他の導電性粒子８２Ａは、樹脂スペーサ６表面に設けられたソルダーレジストＳおよび第一樹脂基板３の表面に設けられたソルダーレジストＳに食い込んでいる。
同様に、樹脂スペーサ６と第二樹脂基板５との間に配置された第二接着部材８Ｂの導電性粒子８２Ｂのうち、一部の導電性粒子８２Ｂは、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２の表面および第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３の表面との間に配置され、これらの導体配線層６１２，３１３に直接接触する。
また、樹脂スペーサ６と第二樹脂基板５との間に配置された第二接着部材８Ｂの導電性粒子８２Ｂのうち、他の導電性粒子８２Ｂは、樹脂スペーサ６表面に設けられたソルダーレジストＳと、第二樹脂基板５の表面に設けられたソルダーレジストＳとの間に配置される。そして、この他の導電性粒子８２Ｂは、樹脂スペーサ６表面に設けられたソルダーレジストＳおよび第二樹脂基板５の表面に設けられたソルダーレジストＳに食い込んでいる。
ここで、導電性粒子８２Ａの平均粒径は、樹脂スペーサ６のビルドアップ層６１Ｂの導体配線層６１３の表面と、第一樹脂基板３のビルドアップ層３１Ａの最表面の導体配線層３１２の表面との間の距離以上であればよい。同様に導電性粒子８２Ｂの平均粒径は、樹脂スペーサ６のビルドアップ層６１Ａの導体配線層６１２の表面および第二樹脂基板５のビルドアップ層３１Ｂの最下層の導体配線層３１３の表面との間の距離以上であればよい。
導電性粒子８２Ａ，８２Ｂの平均粒径は、湿式粒度分布計、レーザー式粒度分布計等を用いることで計測できる。また、電子顕微鏡等で導電性粒子８２Ａ，８２Ｂを観察し、平均粒径を算出してもよい。
なお、導電性粒子８２Ａ，８２Ｂは、一次粒子に限らず、二次凝集粒子であってもよい。
次に、このような第一接着部材８Ａ，第二接着部材８Ｂを用いた半導体装置８の製造方法について説明する。
前記実施形態と同様の方法で、第一半導体チップ２が搭載された第一樹脂基板３、第二半導体チップ４が搭載された第二樹脂基板５、樹脂スペーサ６を製造する。
次に、第一樹脂基板３、第一接着部材８Ａを構成する接着テープ、樹脂スペーサ６、第二接着部材８Ｂを構成する接着テープ、第二樹脂基板５の順にこれらを積層する。そして、この積層体に所定の圧力をかけるとともに、所定の温度で積層体を加熱する。
積層体を加熱することにより、樹脂層８１Ａ，８１Ｂ中の樹脂が溶融し、積層体を加圧することにより、導電性粒子８２Ａ，８２ＢがソルダーレジストＳ中に陥入する。さらに、積層体を加圧することにより、導電性粒子８２Ａ，８２Ｂが導体配線層３１２，６１３間、導体配線層３１３，６１２間に挟まれることとなる。
なお、積層体の加熱温度において、導電性粒子８２Ａ，８２Ｂの弾性率がソルダーレジストＳの弾性率よりも高いことが好ましい。このようにすることで、導電性粒子８２Ａ，８２ＢをソルダーレジストＳに食い込ませることができる。
また、ソルダーレジストＳのガラス転移点が、積層体の加熱温度以下であることが好ましい。ソルダーレジストＳのガラス転移点が、積層体の加熱温度以下であれば、導電性粒子８２Ａ，８２ＢをソルダーレジストＳに確実に食い込ませることができる。
このような本実施形態によれば、前記実施形態と略同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、第一接着部材８Ａ中の導電性粒子８２Ａが樹脂スペーサ６表面に設けられたソルダーレジストＳと、第一樹脂基板３の表面に設けられたソルダーレジストＳに食い込んで配置されている。同様に、第二接着部材８Ｂ中の導電性粒子８２Ｂは、樹脂スペーサ６表面に設けられたソルダーレジストＳと、第二樹脂基板５の表面に設けられたソルダーレジストＳとに食い込んで配置されている。
そのため、ソルダーレジストＳ間に配置された導電性粒子８２Ａ，８２Ｂが、導体配線層３１２，６１３間や、導体配線層３１３，６１２間に配置された導電性粒子８２Ａ，８２Ｂの導体配線層３１２，６１３，３１３，６１２との接触を妨げてしまうことを防止できる。これにより、接続信頼性の高い半導体装置８とすることができる。
また、本実施形態では、導体配線層３１２，６１３，３１３，６１２と、導電性粒子８２Ａ，８２Ｂとを接触させることにより、第一樹脂基板３、樹脂スペーサ６、第二樹脂基板５間の導通を取っており、導体配線層３１２，６１３，３１３，６１２と、導電性粒子８２Ａ，８２Ｂとの間で金属接合を形成していないため、リワークすることが可能となる。
（第三実施形態）
図１９，２０を参照して、本実施形態の半導体装置１０について説明する。
第一実施形態、第二実施形態では、樹脂スペーサ６と第一樹脂基板３との接着、樹脂スペーサ６と第二樹脂基板５との接着に樹脂層７１Ａ，７１Ｂ、８１Ａ、８１Ｂ中に半田粉、導電性粒子８２Ａ，８２Ｂが配置された接着テープを使用していた。
これに対し、本実施形態では、樹脂スペーサ６と第一樹脂基板３、樹脂スペーサ６と第二樹脂基板５を金属製のバンプにより接続している。他の点については、前記各実施形態と同様である。
図１９に示すように、樹脂スペーサ６の導体配線層６１３と、第一樹脂基板３の導体配線層３１２とは金属製の第一バンプ１１により接続されている。この第一バンプ１１は、第一樹脂基板３および樹脂スペーサ６の各辺に沿うようにして複数配置されている。
第一バンプ１１としては、たとえば鉛フリー半田を用いることができる。鉛フリー半田としては、特に限定されるものではないが、Ｓｎ、Ａｇ、Ｂｉ、Ｉｎ、ＺｎおよびＣｕからなる群から選択される少なくとも二種以上を含む合金であることが好ましい。その中でも、溶融温度や機械的な物性を考慮すると、Ｓｎ−Ｂｉの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金等のＳｎを含む合金であることが好ましい。
また、第一バンプ１１として、銅ポストに半田めっきを施したものを使用することもできる。
このような第一バンプ１１の周囲には第一バンプ１１を取り囲むように樹脂層７１Ａが設けられている。すなわち、樹脂層７１Ａ中を第一バンプ１１が貫通した状態となっている。
また、樹脂スペーサ６の導体配線層６１２と、第二樹脂基板５の導体配線層３１３とは金属製の第二バンプ１２により接続されている。第二バンプ１２は、樹脂スペーサ６および第二樹脂基板５の各辺に沿うようにして配置されている。
このような第二バンプ１２は第一バンプ１１と同様の材料で構成することができる。この第二バンプ１２の周囲にも第二バンプ１２を取り囲むように樹脂層７１Ａが設けられている。すなわち、樹脂層７１Ａ中を第二バンプ１２が貫通した状態となっている。
次に、このような半導体装置１０の製造方法について述べる。
図２０に示すように、第二樹脂基板５の導体配線層３１３に第二バンプ１２を設ける。
次に、樹脂スペーサ６の導体配線層６１３に第一バンプ１１を設ける。
第一バンプ１１，第二バンプ１２の高さは、例えば、３μｍ以上、３００μｍ以下であることが好ましい。３００μｍ以下とすることで、半導体装置１０が熱履歴を受けた際の導通不良の発生を抑制することができる。
また、３μｍ以上とすることで樹脂スペーサ６と第一樹脂基板３、樹脂スペーサ６と第二樹脂基板５とを確実に接続することができる。
なかでも、第一バンプ１１，第二バンプ１２の高さは、４５μｍ以上であることが好ましい。
また、第一バンプ１１，第二バンプ１２間の間隔は、例えば３００μｍである。
その後、樹脂層７１Ａを構成する接着テープを用意する。この接着テープは、前記第一実施形態の接着テープから半田粉を除いたものである。
具体的には、カルボキシル基および／またはフェノール性水酸基を有するフラックス活性化合物（フラックス活性を有する硬化剤）と、熱硬化性樹脂と、熱可塑性樹脂とを含むものであることが好ましい。
そして、前記熱可塑性樹脂がフェノキシであることが好ましい。
第一樹脂基板３、樹脂層７１Ａを構成する接着テープ、樹脂スペーサ６、樹脂層７１Ａを構成する接着テープ、第二樹脂基板５の順に積層し、熱圧着する。
これにより、第一樹脂基板３と樹脂スペーサ６との間に配置された接着テープを第一バンプ１１が貫通し、第二樹脂基板５と樹脂スペーサ６との間に配置された前記接着テープを第二バンプ１２が貫通する。
これにより、半導体装置１０を得ることができる。
なお、本実施形態で使用する接着テープは、酸化処理した銅板の表面に接着テープを貼り付けて、大気中、２３０℃で１分間還元処理したとき、下記の数式（１）で表される銅板の酸化銅還元率が７０％以上である。フラックス活性化合物は、導体配線層表面の酸化膜を還元し、酸化膜を取り除く還元力を有する。酸化膜が取り除かれて、接続不良の発生が防止されるのに十分な酸化銅還元率は、６５％以上である。また、接合確率を高め、接合後の種々の環境下における接合信頼性を考慮すると、酸化銅還元率は７５％以上であることが好ましく、さらに好ましくは８０％以上である。また、酸化銅還元率は９５％以下であることが好ましい。
ここで、この酸化銅還元条件（２３０℃、１分間）について説明する。フラックス活性を有する化合物の、酸化銅に対する還元作用は、フラックス活性を有する化合物の融点より高い温度で発現するため、酸化銅還元温度はフラックス活性を有する化合物によって適宜変更することが可能である。一方、第一バンプ１１、第二バンプ１２としては、Ｓｎ／３．５Ｐｂ（２２１℃）、Ｓｎ−３．０Ａｇ−０．５Ｃｕ（２１７℃）、Ｓｎ−５８Ｂｉ（１３９℃）などの鉛フリーの半田を使用することが好ましく、これらのほとんどの融点は、２３０℃以下である。従って、本実施形態において、２３０℃の酸化銅還元温度を用いる。また、還元時間は、フラックス活性を有する化合物が溶融し、酸化銅の表面に濡れ、および還元作用を示す時間、ならびに還元作用のばらつきを考慮して、１分間とする。
酸化銅（ＣｕＯ）還元率は、以下の数式（１）で表され、下記の測定方法により求められる。
（定義）
酸化銅還元率（％）＝
｛１−（還元処理後のＯ原子濃度）／（酸化処理後のＯ原子濃度）｝×１００
・・・数式（１）
（測定方法）
（１）７０μｍ厚の銅板（三井金属（株）社製、３ＥＣ−３、２〜３μｍ厚）を市販のエッチング液でソフトエッチングする。
（２）ソフトエッチングした銅板をオーブンで、大気中、２２０℃で、３０分間酸化処理する。
（３）酸化処理した銅板の表面に２５μｍ厚の接着テープを貼り付け、大気中、２３０℃で、１分間還元処理をする。
（４）工程（３）の還元処理後、１分以内に、還元処理した銅板の表面にある接着テープ成分をアセトンで除去する。
（５）樹脂成分を除去した銅板を速やかに真空デシケータに移し、真空乾燥を実施し銅板方面を乾燥させる。また、銅板はＥＳＣＡ測定まで真空を維持した状態で保存する。
（６）酸化処理のみの銅板および還元処理した銅板の表面４０Åをプラズマ処理により除去する。次いで、ＥＳＣＡ（ＵＬＶＡＣ ＰＨＩ社製）によりＣｕおよびＯ原子濃度を測定する。プラズマ処理とＥＳＣＡ測定は真空中雰囲気で実施する。銅板の表面４０Åをプラズマ処理により除去する目的は、測定時のハンドリングの際に、表面が酸化された分の影響を取り除くためである。
また、用いるＥＳＣＡ測定条件は以下である：
（ｉ）光電子脱出角 ４５ｄｅｇ
（ｉｉ）Ｘ線源 Ａｌｋα線（モノクロ）
（ｉｉｉ）分析範囲 ０．８ｍｍΦ。
（７）上記の式（１）により、酸化銅還元率を算出する。
このような本実施形態によれば、前記各実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
第一樹脂基板３と、第二樹脂基板５との間に樹脂スペーサ６を設けており、第一樹脂基板３と第二樹脂基板５と樹脂スペーサ６との間に設けられた空隙部に第一半導体チップ２が配置されている。
本実施形態では、第一樹脂基板３と樹脂スペーサ６とを接続するための第一バンプ１１、第二樹脂基板５と樹脂スペーサ６とを接続するための第二バンプ１２を設けているが、樹脂スペーサ６により第一半導体チップ２を配置するスペースを形成しているので、従来のように、半田バンプを第一半導体チップの厚さよりも厚く、大きく形成する必要がない。
これにより、熱履歴を受けた際に、第一樹脂基板３と第一バンプ１１との変形量の差、第二樹脂基板５と第二バンプ１２との変形量の差を小さくすることができ、導通不良の発生を抑制することができる。
なお、本実施形態では、第一樹脂基板３と樹脂スペーサ６とを接続する第一バンプ１１を樹脂スペーサ６に設けたが、これに限られず、図２１に示すように、第一樹脂基板３、樹脂スペーサ６の双方に第一バンプ１１を設けてもよい。
同様に、第二樹脂基板５、樹脂スペーサ６の双方に第二バンプ１２を設けてもよい。
このようにすることで、第一樹脂基板と樹脂スペーサとの接続、第二樹脂基板と樹脂スペーサとの接続を安定的に行うことができる。
（第三の参考形態）
第三の参考形態では、半導体装置の製造方法を中心に説明する。
半導体装置の製造方法は、第１半導体部品（第一半導体チップ）が搭載された第一樹脂基板の該第１半導体部品が搭載されている面側に、第２半導体部品が搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、前記第一樹脂基板と前記第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置した後、これらを熱圧着することにより、前記第一樹脂基板と前記第二樹脂基板とを前記導体部を介して電気的に接続することを特徴とする。
図２２は、第一樹脂基板の一例を示す断面図である。図２３は、第二樹脂基板の一例を示す断面図である。図２４は、樹脂スペーサの一例を示す上面図および断面図である。図２５は、接着フィルムを模式的に示す断面図である。図２６は、半導体装置の製造工程を示す断面図である。図２７は、半導体装置の製造工程を示す上面図である。図２８は、半導体装置の製造工程を示す上面図である。図２９は、接着フィルム中に分散している金属粒子が凝集して、導体部を形成している状態を示す電子顕微鏡写真である。図３０は、半導体装置の一例を示す断面図である。
半導体装置の製造方法の参考形態について、図面に基づいて説明する。
（第一樹脂基板および第一半導体チップ）
まず、第一樹脂基板（第一基板）４００および第一半導体チップ（第一半導体素子）２を用意する。
第一樹脂基板４００の上側の面（図２２中の上側面）には、半導体部品である第一半導体チップ２が搭載されている。
第１樹脂基板４００と第一半導体チップ２とは、第一〜第三実施形態と同様に半田バンプＢ２を介して電気的に接続されている。
半田バンプＢ２の周囲には、第１アンダーフィル材４０４が充填されている。これにより、第一樹脂基板４００と第一半導体チップ２との接続信頼性を向上することができる。
また、第一樹脂基板４００には、他の電極と接続可能なパッド部４０１およびパッド部４０２が第一樹脂基板４００の両面に設けられている。
パッド部４０１およびパッド部４０２とを電気的に接続するために、第一樹脂基板４００には導体部（金属ポスト）４０３が第一樹脂基板４００を貫通するように設けられている。
第一樹脂基板４００としては、例えば（熱）硬化性樹脂を含む樹脂組成物で構成されている基材を挙げることができる。これにより耐熱性、低吸水性のとすることができる。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡ型ノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート（エステル）樹脂等が挙げられる。
これらの中でもシアネート樹脂（特に、ノボラック型シアネート樹脂）が好ましい。これにより、第一樹脂基板４００を低熱線膨張にすることができる。
前記シアネート樹脂は、シアネート樹脂、シアネート樹脂のプレポリマーの両方を含む意味である。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
前記ノボラック型シアネート樹脂としては、例えば、前記実施形態で上述した式（Ｉ）で示されるものを使用することができる。
前記熱硬化性樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量が前記下限値未満であるとプリプレグを作製した場合にタック性が生じ、プリプレグ同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると反応が速くなりすぎ、プリント配線板とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記熱硬化性樹脂等の重量平均分子量は、例えばＧＰＣで測定することができる。
前記熱硬化性樹脂（特に、シアネート樹脂）の含有量は、特に限定されないが、前記樹脂組成物全体の５〜６０重量％が好ましく、特に１０〜５０重量％が好ましい。含有量が前記下限値未満であると耐熱性や低熱膨張化する効果が低下する場合があり、前記上限値を超えると架橋密度が高くなり自由体積が増えるため耐湿性が低下する場合がある。
また、前記樹脂組成物には、さらに無機充填材を含むことが好ましい。これにより、さらなる低熱膨張化を図ることができる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等を挙げることができる。
これらの中でもシリカ（特に溶融シリカ）が好ましい。これにより、電気的特性を維持した状態で、低熱膨張化できる。
前記無機充填材の平均粒径は、特に限定されないが、０．０１〜５．０μｍが好ましく、特に０．２〜２．０μｍが好ましい。無機充填材の粒径が前記下限値未満であるとワニスの粘度が高くなるため、プリプレグ作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填剤の沈降等の現象が起こる場合がある。
更に平均粒径５．０μｍ以下の球状シリカ（特に球状溶融シリカ）が好ましく、特に平均粒径０．０１〜２．０μｍの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。
前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の５０〜８０重量％が好ましく、特に６０〜７０重量％が好ましい。含有量が前記範囲内であると低熱膨張、低吸水とすることができる。
前記熱硬化性樹脂としてシアネート樹脂を用いる場合には、前記シアネート樹脂よりも吸湿性の低い第１樹脂を併用することが好ましい。これにより、耐吸湿性を向上することができる。
前記第１樹脂としては、具体的にエポキシ樹脂を用いることが好ましい。前記エポキシ樹脂としては、例えばフェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性を向上させることができる。
前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式（ＩＩＩ）で示すことができる。
前記式（ＩＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂の繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
前記第１樹脂（特に、エポキシ樹脂）の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に２〜４０重量％が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
前記第１樹脂（特に、エポキシ樹脂）の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量が前記下限値未満であるとプリプレグにタック性が生じる場合が有り、前記上限値を超えるとプリプレグ作製時、基材への含浸性が低下し、均一な製品が得られない場合がある。
前記第１樹脂の重量平均分子量は、例えばＧＰＣで測定することができる。
また、前記熱硬化性樹脂としてシアネート樹脂を用いる場合には、フェノール樹脂を併用することが好ましい。これにより、シアネート樹脂の反応性を制御することができる。
前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。これらの中でもアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式（ＩＶ）で示すことができる。
前記式（ＩＶ）で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位ｎは、特に限定されないが、１〜１２が好ましく、特に２〜８が好ましい。繰り返し単位ｎが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が悪くなる場合があるため好ましくない。
前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に５〜４０重量％が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。
前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量４００〜１８，０００が好ましく、特に５００〜１５，０００が好ましい。重量平均分子量が前記下限値未満であるとプリプレグにタック性が生じる場合が有り、前記上限値を超えるとプリプレグ作製時、基材への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばＧＰＣで測定することができる。
前述のシアネート樹脂（特にノボラック型シアネート樹脂）とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、金属と樹脂との密着性を向上することができる。
更に、前述のシアネート樹脂（特にノボラック型シアネート樹脂）とフェノール樹脂とアリールアルキレン型エポキシ樹脂（特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いてプリント基板を作製した場合、特に優れた寸法安定性を得ることが出来る。
前記樹脂組成物は、特に限定されないが、カップリング剤を含むことが好ましい。前記カップリング剤は、前記硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、繊維基材等に対して硬化性樹脂および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
前記カップリング剤としては、例えばエポキシシランカップリング剤、チタネート系カップリング剤、アミノシランカップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、樹脂と無機充填材との界面の濡れ性を特に高めることができ、耐熱性をより向上させることができる。
前記カップリング剤の含有量は、特に限定されないが、前記無機充填材１００重量部に対して０．０５〜３重量部であることが好ましく、特に０．１〜２重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、曲げ強度等が低下する場合がある。カップリング剤の含有量を前記範囲内とすることで、カップリング剤の使用による効果は両者のバランスに優れる。
また、前記樹脂組成物は、以上に説明した成分のほか、必要に応じて硬化促進剤、消泡剤、レベリング剤、顔料、酸化防止剤等の添加剤を含有することができる。
第一樹脂基板４００は、上述のような樹脂組成物を溶剤に溶解してワニスとし、繊維基材に含浸して得られるプリプレグを１枚または複数枚以上積層して得ることができる。また、支持フィルムに塗布して得られるフィルム１枚または複数枚以上積層して得ることができる。
繊維基材としては、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。
このような第一樹脂基板４００の厚さは、特に限定されないが、５０〜１，０００μｍが好ましく、特に１００〜５００μｍが好ましい。厚さが前記範囲内であると、最終的に得られる半導体装置の厚さを薄くすることができる。
第一樹脂基板４００の厚さ方向の線膨張係数は、特に限定されないが、１０〜７０ｐｐｍが好ましく、特に１５〜４０ｐｐｍが好ましい。線膨張係数が前記範囲内であると、特に接続信頼性に優れる。
第一樹脂基板４００の面方向の線膨張係数は、特に限定されないが、５〜３０ｐｐｍが好ましく、特に１０〜１５ｐｐｍが好ましい。線膨張係数が前記範囲内であると、特に接続信頼性に優れる。
上述のような第一樹脂基板４００に搭載する第一半導体チップ２としては、第一〜第三実施形態と同様のものであり、例えば、ＩＣ、ＬＳＩ、ＣＰＵ、ＭＰＵ等を構成するものが挙げられる。
第一半導体チップ２の下側（図２２中の下側）に形成されている図示しない回路と、第一樹脂基板４００の上側（図２２中の上側）に形成されている図示しない回路とが、半田バンプＢ２を介して電気的に接続されている。
第一樹脂基板４００の上側に形成された回路は、パッド部４０１と電気的に接続されている。一方、第一樹脂基板４００は、厚さ方向に貫通して設けられた導体部４０３を有しており、導体部４０３と第一樹脂基板４００の下側に形成されたパッド部４０２とが電気的に接続されている。これにより、第一半導体チップ２の回路は、パッド部４０２からの信号の授受が可能となっている。
ここで、半田バンプＢ２の大きさは、特に限定されないが、直径５０〜５００μｍが好ましく、特に８０〜１５０μｍが好ましい。
また、半田バンプＢ２の間隔も特に限定されないが、半田バンプＢ２の端部と端部との距離が５０〜５００μｍであることが好ましく、特に７０〜１５０μｍであることが好ましい。
半田バンプＢ２の周囲には、接続信頼性を向上するために第１アンダーフィル材４０４が充填されている。
第１アンダーフィル材４０４の構成材料としては、第一実施形態のアンダーフィルＵと同様の材料を使用することができる。具体的には、第一実施形態と同様、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を挙げることができる。これらの中でも液状の熱硬化性樹脂が好ましい。これにより、第一樹脂基板４００と第一半導体チップ２との間隙を効率良く埋めることができる。本参考形態では、第１アンダーフィル材４０４を高弾性率材料により構成している。具体的には、バンプが鉛フリー半田の場合、弾性率の範囲が、１５０ＭＰａ以上、好ましくは２００ＭＰａ以上のものを用いることが好ましい。また、バンプが高融点半田の場合は、第１アンダーフィル材４０４は、弾性率が３０ＭＰａ以上、好ましくは４５ＭＰａ以上のものを用いることが好ましい。弾性率の上限は特に制限がないが、たとえば８００ＭＰａ以下とする。このような弾性率の範囲にある樹脂材料を用いることによって、バンプ周囲のクラックを、より抑制することができる。
第１アンダーフィル材４０４の形成方法としては、液状の接着材を間隙部に導入した後、硬化させる方法や、シート接着材を間隙部に配置し硬化させる方法等が挙げられる。
第１アンダーフィル材４０４は、第一実施形態のアンダーフィルＵと同様、さらにシリカ粒子等、無機フィラーを含むことが好ましい。これにより、線膨張率を低減し、半導体素子の損傷をより効果的に低減することができる。
第１アンダーフィル材４０４は、特に限定されないが、第一実施形態のアンダーフィルＵと同様、カップリング剤を含むことが好ましい。これにより、バンプＢ２と無機充填材と第１アンダーフィル材４０４との密着性を向上させ、それによって、線膨張率を低減し、第一半導体チップ２等の損傷をより効果的に低減することができる。
前記カップリング剤としては、第一実施形態と同様のものを使用することができる。
第１アンダーフィル材４０４の線膨張率は、特に限定されないが、第一実施形態のアンダーフィルＵと同様、４０ｐｐｍ／℃以下であることが好ましく、３０ｐｐｍ／℃以下であることがより好ましい。
（第二樹脂基板および第二半導体チップ）
次に、第二樹脂基板４０５および第二半導体チップ４を用意する。
第二樹脂基板４０５の上側の面（図２３中の上側面）には、半導体部品である第二半導体チップ（第二半導体素子）４が搭載されている。
第二半導体チップ４と第二樹脂基板４０５とは、半田バンプＢ２を介して電気的に接続されている。
半田バンプＢ２の周囲には、第２アンダーフィル材４０９が充填されている。これにより、第二樹脂基板４０５と第二半導体チップ４との接続信頼性を向上することができる。
第二樹脂基板４０５には、他の電極と接続可能なパッド部４０６およびパッド部４０７が設けられている。
パッド部４０６およびパッド部４０７を電気的に接続するために、第二樹脂基板４０５には導体部４０８（金属ポスト）が第二樹脂基板４０５を貫通するように設けられている。
第二樹脂基板４０５は、第一樹脂基板４００と異なる材料で構成されていても、同じ材料で構成されていても良いが、同じ材料で構成されていることが好ましい。これにより、半導体装置の上下で線膨張係数の相違が小さくなり、反りを低減することができる。
第二樹脂基板４０５を構成する材料の具体例は、上述の第一樹脂基板４００と同様のものを用いることができ、特にシアネート樹脂（ノボラック型シアネート樹脂）を用いることが好ましい。
このような第二樹脂基板４０５の厚さは、特に限定されないが、５０〜１，０００μｍが好ましく、特に１００〜５００μｍが好ましい。厚さが前記範囲内であると、最終的に得られる半導体装置の厚さを薄くすることができる。
第二樹脂基板４０５の厚さ方向の線膨張係数は、特に限定されないが、１０〜７０ｐｐｍが好ましく、特に１５〜４５ｐｐｍが好ましい。線膨張係数が前記範囲内であると、特に接続信頼性に優れる。
第二樹脂基板４０５の面方向の線膨張係数は、特に限定されないが、５〜３０ｐｐｍが好ましく、特に１０〜１５ｐｐｍが好ましい。線膨張係数が前記範囲内であると、特に接続信頼性に優れる。
また、第二半導体チップ４も第一半導体チップ２と同様ものでも、異なっているものを用いても構わない。
半田バンプＢ２の周囲に配置される第２アンダーフィル材４０９も、第１アンダーフィル材４０４と同様のものを用いることができる。
第２アンダーフィル材４０９の線膨張率は、特に限定されないが、４０ｐｐｍ／℃以下であることが好ましく、３０ｐｐｍ／℃以下であることがより好ましい。線膨張率を上記範囲内とすることにより、ｌｏｗ−ｋ膜の損傷の抑制と、バンプ周辺部分の損傷の抑制をより効果的に図ることができる。
第二半導体チップ４の下側（図２３中の下側）に形成されている図示しない回路と、第二樹脂基板４０５の上側（図２３中の上側）に形成されている図示しない回路とが、半田バンプＢ２を介して電気的に接続されている。
第二樹脂基板４０５の上側に形成された回路は、パッド部４０６と電気的に接続されている。一方、第二樹脂基板４０５は、厚さ方向に貫通して設けられた導体部４０８を有しており、導体部４０８と第二樹脂基板４０５の下側に形成されたパッド部４０７とが電気的に接続されている。これにより、第二半導体チップ４の回路は、パッド部４０７からの信号の授受が可能となっている。
（樹脂スペーサ）
次に、樹脂スペーサを用意する。
本参考形態では、樹脂スペーサとして樹脂基板５００を用いた場合について説明する。
樹脂基板５００は、前記各実施形態と同様に、中央部に第一半導体チップ２を収納可能な空間部５００Ａを有しており、これにより半導体チップの周囲を樹脂スペーサ（樹脂基板５００）が配置されることになる。
樹脂基板５００は、第一樹脂基板４００のパッド部４０１と、第二樹脂基板４０５のパッド部４０７とを電気的に接続するための導体部（金属ポスト）５０１が樹脂基板５００をその厚さ方向に貫通するように設けられている。
導体部５０１は、樹脂基板５００の厚さ方向に設けられた貫通孔にメッキ処理を施した後、貫通孔を絶縁ペースト、導電性ペースト等を埋め込むことにより形成されている。
導体部５０１のパターンは、それぞれ第一樹脂基板４００のパッド部４０１および第二樹脂基板４０５のパッド部４０７に対応しており、第一樹脂基板４００、樹脂基板５００および第二樹脂基板４０５を重ねた際に、導体部５０１の上下端にそれぞれ位置するパッド部４０１およびパッド部４０７を電気的に接続する。
樹脂基板５００の厚さは、第一半導体チップ２を収納できる厚さ（すなわち、第一樹脂基板４００の上面から第一半導体チップ２の上面までの高さ以上）であれば特に限定されないが、具体的には５０〜２，０００μｍが好ましく、特に２００〜１，０００μｍが好ましい。厚さが前記範囲内であると、特に最終的に得られる半導体装置全体の厚さを薄くすることができる。
樹脂基板５００を構成する材料は、上述した第一樹脂基板４００および第二樹脂基板４０５を構成する材料と同じであっても、異なっていても良いが、同じであることが好ましい。これにより、第一樹脂基板４００および第二樹脂基板４０５の反りを低減することができ、それによって接続信頼性を向上することができる。
樹脂基板５００を構成する材料の具体例は、上述した第一樹脂基板４００および第二樹脂基板４０５と同様のものを用いることができ、それらの中でもシアネート樹脂（ノボラック型シアネート樹脂）が好ましい。
樹脂基板５００の形状は、上述したような中央に空間部を有する形状以外に、第一半導体チップ２の周囲の一部が欠けているようなコの字状の形状、第一半導体チップ２の対抗する２辺に棒状の樹脂基板を配置するような形状等が挙げられる。
（接着フィルム）
第一樹脂基板４００と樹脂基板５００および／または第二樹脂基板４０５と樹脂基板５００とを接合するために、導電性を有する接着フィルム（接着テープ）５０２を用いることが好ましい。これにより、半導体装置の優れた接続信頼性を維持した状態で、樹脂基板５００と第一樹脂基板４００および／または第二樹脂基板４０５との電気的接続を行うことができる。
接着フィルム５０２は、第一〜第二実施形態の接着テープと同様のものであり、樹脂成分と導電性成分とを含むもので構成されている。
具体的には導電性粒子５０２Ａを含有する接着フィルム（異方導電性接着フィルム）（図２５ａ）、半田粉末等の金属微粒子が分散している接着フィルム等が挙げられる（図２５ｂでは、半田粉末等の金属微粒子が凝集して導体部５０２Ｂを形成する状態を示す）。
接着フィルム５０２を構成する樹脂組成物は、第一実施形態の接着テープに使用される樹脂組成物と同様である。
例えばエポキシ樹脂等の熱硬化性樹脂と、アクリル系樹脂等の熱可塑性樹脂とで構成される。
前記熱硬化性樹脂としては、例えばエポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。これらの中でもエポキシ樹脂が好ましい。これにより、硬化性と保存性とのバランスに優れる。さらに、耐熱性、耐湿性、耐薬品性等にも優れる。
また、接着フィルム５０２に含まれるフラックス活性を有する化合物（硬化剤）は、第一実施形態と同様のものを使用できる。
前記導電性成分として導電性粒子と金属微粒子とが挙げられる。
前記導電性粒子としては、第二実施形態で説明した導電性粒子８２Ａと同様のものが使用できる。
前記金属微粒子としては、例えば第一実施形態で説明した半田粉が挙げられる。半田粉の中でも鉛フリー半田であることが好ましい。前記半田としては、例えばＳｎ、Ａｇ、Ｂｉ、Ｉｎ、ＺｎおよびＣｕからなる群から選択される少なくとも２種以上を含む合金が挙げられる。その中でも、溶融温度や機械的な物性を考慮すると、Ｓｎ−Ｂｉの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金等のＳｎを含む合金であることが好ましい。
前記金属微粒子として半田粉を使用する場合の溶融温度、粒径、含有量は、第一実施形態と同様である。
導電性成分として金属粒子を含有していてもよく、前記金属粒子の含有量は、金属粒子以外の成分の合計１００重量部に対して、２０〜２５０重量部が好ましく、特に６０〜２００重量部が好ましい。
なお、前記金属粒子と、前記金属微粒子とを併用しても構わない。
前記樹脂組成物には、さらに硬化剤、硬化触媒、酸化防止剤等を添加しても良い。前記硬化剤としては、特に限定されるものではなく、フェノール類、アミン類、チオール類が挙げられるが、熱硬化性樹脂としてエポキシ樹脂を用いた場合、反応性や硬化後の物性を考慮するとフェノール類が好適に用いられる。
（積層工程）
まず、図２６に示すように樹脂基板５００の両面に接着フィルム５０２（ここでは、金属微粒子として半田微粒子が分散している接着フィルム５０２を用いる）を予め接合する。例えば５０〜１５０℃、１〜１０秒間加熱圧着することにより、樹脂基板５００への接着フィルム５０２を接合できる。樹脂基板５００に接着フィルム５０２を接合する方法としては、例えばロールラミネートで接合する方法、熱圧着プレスで接合する方法等が挙げられる。
次に、第一樹脂基板４００、樹脂基板５００および第二樹脂基板４０５の端部（３ヶ所）に後述するピンが挿入可能な貫通孔（４００Ａ、４０５Ａ、５００Ｂ）をそれぞれ形成する（図２７）。
そして、図２８に示すように貫通孔（４００Ａ、４０５Ａ、５００Ｂ）にピンを通して位置合わせをしながら第一樹脂基板４００、樹脂基板５００、第二樹脂基板４０５をこの順に積層して積層体とする。そして、熱板を用いて積層体の上下からこれらを熱圧着する。
熱圧着する条件は、使用する第一樹脂基板４００、樹脂基板５００および第二樹脂基板４０５等を構成する樹脂によって異なるが、例えば１５０〜２５０℃×１０〜６００秒間で０．０１〜１０ＭＰａで熱圧着することが好ましく、特に１６０〜２２０℃×６０〜３００秒間で１〜３ＭＰａで熱圧着することが好ましい。このように、ピンラミネート方式で熱圧着する場合、生産性および作業性に優れる。
ここで、接着フィルム５０２として半田粉等の金属微粒子が分散している接着フィルムを用いる場合、第一樹脂基板４００、樹脂基板５００および第二樹脂基板４０５とを熱圧着すると共に接着フィルム５０２中の金属微粒子（例えば半田粉末）を凝集させて導体部を形成するものであることが好ましい。これにより、基板と樹脂スペーサとを接合すると共に、電気的接続をすることもできる。例えば、上述したような熱圧着の工程により、接着フィルム５０２に分散している金属粒子が凝集して、図２９に示すような導体部５０２Ｂを形成する。
このようにして、図３０に示すような半導体装置７００を得ることができる。
半導体装置７００は、第一半導体チップ２を搭載した第一樹脂基板４００と、樹脂基板５００と、第二半導体チップ４を搭載した第二樹脂基板４０５とがこの順に積層されている。
樹脂基板５００は、中央部に空間部５００Ａを有しており、第一半導体チップ２は、第一樹脂基板４００と、樹脂基板５００の空間部５００Ａと、第二樹脂基板４０５とで形成される空間に収納されている。これにより、第一半導体チップ２が保護されるため、第一半導体チップ２を封止樹脂で封止することが不要とすることができる。
第一樹脂基板４００の上側（図３０中の上側）のパッド部４０１と樹脂基板５００の導体部５０１とが、電気的に接続されるように接合されている。また、第二樹脂基板４０５の下側（図３０中の下側）のパッド部４０７と樹脂基板５００の導体部５０１とも電気的に接続されるように接合されている。
第一樹脂基板４００の下側のパッド部４０２には、半田バンプ（半田ボール）Ｂ１が設けられており、図示しないマザーボードと接合される。
第一半導体チップ２の下側（図３０中の下側）に形成されている図示しない回路と、第一樹脂基板４００の上側（図３０の上側）に形成されている図示しない回路とが、半田バンプＢ２を介して電気的に接続されている。第一樹脂基板４００の上側に形成された回路は、パッド部４０１と接続されている。
また、第二半導体チップ４の下面（図３０中の下側面）に形成されている図示しない回路と、第二樹脂基板４０５の上側（図３０中の上側）に形成されている図示しない回路とが、半田バンプＢ２を介して電気的に接続されている。第二樹脂基板４０５の上側に形成された回路は、パッド部４０６と接続されている。
また、樹脂基板５００には、導体部５０１が形成されており、図示しない異方導電性の接着フィルムを介してパッド部４０１とパッド部４０７とを電気的に接続している。
このようにして、第一半導体チップ２と第二半導体チップ４とが、それぞれ図示しないマザーボード等の基板と電気的に接続されるようになる。
そして、第一樹脂基板４００の下面（図３０中の下側）に設けられた半田ボールＢ１により、図示しないマザーボード等に接合される。
半田ボールＢ１を通じてマザーボードから伝送された信号は、第一樹脂基板４００の導体部４０３、第一樹脂基板４００に形成されている図示しない回路等を通じて第一半導体チップ２にインプットされる。第一半導体チップ２で処理された前記信号は、同様の経路を経てマザーボードにアウトプットされる。
同様に半田ボールＢ１を通じてマザーボードから伝送された信号は、第一樹脂基板４００の導体部４０３、樹脂基板５００の導体部５０１、第二樹脂基板４０５の導体部４０８および第二樹脂基板４０５に形成されている図示しない回路等を通じて第二半導体チップ４にインプットされる。第二半導体チップ４で処理された前記信号は、同様の経路を経てマザーボードにアウトプットされる。
このように上述の製造方法で得た半導体装置は、前記参考の形態および前記実施形態と同様の効果を奏することができる。すなわち、第一樹脂基板４００と第二樹脂基板４０５との間に樹脂スペーサ（樹脂基板５００）が配置されているので、反り等が低減され、それによって接続信頼性が向上している。
特に、第一樹脂基板４００と、第二樹脂基板４０５と、樹脂基板５００とを同じ樹脂材料で構成する場合、熱膨張係数のミスマッチを特に低減することができ、より反りを低減できる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、第一〜第三実施形態では、第一樹脂基板３のビルドアップ層３１Ａ，３１Ｂの絶縁層３１１のすべてを、２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であるとしたが、これに限られるものではない。
例えば、図３１や、図３２に示すように、各ビルドアップ層９１Ａ，９１Ｂが２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である絶縁層３１１と、２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃を超えるものであり（例えば、６０ｐｐｍ／℃）、基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃を超える（例えば、６０ｐｐｍ／℃）である絶縁層９１１とを有するものとしてもよい。
この場合には、コア層３２を挟んで略対称位置に配置される絶縁層の線膨張係数が等しいことが好ましい。ここで、ビルドアップ層の絶縁層の線膨張係数が等しいとは、コア層を挟んで対称位置に配置される絶縁層間の線膨張係数の差がゼロ、あるいは、５ｐｐｍ／℃以下であることをいう。
このように、コア層３２を挟んで対称位置に配置される絶縁層の線膨張係数を等しいものとすることで、コア層３２を挟んだ絶縁層の反りが対称に発生する。これにより、基板のそりの発生を抑制することができる。
第二樹脂基板においても、図３１、図３２と同様の層構成としてもよい。また、樹脂スペーサにおいても、図３１、図３２と同様の層構成としてもよい。
さらに、前記第一〜第三実施形態では、第一樹脂基板、第二樹脂基板はそれぞれコア層を有する基板であるとしたが、これに限らず、ビルドアップ層のみからなる基板としてもよい。このような基板を使用することで半導体装置の薄型化を図ることができる。
また、第一実施形態では、コア層３２の絶縁層３２１の基板面内方向の平均線膨張係数は１２ｐｐｍ／℃以下であり、基板厚み方向の平均線膨張係数は２０ｐｐｍ／℃以下であることが好ましいとしたが、これに限られるものではない。
また、第一〜第三実施形態では、絶縁層３１１，６１１は、繊維による補強がなされていないものであるとしたが、これに限らず、絶縁層３１１，６１１をガラス繊維等を含むものとしてもよい。このようにすることで、絶縁層３１１，６１１の基板厚み方向の平均線膨張係数をより一層低減させることができる。
さらに、第一〜第三実施形態では、第一樹脂基板と第一半導体チップ、第二樹脂基板と第二半導体チップとが半田バンプにより接続されるとしたが、これに限らず、ボンディングワイヤにより接続してもよい。
さらには、前記各実施形態では、基板および半導体チップを一対づつ有するもの、すなわち、２つの半導体パッケージが積層された半導体装置を例示したがこれに限らず、２以上の半導体パッケージを積層させてもよい。
第一〜第三実施形態では、樹脂スペーサは、第一樹脂基板、第二樹脂基板と同種の層構成、基板材料で構成されているとしたが、これに限らず、例えば、第一樹脂基板、第二樹脂基板よりも層数の多い基板で樹脂スペーサを構成してもよい。
また、例えば、図３３に示すように、ビルドアップ層を有さず、絶縁層６２１と、この絶縁層６２１の表裏面に設けられた一対の導体配線層６２３とを備えるコア層６２Ｆを含む樹脂スペーサ６Ｆを使用してもよい。導体配線層６２３は、導体配線層３１２と同様の材質で構成され、導体配線層３１２の平面形状と同様の形状である。
さらには、第一樹脂基板、第二樹脂基板と異なる基板材料で構成されている樹脂スペーサを使用してもよい。
また、第一〜第三実施形態では、接着テープは、フラックス活性を有する硬化剤を含むものとしたが、硬化剤として作用しないフラックス活性を有する化合物を含むものとしてもよい。
（参考例１〜３、比較例１）
以下の参考例および比較例では、第一の参考形態における樹脂基板とチップとをワイヤで接続した構成の半導体装置の作製および評価を行った。
（積層体の作製）
以下の参考例では、図２に示したように、第一樹脂基板１０１および第二樹脂基板１１１の表面に、それぞれ第一半導体チップ１２５および第二半導体チップ１３１を搭載し、下から第一樹脂基板１０１、接着層１１９、樹脂基材１０９、接着層１２１および第二樹脂基板１１１の順に積層された積層体を作製した。なお、図２においては、第一樹脂基板１０１の裏面にバンプ電極１２３を設ける例を示したが、以下においては、バンプ電極１２３は設けず、基板間の接続抵抗を検出するための端子を設けた。
各参考例および比較例で用いた第一および第二樹脂基板および樹脂基材１０９の材料を表１に示す。また、図３４（ａ）〜図３４（ｃ）は、各参考例で用いた樹脂基材１０９ならびに各参考例および比較例で用いた第一樹脂基板１０１および第二樹脂基板１１１の平面形状を示す図である。
また、以下の参考例および比較例においては、第一および第二樹脂基板は、いずれも、以下の構成とした。
平面形状（第一樹脂基板：図３４（ａ）、第二樹脂基板：図３４（ｃ）））：３４ｍｍ×３４ｍｍの正方形、
板厚：０．２ｍｍ、
銅箔（導体配線層）：１２μｍ厚、
ソルダーレジスト厚み（回路上面からの厚み）：１２μｍ、
積層方向の導通のための電極パッド：Ｎｉ／Ａｕメッキ、
回路幅（導体配線層の開口部の直径）／回路間隔（導体配線層の隣接する開口部間の間隔）＝３００μｍ／３００μｍ、
回路形状（導体配線層の開口部の形状）：円形。
また、以下の参考例においては、樹脂基材１０９（スペーサ）は、いずれも、以下の構成とした。
平面形状（図３４（ｂ））：３４ｍｍ×３４ｍｍの正方形の基板の中央部分の２０ｍｍ×２０ｍｍの正方形の領域をくり抜いたもの、
板厚：０．４ｍｍ、
銅箔：１２μｍ厚、
ソルダーレジスト厚み（回路上面からの厚み）：１２μｍ
積層方向の導通のための電極パッド：Ｎｉ／Ａｕメッキ、
回路幅（導体配線層の開口部の直径）／回路間隔（導体配線層の隣接する開口部間の間隔）＝３００μｍ／３００μｍ、
回路形状（導体配線層の開口部の形状）：円形。
（参考例１）
本参考例においては、第一樹脂基板１０１および第二樹脂基板１１１は、いずれも、コアをＥＬＣ４７８５ＧＳ（住友ベークライト株式会社製、シアネート樹脂含浸基板）とし、ビルトアップをＡＰＬ３６０１（住友ベークライト株式会社製、シアネート樹脂含浸基板）とした。
また、基板間に配置した樹脂スペーサについても、コアをＥＬＣ４７８５ＧＳ（住友ベークライト株式会社製、シアネート樹脂含浸基板）とし、ビルトアップをＡＰＬ３６０１（住友ベークライト株式会社製、シアネート樹脂含浸基板）とした。
第一樹脂基板１０１と樹脂基材１０９との間、および樹脂基材１０９と第二樹脂基板１１１との間に、接着テープを挟み、さらに、２００μｍ厚のシリコンゴムを圧力が均一に掛かるように第二樹脂基板１１１の上面に配し、１８０℃、２ＭＰａ、１００秒の圧着により接合した。接着テープとしては、熱硬化性の絶縁性接着剤にフラックス活性を有する硬化剤および半田粉（Ｓｎ４２／Ｂｉ５８、平均粒径＝３５μｍ）を分散させた厚さ４５μｍ、幅２．０ｍｍのテープを用いた。また、接着テープは、第一樹脂基板１０１および第二樹脂基板１１１の外周に沿って接着した。
（参考例２）
参考例１において、樹脂スペーサ１０９の材料をＥＬＣ−４７６５（住友ベークライト株式会社製、ＦＲ−４基板）とした他は、参考例１の方法を用いて積層体を作製した。
（参考例３）
参考例１において、第一および第二樹脂基板および樹脂スペーサ１０９のコアおよびビルトアップの材料として、いずれも、ＢＴ（三菱瓦斯化学株式会社製、ビスマレイミド・トリアジン樹脂含浸基板）を用いた他は、参考例１の方法を用いて積層体を作製した。
（比較例１）
参考例３において、スペーサに代えてバンプ電極を用いた点以外は、参考例３の方法を用いて積層体を作製した。バンプ電極の材料は、Ｓｎ９５／Ａｇ３．０／Ｃｕ０．５とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。
（チップクラックの評価）
各参考例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をＳＡＴ（Scan Acoustic Tomograph：超音波探傷機）により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表１に示す。
（導通不良の評価）
各参考例および比較例で得られた半導体装置に対し、−５５℃で１時間、１２５℃で１時間の温度サイクル試験を１０００サイクル行った。温度サイクル試験前後における第一樹脂基板１０１の裏面に設けられた隣接端子間の接続抵抗値を４端子法により１０点測定した。試験後の接続抵抗値が試験前の接続抵抗値の５倍以上になっている箇所を、導通不良としてカウントした。評価結果を表１に示す。
（実施例１，２、比較例２、３）
ここでは、第一樹脂基板、樹脂スペーサ、第二樹脂基板の各層の平均線膨張係数と、導通不良、チップクラックとの関係、接着テープの種類による影響について検討した。
（実施例１）
（積層体の作製）
参考例１と略同様の構造の半導体装置を作製した。なお、第一樹脂基板の裏面には、参考例１と同様、基板間の接続抵抗を検出するための端子を設けた。また、本実施例では、第一接着部材、第二接着部材を構成する接着テープとして、高分子核材にＮｉ／Ａｕメッキを施した導電性粒子（ＡＵＬ−７０４、積水化学株式会社製）を分散させた２ｍｍ幅の接着テープを用いた。
第一樹脂基板、第二樹脂基板は、同様の層構成、基板材料で構成されている。具体的には、第一樹脂基板、第二樹脂基板は、３層の絶縁層と、４層の導体配線層とが交互に配置されたビルドアップ層と、コア層とを備える。
また、樹脂スペーサは、図３３に示すような構造であり、ビルドアップ層を有さず、絶縁層および一対の導体配線層を含むコア層のみからなるものである。
表２に、第一樹脂基板、第二樹脂基板に使用されたビルドアップ層の絶縁層、コア層の絶縁層の樹脂組成を示す。
なお、樹脂スペーサのコア層の絶縁層は、第一樹脂基板、第二樹脂基板に使用されたコア層の絶縁層の樹脂組成と同じである。また、樹脂スペーサのコア層の絶縁層の２５℃〜ガラス転移点における平均線膨張係数は、第一樹脂基板、第二樹脂基板に使用されたコア層の絶縁層と同じである。
さらに、第一樹脂基板、第二樹脂基板のコア層の絶縁層、樹脂スペーサのコア層の絶縁層はガラスクロスを含むものであり、第一樹脂基板、第二樹脂基板のビルドアップ層の絶縁層はガラスクロスを含まない。
本実施例で用いた樹脂スペーサならびに本実施例で用いた第一樹脂基板および第二樹脂基板の平面形状、板厚、導体配線層厚、ソルダーレジスト厚み、電極パッド、回路幅、回路形状は、参考例１と同じである。
第一樹脂基板と樹脂スペーサとの間、および樹脂スペーサと第二樹脂基板との間に、接着テープを挟み、さらに、２００μｍ厚のシリコンゴムを圧力が均一に掛かるように第二樹脂基板の上面に配し、２２０℃、２ＭＰａ、１００秒の熱圧着により接合した。また、接着テープは、第一樹脂基板および第二樹脂基板の外周に沿って接着した。
（比較例３）
第一樹脂基板、第二樹脂基板のビルドアップ層の絶縁層、コア層の絶縁層の樹脂組成を以下のようにした（表３）。その他の条件は実施例１と同様である。
なお、ここでは、ビルドアップ層の絶縁層もガラスクロスを含んでいる。
（実施例２）
接着部材を構成する接着テープとして、第一実施形態と同様に、樹脂、半田粉、およびフラックス活性を有する硬化剤を含むものを使用した。その他の条件は実施例１と同様である。
表４に接着テープの組成を示す（単位は重量部）。
*1： 2-[4-(2,3,エホ゜キシフ゜ロホ゜キシ)フェニル]-2-[4[1,1-ヒ゛ス[4-(2,3-エホ゜キシフ゜ロホ゜キシ)フェニル]エチル]フェニル]フ゜ロハ゜ンと1,3-ヒ゛ス[4-[1-[4-(2,3エホ゜キシフ゜ロホ゜キシ)フェニル]-1-[4-[1-[4-(2,3エホ゜キシフ゜ロホ゜キシ)フェニル]-1-メチル]エチル]フェニル]フェノキシ]-2-フ゜ロハ゜ノールとの混合物
（比較例２）
第一樹脂基板および第二樹脂基板のコア層として、ＢＴ基板（三菱瓦斯化学社製、ＣＣＬ−ＨＬ８３２ＨＳ ＴｙｐｅＨＳ）を使用した。また、第一樹脂基板および第二樹脂基板のビルドアップ層の絶縁層としてＡＢＦ ＧＸ−１３（味の素社製）を使用した。また、樹脂スペーサにかえてバンプ電極を使用した。バンプ電極の材料はＳｎ／Ａｇ３．０／Ｃｕ０．５とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。比較例２では、バンプ電極を使用しているため、第一接着部材、第二接着部材は使用していない。その他は、実施例１と同じである。
（平均線膨張係数およびガラス転移点）
各実施例１，２、比較例２、３の第一樹脂基板のコア層の絶縁層の平均線膨張係数、ガラス転移点、ビルトアップ層の絶縁層の平均線膨張係数、ガラス転移点、第二樹脂基板のコア層の絶縁層の平均線膨張係数、ガラス転移点、ビルトアップ層の絶縁層の平均線膨張係数、ガラス転移点、樹脂スペーサのコア層の絶縁層の平均線膨張係数、ガラス転移点のぞれぞれを計測した。
平均線膨張係数、ガラス転移点の計測方法は、前記実施形態で述べた方法と同様である。
（チップクラックの評価）
各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をＳＡＴ（Scan Acoustic Tomograph：超音波探傷機）により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表５に示す。
また、各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無を半導体装置作製直後および−６５℃で１時間、１５０℃で１時間の温度サイクル試験を１０００サイクル後、ＳＡＴ（Scan Acoustic Tomograph：超音波探傷機）により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表６に示す。
（導通不良の評価）
各実施例および比較例で得られた半導体装置に対し、−５５℃で１時間、１２５℃で１時間の温度サイクル試験を１０００サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を４端子法により１０点測定した。試験後の接続抵抗値が試験前の接続抵抗値の５倍以上になっている箇所を、導通不良としてカウントした。評価結果を表５に示す。
また、各実施例および比較例で得られた半導体装置に対し、−６５℃で１時間、１５０℃で１時間の温度サイクル試験を１０００サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を４端子法により１０点測定した。試験後の接続抵抗値が試験前の接続抵抗値の５倍以上になっている箇所を、導通不良としてカウントした。評価結果を表６に示す。
実施例１，２では、−５５℃で１時間、１２５℃で１時間の温度サイクル試験では、導通不良は発生しなかった。また、チップクラックも発生しなかった。これに対し、比較例２では、チップクラックが発生するとともに、導通不良が発生した。
さらに、実施例１，２では、−６５℃で１時間、１５０℃で１時間の温度サイクル試験では、チップクラックが発生しなかった。これに対し、比較例３、比較例２では、−６５℃で１時間、１５０℃で１時間の温度サイクル試験後、チップクラックが発生した。また、比較例２では、−６５℃で１時間、１５０℃で１時間の温度サイクル試験後、導通不良が発生した。
これにより、絶縁層の平均線膨張係数が３０ｐｐｍ／℃以下であることが好ましいことがわかる。
（参考例４，５）
ここでは、第三の参考形態と同様の半導体装置を作製した。
（接着テープの作製）
フェノキシ樹脂（ＹＬ６９５４、ジャパンエポキシレジン社製）２０重量部、液状ビスフェノールＡ型エポキシ樹脂（エピクロン８４０Ｓ、大日本インキ化学社製）４０重量部、フェノールノボラック樹脂（ＰＲ−５３４６７、住友ベークライト社製）２０重量部、フラックス活性を有する硬化剤としてフェノールフタリン（東京化成工業社製）２０重量部をメチルエチルケトンに溶解し、得られたワニスをポリエステルシートに塗布し、上記溶剤が揮発する温度で乾燥させて、厚さ２５μｍの接着テープを得た。
この接着テープの酸化銅（ＣｕＯ）還元率（％）は、６５％である。
（評価基板）
以下の参考例および比較例においては、第一樹脂基板、第二樹脂基板、樹脂スペーサの平面形状、板厚、導体配線層厚、ソルダーレジスト厚み、電極パッド、回路幅、回路形状は、参考例１と同じである。
第二樹脂基板に設けた第二バンプは以下の通りである。
第二バンプ：Ｓｎ／３．５Ａｇ、
第二バンプ高さ：４５μｍ
また、樹脂スペーサに設けた第一バンプは以下の通りである。
第一バンプ：Ｓｎ／３．５Ａｇ、
第一バンプ高さ：４５μｍ
なお、第二樹脂基板および樹脂スペーサに対しては、次のようにしてＳｎ／３．５Ａｇの第一バンプ、第二バンプを形成した。
樹脂基板上に形成された電極パッドに対応する位置に開口孔を持つメタルマスクを利用し、Ｓｎ−３．５Ａｇはんだペースト（タムラ化研、ＬＦ−１０１）を接続パッド上に印刷した。メタルマスクを離版した後、リフローを通過させ、はんだバンプを形成した。
（参考例４）
本参考例においては、第一樹脂基板および第二樹脂基板は、いずれも、コアをＥＬＣ４７８５ＧＳ（住友ベークライト株式会社製、シアネート樹脂含浸基板）とし、ビルトアップをＡＰＬ３６０１（住友ベークライト株式会社製、シアネート樹脂含浸基板）とした。
また、基板間に配置した樹脂スペーサについても、コアをＥＬＣ４７８５ＧＳ（住友ベークライト株式会社製、シアネート樹脂含浸基板）とし、ビルトアップをＡＰＬ３６０１（住友ベークライト株式会社製、シアネート樹脂含浸基板）とした。
裏面にはんだバンプを形成した第二樹脂基板と樹脂スペーサを用いて、 第一樹脂基板と樹脂スペーサとの間、および樹脂スペーサと第二樹脂基板との間に、フラックス活性を有する接着テープを挟み、さらに、２００μｍ厚のシリコンゴムを圧力が均一に掛かるように第二樹脂基板の上面に配し、２６０℃、０．５ＭＰａ、１０秒の熱圧着により接合した。また、フラックス活性を有する接着テープは、第一樹脂基板および第二樹脂基板の外周に沿って接着した。
（参考例５）
参考例５において、樹脂スペーサの材料をＥＬＣ−４７６５（住友ベークライト株式会社製、ＦＲ−４基板）とした他は、参考例４の方法を用いて積層体を作製した。
（チップクラックの評価）
各参考例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をＳＡＴ（Scan Acoustic Tomograph：超音波探傷機）により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表７に示す。
（導通不良の評価）
各参考例および比較例で得られた半導体装置に対し、−５５℃で１時間、１２５℃で１時間の温度サイクル試験を１０００サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を４端子法により１０点測定した。試験後の接続抵抗値が試験前の接続抵抗値の５倍以上になっている箇所を、導通不良としてカウントした。評価結果を表７に示す。
（実施例３）
ここでは、半導体装置の製造方法の検討を行った。
１．第一樹脂基板、第二樹脂基板および樹脂スペーサの製造
第一樹脂基板、第二樹脂基板および樹脂スペーサは、３層の絶縁層と、３層の導体配線層とが交互に配置されたビルドアップ層と、コア層とを備えているものを用いた。
表８に、第一樹脂基板、第二樹脂基板および樹脂スペーサに使用された絶縁層およびコア層の樹脂組成を示す。
２．接着フィルム（接着テープ）の製造
熱硬化性樹脂としてクレゾールノボラック型エポキシ樹脂（日本化薬社製、ＥＯＣＮ−１０２０、軟化点８０℃）２０重量部と、エポキシ樹脂（日本化薬社製、ＮＣ−６０００）３０重量部、熱可塑性樹脂としてアクリルゴム（ナガセケムテックス社製、ＳＧ−ＰＺ、アクリル酸ブチル／アクリル酸エチル／アクリロニトリル＝３０ｍｏｌ％／３０ｍｏｌ％／４０ｍｏｌ％、分子量８５０，０００）２０重量部、硬化剤として液状フェノール化合物（明和化成社製、ＭＥＨ−８０００Ｈ）１６重量部と、固形フェノール樹脂（住友ベークライト社製、ＰＲ−ＨＦ−３）８重量部、フラックス活性を有する硬化剤としてセバシン酸（東京化成工業社製）５重量部、硬化促進剤としてイミダゾール化合物（四国化成社製、２ＰＨＺ−ＰＷ）０．１５重量部、カップリング剤としてγ−グリシドキシプロピルトリメトキシシラン（信越化学社製、ＫＢＭ４０３Ｅ）０．５重量部、導電性成分として半田粉（三井金属鉱業社製、Ｓｎ４２／Ｂｉ５８）６０重量部、をトルエン５０重量部、メチルエチルケトン８０重量部中に均一に分散させた。また、得られた樹脂ワニスを、離型処理を施したポリエチレンテレフタレート上に乾燥後の厚さが２０μｍになるように塗布し、乾燥した。乾燥は、塗布面を、庫内温度６０℃、風速１５ｍ／ｍｉｎの乾燥機中に１０分間曝して行った。乾燥物を幅２．０ｍｍに切断して接着フィルムを得た。
３．半導体装置の製造
第一樹脂基板、樹脂スペーサおよび第二樹脂基板の端部にピンを挿入可能な貫通孔をそれぞれ形成した。そして、この貫通孔にピンを挿入して位置合わせ（ピンラミネート方式）を行い、第一樹脂基板と樹脂スペーサとの間および樹脂スペーサと第二樹脂基板との間に、上述の接着フィルムを挟み、さらに、２００μｍ厚のシリコンゴムを圧力が均一に掛かるように第２基板の上面に配し、２２０℃、２ＭＰａ、１００秒の熱圧着により接合した。また、接着フィルムは、第一樹脂基板および第二樹脂基板の外周に沿って接着した。
これにより、第一樹脂基板と第二樹脂基板との間に樹脂スペーサが設けられた半導体装置を得た。
（実施例４）
半導体装置の製造において加熱圧着条件を下記のようにした以外は、実施例３と同様にした。
２２０℃、０．５ＭＰａ、１００秒で熱圧着した。
（実施例５）
接着フィルムとして、以下に記載の異方導電性フィルムを用いた以外は、実施例３と同様にした。
ビスフェノールＡ型フェノキシ樹脂（インケム社製ＰＫＨＣ、重量平均分子量Ｍｗ＝５００００、酢酸エチル２０重量％溶液）を１００重量部、ポリビニルブチラール樹脂（積水化学工業社製ＢＸ、重合度１７００、ブチラール化度６５ｍｏｌ％、酢酸エチル２０重量％溶液）を５０重量部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン社製エピコート８２８、エポキシ当量１８０ｇ／ｅｑ）を２０重量部、ビスフェノールＦ型エポキシ樹脂（ジャパンエポキシレジン社製エピコート８０６、エポキシ当量１７５ｇ／ｅｑ）を３０重量部、マイクロカプセル化２−メチルイミダゾール誘導体エポキシ化合物（平均粒径３μｍ、カプセル膜材厚０．２μｍ）を２０重量部、およびＮｉ／Ａｕメッキアクリル粒子（積水化学社製ミクロパールＡＵＬ−７０５、平均粒径５μｍ）を３重量部、を混合し、均一に分散させた。
そして、２００ｍｌの容器中にマイクロカプセル化２−メチルイミダゾール誘導体エポキシ化合物および配合に使用したエポキシ樹脂成分を配合比で混合した混合物１００重量部を入れ、予備加熱を行った。予備加熱の条件は、表中に記載した。これを、離型処理を施したポリエチレンテレフタレート上に乾燥後の厚さが１５μｍになるように塗布し、乾燥した。乾燥物を幅１．５ｍｍに切断して異方導電性接着剤フィルムを得た。
（実施例６）
第一樹脂基板、樹脂スペーサ、第二樹脂基板との積層をピンラミネート方式に変えて、以下の方法を用いた以外は、実施例３と同様にした。
カメラによる画像認識により、第一樹脂基板と、樹脂スペーサと、第二樹脂基板との位置合わせを行った。
（比較例４）
上述の第一樹脂基板と、第二樹脂基板とを、樹脂スペーサに変えて下記に記載のバンプ電極で接続した以外は、参考例１と同様にした。
バンプ電極の材料はＳｎ／Ａｇ３．０／Ｃｕ０．５とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。比較例４では、バンプ電極を使用しているため、接着テープは使用しなかった。
各実施例および比較例で得られた半導体装置について、以下の評価を行った。評価内容を項目と共に示す。得られた結果を表９に示す。
１．接続信頼性
得られた半導体装置に対し、−５５℃で１時間、１２５℃で１時間の温度サイクル試験を１,０００サイクル行った。温度サイクル試験前後における第１基板の裏面に設けられた隣接端子間の接続抵抗値を４端子法により１０点測定した。試験後の接続抵抗値が試験前の接続抵抗値の５倍以上になっている箇所を、導通不良としてカウントした。
２．チップクラックの評価
得られた半導体装置の第１半導体素子について、チップクラックの有無をＳＡＴ（Scan Acoustic Tomograph：超音波探傷機）により観察し、チップクラックの無いものを「○」、チップクラックのあるものを「×」とした。
３．生産性
実施例３で半導体装置を製造する基準（１００）として、生産性の比較を行った。
表９から明らかなように実施例３〜６の半導体装置は、接続信頼性に優れていた。
また、実施例３〜６の半導体装置は、チップクラックも無かった。
さらに、実施例３〜６の半導体装置では、生産する際の生産性にも優れていた。
＜１＞
第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接合されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、
を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置された半導体装置。
＜２＞
＜１＞に記載の半導体装置において、
前記樹脂スペーサに、前記樹脂スペーサを貫通する貫通電極が設けられ、
前記第一樹脂基板の前記表面に、前記貫通電極に接続する第一電極が設けられ、
前記第二樹脂基板の前記裏面に、前記貫通電極に接続する第二電極が設けられた半導体装置。
＜３＞
＜１＞または＜２＞に記載の半導体装置において、
前記第一樹脂基板と前記樹脂スペーサとの間、および、前記樹脂スペーサと前記第二樹脂基板との間に、それぞれ、接着テープが設けられ、
前記第一および第二樹脂基板と前記樹脂スペーサとが前記接着テープを介して電気的に接続された半導体装置。
＜４＞
＜１＞乃至＜３＞いずれかに記載の半導体装置において、
前記第一樹脂基板の平面形状が略矩形であって、前記樹脂スペーサが前記第一樹脂基板の前記矩形の辺に沿って設けられた半導体装置。
＜５＞
＜１＞乃至＜３＞いずれかに記載の半導体装置において、
前記第一樹脂基板の平面形状が矩形であって、前記樹脂スペーサが、前記第一樹脂基板の角部に配置された半導体装置。
＜６＞
＜１＞乃至＜３＞いずれかに記載の半導体装置において、
前記樹脂スペーサの平面形状が環状である半導体装置。
＜７＞
＜１＞乃至＜６＞いずれかに記載の半導体装置において、
前記第一半導体チップと前記第一樹脂基板とを電気的に接続する第一ボンディングワイヤと、
前記第二半導体チップと前記第二樹脂基板とを電気的に接続する第二ボンディングワイヤと、
前記第一樹脂基板の裏面に設けられた外部接続用のバンプ電極と、
を備える半導体装置。
＜８＞
＜１＞乃至＜７＞に記載の半導体装置において、
前記樹脂スペーサが、前記第一および第二樹脂基板と同種の材料により構成された半導体装置。
＜９＞
第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接触し、前記第一樹脂基板および前記第二樹脂基板とを電気的に接合する樹脂スペーサとを備え、
前記樹脂スペーサが前記第一樹脂基板の表面において前記第一半導体チップの外周に配置されるととともに、
前記第一樹脂基板の表面において前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置されており、
前記第一樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記第二樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である半導体装置。
＜１０＞
＜９＞に記載の半導体装置において、
前記ビルドアップ層の少なくとも一層の前記絶縁層は、シアネート樹脂を含む半導体装置。
＜１１＞
＜１０＞に記載の半導体装置において、
前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。
＜１２＞
＜９＞乃至＜１１＞のいずれかに記載の半導体装置において、
前記第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、
前記コア層の前記絶縁層の２５℃〜ガラス転移温度における基板面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下である半導体装置。
＜１３＞
＜１２＞に記載の半導体装置において、
前記コア層の前記絶縁層の樹脂は、シアネート樹脂を含む半導体装置。
＜１４＞
＜１３＞に記載の半導体装置において、
前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。
＜１５＞
＜１２＞乃至＜１４＞のいずれかに記載の半導体装置において、
前記コア層を挟んで一対の前記ビルドアップ層が配置されており、
前記コア層を挟んで略対称位置に配置される前記ビルドアップ層の前記絶縁層の線膨張係数が等しい半導体装置。
＜１６＞
＜９＞乃至＜１５＞のいずれかに記載の半導体装置において、
前記樹脂スペーサは、スルーホール中に導体層が設けられた絶縁層を含むコア層を有し、
前記樹脂スペーサの前記コア層の前記絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下である半導体装置。
＜１７＞
＜１６＞に記載の半導体装置において、
前記樹脂スペーサは、前記コア層上に形成され、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記樹脂スペーサの前記ビルドアップ層の絶縁層のうち、少なくとも一層の絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である半導体装置。
＜１８＞
＜１７＞に記載の半導体装置において、
前記樹脂スペーサの前記コア層の前記絶縁層の樹脂、および、前記樹脂スペーサの前記ビルドアップ層の前記絶縁層の樹脂は、それぞれシアネート樹脂を含む半導体装置。
＜１９＞
＜９＞乃至＜１８＞のいずれかに記載の半導体装置において、
前記第一樹脂基板は平面略矩形形状であり、
前記樹脂スペーサが前記第一樹脂基板の前記矩形の各辺に沿って設けられている半導体装置。
＜２０＞
＜９＞乃至＜１９＞のいずれかに記載の半導体装置において、
前記第一樹脂基板と第一半導体チップとはバンプにより接続され、
前記第二樹脂基板と第二半導体チップとはバンプにより接続され、
各バンプの周囲には充填されたアンダーフィルが設置されており、
前記アンダーフィルは、１２５℃雰囲気下での弾性率が１５０ＭＰａ以上８００ＭＰａ以下の樹脂材料からなる半導体装置。
＜２１＞
＜１６＞に記載の半導体装置において、
前記第一樹脂基板および前記第二樹脂基板の前記ビルドアップ層の絶縁層は、２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、
前記第一樹脂基板および第二樹脂基板の前記ビルドアップ層の前記絶縁層、前記樹脂スペーサのコア層の絶縁層は、それぞれシアネート樹脂を含む半導体装置。
＜２２＞
第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面の間に配置されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置され、
前記第一樹脂基板と前記樹脂スペーサとの間に、前記第一樹脂基板と前記樹脂スペーサとを接着する接着性の第一樹脂層と、この第一樹脂層中に配置された第一導電体とを含む第一接着部材が設けられ、
前記樹脂スペーサと前記第二樹脂基板との間に、前記樹脂スペーサと前記第二樹脂基板とを接着する接着性の第二樹脂層と、この第二樹脂層中に配置された第二導電体とを含む第二接着部材が設けられ、
前記第一樹脂基板と前記樹脂スペーサとが、前記第一接着部材の前記第一導電体を介して電気的に接続され、
前記第二樹脂基板と前記樹脂スペーサとが前記第二接着部材の前記第二導電体を介して電気的に接続された半導体装置。
＜２３＞
＜２２＞に記載の半導体装置において、
前記第一樹脂基板は、表面に導体配線層を有し、
前記第二樹脂基板は、裏面に導体配線層を有し、
前記樹脂スペーサは、表裏面にそれぞれ導体配線層を有し、
前記第一樹脂基板の導体配線層および前記樹脂スペーサの導体配線層とが、前記第一導電体を介して電気的に接続され、
前記第二樹脂基板の導体配線層と前記樹脂スペーサの導体配線層とが、前記第二導電体を介して電気的に接続され、
前記第一導電体および第二導電体は半田からなる半導体装置。
＜２４＞
＜２３＞に記載の半導体装置において、
前記第一接着部材の第一樹脂層および前記第二接着部材の第二樹脂層は、エポキシ樹脂およびアクリルゴムを含む半導体装置。
＜２５＞
＜２３＞または＜２４＞に記載の半導体装置において、
前記半田は、Ｓｎ、Ａｇ、Ｂｉ、Ｉｎ、ＺｎおよびＣｕからなる群から選択される少なくとも二種以上を含む合金である半導体装置。
＜２６＞
＜２３＞乃至＜２５＞のいずれかに記載の半導体装置において、
前記第一接着部材は、前記第一樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものであり、
前記第二接着部材は、前記第二樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものである半導体装置。
＜２７＞
＜２６＞に記載の半導体装置において、
前記フラックス活性を有する硬化剤が、カルボキシル基と、エポキシ基と反応する基とを含有する化合物である半導体装置。
＜２８＞
＜２２＞に記載の半導体装置において、
前記第一接着部材の第一導電体および第二接着部材の第二導電体は、それぞれ導電性粒子であり、
前記第一樹脂基板と前記樹脂スペーサとが、前記第一接着部材の前記導電性粒子を介して電気的に接続され、
前記第二樹脂基板と前記樹脂スペーサとが、前記第二接着部材の前記導電性粒子を介して電気的に接続された半導体装置。
＜２９＞
＜２８＞に記載の半導体装置において、
前記第一樹脂基板は、表面に導体配線層を有するとともに、前記導体配線層上には、前記導体配線層の少なくとも一部を露出させるように絶縁膜が設けられ、
前記第二樹脂基板は、裏面に導体配線層を有するとともに、前記導体配線層上には、前記導体配線層の少なくとも一部を露出させるように絶縁膜が設けられ、
前記樹脂スペーサは、表裏面にそれぞれ導体配線層を有し、
前記樹脂スペーサと前記第一樹脂基板との間に設けられた前記第一接着部材の前記導電性粒子は、絶縁膜から露出した前記第一樹脂基板の導体配線層と、樹脂スペーサの導体配線層とを接続し、
前記樹脂スペーサと前記第二樹脂基板との間に設けられた前記第二接着部材の前記導電性粒子は、絶縁膜から露出した前記第二樹脂基板の導体配線層と、樹脂スペーサの導体配線層とを接続する半導体装置。
＜３０＞
＜２９＞に記載の半導体装置において、
前記樹脂スペーサと前記第一樹脂基板との間に設けられた前記第一接着部材の前記導電性粒子のうち、前記樹脂スペーサと、前記第一樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子は、前記絶縁膜に食い込んで配置されており、
前記樹脂スペーサと前記第二樹脂基板との間に設けられた前記第二接着部材の前記導電性粒子のうち、前記樹脂スペーサと、前記第二樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子は、前記絶縁膜に食い込んで配置されている半導体装置。
＜３１＞
＜２９＞または＜３０＞に記載の半導体装置において、
前記導電性粒子は、樹脂の核材に金属膜を被覆したものである半導体装置。
＜３２＞
＜２２＞乃至＜３１＞のいずれかに記載の半導体装置において、
前記樹脂スペーサは、前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板と同種の基板材料から構成されている半導体装置。
＜３３＞
第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面の間に配置されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置され、
前記第一樹脂基板と前記樹脂スペーサとの間に、前記第一樹脂基板と前記樹脂スペーサとを接続するための金属製の第一バンプが設けられ、
前記樹脂スペーサと前記第二樹脂基板との間に、前記第二樹脂基板と前記樹脂スペーサとを接続するための金属製の第二バンプが設けられている半導体装置。
＜３４＞
＜３３＞に記載の半導体装置において、
前記樹脂スペーサの高さ寸法は、前記第一半導体チップよりも高い半導体装置。
＜３５＞
＜３３＞または＜３４＞に記載の半導体装置において、
前記第一バンプは、前記第一樹脂基板および前記樹脂スペーサそれぞれに設けられており、
前記第二バンプは、前記第二樹脂基板および前記樹脂スペーサそれぞれに設けられている半導体装置。
＜３６＞
第１半導体部品が搭載された第一樹脂基板の該第１半導体部品が搭載されている面側に、第２半導体部品が搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、
前記第一樹脂基板と前記第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置した後、これらを熱圧着することにより、前記第一樹脂基板と前記第二樹脂基板とを前記導体部を介して電気的に接続することを特徴とする半導体装置の製造方法。
＜３７＞
前記樹脂スペーサは、前記第１半導体部品の周囲に配置されるものである＜３６＞に記載の半導体装置の製造方法。
＜３８＞
前記樹脂スペーサとして、樹脂基板を用いるものである＜３６＞または＜３７＞に記載の半導体装置の製造方法。
＜３９＞
前記樹脂基板は、前記第１半導体部品を収納可能な空間部を有しているものを用いるものである＜３８＞に記載の半導体装置の製造方法。
＜４０＞
前記第一樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである＜３６＞ないし＜３９＞のいずれかに記載の半導体装置の製造方法。
＜４１＞
前記第二樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである＜３６＞ないし＜４０＞のいずれかに記載の半導体装置の製造方法。
＜４２＞
前記接着フィルムは、樹脂成分と、導電性成分とを含むものである＜４１＞に記載の半導体装置の製造方法。
＜４３＞
前記導電性成分は、半田粉末を含むものである＜４２＞に記載の半導体装置の製造方法。
＜４４＞
前記接着フィルムは、加熱により前記半田粉末が凝集して導体部を形成するものである＜４３＞に記載の半導体装置の製造方法。
＜４５＞
前記熱圧着における加熱により、前記半田粉末が凝集するものである＜４４＞に記載の半導体装置の製造方法。
＜４６＞
前記熱圧着は、０．０１〜１０ＭＰａ、１５０〜２５０℃で１０〜６００秒間加熱、加圧するものである＜３６＞ないし＜４５＞のいずれかに記載の半導体装置の製造方法。
＜４７＞
前記熱圧着をピンラミネート方式で行うものである＜３６＞ないし＜４６＞のいずれかに記載の半導体装置の製造方法。
＜４８＞
第一半導体チップが搭載された第一樹脂基板の前記第一半導体チップが搭載されている面側に、第二半導体チップが搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、
前記第一樹脂基板と、第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置し、
前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の第二バンプを配置する工程と、
前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する工程とを備える半導体装置の製造方法。
＜４９＞
＜４８＞に記載の半導体装置の製造方法において、
前記第一バンプは、前記第一樹脂基板、前記樹脂スペーサそれぞれに設けられており、
前記第二バンプは、前記第二樹脂基板、前記樹脂スペーサそれぞれに設けられている半導体装置の製造方法。
＜５０＞
＜４８＞または＜４９＞に記載の半導体装置の製造方法において、
前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の前記第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の前記第二バンプを配置する前記工程では、
前記第一樹脂基板と前記樹脂スペーサとの間、前記第二樹脂基板と前記樹脂スペーサとの間に接着性の樹脂層を有する接着テープを配置し、
前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する前記工程では、前記第一樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第一バンプが貫通し、前記第二樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第二バンプが貫通する半導体装置の製造方法。
＜５１＞
＜５０＞に記載の半導体装置の製造方法において、
前記各接着テープは、カルボキシル基および／またはフェノール性水酸基を有するフラックス活性を有する化合物と、熱硬化性樹脂と、熱可塑性樹脂とを含む半導体装置の製造方法。
＜５２＞
＜５１＞に記載の半導体装置の製造方法において、
前記熱可塑性樹脂がフェノキシである半導体装置の製造方法。
＜５３＞
＜５０＞乃至＜５２＞のいずれかに記載の半導体装置の製造方法において、
前記接着テープは、酸化処理した銅板の表面に該接着テープを貼り付けて、大気中、２３０℃で１分間還元処理したとき、以下の式（１）で表される該銅板の酸化銅還元率が６５％以上である、半導体装置の製造方法。
酸化銅還元率（％）＝｛１−（還元処理後のＯ原子濃度）／（酸化処理後のＯ原子濃度）｝×１００ ・・・式（１）

Claims (8)

  1. 第一半導体チップが搭載された第一樹脂基板と、
    第二半導体チップが搭載された第二樹脂基板と、
    前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接触し、前記第一樹脂基板および前記第二樹脂基板とを電気的に接合する樹脂スペーサとを備え、
    前記樹脂スペーサが前記第一樹脂基板の表面において前記第一半導体チップの外周に配置されるととともに、
    前記第一樹脂基板の表面において前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置されており、
    前記第一樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
    前記第二樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
    前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であって、かつ、少なくともいずれか一方の基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、
    前記コア層の絶縁層の２５℃〜ガラス転移温度における基板面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における基板厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下であって、
    前記ビルドアップ層の前記絶縁層及び前記コア層の前記絶縁層が、ノボラック型シアネート樹脂を含む半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記コア層を挟んで一対の前記ビルドアップ層が配置されており、
    前記コア層を挟んで略対称位置に配置される前記ビルドアップ層の前記絶縁層の線膨張係数が等しい半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記樹脂スペーサは、スルーホール中に導体層が設けられた絶縁層を含むコア層を有し、
    前記樹脂スペーサの前記コア層の前記絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が１２ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における厚み方向の平均線膨張係数が２０ｐｐｍ／℃以下である半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記樹脂スペーサは、前記コア層上に形成され、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
    前記樹脂スペーサの前記ビルドアップ層の絶縁層のうち、少なくとも一層の絶縁層の２５℃〜ガラス転移点における面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移温度における厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下である半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記樹脂スペーサの前記コア層の前記絶縁層の樹脂、および、前記樹脂スペーサの前記ビルドアップ層の前記絶縁層の樹脂は、それぞれシアネート樹脂を含む半導体装置。
  6. 請求項１乃至５のいずれかに記載の半導体装置において、
    前記第一樹脂基板は平面略矩形形状であり、
    前記樹脂スペーサが前記第一樹脂基板の前記矩形の各辺に沿って設けられている半導体装置。
  7. 請求項１乃至６のいずれかに記載の半導体装置において、
    前記第一樹脂基板と第一半導体チップとはバンプにより接続され、
    前記第二樹脂基板と第二半導体チップとはバンプにより接続され、
    各バンプの周囲には充填されたアンダーフィルが設置されており、
    前記アンダーフィルは、１２５℃雰囲気下での弾性率が１５０ＭＰａ以上８００ＭＰａ以下の樹脂材料からなる半導体装置。
  8. 請求項３に記載の半導体装置において、
    前記第一樹脂基板および前記第二樹脂基板の前記ビルドアップ層の絶縁層は、２５℃〜ガラス転移点における基板面内方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、２５℃〜ガラス転移点における基板厚み方向の平均線膨張係数が３０ｐｐｍ／℃以下であり、
    前記第一樹脂基板および第二樹脂基板の前記ビルドアップ層の前記絶縁層、前記樹脂スペーサのコア層の絶縁層は、それぞれシアネート樹脂を含む半導体装置。
JP2008514382A 2006-04-27 2007-04-24 半導体装置 Expired - Fee Related JP5228908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008514382A JP5228908B2 (ja) 2006-04-27 2007-04-24 半導体装置

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2006123461 2006-04-27
JP2006123461 2006-04-27
JP2006166162 2006-06-15
JP2006166162 2006-06-15
JP2006192658 2006-07-13
JP2006192658 2006-07-13
JP2006195178 2006-07-18
JP2006195178 2006-07-18
PCT/JP2007/000443 WO2007129458A1 (ja) 2006-04-27 2007-04-24 半導体装置および半導体装置の製造方法
JP2008514382A JP5228908B2 (ja) 2006-04-27 2007-04-24 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010107963A Division JP2010199612A (ja) 2006-04-27 2010-05-10 半導体装置および半導体装置の製造方法
JP2010107961A Division JP2010199611A (ja) 2006-04-27 2010-05-10 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007129458A1 JPWO2007129458A1 (ja) 2009-09-17
JP5228908B2 true JP5228908B2 (ja) 2013-07-03

Family

ID=38667571

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008514382A Expired - Fee Related JP5228908B2 (ja) 2006-04-27 2007-04-24 半導体装置
JP2010107961A Pending JP2010199611A (ja) 2006-04-27 2010-05-10 半導体装置
JP2010107963A Pending JP2010199612A (ja) 2006-04-27 2010-05-10 半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2010107961A Pending JP2010199611A (ja) 2006-04-27 2010-05-10 半導体装置
JP2010107963A Pending JP2010199612A (ja) 2006-04-27 2010-05-10 半導体装置および半導体装置の製造方法

Country Status (7)

Country Link
US (1) US7829992B2 (ja)
EP (1) EP2012358A1 (ja)
JP (3) JP5228908B2 (ja)
KR (1) KR101037229B1 (ja)
CN (1) CN101432876B (ja)
TW (1) TW200810063A (ja)
WO (1) WO2007129458A1 (ja)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
TW200807647A (en) * 2006-07-17 2008-02-01 Delta Electronics Inc Integrated circuit module
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
TWI414580B (zh) * 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
KR20090028230A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 반도체 패키지 및 그 제조방법, 그리고 반도체 패키지를이용한 전자 장치
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
JP5645047B2 (ja) * 2008-09-29 2014-12-24 日立化成株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
JP2010103520A (ja) * 2008-09-29 2010-05-06 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板とその製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP2010212421A (ja) * 2009-03-10 2010-09-24 Panasonic Corp 半導体装置
CN101814444B (zh) * 2009-04-30 2012-01-25 中国空空导弹研究院 叠层器件的低应力底部填充方法
SE537499C2 (sv) * 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
JP5177763B2 (ja) * 2009-06-04 2013-04-10 日東電工株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP5443849B2 (ja) * 2009-06-26 2014-03-19 新光電気工業株式会社 半導体装置及びその製造方法
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
WO2011046770A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Serviceable conformal em shield
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
US9105647B2 (en) * 2010-05-17 2015-08-11 Stats Chippac, Ltd. Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
KR101652831B1 (ko) * 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
CN102376678B (zh) * 2010-08-23 2013-06-19 矽品精密工业股份有限公司 芯片尺寸封装件的制法
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
US9202715B2 (en) * 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
JP5741105B2 (ja) 2011-03-22 2015-07-01 セイコーエプソン株式会社 電気光学装置
US8519535B2 (en) * 2011-05-11 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for controlling package warpage
JP5518260B2 (ja) * 2011-05-31 2014-06-11 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8710668B2 (en) * 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof
US9728481B2 (en) * 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法
JP5853944B2 (ja) * 2012-12-25 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
JP5942273B2 (ja) 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
SG10201708630YA (en) * 2013-02-21 2017-12-28 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
KR101549735B1 (ko) * 2013-03-26 2015-09-02 제일모직주식회사 유기발광소자 충전제용 열경화형 조성물 및 이를 포함하는 유기발광소자 디스플레이 장치
JP6018967B2 (ja) 2013-04-26 2016-11-02 日東電工株式会社 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
US9659815B2 (en) * 2014-01-23 2017-05-23 Nvidia Corporation System, method, and computer program product for a cavity package-on-package structure
US20150221578A1 (en) * 2014-02-05 2015-08-06 Infineon Technologies Ag Semiconductor package and method for producing a semiconductor
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9601472B2 (en) * 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
US9806063B2 (en) 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR101753066B1 (ko) * 2015-12-14 2017-07-03 정관식 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US9773764B2 (en) * 2015-12-22 2017-09-26 Intel Corporation Solid state device miniaturization
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
DE102016109352B4 (de) * 2016-05-20 2022-03-24 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
US10672678B2 (en) * 2016-05-20 2020-06-02 Infineon Technologies Ag Method for forming a chip package with compounds to improve the durability and performance of metal contact structures in the chip package
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US9991219B2 (en) * 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR101952862B1 (ko) * 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR102041661B1 (ko) * 2016-12-06 2019-11-07 삼성전기주식회사 팬-아웃 반도체 패키지
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器***封装结构及制造方法
CN107394004B (zh) * 2017-06-28 2018-11-20 中国电子科技集团公司第十一研究所 一种多光谱双芯片红外探测器的底部填充方法
TWI653919B (zh) * 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
WO2019111873A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US11437322B2 (en) 2018-09-07 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11139247B2 (en) * 2019-03-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Interconnection structure, semiconductor package and method of manufacturing the same
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11380620B2 (en) * 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11383429B2 (en) * 2019-07-15 2022-07-12 Whitworth University 3D printed optofluidic device and methods of fabrication
US11094602B2 (en) 2019-08-09 2021-08-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11715928B2 (en) * 2019-08-29 2023-08-01 Intel Corporation Decoupling layer to reduce underfill stress in semiconductor devices
CN110590186B (zh) * 2019-09-25 2021-11-02 暨南大学 一种胺基化玻璃纤维及其制备方法与应用
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
KR20210081891A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 패키지
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN115769373A (zh) * 2020-05-19 2023-03-07 英特尔公司 用于集成电路的有机间隔物
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11778748B2 (en) * 2021-02-19 2023-10-03 Western Digital Technologies, Inc. Connector for printed circuit board (PCB) memory drive
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法
CN114823552B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法
US20230420351A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002285015A (ja) * 2001-03-26 2002-10-03 Sumitomo Bakelite Co Ltd 樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP2002299834A (ja) * 2001-03-29 2002-10-11 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板
JP2003105054A (ja) * 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP2003218273A (ja) * 2002-01-23 2003-07-31 Ibiden Co Ltd 半導体チップ実装用回路基板とその製造方法および半導体モジュール
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2005262513A (ja) * 2004-03-17 2005-09-29 Sumitomo Bakelite Co Ltd 絶縁層付き金属箔及び多層プリント配線板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114162B2 (ja) * 1991-07-14 2000-12-04 ソニーケミカル株式会社 電気的接続方法
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR970007848B1 (ko) 1994-03-03 1997-05-17 삼성전자 주식회사 적층형 반도체 패키지 및 그 제조방법
JPH09199526A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 半導体装置
AU4471797A (en) * 1996-10-08 1998-05-05 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
JP2870528B1 (ja) * 1997-10-01 1999-03-17 日本電気株式会社 ３次元メモリモジュール
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000294725A (ja) * 1999-04-08 2000-10-20 Sony Corp 半導体装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
JP2003231876A (ja) * 2002-02-12 2003-08-19 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP4475875B2 (ja) * 2003-02-26 2010-06-09 イビデン株式会社 プリント配線板
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP4047754B2 (ja) * 2003-03-27 2008-02-13 住友ベークライト株式会社 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート
JP4046088B2 (ja) * 2004-02-02 2008-02-13 松下電器産業株式会社 立体的電子回路装置およびその中継基板と中継枠
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002285015A (ja) * 2001-03-26 2002-10-03 Sumitomo Bakelite Co Ltd 樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP2002299834A (ja) * 2001-03-29 2002-10-11 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板
JP2003105054A (ja) * 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP2003218273A (ja) * 2002-01-23 2003-07-31 Ibiden Co Ltd 半導体チップ実装用回路基板とその製造方法および半導体モジュール
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2005262513A (ja) * 2004-03-17 2005-09-29 Sumitomo Bakelite Co Ltd 絶縁層付き金属箔及び多層プリント配線板

Also Published As

Publication number Publication date
CN101432876B (zh) 2011-08-17
US20090243065A1 (en) 2009-10-01
JP2010199611A (ja) 2010-09-09
KR101037229B1 (ko) 2011-05-25
JPWO2007129458A1 (ja) 2009-09-17
JP2010199612A (ja) 2010-09-09
US7829992B2 (en) 2010-11-09
EP2012358A1 (en) 2009-01-07
WO2007129458A1 (ja) 2007-11-15
KR20090028687A (ko) 2009-03-19
CN101432876A (zh) 2009-05-13
TW200810063A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
JP5228908B2 (ja) 半導体装置
JP3745335B2 (ja) 電子部品の製造方法及びその方法で得られた電子部品
JP5682308B2 (ja) 半導体部品の製造方法
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR101622438B1 (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
WO2010052871A1 (ja) 電子装置の製造方法および電子装置
KR20120064701A (ko) 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
KR20110063483A (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
KR20120041733A (ko) 전자 부품의 제조 방법 및 전자 부품
WO2011040442A1 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
KR20110025205A (ko) 반도체소자 탑재 기판
TWI549248B (zh) 半導體封裝之製造方法
JP2007180530A (ja) 多層配線板および金属接合接着剤
US20110262697A1 (en) Flexible substrate and electronic device
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JPWO2008123248A1 (ja) 基材付絶縁シート、多層プリント配線板、半導体装置および多層プリント配線板の製造方法
WO2009107346A1 (ja) 回路板および回路板の製造方法
WO2011118146A1 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP5381814B2 (ja) 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011187487A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2010073872A (ja) 半田の接続方法および電子機器
JP2014120631A (ja) 半導体素子の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees