JPWO2007129458A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2007129458A1 JPWO2007129458A1 JP2008514382A JP2008514382A JPWO2007129458A1 JP WO2007129458 A1 JPWO2007129458 A1 JP WO2007129458A1 JP 2008514382 A JP2008514382 A JP 2008514382A JP 2008514382 A JP2008514382 A JP 2008514382A JP WO2007129458 A1 JPWO2007129458 A1 JP WO2007129458A1
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin substrate
- semiconductor device
- substrate
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
これは、基板の線膨張係数と上下導通をとるためのバンプ電極の線膨張係数、あるいは、リードの線膨張係数と基板の線膨張係数とが大きく異なることに加え、半導体チップの厚さよりも厚い非常に大きなバンプ電極、リードを使用しているためであると考えられる。
第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接合されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、
を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置された半導体装置が提供される。
これに対し、本発明では、第一樹脂基板と第二樹脂基板との間の樹脂スペーサを配置しており、第一樹脂基板、第二樹脂基板、樹脂スペーサを何れも樹脂を含有する構成とすることができるので、第一樹脂基板と樹脂スペーサとの線膨張係数の差、第二樹脂基板と樹脂スペーサとの線膨張係数の差を小さくすることができる。
これにより、導通不良の発生を低減することができる。
これに対し、本発明では、第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下となっており、基板厚み方向の平均線膨張係数が30ppm/℃以下となっている。
そのため、半導体装置が熱履歴を受けた際に、少なくとも第一樹脂基板あるいは第二樹脂基板の反りが低減されることとなる。これにより、第一樹脂基板と第一半導体チップとの間の導通不良の発生、あるいは第二樹脂基板と第二半導体チップとの間の導通不良の発生を低減させることができ、接続信頼性の高い半導体装置とすることができる。
さらには、本発明では、第一樹脂基板の外周に樹脂スペーサが設けられており、第一樹脂基板と第二樹脂基板との間に設けられた空隙部に第一半導体チップが搭載されているため、第一樹脂基板と第二樹脂基板との間の第一半導体チップの設置スペースを安定的に確保することができる。
この構成によれば、絶縁層の基板面内方向の線膨張係数、基板厚み方向の線膨張係数を確実に低減させることができる。
このように、コア層を挟んで対称位置に配置される絶縁層の線膨張係数を等しいものとすることで、コア層を挟んだ絶縁層の反りが対称に発生する。これにより、基板のそりの発生を抑制することができる。
ここで、ビルドアップ層の絶縁層の線膨張係数が等しいとは、コア層を挟んで対称位置に配置される絶縁層間の線膨張係数の差がゼロ、あるいは、5ppm/℃以下であることをいう。
このようにすることで、樹脂スペーサの変形量と、第一樹脂基板および第二樹脂基板の少なくともいずれか一方の変形量との差を小さくすることができる。
これにより、樹脂スペーサと第一樹脂基板との間、あるいは樹脂スペーサと第二樹脂基板との間の導通不良の発生を低減させることができる。
樹脂スペーサを第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板と同様の基板材料で構成することで、第一樹脂基板あるいは第二樹脂基板との線膨張係数の差を非常に小さくすることができる。
これにより、樹脂スペーサと第一樹脂基板との間、あるいは樹脂スペーサと第二樹脂基板との間の導通不良の発生を低減させることができる。
樹脂スペーサを第一樹脂基板の各辺に沿って設けることで、第一樹脂基板の辺の一部に設ける場合比べ、第二樹脂基板を安定的に支持することができる。
アンダーフィルの弾性率を150MPa以上、800MPa以下とすることで、バンプの周囲が強固に固定され、バンプのクラックが防止される。
これに対し、本発明では、第一樹脂基板と第二樹脂基板との間の樹脂スペーサを配置しており、第一樹脂基板、第二樹脂基板、樹脂スペーサを何れも樹脂を含有する構成とすることができるので、第一樹脂基板と樹脂スペーサとの線膨張係数の差、第二樹脂基板と樹脂スペーサとの線膨張係数の差を小さくすることができる。
これにより、第一樹脂基板および第二樹脂基板間での導通不良の発生を低減することができる。
なお、本発明では、第一樹脂基板と樹脂スペーサとの間、第二樹脂基板と樹脂スペーサとの間には、第一導電体、第二導電体がそれぞれ配置されることとなる。このとき、第一導電体、第二導電体と、第一樹脂基板、第二樹脂基板との線膨張係数の差が大きくなる場合も考えられる。しかしながら、第一導電体、第二導電体は、それぞれ基板と樹脂スペーサとを接続するものであり、従来のように、基板間を接続するバンプ電極等のように半導体チップよりも厚みが厚い大きなものとはならない。そのため、熱履歴を受けた場合における基板と導電体との変形量の差を小さくすることができ、導通不良の発生を抑制することができる。
さらには、本発明では、第一樹脂基板の外周に樹脂スペーサが設けられており、第一樹脂基板と第二樹脂基板との間に設けられた空隙部に第一半導体チップが搭載されているため、第一樹脂基板と第二樹脂基板との間の第一半導体チップの設置スペースを安定的に確保することができる。
これに対し、本発明では、第一樹脂基板と樹脂スペーサとの間に第一樹脂層中に第一導電体が配置された第一接着部材を設け、樹脂スペーサと第二樹脂基板との間に、第二樹脂層中に第二導電体が配置された第二接着部材を設けている。本発明では、第一導電体、第二導電体がそれぞれ第一樹脂層、第二樹脂層により補強されるとともに、第一導電体、第二導電体にかかる応力がそれぞれ第一樹脂層、第二樹脂層に分散されることとなるので、第一導電体、第二導電体のクラックの発生を確実に防止でき、半導体装置での導通不良の発生を抑制することができる。
なお、第二樹脂基板と、樹脂スペーサとの間に第二接着部材を配置することによっても、同様の効果を奏することができる。
第一樹脂層、第二樹脂層をアクリルゴムを含むものとすることで、第一接着部材、第二接着部材の弾性率を低下させ、第一樹脂基板、樹脂スペーサ、第二樹脂基板への密着性を高めることができる。
さらには、第一樹脂層、第二樹脂層を、エポキシ樹脂を含むものとすることで、第一接着部材、第二接着部材の耐熱性、耐湿性を高めることができる。
また、前記第一接着部材は、第一樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものであり、前記第二接着部材は、第二樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものであることが好ましい。
さらには、前記フラックス活性を有する硬化剤が、カルボキシル基と、エポキシ基と反応する基とを含有する化合物であることが好ましい。
このような第一接着部材、第二接着部材では、硬化させる際に、第一樹脂層、第二樹脂層中に存在するフラックス活性を有する硬化剤が、導体配線層と半田との界面に効率よく移動する。これにより、導体配線層と半田とを確実に接合して電気的に接続することができる。
この構成によれば、第一接着部材、第二接着部材として、例えば、異方導電性フィルムを使用することができる。
樹脂スペーサと第一樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子が絶縁膜に食い込んで配置されることで、絶縁膜から露出した第一樹脂基板の導体配線層と樹脂スペーサの導体配線層とを導電性粒子により確実に接続することができる。
同様に、樹脂スペーサと第二樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子が、絶縁膜に食い込んで配置されることで、絶縁膜から露出した第二樹脂基板の導体配線層と樹脂スペーサの導体配線層とを導電性粒子により確実に接続することができる。
樹脂スペーサを第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板と同様の基板材料で構成することで、第一樹脂基板あるいは第二樹脂基板との線膨張係数の差を非常に小さくすることができる。
これにより、樹脂スペーサと第一樹脂基板との間、あるいは樹脂スペーサと第二樹脂基板との間の導通不良の発生を確実に低減させることができる。
本発明では、第一樹脂基板と樹脂スペーサとを接続するための第一バンプ、第二樹脂基板と樹脂スペーサとを接続するための第二バンプを設けているが、樹脂スペーサにより第一半導体チップを配置するスペースを形成しているので、従来のように、バンプを第一半導体チップの厚さよりも厚く、大きく形成する必要がない。
これにより、熱履歴を受けた際に、基板とバンプとの変形量の差を小さくすることができ、導通不良の発生を抑制することができる。
このようにすることで、第一樹脂基板および樹脂スペーサ、第二樹脂基板および樹脂スペーサを安定的に接続することができる。
(1)第1半導体部品が搭載された第一樹脂基板の該第1半導体部品が搭載されている面側に、第2半導体部品が搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、前記第一樹脂基板と前記第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置した後、これらを熱圧着することにより、前記第一樹脂基板と前記第二樹脂基板とを前記導体部を介して電気的に接続することを特徴とする半導体装置の製造方法。
(2)前記樹脂スペーサは、前記第1半導体部品の周囲に配置されるものである上記(1)に記載の半導体装置の製造方法。
(3)前記樹脂スペーサとして、樹脂基板を用いるものである上記(1)または(2)に記載の半導体装置の製造方法。
(4)前記樹脂基板は、前記第1半導体部品を収納可能な空間部を有しているものを用いるものである上記(3)に記載の半導体装置の製造方法。
(5)前記第一樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである上記(1)ないし(4)のいずれかに記載の半導体装置の製造方法。
(6)前記第二樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである上記(1)ないし(5)のいずれかに記載の半導体装置の製造方法。
(7)前記接着フィルムは、樹脂成分と、導電性成分とを含むものである上記(6)に記載の半導体装置の製造方法。
(8)前記導電性成分は、半田粉末を含むものである上記(7)に記載の半導体装置の製造方法。
(9)前記接着フィルムは、加熱により前記半田粉末が凝集して導体部を形成するものである上記(8)に記載の半導体装置の製造方法。
(10)前記熱圧着における加熱により、前記半田粉末が凝集するものである上記(9)に記載の半導体装置の製造方法。
(11)前記熱圧着は、0.01〜10MPa、150〜250℃で10〜600秒間加熱、加圧するものである上記(1)ないし(10)のいずれかに記載の半導体装置の製造方法。
(12)前記熱圧着をピンラミネート方式で行うものである上記(1)ないし(11)のいずれかに記載の半導体装置の製造方法。
(13)第一半導体チップが搭載された第一樹脂基板の前記第一半導体チップが搭載されている面側に、第二半導体チップが搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、前記第一樹脂基板と、第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置し、前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の第二バンプを配置する工程と、前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する工程とを備える半導体装置の製造方法。
(14)(13)に記載の半導体装置の製造方法において、前記第一バンプは、前記第一樹脂基板、前記樹脂スペーサそれぞれに設けられており、前記第二バンプは、前記第二樹脂基板、前記樹脂スペーサそれぞれに設けられている半導体装置の製造方法。
(15)(13)または(14)に記載の半導体装置の製造方法において、
前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の第二バンプを配置する前記工程では、前記第一樹脂基板と前記樹脂スペーサとの間、前記第二樹脂基板と前記樹脂スペーサとの間に接着性の樹脂層を有する接着テープを配置し、前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する前記工程では、前記第一樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第一バンプが貫通し、前記第二樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第二バンプが貫通する半導体装置の製造方法。
(16)(15)に記載の半導体装置の製造方法において、前記各接着テープは、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性を有する化合物と、熱硬化性樹脂と、熱可塑性樹脂とを含む半導体装置の製造方法。
(17)(16)に記載の半導体装置の製造方法において、前記熱可塑性樹脂がフェノキシである半導体装置の製造方法
(18)(15)乃至(17)のいずれかに記載の半導体装置の製造方法において、前記接着テープは、酸化処理した銅板の表面に該接着テープを貼り付けて、大気中、230℃で1分間還元処理したとき、以下の数式(1)で表される該銅板の酸化銅還元率が65%以上である、半導体装置の製造方法。
酸化銅還元率(%)={1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100 ・・・数式(1)
図1は、本実施形態の半導体装置の構成を示す斜視図である。また、図2は、図1のA−A'断面図である。
図1および図2に示した半導体装置100においては、第一樹脂基板101、接着層119、樹脂スペーサ(樹脂基材109)、接着層121、および第二樹脂基板111が下からこの順に積層されている。
まず、第一半導体チップ125および第二半導体チップ131を準備し、これらをそれぞれ第一樹脂基板101および第二樹脂基板111上に搭載してワイヤボンディングおよび樹脂封止を行う。
本実施形態においては、対向する電極(第一電極141および第二電極143)間が、樹脂基材109中の貫通電極145により電気的に接続されている。樹脂基材109を介して樹脂基板間を接続することにより、バンプ電極を介して接続する従来の構成に比べて、樹脂基板の間隔が大きい場合にも樹脂基板間の接続信頼性を向上させることができる。これは以下の理由による。
たとえば、図7および図8は、樹脂基材109が、第一樹脂基板101の二辺に沿って設けられた例である。
第一実施形態に記載の半導体装置では、半導体チップが樹脂基板にワイヤボンディングされた構成を例示したが、半導体チップがバンプ電極により樹脂基板にフリップ接続されていてもよい。本実施形態では、このような構成を説明する。
図3および図4に示した半導体装置110の基本構成は半導体装置100(図1、図2)と同様であるが、半導体チップの樹脂基板への搭載方法が異なる。
以下、本発明の実施形態を図面に基づいて説明する。
まず、図12〜図17を参照して、本実施形態にかかる半導体装置1の概要について説明する。
半導体装置1は、図12および図13に示すように、第一半導体チップ2が搭載された第一樹脂基板3と、第二半導体チップ4が搭載された第二樹脂基板5と、第一樹脂基板3の表面および第二樹脂基板5の裏面に接触し、第一樹脂基板3および第二樹脂基板5とを電気的に接合する樹脂スペーサ6とを備える。
なお、図13は、図12のII-II方向の断面図である。
樹脂スペーサ6は、第一樹脂基板3の表面において第一半導体チップ2の外周に配置されるととともに、第一樹脂基板3の表面において第一樹脂基板3と第二樹脂基板5と樹脂スペーサ6との間に設けられた空隙部に第一半導体チップ2が配置されている。
また、第一樹脂基板3と樹脂スペーサ6との間には、第一樹脂層71A中に第一導電体72Aが配置された第一接着部材7Aが設けられている(図17参照)。
さらに、樹脂スペーサ6と第二樹脂基板5との間には、第二樹脂層71B中に第二導電体72Bが配置された第二接着部材7Bが設けられている(図17参照)。
そして、第一樹脂基板3および樹脂スペーサ6とが、第一接着部材7A中の第一導電体72Aを介して電気的に接続され、第二樹脂基板5と樹脂スペーサ6とが第二接着部材7B中の第二導電体72Bを介して電気的に接続されている。
また、第二樹脂基板5は、樹脂を含有する絶縁層311と導体配線層312とが交互に積層され、各導体配線層312が絶縁層311のビアホールに形成された導体層314で接続されてなるビルドアップ層31A,31Bを有する。
第一樹脂基板3および第二樹脂基板5のうち、少なくともいずれか一方の基板の前記ビルドアップ層31A,31Bの絶縁層311において、少なくとも一層の絶縁層311の25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数が30ppm/℃以下である。
[第一樹脂基板]
まず、第一樹脂基板3について説明する。
第一樹脂基板3は、第一半導体チップ2が表面に搭載されるものである。この第一樹脂基板3は平面略矩形形状である。
図14に示すように、第一樹脂基板3は、コア層32と、このコア層32を挟んで配置される一対のビルドアップ層31A、31Bとを備える。
ビルドアップ層31Aは、コア層32の表面側に配置されており、樹脂を含有する絶縁層311と導体配線層312とが交互に積層されている。
本実施形態では、ビルドアップ層31Aは、複数(例えば、3層)の絶縁層311と、複数(例えば、4層)の導体配線層312とが交互に積層されたものとなっている。
ここで、絶縁層311を構成する樹脂としては、(熱)硬化性樹脂を含むことが好ましく、たとえば、エポキシ樹脂、BTレジン、シアネート樹脂等が挙げられる。なかでも、シアネート樹脂を使用することが好ましい。シアネート樹脂としては、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等があげられる。なかでも、ノボラック型シアネート樹脂を使用することが好ましい。
ノボラック型シアネート樹脂としては、以下の化学式で挙げられるものを使用することができる。式中、nは正数を示す。
また、ノボラック型シアネート樹脂の重量平均分子量としては、例えば、500〜4500であることが好ましい。さらには、600〜3000であることが好ましい。
重量平均分子量が500未満である場合には、機械的強度が低下することがある。また、重量平均分子量が4500を超えると、樹脂組成物の硬化速度が速くなるため、保存性が低下する場合がある。
さらには、シアネート樹脂に対し、無機充填材を添加してもよい。
ここで、絶縁層311の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、20ppm/℃以下であり、基板厚み方向の平均線膨張係数は、好ましくは、20ppm/℃以下である。
また、絶縁層311の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、3ppm/℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、3ppm/℃以上である。
本実施形態では、各絶縁層311の基板面内方向の平均線膨張係数、基板厚み方向の平均線膨張係数は、略等しい。
なお、絶縁層311の平均線膨張係数は、以下のようにして測定することができる。
絶縁層311から5mm角のサンプルを切り出し、TMA(TAインスツルメント(株)製)を用いて、室温(25℃)から5℃/分でサンプルを昇温しながらサンプルの厚み方向、面内方向の変位量を計測し、厚み方向、面内方向の線膨張係数を算出する。そして、25℃〜ガラス転移点における厚み方向、面内方向の線膨張係数を算出する。
開口部312B1の径は、例えば、500μmである。また。この導体配線層312の残銅率は、60〜90%であり、好ましくは、75〜85%である。
ここで、絶縁層311を挟んで配置される一対の導体配線層312は、絶縁層311のビアホールに設けられた金属製(例えば、銅製)の導体層314で接続されている。
絶縁層311と導体配線層(312,313)とは交互に配置されている。
ここでは、絶縁層311は、複数(例えば、3層)層設けられており、導体配線層312も複数(例えば、3層)層設けられている。なお、導体配線層313は、1層であり、ビルドアップ層31Bの最下層に配置されている。
導体配線層313は、例えば、銅製の配線層であり、図16に示すような構造となっている。図16のうち、黒い部分が銅の配線を示している。
この導体配線層313の残銅率(絶縁層を被覆する導体配線層313の占める割合)は、80%である。
プリプレグは、樹脂ワニスをガラス織布等の繊維に含浸させたものである。
絶縁層321を構成する樹脂としては、ビルドアップ層の絶縁層311を構成する樹脂と同様のものを使用することができる。絶縁層321は、シアネート樹脂、特にノボラック型シアネート樹脂を含有することが好ましい。
また、絶縁層321の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は12ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数は20ppm/℃以下であることが好ましい。
さらに好ましくは、絶縁層321の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は11ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数は16ppm/℃以下である。
また、絶縁層321の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、3ppm/℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、3ppm/℃以上である。
絶縁層321の平均線膨張係数は、絶縁層311の平均線膨張係数の計測方法と同様の方法で計測することができる。
図13に示すように、第一半導体チップ2は、シリコン基板21上に、いわゆるlow−k膜からなる配線層22を備えるものである。その機能は特に限定されず、ロジックデバイス、メモリデバイスあるいはこれらの混載等が挙げられる。
low−k膜は、層間絶縁膜として設けられている。ここで、low−k膜とは、比誘電率が3.3以下の膜をいう。low−k膜としては、たとえば、SiOC、MSQ(メチルシルセスキオキサン)、ベンゾシクロブテン等の有機膜や、HSQ(ヒドロキシシルセスキオキサン)等の無機膜が挙げられ、これらを多孔質化した膜も好ましく用いられる。
このような第一半導体チップ2は、第一樹脂基板3の表面の略中央部分に載置されている。
第一半導体チップ2と、第一樹脂基板3との間には、複数の半田バンプB2が配置されており、第一半導体チップ2と、第一樹脂基板3とは半田バンプB2により接続されている。
半田バンプB2としては、たとえば、錫−ビスマス系、錫−亜鉛系、錫−鉛系(Sn/95PbやSn/63Pb)等を用いることができる。半田バンプB2としては、たとえば、線膨張率が10ppm/℃以上、25ppm/℃以下のものを用いることができる。
このような半田バンプB2の周囲には、アンダーフィルUが充填されている。
アンダーフィルUは、第一樹脂基板3と第一半導体チップ2とを接合する半田バンプB2の周囲、および、第二樹脂基板5と第二半導体チップ4とを接合する半田バンプB2の周囲にそれぞれ充填されている。
アンダーフィルUの構成材料としては、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を用いることができる。このうち、液状の熱硬化性樹脂が好ましい。第一樹脂基板3と第一半導体チップ2との間の間隙、第二樹脂基板5と第二半導体チップ4との間の間隙を効率良く埋めることができるからである。本実施形態では、アンダーフィルUを、125℃雰囲気下での弾性率が150MPa以上800MPa以下の樹脂材料で構成している。
弾性率は、アンダーフィルUのペーストを幅10mm、長さ約150mm、厚さ4mmに成形し、200℃オーブン中30分間硬化した後、テンシロン試験機で速度1mm/分にて、125℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出する。アンダーフィルUの弾性率を150MPa以上、800MPa以下とすることで、バンプB2の周囲が強固に固定されることとなり、バンプB2のクラックが防止される。
なお、半田バンプB2が鉛フリー半田の場合、弾性率の範囲が、150MPa以上、好ましくは200MPa以上のものを用いることが好ましい。また、半田バンプB2が高融点半田の場合は、アンダーフィルUとして弾性率が30MPa以上、好ましくは45MPa以上のものを用いてもよい。
なお、アンダーフィルUの25℃〜ガラス転移点における平均線膨張率は以下のようにして測定できる。
液状注入封止アンダーフィル材料を150℃×120分で硬化後、切削により5×5×10mmの試験片を得る。このものをセイコー製TMA/SS120を用いて圧縮荷重5g、昇温速度10℃/分の条件で測定する。
第二樹脂基板5は、本実施形態では、第一樹脂基板3と同様の基板材料から構成されるとともに、第一樹脂基板3と同様の層構成を有する。すなわち、第二樹脂基板5は、第一樹脂基板3と同様のビルドアップ層31A,31Bと、コア層32とを備える。
第二樹脂基板5も第一樹脂基板3と同様、平面略矩形形状となっている。
本実施形態では第二樹脂基板5は、第一樹脂基板3と同様の部材であるが、第一樹脂基板3と区別するため第二樹脂基板の符号を5とする。
第二半導体チップ4は、第二樹脂基板5の表面に搭載されるものである。この第二半導体チップ4は、第一半導体チップ2と同様、シリコン基板21上に、いわゆるlow−k膜からなる配線層22を備えるものである。
なお、第一半導体チップ2がロジック回路を有し、第二半導体チップ4がメモリ素子を有する構成としてもよい。
第二半導体チップ4と、第二樹脂基板5との間には、第一半導体チップ2と第一樹脂基板3とを接続する半田バンプと同様の半田バンプB2が設けられている。この半田バンプB2は、第二樹脂基板5のビルドアップ層31Aの導体配線層312と、第二半導体チップ4とを電気的に接続している。
樹脂スペーサ6は、平面矩形形状の第一樹脂基板3および第二樹脂基板5の各辺に沿って配置された矩形枠状の部材である。この樹脂スペーサ6は、内部を厚さ方向に貫通する導体部(導体配線層612、導体層614)を有するものである。
この樹脂スペーサ6は、図17に示すように矩形枠状のコア層62と、このコア層62を挟んで配置される矩形枠状の一対のビルドアップ層61A,61Bとを有している。
ビルドアップ層61Aは、コア層62の表面側に配置されており、樹脂を含有する絶縁層611と導体配線層612とが交互に積層されている。
本実施形態では、ビルドアップ層61Aは、複数(例えば、3層)の絶縁層611と、複数(例えば、4層)の導体配線層612とが交互に積層されたものとなっている。
ここで、絶縁層611を構成する樹脂は、絶縁層311を構成する樹脂と同じであり、絶縁層611のガラス転移点、厚み方向の線膨張係数、面内方向の線膨張係数は絶縁層311と等しい。
すなわち、絶縁層611の25℃〜ガラス転移点における面内方向の平均線膨張係数が30ppm/℃以下であり、厚み方向の平均線膨張係数が30ppm/℃以下である。
ここで、絶縁層611の25℃〜ガラス転移点における面内方向の平均線膨張係数は、好ましくは、20ppm/℃以下であり、厚み方向の平均線膨張係数は、好ましくは、20ppm/℃以下である。
さらに、絶縁層611の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、3ppm/℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、3ppm/℃以上である。
また、絶縁層611には、ビアホールが形成され、ビアホール中には、導体層614が設けられている。導体層614は、導体層314と同様の材料で構成される。
さらに導体配線層612は、導体配線層312と同様の材料で構成されている。
すなわち、ビルドアップ層61Bは、絶縁層611と、導体層614と、導体配線層612と、導体配線層313と同様の材料で構成される導体配線層613とを備える。
絶縁層611と導体配線層(612,613)とは交互に配置されている。
導体配線層613は、導体配線層313と同様、ビルドアップ層61Bの最下層に設けられている。
コア層62も、コア層32と同様の樹脂材料で構成されており、絶縁層321と同様の絶縁層621を有する。すなわち、絶縁層621の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は12ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数は20ppm/℃以下であることが好ましい。
さらに好ましくは、絶縁層621の基板面内方向の平均線膨張係数は11ppm/℃以下であり、基板厚み方向の平均線膨張係数は16ppm/℃以下である。
さらに、絶縁層621の25℃〜ガラス転移点における基板面内方向の平均線膨張係数は、好ましくは、3ppm/℃以上であり、基板厚み方向の平均線膨張係数は、好ましくは、3ppm/℃以上である。
このようなコア層62の絶縁層621中にはスルーホールが形成され、このスルーホール中には、導体層622が設けられている。導体層622は、金属層(例えば、銅層)であり、ビルドアップ層61Aの導体配線層612に接続されるとともに、ビルドアップ層61Bの導体配線層612に接続されている。
以上のような樹脂スペーサ6は、第一樹脂基板、第二樹脂基板と同様の層構成、基板材料で構成される基板の中央を打ち抜き加工することで得られる。
図17に示すように、第一接着部材7Aは、樹脂スペーサ6および第一樹脂基板3間に配置され、樹脂スペーサ6および第一樹脂基板3を電気的に接続するものである。この第一接着部材7Aは、本実施形態では、フィルム状の接着テープ(接着剤)を硬化させたものである。なお、第一接着部材7Aは、フィルム状の接着テープ(接着剤)を硬化させたものに限らず、流体状の接着剤を硬化させたものであってもよい。
第一接着部材7Aは、第一樹脂基板3の各辺に沿って配置されている。
第一接着部材7Aは、接着性の第一樹脂層71Aと、この第一樹脂層71A中に設けられた第一導電体としての半田領域72Aとを備える。
詳しくは後述するが、第一接着部材7Aを構成する接着テープは、第一樹脂層71Aを構成する樹脂、半田領域72Aを構成する半田粉、およびフラックス活性を有する硬化剤を含む。
半田領域72Aは、第一樹脂層71Aを厚み方向に貫通するように柱状に設けられている。この半田領域72Aを介して、樹脂スペーサ6のビルドアップ層61Bの導体配線層613と、第一樹脂基板3のビルドアップ層31Aの最表面の導体配線層312とが接続される。
より詳細に説明すると、図17において、符号Sは第一樹脂基板3の表裏面、樹脂スペーサ6の表裏面、第二樹脂基板5の表裏面に設けられた樹脂製のソルダーレジスト(絶縁膜)を示す。半田領域72Aは、ソルダーレジストSから露出した樹脂スペーサ6の導体配線層613と金属接合するとともに、ソルダーレジストSから露出した第一樹脂基板3の最表面の導体配線層312と金属接合している。
接着性の第一樹脂層71Aは、樹脂スペーサ6および第一樹脂基板3を接着する層である。本実施形態では、第一樹脂層71Aは、ソルダーレジストSを介して樹脂スペーサ6および第一樹脂基板3に間接的に接触している。
この第二接着部材7Bは、接着性の第二樹脂層71Bと、この第二樹脂層71B中に設けられた第二導電体としての半田領域72Bとを備える。本実施形態では、第二接着部材7Bと第一接着部材7Aとは同様のフィルム状の接着テープ(接着剤)を硬化させたものである。すなわち、第二樹脂層71Bと第一樹脂層71Aとは同様の材料で構成され、半田領域72Bと半田領域72Aとは同様の材料で構成される。
第二接着部材7Bは樹脂スペーサ6および第二樹脂基板5を電気的に接続するものであり、第二樹脂層71Bを貫通するように設けられた柱状の半田領域72Bを介して、樹脂スペーサ6のビルドアップ層61Aの導体配線層612と、第二樹脂基板5のビルドアップ層31Bの最下層の導体配線層313とが接続される。
また、第二接着部材7Bの半田領域72Bは、ソルダーレジストSから露出した樹脂スペーサ6の導体配線層612と金属接合するとともに、ソルダーレジストSから露出した第二樹脂基板5の最裏面の導体配線層313と金属接合している。
さらに、第二接着部材7Bは、第二樹脂基板5の各辺に沿って配置されている。
接着性の第二樹脂層71Bは、樹脂スペーサ6および第二樹脂基板5を接着する層である。本実施形態では、第二樹脂層71Bは、ソルダーレジストSを介して樹脂スペーサ6および第二樹脂基板5に間接的に接触している。
はじめに、第一樹脂基板3、第二樹脂基板5を用意する。
第一樹脂基板3の製造方法について述べる。
なお、第二樹脂基板5の製造方法は第一樹脂基板3の製造方法と同様である。
まず、はじめに、両面銅張積層板(コア層32の絶縁層321の表裏面に銅層が形成された板)を用意し、所定の位置にスルーホールを形成し、さらに、導体層322を形成する。
次に、サブトラクティブ法により、絶縁層321の表裏面にそれぞれ導体配線層312を形成する。その後、一対の導体配線層312の表面を薬液により祖化し、絶縁層311をそれぞれラミネートする。
その後、絶縁層311中にレーザー加工等により、ビアホールを形成する。その後、セミアディティブ工法により、ビアホール中に導体層314、さらには、各絶縁層311上に導体配線層312を形成する。
このような操作を繰り返すことで、第一樹脂基板3を得ることができる。なお、第一樹脂基板3の最下層の導体配線層は導体配線層313とする。
第一半導体チップ2、第二半導体チップ4の裏面に半田バンプB2を設け、第一樹脂基板3、第二樹脂基板5上にそれぞれ第一半導体チップ2、第二半導体チップ4を設置し、半田バンプB2をリフロー炉中で溶融させることで、第一樹脂基板3、第二樹脂基板5上にそれぞれ第一半導体チップ2、第二半導体チップ4が固定されることとなる。
その後、第一樹脂基板3と第一半導体チップ2とを接合する半田バンプB2の周囲、および、第二樹脂基板5と第二半導体チップ4とを接合する半田バンプB2の周囲にそれぞれアンダーフィルUを充填する。
次に、樹脂スペーサ6を用意する。具体的には、本実施形態では、第一樹脂基板3、第二樹脂基板5と同様の層構成、基板材料で構成される基板の表裏面にソルダーレジストSを塗布した後、基板の中央を打ち抜き加工する。
その後、第一樹脂基板3、前述した第一接着部材7Aを構成する接着テープ、樹脂スペーサ6、第二接着部材7Bを構成する接着テープ、第二樹脂基板5の順にこれらを積層し、所定の温度でこれらの積層体を加熱する。加熱温度(接着温度)は、接着テープ中の半田粉の材料および樹脂の材料に応じて設定することができる。
接着温度は、半田粉の溶融温度よりも高く、樹脂が溶融している温度とする。この観点では、接着温度をたとえば100℃より高く、好ましくは120℃以上、さらに好ましくは、150℃以上とする。また、接着温度において、樹脂の溶融粘度が低いことが好ましく、この観点では、接着温度をたとえば250℃以下、好ましくは200℃以下とする。また、樹脂の溶融粘度が低い領域を広げる観点で、接着温度を低くするとよい。
なお、接着時に所定の圧力で加圧してもよい。加圧圧力は、半田領域72A,72Bをさらに確実に形成する観点では、たとえば1MPa以上とする。また、接続信頼性をさらに向上させる観点では、たとえば20MPa以下、好ましくは10MPa以下とする。
さらに、熱圧着時間は、10秒以上、600秒以下であることが好ましい。
接着テープは、前述した樹脂層71A,71Bを構成する樹脂、前述した半田領域72A,72Bを構成する半田粉、およびフラックス活性を有する硬化剤(フラックス活性を有する化合物)を含む。このうち、半田粉とフラックス活性を有する硬化剤とは、樹脂中に存在する。接着テープを、第一樹脂基板3と樹脂スペーサ6との間、第二樹脂基板5と樹脂スペーサ6との間に配置して加熱すると、樹脂中の半田粉が、溶融し、樹脂スペーサ6のビルドアップ層61Bの導体配線層613の表面および第一樹脂基板3のビルドアップ層31Aの最表面の導体配線層312の表面、さらには、樹脂スペーサ6のビルドアップ層61Aの導体配線層612の表面および第二樹脂基板5のビルドアップ層31Bの最下層の導体配線層313の表面に自己整合的に移動し、金属接合(すなわち半田領域)が形成される。
また、樹脂中に存在するフラックス活性を有する硬化剤(不図示)が、半田粉と各導体配線層312,613,313,612との界面に効率よく移動するとともに、半田粉の表面の酸化膜を除去するため、半田領域72Aと各導体配線層312,613、半田領域72Bと各導体配線層313,612とが直接金属接合されて、電気的に接続される。
このように接着テープを用いると、接着時に所定の単一温度に加熱処理すればよく、基板と樹脂スペーサとの間を簡単に接着することができる。ただし、接着時の加熱処理は、単一温度での処理には限られず、たとえば、150℃で100秒加熱後200℃で100秒加熱するステップキュアや、180℃で10秒熱圧着後、200℃で10分オーブン硬化させるポストキュアを行ってもよい。また、半田粉を構成する半田粒子の金属接合により、各導体配線層312,613,313,612と接着テープ中の半田とが接続されるため、接続抵抗が低く、接続信頼性が高い。
たとえば、樹脂がエポキシ樹脂を含む場合、フラックス活性を有する硬化剤が、カルボキシル基と、エポキシ基と反応する基と、を有していてもよい。エポキシ基と反応する基として、たとえば、カルボキシル基、水酸基、アミノ基等が挙げられる。
例えば安息香酸、ギ酸、酢酸、フェノール、アルキルフェノール、ナフトール等のフェノール性水酸基を1つ有する化合物、ビフェノール、ハイドロキノン、レゾルシノール、カテコール、メチリデンジフェノール、エチリデンジフェノール、イソプロピリデンジフェノール、ピロガロール、ヒドロキシヒドロキノン、フロログルシノール等の多価フェノール化合物等が挙げられる。これらの中でも多価フェノール化合物がフラックス活性に優れる点で好ましい。
カルボキシル基を含有する化合物としては、たとえば、直鎖状または分岐鎖を有するアルキルカルボン酸、芳香族カルボン酸等のカルボン酸類が挙げられる。
HOOC−(CH2)n−COOH (II)
上記式(II)において、nは、0以上20以下の整数である。
また、フラックス活性、接着時のアウトガス及び接着テープの硬化後の弾性率やガラス転移温度のバランスから、上記式(II)中のnは、4以上10以下が好ましい。nを4以上とすることにより、エポキシ樹脂の架橋間距離が短すぎることによる接着テープの硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、nを10以下とすることにより、エポキシ樹脂の架橋間距離が長くなりすぎることによる弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;
フェノールフタリン;および
ジフェノール酸等が挙げられる。
また、フラックス活性を有する硬化剤は、カルボキシル基および前述したフェノール性水酸基を有する化合物であることがより好ましい。なお、カルボキシル基、フェノール性水酸基のいずれか一方のみを含んでいてもよい。
その後、第一樹脂基板3の裏面に半田バンプB1を設けることで半導体装置1を得ることができる。
このような半導体装置1は第一樹脂基板3の裏面の半田バンプB1を介してプリント配線板上に実装される。
本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、半導体装置1の第一樹脂基板3、第二樹脂基板5の各基板を構成するビルドアップ層31A,31Bの各絶縁層311の25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下となっており、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数が30ppm/℃以下としている。
これにより、半導体装置1が熱履歴を受けた際のビルドアップ層31A,31Bの基板面内方向、基板厚み方向の変形量を低減させることができる。従って、第一樹脂基板3および第二樹脂基板5の反りが低減されることとなる。
そのため、第一樹脂基板3と第一半導体チップ2との間の導通不良の発生、第二樹脂基板5と第二半導体チップ4との間の導通不良の発生を低減させることができ、接続信頼性の高い半導体装置1とすることができる。
また、第一樹脂基板3のビルドアップ層31Aの絶縁層311、第二樹脂基板5のビルドアップ層31Aの絶縁層311は、半田バンプB2に非常に近接しており、半田バンプB2を溶融する際に、熱の影響を受け易い。従って、半田バンプB2を溶融させる際に発生する基板3,5の反りも低減することができ、接続信頼性の高い半導体装置1とすることができる。
これに対し、本実施形態では、第一樹脂基板3と第二樹脂基板5との間の樹脂スペーサ6を配置しており、第一樹脂基板3、第二樹脂基板5、樹脂スペーサ6を何れも樹脂を含有する構成とすることができる。これにより、第一樹脂基板3と樹脂スペーサ6との線膨張係数の差、第二樹脂基板5と樹脂スペーサ6との線膨張係数の差を小さくすることができる。そのため、第一樹脂基板3および第二樹脂基板5間での導通不良の発生を低減することができる。
特に、本実施形態では、第一樹脂基板3、第二樹脂基板5を同一の層構成、同種の基板材料で構成し、さらに、樹脂スペーサ6も第一樹脂基板3、第二樹脂基板5と同種の基板で構成している。すなわち、第一樹脂基板3の基板面内方向および基板厚み方向の線膨張係数、第二樹脂基板5の基板面内方向および基板厚み方向の線膨張係数、樹脂スペーサ6の基板面内方向および基板厚み方向の線膨張係数のそれぞれを略等しい値とすることができるので、半導体装置1が熱履歴を受けた際の導通不良の発生を確実に防止することができる。
さらには、本実施形態では、第一樹脂基板3の外周に樹脂スペーサ6が設けられており、第一樹脂基板3と第二樹脂基板5との間に設けられた空隙部に第一半導体チップ2が搭載されているため、第一樹脂基板3と第二樹脂基板5との間の第一半導体チップ2の設置スペースを安定的に確保することができる。
これにより、第一樹脂基板3、第二樹脂基板5が熱履歴を受けた際のコア層32の基板面内方向、基板厚み方向の変形量を低減させることができる。これにより、より確実に、第一樹脂基板3、第二樹脂基板5の反りの発生を低減させることができる。
また、樹脂スペーサ6のコア層62の絶縁層621の25℃〜ガラス転移点における基板面内方向の平均線膨張係数を12ppm/℃以下とし、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数が20ppm/℃以下としている。これにより、半導体装置1が熱履歴を受けた際の樹脂スペーサ6の変形量を低減させることができる。
これに対し、本実施形態では、第一樹脂基板3と樹脂スペーサ6との間に第一樹脂層71A中に第一導電体72Aが配置された第一接着部材7Aを設け、樹脂スペーサ6と第二樹脂基板5との間に、第二樹脂層71B中に第二導電体72Bが配置された第二接着部材7Bを設けている。
第一導電体72Aは、第一樹脂層71Aを貫通するように設けられ、その周囲が第一樹脂層71Aにより覆われている。同様に、第二導電体72Bは第二樹脂層71Bを貫通するように設けられ、その周囲が第二樹脂層71Bにより覆われている。
そのため、第一導電体72A、第二導電体72Bがそれぞれ第一樹脂層71A、第二樹脂層71Bにより補強されるとともに、第一導電体72A、第二導電体72Bにかかる応力がそれぞれ第一樹脂層71A、第二樹脂層71Bに分散されることとなるので、第一導電体72A、第二導電体72Bのクラックの発生を防止でき、半導体装置1での導通不良の発生を抑制することができる。
なお、第二樹脂基板5と、樹脂スペーサ6との間に第二接着部材7Bを配置することによっても、同様の効果を奏することができる。
図18を参照して、本実施形態の半導体装置8について説明する。
第三実施形態では、第一接着部材7A、第二接着部材7Bは、半田領域72A,72Bをそれぞれ備えるものであった。
これに対し、本実施形態の半導体装置8は、第一樹脂層81Aと、第一樹脂層81A中に配置された第一導電体としての導電性粒子82Aとを含む第一接着部材8Aを有する。また、本実施形態の半導体装置8は、第二樹脂層81Bと、第二樹脂層81B中に配置された第二導電体としての導電性粒子82Bとを含む第二接着部材8Bを有する。
半導体装置1と、半導体装置8とでは、各接着部材の構成が異なる点以外は、同様の構成となっている。
第一接着部材8Aは、樹脂スペーサ6と第一樹脂基板3とを電気的に接続するものである。
第一接着部材8Aとしては、第一樹脂層81A中に導電性粒子82Aが分散、あるいは、第一樹脂層81Aの表面に導電性粒子82Aが固着された接着テープや、第一樹脂層81A中に導電性粒子82Aが分散した液状の接着剤を使用することができる。
第一樹脂層81Aは、接着性を有する絶縁層であり、第一樹脂基板3と樹脂スペーサ6とを接着している。第一樹脂層81Aは、ソルダーレジストSを介して第一樹脂基板3と樹脂スペーサ6とに間接的に接触している。
この第一樹脂層81Aの組成は、特に限定されるものではないが、熱可塑性樹脂、熱硬化性樹脂、或いは、熱可塑性樹脂と熱硬化性樹脂との混合品の何れかが用いられる。
例えば、樹脂スペーサ6と、第一樹脂基板3とを接続し、熱ストレスや吸湿等の影響を受けた後の接続抵抗安定性を考慮すると、熱硬化性樹脂、或いは熱可塑性樹脂と熱硬化性樹脂との混合品を用いることが好ましい。また、フィルム形成性を勘案すると熱可塑性樹脂と熱硬化性樹脂との混合品がより好適に用いられる。
ここで、第一樹脂層81Aに用いられる熱硬化性樹脂としては、特に制限されるものではないが、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。
なかでも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂、(メタ)アクリレート樹脂が好適に用いられる。
さらに、熱硬化性樹脂を使用する場合には、硬化剤を添加することができる。この硬化剤としては、特に限定されるものではないが、熱硬化性樹脂として、エポキシ樹脂やオキセタン樹脂を用いる場合には、付加重合タイプ、アニオン重合タイプ、カチオン重合タイプの硬化剤を用いることが出来る。その中でも、硬化性及び保存性の両立を考えるとアニオン重合タイプ及びカチオン重合タイプを好適に用いることが出来る。
アニオン重合タイプの硬化剤としては3級アミン等が用いられ、カチオン重合タイプとしてはルイス酸等が用いられる。さらには、接着性、硬化性及び保存性に優れる潜在性硬化剤であるマイクロカプセル化されたイミダゾール系硬化剤がより好適に用いられる。例えば、マイクロカプセル化イミダゾール誘導体エポキシ化合物があげられる。
また、(メタ)アクリレート樹脂、マレイミド樹脂、ジアリルフタレート樹脂を用いる場合には、特に限定されるものではないが、熱ラジカル開始剤を用いることが出来る。その中でも、硬化性及び保存性の両立に優れるパーオキサイド系化合物またはアゾ系化合物を好適に用いることが出来る。
また、上記熱可塑性樹脂は、接着性や他の樹脂との相溶性を向上させる目的で、ニトリル基、エポキシ基、水酸基、カルボキシル基を有するものを用いても良く、このような樹脂としては、例えばアクリルゴムを用いることができる。
また、第一樹脂層81Aの硬化性、加熱時の流動性、作業性を改良するため、絶縁性接着テープに反応性希釈剤を使用しても良い。反応性希釈剤としては、特に限定されるものではないが、エポキシ樹脂やオキセタン樹脂を用いる場合は、エポキシ系の反応性希釈剤を用いることが出来る。また、(メタ)アクリレート樹脂、マレイミド樹脂、ジアリルフタレート樹脂を用いる場合は、(メタ)アクリレート樹脂系反応性希釈剤を用いることが出来る。
さらに、第一樹脂層81Aの耐熱性を高め、接続信頼性を改良する目的で、無機フィラーを添加することもできる。無機フィラーは特に限定されるものではないが、シリカ、アエロジル、炭酸カルシウム、酸化亜鉛、酸化チタン、硫酸バリウム、アルミナ等を用いることができる。
金属粒子としては、ニッケル、鉄、アルミニウム、錫、鉛、クロム、コバルト、金、銀などの各種金属や、金属合金、金属酸化物、カーボン、グラファイト等を採用することができる。
樹脂の核材としては、エポキシ樹脂、ウレタン樹脂、メラミン樹脂、フェノール樹脂、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、スチレン−ブタジエン共重合体などのポリマーの中から1種を使用することができる。また、これらのポリマーのなかから、2種以上組み合わせたものも使用することができる。
また、核材を被覆する導電性材料としては、金属薄膜皮膜が例示でき、例えば、金、ニッケル、銀、銅、亜鉛、錫、インジウム、パラジウム、アルミニウムなどの中から1種あるいは2種以上組み合わせて使用することができる。
金属薄膜皮膜の厚さに特に制限はないが、たとえば0.01μm以上、1μm以下とすることができる。金属薄膜皮膜の厚さが薄すぎると、端子との接続が不安定になり、厚すぎると凝集が生じやすくなる。また、金属薄膜皮膜は、核材の表面に均一に被覆されていることが好ましい。均一に被覆することにより、皮膜のむらや欠けをなくし、電気的接続性を向上させることができる。
第二接着部材8Bとしては、第一接着部材8Aと同様のものを使用することができる。すなわち、第二樹脂層81Bの材料としては、第一樹脂層81Aと同様のものを使用することができ、第二導電体としての導電性粒子82Bは導電性粒子82Aと同様のものを使用することができる。
第二樹脂層81Bは、接着性を有する絶縁層であり、第二樹脂基板5と樹脂スペーサ6とを接着している。第二樹脂層81Bは、ソルダーレジストSを介して第二樹脂基板5と樹脂スペーサ6とに間接的に接触している。
導電性粒子81Bは、樹脂スペーサ6と第二樹脂基板5とを電気的に接続する。
また、樹脂スペーサ6と第一樹脂基板3との間に配置された第一接着部材8Aの導電性粒子82Aのうち、他の導電性粒子82Aは、樹脂スペーサ6表面に設けられたソルダーレジストSと、第一樹脂基板3の表面に設けられたソルダーレジストSとの間に配置される。そして、この他の導電性粒子82Aは、樹脂スペーサ6表面に設けられたソルダーレジストSおよび第一樹脂基板3の表面に設けられたソルダーレジストSに食い込んでいる。
また、樹脂スペーサ6と第二樹脂基板5との間に配置された第二接着部材8Bの導電性粒子82Bのうち、他の導電性粒子82Bは、樹脂スペーサ6表面に設けられたソルダーレジストSと、第二樹脂基板5の表面に設けられたソルダーレジストSとの間に配置される。そして、この他の導電性粒子82Bは、樹脂スペーサ6表面に設けられたソルダーレジストSおよび第二樹脂基板5の表面に設けられたソルダーレジストSに食い込んでいる。
導電性粒子82A,82Bの平均粒径は、湿式粒度分布計、レーザー式粒度分布計等を用いることで計測できる。また、電子顕微鏡等で導電性粒子82A,82Bを観察し、平均粒径を算出してもよい。
なお、導電性粒子82A,82Bは、一次粒子に限らず、二次凝集粒子であってもよい。
前記実施形態と同様の方法で、第一半導体チップ2が搭載された第一樹脂基板3、第二半導体チップ4が搭載された第二樹脂基板5、樹脂スペーサ6を製造する。
次に、第一樹脂基板3、第一接着部材8Aを構成する接着テープ、樹脂スペーサ6、第二接着部材8Bを構成する接着テープ、第二樹脂基板5の順にこれらを積層する。そして、この積層体に所定の圧力をかけるとともに、所定の温度で積層体を加熱する。
積層体を加熱することにより、樹脂層81A,81B中の樹脂が溶融し、積層体を加圧することにより、導電性粒子82A,82BがソルダーレジストS中に陥入する。さらに、積層体を加圧することにより、導電性粒子82A,82Bが導体配線層312,613間、導体配線層313,612間に挟まれることとなる。
なお、積層体の加熱温度において、導電性粒子82A,82Bの弾性率がソルダーレジストSの弾性率よりも高いことが好ましい。このようにすることで、導電性粒子82A,82BをソルダーレジストSに食い込ませることができる。
また、ソルダーレジストSのガラス転移点が、積層体の加熱温度以下であることが好ましい。ソルダーレジストSのガラス転移点が、積層体の加熱温度以下であれば、導電性粒子82A,82BをソルダーレジストSに確実に食い込ませることができる。
本実施形態では、第一接着部材8A中の導電性粒子82Aが樹脂スペーサ6表面に設けられたソルダーレジストSと、第一樹脂基板3の表面に設けられたソルダーレジストSに食い込んで配置されている。同様に、第二接着部材8B中の導電性粒子82Bは、樹脂スペーサ6表面に設けられたソルダーレジストSと、第二樹脂基板5の表面に設けられたソルダーレジストSとに食い込んで配置されている。
そのため、ソルダーレジストS間に配置された導電性粒子82A,82Bが、導体配線層312,613間や、導体配線層313,612間に配置された導電性粒子82A,82Bの導体配線層312,613,313,612との接触を妨げてしまうことを防止できる。これにより、接続信頼性の高い半導体装置8とすることができる。
図19,20を参照して、本実施形態の半導体装置10について説明する。
第三実施形態、第四実施形態では、樹脂スペーサ6と第一樹脂基板3との接着、樹脂スペーサ6と第二樹脂基板5との接着に樹脂層71A,71B、81A、81B中に半田粉、導電性粒子82A,82Bが配置された接着テープを使用していた。
これに対し、本実施形態では、樹脂スペーサ6と第一樹脂基板3、樹脂スペーサ6と第二樹脂基板5を金属製のバンプにより接続している。他の点については、前記各実施形態と同様である。
図19に示すように、樹脂スペーサ6の導体配線層613と、第一樹脂基板3の導体配線層312とは金属製の第一バンプ11により接続されている。この第一バンプ11は、第一樹脂基板3および樹脂スペーサ6の各辺に沿うようにして複数配置されている。
第一バンプ11としては、たとえば鉛フリー半田を用いることができる。鉛フリー半田としては、特に限定されるものではないが、Sn、Ag、Bi、In、ZnおよびCuからなる群から選択される少なくとも二種以上を含む合金であることが好ましい。その中でも、溶融温度や機械的な物性を考慮すると、Sn−Biの合金、Sn−Ag−Cuの合金、Sn−Inの合金等のSnを含む合金であることが好ましい。
また、第一バンプ11として、銅ポストに半田めっきを施したものを使用することもできる。
このような第一バンプ11の周囲には第一バンプ11を取り囲むように樹脂層71Aが設けられている。すなわち、樹脂層71A中を第一バンプ11が貫通した状態となっている。
このような第二バンプ12は第一バンプ11と同様の材料で構成することができる。この第二バンプ12の周囲にも第二バンプ12を取り囲むように樹脂層71Aが設けられている。すなわち、樹脂層71A中を第二バンプ12が貫通した状態となっている。
図20に示すように、第二樹脂基板5の導体配線層313に第二バンプ12を設ける。
次に、樹脂スペーサ6の導体配線層613に第一バンプ11を設ける。
第一バンプ11,第二バンプ12の高さは、例えば、3μm以上、300μm以下であることが好ましい。300μm以下とすることで、半導体装置10が熱履歴を受けた際の導通不良の発生を抑制することができる。
また、3μm以上とすることで樹脂スペーサ6と第一樹脂基板3、樹脂スペーサ6と第二樹脂基板5とを確実に接続することができる。
なかでも、第一バンプ11,第二バンプ12の高さは、45μm以上であることが好ましい。
また、第一バンプ11,第二バンプ12間の間隔は、例えば300μmである。
具体的には、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性化合物(フラックス活性を有する硬化剤)と、熱硬化性樹脂と、熱可塑性樹脂とを含むものであることが好ましい。
そして、前記熱可塑性樹脂がフェノキシであることが好ましい。
第一樹脂基板3、樹脂層71Aを構成する接着テープ、樹脂スペーサ6、樹脂層71Aを構成する接着テープ、第二樹脂基板5の順に積層し、熱圧着する。
これにより、第一樹脂基板3と樹脂スペーサ6との間に配置された接着テープを第一バンプ11が貫通し、第二樹脂基板5と樹脂スペーサ6との間に配置された前記接着テープを第二バンプ12が貫通する。
これにより、半導体装置10を得ることができる。
(定義)
酸化銅還元率(%)=
{1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100
・・・数式(1)
(測定方法)
(1)70μm厚の銅板(三井金属(株)社製、3EC−3、2〜3μm厚)を市販のエッチング液でソフトエッチングする。
(2)ソフトエッチングした銅板をオーブンで、大気中、220℃で、30分間酸化処理する。
(3)酸化処理した銅板の表面に25μm厚の接着テープを貼り付け、大気中、230℃で、1分間還元処理をする。
(4)工程(3)の還元処理後、1分以内に、還元処理した銅板の表面にある接着テープ成分をアセトンで除去する。
(5)樹脂成分を除去した銅板を速やかに真空デシケータに移し、真空乾燥を実施し銅板方面を乾燥させる。また、銅板はESCA測定まで真空を維持した状態で保存する。
(6)酸化処理のみの銅板および還元処理した銅板の表面40Åをプラズマ処理により除去する。次いで、ESCA(ULVAC PHI社製)によりCuおよびO原子濃度を測定する。プラズマ処理とESCA測定は真空中雰囲気で実施する。銅板の表面40Åをプラズマ処理により除去する目的は、測定時のハンドリングの際に、表面が酸化された分の影響を取り除くためである。
また、用いるESCA測定条件は以下である:
(i)光電子脱出角 45deg
(ii)X線源 Alkα線(モノクロ)
(iii)分析範囲 0.8mmΦ。
(7)上記の式(1)により、酸化銅還元率を算出する。
第一樹脂基板3と、第二樹脂基板5との間に樹脂スペーサ6を設けており、第一樹脂基板3と第二樹脂基板5と樹脂スペーサ6との間に設けられた空隙部に第一半導体チップ2が配置されている。
本実施形態では、第一樹脂基板3と樹脂スペーサ6とを接続するための第一バンプ11、第二樹脂基板5と樹脂スペーサ6とを接続するための第二バンプ12を設けているが、樹脂スペーサ6により第一半導体チップ2を配置するスペースを形成しているので、従来のように、半田バンプを第一半導体チップの厚さよりも厚く、大きく形成する必要がない。
これにより、熱履歴を受けた際に、第一樹脂基板3と第一バンプ11との変形量の差、第二樹脂基板5と第二バンプ12との変形量の差を小さくすることができ、導通不良の発生を抑制することができる。
同様に、第二樹脂基板5、樹脂スペーサ6の双方に第二バンプ12を設けてもよい。
このようにすることで、第一樹脂基板と樹脂スペーサとの接続、第二樹脂基板と樹脂スペーサとの接続を安定的に行うことができる。
本実施形態では、半導体装置の製造方法を中心に説明する。
半導体装置の製造方法は、第1半導体部品(第一半導体チップ)が搭載された第一樹脂基板の該第1半導体部品が搭載されている面側に、第2半導体部品が搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、前記第一樹脂基板と前記第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置した後、これらを熱圧着することにより、前記第一樹脂基板と前記第二樹脂基板とを前記導体部を介して電気的に接続することを特徴とする。
図22は、第一樹脂基板の一例を示す断面図である。図23は、第二樹脂基板の一例を示す断面図である。図24は、樹脂スペーサの一例を示す上面図および断面図である。図25は、接着フィルムを模式的に示す断面図である。図26は、半導体装置の製造工程を示す断面図である。図27は、半導体装置の製造工程を示す上面図である。図28は、半導体装置の製造工程を示す上面図である。図29は、接着フィルム中に分散している金属粒子が凝集して、導体部を形成している状態を示す電子顕微鏡写真である。図30は、半導体装置の一例を示す断面図である。
(第一樹脂基板および第一半導体チップ)
まず、第一樹脂基板(第一基板)400および第一半導体チップ(第一半導体素子)2を用意する。
第一樹脂基板400の上側の面(図22中の上側面)には、半導体部品である第一半導体チップ2が搭載されている。
第1樹脂基板400と第一半導体チップ2とは、第三〜第五実施形態と同様に半田バンプB2を介して電気的に接続されている。
半田バンプB2の周囲には、第1アンダーフィル材404が充填されている。これにより、第一樹脂基板400と第一半導体チップ2との接続信頼性を向上することができる。
また、第一樹脂基板400には、他の電極と接続可能なパッド部401およびパッド部402が第一樹脂基板400の両面に設けられている。
パッド部401およびパッド部402とを電気的に接続するために、第一樹脂基板400には導体部(金属ポスト)403が第一樹脂基板400を貫通するように設けられている。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールA型ノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート(エステル)樹脂等が挙げられる。
これらの中でもシアネート樹脂(特に、ノボラック型シアネート樹脂)が好ましい。これにより、第一樹脂基板400を低熱線膨張にすることができる。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
前記熱硬化性樹脂等の重量平均分子量は、例えばGPCで測定することができる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等を挙げることができる。
これらの中でもシリカ(特に溶融シリカ)が好ましい。これにより、電気的特性を維持した状態で、低熱膨張化できる。
前記第1樹脂としては、具体的にエポキシ樹脂を用いることが好ましい。前記エポキシ樹脂としては、例えばフェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性を向上させることができる。
前記第1樹脂の重量平均分子量は、例えばGPCで測定することができる。
前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。これらの中でもアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
前記式(IV)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは、特に限定されないが、1〜12が好ましく、特に2〜8が好ましい。繰り返し単位nが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が悪くなる場合があるため好ましくない。
前記フェノール樹脂の重量平均分子量は、例えばGPCで測定することができる。
繊維基材としては、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。
第一半導体チップ2の下側(図22中の下側)に形成されている図示しない回路と、第一樹脂基板400の上側(図22中の上側)に形成されている図示しない回路とが、半田バンプB2を介して電気的に接続されている。
第一樹脂基板400の上側に形成された回路は、パッド部401と電気的に接続されている。一方、第一樹脂基板400は、厚さ方向に貫通して設けられた導体部403を有しており、導体部403と第一樹脂基板400の下側に形成されたパッド部402とが電気的に接続されている。これにより、第一半導体チップ2の回路は、パッド部402からの信号の授受が可能となっている。
また、半田バンプB2の間隔も特に限定されないが、半田バンプB2の端部と端部との距離が50〜500μmであることが好ましく、特に70〜150μmであることが好ましい。
第1アンダーフィル材404の構成材料としては、第三実施形態のアンダーフィルUと同様の材料を使用することができる。具体的には、第三実施形態と同様、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を挙げることができる。これらの中でも液状の熱硬化性樹脂が好ましい。これにより、第一樹脂基板400と第一半導体チップ2との間隙を効率良く埋めることができる。本実施形態では、第1アンダーフィル材404を高弾性率材料により構成している。具体的には、バンプが鉛フリー半田の場合、弾性率の範囲が、150MPa以上、好ましくは200MPa以上のものを用いることが好ましい。また、バンプが高融点半田の場合は、第1アンダーフィル材404は、弾性率が30MPa以上、好ましくは45MPa以上のものを用いることが好ましい。弾性率の上限は特に制限がないが、たとえば800MPa以下とする。このような弾性率の範囲にある樹脂材料を用いることによって、バンプ周囲のクラックを、より抑制することができる。
前記カップリング剤としては、第三実施形態と同様のものを使用することができる。
次に、第二樹脂基板405および第二半導体チップ4を用意する。
第二樹脂基板405の上側の面(図23中の上側面)には、半導体部品である第二半導体チップ(第二半導体素子)4が搭載されている。
第二半導体チップ4と第二樹脂基板405とは、半田バンプB2を介して電気的に接続されている。
半田バンプB2の周囲には、第2アンダーフィル材409が充填されている。これにより、第二樹脂基板405と第二半導体チップ4との接続信頼性を向上することができる。
第二樹脂基板405には、他の電極と接続可能なパッド部406およびパッド部407が設けられている。
パッド部406およびパッド部407を電気的に接続するために、第二樹脂基板405には導体部408(金属ポスト)が第二樹脂基板405を貫通するように設けられている。
第二樹脂基板405を構成する材料の具体例は、上述の第一樹脂基板400と同様のものを用いることができ、特にシアネート樹脂(ノボラック型シアネート樹脂)を用いることが好ましい。
第二樹脂基板405の上側に形成された回路は、パッド部406と電気的に接続されている。一方、第二樹脂基板405は、厚さ方向に貫通して設けられた導体部408を有しており、導体部408と第二樹脂基板405の下側に形成されたパッド部407とが電気的に接続されている。これにより、第二半導体チップ4の回路は、パッド部407からの信号の授受が可能となっている。
次に、樹脂スペーサを用意する。
本実施形態では、樹脂スペーサとして樹脂基板500を用いた場合について説明する。
樹脂基板500は、前記各実施形態と同様に、中央部に第一半導体チップ2を収納可能な空間部500Aを有しており、これにより半導体チップの周囲を樹脂スペーサ(樹脂基板500)が配置されることになる。
樹脂基板500は、第一樹脂基板400のパッド部401と、第二樹脂基板405のパッド部407とを電気的に接続するための導体部(金属ポスト)501が樹脂基板500をその厚さ方向に貫通するように設けられている。
導体部501は、樹脂基板500の厚さ方向に設けられた貫通孔にメッキ処理を施した後、貫通孔を絶縁ペースト、導電性ペースト等を埋め込むことにより形成されている。
導体部501のパターンは、それぞれ第一樹脂基板400のパッド部401および第二樹脂基板405のパッド部407に対応しており、第一樹脂基板400、樹脂基板500および第二樹脂基板405を重ねた際に、導体部501の上下端にそれぞれ位置するパッド部401およびパッド部407を電気的に接続する。
樹脂基板500を構成する材料の具体例は、上述した第一樹脂基板400および第二樹脂基板405と同様のものを用いることができ、それらの中でもシアネート樹脂(ノボラック型シアネート樹脂)が好ましい。
第一樹脂基板400と樹脂基板500および/または第二樹脂基板405と樹脂基板500とを接合するために、導電性を有する接着フィルム(接着テープ)502を用いることが好ましい。これにより、半導体装置の優れた接続信頼性を維持した状態で、樹脂基板500と第一樹脂基板400および/または第二樹脂基板405との電気的接続を行うことができる。
接着フィルム502は、第一〜第四実施形態の接着テープと同様のものであり、樹脂成分と導電性成分とを含むもので構成されている。
具体的には導電性粒子502Aを含有する接着フィルム(異方導電性接着フィルム)(図25a)、半田粉末等の金属微粒子が分散している接着フィルム等が挙げられる(図25bでは、半田粉末等の金属微粒子が凝集して導体部502Bを形成する状態を示す)。
例えばエポキシ樹脂等の熱硬化性樹脂と、アクリル系樹脂等の熱可塑性樹脂とで構成される。
前記熱硬化性樹脂としては、例えばエポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。これらの中でもエポキシ樹脂が好ましい。これにより、硬化性と保存性とのバランスに優れる。さらに、耐熱性、耐湿性、耐薬品性等にも優れる。
また、接着フィルム502に含まれるフラックス活性を有する化合物(硬化剤)は、第三実施形態と同様のものを使用できる。
前記導電性粒子としては、第四実施形態で説明した導電性粒子82Aと同様のものが使用できる。
まず、図26に示すように樹脂基板500の両面に接着フィルム502(ここでは、金属微粒子として半田微粒子が分散している接着フィルム502を用いる)を予め接合する。例えば50〜150℃、1〜10秒間加熱圧着することにより、樹脂基板500への接着フィルム502を接合できる。樹脂基板500に接着フィルム502を接合する方法としては、例えばロールラミネートで接合する方法、熱圧着プレスで接合する方法等が挙げられる。
次に、第一樹脂基板400、樹脂基板500および第二樹脂基板405の端部(3ヶ所)に後述するピンが挿入可能な貫通孔(400A、405A、500B)をそれぞれ形成する(図27)。
そして、図28に示すように貫通孔(400A、405A、500B)にピンを通して位置合わせをしながら第一樹脂基板400、樹脂基板500、第二樹脂基板405をこの順に積層して積層体とする。そして、熱板を用いて積層体の上下からこれらを熱圧着する。
熱圧着する条件は、使用する第一樹脂基板400、樹脂基板500および第二樹脂基板405等を構成する樹脂によって異なるが、例えば150〜250℃×10〜600秒間で0.01〜10MPaで熱圧着することが好ましく、特に160〜220℃×60〜300秒間で1〜3MPaで熱圧着することが好ましい。このように、ピンラミネート方式で熱圧着する場合、生産性および作業性に優れる。
半導体装置700は、第一半導体チップ2を搭載した第一樹脂基板400と、樹脂基板500と、第二半導体チップ4を搭載した第二樹脂基板405とがこの順に積層されている。
樹脂基板500は、中央部に空間部500Aを有しており、第一半導体チップ2は、第一樹脂基板400と、樹脂基板500の空間部500Aと、第二樹脂基板405とで形成される空間に収納されている。これにより、第一半導体チップ2が保護されるため、第一半導体チップ2を封止樹脂で封止することが不要とすることができる。
第一樹脂基板400の上側(図30中の上側)のパッド部401と樹脂基板500の導体部501とが、電気的に接続されるように接合されている。また、第二樹脂基板405の下側(図30中の下側)のパッド部407と樹脂基板500の導体部501とも電気的に接続されるように接合されている。
第一樹脂基板400の下側のパッド部402には、半田バンプ(半田ボール)B1が設けられており、図示しないマザーボードと接合される。
また、第二半導体チップ4の下面(図30中の下側面)に形成されている図示しない回路と、第二樹脂基板405の上側(図30中の上側)に形成されている図示しない回路とが、半田バンプB2を介して電気的に接続されている。第二樹脂基板405の上側に形成された回路は、パッド部406と接続されている。
また、樹脂基板500には、導体部501が形成されており、図示しない異方導電性の接着フィルムを介してパッド部401とパッド部407とを電気的に接続している。
このようにして、第一半導体チップ2と第二半導体チップ4とが、それぞれ図示しないマザーボード等の基板と電気的に接続されるようになる。
そして、第一樹脂基板400の下面(図30中の下側)に設けられた半田ボールB1により、図示しないマザーボード等に接合される。
同様に半田ボールB1を通じてマザーボードから伝送された信号は、第一樹脂基板400の導体部403、樹脂基板500の導体部501、第二樹脂基板405の導体部408および第二樹脂基板405に形成されている図示しない回路等を通じて第二半導体チップ4にインプットされる。第二半導体チップ4で処理された前記信号は、同様の経路を経てマザーボードにアウトプットされる。
特に、第一樹脂基板400と、第二樹脂基板405と、樹脂基板500とを同じ樹脂材料で構成する場合、熱膨張係数のミスマッチを特に低減することができ、より反りを低減できる。
例えば、第三〜第五実施形態では、第一樹脂基板3のビルドアップ層31A,31Bの絶縁層311のすべてを、25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下であり、基板厚み方向の平均線膨張係数が30ppm/℃以下であるとしたが、これに限られるものではない。
例えば、図31や、図32に示すように、各ビルドアップ層91A,91Bが25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下であり、基板厚み方向の平均線膨張係数が30ppm/℃以下である絶縁層311と、25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃を超えるものであり(例えば、60ppm/℃)、基板厚み方向の平均線膨張係数が30ppm/℃を超える(例えば、60ppm/℃)である絶縁層911とを有するものとしてもよい。
この場合には、コア層32を挟んで略対称位置に配置される絶縁層の線膨張係数が等しいことが好ましい。ここで、ビルドアップ層の絶縁層の線膨張係数が等しいとは、コア層を挟んで対称位置に配置される絶縁層間の線膨張係数の差がゼロ、あるいは、5ppm/℃以下であることをいう。
このように、コア層32を挟んで対称位置に配置される絶縁層の線膨張係数を等しいものとすることで、コア層32を挟んだ絶縁層の反りが対称に発生する。これにより、基板のそりの発生を抑制することができる。
第二樹脂基板においても、図31、図32と同様の層構成としてもよい。また、樹脂スペーサにおいても、図31、図32と同様の層構成としてもよい。
また、第三実施形態では、コア層32の絶縁層321の基板面内方向の平均線膨張係数は12ppm/℃以下であり、基板厚み方向の平均線膨張係数は20ppm/℃以下であることが好ましいとしたが、これに限られるものではない。
また、第三〜第五実施形態では、絶縁層311,611は、繊維による補強がなされていないものであるとしたが、これに限らず、絶縁層311,611をガラス繊維等を含むものとしてもよい。このようにすることで、絶縁層311,611の基板厚み方向の平均線膨張係数をより一層低減させることができる。
さらには、前記各実施形態では、基板および半導体チップを一対づつ有するもの、すなわち、2つの半導体パッケージが積層された半導体装置を例示したがこれに限らず、2以上の半導体パッケージを積層させてもよい。
また、例えば、図33に示すように、ビルドアップ層を有さず、絶縁層621と、この絶縁層621の表裏面に設けられた一対の導体配線層623とを備えるコア層62Fを含む樹脂スペーサ6Fを使用してもよい。導体配線層623は、導体配線層312と同様の材質で構成され、導体配線層312の平面形状と同様の形状である。
さらには、第一樹脂基板、第二樹脂基板と異なる基板材料で構成されている樹脂スペーサを使用してもよい。
以下の実施例および比較例では、第一実施形態における樹脂基板とチップとをワイヤで接続した構成の半導体装置の作製および評価を行った。
(積層体の作製)
以下の実施例では、図2に示したように、第一樹脂基板101および第二樹脂基板111の表面に、それぞれ第一半導体チップ125および第二半導体チップ131を搭載し、下から第一樹脂基板101、接着層119、樹脂基材109、接着層121および第二樹脂基板111の順に積層された積層体を作製した。なお、図2においては、第一樹脂基板101の裏面にバンプ電極123を設ける例を示したが、以下においては、バンプ電極123は設けず、基板間の接続抵抗を検出するための端子を設けた。
平面形状(第一樹脂基板:図34(a)、第二樹脂基板:図34(c))):34mm×34mmの正方形、
板厚:0.2mm、
銅箔(導体配線層):12μm厚、
ソルダーレジスト厚み(回路上面からの厚み):12μm、
積層方向の導通のための電極パッド:Ni/Auメッキ、
回路幅(導体配線層の開口部の直径)/回路間隔(導体配線層の隣接する開口部間の間隔)=300μm/300μm、
回路形状(導体配線層の開口部の形状):円形。
平面形状(図34(b)):34mm×34mmの正方形の基板の中央部分の20mm×20mmの正方形の領域をくり抜いたもの、
板厚:0.4mm、
銅箔:12μm厚、
ソルダーレジスト厚み(回路上面からの厚み):12μm
積層方向の導通のための電極パッド:Ni/Auメッキ、
回路幅(導体配線層の開口部の直径)/回路間隔(導体配線層の隣接する開口部間の間隔)=300μm/300μm、
回路形状(導体配線層の開口部の形状):円形。
本実施例においては、第一樹脂基板101および第二樹脂基板111は、いずれも、コアをELC4785GS(住友ベークライト株式会社製、シアネート樹脂含浸基板)とし、ビルトアップをAPL3601(住友ベークライト株式会社製、シアネート樹脂含浸基板)とした。
実施例1において、樹脂スペーサ109の材料をELC−4765(住友ベークライト株式会社製、FR−4基板)とした他は、実施例1の方法を用いて積層体を作製した。
実施例1において、第一および第二樹脂基板および樹脂スペーサ109のコアおよびビルトアップの材料として、いずれも、BT(三菱瓦斯化学株式会社製、ビスマレイミド・トリアジン樹脂含浸基板)を用いた他は、実施例1の方法を用いて積層体を作製した。
実施例3において、スペーサに代えてバンプ電極を用いた点以外は、実施例3の方法を用いて積層体を作製した。バンプ電極の材料は、Sn95/Ag3.0/Cu0.5とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。
各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をSAT(Scan Acoustic Tomograph:超音波探傷機)により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表1に示す。
各実施例および比較例で得られた半導体装置に対し、−55℃で1時間、125℃で1時間の温度サイクル試験を1000サイクル行った。温度サイクル試験前後における第一樹脂基板101の裏面に設けられた隣接端子間の接続抵抗値を4端子法により10点測定した。試験後の接続抵抗値が試験前の接続抵抗値の5倍以上になっている箇所を、導通不良としてカウントした。評価結果を表1に示す。
ここでは、第一樹脂基板、樹脂スペーサ、第二樹脂基板の各層の平均線膨張係数と、導通不良、チップクラックとの関係、接着テープの種類による影響について検討した。
(実施例4)
(積層体の作製)
実施例1と略同様の構造の半導体装置を作製した。なお、第一樹脂基板の裏面には、実施例1と同様、基板間の接続抵抗を検出するための端子を設けた。また、本実施例では、第一接着部材、第二接着部材を構成する接着テープとして、高分子核材にNi/Auメッキを施した導電性粒子(AUL−704、積水化学株式会社製)を分散させた2mm幅の接着テープを用いた。
また、樹脂スペーサは、図33に示すような構造であり、ビルドアップ層を有さず、絶縁層および一対の導体配線層を含むコア層のみからなるものである。
表2に、第一樹脂基板、第二樹脂基板に使用されたビルドアップ層の絶縁層、コア層の絶縁層の樹脂組成を示す。
なお、樹脂スペーサのコア層の絶縁層は、第一樹脂基板、第二樹脂基板に使用されたコア層の絶縁層の樹脂組成と同じである。また、樹脂スペーサのコア層の絶縁層の25℃〜ガラス転移点における平均線膨張係数は、第一樹脂基板、第二樹脂基板に使用されたコア層の絶縁層と同じである。
さらに、第一樹脂基板、第二樹脂基板のコア層の絶縁層、樹脂スペーサのコア層の絶縁層はガラスクロスを含むものであり、第一樹脂基板、第二樹脂基板のビルドアップ層の絶縁層はガラスクロスを含まない。
第一樹脂基板、第二樹脂基板のビルドアップ層の絶縁層、コア層の絶縁層の樹脂組成を以下のようにした(表3)。その他の条件は実施例4と同様である。
なお、ここでは、ビルドアップ層の絶縁層もガラスクロスを含んでいる。
接着部材を構成する接着テープとして、第三実施形態と同様に、樹脂、半田粉、およびフラックス活性を有する硬化剤を含むものを使用した。その他の条件は実施例4と同様である。
表4に接着テープの組成を示す(単位は重量部)。
第一樹脂基板および第二樹脂基板のコア層として、BT基板(三菱瓦斯化学社製、CCL−HL832HS TypeHS)を使用した。また、第一樹脂基板および第二樹脂基板のビルドアップ層の絶縁層としてABF GX−13(味の素社製)を使用した。また、樹脂スペーサにかえてバンプ電極を使用した。バンプ電極の材料はSn/Ag3.0/Cu0.5とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。比較例2では、バンプ電極を使用しているため、第一接着部材、第二接着部材は使用していない。その他は、実施例4と同じである。
各実施例4〜6、比較例2の第一樹脂基板のコア層の絶縁層の平均線膨張係数、ガラス転移点、ビルトアップ層の絶縁層の平均線膨張係数、ガラス転移点、第二樹脂基板のコア層の絶縁層の平均線膨張係数、ガラス転移点、ビルトアップ層の絶縁層の平均線膨張係数、ガラス転移点、樹脂スペーサのコア層の絶縁層の平均線膨張係数、ガラス転移点のぞれぞれを計測した。
平均線膨張係数、ガラス転移点の計測方法は、前記実施形態で述べた方法と同様である。
各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をSAT(Scan Acoustic Tomograph:超音波探傷機)により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表5に示す。
また、各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無を半導体装置作製直後および−65℃で1時間、150℃で1時間の温度サイクル試験を1000サイクル後、SAT(Scan Acoustic Tomograph:超音波探傷機)により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表6に示す。
各実施例および比較例で得られた半導体装置に対し、−55℃で1時間、125℃で1時間の温度サイクル試験を1000サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を4端子法により10点測定した。試験後の接続抵抗値が試験前の接続抵抗値の5倍以上になっている箇所を、導通不良としてカウントした。評価結果を表5に示す。
また、各実施例および比較例で得られた半導体装置に対し、−65℃で1時間、150℃で1時間の温度サイクル試験を1000サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を4端子法により10点測定した。試験後の接続抵抗値が試験前の接続抵抗値の5倍以上になっている箇所を、導通不良としてカウントした。評価結果を表6に示す。
さらに、実施例4、6では、−65℃で1時間、150℃で1時間の温度サイクル試験では、チップクラックが発生しなかった。これに対し、実施例5、比較例2では、−65℃で1時間、150℃で1時間の温度サイクル試験後、チップクラックが発生した。また、比較例2では、−65℃で1時間、150℃で1時間の温度サイクル試験後、導通不良が発生した。
これにより、絶縁層の平均線膨張係数が30ppm/℃以下であることが好ましいことがわかる。
ここでは、第六実施形態と同様の半導体装置を作製した。
(接着テープの作製)
フェノキシ樹脂(YL6954、ジャパンエポキシレジン社製)20重量部、液状ビスフェノールA型エポキシ樹脂(エピクロン840S、大日本インキ化学社製)40重量部、フェノールノボラック樹脂(PR−53467、住友ベークライト社製)20重量部、フラックス活性を有する硬化剤としてフェノールフタリン(東京化成工業社製)20重量部をメチルエチルケトンに溶解し、得られたワニスをポリエステルシートに塗布し、上記溶剤が揮発する温度で乾燥させて、厚さ25μmの接着テープを得た。
この接着テープの酸化銅(CuO)還元率(%)は、65%である。
以下の実施例および比較例においては、第一樹脂基板、第二樹脂基板、樹脂スペーサの平面形状、板厚、導体配線層厚、ソルダーレジスト厚み、電極パッド、回路幅、回路形状は、実施例1と同じである。
第二バンプ:Sn/3.5Ag、
第二バンプ高さ:45μm
第一バンプ:Sn/3.5Ag、
第一バンプ高さ:45μm
樹脂基板上に形成された電極パッドに対応する位置に開口孔を持つメタルマスクを利用し、Sn−3.5Agはんだペースト(タムラ化研、LF−101)を接続パッド上に印刷した。メタルマスクを離版した後、リフローを通過させ、はんだバンプを形成した。
本実施例においては、第一樹脂基板および第二樹脂基板は、いずれも、コアをELC4785GS(住友ベークライト株式会社製、シアネート樹脂含浸基板)とし、ビルトアップをAPL3601(住友ベークライト株式会社製、シアネート樹脂含浸基板)とした。
実施例8において、樹脂スペーサの材料をELC−4765(住友ベークライト株式会社製、FR−4基板)とした他は、実施例7の方法を用いて積層体を作製した。
各実施例および比較例で得られた半導体装置の第一半導体チップのチップクラックの有無をSAT(Scan Acoustic Tomograph:超音波探傷機)により観察し、チップクラックのないものを「○」、チップクラックのあるものを「×」とした。評価結果を表7に示す。
各実施例および比較例で得られた半導体装置に対し、−55℃で1時間、125℃で1時間の温度サイクル試験を1000サイクル行った。温度サイクル試験前後における第一樹脂基板の裏面に設けられた隣接端子間の接続抵抗値を4端子法により10点測定した。試験後の接続抵抗値が試験前の接続抵抗値の5倍以上になっている箇所を、導通不良としてカウントした。評価結果を表7に示す。
ここでは、半導体装置の製造方法の検討を行った。
1.第一樹脂基板、第二樹脂基板および樹脂スペーサの製造
第一樹脂基板、第二樹脂基板および樹脂スペーサは、3層の絶縁層と、3層の導体配線層とが交互に配置されたビルドアップ層と、コア層とを備えているものを用いた。
表8に、第一樹脂基板、第二樹脂基板および樹脂スペーサに使用された絶縁層およびコア層の樹脂組成を示す。
熱硬化性樹脂としてクレゾールノボラック型エポキシ樹脂(日本化薬社製、EOCN−1020、軟化点80℃)20重量部と、エポキシ樹脂(日本化薬社製、NC−6000)30重量部、熱可塑性樹脂としてアクリルゴム(ナガセケムテックス社製、SG−PZ、アクリル酸ブチル/アクリル酸エチル/アクリロニトリル=30mol%/30mol%/40mol%、分子量850,000)20重量部、硬化剤として液状フェノール化合物(明和化成社製、MEH−8000H)16重量部と、固形フェノール樹脂(住友ベークライト社製、PR−HF−3)8重量部、フラックス活性を有する硬化剤としてセバシン酸(東京化成工業社製)5重量部、硬化促進剤としてイミダゾール化合物(四国化成社製、2PHZ−PW)0.15重量部、カップリング剤としてγ−グリシドキシプロピルトリメトキシシラン(信越化学社製、KBM403E)0.5重量部、導電性成分として半田粉(三井金属鉱業社製、Sn42/Bi58)60重量部、をトルエン50重量部、メチルエチルケトン80重量部中に均一に分散させた。また、得られた樹脂ワニスを、離型処理を施したポリエチレンテレフタレート上に乾燥後の厚さが20μmになるように塗布し、乾燥した。乾燥は、塗布面を、庫内温度60℃、風速15m/minの乾燥機中に10分間曝して行った。乾燥物を幅2.0mmに切断して接着フィルムを得た。
第一樹脂基板、樹脂スペーサおよび第二樹脂基板の端部にピンを挿入可能な貫通孔をそれぞれ形成した。そして、この貫通孔にピンを挿入して位置合わせ(ピンラミネート方式)を行い、第一樹脂基板と樹脂スペーサとの間および樹脂スペーサと第二樹脂基板との間に、上述の接着フィルムを挟み、さらに、200μm厚のシリコンゴムを圧力が均一に掛かるように第2基板の上面に配し、220℃、2MPa、100秒の熱圧着により接合した。また、接着フィルムは、第一樹脂基板および第二樹脂基板の外周に沿って接着した。
これにより、第一樹脂基板と第二樹脂基板との間に樹脂スペーサが設けられた半導体装置を得た。
半導体装置の製造において加熱圧着条件を下記のようにした以外は、実施例1と同様にした。
220℃、0.5MPa、100秒で熱圧着した。
接着フィルムとして、以下に記載の異方導電性フィルムを用いた以外は、実施例1と同様にした。
ビスフェノールA型フェノキシ樹脂(インケム社製PKHC、重量平均分子量Mw=50000、酢酸エチル20重量%溶液)を100重量部、ポリビニルブチラール樹脂(積水化学工業社製BX、重合度1700、ブチラール化度65mol%、酢酸エチル20重量%溶液)を50重量部、ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン社製エピコート828、エポキシ当量180g/eq)を20重量部、ビスフェノールF型エポキシ樹脂(ジャパンエポキシレジン社製エピコート806、エポキシ当量175g/eq)を30重量部、マイクロカプセル化2−メチルイミダゾール誘導体エポキシ化合物(平均粒径3μm、カプセル膜材厚0.2μm)を20重量部、およびNi/Auメッキアクリル粒子(積水化学社製ミクロパールAUL−705、平均粒径5μm)を3重量部、を混合し、均一に分散させた。
そして、200mlの容器中にマイクロカプセル化2−メチルイミダゾール誘導体エポキシ化合物および配合に使用したエポキシ樹脂成分を配合比で混合した混合物100重量部を入れ、予備加熱を行った。予備加熱の条件は、表中に記載した。これを、離型処理を施したポリエチレンテレフタレート上に乾燥後の厚さが15μmになるように塗布し、乾燥した。乾燥物を幅1.5mmに切断して異方導電性接着剤フィルムを得た。
第一樹脂基板、樹脂スペーサ、第二樹脂基板との積層をピンラミネート方式に変えて、以下の方法を用いた以外は、実施例1と同様にした。
カメラによる画像認識により、第一樹脂基板と、樹脂スペーサと、第二樹脂基板との位置合わせを行った。
上述の第一樹脂基板と、第二樹脂基板とを、樹脂スペーサに変えて下記に記載のバンプ電極で接続した以外は、実施例1と同様にした。
バンプ電極の材料はSn/Ag3.0/Cu0.5とした。第一樹脂基板上に、第一樹脂基板の外周に沿ってバンプ電極を配置し、第二樹脂基板と接合した。比較例3では、バンプ電極を使用しているため、接着テープは使用しなかった。
得られた半導体装置に対し、−55℃で1時間、125℃で1時間の温度サイクル試験を1,000サイクル行った。温度サイクル試験前後における第1基板の裏面に設けられた隣接端子間の接続抵抗値を4端子法により10点測定した。試験後の接続抵抗値が試験前の接続抵抗値の5倍以上になっている箇所を、導通不良としてカウントした。
得られた半導体装置の第1半導体素子について、チップクラックの有無をSAT(Scan Acoustic Tomograph:超音波探傷機)により観察し、チップクラックの無いものを「○」、チップクラックのあるものを「×」とした。
実施例9で半導体装置を製造する基準(100)として、生産性の比較を行った。
また、実施例9〜12の半導体装置は、チップクラックも無かった。
さらに、実施例9〜12の半導体装置では、生産する際の生産性にも優れていた。
Claims (53)
- 第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接合されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、
を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置された半導体装置。 - 請求項1に記載の半導体装置において、
前記樹脂スペーサに、前記樹脂スペーサを貫通する貫通電極が設けられ、
前記第一樹脂基板の前記表面に、前記貫通電極に接続する第一電極が設けられ、
前記第二樹脂基板の前記裏面に、前記貫通電極に接続する第二電極が設けられた半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第一樹脂基板と前記樹脂スペーサとの間、および、前記樹脂スペーサと前記第二樹脂基板との間に、それぞれ、接着テープが設けられ、
前記第一および第二樹脂基板と前記樹脂スペーサとが前記接着テープを介して電気的に接続された半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記第一樹脂基板の平面形状が略矩形であって、前記樹脂スペーサが前記第一樹脂基板の前記矩形の辺に沿って設けられた半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記第一樹脂基板の平面形状が矩形であって、前記樹脂スペーサが、前記第一樹脂基板の角部に配置された半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記樹脂スペーサの平面形状が環状である半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記第一半導体チップと前記第一樹脂基板とを電気的に接続する第一ボンディングワイヤと、
前記第二半導体チップと前記第二樹脂基板とを電気的に接続する第二ボンディングワイヤと、
前記第一樹脂基板の裏面に設けられた外部接続用のバンプ電極と、
を備える半導体装置。 - 請求項1乃至7に記載の半導体装置において、
前記樹脂スペーサが、前記第一および第二樹脂基板と同種の材料により構成された半導体装置。 - 第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面に接触し、前記第一樹脂基板および前記第二樹脂基板とを電気的に接合する樹脂スペーサとを備え、
前記樹脂スペーサが前記第一樹脂基板の表面において前記第一半導体チップの外周に配置されるととともに、
前記第一樹脂基板の表面において前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置されており、
前記第一樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記第二樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板の前記ビルドアップ層の絶縁層において、少なくとも一層の絶縁層の25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数が30ppm/℃以下である半導体装置。 - 請求項9に記載の半導体装置において、
前記ビルドアップ層の少なくとも一層の前記絶縁層は、シアネート樹脂を含む半導体装置。 - 請求項10に記載の半導体装置において、
前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。 - 請求項9乃至11のいずれかに記載の半導体装置において、
前記第一樹脂基板および第二樹脂基板のうち、少なくともいずれか一方の基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有し、
前記コア層の前記絶縁層の25℃〜ガラス転移温度における基板面内方向の平均線膨張係数が12ppm/℃以下であり、25℃〜ガラス転移温度における基板厚み方向の平均線膨張係数が20ppm/℃以下である半導体装置。 - 請求項12に記載の半導体装置において、
前記コア層の前記絶縁層の樹脂は、シアネート樹脂を含む半導体装置。 - 請求項13に記載の半導体装置において、
前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。 - 請求項12乃至14のいずれかに記載の半導体装置において、
前記コア層を挟んで一対の前記ビルドアップ層が配置されており、
前記コア層を挟んで略対称位置に配置される前記ビルドアップ層の前記絶縁層の線膨張係数が等しい半導体装置。 - 請求項9乃至15のいずれかに記載の半導体装置において、
前記樹脂スペーサは、スルーホール中に導体層が設けられた絶縁層を含むコア層を有し、
前記樹脂スペーサの前記コア層の前記絶縁層の25℃〜ガラス転移点における面内方向の平均線膨張係数が12ppm/℃以下であり、25℃〜ガラス転移温度における厚み方向の平均線膨張係数が20ppm/℃以下である半導体装置。 - 請求項16に記載の半導体装置において、
前記樹脂スペーサは、前記コア層上に形成され、樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
前記樹脂スペーサの前記ビルドアップ層の絶縁層のうち、少なくとも一層の絶縁層の25℃〜ガラス転移点における面内方向の平均線膨張係数が30ppm/℃以下であり、25℃〜ガラス転移温度における厚み方向の平均線膨張係数が30ppm/℃以下である半導体装置。 - 請求項17に記載の半導体装置において、
前記樹脂スペーサの前記コア層の前記絶縁層の樹脂、および、前記樹脂スペーサの前記ビルドアップ層の前記絶縁層の樹脂は、それぞれシアネート樹脂を含む半導体装置。 - 請求項9乃至18のいずれかに記載の半導体装置において、
前記第一樹脂基板は平面略矩形形状であり、
前記樹脂スペーサが前記第一樹脂基板の前記矩形の各辺に沿って設けられている半導体装置。 - 請求項9乃至19のいずれかに記載の半導体装置において、
前記第一樹脂基板と第一半導体チップとはバンプにより接続され、
前記第二樹脂基板と第二半導体チップとはバンプにより接続され、
各バンプの周囲には充填されたアンダーフィルが設置されており、
前記アンダーフィルは、125℃雰囲気下での弾性率が150MPa以上800MPa以下の樹脂材料からなる半導体装置。 - 請求項16に記載の半導体装置において、
前記第一樹脂基板および前記第二樹脂基板の前記ビルドアップ層の絶縁層は、25℃〜ガラス転移点における基板面内方向の平均線膨張係数が30ppm/℃以下であり、25℃〜ガラス転移点における基板厚み方向の平均線膨張係数が30ppm/℃以下であり、
前記第一樹脂基板および第二樹脂基板の前記ビルドアップ層の前記絶縁層、前記樹脂スペーサのコア層の絶縁層は、それぞれシアネート樹脂を含む半導体装置。 - 第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面の間に配置されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置され、
前記第一樹脂基板と前記樹脂スペーサとの間に、前記第一樹脂基板と前記樹脂スペーサとを接着する接着性の第一樹脂層と、この第一樹脂層中に配置された第一導電体とを含む第一接着部材が設けられ、
前記樹脂スペーサと前記第二樹脂基板との間に、前記樹脂スペーサと前記第二樹脂基板とを接着する接着性の第二樹脂層と、この第二樹脂層中に配置された第二導電体とを含む第二接着部材が設けられ、
前記第一樹脂基板と前記樹脂スペーサとが、前記第一接着部材の前記第一導電体を介して電気的に接続され、
前記第二樹脂基板と前記樹脂スペーサとが前記第二接着部材の前記第二導電体を介して電気的に接続された半導体装置。 - 請求項22に記載の半導体装置において、
前記第一樹脂基板は、表面に導体配線層を有し、
前記第二樹脂基板は、裏面に導体配線層を有し、
前記樹脂スペーサは、表裏面にぞれぞれ導体配線層を有し、
前記第一樹脂基板の導体配線層および前記樹脂スペーサの導体配線層とが、前記第一導電体を介して電気的に接続され、
前記第二樹脂基板の導体配線層と前記樹脂スペーサの導体配線層とが、前記第二導電体を介して電気的に接続され、
前記第一導電体および第二導電体は半田からなる半導体装置。 - 請求項23に記載の半導体装置において、
前記第一接着部材の第一樹脂層および前記第二接着部材の第二樹脂層は、エポキシ樹脂およびアクリルゴムを含む半導体装置。 - 請求項23または24に記載の半導体装置において、
前記半田は、Sn、Ag、Bi、In、ZnおよびCuからなる群から選択される少なくとも二種以上を含む合金である半導体装置。 - 請求項23乃至25のいずれかに記載の半導体装置において、
前記第一接着部材は、前記第一樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものであり、
前記第二接着部材は、前記第二樹脂層と、フラックス活性を有する硬化剤と、半田とを含む接着剤を硬化させたものである半導体装置。 - 請求項26に記載の半導体装置において、
前記フラックス活性を有する硬化剤が、カルボキシル基と、エポキシ基と反応する基とを含有する化合物である半導体装置。 - 請求項22に記載の半導体装置において、
前記第一接着部材の第一導電体および第二接着部材の第二導電体は、それぞれ導電性粒子であり、
前記第一樹脂基板と前記樹脂スペーサとが、前記第一接着部材の前記導電性粒子を介して電気的に接続され、
前記第二樹脂基板と前記樹脂スペーサとが、前記第二接着部材の前記導電性粒子を介して電気的に接続された半導体装置。 - 請求項28に記載の半導体装置において、
前記第一樹脂基板は、表面に導体配線層を有するとともに、前記導体配線層上には、前記導体配線層の少なくとも一部を露出させるように絶縁膜が設けられ、
前記第二樹脂基板は、裏面に導体配線層を有するとともに、前記導体配線層上には、前記導体配線層の少なくとも一部を露出させるように絶縁膜が設けられ、
前記樹脂スペーサは、表裏面にぞれぞれ導体配線層を有し、
前記樹脂スペーサと前記第一樹脂基板との間に設けられた前記第一接着部材の前記導電性粒子は、絶縁膜から露出した前記第一樹脂基板の導体配線層と、樹脂スペーサの導体配線層とを接続し、
前記樹脂スペーサと前記第二樹脂基板との間に設けられた前記第二接着部材の前記導電性粒子は、絶縁膜から露出した前記第二樹脂基板の導体配線層と、樹脂スペーサの導体配線層とを接続する半導体装置。 - 請求項29に記載の半導体装置において、
前記樹脂スペーサと前記第一樹脂基板との間に設けられた前記第一接着部材の前記導電性粒子のうち、前記樹脂スペーサと、前記第一樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子は、前記絶縁膜に食い込んで配置されており、
前記樹脂スペーサと前記第二樹脂基板との間に設けられた前記第二接着部材の前記導電性粒子のうち、前記樹脂スペーサと、前記第二樹脂基板上に設けられた絶縁膜との間に配置された導電性粒子は、前記絶縁膜に食い込んで配置されている半導体装置。 - 請求項29または30に記載の半導体装置において、
前記導電性粒子は、樹脂の核材に金属膜を被覆したものである半導体装置。 - 請求項22乃至31のいずれかに記載の半導体装置において、
前記樹脂スペーサは、前記第一樹脂基板および前記第二樹脂基板のうち、少なくともいずれか一方の基板と同種の基板材料から構成されている半導体装置。 - 第一半導体チップが搭載された第一樹脂基板と、
第二半導体チップが搭載された第二樹脂基板と、
前記第一樹脂基板の表面および前記第二樹脂基板の裏面の間に配置されて、前記第一樹脂基板の前記表面と前記第二樹脂基板の前記裏面とを電気的に接続する樹脂スペーサと、を含み、
前記樹脂スペーサが、前記第一樹脂基板の前記表面において前記第一半導体チップの外周に配置されるとともに、
前記第一樹脂基板の前記表面において、前記第一樹脂基板と前記第二樹脂基板と前記樹脂スペーサとの間に設けられた空隙部に前記第一半導体チップが配置され、
前記第一樹脂基板と前記樹脂スペーサとの間に、前記第一樹脂基板と前記樹脂スペーサとを接続するための金属製の第一バンプが設けられ、
前記樹脂スペーサと前記第二樹脂基板との間に、前記第二樹脂基板と前記樹脂スペーサとを接続するための金属製の第二バンプが設けられている半導体装置。 - 請求項33に記載の半導体装置において、
前記樹脂スペーサの高さ寸法は、前記第一半導体チップよりも高い半導体装置。 - 請求項33または34に記載の半導体装置において、
前記第一バンプは、前記第一樹脂基板および前記樹脂スペーサそれぞれに設けられており、
前記第二バンプは、前記第二樹脂基板および前記樹脂スペーサそれぞれに設けられている半導体装置。 - 第1半導体部品が搭載された第一樹脂基板の該第1半導体部品が搭載されている面側に、第2半導体部品が搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、
前記第一樹脂基板と前記第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置した後、これらを熱圧着することにより、前記第一樹脂基板と前記第二樹脂基板とを前記導体部を介して電気的に接続することを特徴とする半導体装置の製造方法。 - 前記樹脂スペーサは、前記第1半導体部品の周囲に配置されるものである請求項36に記載の半導体装置の製造方法。
- 前記樹脂スペーサとして、樹脂基板を用いるものである請求項36または37に記載の半導体装置の製造方法。
- 前記樹脂基板は、前記第1半導体部品を収納可能な空間部を有しているものを用いるものである請求項38に記載の半導体装置の製造方法。
- 前記第一樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである請求項36ないし39のいずれかに記載の半導体装置の製造方法。
- 前記第二樹脂基板と前記樹脂スペーサとが導電性を有する接着フィルムで接合されているものである請求項36ないし40のいずれかに記載の半導体装置の製造方法。
- 前記接着フィルムは、樹脂成分と、導電性成分とを含むものである請求項41に記載の半導体装置の製造方法。
- 前記導電性成分は、半田粉末を含むものである請求項42に記載の半導体装置の製造方法。
- 前記接着フィルムは、加熱により前記半田粉末が凝集して導体部を形成するものである請求項43に記載の半導体装置の製造方法。
- 前記熱圧着における加熱により、前記半田粉末が凝集するものである請求項44に記載の半導体装置の製造方法。
- 前記熱圧着は、0.01〜10MPa、150〜250℃で10〜600秒間加熱、加圧するものである請求項36ないし45のいずれかに記載の半導体装置の製造方法。
- 前記熱圧着をピンラミネート方式で行うものである請求項36ないし46のいずれかに記載の半導体装置の製造方法。
- 第一半導体チップが搭載された第一樹脂基板の前記第一半導体チップが搭載されている面側に、第二半導体チップが搭載された第二樹脂基板を積層してなる半導体装置の製造方法であって、
前記第一樹脂基板と、第二樹脂基板との間に、内部を厚さ方向に貫通する導体部を有する樹脂スペーサを配置し、
前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の第二バンプを配置する工程と、
前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する工程とを備える半導体装置の製造方法。 - 請求項48に記載の半導体装置の製造方法において、
前記第一バンプは、前記第一樹脂基板、前記樹脂スペーサそれぞれに設けられており、
前記第二バンプは、前記第二樹脂基板、前記樹脂スペーサそれぞれに設けられている半導体装置の製造方法。 - 請求項48または49に記載の半導体装置の製造方法において、
前記第一樹脂基板と、前記樹脂スペーサとの間に金属製の前記第一バンプを配置するとともに、前記第二樹脂基板と前記樹脂スペーサとの間に金属製の前記第二バンプを配置する前記工程では、
前記第一樹脂基板と前記樹脂スペーサとの間、前記第二樹脂基板と前記樹脂スペーサとの間に接着性の樹脂層を有する接着テープを配置し、
前記第一樹脂基板、前記樹脂スペーサ、前記第二樹脂基板を熱圧着する前記工程では、前記第一樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第一バンプが貫通し、前記第二樹脂基板と前記樹脂スペーサとの間に配置された前記接着テープを前記第二バンプが貫通する半導体装置の製造方法。 - 請求項50に記載の半導体装置の製造方法において、
前記各接着テープは、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性を有する化合物と、熱硬化性樹脂と、熱可塑性樹脂とを含む半導体装置の製造方法。 - 請求項51に記載の半導体装置の製造方法において、
前記熱可塑性樹脂がフェノキシである半導体装置の製造方法。 - 請求項50乃至52のいずれかに記載の半導体装置の製造方法において、
前記接着テープは、酸化処理した銅板の表面に該接着テープを貼り付けて、大気中、230℃で1分間還元処理したとき、以下の式(1)で表される該銅板の酸化銅還元率が65%以上である、半導体装置の製造方法。
酸化銅還元率(%)={1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100 ・・・式(1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008514382A JP5228908B2 (ja) | 2006-04-27 | 2007-04-24 | 半導体装置 |
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123461 | 2006-04-27 | ||
JP2006123461 | 2006-04-27 | ||
JP2006166162 | 2006-06-15 | ||
JP2006166162 | 2006-06-15 | ||
JP2006192658 | 2006-07-13 | ||
JP2006192658 | 2006-07-13 | ||
JP2006195178 | 2006-07-18 | ||
JP2006195178 | 2006-07-18 | ||
JP2008514382A JP5228908B2 (ja) | 2006-04-27 | 2007-04-24 | 半導体装置 |
PCT/JP2007/000443 WO2007129458A1 (ja) | 2006-04-27 | 2007-04-24 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010107963A Division JP2010199612A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置および半導体装置の製造方法 |
JP2010107961A Division JP2010199611A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007129458A1 true JPWO2007129458A1 (ja) | 2009-09-17 |
JP5228908B2 JP5228908B2 (ja) | 2013-07-03 |
Family
ID=38667571
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008514382A Expired - Fee Related JP5228908B2 (ja) | 2006-04-27 | 2007-04-24 | 半導体装置 |
JP2010107963A Pending JP2010199612A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置および半導体装置の製造方法 |
JP2010107961A Pending JP2010199611A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010107963A Pending JP2010199612A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置および半導体装置の製造方法 |
JP2010107961A Pending JP2010199611A (ja) | 2006-04-27 | 2010-05-10 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7829992B2 (ja) |
EP (1) | EP2012358A1 (ja) |
JP (3) | JP5228908B2 (ja) |
KR (1) | KR101037229B1 (ja) |
CN (1) | CN101432876B (ja) |
TW (1) | TW200810063A (ja) |
WO (1) | WO2007129458A1 (ja) |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10260149A1 (de) * | 2002-12-20 | 2004-07-01 | BSH Bosch und Siemens Hausgeräte GmbH | Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden |
TW200807647A (en) * | 2006-07-17 | 2008-02-01 | Delta Electronics Inc | Integrated circuit module |
KR100809701B1 (ko) * | 2006-09-05 | 2008-03-06 | 삼성전자주식회사 | 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지 |
TWI473245B (zh) * | 2006-10-31 | 2015-02-11 | Sumitomo Bakelite Co | 半導體電子零件及使用該半導體電子零件之半導體裝置 |
US8373266B2 (en) * | 2007-03-29 | 2013-02-12 | Continental Automotive Systems, Inc. | Heat sink mounted on a vehicle-transmission case |
KR20090028230A (ko) * | 2007-09-14 | 2009-03-18 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법, 그리고 반도체 패키지를이용한 전자 장치 |
JP5284155B2 (ja) * | 2008-03-24 | 2013-09-11 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
US8039303B2 (en) * | 2008-06-11 | 2011-10-18 | Stats Chippac, Ltd. | Method of forming stress relief layer between die and interconnect structure |
US7989950B2 (en) * | 2008-08-14 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit packaging system having a cavity |
US8823160B2 (en) * | 2008-08-22 | 2014-09-02 | Stats Chippac Ltd. | Integrated circuit package system having cavity |
JP5645047B2 (ja) * | 2008-09-29 | 2014-12-24 | 日立化成株式会社 | 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ |
JP2010103520A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製造方法 |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
JP2010212421A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | 半導体装置 |
SE537499C2 (sv) * | 2009-04-30 | 2015-05-26 | Silex Microsystems Ab | Bondningsmaterialstruktur och process med bondningsmaterialstruktur |
CN101814444B (zh) * | 2009-04-30 | 2012-01-25 | 中国空空导弹研究院 | 叠层器件的低应力底部填充方法 |
JP5177763B2 (ja) * | 2009-06-04 | 2013-04-10 | 日東電工株式会社 | 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置 |
JP5443849B2 (ja) * | 2009-06-26 | 2014-03-19 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US8125066B1 (en) * | 2009-07-13 | 2012-02-28 | Altera Corporation | Package on package configurations with embedded solder balls and interposal layer |
JP5532744B2 (ja) * | 2009-08-20 | 2014-06-25 | 富士通株式会社 | マルチチップモジュール及びマルチチップモジュールの製造方法 |
WO2011046770A1 (en) * | 2009-10-14 | 2011-04-21 | Lockheed Martin Corporation | Serviceable conformal em shield |
US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
JP5437111B2 (ja) * | 2010-03-01 | 2014-03-12 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置 |
JP2011222946A (ja) * | 2010-03-26 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
US8604614B2 (en) * | 2010-03-26 | 2013-12-10 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
US8304878B2 (en) * | 2010-05-17 | 2012-11-06 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof |
US9105647B2 (en) * | 2010-05-17 | 2015-08-11 | Stats Chippac, Ltd. | Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material |
KR101652831B1 (ko) * | 2010-06-11 | 2016-08-31 | 삼성전자주식회사 | 열적 특성을 개선하는 패키지 온 패키지 |
CN102376678B (zh) * | 2010-08-23 | 2013-06-19 | 矽品精密工业股份有限公司 | 芯片尺寸封装件的制法 |
US8304880B2 (en) * | 2010-09-14 | 2012-11-06 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
US8947889B2 (en) | 2010-10-14 | 2015-02-03 | Lockheed Martin Corporation | Conformal electromagnetic (EM) detector |
TWI538071B (zh) * | 2010-11-16 | 2016-06-11 | 星科金朋有限公司 | 具連接結構之積體電路封裝系統及其製造方法 |
CN102637678A (zh) * | 2011-02-15 | 2012-08-15 | 欣兴电子股份有限公司 | 封装堆栈装置及其制法 |
DE102011000866A1 (de) * | 2011-02-22 | 2012-08-23 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung |
US9865310B2 (en) * | 2011-02-24 | 2018-01-09 | Interconnect Systems, Inc. | High density memory modules |
JP5741105B2 (ja) | 2011-03-22 | 2015-07-01 | セイコーエプソン株式会社 | 電気光学装置 |
US8519535B2 (en) * | 2011-05-11 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for controlling package warpage |
US9491873B2 (en) * | 2011-05-31 | 2016-11-08 | Kyocera Corporation | Element housing package, component for semiconductor device, and semiconductor device |
JP2012256675A (ja) * | 2011-06-08 | 2012-12-27 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びその製造方法 |
US8710668B2 (en) * | 2011-06-17 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit packaging system with laser hole and method of manufacture thereof |
US9728481B2 (en) * | 2011-09-07 | 2017-08-08 | Nvidia Corporation | System with a high power chip and a low power chip having low interconnect parasitics |
US8780576B2 (en) | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
CN103219324A (zh) * | 2012-01-18 | 2013-07-24 | 刘胜 | 堆叠式半导体芯片封装结构及工艺 |
WO2013133827A1 (en) | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
CN102738094B (zh) * | 2012-05-25 | 2015-04-29 | 日月光半导体制造股份有限公司 | 用于堆叠的半导体封装构造及其制造方法 |
KR101947722B1 (ko) * | 2012-06-07 | 2019-04-25 | 삼성전자주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
CN103681359A (zh) * | 2012-09-19 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
JP5998033B2 (ja) * | 2012-12-07 | 2016-09-28 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
JP5853944B2 (ja) * | 2012-12-25 | 2016-02-09 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
JP5942273B2 (ja) * | 2013-01-29 | 2016-06-29 | パナソニックIpマネジメント株式会社 | 無線モジュール及び無線モジュールの製造方法 |
WO2014129976A1 (en) * | 2013-02-21 | 2014-08-28 | Advanpack Solutions Pte Ltd | Semiconductor structure and method of fabricating the same |
KR101549735B1 (ko) * | 2013-03-26 | 2015-09-02 | 제일모직주식회사 | 유기발광소자 충전제용 열경화형 조성물 및 이를 포함하는 유기발광소자 디스플레이 장치 |
JP6018967B2 (ja) | 2013-04-26 | 2016-11-02 | 日東電工株式会社 | 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法 |
CN103346131A (zh) * | 2013-06-25 | 2013-10-09 | 华进半导体封装先导技术研发中心有限公司 | 一种细间距pop式封装结构和封装方法 |
US9659815B2 (en) * | 2014-01-23 | 2017-05-23 | Nvidia Corporation | System, method, and computer program product for a cavity package-on-package structure |
US20150221578A1 (en) * | 2014-02-05 | 2015-08-06 | Infineon Technologies Ag | Semiconductor package and method for producing a semiconductor |
US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
US9601472B2 (en) * | 2015-04-24 | 2017-03-21 | Qualcomm Incorporated | Package on package (POP) device comprising solder connections between integrated circuit device packages |
US9806063B2 (en) | 2015-04-29 | 2017-10-31 | Qualcomm Incorporated | Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability |
CN107534027B (zh) * | 2015-06-15 | 2021-08-17 | 索尼公司 | 半导体装置、电子设备和制造方法 |
US10566289B2 (en) * | 2015-10-13 | 2020-02-18 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and manufacturing method thereof |
KR20170043427A (ko) * | 2015-10-13 | 2017-04-21 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
KR101753066B1 (ko) * | 2015-12-14 | 2017-07-03 | 정관식 | 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법 |
JP2017113077A (ja) * | 2015-12-21 | 2017-06-29 | ソニー・オリンパスメディカルソリューションズ株式会社 | 内視鏡装置 |
US9773764B2 (en) * | 2015-12-22 | 2017-09-26 | Intel Corporation | Solid state device miniaturization |
EP3410477A4 (en) * | 2016-01-31 | 2019-09-11 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR MODULE |
US10818621B2 (en) * | 2016-03-25 | 2020-10-27 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10373884B2 (en) | 2016-03-31 | 2019-08-06 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package for packaging semiconductor chip and capacitors |
CN107403784B (zh) * | 2016-05-19 | 2020-04-24 | 胡川 | 线路板制作方法及结构 |
DE102016109352B4 (de) * | 2016-05-20 | 2022-03-24 | Infineon Technologies Ag | Chipgehäuse und verfahren zum bilden eines chipgehäuses |
US10672678B2 (en) * | 2016-05-20 | 2020-06-02 | Infineon Technologies Ag | Method for forming a chip package with compounds to improve the durability and performance of metal contact structures in the chip package |
US9991219B2 (en) | 2016-06-23 | 2018-06-05 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package module |
KR102005349B1 (ko) * | 2016-06-23 | 2019-07-31 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 모듈 |
KR101952862B1 (ko) | 2016-08-30 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101994748B1 (ko) | 2016-09-12 | 2019-07-01 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102041661B1 (ko) * | 2016-12-06 | 2019-11-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102055593B1 (ko) * | 2017-02-03 | 2019-12-13 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US10475770B2 (en) * | 2017-02-28 | 2019-11-12 | Amkor Technology, Inc. | Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof |
JP6680712B2 (ja) | 2017-03-10 | 2020-04-15 | キオクシア株式会社 | 半導体装置 |
CN108793058A (zh) * | 2017-05-03 | 2018-11-13 | 北京万应科技有限公司 | 一种mems传感器***封装结构及制造方法 |
CN107394004B (zh) * | 2017-06-28 | 2018-11-20 | 中国电子科技集团公司第十一研究所 | 一种多光谱双芯片红外探测器的底部填充方法 |
TWI653919B (zh) * | 2017-08-10 | 2019-03-11 | 晶巧股份有限公司 | 高散熱等線距堆疊晶片封裝結構和方法 |
KR101963293B1 (ko) * | 2017-11-01 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
WO2019111873A1 (ja) | 2017-12-05 | 2019-06-13 | 株式会社村田製作所 | モジュール |
JP2019114758A (ja) * | 2017-12-26 | 2019-07-11 | 東芝メモリ株式会社 | 半導体メモリ |
US11075151B2 (en) * | 2018-06-29 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package with controllable standoff |
US11139282B2 (en) * | 2018-07-26 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and method for manufacturing the same |
US11437322B2 (en) | 2018-09-07 | 2022-09-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US10790162B2 (en) * | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
EP3709779A1 (en) * | 2019-03-12 | 2020-09-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
US11139247B2 (en) * | 2019-03-14 | 2021-10-05 | Advanced Semiconductor Engineering, Inc. | Interconnection structure, semiconductor package and method of manufacturing the same |
IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
IT201900006740A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
US11380620B2 (en) * | 2019-06-14 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including cavity-mounted device |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
US11383429B2 (en) * | 2019-07-15 | 2022-07-12 | Whitworth University | 3D printed optofluidic device and methods of fabrication |
US11094602B2 (en) | 2019-08-09 | 2021-08-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US11715928B2 (en) * | 2019-08-29 | 2023-08-01 | Intel Corporation | Decoupling layer to reduce underfill stress in semiconductor devices |
CN110590186B (zh) * | 2019-09-25 | 2021-11-02 | 暨南大学 | 一种胺基化玻璃纤维及其制备方法与应用 |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
KR20210081891A (ko) * | 2019-12-24 | 2021-07-02 | 삼성전자주식회사 | 반도체 패키지 |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
KR20210126228A (ko) * | 2020-04-10 | 2021-10-20 | 삼성전자주식회사 | 반도체 패키지 |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
JP2023534090A (ja) * | 2020-05-19 | 2023-08-08 | インテル・コーポレーション | 集積回路用有機スペーサ |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11778748B2 (en) * | 2021-02-19 | 2023-10-03 | Western Digital Technologies, Inc. | Connector for printed circuit board (PCB) memory drive |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
CN114823552B (zh) * | 2022-06-27 | 2022-11-11 | 北京升宇科技有限公司 | 一种适于批量生产的高可靠芯片封装结构及封装方法 |
CN114823550B (zh) * | 2022-06-27 | 2022-11-11 | 北京升宇科技有限公司 | 一种适于批量生产的芯片封装结构及封装方法 |
US20230420351A1 (en) * | 2022-06-28 | 2023-12-28 | Applied Materials, Inc. | Substrate frame design for three-dimensional stacked electronic assemblies |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3114162B2 (ja) * | 1991-07-14 | 2000-12-04 | ソニーケミカル株式会社 | 電気的接続方法 |
KR970000214B1 (ko) | 1993-11-18 | 1997-01-06 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
KR970007848B1 (ko) | 1994-03-03 | 1997-05-17 | 삼성전자 주식회사 | 적층형 반도체 패키지 및 그 제조방법 |
JPH09199526A (ja) * | 1996-01-18 | 1997-07-31 | Hitachi Ltd | 半導体装置 |
EP1793421A3 (en) * | 1996-10-08 | 2007-08-01 | Hitachi Chemical Co., Ltd. | Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film |
JP2870528B1 (ja) * | 1997-10-01 | 1999-03-17 | 日本電気株式会社 | 3次元メモリモジュール |
US6300686B1 (en) * | 1997-10-02 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2000294725A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 半導体装置 |
JP2001210954A (ja) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
US7244675B2 (en) * | 2000-03-23 | 2007-07-17 | Sony Corporation | Electrical connection materials and electrical connection method |
JP4132703B2 (ja) * | 2001-03-26 | 2008-08-13 | 住友ベークライト株式会社 | 銅張積層板用プリプレグ及びそれを用いた銅張積層板 |
JP2002299834A (ja) * | 2001-03-29 | 2002-10-11 | Sumitomo Bakelite Co Ltd | 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板 |
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
JP2003105054A (ja) | 2001-09-28 | 2003-04-09 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物及び半導体装置 |
JP4022405B2 (ja) * | 2002-01-23 | 2007-12-19 | イビデン株式会社 | 半導体チップ実装用回路基板 |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
JP2003231876A (ja) * | 2002-02-12 | 2003-08-19 | Sumitomo Bakelite Co Ltd | 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置 |
EP1601017A4 (en) * | 2003-02-26 | 2009-04-29 | Ibiden Co Ltd | MULTILAYER PRINTED PCB |
JP4475875B2 (ja) * | 2003-02-26 | 2010-06-09 | イビデン株式会社 | プリント配線板 |
JP2004281491A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004277671A (ja) * | 2003-03-19 | 2004-10-07 | Sumitomo Bakelite Co Ltd | プリプレグおよびそれを用いたプリント配線板 |
JP4047754B2 (ja) * | 2003-03-27 | 2008-02-13 | 住友ベークライト株式会社 | 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート |
JP4046088B2 (ja) * | 2004-02-02 | 2008-02-13 | 松下電器産業株式会社 | 立体的電子回路装置およびその中継基板と中継枠 |
JP4501475B2 (ja) * | 2004-03-17 | 2010-07-14 | 住友ベークライト株式会社 | 絶縁層付き金属箔及び多層プリント配線板 |
US7242081B1 (en) * | 2006-04-24 | 2007-07-10 | Advanced Semiconductor Engineering Inc. | Stacked package structure |
-
2003
- 2003-09-12 KR KR1020087027040A patent/KR101037229B1/ko not_active IP Right Cessation
-
2007
- 2007-04-24 EP EP07737100A patent/EP2012358A1/en not_active Withdrawn
- 2007-04-24 US US11/886,904 patent/US7829992B2/en not_active Expired - Fee Related
- 2007-04-24 JP JP2008514382A patent/JP5228908B2/ja not_active Expired - Fee Related
- 2007-04-24 CN CN2007800150100A patent/CN101432876B/zh not_active Expired - Fee Related
- 2007-04-24 WO PCT/JP2007/000443 patent/WO2007129458A1/ja active Application Filing
- 2007-04-27 TW TW096114963A patent/TW200810063A/zh unknown
-
2010
- 2010-05-10 JP JP2010107963A patent/JP2010199612A/ja active Pending
- 2010-05-10 JP JP2010107961A patent/JP2010199611A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20090028687A (ko) | 2009-03-19 |
CN101432876B (zh) | 2011-08-17 |
JP5228908B2 (ja) | 2013-07-03 |
CN101432876A (zh) | 2009-05-13 |
TW200810063A (en) | 2008-02-16 |
KR101037229B1 (ko) | 2011-05-25 |
US20090243065A1 (en) | 2009-10-01 |
JP2010199612A (ja) | 2010-09-09 |
EP2012358A1 (en) | 2009-01-07 |
WO2007129458A1 (ja) | 2007-11-15 |
US7829992B2 (en) | 2010-11-09 |
JP2010199611A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228908B2 (ja) | 半導体装置 | |
JP3745335B2 (ja) | 電子部品の製造方法及びその方法で得られた電子部品 | |
JP5682308B2 (ja) | 半導体部品の製造方法 | |
US20110120754A1 (en) | Multilayer wiring board and semiconductor device | |
US20120156502A1 (en) | Adhesive film, multilayer circuit board, electronic component and semiconductor device | |
WO2011077679A1 (ja) | 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品 | |
KR20110063483A (ko) | 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법 | |
EP2530786A1 (en) | Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device | |
JPWO2008054012A1 (ja) | 接着テープ及びそれを用いてなる半導体装置 | |
WO2011040442A1 (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
KR20120041733A (ko) | 전자 부품의 제조 방법 및 전자 부품 | |
TWI549248B (zh) | 半導體封裝之製造方法 | |
JP2007180530A (ja) | 多層配線板および金属接合接着剤 | |
US20110262697A1 (en) | Flexible substrate and electronic device | |
JPWO2008123248A1 (ja) | 基材付絶縁シート、多層プリント配線板、半導体装置および多層プリント配線板の製造方法 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
WO2009107346A1 (ja) | 回路板および回路板の製造方法 | |
JP2014075317A (ja) | 導電接続シート、半導体装置および電子機器 | |
WO2011118146A1 (ja) | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 | |
JP5381814B2 (ja) | 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法 | |
JP5381775B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2012156385A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP5381774B2 (ja) | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 | |
JP2011187487A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器 | |
JP2014120631A (ja) | 半導体素子の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |