CN114823550B - 一种适于批量生产的芯片封装结构及封装方法 - Google Patents
一种适于批量生产的芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN114823550B CN114823550B CN202210736592.8A CN202210736592A CN114823550B CN 114823550 B CN114823550 B CN 114823550B CN 202210736592 A CN202210736592 A CN 202210736592A CN 114823550 B CN114823550 B CN 114823550B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- shell
- section
- central section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000010923 batch production Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 230000007704 transition Effects 0.000 claims abstract description 17
- 239000000565 sealant Substances 0.000 claims description 30
- 238000012360 testing method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000011257 shell material Substances 0.000 description 39
- 230000035939 shock Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000003466 welding Methods 0.000 description 14
- 230000035882 stress Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000012216 screening Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种适于批量生产的芯片封装结构和封装方法。所述结构包括基板、芯片和壳体，芯片与所述基板固定连接，所述壳体为开口向下的半封闭结构，且自其中心向四周延伸出中心段和台阶段，台阶段的底平面在竖直方向上低于中心段的底平面；在所述中心段与所述台阶段之间由过渡段连接；所述芯片的顶面与所述中心段的底面固定连接。本发明的封装结构能够提高向壳体上方散热的效率，且具有结构的整体性和稳固性，且能够耐受高温及高热冲击。
Description
技术领域
本发明涉及集成电路封装技术领域，具体为一种适于批量生产的芯片封装结构及封装方法。
背景技术
集成电路的封装结构可以定义为集成电路结构的一部分，该部分用于为集成电路芯片提供对外部的电连接，以及机械和环境的保护。环境保护是指使集成电路芯片不受环境和其他电子器件的干扰。因此，集成电路的封装结构通常不仅仅用于机械地支撑芯片，更重要的是用作容纳和保护芯片的一个容器。除此之外，集成电路的封装结构还具有将芯片或***产生的热清除扩散，允许电信号进出芯片以在电子***的芯片间提供互连的功能。
现有的采用模塑封装的芯片封装结构因材料本身存在固有缺陷，无法达到特殊应用环境下对耐高温及耐高热冲击等高可靠性芯片指标，无法满足特殊场景的应用。为了提高芯片封装结构的散热性能，公开号为 CN111341741A的中国专利申请提出一种改进散热性能的功率器件封装结构。图1示它的基本结构。如图1所示，该结构包括有基板1、芯片2和外壳3，还包括于芯片上的散热板4。然而，该结构虽然增加了散热板结构，但散热板4不与外壳3接触，热量无法高效地通过芯片上方进行散热，因此其通过芯片上方散热的效率有限。而且，该结构的基板为铜基板，仍是以基板散热方式为主，基板上的热量容易对基板本身的结构和线路产生不良影响。另一方面，由于该结构的外壳3是常规的结构，在芯片封装工艺过程中需要逐一将外壳3覆盖于芯片结构上方，这种逐一的放置方式需要复杂的机械动作，使得封装工艺无法大规模批量生产。
而采用陶瓷盖板封装的结构由于陶瓷材料脆性较大、烧结困难，陶瓷基板尺寸只能做到120mmⅹ120mm，因此无法进行基于大尺寸基板的批量封装，具有组装密度低、生产效率差、良率一致性偏低的问题。因此，业界极需一种既适合高效、低成本的规模化生产，同时又能满足特殊应用环境下高可靠性要求的芯片封装结构和相应的芯片封装方法。
特别的，对于应用于航空、航天、勘探、军用等特殊用途的芯片来说，通常要求其具有耐高温及耐温度冲击等。例如，在某些应用场合，需要芯片封装置结构能够在-65摄氏度至150摄氏度范围温度循环500次以上的环境下保持其结构完整和性能完好。而在例如图1所示的现有的芯片封装结构中，由于外壳3与基板1之间的结合处由于接触面积小，材料热膨胀***不匹配等原因，在较为苛刻的应用环境下容易产生结构破坏或裂纹。
发明内容
（一）要解决的技术问题
本发明一方面旨在解决现有的芯片封装结构在高温及高温度冲击易于损坏的问题；本发明另一方面旨在解决现有的芯片封装结构工艺过程复杂，不利于工业化规模生产的问题。
（二）技术方案
为解决上述技术问题，本发明一方面提出一种适于批量生产的芯片封装结构，包括基板、芯片和壳体，所述芯片与所述基板固定连接，所述壳体为开口向下的半封闭结构，且自其中心向四周延伸出中心段和台阶段，台阶段的底平面在竖直方向上低于中心段的底平面；在所述中心段与所述台阶段之间由过渡段连接；所述芯片的顶面与所述中心段的底面固定连接。
根据本发明的优选实施方式，所述基板的位于所述芯片四周的上表面与所述台阶段的下表面顶抵。
根据本发明的优选实施方式，所述基板的位于所述芯片四周的上表面与所述台阶段的下表面相距50~200微米。
根据本发明的优选实施方式，所述基板的位于所述芯片四周的上表面与所述台阶段的下表面固定连接。
根据本发明的优选实施方式，所述芯片在竖直方向上的外侧面与所述过渡段之间具有间隙。
根据本发明的优选实施方式，所述间隙在水平方向上的宽度0.3至0.5毫米。
根据本发明的优选实施方式，所述间隙内填充有密封胶。
根据本发明的优选实施方式，在所述基板的朝向所述间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
根据本发明的优选实施方式，所述过渡段为倾斜段。
根据本发明的优选实施方式，所述壳体为一体化金属材料构成。
根据本发明的优选实施方式，所述台阶段的顶面与所述中心段齐平。
根据本发明的优选实施方式，所述基板与壳体在水平方向的CTE值之差小于或等于5ppm/℃。
根据本发明的优选实施方式，所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃。
根据本发明的优选实施方式，所述基板与芯片之间采用金-金互连的方式电性连接。
本发明另一方面提出一种芯片封装方法，包括如下步骤：在基板上固定连接多个芯片，所述多个芯片相互间隔设置；将壳体覆盖于连接有所述芯片的基板上，该壳体具有多个半封闭单元，每个半封闭单元自其中心向四周延伸出中心段和台阶段，在所述中心段与所述台阶段之间由过渡段连接；将所述芯片的半封闭单元的顶面与所述壳体的半封闭单元的中心段的底面固定连接，以形成整板封装结构；切割所述整板封装结构，从而得到多个芯片封装结构。
根据本发明的优选实施方式，在基板上固定连接多个芯片包括：采用金-金互连的方式将所述基板与多个芯片电性连接。
根据本发明的优选实施方式，采用无焊料的低温超声焊接方式将所述芯片与基板进行焊接。
根据本发明的优选实施方式，在将所述芯片的顶面与所述壳体的半封闭单元的中心段的底面固定连接的同时，将所述基板的位于所述芯片四周的上表面与所述台阶段的下表面固定连接。
根据本发明的优选实施方式，方法还包括：在间隙中填充密封胶，所述间隙位于所述芯片在竖直方向上的外侧面与所述过渡段之间。
根据本发明的优选实施方式，在所述基板的朝向所述间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
根据本发明的优选实施方式，方法还包括：通过对金属板材进行一体化冲压成形工艺形成所述壳体。
本发明再一方面还提出一种芯片封装结构，其由上述任一项的芯片封装方法制造而成。
（三）有益效果
本发明的封装结构的壳体为一体化台阶结构，能够有效的卸除热膨胀产生的应用，配合选择壳体材料与芯片材料的CTE差值，能够耐受高温及高热冲击性。
本发明的封装结构的壳体为开口向下的、半封闭的一体化台阶结构，芯片与壳体可通过导热性强的焊料直接散执，因此提高芯片封装结构向壳体上方散热的效率。并且由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
本发明的封装结构的基板和壳体均可以采用大尺寸的整板材料，易于工艺实现，成本低廉，适合大规模工业化生产。
附图说明
图1是现有技术的一种芯片封装结构的结构示意图。
图2是本发明的芯片封装结构的第一实施例的结构示意图。
图3是图2所示的第一实施例的俯视图。
图4是本发明的芯片封装结构的第二实施例的结构示意图。
图5是图4所示的第二实施例的俯视图。
图6是本发明的芯片封装结构的第三实施例的结构示意图。
图7是本发明的芯片封装结构的第四实施例的结构示意图。
图8A至图13B是本发明的芯片封装方法的一个实施例工艺过程示意图。
图14和图15显示了用于对本发明的整板芯片封装结构进行规模化筛选的一体化测试装置的结构示意图。
图16显示了一体化测试装置对整板芯片封装结构进行测试的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
如前所述，现有的芯片封装结构和相应的工艺无法获得能够应用于特殊环境的芯片封装结构，例如对于某些应用环境，其要求在 -65摄氏度至150摄氏度范围内温度循环500次以上而结构完整、功能良好。这就要求芯片封装结构具有超优良的耐高温和耐热冲击性。由此，本发明提出一种壳体为开口向下的、半封闭的一体化台阶结构的芯片封装结构，和相应的封装方法。
图2是本发明的芯片封装结构的第一实施例的结构示意图。如图2所示，所述封装结构包括基板1、芯片2和壳体3。图中的基板1放置于PCB板上，所述芯片2固定于所述基板1的上方，即相对于PCB板的另一侧。在芯片2的上方，壳体3置于其上，且形成一开口向下的半封闭结构。
图3是图2所示的第一实施例的俯视图。壳体3在俯视方向上的形状可以是正方形、矩形或圆形等，在该实施例中，壳体3在俯视方向上的形状是矩形。但是，应当理解，在本发明中不论是对壳体的形状还是对基板或芯片的形状均没有特定的限制，且壳体的形状可以根据芯片自身的形状而选择合适的形状。优选的，壳体3在俯视方向上的形状与芯片或基板一致，但尺寸应略大于基板1，以便壳体3倒扣于基板和芯片上时，能够完全覆盖基板1。
在该实施例中，所述基板1的上下表面覆有金属导电层，并通过基板1中的预留线路互连（图中未示出）。芯片2下方的接合点通过焊球焊接的方式与基板上的接线点固定连接。在焊接之前对芯片2或基板进行植球工艺，在焊接之后对基板1和芯片2之间的焊接区域进行下填充工艺，优选为采用导热性和密封性能良好的填充料。相对于传统芯片陶瓷封装内部采用键合丝的方式，该实施例的封装体积能够减小2~3倍。
在该实施例中，壳体为金属材料且采用一体化台阶结构，金属的延展性及台阶部分的几何特性使得壳体在受到热冲击里会吸收热膨胀导致的壳体形变产生的内部应力，因此具有优良的抗热冲击性能。而且作为优选实施方式，所述基板与芯片2在水平方向的CTE值之差小于或等于15ppm/℃。对于某些特殊应用环境，其要求在 -65摄氏度至150摄氏度范围内温度循环500次以上而结构完整、功能良好，这就要求封装结构具有在高温和高热冲击下具有超优良结构稳固性。发明人经理论计算和实验验证发现，所述基板1与壳体3在水平方向的CTE值之差小于或等于5ppm/℃且当基板与芯片的CTE值的差保持在15（ppm/℃）以内时，配合本发明的一体化台阶式壳体的封装结构，该实施例的封装结构能够通过-65℃~150℃的500次以上的温度循环测试而保持结构完整且功能良好。
在该实施例中，作为优选实施方式，所述基板与芯片2之间采用金-金互连的方式电性连接。通过无焊料的低温超声焊接方式将芯片2的引脚与基板上的焊盘进行焊接。由于采用了金-金互连的方式，能够克服常规的铝制焊盘与金球之间焊接时产生的柯肯达尔效应而使得焊接失效，防止了焊接点的开裂，进一步提高芯片封装环境下的结构稳定性和耐热冲击性能。并且，采用低温无焊料焊接技术，一方面不会因高温焊导致的基板热变形，另一方面，与常规的再流焊接技术相比，不会产生焊料熔化的再流淌，防止了由此可能产生的芯片管脚之间产生异物，增加了器件的良率。
再参见图2，本发明提出采用一体式壳体结构，也就是说，壳体具有一个开口向下的半封闭结构，且该半封闭结构的顶面和四周侧面形成一个连续的结构。更进一步来说，该壳体形成一个一体化台阶结构。即，该自壳体3的中心向四周延伸出中心段31、台阶段32，台阶段32在竖直方向上低于中心段31。一体化台阶结构使得壳体3的顶面三维形状与芯片、基板整体构成的顶面三维形状相契合，减小了壳体下方多余的空间部分，能够提高芯片的封装结构向壳体上方散热的效率。同时，由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
在该实施例中，所述芯片2的顶面与所述壳体3的中心段31的底面固定连接，且优选为焊接固定连接；通过使芯片2与壳体3相固定，增加了器件的结构稳定性，并且，当采用焊接连接时，芯片2在工作中产生的热量可能经由焊料直接传导至壳体3，增加了散热的效率，有利于封装结构在高温状态下保持正常工作。更优选的是，所述壳体3采用导热率高的金属，例如钨铜，以便进一步提高散热效率。
再参见图2，在该实施例中，作为优选实施方式，所述基板1的位于所述芯片2四周的上表面与所述壳体3的台阶段32的下表面顶抵。由此，壳体3的台阶段32由基板1直接支承但不进行固定，使得封装结构在竖直方向上更加具有结构的整体性和稳固性。并且，由于基板1和壳体3之间不进行焊接固定，壳体3相当于是“漂浮”于基板1上，由此，壳体和基板之间不会由于热膨胀***的差异而导致结构变形，因此，能更加提升其在水平方向的结构稳固性。
作为该实施例的一种实施方式，所述基板1的位于芯片2的四周的上表面与所述壳体3台阶段32的下表面固定连接。这种实施方式是为了加强竖直方向上的结构稳固性。为了防止水平方向上因热冲击产生的翘曲，在这种实施方式中，优选为所述基板1和所述壳体之间的热膨胀系数（CTE）接近，例如不高于5 ppm/℃。此外，所述固定连接优选为焊接方式固定连接，并优选为导热率好的焊料，以便基板更有效地通过壳体进行散热，提高封装结构的整体散热效率。
图4是本发明的第二实施例的封装结构的示意图。在该实施例中，所述基板1的位于芯片2的四周的上表面与所述壳体3台阶段32的下表面不相互顶抵，而是相距一个很小的间距，例如50至200微米，优先为100微米。由于二者有间距，因此壳体3在水平和竖直方向上的限制作用将更加的小，从而避免了基板在热冲击条件下发生翘曲。同时，由于二者的间距极小，基板1仍能够在一定程度上限制壳体3在竖直方向上的活动，使封装结构在竖直方向上也能保持一定的结构整体性和稳固性。
再参见图2和图3，我们将中心段与台阶段之间，以及台阶段与第二台阶段之间的部分分别称为过渡段和第二过渡段。在第一和第二实施例中，作为优选实施方式，所述芯片2在竖直方向上的外侧面与所述过渡段之间具有一定的距离，在此称为间隙。由于存在间隙，使得芯片2在水平方向上的热膨胀不会顶抵壳体的过渡段，这样，芯片2的在热冲击下的机械应力能够得到有效释放，防止了封装结构的整体结构被破坏。
为了对芯片2进行密封，所述间隙中填充有密封胶，密封胶通常是具有良好柔性和密封性能的树脂材料，例如硅酮胶或环氧胶。同时，为了在工艺上灌注密封胶，在所述基板1的朝向所述间隙处开设有至少两个通孔，其中至少一个通孔用于注入密封胶，至少一个通孔在注入密封胶时用作出气孔。密封胶通常在注入完成后进行固化。当注入了密封胶之后，在封装结构经受热冲击后时，由芯片2的热膨胀产生的机械应力被传递到密封胶，由于通孔的存在，密封胶的形变在通孔处不受阻碍，因此，密封胶的形变能够一定程度上卸除芯片2的热膨胀产生的机械应力，使得封装结构的整体结构不会因热冲击而造成损坏。综合考虑封装结构的整体尺寸以及应力卸除效果，间隙在水平方向上的宽度优选为0.3至0.5毫米。
图5是本发明的第三实施例的封装结构的示意图。在该实施例中，与第二实施例不同的是，所述过渡段为一个倾斜段33。图6是该实施例的俯视图，图中深色区域即为倾斜的过渡段。该倾斜段不但有利于水平方向应用的卸除，而且有利于竖直方向的应用卸除。例如在水平方向上，当间隙中填充有密封胶时，来自芯片的热膨胀产生的水平方向上的应力未由密封胶完全卸除时，该倾斜段仍能对应力做进一步的卸除。进一步来说，该倾斜段与水平面的夹角优选为45至90度。
图7是本发明的芯片封装结构的第五实施例的结构示意图。该第五实施例与第一实施例不同的是，台阶段32的顶面与中心段31齐平。也就是说，该台阶段32的内侧面仍为一体化台阶结构，但其外侧表面简化为单台阶连续结构。该实施例中，由于壳体外表面结构更加简单，使得封装结构外形更加规整，同时，对于壳体的制造来说，由于壳体少了一次弯折，因此工艺上更加简单。
图8A至图13B是本发明的芯片封装方法的一个实施例工艺过程示意图。
S1、在基板上固定连接芯片，所述多个芯片相互间隔设置；
图8A示出了基板1的截面图，图8B是基板的顶视力。从图8A和图8B可看出，基板上预留有成对的小孔，每对小孔之间作为芯片固定的位置。图9A和图9B是在基板上固定连接了芯片后的示意图。图9A是截面图，示意性地示出了两个芯片的情况；图9B是顶视图，示出了4*3矩阵排列的多个芯片的情况。但应理解，为了提高批量生产的效率，在工艺允许的条件下，在一个基板上可以设置更多的芯片。
如图9A所示，在该实施例中，基板1为BT树脂基板，优选为所述BT基板1和芯片2之间的热膨胀系数接近，例如不高于15 ppm/℃,芯片2的下方的源极和漏极的接合点通过焊球焊接的方式与基板上的接线点固定连接。基板1的上下表面覆有金属导电层，并通过基板中的预留线路互连。在焊接之前对芯片2或基板进行植球工艺，在焊接之后对基板1和芯片2之间的在倒装焊接之后对基板1和芯片2之间的焊接区域进行下填充工艺，优选为采用导热性和密封性能良好的填充料。相对于传统芯片陶瓷封装内部采用键合丝的方式，该实施例的封装体积能够减小2~3倍。焊球焊接方式相对于键合方式，因为取消了键合丝，极大减小了器件漏极和源极电极至PCB板的导通阻抗，并且极大减小了键合丝带来的寄生影响。
优选的，当芯片数量较多时，由于基板很薄，将所述基板吸附固定于一个载舟上，由此载舟可以较好地支撑基板，以利于后续在所述基板上固定所述多个芯片。
如图9B所示，各芯片均固定于小孔对的中间。
S2、将壳体覆盖于连接有所述芯片的基板上。
在该实施例中，壳体具有一个一体化台阶结构。为此，该步骤S2之前还可以包括一个形成壳体的步骤。该实施例中通过对金属板材进行一体化冲压成形工艺形成所述壳体。一体冲压成形对于延展性强的金属材料来说是一种工艺过程简单，成品率高且成本低廉的方法，通过采用不同的冲压模具，可以生成不同尺寸或造型的壳体。
如前所述，冲压形成的壳体具有多个半封闭单元，每个半封闭单元自壳体的中心向四周延伸出中心段31和台阶段32，台阶段32在竖直方向上低于中心段31。一体化台阶结构使得壳体3的顶面三维形状与芯片、基板整体构成的顶面三维形状相契合，减小了壳体下方多余的空间部分，能够提高芯片的封装结构向壳体上方散热的效率。同时，由于壳体下方的空间被充分利用，减少了填充物的体积，降低了生产成本。
S3、将芯片的顶面与所述壳体的半封闭单元的中心段的底面固定连接，同时，将所述基板的位于芯片四周的上表面与所述台阶段的下表面固定连接。
所述固定连接优选为焊接方式固定连接，并优选为导热率好的焊料，以便基板更有效地通过壳体进行散热，提高封装结构的整体散热效率。所述为了防止水平方向上因热冲击产生的翘曲，在这种实施方式中，优选为所述基板1和所述壳体之间的热膨胀系数接近，例如不高于5 ppm/℃。
图10A显示了在芯片2表面及基板的位于芯片四周的上表面涂覆焊料的步骤的截面，图10B是顶视图。如图10B所示，焊料设置于芯片2上，并且离形芯片及基板上的小孔一段距离后涂覆于基板上其余部分。
在其他的实施例中，该步骤S3可以只将芯片2的顶面与所述壳体的半封闭单元的中心段的底面固定连接，但不将芯片2的基板1上所述基板的位于芯片四周的上表面与所述台阶段的下表面固定连接，此时，可只在芯片2上涂覆焊料。一种实施方式是基板1的位于所述芯片2四周的上表面与所述壳体3的台阶段32的下表面顶抵，另一种方式是二者之间相距一个很小的间距，例如50至200微米，优选为100微米。对于后一种情况，由于二者有间距，因此壳体3在水平和竖直方向上的限制作用将更加的小，从而避免了基板在热冲击条件下发生翘曲。并且，由于基板1和壳体3之间不进行焊接固定，壳体3相当于是“漂浮”于基板1上，由此，壳体和基板之间不会由于热膨胀***的差异而导致结构变形，因此，能更加提升其在水平方向的结构稳固性。同时，由于二者的间距极小，基板1仍能够在一定程度上限制壳体3在竖直方向上的活动，使封装结构在竖直方向上也能保持一定的结构整体性和稳固性。
图11显示了在涂覆有焊料的芯片或基板上覆盖上壳体后的示图。从图10可看出，壳体结合于芯片或基板上后形成一个整板的结构。优选的，当芯片数量较多时，由于壳体很薄，也可以将所述壳体吸附固定于一个载舟上，由此载舟可以较好地支撑壳体，以利于后续覆盖于基板上。
S4、在间隙中填充密封胶。
如图12A所示，所述的间隙是指位于所述芯片在竖直方向上的外侧面与过渡段之间的间隙。
为了对芯片2进行密封，所述间隙中填充有密封胶，密封胶通常是具有良好柔性和密封性能的树脂材料，例如硅酮胶或环氧胶。同时，为了在工艺上灌注密封胶，在所述基板1的朝向所述间隙处开设有至少两个通孔，其中至少一个通孔用于注入密封胶，至少一个通孔在注入密封胶时用作出气孔。密封胶通常在注入完成后进行固化，得到图12A和图12B所示的结构，其中图12B是顶视图。当注入了密封胶之后，在封装结构经受热冲击后时，由芯片2的热膨胀产生的机械应力被传递到密封胶，由于通孔的存在，密封胶的形变在通孔处不受阻碍，因此，密封胶的形变能够一定程度上卸除芯片2的热膨胀产生的机械应力，使得封装结构的整体结构不会因热冲击而造成损坏。综合考虑封装结构的整体尺寸以及应力卸除效果，间隙在水平方向上的宽度优选为0.3至0.5毫米。
需要说明的是，灌注密封胶的工艺需要在真空环境下进行。
S5、切割所述整板封装结构，从而得到多个芯片封装结构。
如图13A和图13B所示，在该步骤中，将已经完成封装的芯片封装结构进行切割，得到成品的芯片封装结构。
需要说明的是，在该步骤S5之前，可以规模化地对整板芯片封装结构）进行筛选，并根据筛选结果对器件成品进行判据。为了满足高可靠性要求，特别是耐热冲击性能的要求，在测试过程中包括有老化的过程。
图14和图15显示了用于对本发明的整板芯片封装结构进行规模化筛选的一体化测试装置的结构示意图。图14是顶视图，图15是截面图。如图14、15所示，该一体化测试装置10包括主板101和位于主板上的与整板芯片封装结构的位置对应的多个限位框102和限位框103内的可伸缩探针103。所述探针103的位置与基板背面的管脚位置相对应。
图16显示了一体化测试装置对整板芯片封装结构进行测试的示意图。如图16所示，进行测试时，测试装置的限位框顶抵基板1的背面，使探针103对准各基板背面的管脚并回弹，测试装置上的测试电路（未画出）完成测试。
相比于现有技术必须对芯片封装结构的成品器件进行逐一放入测试装置中，本发明无需进行逐一转移、放置等程序，极大地提高了测试的效率。
此外，在老化时，可以将集成有多个测试探针的一体化老化背夹装置连接于整板芯片封装结构的基板背面的引脚进行，无需对器件进行逐一的转移和放置即可以完成整板芯片封装结构的老化，极大地提高了测试效率。特别是对于本发明的高可靠性芯片封装结构的测试来说，由于测试的次数很多，而采用本发明的整板芯片封装结构的测试装置和测试方法，能够使几乎所有的测试（除了最后一次在切割完成后进行）在整板上进行，这极大地提高了封装后测试和筛选的效率。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种适于批量生产的芯片封装结构，包括基板、芯片和壳体，所述芯片与所述基板固定连接，其特征在于：
所述壳体为开口向下的半封闭结构且由一体化金属材料构成，且自其中心向四周延伸出中心段和台阶段，台阶段的底平面在竖直方向上低于中心段的底平面；
在所述中心段与所述台阶段之间由过渡段连接；
所述芯片的顶面与所述中心段的底面固定连接；
所述基板的位于所述芯片四周的上表面与所述台阶段的下表面顶抵；
所述基板为BT树脂，其与壳体在水平方向的CTE值之差小于或等于5ppm/℃；
所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃；
所述封装结构能够通过-65℃~150℃的500次以上的温度循环测试。
2.如权利要求1所述的芯片封装结构，其特征在于，所述基板与芯片之间采用金-金互连的方式电性连接。
3.如权利要求1所述的芯片封装结构，其特征在于，所述芯片在竖直方向上的外侧面与所述过渡段之间具有间隙。
4.如权利要求3所述的芯片封装结构，其特征在于，所述间隙在水平方向上的宽度0.3至0.5毫米。
5.如权利要求3所述的芯片封装结构，其特征在于，所述间隙内填充有密封胶。
6.如权利要求5所述的芯片封装结构，其特征在于，在所述基板的朝向所述间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
7.如权利要求1所述的芯片封装结构，其特征在于，
所述过渡段为倾斜段。
8.如权利要求1至7中任一项所述的芯片封装结构，其特征在于，所述台阶段的顶面与所述中心段齐平。
9.一种芯片封装方法，其特征在于包括如下步骤：
在基板上电性连接多个芯片，所述多个芯片相互间隔设置，其中所述基板为BT树脂，其与芯片在水平方向的CTE值之差小于或等于15ppm/℃；
将壳体覆盖于连接有所述芯片的基板上，该壳体由一体化金属材料构成且具有多个半封闭单元，每个半封闭单元自其中心向四周延伸出中心段和台阶段，在所述中心段与所述台阶段之间由过渡段连接，其中，所述基板与壳体在水平方向的CTE值之差小于或等于5ppm/℃；
将所述芯片的半封闭单元的顶面与所述壳体的半封闭单元的中心段的底面固定连接，同时将所述基板的位于所述芯片四周的上表面与所述台阶段的下表面顶抵，以形成整板封装结构；
切割所述整板封装结构，从而得到多个芯片封装结构，所述封装结构能够通过-65℃~150℃的500次以上的温度循环测试。
10.如权利要求9所述的芯片封装方法，其特征在于，在基板上固定连接多个芯片包括：采用金-金互连的方式将所述基板与多个芯片电性连接。
11.如权利要求10所述的芯片封装方法，其特征在于，采用无焊料的低温超声焊接方式将所述芯片与基板进行焊接。
12.如权利要求9所述的芯片封装方法，其特征在于，还包括：在间隙中填充密封胶，所述间隙位于所述芯片在竖直方向上的外侧面与所述过渡段之间。
13.如权利要求12所述的芯片封装方法，其特征在于，在所述基板的朝向所述间隙处开设有至少两个通孔，所述通孔用于灌注所述密封胶。
14.如权利要求9所述的芯片封装方法，其特征在于，还包括：通过对金属板材进行一体化冲压成形工艺形成所述壳体。
15.一种芯片封装结构，其特征在于，由权利要求9至14中的任一项的芯片封装方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736592.8A CN114823550B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的芯片封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736592.8A CN114823550B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的芯片封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823550A CN114823550A (zh) | 2022-07-29 |
| CN114823550B true CN114823550B (zh) | 2022-11-11 |
Family
ID=82523506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210736592.8A Active CN114823550B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的芯片封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823550B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999019832A1 (de) * | 1997-10-15 | 1999-04-22 | Siemens Aktiengesellschaft | Trägerelement für einen halbleiterchip zum einbau in chipkarten |
| US6215180B1 (en) * | 1999-03-17 | 2001-04-10 | First International Computer Inc. | Dual-sided heat dissipating structure for integrated circuit package |
| CN101110397A (zh) * | 2006-07-18 | 2008-01-23 | 日月光半导体制造股份有限公司 | 芯片封装结构 |
| CN101878527A (zh) * | 2007-11-30 | 2010-11-03 | 斯盖沃克斯瑟路申斯公司 | 使用倒装芯片安装的晶片级封装 |
| CN103715150A (zh) * | 2012-09-30 | 2014-04-09 | 申宇慈 | 芯片帽及戴有芯片帽的倒装芯片封装 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN210224006U (zh) * | 2019-07-15 | 2020-03-31 | 星科金朋半导体（江阴）有限公司 | 一种多芯片的封装结构 |
| CN111341741A (zh) * | 2020-03-17 | 2020-06-26 | 中国科学院微电子研究所 | 一种提高散热能力的功率器件封装结构及封装方法 |
| CN113302757A (zh) * | 2021-03-03 | 2021-08-24 | 泉州三安半导体科技有限公司 | Led封装器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963141B2 (en) * | 1999-12-31 | 2005-11-08 | Jung-Yu Lee | Semiconductor package for efficient heat spreading |
| TW200428623A (en) * | 2003-06-11 | 2004-12-16 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat sink |
| CN1319163C (zh) * | 2003-08-29 | 2007-05-30 | 矽品精密工业股份有限公司 | 具有散热片的半导体封装件 |
| TWI259566B (en) * | 2004-08-31 | 2006-08-01 | Via Tech Inc | Exposed heatsink type semiconductor package and manufacture process thereof |
| TWI255047B (en) * | 2005-06-22 | 2006-05-11 | Siliconware Precision Industries Co Ltd | Heat dissipating semiconductor package and fabrication method thereof |
| KR101037229B1 (ko) * | 2006-04-27 | 2011-05-25 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치 및 반도체 장치의 제조 방법 |
| DE102012213916A1 (de) * | 2011-11-08 | 2013-05-08 | Robert Bosch Gmbh | Elektronikmodul für ein Steuergerät |
| CN108231700B (zh) * | 2016-12-21 | 2020-03-03 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN112216672A (zh) * | 2019-07-11 | 2021-01-12 | 苏州旭创科技有限公司 | 一种混合载板及其制作方法、组件和光模块 |
| CN111987046A (zh) * | 2020-08-28 | 2020-11-24 | 上海申矽凌微电子科技有限公司 | 一种草帽形封装结构 |
-
2022
- 2022-06-27 CN CN202210736592.8A patent/CN114823550B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999019832A1 (de) * | 1997-10-15 | 1999-04-22 | Siemens Aktiengesellschaft | Trägerelement für einen halbleiterchip zum einbau in chipkarten |
| US6215180B1 (en) * | 1999-03-17 | 2001-04-10 | First International Computer Inc. | Dual-sided heat dissipating structure for integrated circuit package |
| CN101110397A (zh) * | 2006-07-18 | 2008-01-23 | 日月光半导体制造股份有限公司 | 芯片封装结构 |
| CN101878527A (zh) * | 2007-11-30 | 2010-11-03 | 斯盖沃克斯瑟路申斯公司 | 使用倒装芯片安装的晶片级封装 |
| CN103715150A (zh) * | 2012-09-30 | 2014-04-09 | 申宇慈 | 芯片帽及戴有芯片帽的倒装芯片封装 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN210224006U (zh) * | 2019-07-15 | 2020-03-31 | 星科金朋半导体（江阴）有限公司 | 一种多芯片的封装结构 |
| CN111341741A (zh) * | 2020-03-17 | 2020-06-26 | 中国科学院微电子研究所 | 一种提高散热能力的功率器件封装结构及封装方法 |
| CN113302757A (zh) * | 2021-03-03 | 2021-08-24 | 泉州三安半导体科技有限公司 | Led封装器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823550A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100702968B1 (ko) | 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법 | |
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US6744126B1 (en) | Multichip semiconductor package device | |
| TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
| US7061122B2 (en) | Components, methods and assemblies for multi-chip packages | |
| US20110260334A1 (en) | Semiconductor device | |
| KR20160012589A (ko) | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 | |
| JP2003249607A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| JP2000269408A (ja) | 半導体装置及びその製造方法 | |
| JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
| KR20010066939A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| CN113130435A (zh) | 封装结构及其制造方法 | |
| JP3213703B2 (ja) | リワーク可能なマイクロエレクトロニックマルチチップモジュール | |
| WO2004112129A1 (ja) | 電子装置 | |
| JPH09293808A (ja) | 半導体装置 | |
| KR102561718B1 (ko) | 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
| US7151308B2 (en) | Semiconductor chip package | |
| CN114823550B (zh) | 一种适于批量生产的芯片封装结构及封装方法 | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| KR101445766B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2003069187A (ja) | 電子部品実装基板用の基板接続支持具及び基板接続方法 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |