JP3876953B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3876953B2 JP3876953B2 JP04111999A JP4111999A JP3876953B2 JP 3876953 B2 JP3876953 B2 JP 3876953B2 JP 04111999 A JP04111999 A JP 04111999A JP 4111999 A JP4111999 A JP 4111999A JP 3876953 B2 JP3876953 B2 JP 3876953B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- substrate
- manufacturing
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、BGA(Ball Grid Array)やCSP(Chip Scale/Size Package)のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。また、基板には貫通穴が形成され、この貫通穴を介して、配線パターンとは反対側の面から突出するように、外部電極が形成されることがあった。
【0003】
このような構成のパッケージが適用された半導体装置によれば、回路基板に実装されてから、回路基板と半導体装置との熱膨張率の差により、外部電極に応力が加えられると、この外部電極にクラックが入ることがあった。
【0004】
本発明は、この問題点を解決するものであり、その目的は、外部電極のクラックを防止できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0005】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記貫通穴内において、前記貫通穴を形成する内壁面と前記外部電極との間に、前記接着部材の一部が介在する。
【0006】
本発明によれば、貫通穴内から外部電極が形成され、外部電極と貫通穴との間には、接着部材の一部が介在する。したがって、接着部材が応力緩和部材となるので、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
【0007】
なお、本発明では、接着部材は、基板と導電部材との間から貫通穴の内壁面に至るまで連続性を保っていてもよいし、非連続的に貫通穴内に存在してもよい。
【0008】
(2)この半導体装置において、前記貫通穴内において、前記接着部材の一部が引き込まれて介在してもよい。
【0009】
(3)本発明に係る半導体装置は、貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に直接形成されて前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して、前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記基板は、前記外部電極よりも弾力性の高い材料で形成され、
前記貫通穴の内壁面には、前記基板を構成する前記材料によって凸部が形成される。
【0010】
本発明によれば、貫通穴の内壁面に凸部が形成されていることで、平坦な内壁面よりも変形しやすくなっており、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
【0011】
(4)この半導体装置において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有してもよい。
【0012】
これによれば、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
【0013】
(5)本発明に係る半導体装置は、貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する。
【0014】
本発明によれば、貫通穴内から外部電極が形成される。ここで、外部電極の基端部の径dと突出部の径φとは、φ≦dの関係を有する。すなわち、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
【0015】
(6)前記基板は、絶縁基板であってもよい。
【0016】
(7)前記基板は、プリント基板であってもよい。
【0017】
(8)前記外部電極は、ハンダで形成されてもよい。
【0018】
(9)この半導体装置において、
前記基板の外形は、半導体素子の外形よりも大きくてもよい。
【0019】
(10)この半導体装置において、
前記半導体素子の前記電極は、導電性粒子が接着剤に分散されてなる異方性導電材料を介して前記導電部材に電気的に接続されてもよい。
【0020】
(11)この半導体装置において、
前記半導体素子の前記電極は、ワイヤを介して前記導電部材に電気的に接続されてもよい。
【0021】
(12)本発明に係る回路基板には、上記半導体装置が実装される。
【0022】
(13)本発明に係る電子機器は、上記回路基板を有する。
【0023】
(14)本発明に係る半導体装置の製造方法は、接着部材が一方の面に設けられた基板を用意する工程と、
前記基板を、前記接着部材が設けられた面側からその反対側面に向かって型抜きを行うことにより、貫通穴を形成するとともに、前記貫通穴内に前記接着部材の一部を引き込む工程と、
前記接着部材を介して、前記基板における前記貫通穴上を含む前記一方の面の任意の領域に導電部材を貼り付ける工程と、
前記貫通穴及び該貫通穴内に引き込まれた前記一部の接着部材の内側を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む。
【0024】
本発明によれば、基板の型抜きを行って貫通穴を形成するときに、同時に貫通穴内に接着部材の一部を引き込むことができる。続いて、貫通穴を介して外部電極を形成すると、この外部電極と貫通穴との間に接着部材の一部が介在するようになる。こうして得られた半導体装置によれば、接着部材が応力緩和部材となるので、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収して、外部電極にクラックが生じることを防止することができる。
【0025】
(15)本発明に係る半導体装置の製造方法は、内壁面に凸部を有する貫通穴が形成されるとともに、前記貫通穴上を含む領域に導電部材が直接形成され、外部電極よりも弾力性の高い材料からなる基板を用意する工程と、
前記貫通穴を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む。
【0026】
本発明によれば、貫通穴の内壁面に凸部が形成されていることで、平坦な内壁面よりも変形しやすくなっており、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
【0027】
(16)この製造方法において、
前記導電部材を形成する前に、前記基板を型抜きする工程を含み、前記型抜きする工程で、前記基板の一部を前記貫通穴に引き込んで前記凸部を形成してもよい。
【0028】
これによれば、型抜きをする工程で凸部を簡単に形成することができる。
【0029】
(17)この製造方法において、
レーザを使用して前記貫通穴を形成してもよい。
【0030】
レーザを使用すると、凸部が必然的に生じる。
【0031】
(18)この製造方法において、
ウエットエッチングによって前記貫通穴を形成してもよい。
【0032】
ウエットエッチングを適用すると、凸部が必然的に生じる。
【0033】
(19)この製造方法において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有してもよい。
【0034】
これによれば、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
【0035】
(20)本発明に係る半導体装置の製造方法は、貫通穴が形成されるとともに前記貫通穴上を含む領域に導電部材が形成された基板を用意する工程と、
前記貫通穴を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材とは反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含み、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する。
【0036】
本発明によって製造された半導体装置によれば、外部電極の基端部の径dと突出部の径φとがφ≦dの関係を有する。すなわち、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
【0037】
(21)前記基板は、絶縁フィルム又はプリント基板であってもよい。
【0038】
(22)前記外部電極の形成材料は、ハンダであってもよい。
【0039】
(23)この半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程の後に、前記基板を、半導体素子の外側で打ち抜く工程を含んでもよい。
【0040】
(24)この製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、導電性粒子が接着剤に分散されてなる異方性導電材料を介して、前記電極を前記導電部材に電気的に接続してもよい。
【0041】
(25)この製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、ワイヤを介して前記導電部材に前記電極を電気的に接続してもよい。
【0042】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【0043】
(第1の実施の形態)
図1は、第1の実施の形態に係る半導体装置を示す図である。この半導体装置10は、半導体素子の一例である半導体チップ12及び基板の一例である絶縁フィルム14を含み、CSP型のパッケージが適用されたものである。絶縁フィルム14には、外部電極16が形成されており、半導体チップ12は、複数の電極13を有する。図1において、電極13は、半導体チップ12の対向する二辺にのみ形成されているが、周知のように四辺に形成されてもよい。
【0044】
絶縁フィルム14はポリイミド樹脂等からなり、複数の貫通穴14aを有する。ポリイミド樹脂からなる基板として、
熱膨張係数:12ppm/℃
弾性率 :900kg/mm2
程度のものや、
熱膨張係数:20ppm/℃
弾性率 :302kg/mm2
程度のものを使用することができる。また、絶縁フィルム14の一方の面に、導電部材の一例である配線パターン18が貼り付けられている。詳しくは、配線パターン18は、接着剤17を介して、絶縁フィルム14に貼り付けられている。接着部材の一例である接着剤17として、
熱膨張係数(50〜150℃):70〜165ppm/℃
弾性率(150℃) :0.1〜0.9×108Pa
破断伸び :13〜29%
程度のものを使用することができ、例えば、
熱膨張係数(50〜150℃):70ppm/℃
弾性率(150℃) :0.1×108Pa
破断伸び :21%
程度のものを使用することができる。
【0045】
接着剤17の一部は、貫通穴14a内に引き込まれている。なお、接着剤17の代わりに、粘着テープ等を使用してもよい。また、配線パターン18は、貫通穴14a上を通るように形成されており、図1に示されないが、貫通穴14a上を含む部分は、他の部分よりも幅の広いランドとなっている。
【0046】
さらに、絶縁フィルム14には、貫通穴14aを介して、配線パターン18に(図においては下に)外部電極16が形成されている。外部電極16は、貫通穴14a内に位置して配線パターン16と接合される基端部16aと、配線パターン18とは反対側に絶縁フィルム14から突出する突出部16bと、を含む。なお、外部電極16は、ハンダ、銅又はニッケルなどからなる。
【0047】
本実施の形態では、図1に拡大して示すように、外部電極16の基端部16aと、貫通穴14aとの間に、接着剤17の一部が介在している。この接着剤17の一部によって、外部電極16に加えられた応力(熱ストレスや機械的ストレス)が緩和されるようになっている。ここで、応力は加熱されたときに生じることが多いので、接着剤17は、少なくとも加熱されたときに、応力緩和機能を果たせる程度に柔軟性又は弾力性を有することが必要である。
【0048】
各々の配線パターン18には、凸部18aが形成されている。各凸部18aは、半導体チップ12の各電極13に対応して形成されている。したがって、電極13が、半導体チップ12の外周に沿って四辺に並んでいる場合には、凸部18aも四辺に並ぶように形成される。電極13は、凸部18aに電気的に接続され、配線パターン18を介して外部電極16と導通するようになっている。また、凸部18aが形成されることで、絶縁フィルム14と半導体チップ12との間、あるいは、配線パターン18と半導体チップ12との間には広い間隔をあけることができる。
【0049】
電極13と凸部18aとの電気的な接続は、異方性導電材料の一例である異方性導電膜20によって図られる。異方性導電膜20は、樹脂中の金属微粒子などの導電粒子を分散させてシート状にしたものである。電極13と凸部18aとの間で異方性導電膜20が押しつぶされると、導電粒子も押しつぶされて、両者間を電気的に導通させるようになる。また、異方性導電膜20を使用すると、導電粒子が押しつぶされる方向にのみ電気的に導通し、それ以外の方向には導通しない。したがって、複数の電極13の上に、シート状の異方性導電膜20を貼り付けても、隣り同士の電極13間では電気的に導通しない。
【0050】
上述の例では、凸部18aを配線パターン18側に形成したが、半導体チップ12の電極13上にバンプを形成してもよく、その場合には、配線パターン18側に凸部18aの形成は不要である。
【0051】
本実施の形態では、異方性導電膜20は、電極13と凸部18aとの間及びその付近にのみ形成されているが、電極13と凸部18aとの間にのみ形成してもよいし、後述する樹脂22が注入される領域を含め、半導体チップ12の全面に形成されてもよい。
【0052】
そして、絶縁フィルム14と半導体チップ12との間に形成される隙間には、ゲル注入穴24から樹脂22が注入されている。なお、半導体チップ12の全面に異方性導電膜20を形成する場合には、注入穴24が不要であり、かつ、樹脂22の注入工程も不要である。
【0053】
ここで、樹脂22として、ヤング率が低く応力緩和の働きを果たせる材質を用いれば、上述した接着剤17による応力緩和機能に加えて、さらに応力緩和を図ることができる。例えば、ポリイミド樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂等を用いることで、樹脂22が応力緩和機能を果たす。
【0054】
次に、本実施の形態に係る半導体装置10の製造方法について、主要な工程を説明する。
【0055】
まず、一方の面に接着剤17が設けられた絶縁フィルム14を用意し、絶縁フィルム14に貫通穴14aを形成する。その工程を図2(A)及び図2(B)に示す。すなわち、図2(A)に示すように、まず、接着剤17が設けられた面側に打ち抜き治具1及び受け治具2を配置する。同図においては、接着剤17を有する面を上にして絶縁フィルム14が位置し、その上に打ち抜き治具1が位置している。なお、絶縁フィルム14は、図示しない台の上に載せられている。そして、図2(B)に示すように、打ち抜き治具1にて絶縁フィルム14を貫通させて、貫通穴14aを形成する。ここで、打ち抜き治具1は、受け治具2にガイドされて接着剤17を引き込みながら絶縁フィルム14を貫通する。したがって、接着剤17の一部は、貫通穴14aの内部に引き込まれた状態となる。また、貫通穴14a内に引き込まれた接着剤17は、打ち抜き治具1を引き抜いても元にもどらず、貫通穴14a内に残る。なお、接着剤17を貫通穴14a内に引き込むには、打ち抜き治具1と受け治具2との間に、10〜50μm程度の隙間(クリアランス)が存在することが好ましい。
【0056】
また、好ましくは、貫通穴14aの形成と同時に、絶縁フィルム14にゲル注入穴24も形成する。
【0057】
そして、絶縁フィルム14に銅箔などの導電箔を貼り付けて、エッチングにより配線パターン18を形成する。凸部18aの形成領域をマスクして、それ以外の部分を薄肉にするようにエッチングし、マスクを除去すれば、凸部18aを形成することができる。
【0058】
続いて、絶縁フィルム14には、凸部18aの上から異方性導電膜20を貼り付ける。詳しくは、複数の凸部18aが、対向する二辺に沿って並ぶ場合は平行する2つの直線状に異方性導電膜20を貼り付け、凸部18aが四辺に並ぶ場合は、これに対応して矩形を描くように異方性導電膜20を貼り付ける。
【0059】
こうして、上記絶縁フィルム14を、凸部18aと電極13とを対応させて、半導体チップ12上に押しつけて、凸部18aと電極13とで異方性導電膜20を押しつぶす。こうして、凸部18aと電極13との電気的接続を図ることができる。
【0060】
次に、ゲル注入穴24から、樹脂を注入して、絶縁フィルム14と半導体チップ12との間に、樹脂22を形成する。
【0061】
そして、貫通穴14aを介して配線パターン18上にハンダを設け、ボール状の外部電極16を形成する。具体的には、例えば、ハンダペーストを用いたハンダ印刷や、ハンダボールを配線パターン18上に載せることによって、外部電極16を形成する。
【0062】
これらの工程によって、半導体装置10を得ることができる。なお、本実施の形態では、異方性導電膜20を用いたが、その代わりに異方性導電接着剤を用いても良い。異方性導電接着剤は、シート状をなしていない点を除き異方性導電膜20と同様の構成のものである。
【0063】
本実施の形態によれば、絶縁フィルム14に形成された貫通穴14aと外部電極16との間に、接着剤17が介在するので、外部電極16に加えられた応力(熱ストレスや機械的ストレス)を吸収することができる。このような構成を得るには、上述したように、絶縁フィルム14に予め接着剤17を設けておき、この接着剤17の側から、貫通穴14aの打ち抜き工程を行えばよい。こうすることで、貫通穴14aの打ち抜き工程と同時に、接着剤17の一部を貫通穴14a内に引き込むことができる。
【0064】
次に、図3は、本実施の形態の変形例を示す図である。この変形例では、絶縁フィルム14の貫通穴14a内に接着剤17が入り込んでおらず、外部電極26の形状に特徴を有する。接着剤17が貫通穴14a内に入り込んでいなくてもよいので、接着剤17を有しないプリント基板を、絶縁フィルム14の代わりに用いることもできる。
【0065】
すなわち、外部電極26の基端部26aの径dと、突出部26bの径φとが、
φ≦d
の関係を有する。言い換えると、貫通穴14aの開口端部に位置する基端部26aが、貫通穴14aの外側で絶縁フィルム14から突出する突出部26bとほぼ等しいか、あるいは、基端部26aが突出部26bよりも大きくなっている。特に、両者がほぼ等しいことが好ましい。こうすることで、突出部26bから基端部26aにかけて、絞られた形状が形成されないようになっている。
【0066】
この構成によれば、外部電極26に絞られる形状がないので、外部電極26に加えられる応力が集中しない。そして、応力を分散させてクラックを防止することができる。なお、貫通穴14a内に接着剤17が入り込んでいる構造をとれば、さらに応力緩和性能は向上する。
【0067】
また、その製造方法は、上述した実施の形態と同様である。ただし、貫通穴14a内に接着剤17を入り込ませる工程が必ずしも必要ではないため、貫通穴14aを打ち抜く方向が限定されない。また、配線パターン18を絶縁フィルム14上にスパッタリングによって形成するなど、この変形例では、接着剤17を省略してもよい。ただし、この変形例では、貫通穴14aと外部電極26との間に、接着剤17が介在することを妨げるものではない。
【0068】
(第2の実施の形態)
図4は、第2の実施の形態に係る半導体装置を示す図である。この半導体装置110は、半導体素子112と、基板の一例である絶縁フィルム14(第1の実施の形態と同じ構成)と、複数の外部電極16(第1の実施の形態と同じ構成)とを含む。半導体素子112の複数の電極(図示せず)にはバンプ113が設けられている。バンプ113は、金ボールバンプ、金メッキバンプであることが多いが、ハンダボールであってもよい。絶縁フィルム14は、半導体素子112よりも大きい形状をなしている。
【0069】
絶縁フィルム14の一方の面に、導電部材118が貼り付けられている。導電部材118は、図1に示す配線パターン18から凸部18aを省略した構成をなし、接着剤17によって絶縁フィルム14に貼り付けられている。
【0070】
バンプ113と導電部材118との電気的な接続は、絶縁フィルム118における導電部材118が形成された面の全体に設けられた異方性導電材料120によって図られる。異方性導電材料120自体は、図1に示す異方性導電膜20と同じものを使用することができる。こうすることで、半導体素子112と絶縁フィルム14との間に異方性導電材料120が介在して、半導体素子112における電極が形成された面と、絶縁フィルム14における導電部材118が形成された面と、が覆われて保護される。その他の構成は、第1の実施の形態と同じである。
【0071】
本実施の形態に係る半導体装置110の製造方法については、異方性導電材料120を絶縁フィルム14の全面に設ける点を除き、第1の実施の形態で説明した方法を適用することができる。半導体装置110を製造するときには、基板に半導体素子112を搭載してから、この基板を絶縁フィルム14の形状で打ち抜いてもよい。また、本実施の形態でも、外部電極16の形状について図3に示す形態を適用することができる。
【0072】
(第3の実施の形態)
図5は、本発明の第3の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置30では、配線パターン38と半導体チップ32の電極33とが、ワイヤ40によって接続されている。配線パターン38は、接着剤37を介して基板34に貼り付けられることで形成されている。基板34は、第1の実施の形態と同様に絶縁フィルムの場合や、もしくは、プリント基板の場合がある。
【0073】
また、基板34の配線パターン38の形成面には、応力緩和層42が設けられている。応力緩和層42は、第1の実施の形態の樹脂22として選択可能な材料から形成されている。この応力緩和層42に接着剤46を介して、半導体チップ32の電極33を有する面とは反対側の面が接着されている。
【0074】
基板34には、貫通穴34aが形成されている。この貫通穴34aを介して、配線パターン38に外部電極36が形成されている。詳しくは、基板34における配線パターン38とは反対側の面に突出するように、配線パターン38上に外部電極36が形成されている。そして、半導体チップ32の外周及び基板34の配線パターン38を有する面が、樹脂44にて封止されている。
【0075】
外部電極36は、図1に示す構成、もしくは図3に示す外部電極26と同様の構成をなし、同様の効果を達成できるようになっている。あるいは、図1に示す実施の形態と同様に、貫通穴34aと外部電極36との間に接着剤37が介在するように構成してもよい。
【0076】
本実施の形態は、第1の実施の形態と比べて、半導体チップ32の電極33と配線パターン38との接続にワイヤ40を使用した点と、半導体チップ32等が樹脂44によって封止されている点で相違するが、応力緩和に関する機能は第1の実施の形態と同様である。
【0077】
(第4の実施の形態)
図6は、本発明の第4の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置130は、貫通穴34aと外部電極136との間に接着剤37が介在する点で図5に示す半導体装置30と異なる。
【0078】
(第5の実施の形態)
図7は、本発明の第5の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置210は、導電部材118が、接着部材なしで基板214に直接形成されている点で、図4に示す半導体装置110と異なる。図7において、図4に示す半導体装置110と同じ構成には同じ符号を付してある。なお、本実施の形態では、半導体素子112がフェースダウン実装されているが、図6に示すフェースアップ実装を適用してもよい。
【0079】
基板214は、外部電極16よりも弾力性の高い材料で形成されている。また、基板214の貫通穴214aの内壁面には、凸部220が形成されている。凸部220の形成方法を図8(A)及び図8(B)に示す。
【0080】
基板214は、接着剤が設けられていない点で図2に示す絶縁フィルム14と異なる。図8(A)に示すように受け治具2に載せられた基板214を、打ち抜き治具1によって、図8(B)に示すように打ち抜いて貫通穴214aを形成する。こうすることで、基板214を構成する材料が貫通穴214aの内部に突出して凸部220が形成される。例えば、基板214の一方の面において貫通穴214aの端部を形成する部分の一部が、貫通穴214a内に引き込まれて凸部220が形成されてもよいし、基板214の厚みの中間部分において、貫通穴214aの内壁面に凸部220が形成されてもよい。また、凸部220は、貫通穴214aの周端部の全体が貫通穴214aの内側に突出してリング状をなしてもよいし、貫通穴214aの周端部の一部のみが貫通穴214aの内側に突出して構成されても良い。凸部220が形成されていることで、図4に示すように、接着剤17が貫通穴14a内に介在する構成と同じ効果を達成することができる。すなわち、貫通穴214aの内壁面が平坦な場合よりも、凸部220が変形しやすいので、外部電極16に加えれる応力を緩和することができる。
【0081】
こうして、貫通穴214aが形成されてから、基板214に導電部材118を形成して2層基板を構成する。例えば、基板214が熱可塑性である場合にはこれを加熱して軟化させ、導電箔を密着させることで接着剤なしで貼り付け、これをエッチングして導電部材218を形成することができる。あるいは、スパッタリングを適用してもよい。
【0082】
あるいは、図9に示すように、導電部材310が形成された基板300に、レーザ320を使用して貫通穴330を形成してもよい。この場合にも、貫通穴330には、凸部332が形成される。レーザ320として、CO2レーザを使用すれば凸部332が形成されやすいが、エキシマレーザを使用してもよい。
【0083】
または、図10に示すように、導電部材410が形成された基板400に、貫通穴に対応した開口422を有するレジスト420を形成し、ウエットエッチングを施すことで、貫通穴430を形成してもよい。この場合にも、貫通穴430の内壁面には、凹凸があるので、凸部432が形成される。
【0084】
なお、上述した実施の形態は、CSP型のパッケージを適用した半導体装置であるが、本発明は、多ピン化を図るために半導体チップよりも広い基板が使用されるBGA型のパッケージに適用することもできる。
【0085】
図11には、上述した実施の形態に係る方法によって製造された半導体装置1100を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなる配線パターンが所望の回路となるように形成されるとともに、この回路基板1000にハンダボールが設けられている。そして、配線パターンのハンダボールと半導体装置1100の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【0086】
この場合、半導体装置1100には外部との熱膨張差や機械的ストレスにより生じる歪みを吸収する構造が設けられているため、本半導体装置1100を回路基板1000に実装しても接続時及びそれ以降の信頼性を向上できる。
【0087】
なお、実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板1000を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
【0088】
そして、この回路基板1000を備える電子機器として、図12には、ノート型パーソナルコンピュータ1200が示されている。
【0089】
なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図1】図1は、第1の実施の形態に係る半導体装置を示す断面図である。
【図2】図2(A)及び図2(B)は、第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図3】図3は、第1の実施の形態の変形例に係る半導体装置を示す図である。
【図4】図4は、第2の実施の形態に係る半導体装置を示す断面図である。
【図5】図5は、第3の実施の形態に係る半導体装置を示す図である。
【図6】図6は、第4の実施の形態に係る半導体装置を示す図である。
【図7】図7は、第5の実施の形態に係る半導体装置を示す断面図である。
【図8】図8(A)及び図8(B)は、第5の実施の形態に係る半導体装置の製造方法を示す図である。
【図9】図9は、第5の実施の形態に係る半導体装置の製造方法を示す図である。
【図10】図10は、第5の実施の形態に係る半導体装置の製造方法を示す図である。
【図11】図11は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図12】図12は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。
【符号の説明】
10 半導体装置
12 半導体チップ
13 電極
14 絶縁フィルム(基板)
14a 貫通穴
16 外部電極
16a 基端部
16b 突出部
17 接着剤(接着部材)
18 配線パターン(導電部材)
Claims (23)
- 貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記貫通穴内において、前記貫通穴を形成する内壁面と前記外部電極との間に、前記接着部材の一部が介在する半導体装置。 - 請求項1記載の半導体装置において、
前記貫通穴内において、前記接着部材の一部が引き込まれて介在する半導体装置。 - 貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に直接形成されて前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して、前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記基板は、前記外部電極よりも弾力性の高い材料で形成され、
前記貫通穴の内壁面には、前記基板を構成する前記材料によって凸部が形成される半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記基板は、絶縁基板である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記基板は、プリント基板である半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置において、
前記外部電極は、ハンダで形成される半導体装置。 - 請求項1から請求項7のいずれかに記載の半導体装置において、
前記基板の外形は、半導体素子の外形よりも大きい半導体装置。 - 請求項1から請求項8のいずれかに記載の半導体装置において、
前記半導体素子の前記電極は、導電性粒子が接着剤に分散されてなる異方性導電材料を介して前記導電部材に電気的に接続される半導体装置。 - 請求項1から請求項8のいずれかに記載の半導体装置において、
前記半導体素子の前記電極は、ワイヤを介して前記導電部材に電気的に接続される半導体装置。 - 請求項1から請求項10のいずれかに記載の半導体装置が実装された回路基板。
- 請求項11記載の回路基板を有する電子機器。
- 接着部材が一方の面に設けられた基板を用意する工程と、
前記基板を、前記接着部材が設けられた面側からその反対側面に向かって型抜きを行うことにより、貫通穴を形成するとともに、前記貫通穴内に前記接着部材の一部を引き込む工程と、
前記接着部材を介して、前記基板における前記貫通穴上を含む前記一方の面の任意の領域に導電部材を貼り付ける工程と、
前記貫通穴及び該貫通穴内に引き込まれた前記一部の接着部材の内側を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む半導体装置の製造方法。 - 内壁面に凸部を有する貫通穴が形成されるとともに、前記貫通穴上を含む領域に導電部材が直接形成され、外部電極よりも弾力性の高い材料からなる基板を用意する工程と、
前記貫通穴を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記導電部材を形成する前に、前記基板を型抜きする工程を含み、前記型抜きする工程で、前記基板の一部を前記貫通穴に引き込んで前記凸部を形成する半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
レーザを使用して前記貫通穴を形成する半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
ウエットエッチングによって前記貫通穴を形成する半導体装置の製造方法。 - 請求項13から請求項17のいずれかに記載の半導体装置の製造方法において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する半導体装置の製造方法。 - 請求項13から請求項17のいずれかに記載の半導体装置の製造方法において、
前記基板は、絶縁フィルム又はプリント基板である半導体装置の製造方法。 - 請求項13から請求項19のいずれかに記載の半導体装置の製造方法において、
前記外部電極の形成材料は、ハンダである半導体装置の製造方法。 - 請求項13から請求項20のいずれかに記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程の後に、前記基板を、半導体素子の外側で打ち抜く工程を含む半導体装置の製造方法。 - 請求項13から請求項21のいずれかに記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、導電性粒子が接着剤に分散されてなる異方性導電材料を介して、前記電極を前記導電部材に電気的に接続する半導体装置の製造方法。 - 請求項13から請求項21のいずれかに記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、ワイヤを介して前記導電部材に前記電極を電気的に接続する半導体装置の製造方法。
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04111999A JP3876953B2 (ja) | 1998-03-27 | 1999-02-19 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US09/271,336 US6097610A (en) | 1998-03-27 | 1999-03-18 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
CNB998003778A CN1154178C (zh) | 1998-03-27 | 1999-03-19 | 半导体装置及其制造方法、电路基板和电子装置 |
EP05028348A EP1659625A3 (en) | 1998-03-27 | 1999-03-19 | Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument |
DE69938767T DE69938767D1 (de) | 1998-03-27 | 1999-03-19 | Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement |
AU28540/99A AU2854099A (en) | 1998-03-27 | 1999-03-19 | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
EP99909273A EP0996154B1 (en) | 1998-03-27 | 1999-03-19 | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
PCT/JP1999/001408 WO1999050906A1 (en) | 1998-03-27 | 1999-03-19 | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
KR1019997010947A KR100362796B1 (ko) | 1998-03-27 | 1999-03-19 | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 |
TW088104600A TW459353B (en) | 1998-03-27 | 1999-03-23 | Semiconductor device and manufacture thereof, circuit board and electronic apparatus capable of preventing cracks in the external electrodes |
US09/589,353 US6340606B1 (en) | 1998-03-27 | 2000-06-08 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
HK01100474A HK1029662A1 (en) | 1998-03-27 | 2001-01-19 | Semiconductor device and method for manufacturing the same circuit substrate and electronic device. |
US09/991,931 US6815815B2 (en) | 1998-03-27 | 2001-11-26 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US10/954,294 US7094629B2 (en) | 1998-03-27 | 2004-10-01 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US11/480,828 US7518239B2 (en) | 1998-03-27 | 2006-07-06 | Semiconductor device with substrate having penetrating hole having a protrusion |
US12/314,146 US7871858B2 (en) | 1998-03-27 | 2008-12-04 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US12/963,887 US8310057B2 (en) | 1998-03-27 | 2010-12-09 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10058098 | 1998-03-27 | ||
JP10-100580 | 1998-03-27 | ||
JP04111999A JP3876953B2 (ja) | 1998-03-27 | 1999-02-19 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249334A Division JP4273352B2 (ja) | 1998-03-27 | 2006-09-14 | 半導体装置の製造方法 |
JP2006249333A Division JP4328978B2 (ja) | 1998-03-27 | 2006-09-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340359A JPH11340359A (ja) | 1999-12-10 |
JP3876953B2 true JP3876953B2 (ja) | 2007-02-07 |
Family
ID=26380673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04111999A Expired - Fee Related JP3876953B2 (ja) | 1998-03-27 | 1999-02-19 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (10)
Country | Link |
---|---|
US (7) | US6097610A (ja) |
EP (2) | EP0996154B1 (ja) |
JP (1) | JP3876953B2 (ja) |
KR (1) | KR100362796B1 (ja) |
CN (1) | CN1154178C (ja) |
AU (1) | AU2854099A (ja) |
DE (1) | DE69938767D1 (ja) |
HK (1) | HK1029662A1 (ja) |
TW (1) | TW459353B (ja) |
WO (1) | WO1999050906A1 (ja) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4446471C2 (de) * | 1994-12-23 | 1997-05-22 | Fraunhofer Ges Forschung | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger |
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
WO1999000842A1 (en) * | 1997-06-26 | 1999-01-07 | Hitachi Chemical Company, Ltd. | Substrate for mounting semiconductor chips |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3506211B2 (ja) * | 1998-05-28 | 2004-03-15 | シャープ株式会社 | 絶縁性配線基板及び樹脂封止型半導体装置 |
US6472726B1 (en) * | 1998-07-28 | 2002-10-29 | Seiko Epson Corporation | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment |
US6429530B1 (en) * | 1998-11-02 | 2002-08-06 | International Business Machines Corporation | Miniaturized chip scale ball grid array semiconductor package |
JP3423897B2 (ja) | 1999-04-01 | 2003-07-07 | 宮崎沖電気株式会社 | 半導体装置の製造方法 |
JP2001015551A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001156212A (ja) * | 1999-09-16 | 2001-06-08 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
EP1243026A1 (en) * | 1999-12-21 | 2002-09-25 | Advanced Micro Devices, Inc. | Organic packages with solders for reliable flip chip connections |
JP2001291802A (ja) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
DE10017741A1 (de) * | 2000-04-10 | 2001-10-25 | Infineon Technologies Ag | Gehäuse für Halbleiterchips |
JP2002057252A (ja) | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3721986B2 (ja) * | 2000-12-20 | 2005-11-30 | 日立電線株式会社 | 半導体装置及びその製造方法 |
KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
US20020162679A1 (en) * | 2001-05-04 | 2002-11-07 | Nael Hannan | Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies |
DE10133571B4 (de) * | 2001-07-13 | 2005-12-22 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
JP2003059971A (ja) * | 2001-08-20 | 2003-02-28 | Nec Kansai Ltd | 配線基板及びその製造方法並びに半導体装置 |
JP2003249743A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置並びに電子機器 |
US7024947B2 (en) * | 2002-03-07 | 2006-04-11 | Alps Electric Co., Ltd. | Detection device including circuit component |
US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
JP2004311784A (ja) * | 2003-04-08 | 2004-11-04 | Fuji Xerox Co Ltd | 光検出装置、及びその実装方法 |
US20040252491A1 (en) * | 2003-06-10 | 2004-12-16 | Armament Systems And Procedures, Inc. | Printed circuit board lamp |
JP2005019815A (ja) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 半導体装置およびその製造方法、回路基板ならびに電子機器 |
US20050056458A1 (en) * | 2003-07-02 | 2005-03-17 | Tsuyoshi Sugiura | Mounting pad, package, device, and method of fabricating the device |
DE10333840B4 (de) * | 2003-07-24 | 2006-12-28 | Infineon Technologies Ag | Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung |
US20050046016A1 (en) * | 2003-09-03 | 2005-03-03 | Ken Gilleo | Electronic package with insert conductor array |
DE10343256B4 (de) | 2003-09-17 | 2006-08-10 | Infineon Technologies Ag | Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung |
DE10343255B4 (de) | 2003-09-17 | 2006-10-12 | Infineon Technologies Ag | Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte |
US7018219B2 (en) * | 2004-02-25 | 2006-03-28 | Rosenau Steven A | Interconnect structure and method for connecting buried signal lines to electrical devices |
JP2005259848A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US7332821B2 (en) * | 2004-08-20 | 2008-02-19 | International Business Machines Corporation | Compressible films surrounding solder connectors |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
JP2007172025A (ja) * | 2005-12-19 | 2007-07-05 | Matsushita Electric Ind Co Ltd | タッチパネル |
KR101037229B1 (ko) * | 2006-04-27 | 2011-05-25 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치 및 반도체 장치의 제조 방법 |
GB2453765A (en) | 2007-10-18 | 2009-04-22 | Novalia Ltd | Product packaging with printed circuit and means for preventing a short circuit |
TW201117336A (en) * | 2009-11-05 | 2011-05-16 | Raydium Semiconductor Corp | Electronic chip and substrate providing insulation protection between conducting nodes |
CN102668726B (zh) * | 2009-12-24 | 2015-07-01 | 古河电气工业株式会社 | 注塑成型基板与实装零件的安装结构 |
JP5468940B2 (ja) * | 2010-03-03 | 2014-04-09 | セイコーインスツル株式会社 | パッケージの製造方法 |
JP5115578B2 (ja) * | 2010-03-26 | 2013-01-09 | Tdk株式会社 | 多層配線板及び多層配線板の製造方法 |
CN102263350B (zh) * | 2010-05-26 | 2013-11-27 | 欣兴电子股份有限公司 | 连接器及其制作方法 |
JP5384443B2 (ja) * | 2010-07-28 | 2014-01-08 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
JP5642473B2 (ja) * | 2010-09-22 | 2014-12-17 | セイコーインスツル株式会社 | Bga半導体パッケージおよびその製造方法 |
DE102011014584A1 (de) * | 2011-03-21 | 2012-09-27 | Osram Opto Semiconductors Gmbh | Anschlussträger für Halbleiterchips und Halbleiterbauelement |
CN102496581A (zh) * | 2011-12-22 | 2012-06-13 | 日月光半导体制造股份有限公司 | 半导体封装结构及其半导体封装基板的制造方法 |
JP6342643B2 (ja) * | 2013-10-25 | 2018-06-13 | セイコーインスツル株式会社 | 電子デバイス |
CN103972113B (zh) * | 2014-05-22 | 2016-10-26 | 南通富士通微电子股份有限公司 | 封装方法 |
JP7111457B2 (ja) * | 2017-10-27 | 2022-08-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP7160302B2 (ja) | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
JP7046351B2 (ja) | 2018-01-31 | 2022-04-04 | 三国電子有限会社 | 接続構造体の作製方法 |
CN112040671B (zh) * | 2020-08-30 | 2024-03-15 | 深圳市实锐泰科技有限公司 | 一种柔性板凸起线路结构制作方法及柔性板凸起线路结构 |
WO2022168478A1 (ja) * | 2021-02-05 | 2022-08-11 | 株式会社村田製作所 | モジュール |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252953A (ja) | 1985-08-31 | 1987-03-07 | Kyocera Corp | プラグインパツケ−ジおよびその製造方法 |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
EP0360971A3 (en) * | 1988-08-31 | 1991-07-17 | Mitsui Mining & Smelting Co., Ltd. | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
US5083697A (en) * | 1990-02-14 | 1992-01-28 | Difrancesco Louis | Particle-enhanced joining of metal surfaces |
JPH045844A (ja) * | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ic搭載用多層回路基板及びその製造法 |
US5286417A (en) * | 1991-12-06 | 1994-02-15 | International Business Machines Corporation | Method and composition for making mechanical and electrical contact |
JPH068982A (ja) | 1992-06-25 | 1994-01-18 | Sony Corp | ビデオカセット収納ケース |
US5386627A (en) * | 1992-09-29 | 1995-02-07 | International Business Machines Corporation | Method of fabricating a multi-layer integrated circuit chip interposer |
JPH06168982A (ja) | 1992-11-30 | 1994-06-14 | Toshiba Corp | フリップチップ実装構造 |
JP3400051B2 (ja) * | 1993-11-10 | 2003-04-28 | ザ ウィタカー コーポレーション | 異方性導電膜、その製造方法及びそれを使用するコネクタ |
US5431571A (en) * | 1993-11-22 | 1995-07-11 | W. L. Gore & Associates, Inc. | Electrical conductive polymer matrix |
DE69428181T2 (de) | 1993-12-13 | 2002-06-13 | Matsushita Electric Ind Co Ltd | Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung |
JP2833996B2 (ja) | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
JP3377867B2 (ja) * | 1994-08-12 | 2003-02-17 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JP2581017B2 (ja) | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH08236654A (ja) * | 1995-02-23 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップキャリアとその製造方法 |
WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
JPH0926631A (ja) | 1995-07-11 | 1997-01-28 | Canon Inc | 画像読取装置 |
JP3225800B2 (ja) * | 1995-08-09 | 2001-11-05 | 三菱電機株式会社 | 半導体装置 |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US5936848A (en) * | 1995-12-20 | 1999-08-10 | Intel Corporation | Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias |
US5844317A (en) * | 1995-12-21 | 1998-12-01 | International Business Machines Corporation | Consolidated chip design for wire bond and flip-chip package technologies |
JP3624512B2 (ja) * | 1996-01-12 | 2005-03-02 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
JP2751913B2 (ja) * | 1996-03-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置用パッケージ |
JPH09298252A (ja) * | 1996-05-01 | 1997-11-18 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びこれを用いた半導体装置 |
JP3431406B2 (ja) * | 1996-07-30 | 2003-07-28 | 株式会社東芝 | 半導体パッケージ装置 |
US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
US5805425A (en) * | 1996-09-24 | 1998-09-08 | Texas Instruments Incorporated | Microelectronic assemblies including Z-axis conductive films |
US5969424A (en) * | 1997-03-19 | 1999-10-19 | Fujitsu Limited | Semiconductor device with pad structure |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
JP3363065B2 (ja) | 1997-05-16 | 2003-01-07 | 日立化成工業株式会社 | 半導体パッケージ用チップ支持基板の製造法及び半導体装置 |
JP3362636B2 (ja) | 1997-06-24 | 2003-01-07 | 日立電線株式会社 | Tab用テープキャリアの製造方法 |
DE19732915C1 (de) * | 1997-07-30 | 1998-12-10 | Siemens Ag | Verfahren zur Herstellung eines Chipmoduls |
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
US6114240A (en) * | 1997-12-18 | 2000-09-05 | Micron Technology, Inc. | Method for fabricating semiconductor components using focused laser beam |
JPH11214413A (ja) | 1998-01-22 | 1999-08-06 | Rohm Co Ltd | 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置 |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP3654116B2 (ja) * | 2000-03-10 | 2005-06-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6404064B1 (en) * | 2000-07-17 | 2002-06-11 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure on substrate for flip-chip package application |
US6491173B1 (en) * | 2000-07-18 | 2002-12-10 | Sidelines, Inc. | Wire basket system |
JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
-
1999
- 1999-02-19 JP JP04111999A patent/JP3876953B2/ja not_active Expired - Fee Related
- 1999-03-18 US US09/271,336 patent/US6097610A/en not_active Expired - Lifetime
- 1999-03-19 DE DE69938767T patent/DE69938767D1/de not_active Expired - Lifetime
- 1999-03-19 KR KR1019997010947A patent/KR100362796B1/ko not_active IP Right Cessation
- 1999-03-19 WO PCT/JP1999/001408 patent/WO1999050906A1/ja active IP Right Grant
- 1999-03-19 EP EP99909273A patent/EP0996154B1/en not_active Expired - Lifetime
- 1999-03-19 EP EP05028348A patent/EP1659625A3/en not_active Withdrawn
- 1999-03-19 CN CNB998003778A patent/CN1154178C/zh not_active Expired - Fee Related
- 1999-03-19 AU AU28540/99A patent/AU2854099A/en not_active Abandoned
- 1999-03-23 TW TW088104600A patent/TW459353B/zh not_active IP Right Cessation
-
2000
- 2000-06-08 US US09/589,353 patent/US6340606B1/en not_active Expired - Lifetime
-
2001
- 2001-01-19 HK HK01100474A patent/HK1029662A1/xx not_active IP Right Cessation
- 2001-11-26 US US09/991,931 patent/US6815815B2/en not_active Expired - Fee Related
-
2004
- 2004-10-01 US US10/954,294 patent/US7094629B2/en not_active Expired - Fee Related
-
2006
- 2006-07-06 US US11/480,828 patent/US7518239B2/en not_active Expired - Fee Related
-
2008
- 2008-12-04 US US12/314,146 patent/US7871858B2/en not_active Expired - Fee Related
-
2010
- 2010-12-09 US US12/963,887 patent/US8310057B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1999050906A1 (en) | 1999-10-07 |
US20060249832A1 (en) | 2006-11-09 |
DE69938767D1 (de) | 2008-07-03 |
CN1154178C (zh) | 2004-06-16 |
US7871858B2 (en) | 2011-01-18 |
JPH11340359A (ja) | 1999-12-10 |
EP0996154B1 (en) | 2008-05-21 |
US6340606B1 (en) | 2002-01-22 |
US20110079898A1 (en) | 2011-04-07 |
AU2854099A (en) | 1999-10-18 |
US7094629B2 (en) | 2006-08-22 |
EP0996154A4 (en) | 2001-02-28 |
KR100362796B1 (ko) | 2002-11-27 |
US7518239B2 (en) | 2009-04-14 |
US20020068424A1 (en) | 2002-06-06 |
US8310057B2 (en) | 2012-11-13 |
HK1029662A1 (en) | 2001-04-06 |
TW459353B (en) | 2001-10-11 |
US20050040542A1 (en) | 2005-02-24 |
KR20010012977A (ko) | 2001-02-26 |
EP1659625A3 (en) | 2006-10-25 |
CN1262784A (zh) | 2000-08-09 |
US6815815B2 (en) | 2004-11-09 |
US20090117687A1 (en) | 2009-05-07 |
US6097610A (en) | 2000-08-01 |
EP1659625A2 (en) | 2006-05-24 |
EP0996154A1 (en) | 2000-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
JP3549316B2 (ja) | 配線基板 | |
JP3912445B2 (ja) | 半導体装置 | |
JP4328978B2 (ja) | 半導体装置の製造方法 | |
JP4273352B2 (ja) | 半導体装置の製造方法 | |
JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP4822018B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP4735856B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
JP2000216200A (ja) | 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器 | |
JP2001298128A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |