CN100550355C - 半导体芯片安装用基板及其制造方法和半导体模块 - Google Patents

半导体芯片安装用基板及其制造方法和半导体模块 Download PDF

Info

Publication number
CN100550355C
CN100550355C CNB02801796XA CN02801796A CN100550355C CN 100550355 C CN100550355 C CN 100550355C CN B02801796X A CNB02801796X A CN B02801796XA CN 02801796 A CN02801796 A CN 02801796A CN 100550355 C CN100550355 C CN 100550355C
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
basis material
insulative resin
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02801796XA
Other languages
English (en)
Other versions
CN1625805A (zh
Inventor
苅谷隆
西川雅也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1625805A publication Critical patent/CN1625805A/zh
Application granted granted Critical
Publication of CN100550355C publication Critical patent/CN100550355C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

半导体芯片安装用基板2包括：在绝缘性树脂基体材料5的一个面一侧形成的第1导电性凸点12；布线图形15，从凸点12起朝向基体材料5的周边部分延伸地设置；充填通路孔9，从基体材料5的另一个面起到达布线图形15；以及第2导电性凸点13或导体焊盘19，位于该通路孔9的正上方并与其电连接。在第1导电性凸点12上预先安装半导体芯片3，通过经粘接剂交替地层叠该安装基板和具有容纳芯片3的开口部27和连接到第2导电性凸点13上的导体柱26或导体焊盘的层间构件20，在最外层上配置I/O布线基板30等的其它连接用电路基板，通过对该层叠体加热加压实现一体化来制造连接可靠性方面良好的、能实现高密度化和薄型化的半导体模块。

Description

半导体芯片安装用基板及其制造方法和半导体模块
技术领域
本发明涉及适合于在绝缘性树脂基体材料上设置的布线图形上安装IC芯片等半导体芯片的电路基板和该电路基板的制造方法以及交替地层叠安装了半导体芯片的电路基板与层间构件而构成的半导体模块。
背景技术
最近，为了适应印刷布线板的高密度化及高功能化的要求，提出了在基板内埋入半导体芯片的技术。
例如，在特开平10-256429号公报中公开了在陶瓷基板内埋入半导体芯片的封装体。这样的封装体中，在陶瓷基板上形成的凹部内埋置半导体芯片，具有利用倒装芯片安装将该半导体芯片与在基板上设置的导体电路连接的BGA结构，由此，记载了可谋求提高来自半导体芯片的散热性、进而可谋求对窄间距布线的适应等的要旨。
但是，在上述现有技术的封装基板中，由于只用基板来进行布线的引出，其中，上述布线进行从半导体芯片至外部的导电性的连接，故难以层叠这样的基板。即使假定层叠这样的基板，由于埋置了半导体芯片的基板与层叠在其上的基板的结构基本上不同，故从半导体芯片引出的布线与层叠的基板的连接也是极为困难的。
上述现有技术的埋置了半导体芯片的陶瓷基板作为封装基板来使用，用来进行从以微细间距形成的半导体芯片一侧的端子至印刷基板的连接。已被引出的布线经焊锡球(BGA)或管脚(PGA)进行至外部的导电性的连接，因此，没有层叠这样的基板的认识，再者，该结构也不是能通过层叠基板来进行半导体芯片的层叠的结构。
因而，即使假定进行了层叠，基板与基板的连接中也引起剥离等，存在导电性连接及可靠性下降的问题。
此外，作为与IC芯片的高密度安装对应的技术，例如在特开平9-219490号公报、特开平10-135267号公报和特开平10-163414号公报中公开了层叠IC芯片的半导体模块的技术。
这样的现有技术是在每一层中组装了TSOP(薄的小轮廓封装)、TCP(载带封装)、BGA(球栅格阵列)等的IC封装体后层叠多个IC封装体的技术，将各层间构成为经预先在各封装体上设置的外部连接用的端子进行连接的结构。在这样的现有技术中，因为必须经过多个制造工序，故加工成本增加了。
在图1和图2中示出利用上述的现有技术制造的层叠封装体。图1示出层叠了用树脂进行模塑的封装体，图2(a)和图2(b)是安装了图1的层叠封装体的模块基板的侧面图和平面图。
在IC封装体100A和100B中设置了IC安装部106、在其上表面上安装的IC芯片102、连接IC芯片102与外部部件的引线101和在树脂内部连接IC芯片102与引线101的键合导线103，利用树脂体104覆盖了包含IC芯片102的规定的区域。
在这样的结构的IC封装体100A的上侧，成为层叠了另一IC封装体100B的状态并安装在基板105上。
但是，如果打算在厚度方向上堆叠上述的IC封装体100A和100B，以便安装在基板105上，则由于树脂体104的厚度的缘故，存在总的模块厚度变厚的问题。
此外，在横方向上将IC封装体100A和100B安装在基板105上的情况下，存在总的模块变大的问题。
再者，由于利用各自的引线101在基板105上连接上下的封装体100A和100B，故如果在封装体100A和100B的层叠时产生位置偏移，则存在引线101间发生短路的可能性。
因而，即使将上述的现有技术应用于例如要求IC卡及携带电话机等的小型化电子装置的IC封装体时，也存在难以谋求进一步的高密度化和薄型化的问题。
发明内容
因此，本发明是鉴于现有技术中存在的上述问题而进行的，其主要目的在于提供能可靠地进行与半导体芯片的导电性连接、同时能进一步层叠从半导体芯片引出的布线的半导体芯片安装用基板。
本发明的另一目的在于提出在连接可靠性方面良好的半导体芯片安装用基板的制造方法。
本发明的又一目的在于提供通过交替地层叠安装了半导体芯片的基板与层间构件并进行加热加压得到的、在能实现高密度、薄型化的连接可靠性方面良好的半导体模块。
本发明者为了实现上述的目的进行了锐意研究的结果，得到了如下的见解：通过经粘接剂层交替地层叠预先安装了半导体芯片的电路基板和具有能容纳半导体芯片的开口部的层间构件并对该层叠体形成的通路孔或导体柱可靠地进行半导体芯片间的导电性连接，则可谋求缩短半导体芯片间的距离，可减少起因于布线电阻或电感的不良情况，其结果，可高速地且无延迟地传递电信号，可谋求布线基板的高密度化、高功能化和薄型化，以下的内容是本发明的要旨。
(1)本发明的半导体芯片安装用基板是下述的半导体芯片安装用基板：在绝缘性树脂基体材料的一个面一侧，在其大致中央部中具有安装半导体芯片的区域，在该安装区域内形成用于利用回流法将所述半导体芯片安装在上述绝缘性树脂基体材料上的第1导电性凸点，同时布线图形从该第1导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，在到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，同时设置导电性地连接到该通路孔的、从上述绝缘性树脂基体材料的另一个面突出的第2导电性凸点，其特征在于，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
(2)此外，本发明的半导体芯片安装用基板是下述的半导体芯片安装用基板：在绝缘性树脂基体材料的一个面一侧，在其大致中央部中形成安装半导体芯片的导电性凸点，同时布线图形从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，在到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，同时设置导电性地连接到该通路孔的导体焊盘。
在上述的(1)和(2)中记载的半导体芯片安装用基板中，希望将布线图形的一部分形成为导体焊盘的形态。特别是，最好在基板周边部分上设置的通路孔位置上形成，这样可增加与被层叠的层间构件的导电性凸点的接触面积，吸收层叠时的位置偏移。
在上述的(2)中记载的半导体芯片安装用基板中，希望不仅在绝缘性树脂基体材料的一个面一侧形成布线图形，在上述绝缘性树脂基体材料的另一个面一侧也形成布线图形，将该布线图形导电性地连接到位于通路孔的正上方的导体焊盘上，即，希望在绝缘性树脂基体材料的两面上形成布线图形。
在上述的(1)和(2)中记载的半导体芯片安装用基板中，希望由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述通路孔。
此外，在绝缘性树脂基体材料的两面上形成布线图形的情况下，希望至少包含其熔点比铜的熔点低的金属来形成上述通路孔。此外，最好以由在靠近通路孔形成用开口底部处充填的电解铜电镀层、在靠近开口端的部分中充填其熔点比铜的熔点低的金属的电解电镀层构成的2层来形成。
此外，希望由电解电镀或无电解电镀来形成上述通路孔，特别是，最好用电解电镀来形成。
在上述的(1)和(2)中记载的半导体芯片安装用基板中，希望由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述导电性凸点。此外，希望用电解电镀处理或无电解电镀处理来形成这些金属。
特别是，用电解锡电镀或电解焊锡电镀来形成是较为理想的实施形态。
此外，可由同一金属来形成安装半导体芯片的第1导电性凸点和用来与层间构件进行连接的第2导电性凸点，此外，也可由熔点不同的金属分别形成上述第1导电性凸点和第2导电性凸点。特别是希望由其熔点比上述第2导电性凸点的熔点低的金属来形成上述第1导电性凸点，特别是，上述第1导电性凸点和第2导电性凸点的熔点最好处于150～240℃的范围内。
在上述的(1)中记载的半导体芯片安装用基板中，希望在上述绝缘性树脂基体材料的另一个面一侧形成了粘接剂层，作为该粘接剂，最好是从环氧树脂、聚酰亚胺树脂、热硬化型聚苯撑醚、环氧树脂与热可塑性树脂的复合树脂、环氧树脂与硅酮树脂的复合树脂和BT树脂中选出的至少1种树脂。
在上述的半导体芯片安装用基板中，希望在布线图形的表面上形成了粗糙化层。
(3)关于本发明的半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面上形成的布线图形上形成利用回流法安装配置在上述基体材料的大致中央部中的半导体芯片用的第1导电性凸点，在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，在该通路孔上设置第2导电性凸点，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面上粘贴光透过性树脂膜、从该树脂膜的上方起对于上述绝缘性树脂基体材料的另一个面进行激光照射、在形成到达上述铜箔的开口的同时、对该开口内的树脂残渣进行清洗的工序；
②在用保护膜覆盖了上述绝缘性树脂基体材料的一个面的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成充填通路孔的工序；
③对于在上述②的工序中得到的绝缘性树脂基体材料再进行电解电镀处理、在上述充填通路孔的正上方形成由电解电镀膜构成的2导电性凸点的工序；
④在分别从绝缘性树脂基体材料剥离了上述保护膜和树脂膜后、在上述绝缘性树脂基体材料的另一个面上粘贴保护膜、形成上述绝缘性树脂基体材料的一个面的具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
⑤对于在上述④的工序中得到的绝缘性树脂基体材料进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的第1导电性凸点的工序；以及
⑥在除去了上述电镀抗蚀剂层后、形成与从上述第1导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸地设置的规定的布线图形对应的抗蚀剂层、利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述规定的布线图形的工序，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
(4)此外，关于本发明的半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面上形成的布线图形上形成利用回流法安装配置在上述基体材料的大致中央部中的半导体芯片用的第1导电性凸点，在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，设置位于该通路孔的正上方的、从上述绝缘性树脂基体材料的另一个面突出的第2导电性凸点，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面上粘贴光透过性树脂膜、从该树脂膜的上方起对于上述绝缘性树脂基体材料的另一个面进行激光照射、在形成到达上述铜箔的开口的同时、对该开口内的树脂残渣进行清洗的工序；
②在用保护膜覆盖了上述绝缘性树脂基体材料的一个面的状态下进行电解铜电镀处理、在上述开口内充填电解铜电镀膜以形成通路孔后、进行电解锡电镀处理、在利用上述激光照射在上述光透过性树脂膜上形成的开口内充填电解锡电镀膜以形成在上述通路孔的正上方突出的第2导电性凸点的工序；
③在从绝缘性树脂基体材料的一个面剥离了上述保护膜后、在上述光透过性树脂膜上再粘贴保护膜、上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
⑤对于上述绝缘性树脂基体材料进行电解锡电镀处理、在上述电镀抗蚀剂层的开口内充填电解锡电镀膜以形成与所安装的半导体芯片的端子位置对应的第1导电性凸点的工序；以及
⑥在除去了上述电镀抗蚀剂层后、形成与从上述第1导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层、利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述规定的布线图形的工序，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
(5)关于本发明的半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面一侧，在其大致中央部中形成利用回流法安装半导体芯片的导电性凸点，布线图形从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，设置包含在到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于通路孔的正上方设置从上述绝缘性树脂基体材料的另一个面突出地设置的、导电性地连接到该通路孔的导体焊盘，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①形成从在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面一侧到达上述铜箔的开口，在该开口内充填导电性物质以形成通路孔的同时，使该导电性物质在上述绝缘性树脂基体材料的另一个面的外侧露出的工序；
②通过对从上述开口露出的导电性物质进行加压使其扩展、形成导电性地连接到上述通路孔的导体焊盘的工序；
③在上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
④在绝缘性树脂基体材料的另一个面上粘贴了保护膜的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的导电性凸点的工序；
⑤在除去了上述保护膜和电镀抗蚀剂层后、形成与从第1导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层的工序，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；以及
⑥通过利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述规定的布线图形的工序。
(6)此外，关于本发明的半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面一侧，在其大致中央部中形成利用回流法安装半导体芯片的导电性凸点，布线图形从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，设置包含在到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于通路孔的正上方设置从上述绝缘性树脂基体材料的另一个面突出地设置的、导电性地连接到该通路孔的导体焊盘，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①形成从在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面一侧到达上述铜箔的开口，在该开口内充填导电性物质以形成通路孔的同时，使该导电性物质在上述绝缘性树脂基体材料的另一个面的外侧露出的工序；
②经粘接剂层将铜箔压接在上述绝缘性树脂基体材料的另一个面上的工序；
③上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
④在上述绝缘性树脂基体材料的另一个面上粘贴了保护膜的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的导电性凸点的工序；
⑤在除去了上述保护膜和电镀抗蚀剂层后、在上述绝缘性树脂基体材料的一个面一侧粘贴的铜箔上形成与从上述导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层、同时在上述绝缘性树脂基体材料的另一个面一侧粘贴的铜箔上形成与包含位于通路孔的正上方的导体焊盘的规定的布线图形对应的抗蚀剂层的工序，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；以及
⑥通过利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分、在上述绝缘性树脂基体材料的一个面一侧形成从上述导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形、同时在上述绝缘性树脂基体材料的另一个面一侧形成包含导体焊盘的规定的布线图形的工序。
(7)关于本发明的半导体模块，其特征在于：通过经粘接剂交替地层叠半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成第2导电性凸点，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；在上述层间构件中，形成了可容纳在绝缘性树脂基体材料大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上，在贯通了该绝缘性树脂基体材料的贯通孔内充填导电性物质，而且形成从该绝缘性树脂基体材料的两面突出的导体柱。
(8)此外，关于本发明的半导体模块，其特征在于：通过经粘接剂交替地层叠半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成导体焊盘，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区，在上述层间构件中，形成了可容纳在绝缘性树脂基体材料大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上，在贯通了该绝缘性树脂基体材料的贯通孔内充填导电性物质，而且形成从绝缘性树脂基体材料的两面突出的导体柱。
(9)此外，关于本发明的半导体模块，其特征在于：通过经粘接剂交替地层叠半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的布线图形，另一方面，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成第2导电性凸点，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；在上述层间构件中，形成了可容纳在绝缘性树脂基体材料大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上形成规定的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成导电性凸点。
在上述(7)～(9)中记载的半导体模块中，希望半导体芯片安装用基板由硬质的绝缘性树脂基体材料来形成，层间构件由硬质的绝缘性树脂基体材料或未硬化的半固化片来形成。
希望将与上述通路孔对应的布线图形的一部分形成为导体焊盘的形态。
此外，希望不仅在上述半导体芯片安装用基板的一个面上、而且在上述半导体芯片安装用基板的另一个面上形成布线图形，该布线图形连接到通路孔正上方的导体焊盘上。
希望由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述通路孔。
在半导体芯片安装用基板的两面上设置布线图形的情况下，希望至少包含其熔点比铜的熔点低的金属来形成上述通路孔。特别是，最好由在靠近开口底部处充填的电解铜电镀层和在靠近开口端的部分中充填的其熔点比铜的熔点低的金属的电解电镀层这2层来形成。
此外，希望由电解电镀或无电解电镀来形成上述通路孔，更希望由电解电镀来形成，特别是，用电解铜电镀层来形成是较为理想的实施形态。
在上述(7)～(9)中记载的半导体模块中，希望由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述导电性凸点。
此外，希望由电解电镀或无电解电镀来形成上述导电性凸点，特别是电解锡电镀或电解焊锡电镀是较为理想的实施形态。
可由同一金属来形成上述第1导电性凸点和第2导电性凸点，也可由熔点不同的金属分别形成上述第1导电性凸点和第2导电性凸点。特别是，希望由其熔点比上述第2导电性凸点的熔点低的金属来形成上述第1导电性凸点。
希望上述第1导电性凸点和第2导电性凸点的熔点处于150～240℃的范围内。
希望在上述半导体芯片安装用电路基板的另一个面一侧形成了粘接剂层，此外，希望在层间构件的单面或两面上形成了粘接剂层。作为这些粘接剂，希望是从环氧树脂、聚酰亚胺树脂、热硬化型聚苯撑醚、环氧树脂与热可塑性树脂的复合树脂、环氧树脂与硅酮树脂的复合树脂和BT树脂中选出的至少1种树脂。
此外，希望在上述布线图形的表面上形成了粗糙化层。
在上述(7)～(9)中记载的半导体模块中，希望将在上述层间构件上设置的贯通孔的形状形成为大致圆锥台形状，将从上述贯通孔突出地形成的导体柱的一方的口径形成得比另一方的口径小。
此外，希望将在上述层间构件上设置的贯通孔的形状形成为以同轴方式接合了小口径的圆柱和大口径的圆柱的形状，将从上述贯通孔突出地形成的导体柱的一方的口径形成得比另一方的口径小。
上述导体柱的一方的口径与另一方的口径的比为1∶2～1∶3是较为理想的实施形态。
如以上所说明的那样，按照本发明，在安装用电路基板的导电性凸点上可靠地安装了半导体芯片的状态下，由于能与具有容纳该半导体芯片的开口部的层间构件一起实现多层化，故可谋求缩短半导体芯片间的距离和提高导电性的连接性，可减少起因于布线电阻或电感的不良情况，可高速地且无延迟地传递电信号，可提供能实现高密度化、高功能化和薄型化且在连接可靠性方面良好的半导体模块。
附图说明
图1是现有技术的IC封装体的概略的侧剖面图。
图2(a)是安装现有技术的IC封装体的基板的概略的侧面图，图2(b)是上述基板的概略的平面图。
图3(a)～(e)是示出本发明的实施例1的半导体芯片安装用基板的制造工序的一部分的图。
图4(f)～(j)是示出本发明的实施例1的半导体芯片安装用基板的制造工序的一部分的图。
图5是说明半导体芯片安装至安装用基板的概略的说明图。
图6(a)～(f)是示出与实施例1的半导体芯片安装用基板一起被层叠的层间构件的制造工序的一部分的图。
图7(a)是示出层叠了实施例1的半导体芯片安装用基板、层间构件与I/O布线基板的状态的斜视图，图7(b)是示出加热加压图7(a)中示出的层叠体来制造的半导体模块的剖面图。
图8(a)～(f)是示出在本发明的实施例2中使用的层间构件的制造工序的一部分的图。
图9(a)是示出层叠了实施例2的半导体芯片安装用基板、层间构件与I/O布线基板的状态的斜视图，图9(b)是示出加热加压图9(a)中示出的层叠体来制造的半导体模块的剖面图。
图10(a)～(f)是示出在本发明的实施例3中使用的层间构件的制造工序的一部分的图。
图11(a)是示出层叠了实施例3的半导体芯片安装用基板、层间构件与I/O布线基板的状态的斜视图，图11(b)是示出加热加压图11(a)中示出的层叠体来制造的半导体模块的剖面图。
图12(a)～(e)是示出本发明的实施例4的半导体芯片安装用基板的制造工序的一部分的图。
图13(f)～(j)是示出本发明的实施例4的半导体芯片安装用基板的制造工序的一部分的图。
图14(a)是示出层叠了实施例4的半导体芯片安装用基板、层间构件与I/O布线基板的状态的斜视图，图14(b)是示出加热加压图14(a)中示出的层叠体来制造的半导体模块的剖面图。
图15(a)～(e)是示出本发明的实施例6的半导体芯片安装用基板的制造工序的一部分的图。
图16(f)～(j)是示出本发明的实施例6的半导体芯片安装用基板的制造工序的一部分的图。
图17(a)是示出层叠了实施例6的半导体芯片安装用基板、层间构件与I/O布线基板的状态的斜视图，图17(b)是示出加热加压图17(a)中示出的层叠体来制造的半导体模块的剖面图。
图18(a)～(f)是示出在本发明的实施例7中使用的层间构件的制造工序的一部分的图。
图19～图22是示出由实施例7的半导体芯片安装用基板、层间构件和铜箔来制造半导体模块的工序的一部分的图。
具体实施方式
以下，根据附图说明本发明的半导体芯片安装用基板和层叠该基板构成的半导体模块的实施形态。
本发明的半导体芯片安装用基板的特征在于，适合使用于在导电性凸点上预先安装了IC芯片等的半导体芯片的状态下与具有能容纳该半导体芯片的开口的层间构件一起进行层叠、加压而构成的半导体模块的制造，根据这一特征，可实现能快速地进行半导体芯片间的信号传递的高密度、薄型化，可提供在连接可靠性方面良好的半导体模块。
在本发明的半导体芯片安装用基板的第1实施形态中，在绝缘性树脂基体材料的一个表面的大致中央部中具有安装半导体芯片的区域，包围该安装区域形成多个安装用的导电性凸点(以下，称为「第1导电性凸点」)，同时布线图形导电性地连接到这些第1导电性凸点上，而且布线图形从安装区域朝向基板周边部分延伸地设置。
另一方面，设置从绝缘性基板的另一个表面到达布线图形的开口，形成在该开口内充填导电性物质而构成的充填通路孔，同时在该通路孔的正上方形成了导电性地连接到层间构件上的连接用的导电性凸点(以下，称为「第2导电性凸点」)。
安装了这样的半导体芯片的电路基板与具有能容纳半导体芯片的开口的层间构件交替地层叠以实现多层化，同时根据需要，对于最外层来说，设置成为与母板等的外部布线的连接端子的焊锡球或管脚，或与具备这样的焊锡球或管脚的另一电路基板(I/O布线板等)一起进一步层叠，形成能谋求高密度化、高功能化、薄型化的半导体模块。
在进行这样的多层化时，例如在其表层一侧配置安装了主要具有运算功能的半导体芯片的基板，在内层一侧，配置安装了主要具有存储器功能的半导体芯片的基板，在这些半导体芯片安装基板间，在配置了层间构件的状态下，层叠这些部分并进行加热加压来进行，其中，上述层间构件在绝缘性树脂基体材料的大致中央部中具有能容纳半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上，贯通导电性地连接半导体芯片间用的导电性通路而设置。
作为上述层间构件，下述的(1)、(2)是所希望的实施形态，即，(1)在绝缘性树脂基体材料的大致中央部中具有能容纳半导体芯片的开口部、具有使贯通绝缘性树脂基体材料而设置的贯通孔内充填的导电性膏从绝缘性树脂基体材料的两个表面向外侧突出地形成的导体柱的层间构件，(2)在绝缘性树脂基体材料的大致中央部中具有能容纳半导体芯片的开口部、在绝缘性树脂基体材料的周边部分上形成至少包含导体焊盘的规定的布线图形、在从绝缘性树脂基体材料的另一个面到达布线图形的开口内形成充填导电性物质而构成的通路孔、同时在位于该通路孔的正上方的位置上形成导电性凸点而构成的层间构件。
在层叠上述半导体芯片安装用基板与层间构件而实现多层化的半导体模块中，由于经安装用基板的第1导电性凸点安装的半导体芯片被容纳埋置于邻接的层间构件的开口内，经朝向基板周边部分延伸地设置的布线图形、通路孔和第2导电性凸点，连接到在层间构件中设置的导体柱或通路孔上，再连接到邻接的安装基板的半导体芯片上，由于可缩短半导体芯片间的距离，可减少起因于布线电阻或电感的不良情况，其结果，可高速地且无延迟地传递电信号。
此外，在本发明的半导体芯片安装用基板的第2实施形态中，作成了与上述第1实施形态类似的结构，但采用了导电性地连接到通路孔上的「导体柱」的形态，来代替导电性地连接到层间构件上的「第2导电性凸点」，作成了扩大与邻接的层间构件的导体柱或导电性凸点的接触面积、吸收层叠时的位置偏移的结构，层叠这样的半导体芯片安装用基板与层间构件而构成的半导体模块成为与上述第1实施形态大致同样的结构。
再者，作为本发明的半导体芯片安装用基板的另一实施形态，是下述的形态：在绝缘性树脂基体材料的一个面上形成布线图形，在绝缘性树脂基体材料的另一个面一侧，在其大致中央部中具有半导体芯片安装区，同时在其周边部分上具有进行与另一电路基板的导电性的连接的连接区，形成从半导体芯片安装区和连接区分别到达布线图形的开口，形成了包含在该开口内充填的导电性物质而构成的通路孔。而且，在位于通路孔的正上方，分别突出地设置安装半导体芯片用的第1导电性凸点和导电性地连接到另一电路基板上的第2导电性凸点，使布线图形从绝缘性树脂基体材料的中央部朝向周边部分延伸地设置，以便导电性地连接与第1和第2导电性凸点对应的通路孔间。
即，在该实施形态中，在与绝缘性树脂基体材料的布线图形形成面和相反一侧的表面上都形成了第1和第2导电性凸点。安装半导体芯片的第1导电性凸点经处于其正下方的通路孔连接到布线图形上，该布线图形从绝缘性树脂基体材料的中央部朝向周边部分延伸地设置，导电性地连接到与第2导电性凸点对应的通路孔上。
作为这样的形态的半导体芯片安装用基板中被层叠的层间构件，希望是在绝缘性树脂基体材料的大致中央部中具有能容纳半导体芯片的开口部、在绝缘性树脂基体材料的周边部分上形成至少包含导体焊盘的规定的布线图形、在从绝缘性树脂基体材料的另一个面到达布线图形的开口内形成充填导电性物质而构成的通路孔、同时在位于该通路孔的正上方的位置上形成导电性凸点而构成的层间构件。
但是，关于本发明的半导体芯片安装用基板中使用的绝缘性树脂基体材料，只要是有机类绝缘性树脂基体材料都可使用，具体地说，希望是从芳族聚酰胺无纺布-环氧树脂基体材料、玻璃布环氧树脂基体材料、芳族聚酰胺无纺布-聚酰亚胺树脂基体材料、双马来酰三嗪树脂基体材料、FR-4、FR-5选出的硬质层叠基体材料或从由聚苯撑醚(PPE)膜、聚酰亚胺(PI)等的膜构成的柔性基体材料中选出的1种。
特别是，由于硬质的绝缘性树脂基体材料不是现有那样的半硬化状态的半固化片，而是由完全硬化的树脂材料来形成，故通过使用这样的材料，在利用加热加压将铜箔压接到绝缘性树脂基体材料上时，由于没有因加压引起的绝缘性树脂基体材料的最终的厚度的变动，故可将通路孔的位置偏移抑制到最小限度，可减小通路接合区的直径。因而，可减小布线间距，提高布线密度，此外，由于可将基体材料的厚度实质上保持为恒定，故在利用激光加工形成充填通路孔形成用的开口的情况下，容易进行该激光照射条件的设定。
在上述绝缘性树脂基体材料的一个表面上，经适当的树脂粘接剂粘贴铜箔，利用后述的刻蚀处理形成布线图形。
也可使用在绝缘性树脂基体材料上预先粘贴了铜箔的单面敷铜层叠板，来代替将铜箔粘贴到这样的绝缘性树脂基体材料上。
此外，为了改善在绝缘性树脂基体材料上粘贴的铜箔的密接性，此外，为了不发生被层叠的基板发生翘曲，最好进行褪光(mat)处理。使用单面敷铜层叠板是最理想的实施形态。
上述单面敷铜层叠板是通过将环氧树脂基体材料、酚醛树脂、双马来酰三嗪树脂等的热硬化性树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔并进行加热加压得到的基板。该单面敷铜层叠板是硬质基板，在容易处理和降低成本方面是最有利的。此外，在绝缘性树脂基体材料的表面上蒸镀了金属后，可使用电解电镀形成金属层。
上述绝缘性树脂基体材料的厚度为10～200微米、较为理想的是15～100微米，20～80微米是最适当的。这是因为，如果比该范围薄，则强度下降，难以处理，相反，如果太厚，则难以形成微细的开口和在该开口内充填导电性物质，不能谋求被层叠形成的半导体模块的薄型化。
另一方面，形成布线图形的铜箔的厚度为5～36微米、较为理想的是8～30微米，12～25微米是更合适的。其原因是，在如后述那样利用激光加工设置通路孔形成用的开口时，如果太薄，则就被贯通了，相反，如果太厚，则难以利用刻蚀形成精细的图形。
在绝缘性树脂基体材料的与铜箔粘贴面相反一侧的表面上粘贴光透过性树脂膜、从该树脂膜上进行激光照射来形成上述通路孔形成用的开口(开口)。
在从绝缘性树脂基体材料的表面到达铜箔的开口内充填导电性膏以形成通路孔时，利用上述激光照射设置了开口的树脂膜起到印刷用掩摸的功能，此外，在该开口内充填了导电性物质后在通路孔表面的正上方形成导电性凸点时，起到调整该凸点的突出高度的功能，在经过了规定的工序后，希望有从粘接剂层剥离那样的粘合剂层。
上述树脂膜最好由例如粘合剂层的厚度为1～20微米、膜本身的厚度为10～50微米的聚对苯二甲酸乙二酯树脂膜(以下，称为「PET膜」)来形成。
其原因是，由于导电性凸点的从绝缘性树脂基体材料表面的突出量由PET膜的厚度来决定，故在不到10微米的厚度的情况下，突出量太小，容易引起连接不良，相反，在超过50微米的厚度的情况下，由于熔融的导电性凸点在连接界面上过分扩展，故不能形成精细的图形。
作为上述激光加工机，可使用二氧化碳气体激光加工机、UV激光加工机、受激准分子激光加工机等。特别是，由于二氧化碳气体激光加工机的加工速度快、能廉价地加工，故最适合于工业上使用，是本发明中最希望用的激光加工机。
利用这样的二氧化碳气体激光加工机在具有上述范围的厚度的绝缘性树脂基体材料上形成的开口的口径希望是50～200微米的范围，此时的激光照射条件最好是，脉冲能量为0.5～100mJ，脉冲宽度为1～100微秒，脉冲间隔为0.5毫秒以上，发射数为3～50。
在上述开口直径方面设置了限制的原因是，在不到50微米的情况下，难以在开口内充填导电性膏，同时连接可靠性降低，如果超过200微米，则难以实现高密度化。
在上述开口内充填导电性物质来形成通路孔之前，利用除去残留在开口内壁面上的树脂残渣用的去污处理、例如浸渍于酸或过锰酸、铬酸等的氧化剂中的化学的除去方法或使用了等离子放电或电晕放电等的物理的除去方法来处理，这样做从确保连接可靠性这一点来看是所希望的。
特别是，在绝缘性树脂基体材料上粘贴了粘接剂层或保护膜的状态下来进行处理的情况下，例如希望进行使用等离子放电或电晕放电等的干法去污处理。在干法去污处理中，特别理想的是使用等离子清洗装置的等离子清洗。
在本实施形态中，虽然希望用激光加工来形成通路孔形成用的开口，但也可用钻孔加工、冲孔加工等机械的方法来开孔。
在进行了上述去污处理的开口内充填导电性物质来形成通路孔的方法中，有利用电镀处理的电镀充填方法及充填导电性膏的方法。特别是，在利用电镀充填的情况下，采取预先粘贴保护膜以阻止与电镀液的接触的举措以免电镀层析出到绝缘性树脂基体材料上的铜箔上，在其上并在开口内充填电镀层作成通路孔。
可利用电解电镀处理或无电解电镀处理的任一处理来进行上述电镀层充填，但电解电镀处理是所希望的。
作为电解电镀层，可使用例如Sn、Pb、Ag、Au、Cu、Zn、In、Bi、焊锡或锡合金，但电解铜电镀层是特别合适的。
上述电解电镀层的充填可以是单一金属，但也可在开口内首先充填电解铜电镀层，在充填到接近于开口端后，在开口内的剩下的空间中充填由熔点比铜的熔点低的金属构成的、例如电解锡电镀层或电解焊锡电镀层。
这样，通过在接近于通路孔的开口端处充填熔点比铜的熔点低的金属电镀层，在绝缘性树脂基体材料的另一个表面上压接铜箔、在基板两面上形成布线图形的情况下，可提高与铜箔的密接性。
在利用电解电镀处理进行充填的情况下，将在绝缘性树脂基体材料上形成的铜箔作为电镀引线来进行电解电镀。由于该铜箔(金属层)在绝缘性树脂基体材料的一个表面的整个区域上形成，故电流密度变得均匀，可利用电解电镀层以均匀的高度来充填开口。
在此，在电解电镀处理之前，最好用酸等对开口内的金属层的表面进行活性化处理。
此外，在电解电镀处理后，利用带式喷砂机或毛刺研磨等研磨并除去从绝缘性树脂基体材料的表面朝向外侧***的电解电镀层(金属)，使之平坦化，或也使之可比绝缘性树脂基体材料的表面高一些。
特别是，如果利用加压将从绝缘性树脂基体材料的表面朝向外侧***的电解电镀层(金属)压宽而使之平坦化，则形成其面积比通路孔形成用开口的面积宽的导体焊盘(接合区)。这样的实施形态在提高与后述的层间构件的导电性凸点的连接可靠性方面是有利的。
此外，也可采用充填导电性膏的方法或利用电解电镀处理或无电解电镀处理充填开口的一部分、在残存部分中充填导电性膏的方法，来代替由电镀处理进行的充填导电性物质的方法。
作为上述的导电性膏，可使用由银、铜、金、镍、各种焊锡中选出的1种或2种以上的金属粒子构成的导电性膏。
此外，作为上述金属粒子，可使用在金属粒子的表面上覆盖了另外一种金属的粒子。具体地说，可使用在铜粒子的表面上覆盖了金或银那样的贵金属的金属粒子。
再有，作为导电性膏，希望是在金属粒子中加入了环氧树脂等的热硬化性树脂或聚苯撑硫(PPS)树脂的有机类导电性膏。
再有，在将利用激光加工形成的通路孔形成用开口形成为其孔径为50～200微米的实施形态中，在充填导电性膏的情况下，由于容易留下气泡，故在实用上进行电解电镀的充填。
其次，在上述通路孔的露出表面上形成的导电性凸点是确保与层间构件的导电性的连接的凸点(以下，称为「第2导电性凸点」)，通过电镀处理或印刷导电性膏来形成。此时，希望在利用激光照射在保护膜上形成的开口内利用电镀处理充填具有与保护膜的厚度有关的高度的电镀层。
可利用电解电镀处理或无电解电镀处理的任一处理来进行上述电镀层充填，但电解电镀处理是所希望的。
作为电解电镀层，可使用例如Sn、Pb、Ag、Au、Cu、Zn、In、Bi、焊锡或锡合金，但电解铜电镀层是特别合适的。
作为上述第2导电性凸点的高度，希望在3～60微米的范围内。其原因是，在不到3微米的情况下，不能容许凸点的高度的离散性，此外，如果超过60微米，则电阻值提高了，此外在形成凸点时在横方向上扩展、成为短路的原因。
此外，也可通过在利用激光照射在保护膜上形成的开口内充填导电性膏来形成第2导电性凸点。
此时，通过调整被充填的导电性膏的量来校正电解电镀层的高度的离散性，可使多个导电性凸点的高度变得一致。
由该导电性膏构成的凸点希望是半硬化状态。这是因为，导电性膏即使在半硬化状态下也是硬的，在加热加压时，可贯通已软化的有机粘接剂层。此外，不仅能在加热加压时增大接触面积、降低导通电阻，而且能校正凸点的高度的离散性。
除此以外，例如除了使用在规定的位置上设置了开口的金属掩摸对导电性膏进行网板印刷的方法印刷作为低熔点金属的焊锡膏的方法之外，还可进行焊锡电镀的方法或通过浸渍于焊锡熔融液中的方法来形成导电性凸点。
作为上述低熔点金属，可使用Pb-Sn类焊锡、Ag-Sn类焊锡、铟焊锡等。
另一方面，可利用电镀处理、导电性膏的印刷、溅射法等来进行在绝缘性树脂基体材料的铜箔粘贴面(金属层)上形成的、安装IC芯片等的半导体芯片用的导电性凸点(以下，称为「第1导电性凸点」)，但电镀处理是较为理想的。
特别是，在绝缘性树脂基体材料的铜箔粘贴面上首先粘贴感光性干膜，或在涂敷了液状感光性抗蚀剂后，利用掩摸曝光、显影处理，形成具有形成进行与半导体芯片的导电性的连接的凸点用的开口部的电镀抗蚀剂层，利用电镀处理在该开口部内形成凸点，这样的实施形态是最为理想的实施形态。
可利用电解电镀处理或无电解电镀处理的任一处理来进行由上述电镀进行的凸点形成，但电解电镀处理是所希望的。
作为电解电镀层，可使用例如Sn、Pb、Ag、Au、Cu、Zn、In、Bi、焊锡或锡合金，但电解锡电镀层是最好的实施形态。
作为上述的第1导电性凸点的形状，可采用圆柱、椭圆柱、长方体或立方体，作为其高度，希望在1～30微米的范围内。
其原因是，在不到1微米的情况下，不能均匀地形成导电性凸点，此外，如果超过30微米，则增加迁移(migration)及触须(whisker)的发生的可能性。特别是，定为5微米的高度是最为理想的。
在将上述第1导电性凸点作成圆柱形或椭圆柱的情况下，希望其口径为50～200微米的范围内，80微米是最为理想的。
在铜箔上形成了上述第1导电性凸点后，使用NaOH或KOH等的碱、硫酸、硝酸、醋酸等的酸、乙醇等的溶剂完全地除去电镀抗蚀剂层。
从容易进行温度控制这一点上看，与第2导电性凸点同样地用电解锡电镀来形成第1导电性凸点是较为理想的，但也可用熔点比第2导电性凸点的熔点低的金属来形成第1导电性凸点。这样的金属的熔点希望在150～240℃的范围内。
例如，用熔点为185℃的Sn/Pb来形成第1导电性凸点、用熔点为232℃的Sn来形成第2导电性凸点的情况下，在安装半导体芯片时，在使第1导电性凸点熔融而能保持第2导电性凸点的形状这一点上是有利的。
在绝缘性树脂基体材料的铜箔粘贴面上粘贴感光性干膜或在涂敷了液状感光性抗蚀剂后通过放置具有规定的布线图形的掩摸并进行曝光、显影处理形成了电镀抗蚀剂层后，通过对抗蚀剂非形成部分的铜箔进行刻蚀处理来形成在上述绝缘性树脂基体材料的铜箔粘贴面上形成的布线。
上述布线图形具有与基板的大致中央部上安装的半导体芯片的端子对应地形成的多个导体焊盘(接合区)、从该处朝向基板的外周部延伸地设置的微细的线宽的外引线和在接近于该外引线的终端处与通路孔的位置对应地形成的多个导体焊盘(接合区)，在前者的焊盘上形成半导体芯片安装用的第1导电性凸点，在后者的焊盘上，如后述那样，连接被层叠的层间构件的导体柱或导电性凸点。
上述布线图形的厚度希望为5～30微米，12微米是较为理想的。此外，线宽与线间距离的比(L/D)希望为50微米/50微米～100微米/100微米。再者，在布线图形上形成的接合区的口径希望为150～500微米，特别是，350微米是较为理想的。
利用从硫酸-过氧化氢、过硫酸盐、氯化亚铜、氯化亚铁的水溶液中选出的至少1种来进行上述图形形成用的刻蚀。
在上述布线图形的表面上，根据需要，也可形成粗糙化层，可改善与粘接半导体安装用基板与层间构件的粘接剂层的密接性，可防止剥离的发生。
例如希望上述粗糙化处理为由软刻蚀处理、黑化(氧化)-还原处理、由铜-镍-磷构成的针状合金电镀(荏原ユ-ジライト制，商品名インタ-プレ-ト)的形成、由メツク公司制的商品名为「メツクエツチボンド」的刻蚀液进行的表面粗糙化。
此外，根据需要，也可在形成了粗糙化层的布线图形上再覆盖金属层。作为所形成的金属，可用钛、铝、锌、铁、铟、铊、钴、镍、锡、铅、铋中选出的任一种金属来覆盖。
上述覆盖金属层的厚度希望为0.01～3微米的范围。其原因是，在不到0.01微米的情况下，有时不能完全覆盖粗糙化层，如果超过3微米，则已形成的粗糙化层的凹部中充填覆盖金属，有时抵消了粗糙化层。特别理想的范围为0.03～1微米的范围。作为其一例，可使用由氟化锡和硫代尿素构成的锡置换液来覆盖粗糙化层。
在上述绝缘性树脂基体材料的与铜箔粘贴面相反一侧的面上，根据需要，也可形成粘接剂层，但希望在基板表面上涂敷树脂、使之干燥、成为未硬化状态。
上述粘接剂层希望由有机类粘接剂来形成，作为该有机类粘接剂，希望是从环氧树脂、聚酰亚胺树脂、热硬化型聚苯撑醚(PPE)、环氧树脂与热可塑性树脂的复合树脂、环氧树脂与硅酮树脂的复合树脂和BT树脂中选出的至少1种树脂。
在此，作为有机类粘接剂的溶剂，可使用NMP、DMF、丙酮、乙醇。
作为上述有机类粘接剂的未硬化树脂的涂敷方法，可使用幕状涂敷、旋转涂敷、滚筒涂敷、喷射涂敷、网板印刷等。
此外，也可在树脂的涂敷后，进行减压、脱泡，以便完全地除去粗糙化层与树脂的界面的气泡。再有，也可通过层叠粘接剂片来进行粘接剂层的形成。
上述粘接剂层的厚度希望为5～50微米。为了使操作处理变得容易，最好预先对粘接剂层进行预备硬化(预烘烤)。
将安装在上述电路基板上的半导体芯片经第1导电性凸点安装在布线图形的表面上。作为凸点与芯片的连接方法，有在进行了半导体芯片与电路基板的位置重合的状态下进行回流(reflow)的方法或在预先使凸点加热、熔解的状态下接合芯片与电路基板的方法等。
此时，希望所施加的温度为60～220℃的范围。在变得60℃的情况下，导电性金属不熔融，如果超过220℃，则在构成凸点的导电性金属与相邻的凸点之间引起短路。
特别是，在使用了锡作为导电性金属的实施形态中，80～200℃的范围的温度更为理想。只要在该温度内，既可保持凸点形状，又可熔解以进行连接。
在上述半导体芯片与层间构件之间的间隙内，根据需要，可充填密封树脂以防止半导体芯片与层间构件的热膨胀率的失配。作为这样的密封树脂，可使用热硬化性树脂、热可塑性树脂、紫外线硬化树脂、感光性树脂等。
具体地说，可使用包含环氧树脂、硅酮树脂、聚酰亚胺树脂、酚醛树脂、氟树脂等的液状的树脂或将这些树脂形成为片状的非导电性树脂膜(例如，NCF)等。
在与安装了上述半导体芯片的电路基板一起被层叠的层间构件中使用的绝缘性树脂基体材料只要是与上述半导体芯片安装用基板同样的有机类绝缘性基体材料就可使用，不仅可使用硬质的绝缘性树脂基体材料，而且也可使用半硬化状态的半固化片。
上述绝缘性树脂基体材料的厚度比从半导体芯片安装用基板的上表面起到被安装的半导体芯片的上表面为止的高度稍厚，将其形状形成为与半导体芯片安装用电路基板的形状相同。
构成上述层间构件的绝缘性树脂基体材料的厚度为10～500微米，较为理想的是50～200微米，更为理想的是100～150微米。如果比上述范围薄，则强度下降，难以进行操作处理，相反，如果太厚，则难以进行微细的贯通孔的形成和在该贯通孔内的导电性膏的充填。
在上述层间构件中形成的贯通孔与通路孔形成用开口相同，通过在绝缘性树脂基体材料的两面上粘贴光透过性树脂膜，从该树脂膜上进行激光照射来形成。
利用上述激光照射设置了开口的树脂膜，在贯通孔内充填导电性膏从绝缘性树脂基体材料的表面突出以形成导体柱时，起到调整该突出高度的功能，希望具有在经过了规定的工序后从粘接剂层剥离那样的粘合剂层。
例如，最好由粘接剂层的厚度为1～20微米、膜本身的厚度为10～50微米的PET膜来形成上述树脂膜。
其原因是，导体柱的从绝缘性树脂基体材料的突出量依赖于该PET膜的厚度来决定，在不到10微米的情况下，突出量太小，容易变得连接不良，相反，在超过50微米的厚度的情况下，由于熔融的导体柱在连接界面上过分扩展，不能形成精细的图形。
作为上述激光加工机，二氧化碳气体激光器是最合适的，具有上述范围的厚度的绝缘性树脂基体材料上形成的贯通孔的口径希望为50～250微米的范围，此时的激光照射条件希望是，脉冲能量为0.5～100mJ，脉冲宽度为1～100微秒，脉冲间隔为0.5毫秒以上，发射数为3～50。
在上述贯通孔的口径方面设置了限制的原因是，在不到50微米的情况下，难以在开口内充填导电性膏，同时连接可靠性降低，如果超过250微米，则难以实现高密度化。
上述贯通孔的形状是上下的开口的口径相等的圆柱形的情况，在这样的贯通孔中充填导电性膏，形成导体柱。从绝缘性树脂基体材料的表面起在上侧和下侧分别突出的导体柱的口径是相同的。
再者，也可将贯通孔的形状形成为上下的开口的口径不同。例如，形成具有剖面为锥形形状的圆锥台形状或将贯通孔的形状形成为以同轴方式接合了小口径的圆柱和大口径的圆柱的形状。
在这样的贯通孔中充填导电性膏形成的导体柱在其上下和下侧突出的部分的口径比为1∶2～1∶3是较为理想的，1∶2～1∶2.5则更为理想。
其原因是，在上述比率的范围内，能以无空隙的方式来充填，在与半导体安装电路基板的层叠时，可抑制因加压引起的接触部位的位置偏移，可提高连接可靠性。
在由半硬化状态的半固化片来形成上述层间构件的情况下，在上述贯通孔内充填导电性膏形成导体柱之前，也有不必特别地进行去污处理的情况，在在由玻璃布基体材料环氧树脂那样的硬质的树脂基体材料形成层间构件的情况下，例如浸渍于酸或过锰酸、铬酸等的氧化剂中的化学的除去方法或使用了等离子放电或电晕放电等的物理的除去方法来处理，这样做从确保连接可靠性这一点来看是所希望的。
特别是，在绝缘性树脂基体材料上粘贴了粘接剂层或保护膜的状态下来进行处理的情况下，例如希望进行使用等离子放电或电晕放电等的干法去污处理。在干法去污处理中，特别理想的是使用等离子清洗装置的等离子清洗。
例如利用网板印刷从在绝缘性树脂基体材料的两面上粘贴了保护膜上进行对于由上述激光加工形成的、根据需要进行了去污处理的贯通孔内的导电性膏的充填。
作为上述导电性膏，可使用由从银、铜、金、镍、各种焊锡中选出的1种或2种以上的金属粒子构成的导电性膏。
此外，作为上述金属粒子，可使用在金属粒子的表面上覆盖了另外一种金属的粒子。具体地说，可使用在铜粒子的表面上覆盖了金或银那样的贵金属的金属粒子。
再有，作为导电性膏，希望是在金属粒子中加入了环氧树脂等的热硬化性树脂或聚苯撑硫(PPS)树脂的有机类导电性膏。
在上述层间构件中设置的导体柱的高度、即从绝缘性树脂基体材料的表面的突出量依赖于上述PET膜的厚度来决定，希望在10～50微米的范围内。
其原因是，在不到10微米的情况下，突出量太小，容易变得连接不良，相反，在超过50微米的厚度的情况下，由于熔融的导体柱在连接界面上过分扩展，不能形成精细的图形。
再有，由上述导电性膏形成的导体柱希望为半硬化状态。这是因为，导电性膏即使在半硬化状态下也是硬的，在加热加压时，可贯通已软化的有机粘接剂层。此外，不仅能在加热加压时增大接触面积、降低导通电阻，而且能校正凸点的高度的离散性。
交替地层叠上述半导体芯片安装电路基板和层间构件，其后，在最外层上层叠I/O布线基板等其它的电路基板，通过一并对其加压，或在一并加压后在I/O布线基板等的导体焊盘上配置焊锡球或T管脚，形成半导体模块。
此时，作为半导体芯片安装用电路基板和层间构件的层叠形态，可取各种形态，但例如在最上层，将未形成通路孔的半导体芯片安装用电路基板朝向下方配置其半导体芯片安装面，在其下方配置层间构件。层间构件在其中央开口部内容纳安装在安装电路基板内的半导体芯片。而且，在其下方再同样地重叠安装电路基板和层间构件，在最下层配置I/O布线基板。
这样，作为在最下层配置的I/O布线基板，采用两面电路基板，在该两面电路基板中，在绝缘性树脂基体材料的两面上形成布线图形，同时利用由充填在贯通绝缘性树脂基体材料的贯通孔内的电镀层或导电性膏构成的通路孔导电性地连接在绝缘性树脂基体材料的两面上形成的布线图形，将与层间构件的导电性凸点的位置对应地布线图形的一部分形成为导体焊盘的形态。
此外，作为I/O布线基板的另一实施形态，有在最下层的层间构件的第2导电性凸点突出的表面上经粘接剂粘贴铜箔等的导体箔、对该导体箔进行刻蚀处理以形成与第2导电性凸点对应的导体焊盘、在该导体焊盘上配置焊锡球或T管脚以形成半导体模块的形态。
用CCD照相机等以光学方式检测在各基板上预先设置的定位用的孔，一边进行该位置重合，一边进行上述安装电路基板、层间构件和I/O布线基板的重合。
一边在50～250℃的温度下对这样的层叠体进行加热，一边用0.5～5Mpa的压力进行加压，利用1次加压成形使全部的电路基板一体化。作为加热温度的范围，160～200℃是较为理想的。
然后，在最下层的I/O布线基板的导体焊盘上例如形成镍-金层，将焊锡球或T管脚接合到该金-镍层上，可成为至外部基板、例如母板的连接端子。
以下，关于使本发明的半导体芯片安装用电路基板和半导体模块具体化的实施形态的一例，参照附图，进行说明。
各实施形态的半导体模块1成为例如如图4(b)中所示交替地重合安装了半导体芯片3的半导体芯片安装用电路基板2和层间构件20、在最下层上重叠I/O布线基板30、通过一并地加热加压而一体化了的结构。
(1)在制造本发明的半导体芯片安装用电路基板2时，将在绝缘性树脂基体材料5的单面上粘贴铜箔6的材料作为起始材料来使用。该绝缘性树脂基体材料5例如可使用从玻璃布环氧树脂基体材料、玻璃布双马来酰三嗪树脂基体材料、玻璃布聚苯撑醚树脂基体材料、芳族聚酰胺无纺布-环氧树脂基体材料、芳族聚酰胺无纺布-聚酰亚胺树脂基体材料选出的硬质的层叠基体材料，但玻璃布环氧树脂基体材料是最理想的。
上述绝缘性树脂基体材料5的厚度为20～80微米是最理想的，此外铜箔6的厚度为12～25微米是最理想的。
作为上述绝缘性树脂基体材料5和铜箔6，最好使用通过将环氧树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔通过加热加压得到的单面敷铜层叠板4。
其原因是，如后述那样，在刻蚀了铜箔6的操作处理中，布线图形或通路孔的位置不会偏移，在位置精度方面良好。
(2)在这样的绝缘性树脂基体材料5的与粘贴了铜箔6的表面相反一侧的表面上粘贴保护膜7(参照图3(a))。
将该保护膜7使用于后述的导电性凸点的高度调整，例如，可使用在表面上设置了粘接层的聚对苯二甲酸乙二酯(PET)膜。
关于上述PET膜7，使用粘接剂层的厚度为1～20微米、膜本身的厚度为10～50微米的膜。
(3)从绝缘性树脂基体材料5上粘贴的PET膜7的上方进行激光照射，形成贯通PET膜7的、从绝缘性树脂基体材料5的表面到达铜箔6的开口8(参照图3(b))。
利用脉冲振荡型二氧化碳气体激光加工装置进行该激光加工，该激光照射条件希望是，脉冲能量为0.5～100mJ，脉冲宽度为1～100微秒，脉冲间隔为0.5毫秒以上，发射数为3～50的范围内。
根据这样的加工条件可形成的到达8的口径希望是50～200微米。
(4)为了除去在上述(3)的工序中形成的开口8的内壁面上残留的树脂残渣，进行去污处理。作为该企鹅处理，从确保连接可靠性这一点上看，希望进行使用了等离子放电或电晕放电等的干法去污处理。
(5)其次，在绝缘性树脂基体材料5的粘贴了铜箔6的表面上粘贴了保护膜7后，进行电解铜电镀处理，在进行了去污处理的开口8内充填电解铜电镀膜，形成通路孔9。
(6)其后，进行电解锡电镀处理，在利用激光照射在PET膜7上形成的开口内，充填电解锡电镀膜，在位于通路孔9的正上方形成与另一电路基板连接用的第2导电性凸点13(参照图3(c))。
(7)其次，在剥离了在绝缘性树脂基体材料5的铜箔6上粘贴的PET膜7后，在绝缘性树脂基体材料5的与铜箔6粘贴面相反一侧的表面上粘贴的PET膜7上再粘贴PET膜7，在绝缘性树脂基体材料5的铜箔6粘贴面上粘贴感光性干膜，利用掩摸曝光、显影处理，形成具有形成进行与半导体芯片的导电性的连接的凸点用的开口部11的电镀抗蚀剂层10(参照图3(d))。
(8)利用电解锡电镀处理，在上述电镀抗蚀剂层10中形成的开口部11内，充填电解锡电镀膜，在铜箔6上形成半导体芯片安装用的第1导电性凸点12(参照图3(e))。其后，剥离形成电镀抗蚀剂层10的干膜(参照图4(f))。
(9)其次，利用刻蚀处理除去铜箔6的不需要的部分，形成布线图形15。在该处理工序中，首先，在例如利用电极淀积法形成了光致抗蚀剂层14(参照图4(g))以便覆盖半导体芯片安装用的第1导电性凸点12和铜箔6后，沿规定的电路图形进行曝光、显影处理(参照图4(h))。其次，通过对未被光致抗蚀剂层14保护的铜箔6部分进行刻蚀处理，形成具有规定的布线图形的布线图形15(参照图4(i))，其后除去光致抗蚀剂层14。
作为上述刻蚀液，希望是从从硫酸-过氧化氢、过硫酸盐、氯化亚铜、氯化亚铁的水溶液中选出的至少1种水溶液。
将上述布线图形15的一部分形成为与后述的层间构件20的导电性凸点26连接用的导体焊盘或连接用接合区15a，其内径与通路孔口径大致相同，但最好将其外径形成在50～250微米的范围内。
(10)其次，根据需要，对在上述(9)的工序中形成的布线图形15的表面进行粗糙化处理，形成粗糙化层17，其后，从绝缘性树脂基体材料的与铜箔粘贴面相反一侧的表面起剥离PET膜7，进而，在剥离了PET膜7的表面上形成粘接剂层18，结束半导体芯片安装用电路基板2的制造(参照图4(j))。
上述粗糙化处理用来在进行多层化时改善与在层间构件上形成的粘接剂层的密接性，防止剥离。
作为粗糙化处理的方法，有由软刻蚀处理、黑化(氧化)-还原处理、由铜-镍-磷构成的针状合金电镀(荏原ユ-ジライト制，商品名インタ-プレ-ト)的形成、由メツク公司制的商品名为「メツクエツチボンド」的刻蚀液进行的表面粗糙化。
在本实施形态中，最好使用刻蚀液来形成上述粗糙化层，例如，通过使用刻蚀液、即第二铜络合物与有机酸的混合水溶液对布线图形的表面进行刻蚀处理来形成。在喷雾或鼓泡等的氧共存条件下，这样的刻蚀液可使铜布线图形溶解，推测反应如以下那样来进行。
Cu+Cu(II)An→2Cu(I)An/2
2Cu(I)An/2+n/4O2+nAH(气化)
→2Cu(I)An+n/2H2O
式中，A表示络合剂(起到螯合剂的作用)，n表示配位数。
如该式所示出的那样，所发生的第一铜络合物因酸的作用而溶解，与氧结合，成为第二铜络合物，再次有助于铜的氧化。在本发明中使用的第二铜络合物最好是唑类的第二铜络合物。可将唑类的第二铜络合物和有机酸(根据需要，是卤素离子)溶解于水中来配制由该有机酸-第二铜络合物构成的刻蚀液。
例如由混合了咪唑铜(II)络合物(10份重量)、乙二醇酸(7份重量)和氯化钾(5份重量)的水溶液来形成这样的刻蚀液。
按照上述(1)～(10)的工序来制造本发明的半导体芯片安装用的电路基板2，但如图4(j)中所示，利用粘接剂16在电路基板2的中央部粘接半导体芯片3，通过将半导体芯片3的输出端子3a埋入第1导电性凸点12中，导电性地连接到布线图形15上。
为了将半导体芯片3安装在第1导电性凸点12上，例如如图5中所示，在电路基板2与半导体芯片3之间介入片状的密封用树脂，例如通过在加热气氛下将半导体芯片3的输出端子3a接合到第1导电性凸点12上，进行端子-凸点间的导电性的连接，同时对半导体芯片3与电路基板2的间隙进行树脂密封，进行半导体芯片3的表面安装，制造安装了半导体芯片的电路基板。
其次，参照图6(a)～图6(f)，说明在这样的半导体芯片安装电路基板上层叠的层间构件20的制造方法的一例。
(1)作为层间构件20的起始材料，与半导体芯片安装用电路基板2同样地使用将硬质的绝缘性树脂基体材料21形成为板状的材料(参照图6(a))。
因为必须在后述的中央开口部27内容纳半导体芯片3，故该绝缘性树脂基体材料21的厚度比从半导体芯片安装用电路基板2的上表面起到J3J的上表面为止的高度稍厚，例如定为130微米，此外，绝缘性树脂基体材料21的上表面和下表面的面积与在层叠时相对配置的印刷基板2的面积大致相等。
(2)其次，在上述绝缘性树脂基体材料21的两面上形成粘接层22，再在其上表面上粘贴PET膜23进行保护(参照图6(b))。其后，从PET膜23的上方起，通过在与半导体芯片安装用基板的连接用接合区即导体焊盘15a和第2导电性凸点13对应的位置上例如利用脉冲振荡型二氧化碳气体激光加工装置进行激光照射，形成在绝缘性树脂基体材料21的厚度方向上贯通的贯通孔24(参照图6(c))。
(3)在上述贯通孔24内充填导电性膏25(参照图6(d))。例如利用网板印刷分别从表面一侧和背面一侧进行该导电性膏的充填。其后，如果剥离PET膜23，则形成导电性膏25分别从粘接层22的表面和背面突出了PET膜23的厚度的导体柱26(参照图6(e))。
(4)最后，例如利用激光照射。在绝缘性树脂基体材料21的中央部分上形成能容纳半导体芯片3的尺寸的开口部27，结束层间构件20的制造(参照图6(f))。
交替地重合如上所述那样制造的半导体芯片安装用电路基板2和层间构件20(参照图7(a))。此时，在最上层，将未形成通路孔的半导体芯片安装用电路基板2朝向下方配置安装了半导体芯片3的面，在其下方配置层间构件20。再者，在其下方配置形成了通路孔的半导体芯片安装用电路基板2和层间构件20，在最下层配置I/O布线基板30。
在与上述中上层的半导体芯片安装用电路基板2相对的层间构件20的开口部27内容纳预先在半导体芯片安装用电路基板2上安装、固定了的半导体芯片3，此外，这样来进行重合，即，该导体柱26的上侧的突出端与半导体芯片安装用电路基板2的连接用接合区15a相对，导体柱26的下侧的突出端与在其下方邻接的半导体芯片安装用电路基板2的导电性凸点13相对。再在下方，这样来进行重合，即，层间构件20的导体柱26的上侧的突出端与在其上方邻接的半导体芯片安装用电路基板2的连接用接合区15a相对，导体柱26的下侧的突出端与在位于其下方的最下层的I/O布线基板的导体焊盘31相对。
再有，在I/O布线基板30中，在绝缘性树脂基体材料33的规定的位置上形成了通路孔34，在其上下形成了规定的布线电路(未图示)和导体焊盘31。
其次，通过对以上述那样的位置关系重合的半导体芯片安装用电路基板2、层间构件20和I/O布线基板30一并地进行真空加热加压，层间构件20的粘接剂层硬化，粘接半导体芯片安装用电路基板2与I/O布线基板30，形成半导体模块1(参照图7(b))。
此时，最上层的半导体芯片安装用基板2的布线图形5经在邻接的层间构件20上形成的导体柱26，导电性地连接到下方的半导体芯片安装用电路基板2的布线图形上，经在下方的层间构件20上形成的导体柱26，导电性地连接到I/O布线基板30的布线图形上。
此外，在I/O布线基板30的下表面一侧的接合区31上形成与外部基板连接用的焊锡球32。
按照如上所述的实施形态，在层间构件20上形成导体柱26时，首先在绝缘性树脂基体材料21的两面上形成粘接剂层22，预先在该粘接剂层22的表面上粘贴保护膜23。其后，通过在规定的位置上进行激光加工，形成贯通孔24，在该贯通孔24中充填了导电性膏25后，剥离保护膜23。因此，将导体柱26形成为从粘接剂层22的背面突出了保护膜23的厚度，由此，在与半导体芯片安装用基板2和I/O布线基板30一起层叠层间构件20时，由于半导体芯片安装用电路基板2的导体焊盘15a与层间构件20的导体柱26之间的接触和I/O布线基板30的导体焊盘31与层间构件20的导体柱26之间的接触不会分别因粘接剂层22的存在而受到妨碍，故可提高导体焊盘-导体柱间的连接可靠性。
在上述的实施形态中，层叠2片半导体芯片安装用电路基板2与2片层间构件20，再层叠I/O布线基板30，实现了5层的多层化，但不限于此，根据所按照的半导体芯片的尺寸或数量、绝缘性树脂基体材料的种类、厚度等，当然可制造实现6层以上的多层化的半导体模块。
再者，本发明的半导体模块不限定于上述层叠状态，也可至少层叠本发明的半导体芯片安装用基板2与层间构件20，除此以外，再组合其它的形态的I/O布线基板。
以下，说明本发明的半导体模块的具体的实施例。
【实施例】
(实施例1)
(1)将通过将环氧树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔并进行加热加压得到的单面敷铜层叠板4作为半导体芯片安装用电路基板2的起始材料来使用。绝缘性树脂基体材料5的厚度为75微米，铜箔12的厚度为12微米(参照图3(a))。
(2)在这样的绝缘性树脂基体材料5的与粘贴了铜箔6的表面相反一侧的表面上粘贴厚度为22微米的PET膜7。该PET膜7由厚度为10微米的粘接剂层和厚度为12微米的PET膜基构成。
(3)其次，从PET膜7的上方起，以下述的激光加工条件照射脉冲振荡型二氧化碳气体激光，在形成了通路孔形成用开口后，为了除去在该开口8的开口内壁上残留的树脂，进行了等离子清洁处理(参照图3(b))。
〔激光加工条件〕
脉冲能量  0.5～100mJ
脉冲宽度  1～100微秒
脉冲间隔  0.5毫秒以上
发射数    3～50
(4)其次，在绝缘性树脂基体材料5的粘贴了铜箔6的表面上粘贴了作为刻蚀保护膜的PET膜7后，用下述组成的电解电镀水溶液并以下述的电镀条件进行电解铜电镀处理，在开口8的内壁充填电解铜电镀层，形成了口径为150微米、通路孔间距离为500微米的通路孔9。
〔电解电镀水溶液〕
硫酸    180g/l
硫酸铜  80g/l
添加剂(アトテツクジヤパン制，商品名カパラシドGL)
        1ml/l
〔电解电镀条件〕
电流密度 2A/dm2
时间     30分
温度     25℃
(5)其次，使用下述组成的电解电镀水溶液，用下述的电镀条件进行电解锡电镀处理，在PET膜7上形成的开口内充填电解锡电镀膜，在通路孔8上形成了直径为150微米、高度为5微米、凸点间距离为500微米的第2导电性凸点13(参照图3(c))。
硫酸          105ml/l
硫酸锡(SnSO4) 30g/l
添加剂        40ml/l
〔电解电镀条件〕
电流密度  2A/dm2
时间      20分
温度      25℃
(6)在剥离了绝缘性树脂基体材料5的铜箔6粘贴面上粘贴的PET膜7后，在绝缘性树脂基体材料5的与铜箔6粘贴面相反一侧的表面上再粘贴PET膜7。然后，在绝缘性树脂基体材料5的铜箔6粘贴面上形成了具有开口11的电镀抗蚀剂层10后(参照图3(d))，用下述组成的电解电镀水溶液并用下述的电镀条件进行电解锡电镀处理，在开口11内充填电解锡电镀膜，在铜箔6上形成了直径(凸点直径)为80微米、高度为20微米、凸点间距离(间距)为140微米的第1导电性凸点12(参照图3(e))。
〔电解电镀水溶液〕
硫酸            105ml/l
硫酸锡(SnSO4)   30g/l
添加剂          40ml/l
〔电解电镀条件〕
电流密度  4A/dm2
时间      50分
温度      25℃
(7)其次，在除去了电镀抗蚀剂层10(参照图4(f))后，利用刻蚀处理除去铜箔6的不需要的部分，形成具有规定的布线图形的布线图形15。
在该处理工序中，首先，在例如利用电极淀积法形成了光致抗蚀剂层14(参照图4(g))以便覆盖绝缘性树脂基体材料5的铜箔6粘贴面后，沿规定的电路图形进行曝光、显影处理(参照图4(h))。
其后，在通过对未被光致抗蚀剂层14保护的铜箔6部分进行刻蚀处理形成具有规定的布线图形的布线图形15后，除去光致抗蚀剂层14(参照图4(i))。
作为上述刻蚀液，希望是从从硫酸-过氧化氢、过硫酸盐、氯化亚铜、氯化亚铁的水溶液中选出的至少1种水溶液。
(8)其次，根据需要，用刻蚀液对布线图形15的表面进行粗糙化处理，形成粗糙化层17，其后，从与铜箔粘贴面相反一侧的表面起剥离PET膜7，进而，制造了半导体芯片安装用电路基板2(参照图4(j))。
(9)在用上述(8)得到的半导体芯片安装用电路基板2与半导体芯片3之间介入片状的密封用树脂的状态下，利用浇注封装，相对于第1导电性凸点12，以表面安装的方式安装半导体芯片3，制造了半导体芯片安装电路基板(参照图5)。
(10)其次，在将厚度为130微米的玻璃布基体材料环氧树脂形成为板状而构成的绝缘性树脂基体材料21的两面上形成厚度为15微米的粘接剂层22，再在该粘接剂层22上粘贴厚度为23微米的保护膜23，用以下的激光加工条件照射脉冲振荡型二氧化碳气体激光，形成了口径为100微米的圆柱形的贯通孔24(参照图6(a)～图6(c))。
〔激光加工条件〕
脉冲能量  0.5～100mJ
脉冲宽度  1～100微秒
脉冲间隔  0.5毫秒以上
发射数    3～50
(11)其次，在为了对在上述(10)中形成的贯通孔24内残留的树脂进行清洁处理进行了等离子放电的去污处理后，利用使用了金属掩摸的网板印刷，在贯通孔24中充填了主要由Cu粒子构成的导电性膏25(参照图6(d))。
其后，如果剥离保护膜23，则在绝缘性树脂基体材料21的上表面和下表面上形成从粘接剂层22的表面突出了该保护膜23的厚度的导体柱26(参照图6(e))。
(12)最后，利用同样的激光照射在绝缘性树脂基体材料的大致中央部中形成能容纳半导体芯片3的开口部27，制造了层间构件20(参照图6(f))。
(13)其次，交替地层叠2片半导体芯片安装用电路基板2与2片层间构件20，进而在下层的层间构件20的外侧层叠预先制造的I/O布线基板30(参照图7(a))，在180℃的温度下进行加热，同时用压力2MPa进行加压，利用1次加压成形，实现全部的电路基板的一体化。
(14)在处于上述(13)中得到的层叠体的最下层的I/O布线基板30的导体焊盘31上形成镍金属(省略图示)，进而在该镍金属上形成连接到母板的端子上的焊锡球32，制造了具有BGA结构的半导体模块1(参照图7(b))。
(实施例2)
(1)进行与实施例1的(1)～(9)同样的处理，制造了安装半导体芯片3的安装用电路基板2(参照图3(a)～图4(k))。
(2)将环氧树脂浸在玻璃布基体材料中、作为加热半硬化状态而形成为板状的厚度为150的半固化片作为层间构件20的绝缘性树脂基体材料21而准备好(参照图8(a))。
在由上述半固化片构成的绝缘性树脂基体材料21的两面上粘贴厚度为23微米的保护膜23(参照图8(b))。用以下那样的激光加工条件，从绝缘性树脂基体材料21的下方照射脉冲振荡型二氧化碳气体激光，形成了下面一侧的口径为250微米、上面一侧的口径为100微米的圆锥台形的贯通孔24(参照图8(c))。
〔激光加工条件〕
脉冲能量  0.5～100mJ
脉冲宽度  1～100微秒
脉冲间隔  0.5毫秒以上
发射数    3～50
(3)利用在保护膜23上放置金属掩摸的网板印刷，在上述(2)中形成的贯通孔发4中充填主要由Cu粒子构成的导电性膏25(参照图8(d))。其后，如果剥离保护膜23，则在绝缘性树脂基体材料21的上表面和下表面上形成从粘接剂层22的表面突出了该保护膜23的厚度的导体柱26(突出部26a、26b)(参照图8(e))。锥形导体柱26的突出部26a和26b的直径分别与上述圆锥台形的贯通孔24的口径大致对应，将上部的突出部26a比下部的突出部26b形成得小。
(4)最后，利用同样的激光照射在绝缘性树脂基体材料的大致中央部中形成能容纳半导体芯片3的开口部27，制造了层间构件20(参照图8(f))。
(5)其后，进行与实施例1的(12)～(14)同样的处理，制造了具有BGA结构的半导体模块1(参照图9(a)～(b))。
按照上述实施例2，由于在层间构件20上形成的贯通孔24中将下面一侧的开口的内径形成为比上面一侧的开口大的锥形，故将导体柱26的下面一侧的突出部26b的口径形成得比上面一侧的突出部26a的口径大。
因而，这样来层叠配置层间构件20并进行加热加压，使得具有导体柱26的较小的口径的突出部26a连接到上方的半导体芯片安装用基板2的导体焊盘15a上，具有较大的口径的突出部26b连接到下方的半导体芯片安装用基板2的第2导电性凸点13上。由此，在层叠时，即使因加压而产生了位置偏移，也可吸收该位置偏移误差，可确保半导体芯片安装用基板2与层间构件20直径的良好的连接可靠性。
(实施例3)
(1)进行与实施例1的(1)～(9)同样的处理，制造了半导体芯片安装用基板2。
(2)其次，作为层间构件20的起始材料，使用了由板状的玻璃布基体材料环氧树脂形成的绝缘性树脂基体材料21(参照图8(a))。
首先，在厚度为130微米的绝缘性树脂基体材料21的两面上形成厚度为15微米的粘接剂层22，再在该粘接剂层22上粘贴厚度为23微米的保护膜23(参照图8(b))，用以下的激光加工条件从绝缘性树脂基体材料21的下方照射脉冲振荡型二氧化碳气体激光，形成了带有台阶的圆柱形的贯通孔24。
在该贯通孔24中，在下面一侧，由口径为250微米的圆柱形的凹部55构成，在上面一侧，由从凹部55的底面起在绝缘性树脂基体材料21的厚度方向上以同轴方式贯通的、口径为100微米的圆柱形的贯通孔56构成，作为整体形成了带有台阶的形状(参照图8(c))。
〔凹部55的激光加工条件〕
脉冲能量  5～15mJ
脉冲宽度  1～50微秒
脉冲间隔  2毫秒以上
发射数    1～2
〔贯通孔56的激光加工条件〕
脉冲能量  0.5～5mJ
脉冲宽度  1～20微秒
脉冲间隔  2毫秒以上
发射数    3～10
(3)其次，在为了对在上述(2)中形成的导通台阶的圆柱形的贯通孔24内残留的树脂进行清洁处理进行了等离子放电的去污处理后，从绝缘性树脂基体材料21的下面的保护膜23上利用网板印刷，在贯通孔24中充填了主要由Cu粒子构成的导电性膏25，再从绝缘性树脂基体材料21的上面的保护膜23上利用网板印刷，同样充填了导电性膏25(参照图8(d))。
其后，如果剥离各保护膜23，则在绝缘性树脂基体材料21的上表面和下表面上形成从粘接剂层22的表面突出了该保护膜23的厚度的导体柱26(突出端部26a、26b)(参照图8(e))。
上述导体柱26的突出部26a和26b的直径分别与上述圆锥台形的贯通孔24的口径大致对应，将上部的突出部26a比下部的突出部26b形成得小。
(4)最后，利用同样的激光照射在绝缘性树脂基体材料的大致中央部中形成能容纳半导体芯片3的开口部27，制造了层间构件20(参照图8(f))。
(5)进行与实施例1的(13)～(14)同样的处理，制造了具有BGA结构的半导体模块1(参照图11(a)～(b))。
按照上述实施例3，由于在层间构件20上形成的贯通孔24中形成下面一侧的开口55的内径比上面一侧的开口56大的对应台阶的圆柱形，故将导体柱26的下面一侧的突出部26b的口径形成得比上面一侧的突出部26a的口径大。
因而，与实施例2相同，这样来层叠配置层间构件20并进行加热加压，使得具有导体柱26的较小的口径的突出部26a连接到半导体芯片安装用基板2的导体焊盘15a上，具有较大的口径的突出部26b连接到半导体芯片安装用基板2的第2导电性凸点13上。由此，在层叠时，即使因加压而产生了位置偏移，也可吸收该位置偏移误差，可确保半导体芯片安装用基板2与层间构件20直径的良好的连接可靠性。
(实施例4)
(1)将通过将环氧树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔并进行加热加压得到的单面敷铜层叠板4作为半导体芯片安装用电路基板2的起始材料来使用。绝缘性树脂基体材料5的厚度为40微米，铜箔12的厚度为12微米。
(2)在这样的绝缘性树脂基体材料5的与粘贴了铜箔6的表面相反一侧的表面上粘贴厚度为22微米的PET膜7。该PET膜7由厚度为10微米的粘接剂层和厚度为12微米的PET膜基构成。
(3)其次，从PET膜7的上方起，以下述的激光加工条件照射脉冲振荡型二氧化碳气体激光，在形成了通路孔形成用开口8后，为了除去在该开口8的开口内壁上残留的树脂，进行了等离子清洁处理(参照图12(a))。
〔激光加工条件〕
脉冲能量  0.5～100mJ
脉冲宽度  1～100微秒
脉冲间隔  0.5毫秒以上
发射数    3～50
(4)其次，在绝缘性树脂基体材料5的粘贴了铜箔6的表面上粘贴了作为刻蚀保护膜的PET膜7后，用下述组成的电解电镀水溶液并以下述的电镀条件进行电解锡电镀处理，在开口8的内壁充填电解锡电镀层，形成了口径为150微米、通路孔间距离为500微米的通路孔9(参照图12(b))。
〔电解锡电镀液〕
Sn(BF4)2： 25g/l
Pb(BF4)2： 12g/l
添加剂：   5ml/l
〔电解锡电镀条件〕
温度：     20℃
电流密度： 0.4A/dm2
(5)在剥离了绝缘性树脂基体材料5的与铜箔6粘贴面相反一侧的树脂面上粘贴的PET膜7后，在绝缘性树脂基体材料5的整个树脂面上形成由酚醛树脂或环氧树脂构成的粘接剂层11，其后，剥离了在绝缘性树脂基体材料5的与铜箔6粘贴面上粘贴的PET膜7(参照图12(c))。
(6)其次，在粘接剂层11上压接厚度为12微米的铜箔13，作成在基板两面具备铜箔13同时利用通路孔9内的电镀导体导电性地导通这些铜箔13的两面敷铜层叠板16(参照图12(d))。
(7)其次，在绝缘性树脂基体材料5的上面一侧的铜箔6上粘贴感光性干膜，利用掩摸曝光、显影处理，形成具有形成进行与半导体芯片3的导电性的连接的凸点用的开口部11的电镀抗蚀剂层10(参照图12(e))。
(8)在上述绝缘性树脂基体材料5的下面一侧的铜箔6上粘贴了保护膜7的状态下，利用以下的电解电镀条件，在电镀抗蚀剂层10上形成的开口部11内进行电解锡电镀处理，充填电解锡电镀膜。其后，除去电镀抗蚀剂层10，同时剥离保护膜7，在铜箔6上形成了直径(凸点直径)为80微米、高度为20微米、凸点间距离(间距)为140微米的第1导电性凸点12(参照图12(f))。
〔电解电镀水溶液〕
硫酸            105ml/l
硫酸锡(SnSO4)   30g/l
添加剂          40ml/l
〔电解电镀条件〕
电流密度    2A/dm2
时间        20分
温度        25℃
(9)其次，利用刻蚀处理除去铜箔6的不需要的部分，在两面上形成具有规定的布线图形的布线图形15。
在该处理工序中，首先，在例如利用电极淀积法形成了光致抗蚀剂层14(参照图13(g))以便覆盖两面层叠板16的两面后，沿规定的电路图形进行曝光、显影处理(参照图13(h))。其后，在通过对未被光致抗蚀剂层14保护的铜箔6部分进行刻蚀处理在两面上形成具有规定的布线图形的布线图形15后，除去光致抗蚀剂层14(参照图13(i))。
作为上述刻蚀液，希望是从从硫酸-过氧化氢、过硫酸盐、氯化亚铜、氯化亚铁的水溶液中选出的至少1种水溶液。
将上述布线图形15的一部分形成为与后述的层间构件20的导体柱26连接用的导体焊盘或连接用接合区15a，其内径与通路孔口径大致相同，但将其外径形成为250微米。
(10)其次，根据需要，对在上述(9)的工序中形成的布线图形15的表面进行粗糙化处理，形成粗糙化层(省略图示)，结束在两面上具有布线图形15的半导体芯片安装用电路基板40的制造。
(11)在用上述(10)得到的两面电路基板40的第1导电性凸点12与半导体芯片3之间介入片状的密封用树脂的状态下，利用浇注封装，相对于第1导电性凸点12，以表面安装的方式安装了半导体芯片3。
(12)其次，将环氧树脂浸在玻璃布基体材料中、作为加热半硬化状态而形成为板状的厚度为130的半固化片作为层间构件20的绝缘性树脂基体材料21，形成层间构件20，除了不进行去污处理以外，进行与实施例1的(10)～(14)同样的处理，制造了具有BGA结构的半导体模块1(参照图14(a)～(b))。
(实施例5)
在开口8的内壁充填电解铜电镀层、是其充填深度为与绝缘性树脂基体材料5的表面为同一面的程度后，再进行电解锡电镀处理，以覆盖电解铜电镀层的表面的程度用电解锡电镀层进行覆盖以形成通路孔9，除了使用由板状的玻璃布基体材料环氧树脂形成的绝缘性树脂基体材料21作为层间构件20以外，进行与实施例4同样的处理，制造了具有BGA结构的半导体模块1。
按照上述实施例4和5，由于半导体芯片安装用基板是形成包含在其一个表面上安装半导体芯片3的第1导电性凸点12的布线图形、在另一个表面上也形成布线图形的结构，故可避免层叠型的半导体模块的大型化，可得到薄型且高密度的半导体模块。
此外，在绝缘性树脂基体材料的两面上形成上述布线图形时，通过将在通路孔形成用开口中充填的导电性物质定为其熔点比铜的熔点低的金属，可提高与覆盖该金属而在绝缘性树脂基体材料的表面上粘贴的铜箔的粘接性。
(实施例6)
(1)将通过将环氧树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔并进行加热加压得到的单面敷铜层叠板4作为半导体芯片安装用电路基板2的起始材料来使用。绝缘性树脂基体材料5的厚度为40微米，铜箔12的厚度为12微米(参照图15(a))。
(2)其次，从绝缘性树脂基体材料5的树脂面的上方起，以下述的激光加工条件照射脉冲振荡型二氧化碳气体激光，在形成了通路孔形成用开口8后，为了除去在该开口8的开口内壁上残留的树脂，进行了等离子清洁处理(参照图15(b))。
〔激光加工条件〕
脉冲能量  0.5～100mJ
脉冲宽度  1～100微秒
脉冲间隔  0.5毫秒以上
发射数    3～50
(3)其次，在粘贴了铜箔6的表面上粘贴了厚度为22微米的PET膜7作为刻蚀保护膜后，用下述组成的电解电镀水溶液并以下述的电镀条件进行电解铜电镀处理，在开口8的内壁充填电解铜电镀层，形成了口径为150微米、通路孔间距离为500微米的通路孔9。
以从绝缘性树脂基体材料5表面起稍微突出的程度充填了该电解铜电镀层(参照图13(c))。
〔电解电镀水溶液〕
硫酸       180g/l
硫酸铜     80g/l
添加剂(アトテツクジヤパン制，商品名カパラシドGL)
           1ml/l
〔电解电镀条件〕
电流密度   2A/dm2
时间       35分
温度       25℃
(4)其次，通过用0.2～0.4MPa的压力对在绝缘性树脂基体材料5的面上突出的电解铜电镀层的部分进行加压，在通路孔9的正下方形成平坦的连接用接合区19(参照图15(d))。
(5)在剥离了绝缘性树脂基体材料5的铜箔6一侧粘贴的PET膜7后，在绝缘性树脂基体材料5的与铜箔6粘贴面相反一侧的表面上再粘贴PET膜7(参照图15(e))。然后，在绝缘性树脂基体材料5的铜箔6粘贴面上形成了具有开口11的电镀抗蚀剂层10后，用下述组成的电解电镀水溶液并用下述的电镀条件进行电解锡电镀处理，在开口11内充填电解锡电镀膜，在铜箔6上形成了直径(凸点直径)为80微米、高度为20微米、凸点间距离(间距)为140微米的第1导电性凸点12(参照图16(f))。
〔电解电镀水溶液〕
硫酸            105ml/l
硫酸锡(SnSO4)   30g/l
添加剂          40ml/l
〔电解电镀条件〕
电流密度  4A/dm2
时间      50分
温度      25℃
(7)其次，在除去了电镀抗蚀剂层10后，利用刻蚀处理除去铜箔6的不需要的部分，形成具有规定的布线图形的布线图形15。
在该处理工序中，首先，在例如利用电极淀积法形成了光致抗蚀剂层14(参照图16(g))以便覆盖绝缘性树脂基体材料5的铜箔6粘贴面后，沿规定的电路图形进行曝光、显影处理(参照图16(h))。接着，在通过对未被光致抗蚀剂层14保护的铜箔6部分进行刻蚀处理形成具有规定的布线图形的布线图形15后，除去光致抗蚀剂层14(参照图16(i))。
作为上述刻蚀液，希望是从从硫酸-过氧化氢、过硫酸盐、氯化亚铜、氯化亚铁的水溶液中选出的至少1种水溶液。
(8)其次，用刻蚀液对布线图形15的表面进行粗糙化处理，形成粗糙化层(未图示)，其后，从与铜箔粘贴面相反一侧的表面起剥离PET膜7，进而，制造了半导体芯片安装用电路基板2。
(9)在用上述(8)得到的电路基板2与半导体芯片3之间介入片状的密封用树脂16的状态下，利用浇注封装，相对于第1导电性凸点12，以表面安装的方式安装半导体芯片3，制造了半导体芯片安装用电路基板2。
(10)其次，将环氧树脂浸在玻璃布基体材料中、作为加热半硬化状态而形成为板状的厚度为130微米的半固化片作为层间构件20的绝缘性树脂基体材料21来形成层间构件20，除了不进行去污处理以外，进行与实施例1的(10)～(14)同样的处理，制造了具有BGA结构的半导体模块1(参照图17(a)～(b))。
按照上述实施例6，由于在半导体芯片安装用基板上形成连接面积比较大的导体焊盘、即连接用接合区15a和19，对于这些面积能形成得较宽的导体焊盘来说，连接在邻接的层间构件20上形成的导体柱26，同时对于I/O布线基板30的导体焊盘31来说，连接在层间构件20上形成的连接面积比较小的导体柱26，故能可靠地导电性地连接被层叠的多个半导体芯片安装用基板2的布线图形与I/O布线基板30的布线图形间。因而，可大幅度地减少导电性的连接的不良，可制造连接可靠性高的半导体模块。
(实施例7)
(1)进行与实施例1的(1)～(9)的工序同样的处理，制造了半导体安装用电路基板A。
(2)其次，作为层间构件20的起始材料，将通过将环氧树脂浸在玻璃布中、层叠作成B级的半固化片与铜箔并进行加热加压得到的单面敷铜层叠板作为基板来使用。绝缘性树脂基体材料5的厚度为50微米，铜箔12的厚度为18微米(参照图18(a))。
(3)进行与实施例1的(2)～(6)同样的处理，在绝缘性树脂基体材料5上形成通路孔9，再在通路孔9上形成导电性凸点(参照图18(b)～(d))。
(4)其后，在绝缘性树脂基体材料5的与铜箔6粘贴面相反一侧的表面上粘贴作为刻蚀保护膜的PET膜6在该状态下，在铜箔6的表面上形成抗蚀剂层14(参照图18(e))，对抗蚀剂非形成部分的铜箔52进行刻蚀，形成包含在通路孔9上形成的连接用接合区15a的布线图形15。
(5)在布线图形15的表面上利用刻蚀处理形成粗糙化层(省略图示)并在形成了导电性凸点13的绝缘性树脂基体材料5的表面上形成了粘接剂层22后，在绝缘性树脂基体材料5的大致中央部上形成开口27，制造了层间构件B。
(6)交替地层叠安装了半导体芯片3的4片的安装基板A1～A4与4片层间构件B1～B4，进而在最上层的层叠用电路基板B4的外侧配置未形成中央开口部的另一层间构件B5，另一方面，在最下层的半导体芯片安装用电路基板A1的外侧配置了铜箔6的状态下(参照图19)，在温度180℃下进行加热，同时用压力2MPa进行加压，利用1次加压成形，实现全部的基板的一体化(参照图20)。
(7)在处于在上述(6)中得到的层叠体的最上层的层叠用电路基板B5的表面上粘贴作为刻蚀保护膜的PET膜7、在处于最下层的半导体芯片安装用电路基板A1的铜箔表面上形成了与规定的布线图形对应的抗蚀剂层14后，利用刻蚀处理形成导体焊盘15a。
(8)其次，在剥离了粘贴在最上层的层叠用电路基板B5的表面上的PET膜7、并除去了抗蚀剂层14后，在处于最上层的层间构件B5的表面和处于最下层的半导体芯片安装用电路基板A1的表面上分别形成具有使焊锡焊盘部分15a露出的开口的焊料抗蚀剂层54，在该露出的焊锡焊盘部分上分别设置导电性凸点50和焊锡球52。
最好在上述各焊锡焊盘部上形成由「镍-金」构成的金属层，镍层的厚度希望是1～7微米，金层的厚度最好是0.01～0.06微米。其原因是，如果镍层太厚，则导致电阻值的增加，如果太薄，则容易剥离。另一方面，如果金层太厚，则导致成本增加，如果太薄，则与焊锡体的密接效果下降。
在由在这样的焊锡焊盘部15a上设置的镍-金构成的金属层上供给焊锡体，利用该焊锡体的熔融、固化，在最上层的层间构件B5上设置导电性凸点50，在最下层的安装基板A1上设置焊锡球52，制造了半导体模块1。
(实施例8)
使用由作为低熔点金属的锡-银类焊锡构成的导电性膏，利用印刷形成直径(凸点直径)为80微米、高度为20微米、凸点间距离(间距)为140微米的第1导电性凸点12，同时形成了直径为150微米、高度为5微米、凸点间距离为500微米的第2导电性凸点13，除此以外，进行与实施例7同样的处理，制造了半导体芯片安装用电路基板2和半导体模块1。
(实施例9)
用以下那样的条件，进行电解焊锡电镀处理，在开口部11内充填电解焊锡电镀膜，在铜箔6上形成了直径(凸点直径)为80微米、高度为20微米、凸点间距离(间距)为140微米的第1导电性凸点12，除此以外，进行与实施例1同样的处理，制造了半导体芯片安装用电路基板2和半导体模块1。
〔电解焊锡电镀液〕
Sn(BF4)2  25g/l
Pb(BF4)2  12g/l
添加剂    5ml/l
〔电解焊锡电镀条件〕
温度      20℃
电流密度  0.4A/dm2
对于由上述实施例1～9制造的半导体模块，进行肉眼检查和导通检查，研究了物理的和电的连接性。
其结果，在各层间的连接性及密接性方面没有问题，即使在热循环的条件下，直到1000次循环为止，在IC芯片和导体连接部分处未确认有剥离或裂纹等，也未确认有电阻值的上升。

Claims (43)

1.一种半导体芯片安装用基板，在绝缘性树脂基体材料的一个面一侧，在其大致中央部中具有安装半导体芯片的区域，在该安装区域内形成用于利用回流法将所述半导体芯片安装在上述绝缘性树脂基体材料上的第1导电性凸点，同时布线图形从该第1导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，在到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，同时设置导电性地连接到该通路孔的、从上述绝缘性树脂基体材料的另一个面突出的第2导电性凸点，其特征在于：
上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
2.如权利要求1所述的半导体芯片安装用基板，其特征在于：
设置有导电性地连接到该通路孔的导体焊盘。
3.如权利要求2中所述的半导体芯片安装用基板，其特征在于：
在上述绝缘性树脂基体材料的另一个面一侧也形成布线图形，将该布线图形导电性地连接到上述导体焊盘上。
4.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述通路孔。
5.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
至少包含其熔点比铜的熔点低的金属来形成上述通路孔。
6.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由电解电镀或无电解电镀来形成上述通路孔。
7.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由在靠近开口底部处充填的电解铜电镀层和在靠近开口端处充填的其熔点比铜的熔点低的金属的电解电镀层这2层来形成上述通路孔。
8.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述导电性凸点。
9.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由电解电镀或无电解电镀来形成上述导电性凸点。
10.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由熔点不同的金属分别形成上述第1导电性凸点和第2导电性凸点。
11.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
由其熔点比上述第2导电性凸点的熔点低的金属来形成上述第1导电性凸点。
12.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
上述第1导电性凸点和第2导电性凸点的熔点处于150～240℃的范围内。
13.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
在上述绝缘性树脂基体材料的另一个面一侧形成了粘接剂层。
14.如权利要求13中所述的半导体芯片安装用基板，其特征在于：
上述粘接剂是从环氧树脂、聚酰亚胺树脂、热硬化型聚苯撑醚、环氧树脂与热可塑性树脂的复合树脂、环氧树脂与硅酮树脂的复合树脂和BT树脂中选出的至少1种树脂。
15.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
在上述布线图形的表面上形成了粗糙化层。
16.如权利要求1中所述的半导体芯片安装用基板，其特征在于：上述通路孔从上述绝缘性树脂基体材料的表面突出。
17.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
上述通路孔是电解铜镀的。
18.如权利要求1中所述的半导体芯片安装用基板，其特征在于：
上述外引线的线宽为50～100μm，上述导体焊盘和上述导体接合区的口径为150～500μm。
19.一种半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面上形成的布线图形上形成利用回流法安装配置在上述基体材料的大致中央部中的半导体芯片用的第1导电性凸点，在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，在该通路孔上设置第2导电性凸点，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面上粘贴光透过性树脂膜、从该树脂膜的上方起对于上述绝缘性树脂基体材料的另一个面进行激光照射、在形成到达上述铜箔的开口的同时、对该开口内的树脂残渣进行清洗的工序；
②在用保护膜覆盖了上述绝缘性树脂基体材料的一个面的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成充填通路孔的工序；
③对于在上述②的工序中得到的绝缘性树脂基体材料再进行电解电镀处理、在上述充填通路孔的正上方形成由电解电镀膜构成的2导电性凸点的工序；
④在分别从绝缘性树脂基体材料剥离了上述保护膜和树脂膜后、在上述绝缘性树脂基体材料的另一个面上粘贴保护膜、形成上述绝缘性树脂基体材料的一个面的具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
⑤对于在上述④的工序中得到的绝缘性树脂基体材料进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的第1导电性凸点的工序；以及
⑥在除去了上述电镀抗蚀剂层后、形成与从上述第1导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸地设置的规定的布线图形对应的抗蚀剂层、利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述规定的布线图形的工序，上述规定的布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
20.一种半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面上形成的布线图形上形成利用回流法安装配置在上述基体材料的大致中央部中的半导体芯片用的第1导电性凸点，在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内设置充填导电性物质而构成的通路孔，设置位于该通路孔的正上方的、从上述绝缘性树脂基体材料的另一个面突出的第2导电性凸点，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面上粘贴光透过性树脂膜、从该树脂膜的上方起对于上述绝缘性树脂基体材料的另一个面进行激光照射、在形成到达上述铜箔的开口的同时、对该开口内的树脂残渣进行清洗的工序；
②在用保护膜覆盖了上述绝缘性树脂基体材料的一个面的状态下进行电解铜电镀处理、在上述开口内充填电解铜电镀膜以形成通路孔后、进行电解锡电镀处理、在利用上述激光照射在上述光透过性树脂膜上形成的开口内充填电解锡电镀膜以形成在上述通路孔的正上方突出的第2导电性凸点的工序；
③在从绝缘性树脂基体材料的一个面剥离了上述保护膜后、在上述光透过性树脂膜上再粘贴保护膜、上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
⑤对于上述绝缘性树脂基体材料进行电解锡电镀处理、在上述电镀抗蚀剂层的开口内充填电解锡电镀膜以形成与所安装的半导体芯片的端子位置对应的第1导电性凸点的工序；以及
⑥在除去了上述电镀抗蚀剂层后、形成与从上述第1导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层、利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述布线图形的工序，上述规定的布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区。
21.一种半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面一侧，在其大致中央部中形成利用回流法安装半导体芯片的导电性凸点，布线图形从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，设置包含在到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于通路孔的正上方设置从上述绝缘性树脂基体材料的另一个面突出地设置的、导电性地连接到该通路孔的导体焊盘，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①形成从在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面一侧到达上述铜箔的开口，在该开口内充填导电性物质以形成通路孔的同时，使该导电性物质在上述绝缘性树脂基体材料的另一个面的外侧露出的工序；
②通过对从上述开口露出的导电性物质进行加压使其扩展、形成导电性地连接到上述通路孔的导体焊盘的工序；
③在上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
④在绝缘性树脂基体材料的另一个面上粘贴了保护膜的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的导电性凸点的工序；
⑤在除去了上述保护膜和电镀抗蚀剂层后、形成与从上述导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层的工序，上述规定的布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；以及
⑥通过利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分以形成上述规定的布线图形的工序。
20.一种半导体芯片安装用基板的制造方法，在该半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面一侧，在其大致中央部中形成利用回流法安装半导体芯片的导电性凸点，布线图形从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置，在上述绝缘性树脂基体材料的另一个面一侧，设置包含在到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于通路孔的正上方设置从上述绝缘性树脂基体材料的另一个面突出地设置的、导电性地连接到该通路孔的导体焊盘，其特征在于，在制造上述半导体芯片安装用基板时，在其制造工序中至少包含以下的①～⑥的工序，即：
①形成从在一个面上粘贴了铜箔的绝缘性树脂基体材料的另一个面一侧到达上述铜箔的开口，在该开口内充填导电性物质以形成通路孔的同时，使该导电性物质在上述绝缘性树脂基体材料的另一个面的外侧露出的工序；
②经粘接剂层将铜箔压接在上述绝缘性树脂基体材料的另一个面上的工序；
③上述绝缘性树脂基体材料的一个面上形成具有与安装在其大致中央部中的半导体芯片的端子位置对应的开口的电镀抗蚀剂层的工序；
④在上述绝缘性树脂基体材料的另一个面上粘贴了保护膜的状态下进行电解电镀处理、在上述开口内充填电解电镀膜以形成与所安装的半导体芯片的端子位置对应的导电性凸点的工序；
⑤在除去了上述保护膜和电镀抗蚀剂层后、在上述绝缘性树脂基体材料的一个面一侧粘贴的铜箔上形成与从上述导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形对应的抗蚀剂层、同时在上述绝缘性树脂基体材料的另一个面一侧粘贴的铜箔上形成与包含位于通路孔的正上方的导体焊盘的规定的布线图形对应的抗蚀剂层的工序，上述规定的布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区；以及
⑥通过利用刻蚀处理除去未形成该抗蚀剂层的铜箔部分、在上述绝缘性树脂基体材料的一个面一侧形成从上述导电性凸点起朝向上述绝缘性树脂基体材料的周边部分延伸的规定的布线图形、同时在上述绝缘性树脂基体材料的另一个面一侧形成包含导体焊盘的规定的布线图形的工序。
23.一种半导体模块，其特征在于：
通过经粘接剂交替地叠层半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的规定的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成第2导电性凸点，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区，
在上述层间构件中，形成了可容纳在绝缘性树脂基体材料大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上，在贯通了该绝缘性树脂基体材料的贯通孔内充填导电性物质，而且形成从该绝缘性树脂基体材料的两面突出的导体柱。
24.一种半导体模块，其特征在于：
通过经粘接剂交替地叠层半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的规定的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成导体焊盘，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区，
在上述层间构件中，形成了可容纳在绝缘性树脂基体材料大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上，在贯通了该绝缘性树脂基体材料的贯通孔内充填导电性物质，而且形成从绝缘性树脂基体材料的两面突出的导体柱。
25.一种半导体模块，其特征在于：
通过经粘接剂交替地叠层半导体芯片安装用基板和层间构件，而且对该层叠体进行加热加压来制造上述半导体模块，其中，在上述半导体芯片安装用基板中，在绝缘性树脂基体材料的一个面的大致中央部中形成利用回流法安装半导体芯片的第1导电性凸点，同时形成从该导电性凸点起朝向绝缘性树脂基体材料的周边部分延伸地设置的规定的布线图形，另一方面，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成第2导电性凸点，上述布线图形具有设在与上述半导体芯片的端子相对应的位置上的多个导体焊盘、从该处延伸地设置的微细的线宽的外引线、和在接近于该外引线的终端处与上述充填通路孔的位置对应地设置的多个导体接合区，
在上述层间构件中，形成了可容纳在绝缘性树脂基体材料的一面大致中央部中的上述半导体芯片的开口部，同时在绝缘性树脂基体材料的周边部分上形成规定的布线图形，形成由在从上述绝缘性树脂基体材料的另一个面起到达上述布线图形的开口内充填的导电性物质而构成的通路孔，同时在位于该通路孔的正上方形成导电性凸点。
26.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
上述半导体芯片安装用基板由硬质的绝缘性树脂基体材料来形成，上述层间构件由硬质的绝缘性树脂基体材料或未硬化的半固化片来形成。
27.如权利要求24中所述的半导体模块，其特征在于：
在上述半导体芯片安装用基板的另一个面上形成了连接到上述导体焊盘上的布线图形。
28.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述通路孔。
29.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
至少包含其熔点比铜的熔点低的金属来形成上述通路孔。
30.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由电解电镀或无电解电镀来形成上述通路孔。
31.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由在靠近开口底部处充填的电解铜电镀层和在靠近开口端处充填的其熔点比铜的熔点低的金属的电解电镀层这2层来形成上述通路孔。
32.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由从Cu、Sn、Pb、Ag、Au、Zn、In、Bi、焊锡或锡合金中选出的至少1种金属形成上述导电性凸点。
33.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由电解电镀或无电解电镀来形成上述导电性凸点。
34.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由熔点不同的金属分别形成上述第1导电性凸点和第2导电性凸点。
35.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
由其熔点比上述第2导电性凸点的熔点低的金属来形成上述第1导电性凸点。
36.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
上述第1导电性凸点和第2导电性凸点的熔点处于150～240℃的范围内。
37.如权利要求23或25中所述的半导体模块，其特征在于：
在上述半导体芯片安装用电路基板的另一个面一侧形成了粘接剂层。
38.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
在上述层间构件的至少单面上形成了上述粘接剂层。
39.如权利要求37中所述的半导体模块，其特征在于：
上述粘接剂是从环氧树脂、聚酰亚胺树脂、热硬化型聚苯撑醚、环氧树脂与热可塑性树脂的复合树脂、环氧树脂与硅酮树脂的复合树脂和BT树脂中选出的至少1种树脂。
40.如权利要求23～25的任一项中所述的半导体模块，其特征在于：
在上述布线图形的表面上形成了粗糙化层。
41.如权利要求23或24中所述的半导体模块，其特征在于：
将在上述层间构件上设置的贯通孔的形状形成为大致圆锥台形状，将从上述贯通孔突出地形成的导体柱的一方的口径形成得比另一方的口径小。
42.如权利要求23或24中所述的半导体模块，其特征在于：
将在上述层间构件上设置的贯通孔的形状形成为以同轴方式接合了小口径的圆柱和大口径的圆柱的形状，将从上述贯通孔突出地形成的导体柱的一方的口径形成得比另一方的口径小。
43.如权利要求41中所述的半导体模块，其特征在于：
上述导体柱的一方的口径与另一方的口径的比为1∶2～1∶3。
CNB02801796XA 2002-02-06 2002-02-06 半导体芯片安装用基板及其制造方法和半导体模块 Expired - Fee Related CN100550355C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/000973 WO2003067656A1 (fr) 2002-02-06 2002-02-06 Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur

Publications (2)

Publication Number Publication Date
CN1625805A CN1625805A (zh) 2005-06-08
CN100550355C true CN100550355C (zh) 2009-10-14

Family

ID=27677637

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02801796XA Expired - Fee Related CN100550355C (zh) 2002-02-06 2002-02-06 半导体芯片安装用基板及其制造方法和半导体模块

Country Status (4)

Country Link
US (2) US7049528B2 (zh)
EP (1) EP1489657A4 (zh)
CN (1) CN100550355C (zh)
WO (1) WO2003067656A1 (zh)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7511369B2 (en) * 2002-04-22 2009-03-31 Irvine Sensors Corp. BGA-scale stacks comprised of layers containing integrated circuit die and a method for making the same
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
KR100738309B1 (ko) * 2003-01-30 2007-07-12 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 디스플레이, 배선 기판 및 그 제조 방법
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
WO2004080140A1 (en) * 2003-03-06 2004-09-16 Tait Electronics Limited Surface mounting daughter board into an aperture of mother board
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
CN100418211C (zh) * 2003-12-25 2008-09-10 卡西欧计算机株式会社 半导体器件及其制造方法
JP2005303090A (ja) * 2004-04-13 2005-10-27 Toshiba Corp 配線基板および配線基板の製造方法
EP1732126A1 (en) * 2005-06-08 2006-12-13 Interuniversitair Microelektronica Centrum ( Imec) Method for bonding and device manufactured according to such method
US7378297B2 (en) 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7205177B2 (en) 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP4380466B2 (ja) * 2004-08-23 2009-12-09 住友電気工業株式会社 穿孔された多孔質樹脂基材及び穿孔の内壁面を導電化した多孔質樹脂基材の製造方法
TWI242867B (en) * 2004-11-03 2005-11-01 Advanced Semiconductor Eng The fabrication method of the wafer and the structure thereof
US7786567B2 (en) * 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4520355B2 (ja) 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
EP1732127B1 (en) * 2005-06-08 2016-12-14 Imec Method for bonding and device manufactured according to such method
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100892935B1 (ko) 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US7572675B2 (en) * 2006-01-24 2009-08-11 Asm Technology Singapore Pte Ltd. Mold flash removal process for electronic devices
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP4879276B2 (ja) * 2006-10-24 2012-02-22 パナソニック株式会社 ３次元電子回路装置
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
US7820483B2 (en) * 2007-02-02 2010-10-26 International Business Machines Corporation Injection molded soldering process and arrangement for three-dimensional structures
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
CN101266965B (zh) * 2007-03-15 2010-06-16 卓恩民 半导体封装体堆叠结构及其制法
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR20090076050A (ko) * 2008-01-07 2009-07-13 세크론 주식회사 솔더 범프들을 형성하기 위한 템플릿, 이를 제조하는 방법및 이를 이용하여 솔더 범프들을 검사하는 방법
CN101483159B (zh) * 2008-01-10 2010-12-29 财团法人工业技术研究院 芯片结构及其工艺、芯片堆叠结构及其工艺
JP4606472B2 (ja) * 2008-01-15 2011-01-05 パナソニック株式会社 半導体モジュールおよびその製造方法
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
US8288205B2 (en) * 2008-03-19 2012-10-16 Stats Chippac Ltd. Package in package system incorporating an internal stiffener component
KR101195786B1 (ko) * 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
JP4788754B2 (ja) * 2008-10-15 2011-10-05 パナソニック株式会社 部品内蔵配線基板および部品内蔵配線基板の製造方法
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
TW201031301A (en) * 2009-02-04 2010-08-16 Unimicron Technology Corp Method of manufacturing circuit board
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
CN101853818B (zh) * 2009-04-02 2013-09-11 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
US7927917B2 (en) * 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8241955B2 (en) 2009-06-19 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
DE102009029184A1 (de) * 2009-09-03 2011-03-10 Robert Bosch Gmbh Herstellungsverfahren für ein verkapptes mikromechanisches Bauelement, entsprechendes mikromechanisches Bauelement und Kappe für ein mikromechanisches Bauelement
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
DE102009047592B4 (de) * 2009-12-07 2019-06-19 Robert Bosch Gmbh Verfahren zur Herstellung eines Siliziumzwischenträgers
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
JP5773624B2 (ja) * 2010-01-08 2015-09-02 キヤノン株式会社 微細構造体の製造方法
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120064230A1 (en) * 2010-09-13 2012-03-15 Shih-Long Wei Method for forming conductive via in a substrate
JP2012142536A (ja) * 2010-12-13 2012-07-26 Elpida Memory Inc 半導体装置及びその製造方法
US8558369B2 (en) 2011-03-25 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
WO2013027795A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品内蔵基板およびその製造方法
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法
US8431436B1 (en) * 2011-11-03 2013-04-30 International Business Machines Corporation Three-dimensional (3D) integrated circuit with enhanced copper-to-copper bonding
JP5831239B2 (ja) * 2012-01-16 2015-12-09 Tdk株式会社 バスバー及び電子機器
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
KR102031654B1 (ko) * 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
US8698323B2 (en) * 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
KR101996935B1 (ko) * 2012-10-04 2019-07-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
TW201511347A (zh) * 2013-09-10 2015-03-16 Lingsen Precision Ind Ltd 發光二極體封裝結構及其製造方法
CN104467669B (zh) * 2013-09-25 2018-09-28 株式会社大真空 引线型电子部件
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
CN104538376A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种带有铜柱的pop封装结构及其制备方法
KR20160122020A (ko) 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 기판 및 이를 구비하는 반도체 패키지
US20180255647A1 (en) * 2015-09-18 2018-09-06 Konica Minolta, Inc. Method for forming wiring laminated structure
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
CN108258144A (zh) * 2018-01-15 2018-07-06 京东方科技集团股份有限公司 封装结构及其制作方法、显示面板
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
WO2022178716A1 (zh) * 2021-02-24 2022-09-01 华为技术有限公司 一种芯片组件及芯片的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297252A (zh) * 1999-11-22 2001-05-30 沈明东 多芯片模组装置及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26244A (en) * 1859-11-29 Machine for registering music
US256429A (en) * 1882-04-11 Foueth to eliza k
US135267A (en) * 1873-01-28 Improvement in bottle-stoppers
US163414A (en) * 1875-05-18 Improvement in miners lamps
US85603A (en) * 1869-01-05 Improvement in cooking-stoves
US68624A (en) * 1867-09-10 Joseph hale
US267490A (en) * 1882-11-14 Fluid-pressure motor
US2219490A (en) * 1938-06-21 1940-10-29 Pisarev David Dressing of fibrous materials
US2443365A (en) * 1945-12-11 1948-06-15 Atomic Energy Commission Support for geiger-mueller counters
US4571356A (en) * 1980-06-17 1986-02-18 Reichhold Chemicals, Incorporated Water soluble one-component polymeric resin binder system for fiberglass mats
US4541895A (en) 1982-10-29 1985-09-17 Scapa Inc. Papermakers fabric of nonwoven layers in a laminated construction
US4571359A (en) 1984-12-18 1986-02-18 Albany International Corp. Papermakers wet-press felt and method of manufacture
US5754621A (en) * 1993-03-15 1998-05-19 Hitachi, Ltd. X-ray inspection method and apparatus, prepreg inspecting method, and method for fabricating multi-layer printed circuit board
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
GB9603575D0 (en) 1996-02-20 1996-04-17 Scapa Group Plc Tobacco conveyor belt
JP3533284B2 (ja) 1996-04-24 2004-05-31 新光電気工業株式会社 半導体装置用基板及びその製造方法並びに半導体装置
JPH10163414A (ja) 1996-09-17 1998-06-19 Hitachi Ltd マルチチップ半導体装置
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
JP3704864B2 (ja) * 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH11145381A (ja) 1997-11-12 1999-05-28 Denso Corp 半導体マルチチップモジュール
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP3776637B2 (ja) * 1999-09-13 2006-05-17 株式会社東芝 半導体装置
JP2001144218A (ja) 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
EP1170983B1 (en) * 1999-12-15 2009-11-18 Panasonic Corporation Circuit forming board and method of manufacturing circuit forming board
US6613605B2 (en) * 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP4074040B2 (ja) * 2000-03-14 2008-04-09 イビデン株式会社 半導体モジュール
JP2001298115A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002009227A (ja) 2000-06-20 2002-01-11 Sony Corp 半導体装置とその製造方法
JP2002016169A (ja) * 2000-06-29 2002-01-18 Ibiden Co Ltd プリント基板の製造方法
JP3666576B2 (ja) * 2000-07-12 2005-06-29 松下電器産業株式会社 多層モジュールおよびその製造方法
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
GB0227185D0 (en) 2002-11-21 2002-12-24 Voith Fabrics Heidenheim Gmbh Nonwoven fabric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297252A (zh) * 1999-11-22 2001-05-30 沈明东 多芯片模组装置及其制造方法

Also Published As

Publication number Publication date
US7656032B2 (en) 2010-02-02
CN1625805A (zh) 2005-06-08
EP1489657A1 (en) 2004-12-22
EP1489657A4 (en) 2011-06-29
US20030168254A1 (en) 2003-09-11
US7049528B2 (en) 2006-05-23
US20060076671A1 (en) 2006-04-13
WO2003067656A1 (fr) 2003-08-14

Similar Documents

Publication Publication Date Title
CN100550355C (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN101288350B (zh) 多层印刷线路板及其制造方法
US6882045B2 (en) Multi-chip module and method for forming and method for deplating defective capacitors
WO2004077560A1 (ja) 多層プリント配線板
EP1154471B1 (en) Semiconductor chip with bump contacts
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
US20020060904A1 (en) Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2008004924A (ja) パッケージ基板製造方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
KR19990023206A (ko) 반도체 제조 공정에서의 평탄화를 위한 덴드라이트 상호접속 부재와 그 제조 방법
JP4475875B2 (ja) プリント配線板
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4376891B2 (ja) 半導体モジュール
JP4493923B2 (ja) プリント配線板
JP4230680B2 (ja) 多層化回路基板
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP4376890B2 (ja) 半導体チップ実装用回路基板
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
TW543083B (en) Method for manufacturing semiconductor module
JP2003218319A (ja) マルチチップ半導体装置
KR100584971B1 (ko) 플립칩 패키지 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20190206