KR20120041733A - 전자 부품의 제조 방법 및 전자 부품 - Google Patents

전자 부품의 제조 방법 및 전자 부품 Download PDF

Info

Publication number
KR20120041733A
KR20120041733A KR1020127001297A KR20127001297A KR20120041733A KR 20120041733 A KR20120041733 A KR 20120041733A KR 1020127001297 A KR1020127001297 A KR 1020127001297A KR 20127001297 A KR20127001297 A KR 20127001297A KR 20120041733 A KR20120041733 A KR 20120041733A
Authority
KR
South Korea
Prior art keywords
solder
electronic component
electrode
resin
thermosetting resin
Prior art date
Application number
KR1020127001297A
Other languages
English (en)
Other versions
KR101640280B1 (ko
Inventor
겐조우 마에지마
사토루 가츠라야마
도루 메우라
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20120041733A publication Critical patent/KR20120041733A/ko
Application granted granted Critical
Publication of KR101640280B1 publication Critical patent/KR101640280B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H01L2224/81093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 전자 부품의 제조 방법은, 접속용 금속 전극을 갖는 제 1 전자 부품과, 접속용 땜납 전극을 갖는 제 2 전자 부품을 접합하는 땜납 접합 방법으로서, 상기 제 1 전자 부품 및 상기 제 2 전자 부품의 땜납 접합면의 적어도 일방에 열경화성 수지를 함유하는 수지층을 형성하는 제 1 공정과, 상기 열경화성 수지를 함유하는 수지층을 형성한 후에, 상기 제 1 전자 부품의 접속용 금속 전극과, 상기 제 2 전자 부품의 접속용 땜납 전극을 대향하도록 위치 맞춤하고, 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열 및 가압함으로써, 상기 접속용 금속 전극과, 상기 접속용 땜납 전극을 맞닿게 하는 제 2 공정과, 상기 맞닿게 한 제 1 전자 부품과 제 2 전자 부품을, 가압 유체에 의해 가압하면서 상기 접속용 땜납 전극의 땜납의 융점보다 높은 온도에서 가열하여, 상기 접속용 땜납 전극의 땜납을 상기 접속용 금속 전극에 용융 접합시키는 제 3 공정과, 상기 열경화성 수지를 함유하는 수지층을 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열함으로써 경화시키는 제 4 공정을 이 순서로 실시하는 것을 특징으로 한다.

Description

전자 부품의 제조 방법 및 전자 부품{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT, AND ELECTRONIC COMPONENT}
본 발명은, 전자 부품의 제조 방법 및 전자 부품에 관한 것이다.
최근의 전자 기기의 고기능화 및 경박 단소화의 요구에 수반하여, 반도체 패키지 등의 전자 부품의 고밀도 집적화, 고밀도 실장화가 진행되고 있다. 소형화, 다핀화된 전자 부품의 전기적인 접속을 얻기 위해서는 땜납 접합이 사용되고 있다. 땜납 접합은, 예를 들어, 반도체 칩끼리의 도통 땜납 접합부, 플립 칩으로 탑재한 패키지와 같은 반도체 칩-회로 기판 사이의 도통 땜납 접합부, 회로 기판-회로 기판 사이의 도통 땜납 접합부와 같은 것에 사용되고 있다. 또한, 전자 부품의 박화, 소형화, 협피치 접합의 요구에 수반하여, 땜납 접합부에 모세관 현상을 이용한 액상의 봉지 수지 (언더필재) 를 충전하고, 땜납 접합부를 보강하여 땜납 접합 부분의 신뢰성을 확보하고 있다.
그러나, 전자 부품의 박화, 소형화에 수반하여 땜납 접합부는 협피치화/협갭화된다. 그 때문에, 땜납 접합 후에 액상의 봉지 수지 (언더필재) 를 공급해도, 갭 사이에 액상 봉지 수지 (언더필재) 가 골고루 퍼지지 않아 땜납 접합부에 완전하게 충전시키는 것이 곤란해진다는 문제가 발생하고 있다.
이 문제를 회피하기 위해서, 땜납 접합 전에 미리 플럭스 작용을 갖는 액상 혹은 필름 형상의 봉지용 수지 (언더필재) 를 공급해 두고, 땜납 접합과 동시에 갭 사이를 충전하는 수법이 검토되고 있다 (특허문헌 1, 2 참조).
일본 공개특허공보 평10-173005호 일본 공개특허공보 2003-100809호
그러나 상기 수법을 사용해도 협피치/협갭의 땜납 접합부를 완전하게 충전하는 것은 어려워, 보이드 및 공동 (空洞) 의 발생이라는 문제가 생기는 경우가 있었다.
본 발명은 이와 같은 사정을 감안한 것으로, 전자 부품끼리를 땜납 접합하고, 땜납 접합부의 공극을 열경화성 수지를 함유하는 수지층에 의해 충전시켜 땜납 접합부를 보강하는 전자 부품의 제조 방법에 있어서, 공동 (에어갭) 의 발생을 억제할 수 있고, 또한, 보이드 (기포) 의 발생도 억제할 수 있는 전자 부품의 제조 방법 및 전자 부품을 제공할 수 있다.
이와 같은 목적은, 하기 (1) ? (10) 에 기재된 본 발명에 의해 달성된다.
(1) 접속용 금속 전극을 갖는 제 1 전자 부품과, 접속용 땜납 전극을 갖는 제 2 전자 부품을 접합하는 땜납 접합 방법으로서, 상기 제 1 전자 부품 및 상기 제 2 전자 부품의 땜납 접합면의 적어도 일방에 열경화성 수지를 함유하는 수지층을 형성하는 제 1 공정과, 상기 열경화성 수지를 함유하는 수지층을 형성한 후에, 상기 제 1 전자 부품의 접속용 금속 전극과, 상기 제 2 전자 부품의 접속용 땜납 전극을 대향하도록 위치 맞춤하고, 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열 및 가압함으로써, 상기 접속용 금속 전극과, 상기 접속용 땜납 전극을 맞닿게 하는 제 2 공정과, 상기 맞닿게 한 제 1 전자 부품과 제 2 전자 부품을, 가압 유체에 의해 가압하면서 상기 접속용 땜납 전극의 땜납의 융점보다 높은 온도에서 가열하여, 상기 접속용 땜납 전극의 땜납을 상기 접속용 금속 전극에 용융 접합시키는 제 3 공정과, 상기 열경화성 수지를 함유하는 수지층을 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열함으로써 경화시키는 제 4 공정을 이 순서로 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
(2) 접속용 금속 전극을 갖는 제 1 전자 부품과, 접속용 땜납 전극을 갖는 제 2 전자 부품을 접합하는 땜납 접합 방법으로서, 상기 제 1 전자 부품 및 제 2 전자 부품의 땜납 접합면의 적어도 일방에 열경화성 수지를 함유하는 수지층을 형성하는 제 1 공정과, 상기 열경화성 수지를 함유하는 수지층을 형성한 후에, 상기 제 1 전자 부품의 접속용 금속 전극과, 상기 제 2 전자 부품의 접속용 땜납 전극을 대향하도록 위치 맞춤하고, 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열 및 가압함으로써, 상기 접속용 금속 전극과, 상기 접속용 땜납 전극을 맞닿게 하는 제 2 공정과, 상기 맞닿게 한 제 1 전자 부품과 제 2 전자 부품을, 가압 유체에 의해 가압하면서 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도에서 가열하여, 상기 접속용 땜납 전극의 땜납을 상기 접속용 금속 전극에 용융 접합시키는 제 3 공정과, 상기 열경화성 수지를 함유하는 수지층을 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열함으로써 경화시키는 제 4 공정을 이 순서로 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
(3) (1) 또는 (2) 에 기재된 전자 부품의 제조 방법에 있어서, 제 2 공정에 있어서의 상기 가열 온도는 190 ℃ 이하의 온도, 제 3 공정에 있어서의 상기 가열 온도는 210 ℃ 보다 높은 온도, 제 4 공정에 있어서의 상기 가열 온도는 210 ℃ 이하의 온도인 것을 특징으로 하는 전자 부품의 제조 방법.
(4) (1) 내지 (3) 중 어느 한 항에 기재된 전자 부품의 제조 방법에 있어서, 상기 제 1 전자 부품이 갖는 상기 접속용 금속 전극은, 접속용 땜납 전극인 것을 특징으로 하는 전자 부품의 제조 방법.
(5) (1) 내지 (4) 중 어느 한 항에 기재된 전자 부품의 제조 방법에 있어서, 제 3 공정 후, 제 4 공정 전에 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도로 냉각하고 나서, 상기 가압 유체에 의한 가압을 개방하는 것을 특징으로 하는 전자 부품의 제조 방법.
(6) (5) 에 기재된 전자 부품의 제조 방법에 있어서, 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도는, 200 ℃ 이하의 온도인 것을 특징으로 하는 전자 부품의 제조 방법.
(7) (1) 내지 (6) 중 어느 한 항에 기재된 전자 부품의 제조 방법에 있어서, 상기 제 4 공정은, 가압 유체에 의해 가압하면서 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
(8) (1) 내지 (7) 중 어느 한 항에 기재된 전자 부품의 제조 방법에 있어서, 상기 열경화성 수지는, 에폭시 수지를 함유하는 것을 특징으로 하는 전자 부품의 제조 방법.
(9) (1) 내지 (8) 중 어느 한 항에 기재된 전자 부품의 제조 방법에 있어서, 상기 열경화성 수지를 함유하는 수지층이, 플럭스 활성 화합물을 함유하는 것을 특징으로 하는 전자 부품의 제조 방법.
(10) (1) 내지 (9) 중 어느 한 항에 기재된 전자 부품의 제조 방법을 사용하여 제조된 전자 부품.
본 발명에 의하면, 전자 부품끼리를 땜납 접합하고, 땜납 접합부의 공극을 열경화성 수지를 함유하는 접착층에 의해 충전시켜 땜납 접합부를 보강하는 전자 부품의 제조 방법에 있어서, 땜납 접합부에서의 공동 (에어갭) 의 발생을 억제할 수 있고, 또한, 보이드 (기포) 의 발생도 억제할 수 있는 전자 부품의 제조 방법 및 전자 부품이 제공된다.
도 1 은, 본 발명의 전자 부품의 일례를 나타내는 단면도이다.
도 2 는, 본 발명의 전자 부품의 변형예를 나타내는 공정 단면도이다.
도 3 은, 본 발명의 제 1 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
도 4 는, 본 발명의 제 1 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
도 5 는, 본 발명의 제 2 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
도 6 은, 본 발명의 제 2 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
도 7 은, 본 발명의 제 3 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
도 8 은, 본 발명의 제 3 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
이하, 본 발명의 전자 부품의 제조 방법 및 전자 부품에 대해 상세하게 설명한다.
[전자 부품]
도 1 을 사용하여 본 발명의 전자 부품에 대해 설명한다. 도 1 은, 본 발명의 전자 부품의 일례를 나타내는 단면도이다. 또한, 이하의 설명에서는, 도 중의 상측을 「상」, 하측을 「하」로 한다.
도 1 에 나타내는 전자 부품 (10) 은, 플립 칩 구조의 패키지로, 반도체 칩 (3) 과, 반도체 칩 (3) 을 지지하는 인터포저 (기판) (1) 와, 소정 패턴으로 형성된 금속 전극 (2) 과, 복수의 도전성을 갖는 땜납 전극 (땜납 범프) (4) 과, 열경화성 수지를 함유하는 수지층 (5) 을 갖고 있다. 도 1 에 나타내는 바와 같이, 전자 부품 (10) 은, 금속 전극 (2) 과 땜납 전극 (땜납 범프) (4) 이 용융 접합된 땜납 접합부 (6), 수지층 (5) 이 경화된 봉지부 (7), 인터포저 (기판) (1) 와 반도체 칩 (3) 이 전기적으로 접속된 접합체 (8) 를 구비하고 있다.
인터포저 (1) 의 금속 전극 (2) 과, 반도체 칩 (3) 의 땜납 전극 (4) 은 금속 결합에 의해 접합되어 있고, 인터포저 (1) 와 반도체 칩 (3) 은 전기적으로 접속되어 있다.
또, 인터포저 (1) 와 반도체 칩 (3) 사이의 간극은, 열경화성 수지를 함유하는 수지층 (5) 이 충전되어 있다.
인터포저 (1) 는 절연 기판이며, 예를 들어, 폴리이미드?에폭시?시아네이트?비스말레이미드트리아진 (BT 레진) 등의 각종 수지 재료로 구성되어 있다. 이 인터포저 (1) 의 평면으로 본 형상은, 통상적으로 정사각형, 직사각형 등의 사각형으로 되어 있다. 또, 인터포저 (1) 에는, 그 두께 방향으로 관통하여 도시하지 않은 복수의 비아 (스루홀 : 관통공) 가 형성되어 있어도 된다.
금속 전극 (2) 은, 인터포저 (1) 의 상면 (일방의 면) 에 Cu 를 사용하여 형성되어 있다. 예를 들어, 기판에 동박 (銅箔) 을 부착한 동장 (銅張) 적층판의 동박을 소정의 회로 형상으로 에칭함으로써 얻을 수 있다.
또한, 금속 전극 (2) 은 도전성 금속 재료이면 되고, 예를 들어 Cu, Al, Ni, 땜납 재료 등을 사용하여 형성된다. 또, 금속 전극 (2) 의 산화 방지나 땜납 전극과의 접합성을 향상시키는 목적에서, Ag, Sn, Au 등의 금속이 도금이나 증착 등의 수법에 의해 금속 전극 (2) 을 덮도록 구성되어 있어도 된다.
땜납 전극 (4) 의 형상은 특별히 한정되는 것이 아니며, 구 형상, 타원 형상, 원기둥 형상, 원뿔 형상 등을 들 수 있다. 땜납 전극 (4) 은 특별히 한정되는 것은 아니지만, Sn, Ag, Bi, Zn, Cu, In, Sb, Pb 등에서 선택되는 금속의 합금인 것이 바람직하고, 특히 Sn-Pb, Sn-Ag, Sn-Ag-Cu, Sn-Bi 가 바람직하고, 또한, 환경이나 인체에 영향을 미칠 가능성이 있는 Pb 를 함유하지 않는 Sn-Ag, Sn-Ag-Cu, Sn-Bi, Sn-Zn-Bi 가 보다 바람직하다.
땜납 전극 (4) 은, 예를 들어 금속 전극 상에 도금, 스크린 인쇄, 땜납 페이스트 도포 등의 수법에 의해 얻을 수 있다.
수지층 (5) 은, 열경화성 수지를 함유한다. 수지층 (5) 은, 인터포저 (1) 와 반도체 칩 (3) 을 접합 및 접착한 후의 신뢰성을 향상시키는 목적에서, 열경화성 수지를 함유하는 것이면 특별히 한정되는 것은 아니며, 상온에서 액상이어도 되고, 필름 형상이어도 된다.
수지층 (5) 에 의해 인터포저 (1) 와 반도체 칩 (3) 의 접합 강도를 향상시키는 기능이나, 간극에 대한 이물질이나 수분의 침입을 방지할 수 있다. 그 때문에, 신뢰성이 높은 전자 부품 (10) 을 얻을 수 있다. 또, 수지층 (5) 은, 땜납 전극 (4) 을 구성하는 땜납 성분의 젖음성을 높일 수 있고, 금속 전극 (2) 과 땜납 전극 (4) 의 금속 결합을 촉진시킬 수 있으며, 땜납 접합부 (6) 를 통한 도통을 확실하게 얻을 수 있도록 하기 위해서 플럭스 활성 화합물을 함유하는 것이 바람직하다. 또한, 수지층 (5) 이 상온에서 필름 형상인 경우, 필름 형성능을 부여하는 목적에서 필름 형성성 수지를 함유하는 것이 바람직하다.
열경화성 수지는, 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 에 있어서, 이 열경화성 수지의 경화물로 구성되는 봉지부 (7) 에 의해 인접하는 땜납 접합부 (6) 끼리를 절연시키는 기능을 가짐과 함께, 인터포저 (1) 와 반도체 칩 (3) 을 고착 (고정) 시키는 기능을 갖는 것이다.
이와 같은 열경화성 수지로는 특별히 한정되지 않으며, 예를 들어 에폭시 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등을 들 수 있고, 이들 중에서도 에폭시 수지를 사용하는 것이 바람직하다. 에폭시 수지는, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성 등이 우수한 점에서 열경화성 수지로서 바람직하게 사용된다.
에폭시 수지로는, 실온에서 고형인 에폭시 수지와, 실온에서 액상인 에폭시 수지 중 어느 것을 사용해도 되고, 이들 쌍방을 함유하고 있어도 된다. 이와 같은 에폭시 수지를 사용하는 구성으로 함으로써, 열경화성 수지의 용융 거동의 설계의 자유도를 더욱 높일 수 있다.
실온에서 고형인 에폭시 수지로는 특별히 한정되지 않지만, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 비스페놀 E 형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, N,N-디글리시딜아닐린, N,N-디글리시딜톨루이딘, 디아미노디페닐메탄형 글리시딜아민, 아미노페놀형 글리시딜아민과 같은 방향족 글리시딜아민형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 비페닐아르알킬형 에폭시 수지 등의 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 트리페놀프로판형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 갖는 페놀아르알킬형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 갖는 나프톨아르알킬형 에폭시 수지 등의 아르알킬형 에폭시 수지 등의 에폭시 수지 등을 들 수 있고, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 실온에서 액상인 에폭시 수지로는 특별히 한정되지 않지만, 비스페놀 A 형 에폭시 수지 및 비스페놀 F 형 에폭시 수지 등을 들 수 있고, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
실온에서 액상인 에폭시 수지의 에폭시 당량은, 바람직하게는 150 ? 300 이고, 보다 바람직하게는 160 ? 250 이며, 더욱 바람직하게는 170 ? 220 이다. 이로써, 열경화성 수지의 경화물에 있어서의 수축률이 커지는 것을 방지하여 봉지부 (7) 에 의해 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 에 휨이 발생하는 것을 확실하게 방지할 수 있다.
또, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서의 열경화성 수지의 배합량은, 25 ? 90 중량％ 정도인 것이 바람직하고, 35 ? 80 중량％ 정도인 것이 보다 바람직하다. 이로써, 열경화성 수지를 경화시킬 때에, 양호한 경화성이 얻어짐과 함께, 열경화성 수지를 함유하는 수지층 (5) 의 양호한 용융 거동의 설계가 가능해진다.
또, 열경화성 수지를 함유하는 수지층 (5) 은, 경화제가 함유되어 있는 것이 바람직하다. 이로써, 열경화성 수지의 경화성을 보다 향상시킬 수 있다.
경화제로는, 특별히 한정되지 않으며, 예를 들어 페놀류, 아민류, 티올류를 들 수 있다. 이들 중에서도, 열경화성 수지로서 에폭시 수지가 사용되는 경우에서는, 페놀류를 사용하는 것이 바람직하다. 이로써, 열경화성 수지를 함유하는 수지층 (5) 에 있어서, 에폭시 수지와의 양호한 반응성을 얻을 수 있고, 나아가서는, 이 열경화성 수지를 함유하는 수지층 (5) 중에 함유되는 에폭시 수지의 경화시의 낮은 치수 변화 및 경화 후의 적절한 물성 (예를 들어, 내열성, 내습성 등) 을 얻을 수 있다.
또, 페놀류로는 특별히 한정되지 않지만, 에폭시 수지와 반응할 수 있는 관능기를 2 이상 갖는 것이 바람직하다. 이로써, 열경화성 수지를 함유하는 수지층 (5) 에 있어서의 에폭시 수지의 경화물의 특성 (예를 들어, 내열성, 내습성 등) 의 향상을 도모할 수 있다.
이와 같은 페놀류로는, 구체적으로는 예를 들어 비스페놀 A, 테트라메틸 비스페놀 A, 디알릴 비스페놀 A, 비페놀, 비스페놀 F, 디알릴 비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락류, 크레졸 노볼락류 등을 들 수 있다. 그 중에서도, 페놀 노볼락류 및 크레졸 노볼락류를 사용하는 것이 바람직하다. 이로써, 열경화성 수지를 함유하는 수지층 (5) 의 용융 점도를 바람직한 것으로 할 수 있어 에폭시 수지와의 반응성을 향상시킬 수 있다. 또한, 열경화성 수지를 함유하는 수지층 (5) 에 있어서의 에폭시 수지의 경화물의 특성 (예를 들어, 내열성, 내습성 등) 을 보다 우수한 것으로 할 수 있다.
또, 경화제로서 페놀 노볼락류를 사용하는 경우, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서의 경화제의 배합량은, 5 ? 30 중량％ 정도인 것이 바람직하고, 10 ? 25 중량％ 정도인 것이 보다 바람직하다. 이로써, 열경화성 수지를 함유하는 수지층 (5) 에 있어서, 열경화성 수지를 확실하게 경화시킬 수 있음과 함께, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서 열경화성 수지와 미반응의 경화제가 잔존하는 것이 방지되어, 이 잔존물이 존재하는 것에 의한 마이그레이션의 발생을 바람직하게 방지할 수 있다.
또한, 열경화성 수지가 에폭시 수지인 경우, 페놀 노볼락 수지의 배합량은, 에폭시 수지에 대한 당량비로 규정해도 된다.
구체적으로는, 에폭시 수지에 대한 페놀 노볼락류의 당량비는, 0.5 ? 1.2 정도인 것이 바람직하고, 0.6 ? 1.1 정도인 것이 보다 바람직하며, 0.7 ? 0.98 정도인 것이 더욱 바람직하다. 이러한 범위 내로 설정하는 것에 의해서도 전술한 것과 동일한 효과를 얻을 수 있다.
아민류로는, 구체적으로는, 예를 들어 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노부탄, 디에틸렌트리아민, 트리에틸렌테트라민, 테트라에틸렌펜타민, 펜타에틸렌헥사민, 디프로플렌디아민, 디에틸아미노프로필아민, 트리(메틸아미노)헥산, 디메틸아미노프로필아민, 메틸이미노비스프로필아민, 헥사메틸렌디아민, 디아미노디페닐메탄, 디아미노디페닐술폰, 이소포론디아민, 멘센디아민, 이소포론디아민, 비스(4-아미노-3-메틸딘클로헥실)메탄, 디아미노딘클로헥실메탄, N-아미노에틸피페라진, 3,9-비스(3-아미노프로필)2,4,8,10-테트라옥사스피로(5,5)운데칸, 2,5-디메틸헥사메틸렌디아민, 트리메틸헥사메틸렌디아민, 이미노비스프로필아민, 비스(헥사메틸렌)트리아민, m-자일렌디아민, 메타페닐렌디아민, 디아미노디에틸페닐메탄, 폴리에테르디아민 등을 들 수 있다.
또한, 상기 서술한 경화제 이외에, 예를 들어 융점이 150 ℃ 이상인 이미다졸 화합물을 사용할 수 있다. 이로써, 열경화성 수지의 경화성이 향상되어 공정 단축이 가능해진다.
이 융점이 150 ℃ 이상인 이미다졸 화합물로는, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸 등을 들 수 있다. 또한, 이미다졸 화합물의 융점의 상한에 특별히 제한은 없고, 예를 들어, 열경화성 수지를 함유하는 수지층 (5) 의 접착 온도에 따라 적절히 선택하면 된다.
경화제로서 이와 같은 이미다졸 화합물을 사용하는 경우, 열경화성 수지를 함유하는 수지층 (5) 에 있어서의 경화제의 배합량은, 0.005 ? 10 중량％ 정도인 것이 바람직하고, 0.01 ? 5 중량％ 정도인 것이 보다 바람직하다. 이로써, 열경화성 수지의 경화 촉매로서의 기능을 더욱 효과적으로 발휘시켜, 열경화성 수지를 함유하는 수지층 (5) 에 있어서 열경화성 수지의 경화성을 향상시킬 수 있음과 함께, 열경화성 수지를 함유하는 수지층 (5) 의 보존성의 저하를 억제할 수 있다.
또한, 상기 서술한 바와 같은 경화제는, 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다.
또, 열경화성 수지를 함유하는 수지층 (5) 은, 무기 충전재를 추가로 함유해도 된다. 이로써, 수지층 (5) 의 선팽창 계수를 저하시킬 수 있고, 그것에 의해 신뢰성을 향상시킬 수 있다. 또, 열경화성 수지를 함유하는 수지층 (5) 은, 상기 성분 이외에 수지의 상용성, 안정성, 작업성 등의 각종 특성 향상을 위해서 각종 첨가제 등을 적절히 배합해도 된다.
본 발명에 관련된 플럭스 활성 화합물은, 나중에 설명하는 제 3 공정에 있어서 인터포저 (1) 와 반도체 칩 (3) 이 가압 유체에 의해 가압, 가열될 때에 땜납 전극 (4) 의 표면을 환원시키는 기능을 갖는 것이다. 이로써, 땜납 전극 (4) 을 구성하는 땜납 성분의 젖음성을 높일 수 있어, 금속 전극 (2) 과 땜납 전극 (4) 의 금속 결합을 촉진시킬 수 있다. 그 결과, 땜납 접합부 (6) 를 통한 도통을 확실하게 얻을 수 있다.
또, 이와 같은 플럭스 활성 화합물은, 열경화성 수지와 결합하는 관능기를 갖는 것이 바람직하다. 이로써, 플럭스 활성 화합물은, 열경화성 수지의 가열에 의해 경화할 때에 경화제로서 기능하여, 열경화성 수지에 부가되게 된다. 그 결과, 형성되는 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 가 구비하는 열경화성 수지를 함유하는 수지층 (5) 중에서, 플럭스 활성 화합물의 잔류물에서 기인하는 이온 마이그레이션이 발생하는 것을 바람직하게 억제할 수 있다. 또, 플럭스 활성 화합물이 열경화성 수지에 부가됨으로써, 열경화성 수지의 경화물의 탄성률 및/또는 유리 전이 온도를 높일 수 있다는 효과도 얻어진다.
이상의 점을 고려하여 플럭스 활성을 갖는 화합물로는, 카르복실기 및/또는 페놀성 수산기를 구비하는 것을 사용하는 것이 바람직하다.
또한, 카르복실기 및/또는 페놀성 수산기를 구비하는 플럭스 활성 화합물이란, 분자 중에 카르복실기 및/또는 페놀성 수산기가 적어도 1 개 이상 존재하는 것을 말하며, 액상이어도 되고 고체여도 된다.
이들 중, 카르복실기를 구비하는 플럭스 활성 화합물로는, 지방족산 무수물, 지환식산 무수물, 방향족산 무수물, 지방족 카르복실산, 방향족 카르복실산 등을 들 수 있다.
또, 지방족산 무수물로는, 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바스산 무수물 등을 들 수 있다.
지환식산 무수물로는, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 메틸하이믹산, 헥사하이드로 무수 프탈산, 테트라하이드로 무수 프탈산, 트리알킬테트라하이드로 무수 프탈산, 메틸시클로헥센디카르복실산 무수물 등을 들 수 있다.
방향족산 무수물로는, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있다.
지방족 카르복실산으로는, 하기 일반식 (1) 로 나타내는 화합물이나, 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 숙신산 등을 들 수 있다.
HOOC-(CH2)n-COOH (1)
(단, 식 중, n 은 0 이상 20 이하의 정수를 나타낸다)
방향족 카르복실산으로는, 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메스산, 멜로판산, 플레이트니산, 피로멜리트산, 멜리트산, 톨일산, 자일릴산, 헤메리트산, 메시틸렌산, 플레이니틸산, 톨루일산, 계피산, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산 (2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,5-디하이드록시벤조산, 갈산 (3,4,5-트리하이드록시벤조산), 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체 ; 페놀프탈린 ; 디페놀산 등을 들 수 있다.
이들 중에서도, 플럭스 활성 화합물이 갖는 활성도, 열경화성 수지의 경화시에 있어서의 아웃 가스의 발생량, 및 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 가 구비하는 봉지부 (7) 의 탄성률이나 유리 전이 온도 등의 밸런스를 고려하여, 상기 일반식 (1) 로 나타내는 화합물을 사용하는 것이 바람직하고, 식 중의 n 이 3 ? 10 정도인 것이 보다 바람직하다. 이로써, 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 에 있어서, 열경화성 수지의 경화물에 있어서의 탄성률이 증가하는 것을 억제할 수 있음과 함께, 이 경화물과 인터포저 (1) 나 반도체 칩 (3) 의 접착성을 향상시킬 수 있다.
상기 일반식 (1) 로 나타내는 화합물에 있어서, n 이 3 ? 10 인 것으로는, 예를 들어 n = 3 인 글루타르산 〔HOOC-(CH2)3-COOH〕, n = 4 인 아디프산 〔HOOC-(CH2)4-COOH〕, n = 5 인 피멜린산 〔HOOC-(CH2)5-COOH〕, n = 8 인 세바스산 〔HOOC-(CH2)8-COOH〕및 n = 10 인 〔HOOC-(CH2)10-COOH〕등을 들 수 있다.
또한, 페놀성 수산기를 갖는 플럭스 활성 화합물로는 페놀류를 들 수 있고, 구체적으로는 예를 들어, 페놀, o-크레졸, 2,6-자일레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-자일레놀, 2,5자일레놀, m-에틸페놀, 2,3-자일레놀, 메디톨, 3,5-자일레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 A, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴 비스페놀 F, 디알릴 비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등을 들 수 있다.
상기 서술한 바와 같은 카르복실기 및/또는 페놀성 수산기를 구비하는 플럭스 활성 화합물은, 에폭시 수지와 같은 열경화성 수지와의 반응에 의해 삼차원적으로 내포된다.
그 때문에, 경화 후의 에폭시 수지의 삼차원적인 네트워크의 형성을 향상시킨다는 관점에서는, 1 분자 중에 에폭시 수지에 부가할 수 있는 적어도 2 개의 페놀성 수산기와, 땜납에 플럭스 작용 (환원 작용) 을 나타내는 방향족에 직접 결합된 카르복실기를 1 분자 중에 적어도 1 개 갖는 것인 것이 바람직하다.
이와 같은 플럭스 활성 화합물로는, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산 (2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,4-디하이드록시벤조산, 갈산 (3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체 ; 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산, 3,7-디하이드록시-2-나프토산 등의 나프토산 유도체 ; 페놀프탈린 ; 및 디페놀산 등을 들 수 있지만, 열경화성 수지 경화 후의 물성 및 플럭스 작용이 양립하는 겐티딘산 (2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 페놀프탈린이 바람직하다. 이들 플럭스 활성 화합물은, 단독 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서의 플럭스 활성 화합물의 배합량은, 1 ? 30 중량％ 정도인 것이 바람직하고, 3 ? 25 중량％ 정도인 것이 보다 바람직하다. 이로써, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서의 플럭스 활성을 향상시킬 수 있음과 함께, 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 가 구비하는 봉지부 (7) 중에 있어서, 열경화성 수지와 미반응의 플럭스 활성 화합물이 잔존하는 것이 방지되어, 이 잔존물이 존재하는 것에 의한 마이그레이션의 발생을 바람직하게 방지할 수 있다.
또, 이와 같은 플럭스 활성 화합물은, 열경화성 수지를 함유하는 수지층 (5) 중에 있어서 균일하게 분산되어 있는 것이 바람직하다. 상기 서술한 바와 같이, 균일하게 분산됨으로써 플럭스 활성 화합물은, 금속 전극 (2) 과 땜납 전극 (4) 의 계면에 효율적으로 이동하여 이들끼리를 직접 접촉시킬 수 있다. 그 결과, 땜납 접합부 (6) 의 접속 신뢰성을 향상시킬 수 있다.
열경화성 수지를 함유하는 수지층 (5) 이 필름 형상인 경우, 필름 형성성 수지를 함유하는 것이 바람직하다. 필름 형성성 수지로는, 예를 들어 (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐, 나일론 등을 들 수 있다. 특히, 필름 형성능과 인터포저 (1) 나 반도체 칩 (3) 의 밀착성이 우수한 (메트)아크릴 수지, 페녹시 수지, 폴리이미드 수지가 바람직하다. 또, 상기 필름 형성성 수지는, 이들 예시 중 1 종, 또는 2 종 이상을 조합하여 사용할 수 있다.
또한, 본 실시형태에 있어서 (메트)아크릴계 수지란, (메트)아크릴산 및 그 유도체의 중합체, 혹은 (메트)아크릴산 및 그 유도체와 다른 단량체와의 공중합체를 의미한다. 여기서, (메트)아크릴산 등으로 표기할 때에는, 아크릴산 또는 메타크릴산을 의미한다.
(메트)아크릴계 수지로는, 구체적으로는 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산-2-에틸헥실 등의 폴리아크릴산에스테르, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산메틸-스티렌 공중합체, 메타크릴산메틸-아크릴로니트릴 공중합체, 메타크릴산메틸-α-메틸스티렌 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-메타크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-아크릴산 공중합체, 아크릴산부틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트 공중합체, 아크릴산부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N디메틸아크릴아미드 공중합체 등을 들 수 있다. 이들 중에서도, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체-2-하이드록시에틸메타크릴레이트-메타크릴산, 아크릴산에틸-아크릴로니트릴-N,N디메틸아크릴아미드가 바람직하다.
또한, 니트릴기, 에폭시기, 수산기, 카르복실기 등의 관능기를 갖는 단량체를 공중합시켜 이루어지는 (메트)아크릴계 수지를 사용함으로써, 열경화성 수지를 함유하는 수지층 (5) 의 인터포저 (1) 및 반도체 칩 (3) 에 대한 밀착성, 및 열경화성 수지 등의 상용성을 향상시킬 수 있다.
이와 같은 (메트)아크릴계 수지에 있어서, 상기 관능기를 갖는 단량체의 사용량은 특별히 한정되지 않지만, (메트)아크릴계 수지의 전체 중량에 대해, 0.1 ? 50 ㏖％ 정도인 것이 바람직하고, 0.5 ? 45 ㏖％ 정도인 것이 보다 바람직하며, 1 ? 40 ㏖％ 정도인 것이 더욱 바람직하다. 이러한 범위 내로 설정함으로써, 인터포저 (1) 나 반도체 칩 (3) 에 대한 열경화성 수지를 함유하는 수지층 (5) 의 밀착성을 우수한 것으로 하면서, 열경화성 수지를 함유하는 수지층 (5) 의 점착력이 지나치게 강해지는 것을 바람직하게 방지하여, 작업성의 향상을 도모할 수 있다.
상기 (메트)아크릴계 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 10만 이상인 것이 바람직하고, 15만 ? 100만 정도인 것이 보다 바람직하며, 25만 ? 90만 정도인 것이 더욱 바람직하다. 중량 평균 분자량을 상기 범위로 설정함으로써, 열경화성 수지를 함유하는 수지층 (5) 의 성막성을 향상시킬 수 있다.
또, 필름 형성성 수지로서 페녹시 수지를 사용하는 경우, 그 수평균 분자량이 5000 ? 15000 정도인 것을 사용하는 것이 바람직하다. 이러한 수평균 분자량의 페녹시 수지를 사용함으로써, 열경화성 수지를 함유하는 수지층 (5) 의 유동성을 억제하고, 열경화성 수지를 함유하는 수지층 (5) 의 두께를 균일한 것으로 할 수 있다.
상기 페녹시 수지의 골격은 특별히 한정되는 것은 아니지만, 예를 들어 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 골격 타입 등을 들 수 있다. 이들 중에서도, 포화 흡수율이 1 ％ 이하인 페녹시 수지인 것이 바람직하다. 이로써, 인터포저 (1) 와 반도체 칩 (3) 의 접합체 (8) 의 형성시나, 고온 조건하에 노출되는 경우에 있어서도, 열경화성 수지를 함유하는 수지층 (5) 에서 기인하는 발포나 박리 등의 발생을 억제할 수 있다.
또한, 포화 흡수율은, 페녹시 수지를 25 ㎛ 두께의 필름으로 가공하여, 100 ℃ 분위기 중에서 1 시간 건조 (절건 (絶乾) 상태) 시킨 시점의 중량과, 다시 그 필름을 40 ℃ 90 ％RH 분위기의 항온 고습조에 방치하고, 중량 변화를 24 시간 간격으로 측정하여, 중량 변화가 포화된 시점의 중량을 사용하여 하기 식 (2) 에 의해 산출할 수 있다.
포화 흡수율 (％) =｛(포화된 시점의 중량) － (절건 시점의 중량)｝/ (절건 시점의 중량) × 100 (2)
또, 필름 형성성 수지로서 폴리이미드 수지를 사용하는 경우, 폴리이미드 수지로는, 반복 단위 중에 이미드 결합을 갖는 것을 들 수 있다.
이와 같은 폴리이미드 수지로는, 예를 들어 디아민과 산2무수물을 반응시키고, 얻어진 폴리아미드산을 가열, 탈수 폐환함으로써 얻어지는 것을 들 수 있다. 디아민으로는, 방향족 디아민인 3,3'-디메틸-4,4'디아미노디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민, 실록산디아민인 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등을 들 수 있고, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 산2무수물로는 3,3,4,4'-비페닐테트라카르복실산, 피로멜리트산2무수물, 4,4'-옥시디프탈산2무수물 등을 들 수 있다.
또한, 이와 같은 폴리이미드 수지는, 후술하는 용매에 가용인 것이라도, 불용인 것이라도 사용할 수 있지만, 용매에 가용인 것인 것이 바람직하다. 특히, 실록산 변성 폴리이미드 수지는 여러 가지 용매에 용해시킬 수 있기 때문에 바람직하게 사용된다.
이와 같은 열경화성 수지를 함유하는 수지층 (5) 이 상온에서 액상인 경우, 예를 들어, 열경화성 수지, 필요에 따라 플럭스 활성 화합물이나 필름 형성성 수지, 그 밖의 성분을 칭량하고 3 개 롤로 분산 혼련하여, 진공하에서 탈포 처리함으로써 얻을 수 있다.
이와 같은 열경화성 수지를 함유하는 수지층 (5) 이 상온에서 필름 형상인 경우, 예를 들어 열경화성 수지, 필요에 따라 플럭스 활성 화합물이나 필름 형성성 수지, 그 밖의 성분을 용매 중에 용해시켜 접합 시트 형성용 재료 (액상 재료) 를 조제하고, 그 후, 이 접합 시트 형성용 재료를 폴리에스테르 시트 등의 박리 처리가 실시된 기재 상에 도포하여, 소정의 온도에서 용매를 제거하고 건조시킴으로써 얻을 수 있다.
또한, 여기서 사용되는 용매로는, 예를 들어 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, DIBK (디이소부틸케톤), 시클로헥사논, DAA (디아세톤알코올) 등의 케톤류, 벤젠, 자일렌, 톨루엔 등의 방향족 탄화수소류, 메틸알코올, 에틸알코올, 이소프로필알코올, n-부틸알코올 등의 알코올류, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, BCSA (부틸셀로솔브아세테이트) 등의 셀로솔브계, NMP (N-메틸-2-피롤리돈), THF (테트라하이드로푸란), DMF (디메틸포름아미드), DBE (2염기산에스테르), EEP (3-에톡시프로피온산에틸), DMC (디메틸카보네이트) 등을 들 수 있다.
또, 열경화성 수지를 함유하는 수지층 (5) 의 두께 (평균) 는 특별히 한정되지 않지만, 5 ? 300 ㎛ 정도인 것이 바람직하고, 10 ? 200 ㎛ 정도인 것이 보다 바람직하다.
또한, 본 발명의 전자 부품은, 전자 부품 (10) 에 한정되는 것이 아니며, 다양한 변형을 하고 있어도 된다. 예를 들어, 상기에서는 금속 전극 (2) 이 Cu 를 사용하여 형성된 것에 대해 설명하였지만, 도 2 에 나타내는 바와 같이, 땜납 재료를 사용한 땜납 전극 (12) 이어도 된다. 전자 부품 (20) 은, 도 1 로 나타내는 전자 부품 (10) 에 있어서, 인터포저 (1) 상의 금속 전극 (2) 이 땜납 전극 (12) 으로 바뀐 것 이외에는 완전하게 동일한 구성으로, 인터포저 (11) 의 땜납 전극 (12) 과 반도체 칩 (13) 의 땜납 전극 (14) 으로 이루어지는 것이다.
도 2 는, 본 발명의 전자 부품의 변형예를 나타내는 공정 단면도이다. 도 2(a) 에 나타내는 바와 같이, 인터포저 (11) 상의 땜납 전극 (12) 이 형성되어 있다. 전자 부품 (20) 은, 인터포저 (11) 상의 땜납 전극 (12) 과 반도체 칩 (13) 의 땜납 전극 (14) 이 금속 결합함으로써, 땜납 접합부 (15) 를 형성하고, 인터포저 (11) 와 반도체 칩 (13) 이 전기적으로 접속된다.
또 도 1 및 도 2 를 사용하여, 인터포저와 반도체 칩을 접합한 전자 부품의 경우를 설명하였지만, 접합하는 것은 특별히 한정되는 것이 아니며, 리지드 기판, 플렉시블 기판, 반도체 칩, 반도체 웨이퍼 등에서 선택되는 것을 적절히 조합할 수 있다.
[전자 부품의 제조 방법]
도 3 ? 8 을 사용하여, 본 발명의 전자 부품의 제조 방법에 대해 설명한다.
(제 1 실시형태)
도 3, 4 는, 본 발명의 제 1 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다.
[1A-1] 먼저, 금속 전극 (22) 이 형성된 인터포저 (21) 와, 땜납 전극 (24) 이 형성된 반도체 칩 (23) 을 준비한다.
본 실시형태에서는, 도 3(a) 에 나타내는 바와 같이, 인터포저 (21) 에는 금속 전극 (22) 이 형성되어 있다. 또, 도 3(a) 에 나타내는 바와 같이, 반도체 칩 (23) 에는 땜납 전극 (24) 이 형성되어 있다.
[1A-2] 다음으로, 도 3(b) 에 나타내는 바와 같이, 금속 전극 (22) 이 형성된 인터포저 (21) 의 금속 전극 (22) 면측에, 열경화성 수지를 함유하는 수지층 (25) 을 형성한다 (제 1 공정).
상기 열경화성 수지를 함유하는 수지층 (25) 을 형성하는 방법으로는, 예를 들어 라미네이트, 도포, 인쇄 등의 수법에 의해 얻을 수 있다. 본 실시형태에서는, 인터포저 (21) 의 금속 전극 (22) 면측에 형성하였지만, 땜납 전극 (24) 이 형성된 반도체 칩 (23) 의 땜납 전극 (24) 면측에 형성해도 된다. 또, 인터포저 (21) 의 금속 전극 (22) 면측 및 반도체 칩 (23) 의 땜납 전극 (24) 면측의 양방에 열경화성 수지를 함유하는 수지층 (25) 을 형성해도 된다.
열경화성 수지를 함유하는 수지층 (25) 을, 금속 전극 (22) 이 형성된 인터포저 (21) 의 금속 전극 (22) 면측에 라미네이트하는 조건은 특별히 한정되는 것은 아니지만, 예를 들어 온도 50 ℃ ? 150 ℃ 의 조건에서 실시할 수 있다. 라미네이트 온도가 상기 범위의 온도 이하인 경우, 인터포저 (21) 에 대한 밀착성이 부족하여, 인터포저를 반송할 때에 열경화성 수지를 함유하는 수지층 (25) 이 박리되어 버리는 경우가 있다. 또, 라미네이트 온도가 상기 범위의 온도 이상이면, 열경화성 수지를 함유하는 수지층 (25) 의 경화가 진행되어 열경화성 수지를 함유하는 수지층 (25) 의 유동성이 저하되기 때문에, 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시킬 때에, 금속 전극 (22) 과 땜납 전극 (24) 사이에 열경화성 수지를 함유하는 수지층 (25) 이 잔존하여, 양호한 땜납 접합부를 형성할 수 없는 경우가 있다.
또, 열경화성 수지를 함유하는 수지층 (25) 을, 금속 전극 (22) 이 형성된 인터포저 (21) 의 금속 전극 (22) 면측에 도포, 인쇄하는 조건은 특별히 한정되는 것은 아니지만, 예를 들어 스핀 코트, 스크린 인쇄 등을 들 수 있고, 그 중에서도 스크린 인쇄가 바람직하다.
[1A-3] 다음으로, 도 3(c) 에 나타내는 바와 같이, 인터포저 (21) 의 금속 전극 (22) 과 반도체 칩 (23) 의 땜납 전극 (24) 이 대향하도록 위치 결정한다. 이어서, 도 4(a) 에 나타내는 바와 같이, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 가열 및 가압함으로써, 금속 전극 (22) 과 땜납 전극 (24) 을 맞닿게 하여 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 형성한다 (제 2 공정).
상기 위치 결정하는 방법으로는 특별히 한정되는 것은 아니지만, 얼라인먼트 마크를 이용하는 방법 등에 의해 인터포저 (21) 의 금속 전극 (22) 과 반도체 칩 (23) 의 땜납 전극 (24) 이 대향하도록 위치 결정할 수 있다.
금속 전극 (22) 과 땜납 전극 (24) 을 맞닿게 할 때의 가열은, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 실시한다. 가열 온도를 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도로 함으로써, 금속 전극 (22) 과 땜납 전극 (24) 사이에 열경화성 수지를 함유하는 수지층 (25) 이 개재되어, 접합 불량이 발생하는 것을 방지할 수 있는 것과, 또한, 금속 전극 (22) 을 땜납 전극 (24) 에 용융 접합시킬 때 (후술한다) 에, 열경화성 수지를 함유하는 수지층 (25) 의 유동성을 확보할 수 있어, 금속 전극 (22) 및 땜납 전극 (24) 의 표면을 덮을 수 있기 때문에, 보다 효율적으로 금속 전극 (22) 및 땜납 전극 (24) 표면의 산화막을 제거할 수 있다.
보다 구체적으로는 190 ℃ 이하이고, 바람직하게는 180 ℃ 이하, 특히 바람직하게는 170 ℃ 이하이다. 맞닿게 할 때의 가열 온도를 상기 범위 이하로 함으로써, 금속 전극 (22) 을 땜납 전극 (24) 에 용융 접합시킬 때 (후술한다) 에, 열경화성 수지를 함유하는 수지층 (25) 의 유동성을 확보할 수 있다.
[1A-4] 다음으로, 도 4(b) 에 나타내는 바와 같이, 금속 전극 (22) 과 땜납 전극 (24) 을 맞닿게 한 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 가압 유체에 의해 가압한 상태에서, 땜납 전극 (24) 의 땜납의 융점보다 높은 온도로 가열함으로써, 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시켜 땜납 접합부 (26) 를 형성한다 (제 3 공정).
가열 온도를 땜납 전극 (24) 의 땜납의 융점보다 높은 온도로 함으로써, 땜납 전극 (24) 의 땜납이 충분히 확산되면서 적시기 때문에, 금속 전극 (22) 과 땜납 전극 (24) 을 확실하게 용융 접합시켜 땜납 접합부 (26) 를 형성할 수 있다.
보다 구체적으로는 200 ℃ 이상이고, 바람직하게는 205 ℃ 이상, 특히 바람직하게는 210 ℃ 이상이다. 제 3 공정에서의 가열 온도를 상기 범위 이상으로 함으로써, 땜납 전극 (24) 의 땜납이 충분히 확산되면서 적시기 때문에, 금속 전극 (22) 과 땜납 전극 (24) 을 확실하게 용융 접합시켜 땜납 접합부 (26) 를 형성할 수 있다.
상기 제 3 공정에서의 가압 유체에 의해 가압한 상태에서, 땜납 전극 (24) 의 땜납의 융점보다 높은 온도로 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 가열하는 방법으로는 특별히 한정되는 것은 아니지만, 압력 용기 내에 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 설치하고, 이어서 압력 용기 내에 가압 유체를 도입하여 가압하면서, 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 가열하는 방법을 들 수 있다.
또한, 구체적으로는, 가압 오븐 중에 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 설치하고, 가압 오븐 내에 가압용의 가스를 도입하면서, 가압 오븐으로 처리 대상물을 가열하는 방법을 들 수 있다. 또, 상기 가압용의 가스는 특별히 한정되는 것은 아니며, 질소, 공기 등을 들 수 있는데, 금속 전극 (22) 및 땜납 전극 (24) 의 산화를 보다 효율적으로 방지할 수 있는 질소가 바람직하다.
상기 제 3 공정에서의 가압 유체에 의한 가압 조건은 특별히 한정되는 것이 아니며, 0.2 ? 1 ㎫ 등의 조건에서 실시할 수 있고, 바람직하게는 0.3 ? 0.9 ㎫, 특히 바람직하게는 0.4 ? 0.8 ㎫ 이다. 가압 유체에 의한 가압 조건을 상기 범위로 함으로써, 확실하게 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시키는 것과, 열경화성 수지를 함유하는 수지층 중의 공동 (에어갭) 및 보이드 (기포) 의 발생을 억제할 수 있다. 이것은, 기압과 열경화성 수지를 함유하는 수지층 (25) 중의 공동 (에어갭) 및 보이드 (기포) 의 압력차에 의해 공동 (에어갭) 및 보이드 (기포) 가 압축되고, 공동 (에어갭) 및 보이드 (기포) 가 열경화성 수지를 함유하는 수지층 중에 확산되어, 공동 (에어갭) 및 보이드 (기포) 의 발생을 억제할 수 있는 것으로 생각된다.
또한, 제 3 공정에서는, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도로 냉각하고 나서, 가압 유체에 의한 가압을 개방하는 것이 바람직하다. 이로써, 인터포저 (21) 와 반도체 칩 (23) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
더욱 구체적으로 가압을 개방하는 온도는 200 ℃ 이하이고, 바람직하게는 190 ℃ 이하, 특히 바람직하게는 180 ℃ 이하가 바람직하며, 이로써, 인터포저 (21) 와 반도체 칩 (23) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
[1A-5] 다음으로, 도 4(c) 에 나타내는 바와 같이, 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시킨 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 가열하여, 열경화성 수지를 함유하는 수지층 (25) 을 경화시키고, 봉지부 (27) 를 형성하여 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 를 얻는다 (제 4 공정).
이 때, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도로 함으로써, 땜납 접합부 (26) 가 재용융하게 되어 전기적 접속이 불안정해지는 것을 방지할 수 있다. 예를 들어, 가열 온도는 210 ℃ 이하가 바람직하다.
또한, 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 의 가열은, 소정의 단일 온도에서 가열하는 경우 이외에, 예를 들어, 150 ℃ 에서 30 분 가열한 후, 180 ℃ 에서 30 분 가열하는 스텝 큐어나, 150 ℃ 에서 30 초 열압착한 후, 180 ℃ 에서 60 분 오븐 경화시키는 포스트 큐어를 실시하도록 해도 된다.
또, 열경화성 수지를 함유하는 수지층 (25) 을 경화시킬 때에, 상기 공정 [1A-4] 와 동일하게 가압 유체에 의해 가압하는 것이 바람직하다. 가압 유체에 의한 가압 조건은, 상기 공정 [1A-4] 와 동일한 조건에 의해 실시할 수 있다. 이로써, 기압과 열경화성 수지를 함유하는 수지층 (25) 중의 공동 (에어갭) 및 보이드 (기포) 의 압력차에 의해 공동 (에어갭) 및 보이드 (기포) 가 압축되고, 공동 (에어갭) 및 보이드 (기포) 가 열경화성 수지를 함유하는 수지층 (25) 중에 확산되어, 공동 (에어갭) 및 보이드 (기포) 의 발생을 억제할 수 있는 효과를 한층 더 높일 수 있다.
이상과 같이 하여, 가압 유체에 의해 가압한 상태에서 땜납 전극 (24) 의 땜납의 융점보다 높은 온도에서 용융 접합하고, 다음으로, 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 열경화성 수지를 함유하는 수지층 (25) 을 경화함으로써, 인터포저 (21) 와 반도체 칩 (23) 이 전기적으로 접속되고, 또한, 인터포저 (21) 와 반도체 칩 (23) 이 고착된 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 를 형성할 수 있다. 이 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 는, 가압 유체에 의해 가압한 상태에서 땜납 전극 (24) 의 땜납의 융점보다 높은 온도에서 용융 접합시키기 때문에, 공동 및 보이드의 발생이 적은 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 를 얻을 수 있다.
여기서, 본 발명에서는, 인터포저 (21) 와 반도체 칩 (23) (제 1 전자 부품 및 제 2 전자 부품) 끼리는 땜납 접합부 (26) 와 같은 고화물을 개재하여 전기적으로 접속된다. 그 때문에, 전자 부품 (10) 의 구동시에, 반도체 칩 (23) 의 발열에 의해 가령 열경화성 수지로 구성되는 봉지부 (27) 가 팽창되었다고 해도, 이 전기적 접속이 절단되는 것을 바람직하게 방지할 수 있어, 제 1 전자 부품 및 제 2 전자 부품 사이에서 안정적인 도통을 얻을 수 있다. 즉, 제 1 전자 부품 및 제 2 전자 부품 사이에서 접속 신뢰성이 우수한 전기적 접속을 얻을 수 있다.
땜납 접합부 (26) 의 두께, 즉, 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 에 있어서의 땜납 접합부 (26) 의 두께 (평균) 는 특별히 한정되지 않지만, 3 ? 300 ㎛ 정도인 것이 바람직하고, 5 ? 150 ㎛ 정도인 것이 보다 바람직하다. 이와 같이 인터포저 (21) 와 반도체 칩 (23) 의 이격 거리를 작게 함으로써, 전자 부품 (10) 의 전체로서의 두께도 얇게 할 수 있으며, 또한 전자 부품 (10) 의 경량화를 도모할 수 있다.
(제 2 실시형태)
도 5, 6 은, 본 발명의 제 2 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다. 제 1 실시형태에서는, 제 2 공정에 있어서 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 가열 및 가압하고, 제 3 공정에 있어서 땜납 전극 (24) 의 땜납의 융점보다 높은 온도에서 가열하며, 제 4 공정에 있어서 땜납 전극 (24) 의 땜납의 융점보다 낮은 온도에서 가열하는 것인 반면에, 제 2 실시형태에서는, 제 2 공정에 있어서 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열 및 가압하고, 제 3 공정에 있어서 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도에서 가열하며, 제 4 공정에 있어서 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열한다. 그 이외에는 제 1 실시형태와 동일하기 때문에, 상세한 설명은 생략한다.
도 5(a), (b) 에 나타내는 바와 같이, 금속 전극 (22) 이 형성된 인터포저 (21) 의 금속 전극 (22) 면측에, 열경화성 수지를 함유하는 수지층 (25) 을 형성한다 (제 1 공정).
[2A-3] 다음으로, 도 5(c) 에 나타내는 바와 같이, 인터포저 (21) 의 금속 전극 (22) 과 반도체 칩 (23) 의 땜납 전극 (24) 이 대향하도록 위치 결정한다. 이어서, 도 6(a) 에 나타내는 바와 같이, 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열 및 가압함으로써, 금속 전극 (22) 과 땜납 전극 (24) 을 맞닿게 하여 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 형성한다 (제 2 공정).
또한, 땜납 전극 (24) 의 땜납의 열팽창 계수는 이하의 방법에 의해 구할 수 있다.
땜납의 융점 이상에 있어서의 열팽창 계수는, 금속 재료 물성값 계산 소프트웨어?데이터베이스 JMatPro (Sente Software 사 제조) 에 의해 산출할 수 있다.
땜납의 융점 이하에 있어서의 열팽창 계수는, 열기계 특성 분석 장치 (모드 : 압축, 하중 : 50 N, 승온 속도 : 5 ℃／분) 에 의해 산출할 수 있다.
보다 구체적으로는 190 ℃ 이하이고, 바람직하게는 180 ℃ 이하, 특히 바람직하게는 170 ℃ 이하이다. 맞닿게 할 때의 가열 온도를 상기 범위 이하로 함으로써, 금속 전극 (22) 을 땜납 전극 (24) 에 용융 접합시킬 때 (후술한다) 에, 열경화성 수지를 함유하는 수지층 (25) 의 유동성을 확보할 수 있다.
[2A-4] 다음으로, 도 6(b) 에 나타내는 바와 같이, 금속 전극 (22) 과 땜납 전극 (24) 을 맞닿게 한 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 가압 유체에 의해 가압한 상태에서, 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도에서 가열함으로써, 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시켜 땜납 접합부 (26) 을 형성한다 (제 3 공정).
상기 제 3 공정에서의 가압 유체에 의해 가압한 상태에서, 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도로 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를 가열하는 방법으로는, 상기 공정 [2A-4] 와 동일한 방법을 사용할 수 있다.
또한, 제 3 공정에서는, 땜납 전극 (34) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도로 냉각한 후에 가압을 개방하는 것이 바람직하고, 이로써, 인터포저 (31) 와 반도체 칩 (33) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
보다 구체적으로는 200 ℃ 이상이고, 바람직하게는 205 ℃ 이상, 특히 바람직하게는 210 ℃ 이상이다. 제 3 공정에서의 가열 온도를 상기 범위 이상으로 함으로써, 땜납 전극 (24) 의 땜납이 충분히 확산되면서 적시기 때문에, 금속 전극 (22) 과 땜납 전극 (24) 을 확실하게 용융 접합시켜 땜납 접합부 (26) 를 형성할 수 있다.
[2A-5] 다음으로, 도 6(c) 에 나타내는 바와 같이, 금속 전극 (22) 과 땜납 전극 (24) 을 용융 접합시킨 인터포저 (21) 와 반도체 칩 (23) 의 적층체 (30) 를, 땜납 전극 (24) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열하여, 열경화성 수지를 함유하는 수지층 (25) 을 경화시키고, 봉지부 (27) 를 형성하여 인터포저 (21) 와 반도체 칩 (23) 의 접합체 (40) 를 얻는다 (제 4 공정).
이 때, 땜납 전극 (24) 의 땜납의 열팽창 계수가, 30 × 10-6/℃ 이하가 되는 온도에서 가열하여 열경화성 수지를 함유하는 수지층 (25) 을 경화시킴으로써, 땜납 접합부 (26) 가 재용융되어 전기적 접속이 불안정해지는 것을 방지할 수 있다. 예를 들어, 가열 온도는 210 ℃ 이하가 바람직하다.
제 2 실시형태에 있어서도 제 1 실시형태와 동일한 효과가 얻어진다.
(제 3 실시형태)
도 7, 8 은, 본 발명의 제 3 실시형태에 있어서의 전자 부품의 제조 방법을 나타내는 공정 단면도이다. 제 1, 2 실시형태에서는, 금속 전극 (22) 을 사용한 예에 대해 설명하였다. 제 3 실시형태는 땜납 전극 (32) 을 사용한 예로, 그 이외에는 제 2 실시형태와 동일하기 때문에, 상세한 설명은 생략한다.
[3A-1] 먼저, 땜납 전극 (32) 이 형성된 인터포저 (31) 와, 땜납 전극 (34) 이 형성된 반도체 칩 (33) 을 준비한다. 여기서, 땜납 전극 (32) 과 땜납 전극 (34) 은 동일한 재질이어도 되고, 상이해도 된다.
본 실시형태에서는, 도 7(a) 에 나타내는 바와 같이, 인터포저 (31) 에는 땜납 전극 (32) 이 형성되어 있고, 반도체 칩 (33) 에는 땜납 전극 (34) 이 형성되어 있다.
[3A-2] 다음으로, 도 7(b) 에 나타내는 바와 같이, 땜납 전극 (32) 이 형성된 인터포저 (31) 의 금속 전극 (32) 면측에, 열경화성 수지를 함유하는 수지층 (35) 을 형성한다 (제 1 공정).
[3A-3] 다음으로, 도 7(c) 에 나타내는 바와 같이, 인터포저 (31) 의 땜납 전극 (32) 과 반도체 칩 (33) 의 땜납 전극 (34) 이 대향하도록 위치 결정한다. 이어서, 도 8(a) 에 나타내는 바와 같이, 땜납 전극 (32) 및 땜납 전극 (34) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되고, 또한, 열경화성 수지를 함유하는 수지층 (35) 의 경화도가 80 ％ 이하가 되는 온도에서 가열 및 가압함으로써, 땜납 전극 (32) 과 땜납 전극 (34) 을 맞닿게 하여 인터포저 (31) 와 반도체 칩 (33) 의 적층체 (50) 를 형성한다 (제 2 공정).
[3A-4] 다음으로, 도 8(b) 에 나타내는 바와 같이, 땜납 전극 (32) 과 땜납 전극 (34) 을 맞닿게 한 인터포저 (31) 와 반도체 칩 (33) 의 적층체 (50) 를 가압 유체에 의해 가압한 상태에서, 땜납 전극 (32) 또는 땜납 전극 (34) 의 적어도 일방의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도에서 가열함으로써, 상기 땜납 전극 (32) 과 땜납 전극 (34) 을 용융 접합시켜 땜납 접합부 (36) 를 형성한다 (제 3 공정).
상기 제 3 공정에서의 가압 유체에 의해 가압한 상태에서, 땜납 전극 (32) 또는 땜납 전극 (34) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도로 인터포저 (31) 와 반도체 칩 (33) 의 적층체 (50) 를 가열하는 방법으로는, 상기 공정 [3A-4] 와 동일한 방법을 사용할 수 있다.
또한, 제 3 공정에서는, 땜납 전극 (32) 및 땜납 전극 (34) 의 땜납의 융점보다 낮은 온도로 냉각하고 나서, 가압 유체에 의한 가압을 개방하는 것이 바람직하다. 이로써, 인터포저 (31) 와 반도체 칩 (33) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
보다 구체적으로는, 제 3 공정에서는, 땜납 전극 (34) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도로 냉각한 후에 가압을 개방하는 것이 바람직하고, 이로써, 인터포저 (31) 와 반도체 칩 (33) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
더욱 구체적으로 가압을 개방하는 온도는, 200 ℃ 이하이고, 바람직하게는 190 ℃ 이하, 특히 바람직하게는 180 ℃ 이하가 바람직하며, 이로써, 인터포저 (31) 와 반도체 칩 (33) 의 간격이 넓어지게 되어 접합 불량이 발생하는 것을 방지할 수 있다.
[3A-5] 다음으로, 도 8(c) 에 나타내는 바와 같이, 땜납 전극 (32) 과 땜납 전극 (34) 을 용융 접합시킨 인터포저 (31) 와 반도체 칩 (33) 의 적층체 (50) 를, 땜납 전극 (32) 및 땜납 전극 (34) 의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열하여, 열경화성 수지를 함유하는 수지층 (35) 을 경화시키고, 봉지부 (37) 를 형성하여 인터포저 (31) 와 반도체 칩 (33) 의 접합체 (60) 를 얻는다 (제 4 공정).
이 때, 땜납 전극 (32) 및 땜납 전극 (34) 의 땜납의 열팽창 계수가, 30 × 10-6/℃ 이하가 되는 온도에서 가열하여, 열경화성 수지를 함유하는 수지층 (35) 을 경화시킴으로써, 땜납 접합부 (36) 가 재용융되어 전기적 접속이 불안정해지는 것을 방지할 수 있다.
또, 열경화성 수지를 함유하는 수지층 (35) 을 경화시킬 때에, 상기 공정 [3A-4] 와 동일하게 가압 유체에 의해 가압하는 것이 바람직하다. 가압 유체에 의한 가압 조건은, 상기 공정 [3A-4] 와 동일한 방법을 사용할 수 있다. 이로써, 기압과 열경화성 수지를 함유하는 수지층 (35) 중의 공동 (에어갭) 및 보이드 (기포) 의 압력차에 의해 공동 (에어갭) 및 보이드 (기포) 가 압축되고, 공동 (에어갭) 및 보이드 (기포) 가 열경화성 수지를 함유하는 수지층 중에 확산되어, 공동 (에어갭) 및 보이드 (기포) 의 발생을 억제할 수 있는 효과를 한층 더 높일 수 있다.
여기서, 본 발명에서는, 인터포저 (31) 와 반도체 칩 (33) (제 1 전자 부품 및 제 2 전자 부품) 끼리는 땜납 접합부 (36) 와 같은 고화물을 개재하여 전기적으로 접속된다. 그 때문에, 전자 부품 (20) 의 구동시에, 반도체 칩 (33) 의 발열에 의해 가령 열경화성 수지로 구성되는 봉지부 (37) 가 팽창되었다고 해도, 이 전기적 접속이 절단되는 것을 바람직하게 방지할 수 있어, 제 1 전자 부품 및 제 2 전자 부품 사이에서 안정적인 도통을 얻을 수 있다. 즉, 제 1 전자 부품 및 제 2 전자 부품 사이에서 접속 신뢰성이 우수한 전기적 접속을 얻을 수 있다.
땜납 접합부 (36) 의 두께, 즉, 인터포저 (31) 와 반도체 칩 (33) 의 접합체 (60) 에 있어서의 땜납 접합부 (36) 의 두께 (평균) 는 특별히 한정되지 않지만, 3 ? 300 ㎛ 정도인 것이 바람직하고, 5 ? 150 ㎛ 정도인 것이 보다 바람직하다. 이와 같이 인터포저 (31) 와 반도체 칩 (33) 의 이격 거리를 작게 함으로써, 전자 부품 (20) 의 전체로서의 두께도 얇게 할 수 있고, 또한 전자 부품 (20) 의 경량화를 도모할 수 있다.
또, 가압 유체에 의해 가압한 상태에서 땜납 전극 (32) 또는 땜납 전극 (34) 의 적어도 일방의 땜납의 융점보다 높은 온도에서 용융 접합하고, 다음으로, 땜납 전극 (32) 및 땜납 전극 (34) 의 땜납의 융점보다 낮은 온도에서 열경화성 수지를 함유하는 수지층 (35) 을 경화시킴으로써, 인터포저 (31) 와 반도체 칩 (33) 이 전기적으로 접속되고, 또한, 인터포저 (31) 와 반도체 칩 (33) 이 고착된 인터포저 (31) 와 반도체 칩 (33) 의 접합체 (60) 를 형성할 수 있다. 이 인터포저 (31) 와 반도체 칩 (33) 의 접합체 (60) 는, 가압 유체에 의해 가압한 상태에서 땜납 전극 (34) 의 땜납의 융점보다 높은 온도에서 용융 접합시키기 때문에, 공동 및 보이드의 발생이 적은 인터포저 (31) 와 반도체 칩 (33) 의 접합체 (60) 를 얻을 수 있다.
제 3 실시형태에 있어서도 제 2 실시형태와 동일한 효과가 얻어진다.
이상, 본 발명의 전자 부품의 제조 방법 및 전자 부품에 대해 설명하였지만, 본 발명은 이들에 한정되는 것은 아니다. 예를 들어, 본 발명의 전자 부품의 제조 방법은, 반도체 소자와 기판, 기판과 기판, 반도체 소자와 반도체 소자, 반도체 소자와 반도체 웨이퍼, 반도체 웨이퍼와 반도체 웨이퍼 등의 땜납 접속을 필요로 하는 전자 부품/부재의 접속에 있어서 바람직하게 사용할 수 있다.
실시예
(실시예 1)
1. 열경화성 수지를 함유하는 수지층용 수지 바니시의 조제
페놀 노볼락 수지 (스미토모 베이크라이트사 제조, PR55617) 15.0 중량부와, 액상 비스페놀 A 형 에폭시 수지 (다이닛폰 잉크 화학 공업사 제조, EPICLON-840 S) 45.0 중량부와, 플럭스 활성 화합물인 페놀프탈린 (토쿄 카세이 공업사 제조) 15.0 중량부와, 성막성 수지로서 비스페놀 A 형 페녹시 수지 (토토 카세이사 제조, YP-50) 24.4 중량부와, 경화 촉진제로서 2-페닐-4-메틸이미다졸 (시코쿠 카세이 공업사 제조, 2P4MZ) 0.1 중량부와, 실란 커플링제로서 β-(3,4에폭시시클로헥실)에틸트리메톡시실란 (신에츠 화학 공업사 제조, KBM-303) 0.5 중량부를 메틸에틸케톤에 용해시켜, 수지 농도 50 ％ 의 수지 바니시를 조제하였다.
2. 열경화성 수지를 함유하는 수지층 (필름) 의 조제
얻어진 수지 바니시를 기재 폴리에스테르 필름 (토오레 주식회사 제조, 루미러) 에 두께 50 ㎛ 가 되도록 도포하고, 100 ℃, 5 분간 건조시켜 두께 25 ㎛ 의 열경화성 수지를 함유하는 수지층 (필름) 을 얻었다.
3. 전자 부품의 제조
＜제 1 공정＞
땜납 범프 (Sn 96.5/Ag 3.5, 융점 221 ℃) 를 갖는 반도체 소자 (사이즈 10 ㎜ × 10 ㎜, 두께 0.3 ㎜) 에, 얻어진 열경화성 수지를 함유하는 수지층 (필름) 을 진공 롤 라미네이터로 100 ℃, 0.8 ㎫, 30 초의 조건에서 라미네이트하여, 열경화성 수지를 함유하는 수지층이 부착된 반도체 소자를 얻었다.
＜제 2 공정＞
다음으로, Ni/Au 패드를 갖는 회로 기판을 준비하여, 열경화성 수지를 함유하는 수지층이 부착된 반도체 소자의 땜납 범프와 Ni/Au 패드가 겹치도록 위치 맞춤을 실시하고, 플립 칩 본더 (시부야 공업 주식회사 제조 DP-200) 에 의해 120 ℃, 0.05 ㎫, 7 초의 조건에서 땜납 범프와 Ni/Au 패드를 맞닿게 하여 회로 기판/반도체 소자의 적층체를 얻었다.
＜제 3 공정＞
얻어진 회로 기판/반도체 소자의 적층체를 시판되는 가압 대응형 오븐에 있어서 질소 분위기에 의해 오븐의 내부를 가압력 0.5 ㎫ 로 가압하면서, 230 ℃, 10 분간 가열하여 땜납 범프와 Ni/Au 패드를 용융 접합시켰다.
＜제 4 공정＞
땜납 범프와 Ni/Au 패드를 접합시킨 회로 기판/반도체 소자의 적층체를 시판되는 가열형 오븐에 투입하여, 180 ℃, 60 분의 열이력을 가함으로써 열경화성 수지를 함유하는 수지층을 경화시켜, 전자 부품을 제조하였다.
(실시예 2)
실시예 1 의 제 2 공정에 있어서, 맞닿게 하는 온도를 120 ℃ 에서 150 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 3)
실시예 1 의 제 2 공정에 있어서, 맞닿게 하는 온도를 120 ℃ 에서 180 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 4)
실시예 1 의 제 3 공정에 있어서, 접합시키는 압력을 0.5 ㎫ 에서 0.3 ㎫ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 5)
실시예 1 의 제 3 공정에 있어서, 접합시키는 압력을 0.5 ㎫ 에서 0.8 ㎫ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 6)
실시예 1 의 제 3 공정에 있어서, 접합시키는 분위기를 질소에서 공기로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 7)
실시예 1 의 제 4 공정에 있어서, 시판되는 가열형 오븐으로 180 ℃, 60 분 열경화성 수지를 함유하는 수지층을 경화시키는 것 대신에, 시판되는 가압 대응형 오븐으로 질소 분위기, 180 ℃, 0.5 ㎫, 60 분으로 경화시킨 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(실시예 8)
실시예 1 의 제 2 공정에 있어서 Ni/Au 패드를 갖는 회로 기판 대신에, 땜납 범프 (Sn 96.5/Ag 3.5, 융점 221 ℃) 를 사용하고, 제 4 공정에 있어서 시판되는 가열형 오븐으로 180 ℃, 60 분 열경화성 수지를 함유하는 수지층을 경화시키는 것 대신에, 시판되는 가압 대응형 오븐으로 질소 분위기, 180 ℃, 0.5 ㎫, 60 분으로 경화시킨 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(참고예 1)
실시예 1 의 제 1 공정에 있어서, 땜납 범프 (Sn 96.5/Ag 3.5, 융점 221 ℃) 대신에 땜납 범프 (Sn 63/Pb 37, 융점 183 ℃) 를 사용하고, 또 제 3 공정에 있어서, 접합시키는 온도를 230 ℃ 에서 195 ℃ 로, 또한 제 4 공정에 있어서, 시판되는 가열형 오븐으로 180 ℃, 60 분 열경화성 수지를 함유하는 수지층을 경화시키는 것 대신에, 시판되는 가압 대응형 오븐으로 질소 분위기, 165 ℃, 0.5 ㎫, 120 분으로 경화시킨 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(참고예 2)
실시예 1 의 제 1 공정에 있어서, 땜납 범프 (Sn 96.5/Ag 3.5, 융점 221 ℃) 대신에 땜납 범프 (Sn 89/Zn 8/Bi 3, 융점 195 ℃) 를 사용하고, 또 제 3 공정에 있어서, 접합시키는 온도를 230 ℃ 에서 210 ℃ 로, 또한 제 4 공정에 있어서, 시판되는 가열형 오븐으로 180 ℃, 60 분 열경화성 수지를 함유하는 수지층을 경화시키는 것 대신에, 시판되는 가압 대응형 오븐으로 질소 분위기, 180 ℃, 0.5 ㎫, 60 분으로 경화시킨 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(비교예 1)
실시예 1 의 제 3 공정에 있어서, 가압력을 0.5 ㎫ 에서 상압으로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(비교예 2)
실시예 1 의 제 2 공정에 있어서, 본딩 온도를 120 ℃ 에서 240 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
(비교예 3)
실시예 1 의 제 4 공정에 있어서, 경화 온도를 180 ℃ 에서 240 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 전자 부품을 제조하였다.
4. 땜납의 열팽창 계수의 산출
땜납의 융점 이상에 있어서의 열팽창 계수는, 금속 재료 물성값 계산 소프트웨어?데이터베이스 JMatPro (Sente Software 사 제조) 에 의해 산출하였다.
땜납의 융점 이하에 있어서의 열팽창 계수는, 열기계 특성 분석 장치 (모드 : 압축, 하중 : 50 N, 승온 속도 : 5 ℃／분) 에 의해 산출하였다.
5. 전자 부품의 평가
＜공동 및 보이드＞
얻어진 전자 부품을 절단하고, 경화물의 단면을 연마하였다. 이어서, 반도체 소자, 회로 기판 및 인접하는 2 개의 땜납 접합부에 의해 둘러싸인 부분을 임의로 10 개소 선택하고, 각 부분의 마이크로 보이드의 유무를 금속 현미경으로 관찰하였다. 각 부호는, 이하와 같다.
○ : 10 개소 모두에서 마이크로 보이드가 관찰되지 않은 경우
× : 1 개소라도 마이크로 보이드가 관찰된 경우
＜도통 신뢰성＞
얻어진 전자 부품에 대해, 임의로 선택한 인접하는 2 개소의 땜납 접합부의 접속 저항을 디지털 멀티미터에 의해 측정하였다. 이어서, 그 밖에 9 점, 인접하는 2 개소의 땜납 접합부를 임의로 선택하고, 마찬가지로 접속 저항을 측정하여 합계 10 점의 도통 접속의 측정을 실시하였다.
각 부호는, 이하와 같다.
○ : 10 점 모두에서 도통된 경우
× : 1 점이라도 도통 불량이 있었던 경우
＜전극간 절연성＞
얻어진 전자 부품에 대해, 임의로 선택한 인접하는 2 개소의 땜납 접합부의 절연 저항을 디지털 멀티미터에 의해 측정하였다. 이어서, 그 밖에 9 점, 인접하는 2 개소의 땜납 접합부를 임의로 선택하고, 마찬가지로 절연 저항을 측정하여 합계 10 점의 도통 접속의 측정을 실시하였다.
○ : 10 점 모두 절연성이 유지된 경우
× : 1 점이라도 쇼트 (단락) 가 있었던 경우
Figure pct00001
표 1 로부터 알 수 있는 바와 같이, 실시예 1 ? 8, 및 참고예 1 및 2 에서 얻어진 전자 부품은, 봉지부에 공동 및 보이드가 관찰되지 않았다. 또, 실시예 1 ? 8, 및 참고예 1 및 2 의 전자 부품은 도통 신뢰성도 우수하였다. 이로써, 땜납 범프와 Ni/Au 패드가 확실하게 용융 접합되어 있는 것이 시사되었다.
이 출원은, 2009년 7월 17일에 출원된 일본 특허출원 2009-168817호를 기초로 하는 우선권을 주장하고, 그 개시의 전체를 여기에 도입한다.

Claims (10)

  1. 접속용 금속 전극을 갖는 제 1 전자 부품과, 접속용 땜납 전극을 갖는 제 2 전자 부품을 접합하는 땜납 접합 방법으로서,
    상기 제 1 전자 부품 및 상기 제 2 전자 부품의 땜납 접합면의 적어도 일방에 열경화성 수지를 함유하는 수지층을 형성하는 제 1 공정과,
    상기 열경화성 수지를 함유하는 수지층을 형성한 후에, 상기 제 1 전자 부품의 접속용 금속 전극과, 상기 제 2 전자 부품의 접속용 땜납 전극을 대향하도록 위치 맞춤하고, 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열 및 가압함으로써, 상기 접속용 금속 전극과, 상기 접속용 땜납 전극을 맞닿게 하는 제 2 공정과,
    상기 맞닿게 한 제 1 전자 부품과 제 2 전자 부품을, 가압 유체에 의해 가압하면서 상기 접속용 땜납 전극의 땜납의 융점보다 높은 온도에서 가열하여, 상기 접속용 땜납 전극의 땜납을 상기 접속용 금속 전극에 용융 접합시키는 제 3 공정과,
    상기 열경화성 수지를 함유하는 수지층을 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도에서 가열함으로써 경화시키는 제 4 공정을 이 순서로 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 접속용 금속 전극을 갖는 제 1 전자 부품과, 접속용 땜납 전극을 갖는 제 2 전자 부품을 접합하는 땜납 접합 방법으로서,
    상기 제 1 전자 부품 및 상기 제 2 전자 부품의 땜납 접합면의 적어도 일방에 열경화성 수지를 함유하는 수지층을 형성하는 제 1 공정과,
    상기 열경화성 수지를 함유하는 수지층을 형성한 후에, 상기 제 1 전자 부품의 접속용 금속 전극과, 상기 제 2 전자 부품의 접속용 땜납 전극을 대향하도록 위치 맞춤하고, 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열 및 가압함으로써, 상기 접속용 금속 전극과, 상기 접속용 땜납 전극을 맞닿게 하는 제 2 공정과,
    상기 맞닿게 한 제 1 전자 부품과 제 2 전자 부품을, 가압 유체에 의해 가압하면서 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 보다 커지는 온도에서 가열하여, 상기 접속용 땜납 전극의 땜납을 상기 접속용 금속 전극에 용융 접합시키는 제 3 공정과,
    상기 열경화성 수지를 함유하는 수지층을 상기 접속용 땜납 전극의 땜납의 열팽창 계수가 30 × 10-6/℃ 이하가 되는 온도에서 가열함으로써 경화시키는 제 4 공정을 이 순서로 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 2 공정에 있어서의 상기 가열 온도는 190 ℃ 이하의 온도,
    제 3 공정에 있어서의 상기 가열 온도는 210 ℃ 보다 높은 온도,
    제 4 공정에 있어서의 상기 가열 온도는 210 ℃ 이하의 온도인 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 전자 부품이 갖는 상기 접속용 금속 전극은, 접속용 땜납 전극인 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    제 3 공정 후, 제 4 공정의 전에 상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도로 냉각하고 나서, 상기 가압 유체에 의한 가압을 개방하는 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제 5 항에 있어서,
    상기 접속용 땜납 전극의 땜납의 융점보다 낮은 온도는, 200 ℃ 이하의 온도인 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 4 공정은, 가압 유체에 의해 가압하면서 실시하는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 열경화성 수지는, 에폭시 수지를 함유하는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 열경화성 수지를 함유하는 수지층이, 플럭스 활성 화합물을 함유하는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 전자 부품의 제조 방법을 사용하여 제조된, 전자 부품.
KR1020127001297A 2009-07-17 2010-07-09 전자 부품의 제조 방법 및 전자 부품 KR101640280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-168817 2009-07-17
JP2009168817 2009-07-17

Publications (2)

Publication Number Publication Date
KR20120041733A true KR20120041733A (ko) 2012-05-02
KR101640280B1 KR101640280B1 (ko) 2016-07-15

Family

ID=43449142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001297A KR101640280B1 (ko) 2009-07-17 2010-07-09 전자 부품의 제조 방법 및 전자 부품

Country Status (9)

Country Link
US (2) US8531028B2 (ko)
EP (1) EP2455965A1 (ko)
JP (1) JP4715975B2 (ko)
KR (1) KR101640280B1 (ko)
CN (1) CN102473655B (ko)
CA (1) CA2760623A1 (ko)
SG (1) SG177449A1 (ko)
TW (1) TWI527134B (ko)
WO (1) WO2011007531A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100668A (ko) * 2017-12-18 2020-08-26 히타치가세이가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160668A (ja) * 2011-02-02 2012-08-23 Sumitomo Bakelite Co Ltd 電子部品の製造方法
JP2013127997A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
CN104220210B (zh) * 2012-06-20 2017-12-01 富士电机株式会社 软钎焊用助焊剂及焊料组合物
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
JP5904302B1 (ja) * 2015-02-20 2016-04-13 住友ベークライト株式会社 半導体装置の製造方法及び樹脂組成物
JP6587107B2 (ja) * 2016-05-12 2019-10-09 パナソニックＩｐマネジメント株式会社 回路部材の接続方法
JP6770832B2 (ja) * 2016-06-08 2020-10-21 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
US11261289B2 (en) * 2016-10-17 2022-03-01 Warren Environmental & Coating, Llc Method of lining a pipeline with a delayed curing resin composition
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
JP7023700B2 (ja) * 2017-12-18 2022-02-22 東レエンジニアリング株式会社 実装装置及び実装方法
CN111128773A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种贴装芯片的方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
CN114900986A (zh) * 2022-05-18 2022-08-12 广东工业大学 一种液相辅助空气中烧结高性能互连接头的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173005A (ja) 1996-12-12 1998-06-26 Fujitsu Ltd フリップチップ実装方法
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2003100809A (ja) 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926729A3 (en) * 1997-12-10 1999-12-08 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
KR20080030581A (ko) * 2005-05-31 2008-04-04 스미토모 베이클리트 컴퍼니 리미티드 프리어플리케이션용 봉지 수지 조성물, 이를 이용한반도체장치 및 그 제조방법
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
US8205514B2 (en) 2008-01-18 2012-06-26 Honeywell International Inc. Control moment gyroscope
JP5533663B2 (ja) * 2008-11-06 2014-06-25 住友ベークライト株式会社 電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173005A (ja) 1996-12-12 1998-06-26 Fujitsu Ltd フリップチップ実装方法
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2003100809A (ja) 2001-09-27 2003-04-04 Harima Chem Inc フリップチップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200100668A (ko) * 2017-12-18 2020-08-26 히타치가세이가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제

Also Published As

Publication number Publication date
SG177449A1 (en) 2012-02-28
TW201133663A (en) 2011-10-01
CN102473655A (zh) 2012-05-23
WO2011007531A1 (ja) 2011-01-20
CA2760623A1 (en) 2011-01-20
KR101640280B1 (ko) 2016-07-15
EP2455965A1 (en) 2012-05-23
CN102473655B (zh) 2014-08-13
JPWO2011007531A1 (ja) 2012-12-20
US20120061820A1 (en) 2012-03-15
US8531028B2 (en) 2013-09-10
US20130324641A1 (en) 2013-12-05
JP4715975B2 (ja) 2011-07-06
TWI527134B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
KR101640280B1 (ko) 전자 부품의 제조 방법 및 전자 부품
JP5533663B2 (ja) 電子装置の製造方法
JP5310355B2 (ja) 電子部品の製造方法および電子部品
KR101622438B1 (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
TWI455220B (zh) 焊料連接方法，電子機器及其製造方法
KR20120064701A (ko) 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
KR20100022960A (ko) 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
JPWO2008054012A1 (ja) 接着テープ及びそれを用いてなる半導体装置
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012160668A (ja) 電子部品の製造方法
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011181467A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2010073872A (ja) 半田の接続方法および電子機器
JP2012079526A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2012079527A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2011166093A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant