TWI549248B - 半導體封裝之製造方法 - Google Patents

半導體封裝之製造方法 Download PDF

Info

Publication number
TWI549248B
TWI549248B TW101140485A TW101140485A TWI549248B TW I549248 B TWI549248 B TW I549248B TW 101140485 A TW101140485 A TW 101140485A TW 101140485 A TW101140485 A TW 101140485A TW I549248 B TWI549248 B TW I549248B
Authority
TW
Taiwan
Prior art keywords
reinforcing member
conductor pattern
insulating layer
semiconductor package
reinforcing
Prior art date
Application number
TW101140485A
Other languages
English (en)
Other versions
TW201340270A (zh
Inventor
岡田亮一
橘賢也
小野塚偉師
八月朔日猛
Original Assignee
住友電木股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電木股份有限公司 filed Critical 住友電木股份有限公司
Publication of TW201340270A publication Critical patent/TW201340270A/zh
Application granted granted Critical
Publication of TWI549248B publication Critical patent/TWI549248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

半導體封裝之製造方法
本發明係關於半導體封裝之製造方法。
隨著近年來電子機器之高機能化及輕薄短小化的要求，電子零件之高密度集成化、進而高密度安裝化正進展中，此等電子機器所使用之半導體封裝，亦進行著較習知更加小型化且多接腳化。
隨著半導體封裝的小型化，在使用了習知般之引線框架之形態的封裝中，由於其小型化受到限制，故最近提案有被稱為BGA(Ball Grid Array，球柵陣列)或CSP(Chip Scale Package，晶片尺寸封裝)之區域安裝型之新穎封裝方式作為於電路基板上安裝晶片者。
BGA或CSP等新穎封裝中所使用之中介層(interposer)，一般係於使樹脂組成物浸含至纖維基材中而成之基板上形成導體圖案或導體柱而成。
專利文獻1：日本專利特開2003-142617號公報
專利文獻2：日本專利特開2004-311598號公報
專利文獻3：日本專利特開平9-266231號公報
專利文獻4：美國專利公報US5397921A
此種中介層係與晶片間的熱膨脹係數差較大。又，中介層 通常面積較晶片大，故未與晶片接觸之部分的面積大。此種未與晶片接觸之部分係剛性極低，因為上述般之晶圓與中介層之熱膨脹差，而有於高溫時在容易朝晶片側曲翹、使電氣連接可靠性降低的問題。
因此，專利文獻1、2中，係於基板之表面側、背面側分別設置補強材。
然而，於此種專利文獻1、2所揭示之技術中，於減低基板曲翹仍有其界限。
根據本發明，提供一種半導體封裝之製造方法，其具有下述步驟：準備積層體之步驟，其積層體係至少具有：板狀之第1補強構件；設於該板狀之第1補強構件上的第1導體圖案；設於該第1導體圖案上之熱硬化性絕緣層；設於上述絕緣層上之第2導體圖案；與配置於上述第2導體圖案上之板狀之第2補強構件；加熱上述積層體，將上述絕緣層進行熱硬化的步驟；將經熱硬化之上述積層體之上述第1補強構件的一部分選擇性去除，形成用於使上述第1導體圖案露出的開口部的步驟；將上述第2補強構件之一部分選擇性去除，形成用於使第2導體圖案露出的開口部的步驟；與於經由上述第1補強構件之上述開口部所露出之上述第1 導體圖案、或由上述第2補強構件之上述開口部所露出之上述第2導體圖案，連接半導體元件的步驟。
根據此構成之發明，在將絕緣層進行熱硬化時，成為藉板狀之第1補強構件及第2補強構件挾持該絕緣層的狀態。因此，熱硬化時，於絕緣層不易發生曲翹，而可抑制積層體的曲翹發生。
尤其是在於板狀之第1補強構件或第2補強構件形成開口部之前，由於對積層體進行了熱硬化，故相較於形成有開口部的補強構件，可依高剛性的補強構件挾持絕緣層。然後，使已被高剛性之補強構件挾持之絕緣層進行熱硬化。因此，可確實地抑制積層體之曲翹發生。
根據本發明，提供可製造減低了曲翹之半導體封裝的半導體封裝之製造方法。
以下根據圖式說明本發明之實施形態。
以下根據圖式說明本發明之半導體封裝之製造方法的較佳實施形態。又，所有圖式中，係對相同構成要件加註相同符號，其詳細說明並不重複而適當省略。
<第1實施形態>
(半導體封裝)
首先，說明藉由本發明之半導體封裝之製造方法所製造的半導體封裝。
圖1為概略表示藉由本發明第1實施形態之半導體封裝之製造方法所製造之半導體封裝的剖面圖，圖2為表示圖1所示半導體封裝的俯視圖，圖3為表示圖1所示半導體封裝的仰視圖，圖4~圖7分別為表示圖1所示半導體封裝之製造方法(本發明之半導體封裝之製造方法)之一例的圖。又，以下說明中，為了方便說明，將圖1~圖7中之上側稱為「上」，將其下側稱為「下」。又，圖1~圖7中，分別為了方便說明，而將半導體封裝之各部分誇大描繪。
如圖1所示，之半導體封裝1具有：佈線基板2；搭載於該佈線基板2上之半導體元件3；第1補強構件5；與第2補強構件4。
於此，以補強構件5作為第1補強構件，以補強構件4作為第2補強構件，但亦可以補強構件4作為第1補強構件，以補強構件5作為第2補強構件。此時，補強構件4A成為第1補強構件，補強構件5A成為第2補強構件。又，此時，後述之導體圖案224構成第2導體圖案，導體圖案221構成第1導體圖案。
根據此種半導體封裝1，由於與半導體元件3接合之部分以外的部分中，佈線基板2之兩面被第1補強構件5及第2補強構件4所補強，故增加半導體封裝1整體的剛性。尤其是由於第1補強構件5及第2補強構件4之熱膨脹係數分別小於佈線基板2(具體而言為後述之基板21)，故可抑制或防 止因佈線基板2與半導體元件3之間的熱膨脹係數差所造成之佈線基板2的曲翹。
另外，佈線基板2本身的剛性不需提高，可減薄佈線基板2的厚度，故可提高佈線基板2之厚度方向上的熱傳導性。因此，半導體封裝1可使來自半導體元件3的熱經由佈線基板2而脫逸。因此，半導體封裝1可發揮優越的放熱性。又，藉由適當選擇第1補強構件5及第2補強構件4之構成材料，亦可提高半導體封裝1之放熱性。
如此，由於可抑制半導體元件3及佈線基板2的升溫，故藉此可抑制或防止因佈線基板2與半導體元件3間之熱膨脹係數差所造成之佈線基板2的曲翹。
以下依序詳細說明半導體封裝1之各部分。
[佈線基板]
佈線基板2係支撐半導體元件3的基板，例如屬於將其所搭載之半導體元件3與後述之母板200間之電氣連接進行中繼的中繼基板(中介層)。又，佈線基板2之俯視形狀通常呈正方形、長方形等之四角形。
佈線基板2係具有基板21、導體圖案221、222、223、224、導體柱231、232、233、傳熱柱24、與抗焊層25、26。
尚且，本實施形態中，導體圖案224係構成設於基板21一面側之第1導體圖案，導體圖案221係構成設於基板21之另一面側並與上述第1導體圖案電氣連接之第2導體圖 案。
此佈線基板2係無核之佈線基板，未使用成為核層之雙面電路基板而藉增建方法所形成。並由含有絕緣層211、212、213、導體圖案221、222、223、224、導體柱231、232、233而構成之增建層所構成。
尚且，絕緣層211、212、213之厚度為例如10μm以上、100μm以下。
基板21係由複數(本實施形態中為3層)之絕緣層211、212、213所構成。更具體而言，基板21係使絕緣層211、絕緣層212、絕緣層213依序積層而構成。又，構成基板21之絕緣層的數目並不限定於此，亦可為2層，亦可為4層。
各絕緣層211、212、213係由具有絕緣性之材料所構成。具體而言，各絕緣層211、212、213係由基材(纖維基材)、與浸含於該基材中之樹脂組成物所構成。
基材係使用作為各絕緣層211、212、213的芯材。藉由具有此種基材，可提高基板21的剛性。
作為基材，可舉例如玻璃織布或玻璃不織布等之由玻璃纖維所構成的玻璃纖維基材，以聚醯胺樹脂纖維、芳香族聚醯胺樹脂纖維、全芳香族聚醯胺樹脂纖維等之聚醯胺系樹脂纖維，聚酯樹脂纖維、芳香族聚酯樹脂纖維、全芳香族聚酯樹脂纖維等之聚酯系樹脂纖維，聚醯亞胺樹脂纖維、氟樹脂纖維等之任一種以上作為主成分之織布或不織布所構成的合 成纖維基材，或以牛皮紙、棉絨紙、棉絨與牛皮紙漿之混抄紙等之任一者作為主成分的紙基材等。此等之中，作為此種基材，較佳為玻璃纖維基材。藉此，可提高基板21之剛性，並可達到基板21的薄型化。再者，亦可減小基板21的熱膨脹係數。
作為構成此種玻璃纖維基材之玻璃，可舉例如E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃、Q玻璃等之任一種以上。此等之中，較佳為T玻璃。藉此，可減小玻璃纖維基材之熱膨脹係數，因此可減小基板21之熱膨脹係數。
另外，在絕緣層211、212、213含有基材時，絕緣層211、212、213中之基材的含有率分別較佳為30~70wt%，更佳40~60wt%。藉此，可確實防止此等絕緣層之龜裂等破損，並可充分減低各絕緣層的電氣絕緣性及熱膨脹係數。又，絕緣層211、212、213中之至少1層，亦可不含基材而僅由樹脂組成物所構成。
浸含於此種基材之樹脂組成物係熱硬化性，含有熱硬化性樹脂而構成。
作為上述熱硬化性樹脂，可舉例如酚酚醛清漆樹脂、甲酚酚醛清漆樹脂、雙酚A酚醛清漆樹脂等之酚醛清漆型酚樹脂，未改質之可溶酚醛酚樹脂、桐油、亞麻仁油、核桃油等經改質之油改質可溶酚醛酚樹脂等之可溶酚醛型酚樹脂等 之酚樹脂，雙酚A環氧樹脂、雙酚F環氧樹脂等之雙酚型環氧樹脂，酚醛清漆環氧樹脂、甲酚酚醛清漆環氧樹脂等之酚醛清漆型環氧樹脂，聯苯型環氧樹脂等之環氧樹脂，氰酸酯樹脂、脲(尿素)樹脂、三聚氰胺樹脂等之具有三環的樹脂，不飽和聚酯樹脂、雙馬來醯亞胺樹脂、聚胺基甲酸酯樹脂、二烯丙基酞酸酯樹脂、聚矽氧樹脂、具有苯并環之樹脂、氰酸酯樹脂等。
此等之中，可使用任1種以上作為熱硬化性樹脂。
此等之中，特佳為氰酸酯樹脂。藉此，可充分減小基板21之熱膨脹係數。再者，可使基板21之電氣特性(低介電係數、低耗損因數等)優越。
另外，上述樹脂組成物較佳係含有填充材。亦即，絕緣層211、212、213較佳係分別含有填充材。藉此，可減低絕緣層211、212、213之熱膨脹係數。
作為上述填充材，可舉例如各種無機填充材或有機填充材。
作為無機填充材，可舉例如二氧化矽、氧化鋁、矽藻土、氧化鈦、氧化鐵、氧化鋅、氧化鎂、金屬肥粒鐵等之氧化物，氫氧化鋁、氫氧化鎂等之氫氧化物，碳酸鈣(輕質、重質)、碳酸鎂、白雲石、碳鈉鋁石等之碳酸鹽，硫酸鈣、硫酸鋇、硫酸銨、亞硫酸鈣等之硫酸鹽或亞硫酸鹽，滑石、雲母、黏土、玻璃纖維、矽酸鈣、蒙脫石、皂土等之矽酸鹽，硼酸鋅、 甲基硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等之硼酸鹽，碳黑、石墨、碳纖維等之碳，其他鐵粉、銅粉、鋁粉、鋅白、硫化鉬、硼烷纖維、鈦酸鉀、鈦酸鋯酸鉛。此等之中，可使用任1種以上。
另外，作為有機填充材，可舉例如合成樹脂粉末。作為此合成樹脂粉末，可舉例如醇酸樹脂、環氧樹脂、聚矽氧樹脂、酚樹脂、聚酯、丙烯酸樹脂、縮醛樹脂、聚乙烯、聚醚、聚碳酸酯、聚醯胺、聚碸、聚苯乙烯、聚氯乙烯、氟樹脂、聚丙烯、乙烯-醋酸乙烯酯共聚物等之各種熱硬化性樹脂或熱可塑性樹脂之粉末，或此等樹脂之共聚物的粉末。又，作為有機填充材之其他例，可舉例如芳香族或脂肪族聚醯胺纖維、聚丙烯纖維、聚酯纖維、芳醯胺纖維等。此等之中，可使用任1種以上。
上述之填充材中，較佳係使用無機填充材。藉此，可有效降低絕緣層211、212、213之熱膨脹係數。又，亦可提高絕緣層211、212、213的傳熱性。
無機填充材中，特佳為二氧化矽，由低熱膨脹性優越的觀點而言，較佳為熔融二氧化矽(尤其是球狀熔融二氧化矽)。
無機填充材之平均粒徑並無特別限定，較佳為0.05~2.0μm，特佳0.1~1.0μm。藉此，可於絕緣層211、212、213中使無機填充材更均勻分散，並可使絕緣層211、212、213之物理強度及絕緣性特別優越。
尚且，上述無機填充材之平均粒徑例如可藉由粒度分佈計(HORIBA製，LA-500)進行測定。又，本說明書中，所謂平均粒徑係指以體積基準計之平均粒徑。
絕緣層211、212、213中之無機填充材的含有量，分別並無特別限定，在將除了基材以外之樹脂組成物設為100wt%時，分別較佳為30~80wt%、特佳45~75wt%。若含量為上述範圍內，則絕緣層211、212、213之熱膨脹係數充分低、吸濕性特別低。
另外，上述樹脂組成物係除了上述熱硬化性樹脂之外，亦可含有苯氧樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、聚苯醚樹脂、聚醚碸樹脂等之熱可塑性樹脂。
作為熱可塑性樹脂，此等之中可使用任1種以上。
另外，上述樹脂組成物中，視需要亦可含有顏料、抗氧化劑等上述成分以外的添加物。
另外，絕緣層211、212、213亦可由彼此相同之材料所構成，亦可由彼此互異之材料所構成。
上述由複數層所構成之基板21的平均厚度，並無特別限定，較佳為30μm以上且800μm以下，更佳30μm以上且400μm以下。
於此種基板21之絕緣層211上面上，形成導體圖案221。又，在絕緣層211與絕緣層212之間，介插著導體圖案222。又，於絕緣層212與絕緣層213之間，介插著導體圖案223。 又，於絕緣層213下面上，設有導體圖案224。
此導體圖案221、222、223、224係分別具有具複數佈線之電路的功能。
作為導體圖案221、222、223、224的構成材料，若為具有導電性者，則無特別限定，可舉例如銅、銅系合金、鋁、鋁系合金等之各種金屬及各種合金的任一者。其中，作為此種構成材料，較佳係使用銅或銅系合金。銅及銅系合金係電氣傳導率較高者。因此，可使佈線基板2之電氣特性良好。又，由於銅及銅系合金之熱傳導性亦優越，故亦可提升佈線基板2之放熱性。
另外，導體圖案221、222、223、224之平均厚度並無特別限定，較佳為5μm以上且30μm以下。
另外，絕緣層211上形成有貫通其厚度方向之通孔，於該通孔內設有導體柱(通孔柱)231。該導體柱231係於厚度方向上貫通絕緣層211，經由導體柱231使導體圖案221與導體圖案222導通。
同樣地，於絕緣層212，設有於其厚度方向上貫通之導體柱(通孔柱)232。該導體柱232係於其厚度方向上貫通絕緣層212，經由導體柱232使導體圖案222與導體圖案223導通。
另外，於絕緣層213，設有於其厚度方向上貫通之導體柱(通孔柱)233。該導體柱233係於其厚度方向上貫通絕緣層 213，經由導體柱233使導體圖案223與導體圖案224導通。
各絕緣層211、212、213上所形成之通孔，係於本實施形態中，由第2補強構件4側朝第1補強構件5側藉雷射由其一側予以形成者。
另外，絕緣層211上面，係形成有於既定部位具有貫通孔251之抗焊層25，由上述貫通孔251露出導體圖案221之連接用電極部。由貫通孔251所露出之導體圖案221，接合著金屬凸塊31，經由此金屬凸塊31使半導體元件3與導體圖案221導通。
抗焊層(絕緣性樹脂)25係具有絕緣性，依防止焊錫附著至不需要導體圖案221之部位，或保護導體圖案221免於灰塵、熱、濕氣等，並維持導體圖案221間之電氣絕緣性的目的所成形。作為此種抗焊層25的構成材料，若具有絕緣性則無特別限定，可使用熱硬化性之材料，例如可使用以環氧樹脂為主材料之熱硬化性抗焊劑等。又，亦可使用例如以PSR4000/AUS308(太陽油墨製造製)之商品名所販售者。
更詳細說明之作為抗焊層25之主成分所使用之熱硬化性樹脂，可舉例如環氧樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、聚酯(不飽和聚酯)樹脂、聚醯亞胺樹脂、聚矽氧樹脂、聚胺基甲酸酯樹脂等，此等之中可使用1種或混合2種以上使用。
另外，抗焊層25亦可含有熱可塑性樹脂，可舉例如聚乙烯、聚丙烯、乙烯-醋酸乙烯酯共聚物等之聚烯烴、改質聚 烯烴、聚醯胺(例：尼龍6、尼龍46、尼龍66、尼龍610、尼龍、612、尼龍11、尼龍12、尼龍6-12、尼龍6-66)、熱可塑性聚醯亞胺、芳香族聚酯等之液晶聚合物、聚苯醚、聚苯硫、聚碳酸酯、聚甲基丙烯酸甲酯、聚醚、聚醚醚酮、聚醚醯亞胺、聚縮醛、苯乙烯系、聚烯烴系、聚氯乙烯系、聚胺基甲酸酯系、聚酯系、聚醯胺系、聚丁二烯系、反式聚異戊二烯系、氟橡膠系、氯化聚乙烯系等之各種熱可塑性彈性體等，或以此等為主之共聚物、摻合物、聚合物合金等；此等之可使用1種或混合2種以上使用。
抗焊層25之形成方法並無特別限定，較佳係例如將熱硬化性抗焊劑，塗佈至後述之補強構件4A或絕緣層211A並使其硬化後，藉由照射雷射而形成貫通孔251。其中，亦可將成為抗焊層25之感光性液狀抗焊劑塗佈(例如進行網版印刷)至後述之補強構件4A，進行曝光、顯影而形成貫通孔251。例如使露光部硬化，將未曝光部藉顯影等去除而形成貫通孔251。
另外，亦可將抗焊層25經由接黏層(絕緣性樹脂層)而固黏於補強構件4A。
另外，於絕緣層213下面，形成有於既定部位具有複數貫通孔261之抗焊層26，由上述貫通孔261露出導體圖案224的連接用電極部。此露出之部分，係接合著金屬凸塊71。此金屬凸塊71係用於將半導體封裝1電氣連接至例如後述 之母板者。抗焊層26可使用與抗焊層25相同物，並可依相同方法形成於後述之補強構件5A。
本實施形態中，金屬凸塊71係呈略球狀。又，金屬凸塊71之形狀並不限定於此。
作為金屬凸塊71之構成材料，並無特別限定，可使用例如錫-鉛系、錫-銀系、錫-鋅系、錫-鉍系、錫-銻系、錫-銀-鉍系、錫-銅系、錫-銀-銅系等之任一種焊材(焊錫)。
另外，基板21上，形成有貫通其厚度方向、並貫通抗焊層25、26的複數之通孔(貫通孔)214，於該各通孔214設有傳熱柱24。此通孔214係在由基板面側俯視佈線基板2時，形成在不與所有之導體圖案221~224重疊的位置。
該各傳熱柱24，係對基板21整體於其厚度方向上貫通，上端由抗焊層25上面露出，且下端由抗焊層26下面露出。而且，傳熱柱24係其上端接觸至補強構件4，下端接觸至補強構件5。
此各傳熱柱(熱傳導部)24，係具有較上述基板21(絕緣層)高之傳熱性。藉此，可使熱由補強構件4經由傳熱柱24有效地傳達至補強構件5。其結果，可提升半導體封裝1之放熱性。
另外，由於該各傳熱柱24為對基板21於其厚度方向上貫通者，故可簡單且高精度地形成。
另外，各傳熱柱24可為中空，亦可為實心。又，各傳熱 柱24之橫剖面形狀並無特別限定，可舉例如圓形、楕圓形、多角形等。又，傳熱柱24之數目並無特別限定，可為任意，但在不損及佈線基板2之機械強度之程度，最好儘可能地增多。
各傳熱柱24係並不有助於電氣信號傳達者。藉此，可由補強構件4經由傳熱柱24將熱有效地傳達至補強構件5。
本實施形態中，在俯視佈線基板2時，複數之傳熱柱24係沿著佈線基板2之外周部且彼此隔著間隔而並列設置。特佳係在俯視佈線基板2時，複數之傳熱柱24沿著佈線基板2之外周部且等間隔地並列設置。藉此，可使佈線基板2之溫度分佈均勻化。
另外，在俯視佈線基板2時，複數之傳熱柱24係設置成不與上述導體圖案221、222、223重疊。藉此，傳熱柱24之形成變得簡單，且可防止傳熱柱24與導體圖案221、222、223間的短路。
作為此種傳熱柱24之構成材料，若為具有較上述基板21(絕緣層)高之傳熱性者，則無特別限定，較佳係使用金屬材料。
作為此種金屬材料，可舉例如銅、銅系合金、鋁、鋁系合金等之各種金屬及各種合金。此等之中，可使用1種以上。其中，作為此種金屬材料，銅、銅系合金、鋁、鋁系合金之任1種由於傳熱性優越，而可適合使用。藉此可提升佈線基 板2的放熱性。
另外，傳熱柱24之構成材料雖可與上述導體柱231~233之構成材料相異，但較佳係與導體柱231~233之構成材料相同。
[半導體元件]
半導體元件3係例如集成電路元件(IC)，更具體而言，可為例如邏輯IC、記憶體及受發光元件等。
該半導體元件3係接合於上述佈線基板2之基板21之上面(一面)，並與導體圖案221電氣連接著。
具體而言，半導體元件3係於其下面上設有未圖示之複數端子，該各端子經由金屬凸塊31，電氣連接至佈線基板2之導體圖案221之上述連接用電極部(端子)。藉此，使半導體元件3與佈線基板2之導體圖案221電氣連接著。
作為金屬凸塊31之構成材料，並無特別限定，可與上述金屬凸塊71同樣地使用例如錫-鉛系、錫-銀系、錫-鋅系、錫-鉍系、錫-銻系、錫-銀-鉍系、錫-銅系、錫-銀-銅系等之各種焊材(焊錫)之任一種。
另外，半導體元件3係經由接黏層32而接黏(接合)至佈線基板2上面。該接黏層32係由具有接黏性及絕緣性的材料所構成，例如由底部填充材之硬化物所構成。作為底部填充材並無特別限定，可使用公知之底部填充材，亦可使用用於形成後述絕緣材81之焊錫接合用抗焊劑相同者。
[第2補強構件]
第2補強構件(加強材，stiffener)4，係接合至上述佈線基板2之基板21之上面之、半導體元件3所未接合的部分。此種第2補強構件4係熱膨脹係數小於基板21。藉此，可抑制基板21的熱膨脹。又，第2補強構件4係呈板狀。藉此，可使第2補強構件4之構成變得簡單且小型化。
第2補強構件4之與基板21相反側的面(上面)，係位於半導體元件3之較基板21相反側之面(亦即上面)為同一面或更靠基板21側下側。藉此，在製造半導體封裝1時，於第2補強構件4之設置後設置半導體元件3的情況，使半導體元件3之設置變得容易。
本實施形態中，第2補強構件4的上面與半導體元件3之上面係位於同一面上。藉此，可使半導體封裝1薄型化，並可有效抑制或防止佈線基板2的曲翹。又，在第2補強構件4上面上設置其他構造體(例如基板、半導體元件、散熱片等)的情況，可穩定進行其構造體的設置。
尚且，第2補強構件4及半導體元件3亦可藉由密封樹脂進行製模。
另外，如圖2所示，第2補強構件4係設置成包圍半導體元件3之周圍。本實施形態中，於第2補強構件4形成了貫通第2補強構件4之開口部41，於此開口部41內側配置著半導體元件3。亦即，第2補強構件4係呈包圍半導體元件 3之環狀(更具體而言為四角環狀)。藉此，可使提高由第2補強構件4所造成之佈線基板2剛性的效果更加優越。
於開口部41底面，露出抗焊層25，於開口部41周緣的內側，具有抗焊層25之貫通孔251。
另外，第2補強構件4係形成為使其與半導體元件3間之距離(開口部41之內周面與半導體元件3之外周圍33間的距離)涵括半導體元件3之全周而形成為一定。藉此可增加第2補強構件4及半導體元件3的一體性，並使此等所造成之佈線基板2的補強效果適當發揮。
另外，第2補強構件4較佳係與半導體元件3之熱膨脹係數差為7ppm/℃以下。藉此，半導體元件3及第2補強構件4一體性地補強佈線基板2，可抑制半導體封裝1整體的熱膨脹。
另外，作為第2補強構件4之構成材料，若具有上述之熱膨脹係數者，則無特別限定，可使用例如金屬材料、陶瓷材料等，較佳為使用金屬材料。若第2補強構件4為由金屬材料所構成，則可提高第2補強構件4之熱傳導性。其結果，可提升半導體封裝1的放熱性。
本實施形態中，第2補強構件4係由金屬材料所構成，包括開口部41之內周面的整面呈導電性。
作為此種金屬材料，若為具有上述之熱膨脹係數者則無特別限定，可使用各種金屬材料，由實現放熱性及低熱膨脹的 觀點而言，較佳係使用含有Fe的合金。
作為此種含有Fe之合金，可舉例如Fe-Ni系合金、Fe-Co-Cr系合金、Fe-Co系合金、Fe-Pt系合金、Fe-Pd系合金等之任一種，特佳係使用Fe-Ni系合金。
此種金屬材料不僅放熱性優越，熱膨脹係數較低且具有接近一般之半導體元件3之熱膨脹係數的熱膨脹係數。因此，半導體元件3及第2補強構件4可一體地補強佈線基板2。
作為Fe-Ni系合金，若含有Fe及Ni，則無特別限定，除了Fe及Ni之外，剩餘部(M)亦可含有Co、Ti、Mo、Cr、Pd、Pt等之金屬中之一種或二種以上的金屬。
更具體而言，作為Fe-Ni系合金，可舉例如Fe-36Ni合金(銦鋼)等之Fe-Ni合金、Fe-32Ni-5Co合金(超恆範鋼)、Fe-29Ni-17Co(鐵鎳鉻合金)、Fe-36Ni-12Co合金(恆彈性鎳鉻鋼)等之Fe-Ni-Co合金、Fe-Ni-Cr-Ti合金、Ni-28Mo-2Fe合金等之Ni-Mo-Fe合金等。又，Fe-Ni-Co合金例如以KV-2、KV-4、KV-6、KV-15、KV-25等之KV系列(NEOMAX Material公司製)、Nivarox等之商品名所市售。又，Fe-Ni合金例如以NS-5、D-1(NEOMAX Material公司製)等之商品名所市售。又，Fe-Ni-Cr-Ti合金例如以Ni-Span C902(大同Special Metal公司製)、El-3(NEOMAX Material公司製)等之商品名所市售。
另外，作為Fe-Co-Cr系合金，若為含有Fe、Co及Cr者 則無特別限定，可舉例如Fe-54Co-9.5Cr(不銹銦鋼)等之Fe-Co-Cr合金。又，Fe-Co-Cr系合金係除了Fe、Co及Cr之外，亦可含有Ni、Ti、Mo、Pd、Pt等之金屬中之1種或2種以上之金屬。
另外，作為Fe-Co系合金，若含有Fe及Co則無特別限定，除了Fe及Co之外，亦可含有Ni、Ti、Mo、Cr、Pd、Pt等金屬中之1種或2種以上之金屬。
另外，作為Fe-Pt系合金，若含有Fe及Pt則無特別限定，除了Fe及Pt之外，亦可含有Co、Ni、Ti、Mo、Cr、Pd等金屬中之1種或2種以上之金屬。
另外，作為Fe-Pd系合金，若含有Fe及Pd則無特別限定，除了Fe及Pd之外，亦可含有Co、Ni、Ti、Mo、Cr、Pt等金屬中之1種或2種以上之金屬。
特佳係第2補強構件4之熱膨脹係數為0.5ppm/℃以上且10ppm/℃以下，更佳1ppm/℃以上且7ppm/℃以下，再更佳為1ppm/℃以上且5ppm/℃以下。藉此，可減小半導體元件3與第2補強構件4的熱膨脹係數差，以此等為一體而補強佈線基板2。因此，可有效防止佈線基板2的曲翹。
尚且，本說明書中，熱膨脹係數係指50℃~150℃下之面方向的平均線膨脹係數。
另外，第2補強構件4與半導體元件3的熱膨脹係數差的絕對值，較佳為7ppm/℃以下、更佳5ppm/℃以下、再更佳 2ppm/℃以下。藉此，可減小半導體元件3與第2補強構件4的熱膨脹係數差，以此等為一體而補強佈線基板2。因此，可有效防止佈線基板2的曲翹。
由上述熱膨脹係數之觀點而言，在構成第2補強構件4之金屬材料為Fe-Ni系合金的情況，上述Fe-Ni系合金較佳係Ni含量為30wt%以上且50wt%以下，Ni含量更佳為35wt%以上且45wt%以下。藉此，可使第2補強構件4之熱膨脹係數與半導體元件3之熱膨脹係數接近。此時，上述Fe-Ni系合金較佳係Fe含量為50wt%以上且70wt%以下，Fe含量更佳為55wt%以上且65wt%以下。
另外，在構成第2補強構件4之金屬材料為Fe-Ni系合金的情況，上述Fe-Ni系合金較佳係Fe及Ni之合計含量為85wt%以上且100wt%以下，更佳係Fe及Ni之合計含量為90wt%以上且100wt%以下。亦即，上述Fe-Ni系合金較佳係剩餘部(M)之含量為0wt%以上且15wt%以下，更佳係剩餘部(M)之含量為0wt%以上且10wt%以下。藉此，可使第2補強構件4之熱膨脹係數與半導體元件3之熱膨脹係數接近。
另外，第2補強構件4之平均厚度係配合佈線基板2之熱膨脹係數、佈線基板2之形狀、尺寸、構成材料等而決定，並無特別限定，例如為0.02mm以上且0.8mm以下左右。
[第1補強構件]
第1補強構件(加強材，stiffener)5，係接合至上述佈線基板2之基板21之下面(另一面)。此種第1補強構件5係與第2補強構件4同樣地，熱膨脹係數係小於基板21。藉此，可抑制基板21的熱膨脹。又，第1補強構件5係呈板狀。藉此，可使第1補強構件5之構成變得簡單且小型化。
另外，如圖3所示，第1補強構件5係具有沿著佈線基板2(基板21)之外周部(較導體圖案224更外側)而設置之部分(框部)51、與設於金屬凸塊71彼此間之部分52。藉由第1補強構件5之部分51與佈線基板2(基板21)間之接合，第1補強構件5可有效地補強佈線基板2。又，藉由第1補強構件5之部分52與佈線基板2間之接合，可提高第1補強構件5之剛性。
更具體說明之，如圖3所示，第1補強構件5係具有以未接觸至上述各金屬凸塊71且包圍各金屬凸塊71之方式所形成的複數之開口部53。各開口部53係貫通第1補強構件5。此開口部53間之區域相當於部分52。藉此，可增加第1補強構件5於佈線基板2下面所佔的面積。其結果可使提高由第1補強構件5所造成之佈線基板2剛性的效果更加優越。
於此，本實施形態中，各開口部53係於俯視時，呈圓形。又，各開口部53之俯視形狀並不限定於此，亦可為例如楕圓形、多角形等。
另外，各開口部53係對應於各金屬凸塊71(一對一地對 應)而設置。藉此，可達到第1補強構件5的剛性均一化。又，亦可提高第1補強構件5之放熱性。
由基板面側之俯視時，抗焊層26之貫通孔261之周緣位於各開口部53的周緣內側。貫通孔261之直徑小於開口部53之直徑。
另外，第1補強構件5之與各金屬凸塊71間之距離(俯視時開口部53之壁面531與金屬凸塊71之外周面間的距離)係涵括金屬凸塊71之全周而形成為一定，藉此可增加第1補強構件5及各金屬凸塊71的一體性，並使此等所造成之佈線基板2的補強效果適當發揮。
另外，與上述第2補強構件4同樣地，第1補強構件5較佳係與半導體元件3之熱膨脹係數差為7ppm/℃以下。藉此，第1補強構件5有效地補強佈線基板2，可抑制半導體封裝1整體的熱膨脹。
另外，作為第1補強構件5之構成材料，若具有上述之熱膨脹係數者，則無特別限定。可使用與第2補強構件4之構成材料相同者。例如可使用金屬材料、陶瓷材料等，較佳為使用金屬材料。若第1補強構件5為由金屬材料所構成，則可提高第1補強構件5之放熱性。其結果，可提升半導體封裝1之放熱性。
作為此種金屬材料，並無特別限定，由實現放熱性及低熱膨脹的觀點而言，較佳係使用Fe-Ni系合金。作為Fe-Ni系 合金，可使用與上述第2補強構件4相同者。
本實施形態中，第1補強構件5係由金屬材料所構成，包括開口部53之內周面的整面呈導電性。
特佳係第1補強構件5之熱膨脹係數為0.5ppm/℃以上且10ppm/℃以下，更佳1ppm/℃以上且7ppm/℃以下，再更佳為1ppm/℃以上且5ppm/℃以下。藉此，可減小半導體元件3與第1補強構件5的熱膨脹係數差，第1補強構件5可有效地補強佈線基板2。因此，可有效防止佈線基板2的曲翹。
另外，第1補強構件5與半導體元件3的熱膨脹係數差的絕對值，較佳為7ppm/℃以下、更佳5ppm/℃以下、再更佳2ppm/℃以下。藉此，可減小半導體元件3與第1補強構件5的熱膨脹係數差，第1補強構件5可有效補強佈線基板2。因此，可有效防止佈線基板2的曲翹。
另外，第1補強構件5與第2補強構件4的熱膨脹係數差的絕對值，較佳為2ppm/℃以下、更佳1ppm/℃以下、再更佳0ppm/℃。藉此，可減小第1補強構件5與第2補強構件4的熱膨脹係數差，可防止因此等之熱膨脹差所造成之佈線基板2的曲翹。
由此種觀點而言，第1補強構件5之構成材料較佳係與第2補強構件4之構成材料為同種或相同。
另外，第1補強構件5之平均厚度係配合佈線基板2之熱膨脹係數、佈線基板2之形狀、尺寸、構成材料等而決定， 並無特別限定，例如為0.02mm以上且0.8mm以下左右。
另外，於第1補強構件5之開口部53之內壁531與金屬凸塊71之間，設有絕緣材81。藉此，可防止第1補強構件5與各金屬凸塊71間的接觸。因此，半導體封裝1之可靠性優越，並可提高第1補強構件5之剛性及放熱性。
另外，絕緣材81係形成為包圍金屬凸塊71之周圍，且接合至各金屬凸塊71。藉此，絕緣材81補強了金屬凸塊71。
絕緣材81係包圍金屬凸塊71之導體圖案224側之基部側面，並接觸至金屬凸塊71之彎曲面。又，本實施形態中，絕緣材81係形成為由金屬凸塊71之側面側起、朝導體圖案224側(開口部內壁側)擴寬的形狀。絕緣材81係在硬化前於金屬凸塊71與補強構件5之開口部53內面間形成彎月面，故成為由金屬凸塊71之周面、朝開口部53之內壁擴寬的形狀。
藉此，藉由絕緣材81補強金屬凸塊71，且藉由絕緣材81防止金屬凸塊71與補強構件間的接觸。其中，絕緣材81之形狀並不限定於此。
此種絕緣材81係具有絕緣性，含有樹脂材料而構成。此種絕緣材81並無特別限定，例如，較佳係由具有熱硬化性之焊錫接合用樹脂組成物所形成。
此種焊錫接合用樹脂組成物(以下亦稱為「硬化性助焊劑」)，係具有助焊劑活性化合物的熱硬化性樹脂組成物， 在焊錫接合時發揮助焊劑之作用，接著進行加熱，藉此硬化而發揮作為焊錫接合部之補強材的作用。又，此種焊錫接合用樹脂組成物係在焊錫接合時，去除焊錫接合面及焊錫材料之氧化物等之有害物，保護焊錫接合面，並進行焊錫材料的精鍊，可進行高強度的良好接合。再者，焊錫接合用樹脂組成物係在焊錫接合後不需藉由洗淨等予以去除，可直接進行加熱而成為三維交聯之樹脂，發揮作為焊錫接合部之補強材的作用。
此種焊錫接合用樹脂組成物，可例如含有具酚性羥基之樹脂(A)及該樹脂之硬化劑(B)而構成。
作為具酚性羥基之樹脂(A)，並無特別限制，可舉例如酚酚醛清漆樹脂、烷基酚酚醛清漆樹脂、多元酚酚醛清漆樹脂、可溶酚醛樹脂、聚乙烯酚樹脂等。此等之中，可使用任1種以上。
另外，於硬化性助焊劑中，且酚性羥基之樹脂(A)的含量，較佳為硬化性助焊劑整體之20~80重量%，更佳25~60重量%。若樹脂(A)之含量未滿20重量%，則去除焊錫及金屬表面之氧化物等污垢的作用降低，而有焊錫接合性不良之虞。若樹脂(A)之含量超過80重量%，則無法得到具有充分物性的硬化物，而有接合強度與可靠性降低之虞。
另外，具酚性羥基之樹脂(A)之酚性羥基，係藉由其還原作用，去除焊錫及金屬表面之氧化物等污垢，故可有效發揮 焊錫接合之助焊劑的作用。
另外，作為具酚性羥基之樹脂(A)的硬化劑(B)，可舉例如環氧化合物、異氰酸酯化合物等。作為環氧化合物及異氰酸酯化合物，可舉例如雙酚系、酚酚醛清漆系、烷基酚酚醛清漆系、聯苯系、萘酚系、間苯二酚系等之酚基礎的環氧化合物，以異氰酸酯化合物、或飽和脂肪族、環狀脂肪族、不飽和脂肪族等之骨架為基礎並經改質之環氧化合物、異氰酸酯化合物等。此等之中，可使用任1種以上。
另外，硬化劑(B)之調配量，較佳係硬化劑之環氧基、異氰酸酯基等之反應性官能基為樹脂(A)之酚性羥基之0.5~1.5當量倍，更佳0.8~1.2當量倍。若硬化劑之反應性官能基未滿羥基之0.5當量倍，則有無法獲得具有充分物性的硬化物、補強效果變小、接合強度與可靠性降低之虞。若硬化劑之反應性官能基超過羥基之1.5當量倍，則有焊錫及金屬表面之氧化物等污垢的去除作用降低、焊錫接合性不良之虞。
此種焊錫接合用樹脂組成物(硬化性助焊劑)，係藉由具酚性羥基之樹脂(A)與該樹脂之硬化劑(B)的反應，而形成具有良好物性之硬化物，故於焊錫接合後不需藉由洗淨去除助焊劑，藉由硬化物保護焊錫接合部，即使在高溫、多濕環境下仍保持電氣絕緣性，可形成接合強度與可靠性高的焊錫接合。
尚且，上述般之焊錫接合用樹脂組成物，係除了具酚性羥基之樹脂(A)與該樹脂之硬化劑(B)之外，亦可含有硬化性抗氧化劑(C)、依微結晶狀態分散之具酚性羥基之化合物(D)及該化合物之硬化劑(E)、溶劑(F)、硬化觸媒、用於提升密黏性或耐濕性之矽烷偶合劑、用於防止空隙之消泡劑、或液狀或粉末之難燃劑等。
另外，作為焊錫接合用樹脂組成物，亦可使用下述者。
例如，焊錫接合用樹脂組成物亦可為含有熱硬化性樹脂、助焊劑活性化合物、與咪唑等之硬化促進劑者。
作為熱硬化性樹脂，可舉例如環氧樹脂、苯氧樹脂、聚矽氧樹脂、氧環丁烷樹脂、酚樹脂、(甲基)丙烯酸酯樹脂、聚酯樹脂(不飽和聚酯樹脂)、二烯丙基酞酸酯樹脂、順丁烯二醯亞胺樹脂、聚醯亞胺樹脂(聚醯亞胺前驅物樹脂)、順丁烯二醯亞胺-三樹脂、氰酸酯樹脂等。特佳係含有由環氧樹脂、(甲基)丙烯酸酯樹脂、苯氧樹脂、聚酯樹脂、聚醯亞胺樹脂、聚矽氧樹脂、順丁烯二醯亞胺樹脂、順丁烯二亞醯胺-三樹脂、氰酸酯樹脂所組成群選擇之至少1種的熱硬化性樹脂。其中，由硬化性與保存性、硬化物之耐濕性的觀點而言，較佳係使用環氧樹脂。
另外，作為助焊劑活性化合物，較佳係具有酚性羥基及/或羧基的化合物。作為具酚性羥基之化合物，可舉例如酚、鄰甲酚、2,6-茬酚、對甲酚、間甲酚、鄰乙基酚、2,4-茬酚、 2,5-茬酚、間乙基酚、2,3-茬酚、酚、3,5-茬酚、對第三丁基酚、鄰苯二酚、對第三戊基酚、間苯二酚、對辛基酚、對苯基酚、雙酚F、雙酚AF、聯苯、二烯丙基雙酚F、二烯丙基雙酚A、三酚、四酚等之含酚性羥基之單體類，酚酚醛清漆樹脂、鄰甲酚酚醛清漆樹脂、雙酚F酚醛清漆樹脂、雙酚A酚醛清漆樹脂等之含酚性羥基之樹脂。
此等之中，可使用任1種以上。
作為具羧基之化合物，可舉例如脂肪族酸酐、脂環式酸酐、芳香族酸酐、旨肪族羧酸、芳香族羧酸等。作為上述脂肪族酸酐，可舉例如琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。作為上述脂環式酸酐，可舉例如甲基四氫酞酸酐、甲基六氫酞酸酐、甲基HIMIC酸酐、六氫酞酸酐、四氫酞酸酐、三烷基四氫酞酸酐、甲基環己烯二羧酸酐等。作為上述芳香族酸酐，可舉例如酞酸酐、偏苯三甲酸酐、苯均四酸酐、二苯基酮四羧酸酐、乙二醇雙偏苯三酸酯、甘油參偏苯三酸酯等。此等之中，可使用任1種以上。
再者，作為具有羧基與酚性羥基之化合物，可舉例如水楊酸、2,3-二羥基苯甲酸、2,4-二羥基苯甲酸、龍膽酸(2,5-二羥基苯甲酸)、2,6-二羥基苯甲酸、3,4-二羥基苯甲酸、沒食子酸(3,4,5-三羥基苯甲酸)等之苯甲酸衍生物；1,4-二羥基-2-萘酸、3,5-二羥基-2-萘酸等之萘酸衍生物；酚酞；二酚酸等。其中，較佳為酚酞、龍膽酸、2,4-二羥基苯甲酸、2,6-二羥 基苯甲酸，特佳為酚酞、龍膽酸。此等之中，可使用任1種以上。
根據如以上說明所構成之半導體封裝1，即使在接合了半導體元件3之部分以外的部分，由於佈線基板2之兩面被第2補強構件4與第1補強構件5所補強，故增加半導體封裝1整體的剛性。尤其是由於第2補強構件4及第1補強構件5的熱膨脹係數小於佈線基板2，故與使半導體元件3涵括佈線基板2整面而設置時同樣地，增加半導體封裝1整體的剛性。因此，可抑制或防止因佈線基板2與半導體元件3之熱膨脹係數差所引起的佈線基板2曲翹。
另外，由於可減薄佈線基板2的厚度，故可提高佈線基板2之厚度方向上的熱傳導性。因此，半導體封裝1可使來自半導體元件3的熱經由佈線基板2脫逸，而放熱性優越。又，藉由適當選擇第1補強構件5及第2補強構件4的構成材料，亦可提高半導體封裝1的放熱性。
如此，由於可抑制半導體元件3及佈線基板2的升溫，故可抑制或防止因佈線基板2與半導體元件3之熱膨脹係數差所引起的佈線基板2曲翹。
(半導體封裝之製造方法)
以上說明之半導體封裝1，可如以下般進行製造。
以下根據圖4至圖7，說明半導體封裝1之製造方法(本發明之半導體封裝之製造方法)。
首先，針對本實施形態之半導體封裝1之製造方法的概要進行說明。
本實施形態之半導體封裝1之製造方法，其具有下述步驟：準備積層體20之步驟，其積層體20係至少具有：板狀之第1補強構件5A；佈線基板用積層體2A，係設於該板狀之第1補強構件5A上，於上述第1補強構件5A側之一面側配置第1導體圖案224，於另一面側配置第2導體圖案221，並使導體圖案與絕緣層交替積層，而使導體圖案間電氣性連接；與配置在上述第2導體圖案221上之板狀之第2補強構件4A；加熱積層體20，將上述絕緣層進行熱硬化的步驟；將上述第1補強構件5A的一部分選擇性去除，形成用於使上述第1導體圖案224露出的開口部53的步驟；將上述第2補強構件4A之一部分選擇性去除，形成用於使第2導體圖案4A露出的開口部41的步驟；與於由第2補強構件4A之開口部41所露出之上述第2導體圖案221，連接半導體元件3的步驟。
接著，詳細說明半導體封裝1之製造方法。
半導體封裝1之製造方法係具有：[1]準備板狀之第1補強構件5A的第1步驟；[2]於第1補強構件5A上面(一面)上積層佈線基板用積層體(無核基板用積層體)2A的第2步 驟；[3]在佈線基板用積層體2A之與第1補強構件5A相反之面側，接合板狀之第2補強構件4A，構成積層體20，進而加熱積層體20使佈線基板用積層體2A之絕緣層熱硬化的第3步驟；[4]於第1補強構件5A形成開口部53，並於第2補強構件4A形成開口部41的第4步驟；與[5]經由第2補強構件4A之開口部41，將半導體元件3搭載於基板21的第5步驟。以下，針對各步驟依序進行詳細說明。
[1]第1步驟
首先，如圖4(a)所示，準備板狀之第1補強構件5A。此第1補強構件5A係成為第1補強構件5者，由例如金屬材料所構成。
此第1補強構件5A係表背面平坦的平板，未形成開口部。
接著，如圖4(b)所示，於第1補強構件5A上面形成抗焊層26A。抗焊層26A係用於形成上述抗焊層26者。又，抗焊層26A可例如於第1補強構件5A上面塗佈熱硬化性抗焊劑，使其硬化而形成。
抗焊層26A係於本步驟中，被熱硬化，而使抗焊層26A固黏於第1補強構件5A。
其中，亦可使抗焊層26A與第1補強構件5A經由接黏層而固黏。
[2]第2步驟
接著，於抗焊層26A上面形成金屬層224A。金屬層224A 係設置成被覆抗焊層26A上面整面。作為金屬層224A之形成方法並無特別限定，可使用例如蒸鍍或網版印刷等之各種印刷技術。接著，對此金屬層224進行圖案化，如圖4(c)所示般，形成導體圖案(第1導體圖案)224。作為此種圖案化的方法並無特別限定，適合使用濕式蝕刻。
尚且，亦可藉由網版印刷，於抗焊層26A上直接形成導體圖案224。
再者，於抗焊層之單面，使用設有金屬層224A之積層薄膜，於第1補強構件5A上設置抗焊層26A的同時，亦可積層金屬層224A。
接著，如圖4(d)所示，於導體圖案224上面積層片材狀之絕緣層213A。絕緣層213A係用於形成上述佈線基板2之絕緣層213者，構成絕緣層213A之樹脂組成物可為半硬化或未硬化之狀態。
絕緣層213A可為具有上述基材之預浸體，亦可為不含基材者。又，在絕緣層213A不含基材的情況，亦可積層片材狀之絕緣層213A，則將清漆塗佈於導體圖案224上並使其乾燥而形成絕緣層213A。後述之絕緣層212A、211A亦與絕緣層213A同樣地，為半硬化或未硬化之狀態，可為預浸體，亦可為不含基材者。
作為將片材狀之絕緣層213A積層於導體圖案224上的方法，可舉例如於真空中一邊施加熱，一邊將絕緣層213A按 壓至導體圖案224上的真空壓制法；於施加熱之下，使用輥，將絕緣層213A層合於導體圖案224上的熱層合法等。其中，由可防止於絕緣層與導體圖案之間進入空氣等、提升絕緣層與導體圖案間之密黏性的觀點而言，較佳為真空壓製法。又，後述之絕緣層212A、211A亦依相同方法所積層。
接著，於絕緣層213A形成貫通孔(通孔)。貫通孔之形成方法並無特別限定，例如可藉由照射雷射而形成。於此，作為雷射，可使用例如CO2雷射、UV-YAG雷射等。又，貫通孔亦例如可藉由鑽頭等機械加工而形成。
接著，如圖4(e)所示，於貫通孔入形成導體柱233。作為導體柱233之形成方法並無特別限定，可使用例如填充導電性糊膏的方法、藉無電解鍍覆而進行埋覆的方法、藉電鍍進行埋覆的方法等。
接著，於絕緣層213A上面形成金屬層223A。接著，與金屬層223A同樣地，對此金屬層223A以濕式蝕刻等進行圖案化，如圖4(f)所示，形成導體圖案223。
其次，如圖5(a)所示，於導體圖案223上面積層絕緣層212A。絕緣層212A係用於形成上述佈線基板2之絕緣層212者。
接著，如圖5(b)所示，與上述同樣地，於絕緣層212A形成貫通孔(通孔)，並於貫通孔內形成導體柱232。
其次，於絕緣層212A上面形成金屬層222A。接著，與 金屬層224A同樣地，對此金屬層222A進行圖案化，如圖5(c)所示般，形成導體圖案222。
接著，如圖5(d)所示般，於導體圖案222上面積層絕緣層211A。絕緣層211A係用於形成上述佈線基板2之絕緣層211者。以上，藉由積層3個之絕緣層211A~絕緣層213A而得到絕緣層積層體21A。絕緣層積層體21A係用於形成上述佈線基板2之基板21者。
接著，如圖5(e)所示般，與上述同樣地，於絕緣層211A形成貫通孔(通孔)，於貫通孔內形成導體柱231。
其次，於絕緣層211A上面形成金屬層221A。接著，與金屬層224A同樣地，對金屬層221A進行圖案化，如圖6(a)所示般，形成導體圖案221。
尚且，導體圖案或導體柱之製造方法並不限於上述方法，亦可為所謂相減法、半加成法、全加成法之任一種。又，亦可例如在積層絕緣層213A之同時，積層金屬層223A，其後，形成貫通金屬層223A與絕緣層213A的通孔，並於此通孔中形成導體柱。
接著，如圖6(b)所示，於絕緣層211A及導體圖案221上面形成抗焊層25A。抗焊層25A係用於形成上述抗焊層25者。又，抗焊層25A可與上述抗焊層26A同樣地形成。
接著，如圖6(c)所示般，使用與導體柱231、232、233相同的方法，形成傳熱柱24。用於形成傳熱柱之貫通孔，係 貫通絕緣層211A~213A、抗焊層25A、26A。
藉由以上步驟，形成於第1補強構件5A上交替積層導體圖案與絕緣層，且使由絕緣層所挾持配置之導體圖案彼此經由形成於絕緣層之通孔電氣連接的佈線基板用積層體2A。
[3]第3步驟
接著，如圖6(d)所示，於抗焊層25A上面，接合板狀之第2補強構件4A。此第2補強構件4A係成為第2補強構件4者，例如由金屬材料所構成。抗焊層25A與第2補強構件4A之接合方法並無特別限定，可利用抗焊層之接黏性使此等直接接黏，亦可經由接黏劑予以接合。將第2補強構件4積層於第2抗焊層25A上並壓黏。例如，對第1補強構件5A、佈線基板用積層體2A、第2補強構件4A沿著積層方向進行挾壓。又，在未設置傳熱柱的情況，亦可事先將第2抗焊層25A積層於第2補強構件4A上後，將設有第2抗焊層25A之第2補強構件4A，經由第2抗焊層25A而壓黏於導體圖案221上。
第2補強構件4A係表背面平坦的平板，未形成開口部。藉由設置此第2補強構件4A，得到使佈線基板用積層體2A之一面整面被第1補強構件5A所被覆，使另一面之整面被第2補強構件4A所被覆的積層體20。
接著，加熱積層體20使絕緣層211A、212A、213A及抗焊層25A、26A熱硬化。例如，將積層體20設置於加熱爐 內，以180℃加熱2小時。各絕緣層211A、212A、213A及各抗焊層25A、26A係完全硬化，由B階段成為C階段。
[4]第4步驟
接著，如圖7(a)所示般，將第1補強構件5A之不須部分選擇性去除，於第1補強構件5A形成複數之開口部53，將第1補強構件5A圖案化為所需形狀。又，將第2補強構件4A之不須部分選擇性去除，於第2補強構件4A形成開口部41，將第2補強構件圖案化為所需形狀。藉此，形成第1補強構件5及第2補強構件4。又，作為去除不須部分的方法並無特別限定，可使用例如乾式蝕刻、濕式蝕刻等之各種蝕刻加工、雷射照射加工等，此等之中，特佳為使用濕式蝕刻。藉由濕式蝕刻，可對第1、第2補強構件5A、4A進行細微且精度佳的加工。
接著，如圖7(b)所示，於抗焊層25A、26A之既定處形成貫通孔251、261，得到抗焊層25、26。作為貫通孔之形成方法並無特別限定，例如可藉由照射雷射而形成。於此，作為雷射，可使用例如CO2雷射、UV-YAG雷射等。又，貫通孔亦可例如藉由鑽頭等機械加工而形成。
如以上，得到被第1、第2補強構件5、4所挾持的佈線基板2。
在於補強構件4A、5A形成開口部41、53時，藉由進行濕式蝕刻，可於防止抗焊層25A、26A之蝕刻之下，於金屬 製之補強構件4A、5A形成開口部。其後，在抗焊層25A、26A形成貫通孔251、261時，藉由使用雷射，則可於抗焊層25A、26A形成直徑較小之貫通孔。
[5]第5步驟
接著，如圖14所示，在由抗焊層26A之貫通孔261所露出之導體圖案224上塗佈絕緣材81A。然後，將金屬球(焊錫球)71A壓入絕緣材81A中。藉此，使絕緣材81A之一部分位於金屬球71A與貫通孔261內面之間。其後，藉迴焊將金屬球71A與導體圖案224進行焊接。藉此，如圖7(c)所示，形成金屬凸塊71及絕緣材81。此焊接並無特別限定，可藉由配成為於配線基板2下面抵接各金屬凸塊71，於此狀態，依例如200~280℃×10~60秒進行加熱而施行。
其後，視需要，亦可加熱絕緣材81，進行絕緣材81的硬化。
如此所得之絕緣材81，係如上述般形成為包圍金屬凸塊71之周圍。此時，絕緣材81A係於焊接時作為助焊劑而作用，且藉由與金屬凸塊71間之界面張力而依將焊接周邊補強為環圈狀的形狀進行硬化。
接著，如圖7(d)所示，於補強構件4之開口部41之內側塗佈底部填充材後，將金屬凸塊31壓入至底部填充材中，經由金屬凸塊31配置半導體元件3。其後，將金屬凸塊31與導體圖案221藉迴焊進行接合。此時，底部填充材硬化。 又，此時，作為底部填充材係使用與上述絕緣材81相同的具有助焊劑活性的樹脂。又，搭載半導體元件3，使用助焊劑或焊錫膏等藉回焊將半導體元件3接合至佈線基板2後，使通常之毛細管底部填充材於佈線基板2與半導體元件3之間填充、硬化。
如以上獲得半導體封裝1。
根據以上之半導體封裝之製造方法，由於將含有複數之絕緣層211A~213A、抗焊層25A、26A而構成之佈線基板用積層體2A，依被板狀之第1、第2補強構件4A、5A挾持的狀態進行硬化，故可有效抑制硬化時之曲翹發生。補強構件4A、5A中由於未形成開口部，故補強構件4A、5A本身非常難以曲翹，可抑制佈線基板用積層體2A之熱硬化時的曲翹發生。
再者，本實施形態中，相較於各絕緣層，在硬質而難以彎曲之金屬製板狀之第1補強構件5A上，依序積層了複數之絕緣層211A~213A。在積層絕緣層211A~213A時，各絕緣層發生若干收縮，而有發生曲翹的疑慮，但由於第1補強構件5A剛性高而不易彎曲，故可抑制各絕緣層之曲翹發生。
另外，假設即使在第1補強構件5A上積層絕緣層211A~213A時，發生了曲翹，藉由將金屬製板狀之第2補強構件4A按壓至絕緣層211A，則可減低於絕緣層211A~213A所發生的曲翹。
如以上，本實施形態之半導體封裝之製造方法，可減低半導體封裝製造程度中所發生之曲翹，可得到曲翹少的半導體封裝。
另外，本實施形態中，由於在將補強構件4A、5A安裝於佈線基板用積層體2A後，形成用於露出導體圖案的開口部41、53，故可配合導體圖案的位置而形成開口部。因此，導體圖案與開口部之對位變得容易。相對於此，在事先將形成了開口部之補強構件貼附於導體圖案時，則在開口部與導體圖案之對位時較為耗時。
另外，在將補強構件4A、5A安裝至佈線基板用積層體2A後，形成用於露出導體圖案之開口部41、53，進而在抗焊層25A、26A形成貫通孔，故使補強構件4、5之開口部41、53與抗焊層25A、26A之貫通孔251、261的位置容易對合。
(半導體裝置)
接著，針對半導體裝置，根據較佳實施形態進行說明。
圖8係概略表示具備圖1所示之半導體封裝之半導體裝置的剖面圖。
如圖8所示，半導體裝置100係具有母板(基板)200、與搭載於此母板200之半導體封裝1。
於此種半導體裝置100中，半導體封裝1之金屬凸塊71係接合至母板200之端子(未圖示)。藉此，使半導體封裝1 與母板200電氣連接，於此等之間進行電氣信號的傳送。又，經由此接合部，可使半導體封裝1之熱脫逸至母板200。
根據以上說明之半導體裝置100，由於具備有上述之放熱性及可靠性優越的半導體封裝1，故可靠性優越。
<第2實施形態>
圖9為表示本發明第2實施形態之半導體封裝之製造方法的圖。又，以下說明中，為了方便說明，將圖9中之上側稱為「上」，將其下側稱為「下」。
以下針對第2實施形態之半導體封裝之製造方法，以與上述實施形態之相異點為中心進行說明，對於相同事項則省略其說明。
本實施形態中，第1補強構件5B係具備成為第1補強構件.5之本體部5A’、與支撐該本體部5A’的補強材300。其他點則與上述第1實施形態相同。
[1]第1步驟
首先，如圖9所示，準備具有在板狀之補強材300、與在補強材300上面設有本體部5A’的片狀之補強構件5B。補強材300係用於補強本體部5A’者，呈較硬質。藉此，提高補強構件5B的剛性。作為此種補強材300的構成材料並無特別限定，可舉例如銅等之金屬材料。又，補強材300較佳係可由本體部5A’剝離，藉此，可使後述第4步驟順利地進行。
於本體部5A’與補強材300之間，較佳係設有可進行剝離的剝離層。剝離層可為有機系剝離層、無機系剝離層之任一種，又，亦可使用此等之組合。
作為有機系剝離層，可舉例如含有苯并***等之***化合物、油酸等之羧酸化合物、硫醇化合物等之剝離層。
作為無機系剝離層，可舉例如以以下之(1)、(2)為必須者。
含有下述者的剝離層：
(1)選自鐵、鎳、鈷之一種以上金屬，及選自鐵、鎳、鈷之一種以上金屬的氧化物
(2)選自鉻、鉬、鎢之一種以上金屬，及選自鉻、鉬、鎢之一種以上之金屬的金屬氧化物。
另外，亦可作成組合了上述有機系剝離層與無機系剝離層的剝離層。由耐熱性的觀點而言，較佳為無機系剝離層。
接著，於本體部5A’上面形成抗焊層26A。
[2]第2步驟
由於與上述第1實施形態之第2步驟相同，故省略說明。
[3]第3步驟
由於與上述第1實施形態之第3步驟相同，故省略說明。
[4]第4步驟
接著，由本體部5A’剥離補強材300。施加使本體部5A’與補強材300離間之力而將此等拉開剝離。與上述實施形態同樣地，形於經薄壁化之第1補強構件5B、亦即本體部5A’ 形成開口部53。藉此，形成第1補強構件5。又，於第2補強構件4A形成開口部41，藉由圖案化為所需形狀，形成第2補強構件4。其他點則與第1實施形態相同。
[5]第5步驟
由於與上述第1實施形態之第5步驟相同，故省略說明。
如以上，得到半導體封裝1。
根據此種半導體封裝之製造方法，藉由補強材300，相較於上述第1實施形態，可提高第1補強構件5B的剛性。因此，相較於第1實施形態，可更有效地抑制積層時之各樹脂層的曲翹等。
<第3實施形態>
圖10為表示本發明第3實施形態之半導體封裝之製造方法的圖。又，以下說明中，為了方便說明，將圖10中之上側稱為「上」，將其下側稱為「下」。
以下針對第3實施形態之半導體封裝之製造方法，以與上述實施形態之相異點為中心進行說明，對於相同事項則省略其說明。
第3實施形態中，除了對第1補強構件進行蝕刻以外，其餘則與上述第1實施形態相同。
[1]第1步驟
首先，如圖10(a)所示，準備第1補強構件5A。於此，作為第1補強構件5A，係準備較第1補強構件5之厚度更厚 者。作為第1補強構件5A之厚度，並無特別限定，較佳為較第1補強構件5之厚度更厚1mm~5mm左右。
接著，於第1補強構件5A上面形成抗焊層26A。
[2]第2步驟
由於與上述第1實施形態之第2步驟相同，故省略說明。
[3]第3步驟
由於與上述第1實施形態之第3步驟相同，故省略說明。
[4]第4步驟
接著，藉由將第1補強構件5A圖案化為所需形成，形成第1補強構件5，並與上述實施形態同樣地，於於第2補強構件4A形成開口部41，而形成第2補強構件4。此時，針對第1補強構件5A，首先如圖10(b)所示般，在減薄(蝕刻)其厚度後，如圖10(c)所示，形成開口部53，藉此圖案化為所需形狀。根據此種順序，可有效率地對第1補強構件5A進行蝕刻。亦即，最初藉由進行不需遮罩的薄壁化，而可有效率地將第1補強構件5A加工為所需形狀。其他點則與第1實施形態相同。
[5]第5步驟
由於與上述第1實施形態之第5步驟相同，故省略說明。
如以上，得到半導體封裝1。
根據此種半導體封裝之製造方法，藉由使用較第1實施形態厚之較厚的第1補強構件5A，故相較於上述第1實施形 態，可提高第1補強構件5A的剛性。因此，相較於第1實施形態，可更有效地抑制積層時之各樹脂層的曲翹等。
<第4實施形態>
圖11為表示本發明第4實施形態之半導體封裝之製造方法的圖。
又，以下說明中，為了方便說明，將圖11中之上側稱為「上」，將其下側稱為「下」。
以下針對第4實施形態之半導體封裝之製造方法，以與上述實施形態之相異點為中心進行說明，對於相同事項則省略其說明。
本實施形態之半導體封裝之製造方法，係包括：於此板狀之一補強構件4A上，積層導體圖案221，其後，於此導體圖案221上，積層形成有電氣連接於該導體圖案221之通孔(導體柱)232的B階段的上述絕緣層212A而構成構件92的步驟；於板狀之另一補強構件5A上，形成導體圖案224、形成有連接於該導體圖案224之另一通孔(導體柱)233的B階段之其他絕緣層213A、與經由上述其他通孔233連接於導體圖案224的其他導體圖案223，而構成構件91的步驟；與積層構件92與構件91，將上述其他之導體圖案223與通孔232電解連接而構成積層體20的步驟；加熱積層體20，使各絕緣層213A、212A之硬化進行而 成為C階段。
尚且，其他之導體圖案223亦可不設於構件91上，而是設於構件92的絕緣層212A上。
更具體而言，係如下述。
本實施形態之半導體封裝1之製造方法，其具有下述步驟：[1]準備第1片材構件911，該第1片材構件911具有板狀之第1補強構件5A、設於第1補強構件5A之一面側的抗焊層26A、與設於抗焊層26A之與第1補強構件5A相反之面側的第1導體圖案224，並準備第2片材構件921，該第2片材構件921具有依被覆第1導體圖案224之方式於抗焊層26A積層至少1個預浸體(絕緣層)而得的第1構件91、板狀之第2補強構件4A、設於第2補強構件4A之一面側之抗焊層25A、與設於抗焊層25A之與第2補強構件4A相反之面側的第2導體圖案221，並準備依被覆第2導體圖案221之方式於抗焊層25A積層至少1個預浸體(絕緣層)而得的第2構件92的第1步驟；[2]將第1構件91及第2構件92接合成絕緣層彼此相對向的第2步驟；[3]藉由去除第1補強構件5A之不須部分而將第1補強構件5A加工為所需形狀，並藉由去除第2補強構件4A之去除部而將第2補強構件4A加工為所需形成的第3步驟；與[4]經由第1補強構件5A或第2補強構件4A之去除部分，於積層複數之絕緣層而成之積層體(絕緣層積層體21A)搭載半導體元件3的 第4步驟。
以下，針對各步驟進行說明。
[1]第1步驟
第1步驟係準備第1構件91與第2構件92。
(第1構件91的準備)
首先，準備板狀之第1補強構件5A。接著，與上述實施形態同樣地，於第1補強構件5A上面形成抗焊層26A。其次，與上述實施形態同樣地，於抗焊層26A上面形成金屬層224A，藉由對金屬層224A進行圖案化，形成導體圖案(第1導體圖案)224。藉此，得到第1片材構件911。
接著，與上述實施形態同樣地，於導體圖案224上面積層絕緣層213A。接著，於絕緣層213A形成貫通孔，於貫通孔內形成導體柱233。接著，與上述實施形態同樣地，於絕緣層213A上面形成金屬層223A。藉由對金屬層223A進行圖案化，形成導體圖案223。其次，形成貫通絕緣層213A、抗焊層26A的貫通孔，於此貫通孔內填充金屬等，而構成傳熱柱24之第1補強構件5A側的部分241。
藉此，得到圖11(a)所示之第1構件91。
(第2構件92的準備)
首先，準備板狀之第2補強構件4A。接著，於第2補強構件4A上面形成抗焊層25A。其次，於抗焊層25A上面形成金屬層221A，藉由對金屬層221A進行圖案化，形成導 體圖案(第2導體圖案)221。藉此，得到第2片材構件921。
接著，於導體圖案221上面積層絕緣層211A。接著，於絕緣層211A依與上述實施形態相同的方法，形成貫通孔，於貫通孔內形成導體柱231。接著，於絕緣層211A上面依與上述實施形態相同的方法，形成金屬層222A。藉由對金屬層222A進行圖案化，形成導體圖案222。其次，於導體圖案222上面積層絕緣層212A。接著，於絕緣層212A依與上述實施形態相同的方法，形成貫通孔，於貫通孔內形成導體柱232。其後，形成貫通絕緣層212A、211A、抗焊層25A的貫通孔，於此貫通孔內填充金屬等，而構成傳熱柱24之第2補強構件4A側的部分242。
藉此，得到圖11(b)所示之第2構件92。
[2]第2步驟
接著，如圖11(c)所示，將第1構件91與第2構件92，使絕緣層212A、213A相對向而接合(積層)。作為將第1、第2構件91、92積層的方法，可舉例如於真空中一邊施加熱，一邊挾壓第1、第2構件91、92的真空壓制法；於施加熱之下，使用輥，將第1構件91與第2構件92層合的熱層合法等。
藉此，得到具有佈線基板用積層體2A、補強構件5A、4A的積層體20。
接著，與第1實施形態之第3步驟同樣地，加熱積層體 20使絕緣層211A、212A、213A及抗焊層25A、26A熱硬化。例如，將積層體20設置於加熱爐內，以180℃加熱2小時。各絕緣層211A、212A、213A及各抗焊層25A、26A係完全硬化，由B階段成為C階段。
[3]第3步驟
由於與上述第1實施形態之第4步驟相同，故省略說明。
[4]第4步驟
由於與上述第1實施形態之第5步驟相同，故省略說明。
如以上，得到半導體封裝1。
根據此種半導體封裝之製造方法，由於於2片之補強構件上分別積層了樹脂層，故若同時於各補強構件積層樹脂層，則相較於第1實施形態，可縮短半導體封裝1之製造時所耗費的時間。又，在絕緣層之積層片數較多的情況等，若僅於單方之補強構件上積層絕緣層，則隨著遠離補強構件，越容易發生絕緣層的曲翹等。於此種情況下，若分別於2個補強構件上積層絕緣層，則可抑低於1個補強構件上所積層之預浸體的片數，故可有效防止上述問題的發生。
<第5實施形態>
圖12及圖13為表示本發明第5實施形態之半導體封裝之製造方法的圖。又，以下說明中，為了方便說明，將圖12及圖13中之上側稱為「上」，將其下側稱為「下」。
以下針對第5實施形態之半導體封裝之製造方法，以與上 述實施形態之相異點為中心進行說明，對於相同事項則省略其說明。
第5實施形態之補強構件之製造方法，係除了直到中途為止同時製造2個半導體封裝以外，其餘則與上述第1實施形態相同。
[1]第1步驟
首先，如圖12(a)所示，準備將2個第1補強構件5A藉可剝離之剝離層6予以接黏而成的片材。作為此剝離層6，可為有機系剝離層、無機系剝離層之任一種，又，亦可使用此等之組合。
作為有機系剝離層，可舉例如含有苯并***等之***化合物、油酸等之羧酸化合物、硫醇化合物等之剝離層。
作為無機系剝離層，可舉例如以以下之(1)、(2)為必須者。
含有下述者的剝離層：
(1)選自鐵、鎳、鈷之一種以上金屬，及選自鐵、鎳、鈷之一種以上金屬的氧化物
(2)選自鉻、鉬、鎢之一種以上金屬，及選自鉻、鉬、鎢之一種以上之金屬的金屬氧化物。
另外，亦可作成組合了上述有機系剝離層與無機系剝離層的剝離層。由耐熱性的觀點而言，較佳為無機系剝離層。
接著，如圖12(b)所示，於各第1補強構件5A上面形成抗焊層26A。接著，於各抗焊層26A表面形成金屬層224A。 接著，如圖12(c)所示，對金屬層224A進行圖案化，形成導體圖案(第1導體圖案)224。
[2]第2步驟
接著，如圖12(c)所示，於各導體圖案224上，使絕緣層及導體圖案交替積層，而與上述實施形態同樣地，形成抗焊層25A，並形成傳熱柱24。
本步驟由於與上述第1實施形態之第2步驟相同，故省略說明。
[3]第3步驟
接著，與上述實施形態同樣地，如圖13(a)所示，於各抗焊層25A上，接合板狀之第2補強構件4A。接著，如圖13(b)所示，對2個補強構件5A施加離間之力，將剝離層6剝離，使2個第1補強構件5A分離。藉此，至中途為止，可同時製造2個半導體封裝1。又，以下步驟，可針對2個已分開之積層體分別進行。
其後，加熱積層體，使各第1補強構件5A上之抗焊層25A、26A及絕緣層211A、212A、213A硬化。藉此，形成絕緣層211、212、213。各絕緣層211A、212A、213A及各抗焊層25A、26A係完全硬化，由B階段成為C階段。
[4]第4步驟
由於與上述第1實施形態之第4步驟相同，故省略說明。
[5]第5步驟
由於與上述第1實施形態之第5步驟相同，故省略說明。
如以上，得到半導體封裝1。
根據本實施形態，係在經由剝離層固定了一對之第1補強構件5A的狀態下，於各第1補強構件5A上積層絕緣層。由於經由剝離層固定著1對之第1補強構件5A，故第1補強構件5A成為不易曲翹的狀態。因此，即使在第1補強構件5A上積層多數之絕緣層，仍可抑制曲翹發生。
再者，藉由在經由剝離層固定了1對之第1補強構件5A的狀態下，於各第1補強構件5A上積層絕緣層，則使樹脂層積層為上下相對向。藉此，可防止曲翹發生。
以上雖根據圖示之實施形態說明了本發明之半導體封裝之製造方法，但本發明並不限定於此等，構成接黏體之各部分可置換為可發揮相同機能之任意構成物，或亦可附加任意構成物。
另外，上述實施形態中，雖為由補強構件5A側起積層各層的製造方法，但亦可為由補強構件4A側起積層各層的製造方法。
另外，上述實施形態中，雖於佈線基板形成傳熱柱，但亦可省略傳熱柱。
再者，第5實施形態中，係於經由接黏層所接黏之一對第1補強構件之各個上分別積層了絕緣層211A~213A後，形成導體圖案221，其後，積層第2補強構件4A。然後，剝 離第1補強構件5A間，但並不限定於此。
例如，亦可於經由接黏層所接黏之一對第1補強構件5A之各個上分別積層了絕緣層211A~213A後，剝離1對之補強構件5A，再設置導體圖案221，或於經由接黏層所接黏之一對第1補強構件5A之各個上分別積層了絕緣層211A~213A、導體圖案221後，剝離第1補強構件5A，再積層第2補強構件4A。
再者，第5實施形態中，雖於經由接黏層所接黏之一對補強構件5A之各個上分別積層了絕緣層211A~213A後，但並不限定於此，亦可於經由接黏層所接黏之一對補強構件4A上，經由接焊層25A，形成導體圖案221，並積層絕緣層211A~213A。
亦即，亦可實施下述步驟：準備一對之補強構件4A，將上述一對之補強構件4A接黏的步驟；於各補強構件4A上，形成上述導體圖案221，並於上述各導體圖案221上積層上述絕緣層211A~213A的步驟；於絕緣層213A上設置導體圖案224的步驟；於上述導體圖案224上設置補強構件5A的步驟；與由一方之補強構件4A，剝離另一補強構件4A的步驟；而準備2對之上述積層體。其他點則依與第5實施形態相同之方法製造半導體封裝。
另外，第1~3實施形態中，雖於補強構件5A上積層各層，但並不限定於此。亦可於補強構件4A上積層各層。
亦即，亦可於補強構件4A上，形成導體圖案221，於導體圖案221上積層絕緣層211A，於此絕緣層211A上形成導體圖案224後，於導體圖案224上設置補強構件5A。此時，在於補強構件4A上形成上述開口部41的步驟中，亦可在將補強構件4A薄壁化之同時，形成開口部41。進行薄壁化的方法係與第2~3實施形態相同。亦即，將補強構件4A作成為具有本體部、與支撐該本體部之補強材者，由上述本體部剝離上述補強材，藉此可使補強構件4A薄壁化，但亦可藉由對補強構件4A進行蝕刻而進行薄壁化。
再者，上述各實施形態中，雖於佈線基板上形成有傳熱柱，但亦可無傳熱柱。
本發明係包含以下構成者。
[1]一種半導體封裝之製造方法，其特徵為具有：準備板狀之第1補強構件的第1步驟；藉由於上述第1補強構件之一面上積層複數之絕緣層而形成絕緣層積層體，並分別於上述絕緣層積層體之一面側形成第1導體圖案、於另一面側形成第2導體圖案的第2步驟；在上述絕緣層積層體之與上述第1補強構件相反之面側，接合板狀之第2補強構件的第3步驟；藉由去除上述第1補強構件之不須部分而將上述第1補強 構件加工為所需形狀，並藉由去除上述第2補強構件之不須部分而將上述第2補強構件加工為所需形狀的第4步驟；經由上述第1補強構件或上述第2補強構件之上述所去除的部分，於上述絕緣層積層體搭載半導體元件的第5步驟。
[2]如[1]之半導體封裝之製造方法，其中，上述第1步驟中，係準備支撐於板狀之補強材之一面側的上述第1補強構件；於上述第2步驟中，係於上述第1補強構件之與上述補強材相反之面側，形成上述絕緣層積層體；在上述第4步驟前，由上述第1補強構件剝離上述補強材。
[3]如[1]之半導體封裝之製造方法，其中，上述第3步驟中，係將上述第1補強構件加工為所需之俯視形狀，並將上述第1補強構件薄壁化。
[4]如[3]之半導體封裝之製造方法，其中，上述第3步驟中，係在將上述第1補強構件薄壁化為所需厚度後，加工為所需之俯視形狀。
[5]一種半導體封裝之製造方法，其特徵為具有：第1步驟，係準備於板狀之第1補強構件之一面上積層至少1個絕緣層、並於最靠近上述第1補強構件側之上述絕緣層的上述第1補強構件的面側形成第1導體圖案而得到的第1構件，與於板狀之第2補強構件之一面上積層至少1個絕緣層、並於最靠近上述第2補強構件側之上述絕緣層的上述 第2補強構件的面側形成第2導體圖案而得到的第2構件；將上述第1構件及上述第2構件，接合成使上述絕緣層彼此相對向的第2步驟；藉由去除上述第1補強構件之不須部分而將上述第1補強構件加工為所需形狀，並藉由去除上述第2補強構件之去除部而將上述第2補強構件加工為所需形狀的第3步驟；經由上述第1補強構件或上述第2補強構件之上述所去除的部分，於使上述複數絕緣層積層而成之積層體上搭載半導體元件的第4步驟。
[6]如[1]至[5]中任一項之半導體封裝之製造方法，其中，上述第1補強構件及上述第2補強構件係分別由金屬材料所構成。
[7]一種半導體封裝之製造方法，其特徵為具有：準備具有片材構件之第1步驟，該片材構件係具有板狀之第1補強構件、設於上述第1補強構件之一面側的樹脂層、與設於上述樹脂層之與上述第1補強構件相反之面側的第1導體圖案；依被覆上述第1導體圖案之方式於上述樹脂層積層複數之絕緣層，而形成絕緣層積層體的第2步驟；於上述絕緣層積層體之與上述第1補強構件相反之面上，形成第2導體圖案的第3步驟；於上述絕緣層積層體之與上述第1補強構件相反之面 側，接合板狀之第2補強構件的第4步驟；藉由去除上述第1補強構件之不須部分而將上述第1補強構件加工為所需形狀，並藉由去除上述第2補強構件之不須部分而將上述第2補強構件加工為所需形狀的第5步驟；與經由上述第1補強構件或上述第2補強構件之上述所去除的部分，於上述絕緣層積層體搭載半導體元件的第6步驟。
[8]如[7]之半導體封裝之製造方法，其中，於上述第1步驟中，準備在上述第1補強構件之與上述樹脂層相反之面側，設有板狀之補強材的片材構件；在上述第5步驟前，將上述補強材由上述第1補強構件剝離。
[9]如[7]之半導體封裝之製造方法，其中，上述第4步驟中，係將上述第1補強構件加工為所需之俯視形狀，並將上述第1補強構件薄壁化。
[10]如[9]之半導體封裝之製造方法，其中，上述第4步驟中，係將上述第1補強構件薄壁化為所需厚度後，再加工為所需之俯視形狀。
[11]一種半導體封裝之製造方法，其特徵為具有：第1步驟，係準備具有板狀之第1補強構件、設於上述補強構件之一面側之樹脂層、與設於上述樹脂層之與上述第1補強構件相反之面側上之第1導體圖案的第1片材構件，並準備具有依被覆上述第1導體圖案之方式於上述樹脂層積 層至少1個絕緣層而得之第1構件、板狀之第2補強構件、設於上述第2補強構件之一面側之樹脂層、與設於上述樹脂層之與上述第2補強構件相反之面側之第2導體圖案的第2片材構件，並準備依被覆上述第2導體圖案之方式於上述樹脂層積層至少1個絕緣層而得的第2構件；將上述第1構件及上述第2構件，接合成使上述絕緣層彼此相對向的第2步驟；藉由去除上述第1補強構件之不須部分而將上述第1補強構件加工為所需形狀，並藉由去除上述第2補強構件之去除部而將上述第2補強構件加工為所需形狀的第3步驟；經由上述第1補強構件或上述第2補強構件之上述所去除的部分，於使上述複數絕緣層積層而成之積層體上搭載半導體元件的第4步驟。
[12]如[7]至[11]中任一項之半導體封裝之製造方法，其中，上述第1補強構件及上述第2補強構件係分別由金屬材料所構成。
本申請案係主張於2011年11月1日所申請之日本專利出願2011-240433及日本專利出願2011-240434為基礎的優先權，將其開示內容全部引用於此。
1‧‧‧半導體封裝
2‧‧‧佈線基板
2A‧‧‧積層體
3‧‧‧半導體元件
4、4A‧‧‧第2補強構件
5、5A‧‧‧第1補強構件
5A’‧‧‧本體部
5B‧‧‧補強構件
6‧‧‧剝離層
20‧‧‧積層體
21‧‧‧基板
21A‧‧‧絕緣層積層體
24‧‧‧傳熱柱
25、25A、26、26A‧‧‧抗焊層
31‧‧‧金屬凸塊
32‧‧‧接黏層
33‧‧‧外周面
41‧‧‧開口部
51、52‧‧‧部分
53‧‧‧開口部
71‧‧‧金屬凸塊
71A‧‧‧金屬球(焊錫球)
81、81A‧‧‧絕緣材
91‧‧‧第1構件
92‧‧‧第2構件
100‧‧‧半導體裝置
200‧‧‧母板
211、212、213、211A、212A、213A‧‧‧絕緣層
214‧‧‧通孔
221、222、223、224‧‧‧導體圖案
221A、222A、223A、224A‧‧‧金屬層
231、232、233‧‧‧導體柱
241、242‧‧‧部分
251、261‧‧‧貫通孔
300‧‧‧補強材
531‧‧‧壁面
911‧‧‧第1片材構件
921‧‧‧第2片材構件
圖1為概略表示藉由本發明第1實施形態之半導體封裝之製造方法所製造的半導體封裝的剖面圖。
圖2為表示圖1所示半導體封裝的俯視圖。
圖3為表示圖1所示半導體封裝的仰視圖。
圖4(a)至(f)為表示圖1所示半導體封裝之製造方法(本發明之半導體封裝之製造方法)之一例的圖。
圖5(a)至(e)為表示圖1所示半導體封裝之製造方法(本發明之半導體封裝之製造方法)之一例的圖。
圖6(a)至(d)為表示圖1所示半導體封裝之製造方法(本發明之半導體封裝之製造方法)之一例的圖。
圖7(a)至(d)為表示圖1所示半導體封裝之製造方法(本發明之半導體封裝之製造方法)之一例的圖。
圖8為概略表示具備圖1所示之半導體封裝之半導體裝置的剖面圖。
圖9為表示本發明第2實施形態之半導體封裝之製造方法的圖。
圖10(a)至(c)為表示本發明第3實施形態之半導體封裝之製造方法的圖。
圖11(a)至(c)為表示本發明第4實施形態之半導體封裝之製造方法的圖。
圖12(a)至(c)為表示本發明第5實施形態之半導體封裝之製造方法的圖。
圖13(a)及(b)為表示本發明第5實施形態之半導體封裝之製造方法的圖。
圖14為表示半導體封裝之製造步驟的剖面圖。
2A‧‧‧積層體
4A‧‧‧第2補強構件
5A‧‧‧第1補強構件
20‧‧‧積層體
24‧‧‧傳熱柱
25A‧‧‧抗焊層
26A‧‧‧抗焊層
211A‧‧‧絕緣層
212A‧‧‧絕緣層
213A‧‧‧絕緣層
221‧‧‧導體圖案
221A‧‧‧金屬層
222‧‧‧導體圖案
223‧‧‧導體圖案
224‧‧‧導體圖案
231‧‧‧導體柱
232‧‧‧導體柱
233‧‧‧導體柱

Claims (12)

  1. 一種半導體封裝之製造方法，其包括下述步驟：準備積層體之步驟，該積層體係至少具有：板狀之第1補強構件；設於上述板狀之第1補強構件上的第1導體圖案；設於上述第1導體圖案上之熱硬化性絕緣層(A)；設於上述絕緣層(A)上之第2導體圖案；與配置於上述第2導體圖案上之板狀之第2補強構件；加熱上述積層體，將上述絕緣層(A)進行熱硬化的步驟；將經熱硬化之上述積層體之上述第1補強構件的一部分選擇性去除，形成用於使上述第1導體圖案露出的開口部的步驟；將上述第2補強構件之一部分選擇性去除，形成用於使第2導體圖案露出的開口部的步驟；與於經由上述第1補強構件之上述開口部所露出之上述第1導體圖案、或由上述第2補強構件之上述開口部所露出之上述第2導體圖案，連接半導體元件的步驟。
  2. 如申請專利範圍第1項之半導體封裝之製造方法，其中，上述準備積層體步驟係包括：準備上述板狀之第1補強構件的步驟；於上述板狀之第1補強構件上，依序積層上述第1導體圖案及B階段之上述絕緣層(A)的步驟；與於上述絕緣層(A)上，經由其他之導體圖案及B階段之其 他絕緣層(B)，配置上述第2導體圖案及上述第2補強構件的步驟；在將上述積層體加熱的步驟中，使上述絕緣層(A)及上述其他絕緣層(B)的硬化進行而成為C階段。
  3. 如申請專利範圍第1項之半導體封裝之製造方法，其中，上述積層體係含有：含有上述第1導體圖案、上述絕緣層(A)、與上述第2導體圖案而構成之無核基板用積層體；與挾持上述無核基板用積層體而配置之上述第1補強構件及上述第2補強構件。
  4. 如申請專利範圍第1項之半導體封裝之製造方法，其中，於上述準備積層體步驟，係準備配置了絕緣性樹脂層的積層體，該絕緣性樹脂層係在上述第1補強構件及上述第2補強構件中之任一方之補強構件，與上述第1導體圖案及上述第2導體圖案中、被配置於上述任一方之補強構件側之任一方之導體圖案之間，成為抗焊層者；在實施了於上述任一方之補強構件形成開口部的步驟後，實施下述步驟：將上述絕緣性樹脂層之一部分選擇性去除，形成連通至上述任一方之補強構件之上述開口部並露出上述任一方之導體圖案的貫通孔的步驟；經由上述任一方之補強構件之上述開口部及上述貫通孔，依連接至上述任一方之導體圖案的方式配置金屬凸塊的 步驟。
  5. 如申請專利範圍第4項之半導體封裝之製造方法，其中，於在上述任一方之補強構件形成開口部的步驟中，係將上述任一方之補強構件之一部分藉濕式蝕刻而選擇性地去除，形成上述開口部；於在上述絕緣性樹脂層形成貫通孔的步驟中，係將上述絕緣性樹脂層之一部分藉雷射而選擇性地去除，形成上述貫通孔；形成直徑小於上述任一方之補強構件之上述開口部之直徑、周緣部位於上述任一方之補強構件之上述開口部之周緣部內側的上述貫通孔。
  6. 如申請專利範圍第4項之半導體封裝之製造方法，其中，於配置上述金屬凸塊之步驟中，係實施下述步驟：於上述貫通孔內部，依被覆上述任一方之導體圖案的方式，填充含有助焊劑活性化合物及熱硬化性樹脂的絕緣性材料的步驟；藉由將上述金屬凸塊壓入至上述絕緣性材料，於上述金屬凸塊與上述任一方之補強構件之上述開口部之周緣部之間的間隙，配置上述絕緣性材料的步驟；對上述金屬凸塊及上述絕緣性材料進行加熱，將上述金屬凸塊與上述任一方之導體圖案接合，並使上述絕緣性材料硬化的步驟。
  7. 如申請專利範圍第1項之半導體封裝之製造方法，其中，上述準備積層體步驟中，於上述第1補強構件上，形成上述第1導體圖案，於上述第1導體圖案上積層上述絕緣層(A)，於上述絕緣層(A)上形成上述第2導體圖案後，於上述第2導體圖案上設置上述第2補強構件。
  8. 如申請專利範圍第7項之半導體封裝之製造方法，其中，於在上述第1補強構件形成開口部的步驟中，將上述第1補強構件薄壁化，並形成上述開口部。
  9. 如申請專利範圍第8項之半導體封裝之製造方法，其中，上述第1補強構件係具備設置上述第1導體圖案的本體部、與支撐上述本體部的補強材；於在上述第1補強構件形成開口部的步驟中，藉由從上述本體部剝離上述補強材，而將上述第1補強構件薄壁化。
  10. 如申請專利範圍第8項之半導體封裝之製造方法，其中，於在上述第1補強構件形成開口部的步驟中，藉由對上述第1補強構件進行蝕刻而予以薄壁化。
  11. 如申請專利範圍第1項之半導體封裝之製造方法，其中，於上述準備積層體步驟中，實施下述步驟，而準備2個之上述積層體：準備一對之第1補強構件，將上述一對之第1補強構件間 接黏的步驟；於各第1補強構件上，形成上述第1導體圖案，並於上述各第1導體圖案上積層上述絕緣層(A)的步驟；於上述絕緣層(A)上設置上述第2導體圖案的步驟；於上述第2導體圖案上設置上述第2補強構件的步驟；與由上述一對之第1補強構件中之任一方之第1補強構件，剝離另一方之第1補強構件的步驟。
  12. 如申請專利範圍第1項之半導體封裝之製造方法，其中，上述準備積層體步驟係包括：於上述第1補強構件上，形成上述第1導體圖案，於上述第1導體圖案上積層上述絕緣層(A)的步驟；於上述第2補強構件上，形成上述第2導體圖案，於上述第2導體圖案上積層其他之熱硬化性之絕緣層(B)的步驟；將上述第1補強構件與上述第2補強構件，經由上述絕緣層(A)、上述其他絕緣層(B)及配置於此等絕緣層間之其他導體圖案予以接合的步驟。
TW101140485A 2011-11-01 2012-11-01 半導體封裝之製造方法 TWI549248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011240434 2011-11-01
JP2011240433 2011-11-01

Publications (2)

Publication Number Publication Date
TW201340270A TW201340270A (zh) 2013-10-01
TWI549248B true TWI549248B (zh) 2016-09-11

Family

ID=48191663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140485A TWI549248B (zh) 2011-11-01 2012-11-01 半導體封裝之製造方法

Country Status (3)

Country Link
JP (1) JP5304940B2 (zh)
TW (1) TWI549248B (zh)
WO (1) WO2013065287A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6266965B2 (ja) * 2013-12-04 2018-01-24 Ｊｘ金属株式会社 多層プリント配線基板の製造方法及びベース基材
US10692794B2 (en) 2016-01-14 2020-06-23 Mitsubishi Electric Corporation Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
KR101778433B1 (ko) * 2016-03-22 2017-09-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP7173728B2 (ja) 2017-10-26 2022-11-16 日東電工株式会社 撮像素子実装基板
CN111755409A (zh) * 2019-03-27 2020-10-09 恒劲科技股份有限公司 半导体封装基板及其制法与电子封装件及其制法
US11315863B2 (en) 2019-10-22 2022-04-26 Samsung Electronics Co., Ltd. Package substrate and method of manufacturing the package substrate, and semiconductor package including the package substrate and method of manufacturing the semiconductor package
KR20220076894A (ko) 2020-12-01 2022-06-08 삼성전자주식회사 지지 부재를 갖는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266231A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置用パッケージ
JP2003522401A (ja) * 1998-05-07 2003-07-22 ミネソタ マイニング アンド マニュファクチャリング カンパニー 積層型集積回路パッケージ
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
TW201007909A (en) * 2008-08-13 2010-02-16 Powertech Technology Inc Ball grid array package without solder balls
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
TW201117327A (en) * 2009-11-02 2011-05-16 Powertech Technology Inc Flip chip package eliminating bump and its interposer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5394625B2 (ja) * 2007-10-05 2014-01-22 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266231A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置用パッケージ
JP2003522401A (ja) * 1998-05-07 2003-07-22 ミネソタ マイニング アンド マニュファクチャリング カンパニー 積層型集積回路パッケージ
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
TW201007909A (en) * 2008-08-13 2010-02-16 Powertech Technology Inc Ball grid array package without solder balls
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
TW201117327A (en) * 2009-11-02 2011-05-16 Powertech Technology Inc Flip chip package eliminating bump and its interposer

Also Published As

Publication number Publication date
WO2013065287A1 (ja) 2013-05-10
TW201340270A (zh) 2013-10-01
JP2013118364A (ja) 2013-06-13
JP5304940B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
TWI549248B (zh) 半導體封裝之製造方法
TWI611521B (zh) 半導體封裝及半導體裝置
JP5994776B2 (ja) 半導体パッケージ、半導体装置、半導体パッケージの製造方法
JP5228908B2 (ja) 半導体装置
JP5712615B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法
KR20120041733A (ko) 전자 부품의 제조 방법 및 전자 부품
JP2012227441A (ja) 半導体装置の製造方法および半導体装置
WO2012029549A1 (ja) 半導体パッケージおよび半導体装置
WO2012035972A1 (ja) 半導体パッケージおよび半導体装置
JP2013084861A (ja) 半導体パッケージおよび半導体装置
JP2011222943A (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP2013080805A (ja) 補強部材の製造方法
JP2013080802A (ja) 補強部材の製造方法
JP2013080806A (ja) 補強部材の製造方法
JP2013080804A (ja) 補強部材の製造方法
WO2012029579A1 (ja) 半導体パッケージおよび半導体装置
WO2012029526A1 (ja) 半導体パッケージおよび半導体装置
JP2013080803A (ja) 補強部材の製造方法
JP5884301B2 (ja) 半導体装置
JP2013055291A (ja) 半導体パッケージの製造方法
JP2013055290A (ja) 半導体パッケージおよび半導体装置