JP5165207B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5165207B2
JP5165207B2 JP2006091170A JP2006091170A JP5165207B2 JP 5165207 B2 JP5165207 B2 JP 5165207B2 JP 2006091170 A JP2006091170 A JP 2006091170A JP 2006091170 A JP2006091170 A JP 2006091170A JP 5165207 B2 JP5165207 B2 JP 5165207B2
Authority
JP
Japan
Prior art keywords
semiconductor device
dicing
semiconductor
main surface
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006091170A
Other languages
English (en)
Other versions
JP2007266419A (ja
Inventor
英章 吉見
光雄 梅本
和美 恩田
和己 堀中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006091170A priority Critical patent/JP5165207B2/ja
Priority to US11/692,596 priority patent/US8736047B2/en
Priority to CNB2007100889843A priority patent/CN100485915C/zh
Publication of JP2007266419A publication Critical patent/JP2007266419A/ja
Application granted granted Critical
Publication of JP5165207B2 publication Critical patent/JP5165207B2/ja
Priority to US14/248,020 priority patent/US9917010B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に、放熱性が向上された半導体装置およびその製造方法に関する。
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
これらのCSPの中でも、特に小型化なものとしてWLP(Wefer Level Package)がある。このWLPの製造方法の概略を、図6を参照して説明する(例えば下記特許文献1を参照。)。
図6(A)を参照して、先ず、半導体ウェハ100には、多数の半導体装置部102が形成されている。各半導体装置部102には、拡散工程によりトランジスタ等が形成されている。更に、半導体装置部102の上面は、基板内部の素子と接続された電極103が形成され、この電極103の上部を露出させた状態で絶縁層101が形成されている。絶縁層101の上面には配線104がパターニングされる。更に、配線104がカバーされるように絶縁層101の上面は被覆層110により被覆されている。また、外部電極105が形成される領域の被覆層110には開口部が設けられている。また、配線104の上面には、例えば半田等から成る外部電極105が溶着されている。このような構成の半導体ウェハ100の裏面は、ダイシングシート106の上面に貼着される。
図6(B)を参照して、次に、高速で回転するブレード107を用いてウェハ100を切断して各半導体装置部102を分離する。ブレード107により半導体ウェハ100および絶縁層101が完全に切断される。分離された半導体装置部102が半導体装置と成る。
図6(C)に上記工程により製造される半導体装置部108の断面を示す。図から明白なように、半導体装置108の平面的なサイズは、半導体基板109と略同様である。半導体装置108の平面的なサイズは、例えば5mm×5mm程度であり極めて小型である。
特開2004−172542号公報
しかしながら、最近の半導体装置では、高速に信号処理を行うために動作周波数が高くなっており、発熱量が増大している。一方、上述した半導体装置は、装置全体のサイズが小さいために、表面積が小さく放熱性が充分ではない。従って、半導体装置の動作に伴い、半導体装置の温度が急激に上昇して、特性劣化や破壊等の問題が生じていた。
この問題を解決する方法として、半導体装置が実装される実装基板側の導電パターンを部分的に広くして、この導電パターンを介して半導体装置の放熱を行う方法がある。しかしながら、この方法では、実装基板側の導電パターンを幅広にすることから、半導体装置を実装するために実質的に必要とされる実装基板の面積が大きくなり、実装密度が低下してしまう問題があった。
更に、上述した製造方法に於いては、ブレードを用いたダイシングの工程に於いてチッピングが発生し、各半導体装置部102の半導体基板109に欠けが発生する問題があった。この欠けが大きいと、半導体装置の特性が劣化して不良が発生する。また、この欠けが小さくても、性能的に不良とは成らないが、WLPである半導体装置108の場合は、半導体基板109の側面が剥き出しになる為、外観不良になる。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性が向上された半導体装置およびその製造方法を提供することにある。
本発明の半導体装置の製造方法は、回路素子と電気的に接続された電極が形成される第1主面と、前記第1主面に対向する第2主面とを具備し、ダイシングラインにより区画される複数の半導体装置部が形成された半導体ウェハを用意する工程と、前記半導体ウェハの前記第2主面に、金属から成る放熱板を接着する工程と、前記放熱板の主面をダイシングシートに接触させることにより、前記放熱板を介して前記半導体ウェハを前記ダイシングシートに貼着する工程と、前記ダイシングラインに沿って前記半導体ウェハおよび前記放熱板をダイシングすることで、分離された前記放熱板から成るヒートシンクが半導体基板に貼着された状態の前記半導体装置部を個別に分離する工程と、前記ヒートシンクが貼着された状態の前記半導体装置部を、前記ダイシングシートから剥離する工程と、を具備し、前記放熱板は、前記半導体ウェハに貼着される第1主面と、前記第1主面に対向する第2主面とを具備し、前記放熱板の第2主面には、前記半導体ウェハのダイシングラインに対して並行に延在する溝を設け、前記溝の位置と前記ダイシングラインの位置とを重畳させることを特徴とする。
本発明の半導体装置に依れば、半導体基板の主面に放熱体を搭載したので、装置全体の表面積を増大して放熱性を向上させることができる。更に、放熱体として半導体基板よりも熱伝導性に優れる材料を採用すると、半導体基板に形成された回路素子が動作することにより発生した熱は、放熱体を介して積極的に外部に放出される。従って、高速に処理を行う回路が半導体装置に内蔵されても、半導体装置の温度上昇を抑制することができる。
本発明の半導体装置の製造方法に依れば、放熱板を介して半導体ウェハをダイシングシートに貼着した後に、半導体ウェハに形成された各半導体装置部を個別に分離している。従って、放熱板により、ダイシングの工程における半導体ウェハに作用する曲げ応力が緩和されるので、半導体ウェハの割れが抑制される。
更に、本発明では、金属等から成る放熱板が貼着された状態で半導体装置部がダイシングウェハから剥離される。従って、剥離される半導体装置部が、隣接する他の半導体装置部に接触しても、下部の放熱板同士が接触するので、半導体装置部の半導体基板は互いに接触せずにチッピングの発生が防止されている。
以下、本実施の形態を図を参照して詳述する。
<第1の実施の形態>
先ず、図1を参照して本形態の半導体装置10の構成を説明する。図1(A)は半導体装置10の断面図であり、図1(B)はその斜視図である。
図1(A)および図1(B)を参照して、半導体装置10は、半導体基板11と、半導体基板11の上面(第2主面)に搭載されたヒートシンク17(放熱体)と、半導体基板11の下面(第1主面)に形成された配線14等を具備している。
半導体基板11は、例えばシリコン等の半導体材料から成り、その内部には拡散工程により回路素子が形成されている。例えば、バイポーラトランジスタ、MOSFET、ダイオード、メモリ等が半導体基板11に形成される。半導体基板11の厚みは、例えば25μm〜500μm程度(例えば50μm程度)である。本形態では、例えば銅等の金属から成るヒートシンク17を半導体基板11上に搭載して補強しているため、半導体基板11の厚みを50μm程度に薄くすることができる。半導体基板11の平面的な大きさは、例えば0.5mm×0.5mm〜10mm×10mm程度である。
ヒートシンク17は、半導体基板11の上面に搭載されその平面的な大きさは半導体基板11と略同一である。また、ヒートシンク17の厚みは、500μm〜2mmであり、半導体基板11よりも厚く形成されても良い。ヒートシンク17で補強することにより半導体基板11を例えば50μm程度に薄くすることができるので、結果的に半導体装置10全体を薄くすることができる。ヒートシンク17は、絶縁性接着材等を用いて半導体基板11の上面に固着されている。なお、溝18が形成されたヒートシンク17は、銅等の金属に対して押し出し成形を行うことにより製造することができる。
更に、ヒートシンク17の材料としては、半導体基板11よりも熱伝導性に優れる材料が好ましい。例えば、銅やアルミニウム等の金属はヒートシンク17の材料として好適である。ここで、半導体基板11の材料であるシリコンの熱伝導率は168〔W/m/K〕であり、銅の熱伝導率は390〔W/m/K〕であり、アルミニウムの熱伝導率は236〔W/m/K〕である。このように熱伝導率の高い材料をヒートシンク17として採用することにより、半導体基板11の放熱性を向上させることができる。
更にまた、ヒートシンク17の材料としては、樹脂を採用することもできる。一般的に樹脂は金属よりも熱伝導性に劣る材料ではあるが、樹脂から成るヒートシンク17を採用すると、半導体装置10全体の表面積が大きくなるので放熱性が向上される。更に、アルミナ等から成るフィラーが充填された樹脂からヒートシンク17を形成すると、放熱性を更に向上させることができる。また、ヒートシンク17として、半導体装置の製造工程で用いるダイシングシートを採用することもできる。この事項の詳細は後述する。
図1(B)を参照して、ヒートシンク17には、半導体基板11に当接しない面(上面)から溝18が形成されている。この溝18の幅は20μm〜100μm程度であり、深さはヒートシンク17を貫通しない範囲(例えば、400μm〜2mm未満)である。更に、溝18は、半導体基板11の側辺に対して並行に延在し、半導体基板11の前面端部から後面端部まで連続して直線的に形成されている。ここで、溝18は格子状に設けても良く、この場合はヒートシンク17の表面積を更に増大させて放熱効果を向上させることができる。
半導体基板11の下面には、内部の素子(活性領域)と電気的に接続された電極13が形成されている。この電極13が形成される部分を除いて、半導体基板11の下面は絶縁層12により被覆されている。絶縁層12は、例えば窒化膜や樹脂膜から成る。更に、電極13の下面は絶縁層12から下方に露出している。
絶縁層12の下面には、電極13とコンタクトした配線14が形成されている。ここで、電極13は半導体装置10の周辺部に設けられ、配線14は周辺部から内部に向かって延在している。配線14の一部分はパッド状に形成され、このパッド状の部分に外部電極15が溶着されている。外部電極15は、半田等の導電性接着材から成る。上記のように配線14を設けることにより、互いに接近して配置された電極13を、互いに離間する外部電極15として再配置することができる。更に、外部電極15が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層16により配線14は被覆される。
<第2の実施の形態>
本形態では、図2から図4を参照して、第1の実施の形態にて構成を説明した半導体装置の製造方法を説明する。
図2(A)を参照して、半導体ウェハ22は、電極13等が形成された上面(第1主面)と、平坦な下面(第2主面)とを具備する。更に、半導体ウェハ22にはマトリックス状に多数個(例えば数百個)の半導体装置部24が形成されている。半導体装置部24は、格子状に規定されたダイシングライン27により区画されている。ここで、半導体装置部24とは、1つの半導体装置と成る部位である。各半導体装置部24では、所定の回路素子(活性領域)が半導体ウェハ22の内部に形成され、この素子とコンタクトした電極13が周辺部に配置されている。シリコン等の半導体材料から成る半導体ウェハ22の厚みは、例えば50μm〜500μm程度である。
図2(B)を参照して、放熱板19は厚みが500μm〜2mm程度の銅やアルミニウム等の金属から成り、その平面的な大きさは半導体ウェハ22と同等である。放熱板19の上面(第1主面)は半導体ウェハ22の下面と当接する平滑面であり、下面(第2主面)には溝18が形成されている。この溝18の延在方向は、上述したダイシングライン27と並行が好適である。このことにより、溝18の延在方向と、半導体装置部24の側辺とを並行にすることができ、装置の外観を良好にすることができる。更に、溝18とダイシングライン27とを重畳させることで、ダイシングの工程に於いて、溝18が形成されていない厚み部分の放熱板19を除去するのみで放熱板19を切断できる。
半導体ウェハ22と放熱板19との接着は、絶縁性樹脂等の接着材を用いて行われる。即ち、放熱板19の上面または半導体ウェハ22の裏面に接着材を塗布した後に、両者を貼り合わせて接着させる。
図2(C)を参照して、各半導体装置部24では、半導体ウェハ22の内部に形成された素子と接続された電極13が周辺部に形成される。半導体ウェハ22の上面は、電極13を露出させた状態で、樹脂等から成る絶縁層12により被覆される。また、絶縁層12の上面には、半導体装置部24の周辺部から中心部に向かって延在する配線14が形成される。更に、パッド状に形成された配線14の上面には半田等から成る外部電極15が溶着されている。また、絶縁層12の上面は、外部電極15が形成される箇所を除いて、全面的に被覆層16により被覆されている。この被覆層16により配線14が被覆されている。
図3を参照して、次に、放熱板19および半導体ウェハ22をダイシングシート21に貼着した後にダイシングする。図3(A)は本工程を示す断面図であり、図3(B)は斜視図であり、図3(C)はダイシングを行った後の断面図である。
図3(A)を参照して、上面に半導体ウェハ22が貼着された放熱板19の下面を、ダイシングシート21に貼着する。ダイシングシート21は、柔らかく且つ伸縮可能な樹脂材料から成りその厚さは例えば50μm〜100μm程度である。また、ダイシングシート21は、少なくとも紫外線を良好に透過させる材料が好ましい。ダイシングシート21が紫外線を透過させることにより、後の工程にて、ダイシングシート21の下方から紫外線を照射して、接着層25の接着力を低減させて、半導体装置部24を容易に剥離させることができる。
接着層25は、ダイシングシート21の上面全域を被覆するように形成され、放熱板19をダイシングシート21に貼着させる機能を有する。接着層25の厚さは、例えば20μm〜40μm程度である。また、接着層25としては、外力が加わると硬化して粘着力が低減するものが好ましい。この外力としては、例えば熱や所定の波長の光線(例えば紫外線)がある。一例として、紫外線が照射されると硬化して粘着力が低減する樹脂材料は、接着層25の材料として好適である。このようなタイプの接着層25が表面に塗布されたダイシングシート21は、一般的にUVシートと称されている。
図3(B)を参照して、次に、半導体ウェハ22および放熱板19を同時にダイシングして、半導体装置部24を個別に分離する。ここでは、半導体ウェハ22等が貼着されたダイシングシート21の周辺部はウェハリング23により機械的に支持されている。ここでウェハリング23は、例えばステンレス等から成る金属板をリング状に加工したものであり、その内径は半導体ウェハ22の直径よりも大きい。
半導体装置部24はマトリックス状に配置されているので、ブレード26を用いて一方向にダイシングライン27に沿って多数回のダイシングを行った後に、ウェハリング23を90℃回転させて、再びダイシングライン27に沿って多数回のダイシングを行う。
図3(C)を参照して、本工程では、少なくとも被覆層16、絶縁層12、半導体ウェハ22、放熱板19が切断されるように、ダイシングを行う。実際は、この切断を確実に行うために、接着層25が切除され、更にダイシングシート21が部分的に切除されるようにダイシングが行われても良い。
本形態では、半導体ウェハ22とダイシングシート21との間に放熱板19を設けることにより、半導体ウェハ22の破損が防止されている。具体的には、ダイシングシート21は、柔らかい樹脂材料から成る。従って、ブレード26による押圧力を上方から半導体ウェハ22に加えると、ブレード26が当接する部分の下方のダイシングシート21が沈み込んで、半導体ウェハ22に曲げ応力が作用し破損が生じる恐れがある。本形態では、ダイシングシート21よりも硬く機械的強度に優れる放熱板19を、半導体ウェハ22の下面に設けている。従って、放熱板19により上記した曲げ応力が低減されて、半導体ウェハ22の割れが防止されている。
更に本形態では、各半導体装置部24同士の間に位置するダイシングライン27の下方に、放熱板19の溝18が位置している。このことにより、溝18が設けられていない厚み部分の放熱板19をダイシングにより除去するのみで、放熱板19が分断される。銅等の金属から成る放熱板19を、ダイシングブレード26を用いてダイシングすると、ダイシングブレード26の消耗しやすい。そこで、溝18を設けた箇所によりダイシングを行うことで、切除する部分の放熱板19が薄くなり、ブレード26の摩耗を少なくできる利点がある。
本工程により、半導体ウェハ22から個別の半導体装置部24が得られる。個々の半導体装置部24は電気的にも分離しているので、プローブを外部電極15に当接させて個々の半導体装置部24の電気的特性等をテストすることができる。
図4を参照して、次に、半導体装置部24をダイシングシート21から分離する。図4は本工程を示す断面図である。
図4を参照して、本工程では、ダイシングシート21の下方から紫外線29が照射されている。ダイシングシート21は紫外線に対して透明性が高い樹脂材料から成るので、紫外線29はダイシングシート21を透過して接着層25に到達する。紫外線29が照射された接着層25は硬化し接着力が低減する。このことにより、半導体装置部24が剥離しやすい状況が作り出される。
次に、不図示の吸着コレットを用いて、半導体装置部24をダイシングシート21から分離する。上述した紫外線照射により接着層25の接着力は低減されているので、半導体装置部24は容易に剥離できる。
本工程では、半導体装置部24の半導体基板11の下面に放熱板19が貼着されているので、剥離の工程に於ける半導体基板11の割れや欠けが防止できる。具体的には、不図示の吸着コレットを用いて、中央に位置する半導体装置部24を上方に持ち上げると、ダイシングシート21が僅かに同伴して上方に持ち上げられる。ダイシングシート21が持ち上げられる理由は、接着層25の接着力が僅かながら残存しているからである。
このような状態で、中央の半導体装置部24を更に上方に持ち上げると、持ち上げられた中央部の半導体装置部24が、両側の半導体装置部24に接触してしまう恐れがある。従来では、半導体基板11が直にダイシングシート21に貼着されていたので、脆い半導体基板11同士が接触して欠けや割れの発生を招いていた。本形態では、半導体基板11の下面に、金属から成る放熱板19が貼着されている。従って、ピックアップに伴い隣接する半導体装置部24同士が接触しても、金属である放熱板19同士が接触する。このことから、半導体基板11にはキズが発生しない。また、放熱板19は延性に優れた金属から成るので、接触に伴うキズは付きにくい。仮に、放熱板19にキズが付いても外観上殆ど問題はない。
上記の工程により、図1に示す半導体装置10が製造される。また、ダイシングシート21から剥離された半導体装置部24は搬送されて、外部電極を溶融させるリフローの工程等により実装基板等に実装される。
<第3の実施の形態>
図5を参照して、他の形態の半導体装置の製造方法を説明する。本形態の製造方法は、ダイシングシートの一部分を、放熱体として半導体装置に残存する事項が第2の実施の形態と異なる。他の方法は、上述した第2の実施の形態と同様である。
図5(A)を参照して、先ず、拡散工程等により多数の半導体装置部24が形成された半導体ウェハ22を、第2接着層20を介してダイシングシート21に貼着する。
ダイシングシート21は、第1接着層28を介して接着された第1シート31および第2シート32から成る。第1シート31と第2シート32との境界面は凹凸面となっておりここでは、矩形の形状の凹凸が設けられた断面となっている。従って、両者の境界面では、第1シート31が凸状に成っている部分では第2シート32が凹状に成っており、第1シート31が凹状に成っている部分では第2シート32が凸状に成っている。ダイシングシート21の厚みは、例えば100μm〜200μm程度である。
第1シート31と第2シート32との接着面が凹凸形状を呈していることにより、両者の接着力が向上されて、製造途中に於ける両者の乖離が防止できる。更に、放熱体として装置の一部を構成する第1シート31の裏面が凹凸形状となるので、表面積が増大されて放熱効果が向上される。
第1シート31は、ダイシングシート21の上層であり、上面が第2接着層20を介して半導体ウェハ22の裏面に貼着される。第1シート31は、半導体装置の放熱体として用いられるので、熱伝導性の向上のためにシリカ等の無機フィラーが混入された樹脂から構成されても良い。第1シート31の厚みはダイシングシート21の半分程度で良く、例えば、50μm〜100μm程度である。
第2シート32は、ダイシングシート21の下層を構成している。第2シート32の材料としては、第1接着層28の接着力を低減させるために照射される光線(例えば紫外線)を良好に透過させる樹脂材料が好適である。このようにすることで、ダイシングシート21の下方から照射される光線を容易に第1接着層28まで到達させることができる。第2シート32の厚みは第1シート31と同様に、50μm〜100μm程度で良い。
第2接着層20は、放熱体として半導体装置の一部を構成する第1シート31を半導体ウェハ22に接着させる機能を有する。第2接着層20としては通常の絶縁性接着樹脂が採用できる。紫外線を照射する次工程以降も接着力を維持させるために、第2接着層20は、紫外線照射により接着力が低減しないものである必要がある。
第1接着層28は、加熱や光線照射により接着力が低減する樹脂材料が好ましい。このようにすることで、半導体装置の一部を構成する第1シート31と、ダイシングのための支持部材として機能する第2シート32との分離が容易になる。
図5(B)を参照して、各半導体装置部24が分離されるように、半導体ウェハ22をダイシングにより分割する。本工程のダイシングの詳細は、上述した第2の実施の形態と同様である。ここでは、少なくとも被覆層16、絶縁層12、半導体ウェハ22、第2接着層20、第1シート31が分断されるようにダイシングが行われる。更に、このダイシングを確実に行うために、第1接着層28および第2シート32の一部が分断されるまでダイシングが行われても良い。
図5(C)を参照して、次に、各半導体装置部24をダイシングシート21から分離する。先ず、ダイシングシート21の下方から紫外線29を照射する。このことにより、照射された紫外線29は、第2シート32を透過して第1接着層28に到達し、第1接着層28は硬化して接着力が低減される。また、第1接着層28が加熱により接着力が低減する性質を有している場合は、加熱処理を行い第1接着層28の接着力を低減させる。また、紫外線29が第2接着層20に到達しても、第2接着層20の接着力は変化しない。
次に、不図示の吸着コレット等を用いて、半導体装置部24をダイシングシート21から分離する(ピックアップする)。ここでは、第2接着層20を介して半導体基板11の下面に接着された第1シート31も、半導体装置部24の一部としてダイシングシート21から剥離される。
また、上記したピックアップの工程にて隣接する半導体装置部24同士が接触しても、樹脂材料から成る下部の第1シート31同士が接触し、半導体基板11同士は接触しない。従って、本工程に於ける半導体基板11の割れやキズの発生等は抑制されている。
上述した工程により、樹脂材料から成る放熱体を有する半導体装置が製造される。
本発明の半導体装置を示す図であり、(A)は断面図であり、(B)は斜視図である。 本発明の半導体装置の製造方法を示す図であり、(A)は斜視図であり、(B)は斜視図であり、(C)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は斜視図であり、(C)は断面図である。 本発明の半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)−(C)は断面図である。 従来の半導体装置の製造方法を示す図であり、(A)−(C)は断面図である。
符号の説明
10 半導体装置
11 半導体基板
12 絶縁層
13 電極
14 配線
15 外部電極
16 被覆層
17 ヒートシンク
18 溝
19 放熱板
20 第2接着層
21 ダイシングシート
22 半導体ウェハ
23 ウェハリング
24 半導体装置部
25 接着層
26 ブレード
27 ダイシングライン
28 第1接着層
29 紫外線
31 第1シート
32 第2シート

Claims (4)

  1. 回路素子と電気的に接続された電極が形成される第1主面と、前記第1主面に対向する第2主面とを具備し、ダイシングラインにより区画される複数の半導体装置部が形成された半導体ウェハを用意する工程と、
    前記半導体ウェハの前記第2主面に、金属から成る放熱板を接着する工程と、
    前記放熱板の主面をダイシングシートに接触させることにより、前記放熱板を介して前記半導体ウェハを前記ダイシングシートに貼着する工程と、
    前記ダイシングラインに沿って前記半導体ウェハおよび前記放熱板をダイシングすることで、分離された前記放熱板から成るヒートシンクが半導体基板に貼着された状態の前記半導体装置部を個別に分離する工程と、
    前記ヒートシンクが貼着された状態の前記半導体装置部を、前記ダイシングシートから剥離する工程と、を具備し、
    前記放熱板は、前記半導体ウェハに貼着される第1主面と、前記第1主面に対向する第2主面とを具備し、
    前記放熱板の第2主面には、前記半導体ウェハのダイシングラインに対して並行に延在する溝を設け、
    前記溝の位置と前記ダイシングラインの位置とを重畳させることを特徴とする半導体装置の製造方法。
  2. 前記放熱板の平面視での大きさは、前記半導体ウェハと同等であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記ダイシングシートの表面には、紫外線が照射されると硬化して接着力が低下する接着層が設けられ、
    前記剥離する工程は、前記ダイシングシートを透過して前記接着層に紫外線を照射することで、前記接着層の接着力を低下させた後に行われることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記剥離する工程では、
    前記半導体装置部をコレットで吸引して前記ダイシングシートから剥離することを特徴とする請求項1から請求項の何れかに記載の半導体装置の製造方法。
JP2006091170A 2006-03-29 2006-03-29 半導体装置の製造方法 Active JP5165207B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006091170A JP5165207B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法
US11/692,596 US8736047B2 (en) 2006-03-29 2007-03-28 Semiconductor device and manufacturing method thereof
CNB2007100889843A CN100485915C (zh) 2006-03-29 2007-03-29 半导体装置及其制造方法
US14/248,020 US9917010B2 (en) 2006-03-29 2014-04-08 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091170A JP5165207B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266419A JP2007266419A (ja) 2007-10-11
JP5165207B2 true JP5165207B2 (ja) 2013-03-21

Family

ID=38557606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091170A Active JP5165207B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8736047B2 (ja)
JP (1) JP5165207B2 (ja)
CN (1) CN100485915C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266853A (ja) * 2008-04-22 2009-11-12 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP4873002B2 (ja) * 2008-12-12 2012-02-08 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
US8283776B2 (en) * 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
US10186458B2 (en) 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
JP2015070146A (ja) * 2013-09-30 2015-04-13 力成科技股▲分▼有限公司 半導体装置
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
CN110466243B (zh) * 2018-05-11 2022-08-23 重庆莱宝科技有限公司 一种自动丝印方法
KR20210101574A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP2757805B2 (ja) * 1995-01-27 1998-05-25 日本電気株式会社 半導体装置
JPH09148380A (ja) * 1995-11-24 1997-06-06 Sony Corp 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JPH10279845A (ja) * 1997-03-31 1998-10-20 Nippon Paint Co Ltd 遠赤外線輻射塗料
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6162659A (en) * 1999-03-05 2000-12-19 International Business Machines Corporation Method for manufacturing a package structure having a heat spreader for integrated circuit chips
JP2001118953A (ja) 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3459622B2 (ja) 2000-07-18 2003-10-20 サンユレック株式会社 電子部品の製造方法
JP2002033425A (ja) 2000-07-18 2002-01-31 Matsushita Electric Works Ltd 放熱構造
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
KR101093471B1 (ko) * 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
WO2002084750A1 (en) * 2001-04-12 2002-10-24 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
JP2003031725A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003026777A (ja) 2001-07-23 2003-01-29 Kyocera Chemical Corp ヒートシンク形成用樹脂組成物および電子部品封止装置
DE60327962D1 (de) 2002-04-03 2009-07-30 Panasonic Corp Eingebautes Halbleitermodul im Millimeterwellenband
US6710442B1 (en) * 2002-08-27 2004-03-23 Micron Technology, Inc. Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
EP2308621B1 (en) * 2004-01-30 2015-07-08 Mitsubishi Materials Corporation Surface-coated cutting tool made of hard metal
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
JP2005340655A (ja) 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4086822B2 (ja) * 2004-08-19 2008-05-14 富士通株式会社 熱伝導構造体及び熱伝導構造体の製造方法
US20060037441A1 (en) 2004-08-19 2006-02-23 Eastman Kodak Company Method for fabrication of electrophotographic cylinder cores
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
US20080242003A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Integrated circuit devices with integral heat sinks
US20090108437A1 (en) * 2007-10-29 2009-04-30 M/A-Com, Inc. Wafer scale integrated thermal heat spreader
JP4539773B2 (ja) * 2008-03-07 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
DE102012209293B3 (de) * 2012-06-01 2013-06-20 Helmholtz-Zentrum Dresden - Rossendorf E.V. Sputterverfahren
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices

Also Published As

Publication number Publication date
CN100485915C (zh) 2009-05-06
US20070228554A1 (en) 2007-10-04
JP2007266419A (ja) 2007-10-11
US20140220739A1 (en) 2014-08-07
US9917010B2 (en) 2018-03-13
US8736047B2 (en) 2014-05-27
CN101047155A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
JP5165207B2 (ja) 半導体装置の製造方法
JP4796588B2 (ja) 半導体装置の製造方法
US8053337B2 (en) Method of manufacturing semiconductor device
JP2009032929A (ja) 半導体装置及びその製造方法
TWI733049B (zh) 半導體封裝及其製造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
JP2004165191A (ja) 半導体装置、半導体装置の製造方法及びカメラシステム
JP5352624B2 (ja) 半導体装置の製造方法
JP2005005380A (ja) 半導体装置の製造方法
JP2006339354A (ja) 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法
JP2005167024A (ja) 半導体装置及びその製造方法
JP2013080972A (ja) 半導体装置の製造方法
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP2014146829A (ja) 半導体チップおよび半導体装置
JP2007266418A (ja) 半導体装置およびその製造方法
JP2007013209A (ja) 半導体装置
US7956435B2 (en) Semiconductor device
WO2011049234A1 (ja) 基板およびそれを用いた回路装置の製造方法
US6822323B1 (en) Semiconductor package having more reliable electrical conductive patterns
JP2004319779A (ja) 半導体チップ搭載用配線基板及びその製造方法
JP2011035140A (ja) 半導体装置及びその製造方法
JP2006140402A (ja) 半導体集積回路装置
JP2000077361A (ja) 半導体ウエハのダイシング方法
JP3963796B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111206

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250