JP2757805B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2757805B2 JP2757805B2 JP7031350A JP3135095A JP2757805B2 JP 2757805 B2 JP2757805 B2 JP 2757805B2 JP 7031350 A JP7031350 A JP 7031350A JP 3135095 A JP3135095 A JP 3135095A JP 2757805 B2 JP2757805 B2 JP 2757805B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- chip
- semiconductor substrate
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
にプレーティッドヒートシンク(PHS)構造を有する
半導体装置に関する。
の一例を図4を参照して以下に説明する。
前のチップの断面図である。図4(a)を参照して、半
導体基板であるGaAs基板1の表面にトランジスタ等
の回路素子が形成されている。図4(a)の素子として
は電界効果トランジスタ(FET)を想定し、ソース電
極2、ゲート電極3、ドレイン電極4が表面に形成され
ている。
半導体装置では素子部での発熱があるため、熱抵抗の大
きいGaAs基板等を薄くし、裏面にプレーティッドヒ
ートシンク(PHS)として熱抵抗の小さい金属層、例
えばAu膜5を設けている。
金属であるAuSnはんだ7をソルダーとして用いて熱
伝導度の優れたCuパッケージ8にマウントした後の断
面図である。
では、半導体基板とPHS金属層の2層構造になってい
るため、チップをパッケージへマウントする際にソルダ
ーの融点まで温度を上げた際、図5に示すように、バイ
メタル効果によりチップに反りが生じてしまうという問
題があった。また、後に説明するように、GaAs電界
効果トランジスタの高出力化には熱抵抗を下げることが
必要とされるが、このためGaAs基板を薄膜化すると
PHSとのバイメタル効果により反りがさらに増加し、
一方、PHS金属層を薄膜化すると機械的強度が減少し
てしまう。
63−198363号公報には、図6に示すように、半
導体基板(GaAs基板1)の下面部にバスタブ状の凹
部を形成し、この凹部に放熱用の金属(Au)5を充填
した構造が提案されている。しかし、この場合、チップ
周辺に半導体基板を残す必要があり、チップ全体を研磨
することはできず、部分的エッチングにより凹部を形成
することが必要とされ、工程の増加、加工精度の低下等
の点で問題がある。さらには、Au膜5とGaAs基板
1との熱膨張の違いにより、GaAs基板1にクラック
が発生するという問題がある。
公報には、図7に示すように、半導体表面の素子部の厚
い電極・導体部分の熱膨張率をPHS金属層と同等以上
として、反りを低減するようにした構成が提案されてい
る。しかしながら、この場合表面の電極・導体部分の厚
さをPHSと同等程度にする必要があり、厚い金属層の
パターニング技術が必要となる。さらに、表面電極・導
体部分のパターニングによっては面積が少ない等の理由
により反りが緩和されないという問題がある。
を解消し、プレーティッドヒートシンク(PHS)構造
を有する半導体装置において、マウント後のチップの反
りを低減することを可能とする構成を提供することを目
的とする。
本発明の半導体装置は、半導体基板の裏面に被着した金
属層を介して前記半導体基板が発生する熱を逃がすため
のプレーティッドヒートシンク(PHS)構造を有する
半導体装置において、前記金属層が、熱膨張率が互いに
異なる2種類の金属が少なくとも2層以上積層されて構
成され、前記2種類の金属の内、前記半導体基板の熱膨
張率に比べて大きい熱膨張率を有する第1の金属が前記
半導体基板の裏面に被着され、該第1の金属の上層に第
2の金属が形成され、前記第2の金属の熱膨張率と前記
半導体基板の熱膨張率との間の熱膨張率の差が、前記第
1の金属の熱膨張率と前記半導体基板の熱膨張率との間
の熱膨張率の差よりも小さい、ことを特徴とする。
の厚さを半導体基板の厚さの略1/5以下とし、さらに
裏面に被着した金属層の上層にAuSn層を被着するよ
う構成としてもよい。
の小さい金属層が、PHS構造を構成する他の金属(A
u膜)の上層に形成されれたことにより、チップマウン
ト時に生じる反りとは逆方向へ反ろうとする力が働き、
全体でチップの反りが緩和される。
異なる2種類の金属を複数層交互に積層した場合、2種
類の金属の界面が複数層存在し、熱膨張率の差による界
面と平行方向のストレスが分散され、密着層の挿入なし
に膜剥がれの危険性を回避できるという利点を有する。
ては、半導体基板の厚さより膜厚の小な、金属層(Au
膜)の上層にAuSn膜を十分厚く形成することによ
り、機械的強度が補強され、チップ組立時のハンドリン
グによるチップの破壊を回避すると共に、チップのマウ
ントに際してはAuSnの融点280[℃]以上に加熱
することによりチップ裏面に形成したAuSn膜が融け
てしまう(マウント用のはんだの役割を果たす)ため、
チップの反りには寄与せず、マウント後のチップの反り
はGaAs基板とAu膜のバイメタル効果のみによって
決まり、Au膜を略2[μm]と薄くした場合バイメタ
ル効果によるチップの反りは非常に小さくすることがで
きる。
明する。
る半導体装置のマウント前のチップの断面図である。
表面に高出力電界効果トランジスタのソース電極2、ゲ
ート電極3及びドレイン電極4が形成され、GaAs基
板1の裏面にはめっき法等で成膜されたAu膜5及びス
パッタ法等で成膜されたW膜6が形成されている。
低融点金属AuSnはんだ7を用いて熱伝導度の優れた
Cuパッケージ8にマウントした後の断面図である。
熱は、GaAs基板1を伝導してAu膜5及びW膜6を
介してCuパッケージ8へ放熱される。
5[Wm-1K-1]程度であり、Siと比較して2〜3倍
大きいことから、GaAs基板1の熱抵抗をできるだけ
小さくするために、GaAs基板1の厚さはできるだけ
薄くする必要があり、通常50[μm]以下とする。本
実施例においては、GaAs基板1を25[μm]とし
た。
強度が低下する。この機械的強度低下を防ぐために、半
導体裏面に形成するPHSとして用いるAu膜5の厚さ
は通常10[μm]以上必要であり、本実施例ではAu
膜5の厚さを15[μm]としている。
いて、本実施例のようにW膜6が設けられない場合、A
uSnはんだ7でチップをマウントする際に、AuSn
(Sn:20wt%)の融点280[℃]以上に加熱さ
れ、その際、GaAs基板1とAu膜5の熱膨張率の違
いから生じるチップ反りL(図5参照)は、約100
[μm]に達する。
パラメータとして熱膨張率から算出したマウント時のチ
ップの反りLの計算結果を示すグラフであり、横軸はA
u膜の厚さ、縦軸は図5に示す反りLを示し、実線はA
u層5の上にW膜6を設けない構成のチップ反りLを表
し、点線、第1の破線、第2の破線、一点鎖線、二点鎖
線等がW膜6の膜厚1、2、3、4、10[μm]の場
合の反りLをそれぞれ表している。
合、GaAs基板1の膜厚25[μm]に対してAu膜
5の膜厚が15[μm]程度の場合、最も反りLが大き
くなる(最大値160μmに達している)。
5の上層に形成したことにより逆方向へ反ろうとする力
が働き、全体でチップの反りが緩和される。
及び鎖線等に示されるように、W膜6の厚さによって反
りLが緩和される。
Au膜5上に好ましくは3[μm]の厚さに形成するこ
とによって、W膜がない場合と比べて、チップの反りL
を1/5程度に押さえることができる。
に、熱膨張率が小さい金属例えばMo等を用いることも
可能である。
る半導体装置のマウント前のチップの断面図である。ま
た、図2(b)はこのチップを低融点金属AuSnはん
だ7を用いて熱伝導度の優れたCuパッケージ8にマウ
ントした後の断面図である。
も、前記第1の実施例と同様、GaAs基板1の表面に
高出力電界効果トランジスタのソース電極2、ゲート電
極3及びドレイン電極4が形成されている。
き法等で成膜されたAu膜5及びスパッタ法等で成膜さ
れたW膜6が形成されている。なお、本実施例ではGa
As基板1の厚さは25[μm]とした。
5[μm]とし、W膜の6の厚さを1[μm]として、
図2に示すように、交互に3層ずつ積層している。本実
施例ではW膜6の形成にCVD法を用いた。
寸法の半導体装置で、W膜6がない場合と比較して、マ
ウント後のチップの反りを1/5以下に押さえることが
できた。
W膜6の界面は一層しかなくこの界面に熱膨張率の差に
よる界面と平行方向のストレスが集中し、界面の密着性
が問題になる場合がある。もし、このようなストレスに
よる剥がれが問題になる場合、Au膜5とW膜6の間に
Ti等の密着層をわずかに挿入する必要がある。
5とW膜6の界面は複数層存在し、熱膨張率の差による
界面と平行方向のストレスが分散され、密着層の挿入な
しに膜剥がれの危険性はなくなるという利点を有する。
に熱膨張率が小さい金属例えばMo等を用いることも可
能である。
る半導体装置のマウント前のチップの断面図である。
も前記第1、第2の実施例と同様に、GaAs基板1の
表面に高出力電界効果トランジスタのソース電極2、ゲ
ート電極3及びドレイン電極4が形成されている。
Sn膜(Sn:20wt%)9がめっき法により形成さ
れている。
5[μm]とし、Au膜5の厚さを2[μm]、AuS
n膜9の厚さを15[μm]としている。
合、図8の実線に示すように、Au膜を2[μm]と薄
くすればバイメタル効果によるチップの反りは非常に少
ないものの、GaAs基板1とAu膜5の厚さをあわせ
てもわずかに27[μm]しかなく機械的強度が極端に
低く、チップ組立時のハンドリングによりチップが破壊
されてしまう可能性が非常に高い。
膜5の上層にAuSn膜9を十分厚く形成することによ
り、機械的強度が補強され、チップ組立時のハンドリン
グによってもチップが破壊されてしまう可能性が低い。
nの融点280[℃]以上に加熱することによりチップ
裏面に形成したAuSn膜9が融けだしマウント用のは
んだの役割を果たす。AuSnは融けてしまうため、チ
ップの反りには寄与せず、マウント後の反りはGaAs
基板1とAu膜5だけのバイメタル効果のみによって決
まる。
の薄さから、チップの反りを非常に小さくすることがで
きる。
m]の寸法の半導体装置で、Au膜が15[μm]の場
合と比較して、マウント後のチップの反りを1/3以下
に押さえることができた。
したが、Au膜とSn膜を積層構造に形成し加熱時に共
晶合金を形成するような膜厚に各々設定してもよい。
したが、本発明は、上記態様にのみ限定されず、本発明
の原理に準ずる各種態様を含むことは勿論である。
半導体基板とPHS金属層の2層構造を有する半導体装
置のチップをパッケージへマウントする際に、ソルダー
の融点まで温度を上げた時にバイメタル効果により生じ
るチップに反りが大幅に低減される。すなわち、本発明
によれば、PHS構造における熱膨張率の小さい金属層
が、PHS構造を構成する他の金属(Au膜)の上層に
形成されれたことにより、チップマウント時に生じる反
りとは逆方向へ反ろうとする力が働き、全体でチップの
反りが緩和される。本発明の定量的効果として、マウン
ト後のチップの反りは従来例の1/5程度に低減され
る。
異なる2種類の金属を複数層交互に積層した場合、2種
類の金属の界面が複数層存在し、熱膨張率の差による界
面と平行方向のストレスが分散され、密着層の挿入なし
に膜剥がれの危険性を回避できるという効果を有する。
さより膜厚の小な金属層(Au膜)の上層にAuSn膜
を十分厚く形成することにより、チップの機械的強度を
確保する効果を有すると共に、チップ組立時のハンドリ
ングによるチップの破壊を回避すると共に、チップのマ
ウント時AuSnの融点以上に加熱することによりチッ
プ裏面に形成したAuSn膜が融け出してしまう(マウ
ント用のはんだの役割を果たす)ため、チップの反りに
は寄与せず、マウント後のチップの反りは半導体基板と
膜厚の小な金属層(Au膜)のバイメタル効果のみによ
って決まり、Au膜を薄くした場合バイメタル効果によ
るチップの反りを非常に小さくすることができるという
効果を有する。そして、本発明によれば、チップマウウ
ント時ソルダーの供給が不要となる等組立工程を簡易化
する。
る。(a)はマウント前のチップの構成を示す断面図で
ある。(b)はパッケージへマウント後の構成を示す断
面図である。
る。(a)はマウント前のチップの構成を示す断面図で
ある。(b)はパッケージへマウント後の構成を示す断
面図である。
る。(a)はマウント前のチップの構成を示す断面図で
ある。(b)はパッケージへマウント後の構成を示す断
面図である。
(a)はマウント前のチップの構成を示す断面図であ
る。(b)はパッケージへマウント後の構成を示す断面
図である。
に生じるチップの反りを説明するための図である。
号公報参照)を説明するための図である。
号公報参照)を説明するための図である。
り計算結果を示すグラフである。
Claims (5)
- 【請求項1】半導体基板の裏面に被着した金属層を介し
て前記半導体基板が発生する熱を逃がすためのプレーテ
ィッドヒートシンク(PHS)構造を有する半導体装置
において、 前記金属層が、熱膨張率が互いに異なる2種類の金属が
少なくとも2層以上積層されて構成され、前記2種類の金属の内、前記半導体基板の熱膨張率に比
べて大きい熱膨張率を有する第1の金属が前記半導体基
板の裏面に被着され、 前記第1の金属の上層に第2の金属が形成され、前記第
2の金属の熱膨張率と前記半導体基板の熱膨張率との間
の熱膨張率の差が、前記第1の金属の熱膨張率と前記半
導体基板の熱膨張率との間の熱膨張率の差よりも小さ
い、 ことを特徴とする半導体装置。 - 【請求項2】半導体基板の裏面に被着した金属層を介し
て前記半導体基板が発生する熱を逃がすためのプレーテ
ィッドヒートシンク(PHS)構造を有する半導体装置
において、 前記被着した金属層の厚さを前記半導体基板の厚さより
小とし、 前記半導体基板の裏面に被着した金属層の上層にAuS
n層を被着したことを特徴とする半導体装置。 - 【請求項3】前記被着した金属層の厚さを前記半導体基
板の厚さの略1/5以下としたことを特徴とする請求項
2記載の半導体装置。 - 【請求項4】前記半導体基板の裏面に、前記第1の金属
としてAu膜を形成し、該Au膜の上に、前記第2の金
属としてW又はMoの金属膜を堆積したことを特徴とす
る請求項1記載の半導体装置。 - 【請求項5】前記半導体基板の裏面に、前記第1の金属
をなすAu膜と、前記第2の金属をなすW又はMoの金
属膜と、を交互複数層積層したことを特徴とする請求項
1記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031350A JP2757805B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置 |
US08/591,977 US5698897A (en) | 1995-01-27 | 1996-01-29 | Semiconductor device having a plated heat sink |
US08/806,727 US5726494A (en) | 1995-01-27 | 1997-02-27 | Semiconductor device having a plated heat sink |
US08/899,060 US5821154A (en) | 1995-01-27 | 1997-07-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031350A JP2757805B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08203924A JPH08203924A (ja) | 1996-08-09 |
JP2757805B2 true JP2757805B2 (ja) | 1998-05-25 |
Family
ID=12328786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7031350A Expired - Fee Related JP2757805B2 (ja) | 1995-01-27 | 1995-01-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US5698897A (ja) |
JP (1) | JP2757805B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918794A (en) * | 1995-12-28 | 1999-07-06 | Lucent Technologies Inc. | Solder bonding of dense arrays of microminiature contact pads |
US6075703A (en) * | 1997-03-26 | 2000-06-13 | Samsung Electronics Co., Ltd. | Heat sink assembly |
JPH11238734A (ja) * | 1998-02-20 | 1999-08-31 | Nec Corp | 半導体集積回路 |
US6288900B1 (en) * | 1999-12-02 | 2001-09-11 | International Business Machines Corporation | Warpage compensating heat spreader |
US6456515B1 (en) | 2000-11-27 | 2002-09-24 | Briggs & Stratton Corporation | Three-phase H-bridge assembly and method of assembling the same |
US6870243B2 (en) * | 2002-11-27 | 2005-03-22 | Freescale Semiconductor, Inc. | Thin GaAs die with copper back-metal structure |
US7031163B2 (en) * | 2002-12-30 | 2006-04-18 | Texas Instruments Incorporated | Mechanical cooling fin for interconnects |
US20050059993A1 (en) * | 2003-09-17 | 2005-03-17 | Kamal Ramzipoor | Embolectomy device |
US20060045153A1 (en) * | 2004-08-31 | 2006-03-02 | Carter Serrena M | Low thermal expansion coefficient cooler for diode-laser bar |
US8541876B2 (en) * | 2005-09-30 | 2013-09-24 | Intel Corporation | Microelectronic package having direct contact heat spreader and method of manufacturing same |
JP5165207B2 (ja) * | 2006-03-29 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
WO2008007467A1 (fr) * | 2006-07-12 | 2008-01-17 | Kabushiki Kaisha Toshiba | Transistor à effet de champ |
KR100968800B1 (ko) * | 2006-07-12 | 2010-07-08 | 가부시끼가이샤 도시바 | 고주파용 반도체 장치 |
JP2010192701A (ja) * | 2009-02-18 | 2010-09-02 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法 |
DE102009059303A1 (de) * | 2009-12-23 | 2011-06-30 | United Monolithic Semiconductors GmbH, 89081 | Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil |
EP2889903A1 (en) | 2013-12-24 | 2015-07-01 | Nxp B.V. | Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method |
CN103928437B (zh) * | 2014-03-26 | 2016-10-05 | 中国电子科技集团公司第五十五研究所 | 具有双层或多层***层的砷化镓芯片背面金属的结构 |
DE102015104570B4 (de) | 2015-03-26 | 2019-07-11 | Infineon Technologies Ag | Leistungs-chip und chipanordnung |
CN110752151B (zh) * | 2019-10-30 | 2021-10-26 | 北京工业大学 | 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5144413A (en) * | 1981-11-23 | 1992-09-01 | Raytheon Company | Semiconductor structures and manufacturing methods |
JPS61168966A (ja) * | 1985-01-22 | 1986-07-30 | Nec Corp | 半導体装置の製造方法 |
JPS63198363A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | 半導体装置 |
JPS63220576A (ja) * | 1987-03-10 | 1988-09-13 | Toshiba Corp | 電界効果型半導体装置 |
JPH01257355A (ja) * | 1987-12-14 | 1989-10-13 | Mitsubishi Electric Corp | マイクロ波モノリシックic |
JPH042024U (ja) * | 1990-04-20 | 1992-01-09 | ||
JPH06168958A (ja) * | 1992-12-01 | 1994-06-14 | Japan Energy Corp | 半導体装置の製造方法 |
-
1995
- 1995-01-27 JP JP7031350A patent/JP2757805B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-29 US US08/591,977 patent/US5698897A/en not_active Expired - Lifetime
-
1997
- 1997-02-27 US US08/806,727 patent/US5726494A/en not_active Expired - Lifetime
- 1997-07-23 US US08/899,060 patent/US5821154A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5698897A (en) | 1997-12-16 |
US5726494A (en) | 1998-03-10 |
US5821154A (en) | 1998-10-13 |
JPH08203924A (ja) | 1996-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2757805B2 (ja) | 半導体装置 | |
JP5465829B2 (ja) | 熱電モジュール | |
EP0725445A1 (en) | Comb-shaped field effect transistor | |
US6627989B2 (en) | Semiconductor device and method for manufacturing same | |
JP3519299B2 (ja) | 半導体装置 | |
JP2003124590A (ja) | 回路基板とその製造方法及び高出力モジュール | |
JP2505065B2 (ja) | 半導体装置およびその製造方法 | |
JP2868008B1 (ja) | 半導体装置及びその製造方法 | |
JPH0541471A (ja) | 半導体集積回路装置 | |
JP4908982B2 (ja) | 半導体レーザ素子 | |
JP2002299744A (ja) | 半導体レーザアセンブリ | |
JP2980066B2 (ja) | 半導体装置 | |
JP2765621B2 (ja) | 半導体装置用パッケージ | |
JP3216620B2 (ja) | 半導体装置 | |
JPH11238870A (ja) | 半導体装置とその製造方法 | |
JP2845232B2 (ja) | 半導体装置 | |
JPS63140556A (ja) | 半導体装置 | |
JPH0529506A (ja) | 半導体装置 | |
JP2001284501A (ja) | 放熱基板 | |
JP3302811B2 (ja) | マイクロ波半導体装置 | |
JP2521624Y2 (ja) | 半導体装置 | |
JPH01120853A (ja) | 半導体装置 | |
JP2002203929A (ja) | 半導体装置及びその製造方法 | |
JPH05235194A (ja) | マイクロ波モノリシック集積回路 | |
JPH08195402A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |