JP2011035140A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011035140A JP2011035140A JP2009179541A JP2009179541A JP2011035140A JP 2011035140 A JP2011035140 A JP 2011035140A JP 2009179541 A JP2009179541 A JP 2009179541A JP 2009179541 A JP2009179541 A JP 2009179541A JP 2011035140 A JP2011035140 A JP 2011035140A
- Authority
- JP
- Japan
- Prior art keywords
- scribe
- semiconductor device
- region
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】本発明の半導体装置1では、シリコン基板2上面に配線層13が形成され、配線層13を被覆するように樹脂層14が形成される。配線層13上には樹脂層14の開口領域15を介してバンプ電極18が形成される。また、保護シート19は、シリコン基板2の裏面及びシリコン基板2の側面20の一部を被覆する。この構造により、シリコン基板2の裏面側では、保護シート19が緩衝材として機能し、シリコン基板2のチッピングが防止される。
【選択図】図1
Description
13 Cu配線層
15 開口領域
16 Cuメッキ層
18 バンプ電極
19 保護シート
22 位置精度確認マーク
Claims (6)
- 少なくとも半導体基板の一主面側が樹脂層により被覆され、前記半導体基板の一主面と他の主面の間に位置する側面がスクライブ面となり、前記樹脂層表面にはバンプ電極が形成される半導体装置において、
前記半導体基板の他の主面側及び少なくとも前記他の主面側と連続する前記半導体基板の側面の一部は、保護シートにより被覆されることを特徴とする半導体装置。 - 前記保護シートから露出する前記スクライブ面には、前記半導体基板の一部及び前記樹脂層の他に前記スクライブ面の位置精度を確認する位置精度確認マークが露出することを特徴とする請求項1に記載の半導体装置。
- 複数の素子形成領域を有し、前記素子形成領域毎にその周囲がスクライブ領域にて囲まれる半導体基板に半導体素子を形成し、前記半導体基板の一主面上に前記半導体素子と電気的に接続する配線層を形成する工程と、
前記半導体基板の一主面上に前記配線層を被覆する樹脂層を形成し、前記配線層上の前記樹脂層に開口領域を形成した後、前記開口領域から露出する前記配線層上にバンプ電極を形成する工程と、
第1のスクライブ幅を有するスクライブブレードにより前記素子形成領域毎に前記半導体基板を個片化し、前記半導体基板の他の主面側に保護テープを貼り合わせ、前記第1のスクライブ幅よりも狭い第2のスクライブ幅を有するスクライブブレードにより前記保護テープを前記素子形成領域毎に切断し、前記素子形成領域毎に前記保護シートが貼り合わせられた半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記半導体基板の他の主面側に貼り合わせられた保護テープを吸引し、前記半導体装置の前記バンプ電極を実装基板の導電パターン上に固着させる工程とを有することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記保護テープは前記半導体基板よりも広いシート材上に貼り合わせられ、前記第2のスクライブ幅を有するスクライブブレードでは、前記保護シートを切断する際に前記シート材の一部を切断し、
前記保護シートと前記シート材とを剥離し、前記半導体装置に前記保護シートを貼り合わせることを特徴とする請求項3または請求項4に記載の半導体装置の製造方法。 - 前記半導体基板上に前記素子形成領域から前記スクライブ領域へと位置精度確認マークを形成する工程と、
前記半導体基板のスクライブ領域を前記第1のスクライブ幅を有するスクライブブレードにより切断し、前記個片化された半導体装置のスクライブ面に露出した前記位置精度確認マークを確認し、前記半導体装置のスクライブ面の適否を判定する工程とを有することを特徴とする請求項3から請求項5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179541A JP2011035140A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179541A JP2011035140A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035140A true JP2011035140A (ja) | 2011-02-17 |
JP2011035140A5 JP2011035140A5 (ja) | 2012-09-06 |
Family
ID=43763922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009179541A Pending JP2011035140A (ja) | 2009-07-31 | 2009-07-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011035140A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017349A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置、基板の製造方法およびシステム |
CN105140200A (zh) * | 2015-07-22 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级凸点封装结构的制作方法 |
EP4283664A1 (en) * | 2022-05-24 | 2023-11-29 | MediaTek Inc. | Wafer level chip scale package with sidewall protection |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201641A (ja) * | 1993-12-29 | 1995-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2002164240A (ja) * | 2000-11-27 | 2002-06-07 | Koa Corp | 積層チップ部品及びその製造方法 |
JP2005268414A (ja) * | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | 多層セラミック基板およびその製造方法 |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-07-31 JP JP2009179541A patent/JP2011035140A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201641A (ja) * | 1993-12-29 | 1995-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2002164240A (ja) * | 2000-11-27 | 2002-06-07 | Koa Corp | 積層チップ部品及びその製造方法 |
JP2005268414A (ja) * | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | 多層セラミック基板およびその製造方法 |
JP2009099838A (ja) * | 2007-10-18 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017349A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置、基板の製造方法およびシステム |
CN105140200A (zh) * | 2015-07-22 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级凸点封装结构的制作方法 |
EP4283664A1 (en) * | 2022-05-24 | 2023-11-29 | MediaTek Inc. | Wafer level chip scale package with sidewall protection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105514038B (zh) | 切割半导体晶片的方法 | |
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
US8502393B2 (en) | Chip package and method for forming the same | |
US9337097B2 (en) | Chip package and method for forming the same | |
KR101366949B1 (ko) | 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법 | |
US9917010B2 (en) | Semiconductor device manufacturing method | |
US9240398B2 (en) | Method for producing image pickup apparatus and method for producing semiconductor apparatus | |
KR20060088518A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006128625A (ja) | 半導体装置及びその製造方法 | |
JP2009032929A (ja) | 半導体装置及びその製造方法 | |
JP2008532307A (ja) | 半導体パッケージ及び作成パッケージを製造する方法 | |
JP2008532307A5 (ja) | ||
KR20110101068A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP5101157B2 (ja) | 半導体装置の製造方法 | |
KR20090131258A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
US9269676B2 (en) | Through silicon via guard ring | |
JP2011035140A (ja) | 半導体装置及びその製造方法 | |
KR20090123280A (ko) | 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법 | |
US10186458B2 (en) | Component and method of manufacturing a component using an ultrathin carrier | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP2011171644A (ja) | 半導体装置及びその製造方法 | |
JP2004235612A (ja) | 半導体装置の製造方法 | |
WO2011081130A1 (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
US20200411581A1 (en) | Electrical interconnection of image sensor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120723 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131015 |