JP2015070146A - 半導体装置 - Google Patents

Abstract

【課題】基板と底部充填材の設置コストを低減することが可能であり、分割際の位置決めを行うことが可能であり、フットプリント（ｆｏｏｔｐｒｉｎｔ）寸法の微小化および高い放熱効率を図る半導体装置を提供する。【解決手段】放熱板１１０は、放熱面１１１およびダイアタッチ面１１２を有し、放熱面１１１にダイシングライン溝１１３が複数個形成されており、各ダイシングライン溝１１３に第一開口１１４が複数個形成されており、第一開口１１４を介しダイシングライン溝１１３とダイアタッチ面１１２とが連通されている。チップ１２０は、放熱板１１０のダイアタッチ面１１２に設けられており、放熱板１１０から離れている第一表面１２１に外接パッド１２３が複数個設けられている。封止体１３０は、放熱板１１０のダイアタッチ面１１２に形成され、チップ１２０の第一表面１２１を密封し、外接パッド１２３を露出さる。【選択図】図１

Description

本発明は、半導体装置に関する。

近年、放熱型フリップチップ実装方法は広く採用されている。フリップチップ実装方法において封止体の外表面に放熱板を貼付けることが知られている。従来のフリップチップ実装方法は２種類が有り、１つは、フリップチップ接合工程とモールド封止工程の後に放熱板を貼付け、サーマルインターフェイスマテリアル（ＴＩＭ）を用いて放熱板を封止体の外表面に貼付ける方法である。このような放熱板外置き方式では、コストが高く、半導体装置の反り量を特別に制御する必要が有る。もう１つは、フリップチップ接合工程の後、モールド封止工程の前に基板上に放熱板を先に固定した後、金型のモールド穴に置いてモールド封止する方法である。このように基板と放熱板との間に封止体が形成され、放熱板が直接に封止体の内表面に貼付けられている放熱板内置き方式では、基板の反りが少しだけ発生すれば、放熱板の外表面に封止材の溢れが生じ、基板と放熱板との水平度に対して高く要求されている。また、従来の半導体装置において個別化にする分割基準として配線層の位置決め標記を使用している。

特許文献１に開示する増層構成を有するウエハーレベル半導体装置では、硬質ベース、硬質ベースの上に固定されかつ貫通孔を有する硬質フレーム、および硬質フレームの貫通孔の中に収納されたチップを備える。さらにチップと硬質フレームとの間の間隙に仲介質（Ｉｎｔｅｒｆａｃｅ）を充填することにより、チップと硬質フレームそれぞれの上に増層構造が形成され、チップと電気的に接続され基板を取替えることができる。ここで、硬質ベースの材料は金属である。フリップチップ実装型基板と底部充填材の設置が省略できるが、硬質フレーム、仲介質と増層構成の設置を増加することになる。このように、基板が無いので増層構成を形成した後、実装構造を個別化にする分割基準が無くなり、精確に分割することが困難である。

台湾特許第Ｉ２４５３５０号明細書

上述の問題を解決するため、本発明の目的は、基板と底部充填材の設置コストを低減することが可能であり、分割の際の位置決めを行うことが可能であり、フットプリント（ｆｏｏｔｐｒｉｎｔ）寸法の微小化および高い放熱効率を図る半導体装置を提供することにある。

また、本発明の目的は、基板と放熱板との水平誤差によるモールド封止材の漏れ、実装反り及び熱抵抗の増加を改善し、実装コストを低減する半導体装置を提供することにある。

本発明の目的は、分割または演算処理の過程において、放熱板が封止体の頂面から剥離することを改善する半導体装置を提供することにある。

本発明による半導体装置は、放熱板、チップ、および封止体を備える。
放熱板は、放熱面およびダイアタッチ面を有し、放熱面にダイシングライン溝が複数個形成されており、各ダイシングライン溝に第一開口が複数個形成されており、第一開口を介しダイシングライン溝とダイアタッチ面とが連通されている。
チップは、放熱板のダイアタッチ面に設けられており、放熱板から離れている第一表面に外接パッドが複数個設けられている。
封止体は、放熱板のダイアタッチ面に形成され、チップの第一表面を密封し、外接パッドを露出させ、第一開口に注入され、ダイシングライン溝を流れることで、放熱面に露出するダイシングライン図形を形成する。

ダイシングライン溝は、相互に連通し、碁盤状の矩形リング状に形成される。

ダイシングライン溝は、放熱板の周辺に位置する閉鎖リング状に形成される。

チップの第一表面に第一再配線層が設けられており、第一再配線層を介してチップの複数個のボンディングパッドと外接パッドとが電気的に接続されている。

ボンディングパッドは、チップの第一表面に形成されている。

チップ内に熱伝導穴が複数個形成されている。

ボンディングパッドはダイアタッチ面に貼付けられているチップの第二表面に形成されている。
チップは、第二表面に設けられている第二再配線層、及び、第一表面と第二表面とを貫通するシリコン貫通孔を複数個有し、ボンディングパッドと第一再配線層とを電気的に接続する。

放熱板に位置する封止体は、厚みが放熱板に設けられているチップの厚みより大きく形成されている。
封止体はチップを完全に密封することが可能である。
封止体は、複数の第二開口を有し、第二開口を介して外接パッドを露出させる。

第二開口を介して外接パッドに接合され、かつ封止体から突出する外部端子をさらに複数備える。

非導電粘着層をさらに備える。
非導電粘着層は、放熱板のダイアタッチ面とチップの第二表面との間に形成されている。

ダイシングライン溝は、幅が第一開口の口径以上となるよう形成されている。

第一開口は位置決め穴を複数含む。

本発明の第一実施形態による半導体装置を示す断面図である。 本発明の第一実施形態による半導体装置を示す模式図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す断面図である。 本発明の第一実施形態による半導体装置を示す斜視図である。 本発明の第一実施形態による半導体装置を示す平面図である 図４Ａの５−５線断面図である。 本発明の第二実施形態による半導体装置を示す断面図である。

（第一実施形態）
以下、添付された図面を参照して、本発明の実施形態について説明する。しかしながら、図面においては、本発明の基本構成や実施方法を示す概略図であり、本発明に係る要素と構成だけを示し、実際に実施する部材の個数、外形、寸法を一定の比率で記載するものではなく、説明の便宜及び明確性のために簡略または誇張されている。一方、実際に使われる個数、外形、寸法は様々な設計に応じ、部材の配置はより複雑になる可能性がある。

本発明の第一実施形態による半導体装置を図１に示す。半導体装置１００は、主に放熱板１１０、チップ１２０、及び封止体１３０を備え、チップ搭載用配線基板の配置が不要である。チップ１２０は第一表面１２１と第二表面１２２を有する。第一表面１２１をチップ能動面に、第二表面１２２をチップ背面にしてよい。図２はチップの第一表面を示す図面である。放熱板１１０は放熱面１１１とダイアタッチ面１１２を有する。図４Ａと図４Ｂはダイアタッチングした後、半導体装置を分割する前に放熱板を示す立体図およびダイアタッチ面を示す図である。図５は図４Ａの５−５線断面図である。

放熱板１１０を表面Ｎｉメッキの銅金属板にしてよい。放熱板１１０の放熱面１１１にダイシングライン溝１１３が複数個形成され、ダイシングライン溝１１３の深さを約放熱板１１０の厚みの半分以下にする。各ダイシングライン溝１１３内には第一開口１１４が形成され、第一開口１１４を介しダイシングライン溝１１３とダイアタッチ面１１２とが連通する。ダイシングライン溝１１３は相互に連通して碁盤状の矩形リング状に形成される。第一開口１１４は、スロットのように（図４Ａと図４Ｂに示すよう）形成され、半分ずつ切断されて各半導体装置に対応し、かつ放熱板１１０の周辺に位置する閉鎖リング状に形成される。第一開口１１４は、閉鎖リングの角隅や側辺に位置する位置決め穴（ａｌｉｇｎｍｅｎｔ ｈｏｌｅ）を複数個有すればよい（図４Ａに示すような「Ｌ」や「Ｔ」字形開口）。

チップ１２０は集積回路を有する半導体素子（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｍｐｏｎｅｎｔ）であって放熱板１１０のダイアタッチ面１１２上に設けられている。放熱板１１０から遠く離れるチップ１２０の第一表面１２１に外接パッド１２３が複数個設けられている。さらに図１と図２に示すよう、チップ１２０に第一再配線層１６１が設けられ、第一再配線層１６１を介しチップ１２０の複数個のボンディングパッド１２４と外接パッド１２３とが電気的に接続する。外接パッド１２３は相互間距離がボンディングパッド１２４の相互間距離より広く形成されている。ここで、ボンディングパッド１２４は、チップ１２０の能動面上にある集積回路素子の最初の設計末端である。集積回路製造過程中の気相物理沈積、気相化学沈積、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）または電解メッキを用いてチップ１２０上に第一再配線層１６１を直接に形成する。また、第一再配線層１６１とボンディングパッド１２４をチップ１２０の第一表面１２１に形成してよい。ここで、チップ１２０の内に熱伝導穴１６３（ｔｈｅｒｍａｌ ｖｉａ）を複数個配置することでチップ１２０の能動面から放熱板１１０への放熱ルートが形成される。半導体装置１００は、さらに非導電粘着層１５０（例えば、エポキシ粘着材またはＰＩ付きテープ）を備える。非導電粘着層１５０は放熱板１１０のダイアタッチ面１１２とチップ１２０の第二表面１２２との間に形成されることで、チップ１２０の漏れ電流が放熱板１１０まで流れることを防ぐ。しかしながら、これに限定されるものではなく、チップ１２０と放熱板１１０との間に形成されるものは導電粘着層でもよい、例えば、Ａｕ−ＳｉまたはＡｌ−Ｓｉ等の共晶接合層であって、より良い熱伝導効果が得られる。

封止体１３０は、モールド封止用熱硬化性または光硬化性の電気絶縁材からなってもよい。よく利用されるものはモールド封止用エポキシ化合物（ＥＭＣ）であるが、これに限定されるものではなく、封止体１３０は印刷またはディスペンス（Ｄｉｓｐｅｎｓｅ）方式で形成されることもできる。また、封止体１３０は放熱板１１０のダイアタッチ面１１２上に形成されてチップ１２０の第一表面１２１を密封するが、外接パッド１２３を露出させる。ここで、封止体１３０は第一開口１１４を介し注入され、ダイシングライン溝１１３の内を流れることで、放熱面１１１に露出するダイシングライン図形１３１を形成する。放熱板１１０は封止体１３０から形成されたダイシングライン図形１３１と比べて両者の色差異が大きく、光学検査機器で分割用ルートを判断することが可能であり、周知の基板配線層の位置決め標記を省略することができる。

放熱板１１０上に位置する封止体１３０の厚みを放熱板１１０上に設けられているチップ１２０の厚みより大きくしてもよい。それにより、チップ１２０を封止体１３０に完全に実装することができ、第一表面１２１と第二表面１２２との側面は封止体１３０に被覆され、良好な保護効果を有する。かつ封止体１３０には第二開口１３２を複数個有し、第二開口１３２を介して外接パッド１２３を露出させることができる。

なお、半導体装置１００では、さらに第二開口１３２を介して外接パッド１２３に接合されかつ封止体１３０から突出する外部端子１４０を複数個含む。外部端子１４０はハンダボール、凸柱、導電剤、またはハンダ材からなることができる。

従って、本発明の第一実施形態による半導体装置の製造方法は、基板と底部充填材の設置コストを省略することができ、分割際に良い位置決めを行うことができ、フットプリント（ｆｏｏｔｐｒｉｎｔ）寸法の微小化および高い放熱効率を実現することができる。半導体装置１００では、基板と放熱板との水平誤差によるモールド封止材漏れ、実装反り及び熱抵抗増加等の問題を改善し、実装コストを削減することができる。なお、分割及び／又は演算処理の過程において、放熱板を封止体の頂面から剥離し易いという問題も改善することができる。

図３Ａ−３Ｆは、本実施形態の半導体装置１００の製造方法を示す。図３Ａ、図４Ａ、図４Ｂと図５に示すように、複数個の放熱板１１０を一体にすることにより１つの放熱母板を形成する。各放熱板１１０は、放熱面１１１とダイアタッチ面１１２とを備える。放熱面１１１にダイシングライン溝１１３が複数個形成され、各ダイシングライン溝１１３内には第一開口１１４が形成され、第一開口１１４を介してダイシングライン溝１１３とダイアタッチ面１１２とが連通かつ完全露出することができる。図３Ａに示すように、ダイシングライン溝１１３は幅が第一開口１１４の口径より大きく形成されている。第一開口１１４はダイシングライン溝１１３の底部に位置する。ダイシングライン溝１１３の幅と第一開口１１４の口径とは一致してもよい（図４Ａに示すように）。図３Ｂに示すように、複数個のチップ１２０は、それぞれ対応する放熱板１１０のダイアタッチ面１１２に設けられている。放熱板１１０から遠く離れる各チップ１２０の第一表面１２１に外接パッド１２３が複数個設けられていることで、チップ搭載用の回路基板が不要となる。

次に、図３Ｃに示すように、封止体１３０は、トランスファモールド方式で放熱板１１０のダイアタッチ面１１２上に形成され、チップ１２０の第一表面１２１を密封する。ここで、封止体１３０は、第一開口１１４を介し注入されダイシングライン溝１１３の内を流れて放熱面１１１に露出するダイシングライン図形１３１を形成している。本ステップでは、ダイシングライン溝１１３内の封止体１３０は、相互に連通して碁盤状のダイシングライン図形１３１を形成する。また、放熱板１１０に位置する封止体１３０の厚みを放熱板１１０に設けられるチップ１２０の厚みより大きくすることで、チップ１２０の第一表面１２１は封止体１３０に被覆されることができる。次に、図３Ｄに示すように、ＴＭＶ（Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｖｉａ）技術を用いて封止体１３０の第二開口１３２を複数個形成し、第二開口１３２を介して外接パッド１２３を露出させる。次に、図３Ｅに示すように、ハンダボール成形リフロー技術により、外部端子１４０は外接パッド１２３に複数個接合されて封止体１３０から突出する。他の実施形態において、外部端子１４０を接合した後に封止体１３０を形成してもよい。印刷またはディスペンス（Ｄｉｓｐｅｎｓｅ）方式を用いて封止体１３０を形成することができる。最後、図３Ｆに示すように、例えば、ダイシングブレードまたはレーザ光線の分割工具を用いてダイシングライン図形１３１の中心に沿って、放熱板１１０と封止体１３０を分割し、図１に示す半導体装置１００を得る。

（第二実施形態）
本発明の第二実施形態による半導体装置２００を図６に基づいて説明する。半導体装置２００は、主に放熱板１１０、チップ１２０、及び封止体１３０を含む。チップ１２０は、第一表面１２１と第二表面１２２を有する。第一表面１２１をチップ背面とし第二表面１２２を能動面としてよい。放熱板１１０は放熱面１１１とダイアタッチ面１１２を有する。放熱面１１１にダイシングライン溝１１３が複数個形成され、各ダイシングライン溝１１３内には放熱板１１０を貫通する第一開口１１４が形成され、第一開口１１４がダイシングライン溝１１３とダイアタッチ面１１２とを連通することができる。チップ１２０は放熱板１１０のダイアタッチ面１１２に設けられ、放熱板１１０から遠く離れるチップ１２０の第一表面１２１に外接パッド１２３が複数個設けられている。封止体１３０は放熱板１１０のダイアタッチ面１１２に形成されており、チップ１２０の第一表面１２１を密封する。外接パッド１２３は露出している。ここで、封止体１３０は第一開口１１４を介し注入されてダイシングライン溝１１３内に流れて放熱面１１１に露出しダイシングライン図形１３１を形成している。

本実施形態において、チップ１２０の第一表面１２１に第一再配線層１６１を設けてよい、第一再配線層１６１を介しチップ１２０の複数個のボンディングパッド１２４と外接パッド１２３とが電気的に接続され、外接パッド１２３の相互間距離はボンディングパッド１２４の相互間距離より広い。ボンディングパッド１２４は、チップ１２０の第二表面１２２に形成されており、チップ１２０の第二表面１２２に第二再配線層２６２が設けられている。第一表面１２１と第二表面１２２とを連通するシリコン貫通孔２６３が複数個形成されており、ボンディングパッド１２４は第一再配線層１６１に電気的に接続されており、放熱板１１０からチップ１２０の第一表面１２１への放熱ルートを提供する。

従って、本発明の第二実施形態による半導体装置は、基板と底部充填材の設置コストを省略することができ、半導体装置を分割するときの良い位置決め効果を得ることができる。さらにフットプリント（ｆｏｏｔｐｒｉｎｔ）寸法の微小化と高い放熱効率を実現することができる。

本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の形態で実施可能である。

１０ 分割工具、
１００ 半導体装置、
１１０ 放熱板、
１１１ 放熱面、
１１２ ダイアタッチ面、
１１３ ダイシングライン溝、
１１４ 第一開口、
１２０ チップ、
１２１ 第一表面、
１２２ 第二表面、
１２３ 外接パッド、
１２４ ボンディングパッド、
１３０ 封止体、
１３１ ダイシングライン図形、
１３２ 第二開口、
１４０ 外部端子、
１５０ 非導電粘着層、
１６１ 第一再配線層、
２００ 半導体装置、
２６２ 第二再配線層、
２６３ シリコン貫通孔。

Claims (12)

1. 放熱面およびダイアタッチ面を有し、前記放熱面にダイシングライン溝が複数個形成されており、各前記ダイシングライン溝に第一開口が複数個形成されており、前記第一開口を介し前記ダイシングライン溝と前記ダイアタッチ面とが連通されている放熱板と、
   前記放熱板の前記ダイアタッチ面に設けられており、前記放熱板から離れている第一表面に外接パッドが複数個設けられているチップと、
   前記放熱板の前記ダイアタッチ面に形成され、前記チップの前記第一表面を密封し、前記外接パッドを露出させ、前記第一開口に注入され、前記ダイシングライン溝を流れることで、前記放熱面に露出するダイシングライン図形を形成する封止体とを備えることを特徴とする半導体装置。
2. 前記ダイシングライン溝は、相互に連通し、碁盤状の矩形リング状に形成されることを特徴とする請求項１記載の半導体装置。
3. 前記ダイシングライン溝は、前記放熱板の周辺に位置する閉鎖リング状に形成されることを特徴とする請求項２記載の半導体装置。
4. 前記チップの前記第一表面に第一再配線層が設けられており、当該第一再配線層を介して前記チップの複数個のボンディングパッドと前記外接パッドとが電気的に接続されていることを特徴とする請求項１記載の半導体装置。
5. 前記ボンディングパッドは、前記チップの前記第一表面に形成されていることを特徴とする請求項４記載の半導体装置。
6. 前記チップ内に熱伝導穴が複数個形成されていることを特徴とする請求項５記載の半導体装置。
7. 前記ボンディングパッドは前記ダイアタッチ面に貼付けられている前記チップの第二表面に形成されており、
   前記チップは、前記第二表面に設けられている第二再配線層、及び、前記第一表面と前記第二表面とを貫通するシリコン貫通孔を複数個有し、前記ボンディングパッドと前記第一再配線層とを電気的に接続することを特徴とする請求項４記載の半導体装置。
8. 前記放熱板に位置する前記封止体は、厚みが前記放熱板に設けられている前記チップの厚みより大きく形成されており、
   前記封止体は前記チップを完全に密封することが可能であり、
   前記封止体は、複数の第二開口を有し、当該第二開口を介して前記外接パッドを露出させることを特徴とする請求項１記載の半導体装置。
9. 前記第二開口を介して前記外接パッドに接合され、かつ前記封止体から突出する外部端子をさらに複数備えることを特徴とする請求項８記載の半導体装置。
10. 非導電粘着層をさらに備え、
    当該非導電粘着層は、前記放熱板の前記ダイアタッチ面と前記チップの前記第二表面との間に形成されていることを特徴とする請求項１記載の半導体装置。
11. 前記ダイシングライン溝は、幅が前記第一開口の口径以上となるよう形成されていることを特徴とする請求項１記載の半導体装置。
12. 前記第一開口は位置決め穴を複数含むことを特徴とする請求項１記載の半導体装置。

Images